JP3466240B2 - Power control circuit - Google Patents

Power control circuit

Info

Publication number
JP3466240B2
JP3466240B2 JP27142693A JP27142693A JP3466240B2 JP 3466240 B2 JP3466240 B2 JP 3466240B2 JP 27142693 A JP27142693 A JP 27142693A JP 27142693 A JP27142693 A JP 27142693A JP 3466240 B2 JP3466240 B2 JP 3466240B2
Authority
JP
Japan
Prior art keywords
power
signal
turned
control circuit
restored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27142693A
Other languages
Japanese (ja)
Other versions
JPH07129285A (en
Inventor
裕一 後藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP27142693A priority Critical patent/JP3466240B2/en
Publication of JPH07129285A publication Critical patent/JPH07129285A/en
Application granted granted Critical
Publication of JP3466240B2 publication Critical patent/JP3466240B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Power Sources (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、電源の投入/切断を制
御する電源制御回路に関するものである。低価格レンジ
のコンピュータ装置や電子機器などにおいて、スイッチ
からの指示、外部インタフェースからの指示、内蔵カレ
ンダ機構からの指示、更にUPS(無停電電源装置)か
らの指示により、装置や機器の電源の投入と切断を制御
することが行われている。高級な電源制御回路は、AC
電源が供給されているときに動作し、AC電源が供給さ
れていなくても電池でメモリ情報をバックアップするマ
イクロプロセッサを専用に持って各関連信号をセンスし
て電源を制御するものがある。本願が対象とする低価格
レンジではこのようなメモリ情報を全て保持することな
く、これらを簡易に制御することが望まれている。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a power supply control circuit for controlling power on / off. In low-priced range computer devices and electronic devices, switch on, external interface, built-in calendar mechanism, and UPS (uninterruptible power supply) to turn on the device or device. And controlling the disconnection is done. AC power control circuit
There is one that operates when power is supplied and has a dedicated microprocessor for backing up memory information with a battery even when AC power is not supplied, and senses each related signal to control the power. In the low price range targeted by the present application, it is desired to easily control all such memory information without holding it.

【0002】[0002]

【従来の技術】従来のロック式の電源スイッチとソフト
ウェアからのPWR−OFF要求(電源OFF要求)な
どにより電源を制御する電源制御回路の場合、スタンバ
イフラグを持って電源スイッチは投入状態であるが電源
を投入しないという制御が広く行われている。また、停
電して復電してもそのスタンバイ状態を維持できるよう
に、電池を持つ電源制御回路は、スタンバイフラグを電
池で保持し、復電したときに以前のスタンバイフラグの
状態をもとに、スタンバイ状態であったときには電源を
投入しなく、スタンバイ状態でなかったときは電源を投
入するという制御を行っている。
2. Description of the Related Art In the case of a conventional lock type power switch and a power control circuit which controls the power by a PWR-OFF request (power OFF request) from software, etc., the power switch is in a closed state with a standby flag. The control that the power is not turned on is widely used. In addition, the power supply control circuit that has a battery holds the standby flag in the battery so that it can maintain the standby state even if the power is restored and the power is restored. The control is such that the power is not turned on when in the standby state and is turned on when not in the standby state.

【0003】[0003]

【発明が解決しようとする課題】近年、停電があっても
処理を制御停止点まで続行することを目的として、UP
Sを接続することが増えている。UPSを装置の電源側
に接続した状態で、停電すると、ソフトウェアは停止点
まで処理した後、電源を切断する。その後、復電して自
動的に電源を再投入する場合、更に複数のフラグなどを
持って制御しないと制御しきれなく、電源制御回路が複
雑となってしまうという問題があった。
In recent years, with the purpose of continuing processing to the control stop point even if a power failure occurs, the UP
Increasingly connecting S. If the UPS is connected to the power supply side of the device and there is a power failure, the software processes to the stop point and then disconnects the power supply. After that, when the power is restored and the power is automatically turned on again, there is a problem in that the power control circuit becomes complicated unless the control is performed with a plurality of flags.

【0004】また、カレンダ機構を持ち、電源投入時間
が到来したら自動的に電源投入する機能も、カレンダI
Cのアラーム出力を使用することで実現している。この
際、投入時間が停電中であっても、復電後に電源投入を
行なうことは、カレンダICのアラーム出力を停電中で
あってもラッチして記憶する回路が必要となり、更に電
源制御回路が複雑となってしまうという問題があった。
The calendar I also has a function of automatically turning on the power when the power-on time comes.
This is achieved by using the C alarm output. At this time, if the power is turned on after the power is restored even when the power is on for a power failure, a circuit for latching and storing the calendar IC alarm output even during a power failure is required. There was a problem that it became complicated.

【0005】本発明は、これらの問題を解決するため、
UPSの接続の有無に関係なく、停電/復電があっても
停電前の動作状態に自動的に戻す制御回路と、停電中に
カレンダ投入時間が到来しても復電後に電源投入する制
御回路とを簡単な回路とソフトウェア処理により実現す
ることを目的としている。
The present invention solves these problems.
Regardless of whether UPS is connected or not, a control circuit that automatically returns to the operating state before the power failure even if there is a power failure / power recovery, and a control circuit that powers on after the power recovery even if the calendar power-on time comes during the power failure The purpose is to realize and with a simple circuit and software processing.

【0006】[0006]

【課題を解決するための手段】図1は、本発明の原理構
成図を示す。図1において、制御回路1は、電源供給す
る装置からのPWR−OFF要求信号によってONし、
ロック式電源スイッチ2からの投入トリガ信号ONある
いはカレンダ機構3からの投入要求信号ONによってO
FFに保持する電源バックアップ付のフラグであるスタ
ンバイ中フラグ11を持ち、当該スタンバイ中フラグ1
1がONのときはスタンバイ状態として停電した後に復
電しても電源の再投入を抑止したり、OFFのときであ
って装置に停電中に電源を供給するUPS4からの非停
電中(あるいはUPS4が電源側に接続されていないと
きは常にON)、AC電源が供給中、かつロック式電源
スイッチ2からの投入トリガ信号ONのときにPWR−
ON信号を送出して装置への電源を再投入したりなどす
るものである。
FIG. 1 is a block diagram showing the principle of the present invention. In FIG. 1, the control circuit 1 is turned on by a PWR-OFF request signal from a device that supplies power,
When the closing trigger signal from the lock type power switch 2 or the closing request signal from the calendar mechanism 3 is turned on
It has a standby flag 11 which is a flag with power backup held in FF, and the standby flag 1
When 1 is ON, the power supply is suppressed even if the power is restored after a power failure after being in a standby state, or when it is OFF and the UPS4 that supplies power during a power failure (or UPS4) Is always ON when not connected to the power supply side), PWR- when AC power is being supplied and the closing trigger signal from the lock power switch 2 is ON.
For example, an ON signal is sent to turn on the power to the apparatus again.

【0007】[0007]

【作用】本発明は、図1に示すように、制御回路1によ
って、スタンバイ中フラグ11がONのときはスタンバ
イ状態として停電した後に復電しても電源の再投入を抑
止し、一方、スタンバイ中フラグ11がOFFのときで
あって、装置に停電中に電源を供給するUPS4からの
非停電中(あるいはUPS4が電源側に接続されていな
いときは常にON)、AC電源が供給中、かつロック式
電源スイッチ2からの投入トリガ信号ONのときにPW
R−ON信号を送出して装置への電源を再投入するよう
に回路構成し、電源供給する装置からのPWR−OFF
要求信号を入力してスタンバイ中フラグ11をONにし
た際、停電時にのみ更にカレンダ機構3に指示して所定
時間経過後にON信号をスタンバイ中フラグ11に供給
してOFFにリセットしておき、制御回路1によって停
電後に復電したときにPWR−ON信号を送出して電源
を再投入するようにしている。
As shown in FIG. 1, according to the present invention, when the standby flag 11 is ON, the control circuit 1 prevents the power supply from being turned on again even if the power is restored after a power failure in the standby state. When the medium flag 11 is OFF, the UPS 4 that supplies power during a power failure to the device is not performing a power failure (or is always ON when the UPS 4 is not connected to the power supply side), the AC power is being supplied, and PW when the closing trigger signal from the lock type power switch 2 is ON
PWR-OFF from the power supply device, which is configured by sending the R-ON signal and turning on the power to the device again.
When a request signal is input and the standby flag 11 is turned on, the calendar mechanism 3 is further instructed only when a power failure occurs, and after a predetermined time has elapsed, an ON signal is supplied to the standby flag 11 to reset it to OFF. When power is restored after a power failure by the circuit 1, a PWR-ON signal is sent to turn on the power again.

【0008】また、カレンダ機構3が予め設定された電
源投入時間となっときに出力した投入要求信号によって
スタンバイ中フラグ11をOFFにリセットしたことに
対応して、制御回路1によって、電源投入時間が電源供
給中のときは即時にPWR−ON信号を送出し、一方、
電源投入時間が停電中のときは復電後にPWR−ON信
号の送出を自動的に行なうようにしている。
Further, in response to the standby flag 11 being reset to OFF by the power-on request signal output when the calendar mechanism 3 reaches the preset power-on time, the control circuit 1 controls the power-on time. When power is being supplied, a PWR-ON signal is sent immediately, while
When the power is turned on during a power failure, the PWR-ON signal is automatically transmitted after the power is restored.

【0009】従って、UPS4の接続の有無に関係な
く、停電後に復電したときでも停電前の動作状態に自動
的に戻す制御回路1と、停電中にカレンダ投入時間が到
来しても復電後に電源投入する制御回路1とを簡単な回
路構成と簡単なソフトウェア処理により実現することが
可能となった。
Therefore, regardless of whether or not the UPS 4 is connected, the control circuit 1 that automatically restores the operation state before the power failure even when the power is restored after the power failure, and after the power is restored even if the calendar input time comes during the power failure. The control circuit 1 for turning on the power can be realized with a simple circuit configuration and a simple software process.

【0010】[0010]

【実施例】まず、図1について説明する。図1におい
て、制御回路1は、電源回路5にPWR−ON信号を送
出して装置への電源をONにしたり、PWR−OFF信
号を送出して装置への電源をOFFにしたり制御する回
路であって、図2のスタンバイ中フラグ11および論理
回路などから構成されるものである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS First, FIG. 1 will be described. In FIG. 1, the control circuit 1 is a circuit that sends a PWR-ON signal to the power supply circuit 5 to turn on the power to the device, or sends a PWR-OFF signal to turn off the power to the device. Therefore, the standby flag 11 and the logic circuit in FIG. 2 are included.

【0011】ロック式電源スイッチ2は、装置の電源を
投入する手動のロック式のスイッチであって、停電にな
っても電源投入状態か、電源切断状態かのいずれかを記
憶できるスイッチである。従って、停電後に復元して
も、以前の電源スイッチの状態を取り込むことが可能で
ある。
The lock-type power switch 2 is a manual lock-type switch that turns on the power of the apparatus, and can store either the power-on state or the power-off state even when a power failure occurs. Therefore, even if the power switch is restored after a power failure, it is possible to capture the previous state of the power switch.

【0012】カレンダ機構3は、設定された時間になっ
たときにパルス信号(電源の投入要求信号)を送出する
ものである。このカレンダ機構3は、停電時にも動作
し、設定された時刻になったときに所定のパルス信号
(例えば1μ/sのパルス信号)を1回のみ送出し、停
電であっても記憶しておいて復電後に再度、送出する機
能は持っていない。従って、本発明は、電源の停電中や
供給中のいずれの場合も、カレンダ機構3から送出した
パルス信号(電源の投入要求信号)を図1の(ロ)のO
R回路19を介してスタバイ中フラグ11を構成するF
Fのリセット端子Rに入力して当該スタンバイ中フラグ
11をOFFにリセットして記憶しておくこととしてい
る(図4から図9用いて後述する)。
The calendar mechanism 3 sends a pulse signal (power-on request signal) at a set time. The calendar mechanism 3 operates even during a power failure and sends a predetermined pulse signal (for example, a pulse signal of 1 μ / s) only once at a set time, and stores it even in the event of a power failure. It does not have the function of sending again after power recovery. Therefore, according to the present invention, the pulse signal (power-on request signal) sent from the calendar mechanism 3 is indicated by O in FIG.
F constituting the in-staying flag 11 via the R circuit 19
The standby flag 11 is input to the reset terminal R of F to be reset to OFF and stored (described later with reference to FIGS. 4 to 9).

【0013】UPS4は、無停電電源装置であって、A
C入力が停電したときに内蔵するバッテリからAC電源
を発生させてAC入力として電源回路5に供給するもの
である。
UPS4 is an uninterruptible power supply,
When the C input has a power failure, an AC power supply is generated from a built-in battery and supplied to the power supply circuit 5 as an AC input.

【0014】電源回路5は、AC入力をもとに、負荷と
なる装置が要求する電源(例えばDC電源)を生成して
供給するものである。外部可能スイッチ6は、外部から
の外部投入要求信号によって電源投入が可か否かをセッ
トするスイッチである。
The power supply circuit 5 generates and supplies a power supply (for example, a DC power supply) required by a device serving as a load based on an AC input. The external enable switch 6 is a switch that sets whether or not power can be turned on by an external turn-on request signal from the outside.

【0015】装置は、計算機システムなどであって、電
源回路5から電源を供給する対象の装置である。ロック
式電源スイッチ2が押下されたときにソフトウェアが電
源切断のためにデータの退避などの各種処理を行った
後、図2に示すソフトからのPWR−OFF要求信号を
スタンバイ中フラグ11を構成するFFのセット端子S
に入力してON(スタンバイ状態)にセットする(図4
から図9を用いて後述する)。
The device is a device such as a computer system to which power is supplied from the power supply circuit 5. When the lock-type power switch 2 is pressed down, the software performs various processing such as saving data to cut off the power, and then the PWR-OFF request signal from the software shown in FIG. FF set terminal S
To set to ON (standby state) (Fig. 4
From FIG. 9).

【0016】次に、図2から図9を用いて本発明の実施
例の構成および動作を順次詳細に説明する。図2は、本
発明の1実施例の制御回路構成図を示す。これは、図1
の制御回路1の具体的な回路例である。ここで、ORは
OR回路(論理和回路)、ANDはAND回路(論理積
回路)、FFはフリップフロップ、NOTはNOT回路
(否定回路、反転回路)を表す。また、網掛け部の回路
は、電池で動作(停電時も動作)する回路、それ以外は
常時電源で動作(停電時は非動作)する回路である。従
って、停電中であってもスタンバイ中フラグ11は、常
に動作状態となり、スタンバイ状態を常に保持すること
ができる。この網掛け部の回路をCMOS回路で組めば
1mA以下で実現でき、電池バックアップを容易に行な
うことができ、コスト的に安くでき、本発明の目的とす
る機能を実現できるものである。
Next, the configuration and operation of the embodiment of the present invention will be sequentially described in detail with reference to FIGS. FIG. 2 shows a control circuit configuration diagram of an embodiment of the present invention. This is
3 is a specific circuit example of the control circuit 1 of FIG. Here, OR represents an OR circuit (logical sum circuit), AND represents an AND circuit (logical product circuit), FF represents a flip-flop, and NOT represents a NOT circuit (negative circuit, inverting circuit). Further, the circuit of the shaded portion is a circuit that operates on a battery (also operates during a power failure), and otherwise operates by a constant power supply (not operating during a power failure). Therefore, even during a power failure, the on-standby flag 11 is always in the operating state and can always maintain the standby state. If the circuit of the shaded portion is constructed by a CMOS circuit, it can be realized at 1 mA or less, battery backup can be easily performed, the cost can be reduced, and the function intended by the present invention can be realized.

【0017】図2において、制御のための信号は上から
次の通りである。「外部投入要求信号」は、装置がスタ
ンバイ状態のときに外部から電源の投入指示を行なう信
号である。装置には、スイッチが搭載されており、制御
回路1には、外部可能スイッチ6によって外部投入指示
許可位置を示す「スイッチポジションが外部可能状態信
号」と、スイッチ動作でマニュアルで投入したいときの
「スイッチからの投入トリガ信号」が供給される。
In FIG. 2, the signals for control are as follows from the top. The "external power-on request signal" is a signal that externally issues a power-on instruction when the device is in a standby state. The apparatus is equipped with a switch, and the control circuit 1 has a "switch position is an external enable state signal" indicating an external closing instruction permission position by the external enable switch 6 and a "switch position when the switch is manually operated". A closing trigger signal from the switch is supplied.

【0018】「AC電源供給中信号2」は、AC入力が
供給されていることを示す信号であって、AC入力が供
給されている場合に供給されている電源から、抵抗とコ
ンデンサによる時定数回路から生成される信号である。
「AC電源供給中信号1」の方が「AC電源供給中信号
2」よりも早くアサートする。
The "AC power supply in-progress signal 2" is a signal indicating that the AC input is being supplied, and the time constant by the resistor and the capacitor from the power supply being supplied when the AC input is being supplied. This is a signal generated from the circuit.
The "AC power supplying signal 1" asserts earlier than the "AC power supplying signal 2".

【0019】「*停電中信号」(*は負論理を表す、以
下同じ)は、外部にUPS4が接続されている場合、U
PS4から停電期間中を示す信号として供給されるもの
である。ここでは、負論理で表し、停電期間中はAC入
力がUPS4からバックアップされているので、カレン
ダ機構3からの投入要求信号や外部投入要求信号によっ
て電源が投入されないように制御するための信号であ
る。
The "* power failure signal" (* represents negative logic, the same applies hereinafter) is U when the UPS 4 is externally connected.
The signal is supplied from PS4 as a signal indicating a power failure period. Here, it is expressed by negative logic, and since the AC input is backed up from the UPS 4 during the power failure period, it is a signal for controlling so that the power is not turned on by the closing request signal or the external closing request signal from the calendar mechanism 3. .

【0020】「ソフトからのPWR−OFF要求信号」
は、装置のソフトウェアがシャットダウン処理を行い正
常な停止状態なった後に、ソフトから発行する電源切断
指示である。通常のロック式電源スイッチ2をON状態
からOFF状態にしたときには、割り込みがソフトに通
知されてソフトはシャットダウン処理を行って当該ソフ
トからのPWR−OFF要求信号を送出する。また、U
PS4の接続状態でUPS4が停電発生してこれ以上バ
ックアップできないような状態の割り込みがソフトにあ
ったときにも、ソフトはシャットダウン処理を行って当
該ソフトからPWR−OFF要求信号を送出する。
"PWR-OFF request signal from software"
Is a power-off instruction issued from the software after the software of the apparatus performs a shutdown process and enters a normal stop state. When the normal lock-type power switch 2 is turned from the ON state to the OFF state, the interrupt is notified to the software, the software performs the shutdown process, and sends the PWR-OFF request signal from the software. Also, U
Even when the UPS has a power failure in the connected state of the PS4 and the software has an interrupt in a state in which backup cannot be performed any more, the software performs a shutdown process and sends a PWR-OFF request signal from the software.

【0021】「カレンダからのパルス信号」は、カレン
ダ機構3が出力する電源投入指示である。カレンダ機構
3は、ソフトから現在時間と電源投入時間を設定するこ
とが可能であり、当該カレンダ機構3内では比較回路を
持ち、現在時間と電源投入時間とが等しくなったときに
のみ1μ秒のパルス信号を発生する。カレンダ機構3
は、電池で動作するため、AC入力が供給されていない
ときでも、1μ秒のパルス信号を発生するが、AC入力
が復帰したときまでこのパルス信号を保持する回路は当
該カンレダ機構3側には無い。
The "pulse signal from the calendar" is a power-on instruction output from the calendar mechanism 3. The calendar mechanism 3 can set the current time and the power-on time from software, and has a comparison circuit in the calendar mechanism 3, and only 1 μsec of time is required when the current time and the power-on time become equal. Generate a pulse signal. Calendar mechanism 3
Generates a pulse signal of 1 μs even when the AC input is not supplied because it operates on a battery, but the circuit that holds this pulse signal until the AC input is restored is There is no.

【0022】「電源投入結果信号」は、制御回路1の指
示により電源投入した後に、電源回路5から出力される
電源が完全に投入されたことを示す信号である。「外部
からの強制PWR−OFF要求信号」は、外部インタフ
ェースからの強制電源切断指示である。
The "power-on result signal" is a signal indicating that the power output from the power circuit 5 is completely turned on after the power is turned on by the instruction of the control circuit 1. The "forced PWR-OFF request signal from the outside" is a forced power off instruction from the external interface.

【0023】次に、図3から図9を用いて、図2の制御
回路1の動作を順次具体的に説明する。図3は、本発明
のタイムチャート(その1)を示す。これは、投入トリ
ガ信号、外部投入要求信号、*停電中信号によって電源
を投入する場合のものである。
Next, the operation of the control circuit 1 shown in FIG. 2 will be sequentially and specifically described with reference to FIGS. FIG. 3 shows a time chart (No. 1) of the present invention. This is the case where the power is turned on by the closing trigger signal, the external closing request signal, and the * power failure signal.

【0024】図3において、は、スイッチによる投入
を行なう。これは、スイッチからの投入トリガ信号がO
Nになったときに、PWR−ON信号フラグ16がON
となり、PWR−ON信号を送出して電源投入する(図
2のOR回路15、FFのセット)。即ち、AC入力が
供給されていれば、投入トリガ信号をONにしてPWR
−ON信号を送出するものである。
In FIG. 3, the switch is turned on. This is because the closing trigger signal from the switch is O
When it becomes N, the PWR-ON signal flag 16 turns ON.
Then, the PWR-ON signal is sent to turn on the power (OR circuit 15 and FF set in FIG. 2). That is, if the AC input is supplied, the closing trigger signal is turned on and the PWR is turned on.
-ON signal is transmitted.

【0025】は、外部の投入信号による投入を行な
う。これは、外部可能スイッチ6のスイッチポジション
が外部可能状態信号の場合(スイッチ位置が投入可能状
態にある場合)、外部投入要求信号がONになったとき
に、PWR−ON信号フラグ16がONとなり、PWR
−ON信号を送出して電源投入する(図2のAND回路
12、OR回路15、FFのセット)。即ち、AC入力
が供給されていれば、外部可能スイッチ6のスイッチ位
置が投入可能状態にある場合、外部投入要求信号をON
にしてPWR−ON信号を送出するものである。
The input is made by an external input signal. When the switch position of the external enable switch 6 is the external enable state signal (when the switch position is in the openable state), the PWR-ON signal flag 16 is turned ON when the external close request signal is turned ON. , PWR
-ON signal is sent to turn on the power (set of AND circuit 12, OR circuit 15 and FF in FIG. 2). That is, if the AC input is supplied and the switch position of the external enable switch 6 is in the openable state, the external close request signal is turned ON.
Then, the PWR-ON signal is transmitted.

【0026】は、UPS有りで停電/復電したとき
に、UPSの信号による復元を行なう。これは、外部可
能スイッチ6のスイッチポジションが外部可能状態信号
の場合(スイッチ位置が投入可能状態にある場合)、U
PS4からの*停電中信号がON(AC入力が供給)と
なり、PWR−ON信号フラグ16がONとなり、PW
R−ON信号を送出して電源投入する(図2のAND回
路14、OR回路15、FFのセット)。
When a power failure / recovery occurs with UPS, restores by the signal of UPS. This is U when the switch position of the external enable switch 6 is the external enable state signal (when the switch position is in the closeable state).
The * power failure signal from PS4 turns ON (AC input is supplied), PWR-ON signal flag 16 turns ON, and PW
An R-ON signal is sent to turn on the power (AND circuit 14, OR circuit 15, FF set in FIG. 2).

【0027】以上の、、のときに電源投入する
(図7および図8の状態遷移図中の、、参照)。
図4は、本発明のタイムチャート(その2)を示す。こ
れは、カレンダからのパルス信号、復電したときのAC
供給中信号2によって電源を投入あるいは非投入の場合
のものである。
The power is turned on in the above cases (see, in the state transition diagrams of FIGS. 7 and 8).
FIG. 4 shows a time chart (2) of the present invention. This is the pulse signal from the calendar, the AC when power is restored.
This is a case where the power is turned on or off by the in-supply signal 2.

【0028】図4において、は、先に復電していてカ
レンダからの指示でONし、電源を投入する。これは、
一旦停電して復電した後に、カレンダ機構3からのパル
ス信号によってPWR−ON信号フラグ16がONとな
り、PWR−ON信号を送出して電源投入する(図2の
OR回路19、スタンバイ中フラグ11のFFをOF
F、NOT回路13、AND回路14、OR15、FF
のセット)。即ち、カレンダ機構3からのパルス信号に
よってスタンバイ中フラグ11をOFF、AC電源供給
中信号2のON、および*停電中信号のONによってP
WR−ON信号を送出するものである。
In FIG. 4, after the power is restored, the power is turned on by the instruction from the calendar and the power is turned on. this is,
After a power failure and power recovery, the PWR-ON signal flag 16 is turned ON by the pulse signal from the calendar mechanism 3, and the PWR-ON signal is sent to turn on the power (OR circuit 19 in FIG. 2, standby flag 11). FF of OF
F, NOT circuit 13, AND circuit 14, OR15, FF
Set). That is, the standby flag 11 is turned off by the pulse signal from the calendar mechanism 3, the AC power supply signal 2 is turned on, and the * power failure signal is turned on.
The WR-ON signal is transmitted.

【0029】は、UPS無しで投入中に停電/復電し
たとき復電でONし、電源を投入する。これは、停電し
た後に復電したときに、スタンバイ中フラグ11がOF
Fであったので、電源供給中信号2がONとなったとき
に、PWR−ON信号フラグ16がONとなり、PWR
−ON信号を送出して電源投入する(図2のスタンバイ
中フラグ11のOFF、NOT回路13、AND回路1
4、OR回路15、FFのセット)。即ち、スタンバイ
中フラグ11がOFFであれば、電源復電時にPWR−
ON信号を送出するものである。
When a power failure / power recovery occurs during power-on without UPS, is turned on by power recovery and power is turned on. This is because when the power is restored after a power failure, the standby flag 11 is set to OF.
Since it was F, the PWR-ON signal flag 16 is turned ON when the power supply signal 2 is turned ON, and the PWR-ON signal flag 16 is turned ON.
-ON signal is sent to turn on the power (OFF of the standby flag 11 in FIG. 2, NOT circuit 13, AND circuit 1
4, OR circuit 15, FF set). That is, if the standby flag 11 is OFF, PWR-
It sends an ON signal.

【0030】’は、スタンバイ中に停電/復電したと
きは復電時にONしない。これは、停電した後に復電し
たときに、スタンバイ中フラグ11がONであったの
で、電源供給中信号2がONとなっても、PWR−ON
信号フラグ16をONとしなく、電源投入しない(図2
のスタンバイ中フラグ11のON、NOT回路13、A
ND回路14、OR回路15、FFのセットできな
い)。即ち、スタンバイ中フラグ11がONであれば、
電源復電時にPWR−ON信号を送出しない。
'Is not turned on at the time of power recovery when a power failure / power recovery occurs during standby. This is because the standby flag 11 was ON when the power was restored after a power failure, so even if the power supply signal 2 is ON, PWR-ON
Do not turn on the power without turning on the signal flag 16 (see FIG. 2).
ON of the flag 11 during standby, NOT circuit 13, A
ND circuit 14, OR circuit 15, and FF cannot be set). That is, if the standby flag 11 is ON,
Do not send PWR-ON signal when power is restored.

【0031】以上の、のときに電源投入し、’の
ときに電源投入しない(図7および図8の状態遷移図中
の、、’参照)。図5は、本発明のタイムチャー
ト(その3)を示す。これは、UPS有りで停電/復電
したときに電源を投入する場合のものである。
The power is turned on at the time of the above, and the power is not turned on at the time of '(see,' in the state transition diagrams of FIGS. 7 and 8). FIG. 5 shows a time chart (3) of the present invention. This is the case where the power is turned on when there is a power failure / power recovery with UPS.

【0032】図5において、(1)は、ソフトからのP
WR−OFFより早く復電したとき、のトリガで復電
する。これは、停電してUPS4から*停電中信号がO
FF(アクティブ)になった後、ソフトからのPWR−
OFFよりも早く復電した場合、当該ソフトからのPW
R−OFFによってスタンバイ中フラグ11をONにす
ると共に、ソフトが図9のフローチャートに従ってカレ
ンダ機構3を起動して5秒後にカレンダからのパルス信
号によって当該スタンバイ中フラグ11をOFFにす
る。そして、図中の(1)のの当該スタンバイ中フラ
グ11がOFFとなったときに、PWR−ON信号フラ
グ16をONにし、PWR−ON信号を送出して投入す
る。即ち、ソフトからのPWR−OFF要求信号によっ
てスタンバイ中フラグ11をONし、5秒後にカレンダ
からのパルス信号によって当該スタンバイ中フラグ11
をOFFにしておき、(1)ので電源を投入する。
In FIG. 5, (1) indicates P from the software.
When the power is restored earlier than WR-OFF, the power is restored by the trigger of. This is because a power failure occurred and the UPS4 signal *
After becoming FF (active), PWR- from software
When power is restored earlier than OFF, PW from the software
The standby flag 11 is turned on by R-OFF and the standby flag 11 is turned off by a pulse signal from the calendar 5 seconds after the software starts the calendar mechanism 3 according to the flowchart of FIG. Then, when the in-standby flag 11 of (1) in the figure is turned off, the PWR-ON signal flag 16 is turned on, and the PWR-ON signal is transmitted and turned on. That is, the standby flag 11 is turned on by the PWR-OFF request signal from the software, and the standby flag 11 is turned on by the pulse signal from the calendar after 5 seconds.
Is turned off, and the power is turned on in (1).

【0033】(2)は、カレンダからのPWR−OFF
よりも早く復電したとき、のトリガで復電する。これ
は、停電してカレンダからのパルス信号よりも早く復電
したとき、当該カレンダからのパルス信号を待ってスタ
ンバイ中フラグ11をONからOFFにし、(2)の
でPWR−ON信号フラグ16をONにし、PWR−O
N信号を送出して投入する。即ち、カレンダ設定時間よ
りも早く復電したとき、Kレンダからのパルス信号によ
ってスタンバイ中フラグ11をOFFにし、電源を投入
する。
(2) is PWR-OFF from the calendar
When the power is restored earlier than, the power is restored by the trigger. This is because when a power failure occurs and power is restored earlier than the pulse signal from the calendar, the standby flag 11 is turned off from ON after waiting for the pulse signal from the calendar, and the PWR-ON signal flag 16 is turned on because of (2). And PWR-O
Send N signal and turn on. That is, when the power is restored earlier than the calendar setting time, the standby flag 11 is turned off by the pulse signal from the K calendar, and the power is turned on.

【0034】(3)は、5秒以降に復電したとき、の
トリガで復電する。これは、停電してカレンダからの5
秒経過後のパルス信号によってスタンバイ中フラグ11
がOFFとなっているので、復電したときに*停電中信
号をトリガとしてPWR−ON信号フラグ16をONに
し、PWR−ON信号を送出して投入する。即ち、5秒
以降に復電したときスタンバイフラグ11がOFFとな
っているので、復電をトリガに電源を投入する。
In (3), when the power is restored after 5 seconds, the power is restored by the trigger of. This is a power outage and 5 from the calendar
Standby flag 11 by the pulse signal after a lapse of seconds
Since it is OFF, when the power is restored, the PWR-ON signal flag 16 is turned ON by using the * power failure signal as a trigger, and the PWR-ON signal is sent and turned on. That is, since the standby flag 11 is OFF when the power is restored after 5 seconds, the power is turned on with the power restoration as a trigger.

【0035】以上の、(1)、(2)、(3)
のときに電源投入する(図7および図8の状態遷移図中
の、参照)。図6は、本発明のタイムチャート(そ
の4)を示す。これは、カレンダによる投入である。こ
こでは、ソフトからのPWR−OFF要求信号によっ
て、スタンバイ中フラグ11がONとなり、スタンバイ
状態となる。
The above (1), (2) and (3)
At that time, the power is turned on (see in the state transition diagrams of FIGS. 7 and 8). FIG. 6 shows a time chart (No. 4) of the invention. This is a calendar input. Here, the in-standby flag 11 is turned on by the PWR-OFF request signal from the software to enter the standby state.

【0036】図6において、は、5秒経過前に復電し
た場合、5秒経過後にカレンダからのパルス信号によっ
てスタンバイ中フラグ11がOFFとなり、PWR−O
N信号フラグ16がONとなり、PWR−ON信号を送
出して投入する。
In FIG. 6, when power is restored before the elapse of 5 seconds, the standby flag 11 is turned off by the pulse signal from the calendar after the elapse of 5 seconds, and the PWR-O
The N signal flag 16 is turned on, and the PWR-ON signal is transmitted and turned on.

【0037】は、5秒経過したときにスタンバイ中フ
ラグ11がOFFにされるので、復電をトリガにPWR
−ON信号フラグ16がONとなり、PWR−ON信号
を送出して投入する。
Since the standby flag 11 is turned off after 5 seconds have elapsed, PWR is triggered by power recovery.
The -ON signal flag 16 is turned ON, and the PWR-ON signal is transmitted and turned on.

【0038】以上のの5秒前に復電したときは5秒経
過後のカレンダからのパルス信号をトリガに電源を投入
し、の5秒経過後に復電した場合には復電をトリガに
電源を投入する。
When the power is restored 5 seconds before, the power is turned on with the pulse signal from the calendar after 5 seconds as a trigger, and when the power is restored after 5 seconds after the power is restored, the power is triggered. Throw in.

【0039】図7は、本発明の状態遷移図(UPS未接
続)を示す。ここで、、、、、、’、
は、既述した図3から図6の同一のものに対応してい
る。本実施例では、特に太線の遷移を図2の制御回路1
によって可能としたものである。
FIG. 7 shows a state transition diagram (UPS unconnected) of the present invention. here,,,,,,',
Corresponds to the same one in FIGS. 3 to 6 already described. In this embodiment, the transition of the thick line is particularly indicated by the control circuit 1 of FIG.
It was made possible by.

【0040】図8は、本発明の状態遷移図(UPS接
続)を示す。ここで、、、、、、、は、既
述した図3から図6の同一のものに対応している。本実
施例では、特に太線の遷移を図2の制御回路1によって
可能としたものである。
FIG. 8 shows a state transition diagram (UPS connection) of the present invention. Here ,,,,,,, correspond to the same ones in FIGS. 3 to 6 described above. In the present embodiment, especially the transition of the bold line is made possible by the control circuit 1 of FIG.

【0041】図9は、本発明の動作説明図を示す。これ
は、電源を供給した装置内のソフトウェアによって処理
するものであって、停電時およびスイッチOFF時によ
って異なる処理を行なう。以下説明する。
FIG. 9 shows an operation explanatory diagram of the present invention. This is performed by software in the device to which power is supplied, and performs different processing depending on a power failure and a switch OFF. This will be described below.

【0042】図9において、S3は、シャットダウン処
理開始する。これは、ソフトウェアがS1の停電時(U
PS4から停電通知があったとき)、あるいはS2のス
イッチOFF時に、シャットダウン処理を開始する。
In FIG. 9, S3 starts the shutdown process. This is because the software is S1 power failure (U
The shutdown process is started when the power failure is notified from PS4) or when the switch of S2 is turned off.

【0043】S4は、通常のシャットダウン処理を行な
う。これは、電源切断するに先立ち、UPS4から電源
が供給された状態のもとで、ソフトウェアがデータの退
避などの各種処理を行なう。
At S4, a normal shutdown process is performed. In this case, before the power is turned off, under the condition that the power is supplied from the UPS 4, the software performs various processes such as saving data.

【0044】S5は、停電による切断か判別する。YE
Sの場合には、停電による切断と判明したので、S6、
S7を実行する。一方、NOの場合には、スイッチOF
Fによる切断と判明したので、S7でハードに対して電
源切断要求を発行して電源切断する。
In step S5, it is determined whether the disconnection is due to a power failure. YE
In the case of S, it was determined that the disconnection was due to a power failure, so S6,
Execute S7. On the other hand, if NO, switch OF
Since it is determined that the power is cut by F, a power-off request is issued to the hardware in S7 to turn off the power.

【0045】S6は、カレンダPWR−ON時間を5秒
に設定する。この5秒の設定されて起動されたカレンダ
機構3が5秒後にパルス信号を出力し、既述した図5の
’’に示すように、カレンダからのパルス信号に対応
してスタンバイ中フラグ11をOFFにリセットする。
そして、S7でハードに対して電源切断要求を発行して
電源切断する。このS6でスタンバイ中フラグ11がO
FFにリセットされたことに対応して、復電した場合、
既述した図5の(2)の、あるいは(3)ののとき
に電源の再投入を自動的に行なうことが可能となる。
In step S6, the calendar PWR-ON time is set to 5 seconds. The calendar mechanism 3 which has been set and activated for 5 seconds outputs a pulse signal after 5 seconds, and the standby flag 11 is turned on in response to the pulse signal from the calendar as shown in ″ of FIG. 5 described above. Reset to OFF.
Then, in S7, a power-off request is issued to the hardware to turn off the power. In this S6, the standby flag 11 is set to 0.
When power is restored in response to the reset to FF,
The power can be automatically turned on again in the case of (2) or (3) in FIG. 5 described above.

【0046】一方、S2のスイッチOFFの場合には、
スタンバイ中フラグ11がONであって、既述した図4
の’となって、復電した場合に電源が投入されない。
以上によって、図2の簡単な回路構成のもとで、電源を
供給される装置側のソフトウェアが停電時にシャットダ
ウン処理に続いてカレンダ機構3に5秒を設定して起動
し、5秒後に送出されたパルス信号でスタンバイ中フラ
グ11をOFFにリセットし、一方、スイッチOFF時
には何もしないでスタンバイ中フラグ11をONにセッ
トしたままにしておく。そして、復電時にスタンバイ中
フラグ11をOFFにリセットしておいた停電時のとき
は電源が自動的に再投入され(図5の’’、(2)の
あるいは(3)の)、一方、復電時にスタンバイ中
フラグ11をONにセットしたままにしておいたスイッ
チOFF時のときは電源は自動的に再投入されない(図
4の’)。これにより、目的とする、 ・停電時には復電したときに電源の自動再投入し、 ・スイッチOFF時には電源の自動再投入しない ことを簡易な回路で実現できた。
On the other hand, when the switch of S2 is OFF,
The standby flag 11 is ON, and the above-described FIG.
When the power is restored, it will not turn on.
Based on the above, under the simple circuit configuration of FIG. 2, the software on the side of the device to which power is supplied sets the calendar mechanism 3 for 5 seconds to start up after shutdown processing at the time of power failure, and is sent after 5 seconds. The standby flag 11 is reset to OFF by the pulse signal. On the other hand, when the switch is OFF, nothing is done and the standby flag 11 is kept ON. Then, at the time of a power failure in which the standby flag 11 has been reset to OFF at the time of power restoration, the power is automatically turned on again (″ in FIG. 5, (2) or (3)), while The power is not automatically turned on again when the switch is turned off while the standby flag 11 is kept set to ON at the time of power restoration ('in FIG. 4). This made it possible to achieve the following objectives with a simple circuit: -When the power is restored, the power is automatically turned on again when the power is restored, and-When the switch is turned off, the power is not automatically turned on again.

【0047】[0047]

【発明の効果】以上説明したように、本発明によれば、
UPS4の接続の有無に関係なく、停電後に復電したと
きでも停電前の動作状態に自動的に戻す制御回路1と、
停電中にカレンダ投入時間が到来しても復電後に電源投
入する制御回路1とを簡単な回路構成と簡単なソフトウ
ェア処理により実現することができる。これらにより、
UPSの接続の有無に関係無く、停電があっても復電時
に元の電源状態に戻ることができる機能、しかもカレン
ダ投入時間を超過した後に復電しても電源投入を行なう
ことができる機能を、極めて簡単な回路により実現可能
である。
As described above, according to the present invention,
A control circuit 1 that automatically restores the operation state before the power failure even when the power is restored after the power failure, regardless of whether the UPS 4 is connected or not.
The control circuit 1 that turns on the power after the power is restored even if the calendar turn-on time comes during a power failure can be realized with a simple circuit configuration and a simple software process. With these,
Regardless of whether UPS is connected or not, there is a function that can restore the original power state when power is restored even if there is a power failure, and a function that can power on even if power is restored after the calendar power-on time has been exceeded. It can be realized by an extremely simple circuit.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の原理構成図である。FIG. 1 is a principle configuration diagram of the present invention.

【図2】本発明の1実施例の制御回路構成図である。FIG. 2 is a configuration diagram of a control circuit according to an embodiment of the present invention.

【図3】本発明のタイムチャート(その1)である。FIG. 3 is a time chart (1) of the present invention.

【図4】本発明のタイムチャート(その2)である。FIG. 4 is a time chart (No. 2) of the invention.

【図5】本発明のタイムチャート(その3)である。FIG. 5 is a time chart (No. 3) of the invention.

【図6】本発明のタイムチャート(その4)である。FIG. 6 is a time chart (No. 4) of the invention.

【図7】本発明の状態遷移図(UPS未接続時)であ
る。
FIG. 7 is a state transition diagram of the present invention (when UPS is not connected).

【図8】本発明の状態遷移図(UPS接続時)である。FIG. 8 is a state transition diagram (during UPS connection) of the present invention.

【図9】本願発明の動作説明図である。FIG. 9 is an operation explanatory diagram of the present invention.

【符号の説明】[Explanation of symbols]

1:制御回路 11:スタンバイ中フラグ 12、14、22:AND回路 13、20:NOT回路 15、19、21:OR回路 16:PWR−ON信号フラグ FF:フリップフロップ回路 2:ロック式電源スイッチ 3:カレンダ機構 4:UPS(無停電電源装置) 5:電源回路 6:外部可能スイッチ 1: Control circuit 11: Standby flag 12, 14, 22: AND circuit 13, 20: NOT circuit 15, 19, 21: OR circuit 16: PWR-ON signal flag FF: Flip-flop circuit 2: Lock type power switch 3: Calendar mechanism 4: UPS (Uninterruptible power supply) 5: Power circuit 6: External switch

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】電源の投入/切断を制御する電源制御回路
において、 電源供給する装置からの電源切断要求信号によってオン
し、ロック式電源スイッチ(2)からの投入トリガ信号
オンをもとに電源投入されたときに出力される電源投入
結果信号、あるいはカレンダ機構(3)からのパルス信
号によってオフに保持する電源バックアップ付のスタン
バイ中フラグ(11)と、 スタンバイ中フラグ(11)がオンのときはスタンバイ
状態として停電した後に復電しても電源の再投入を抑止
し、一方、オフのときであって、装置に停電中に電源を
供給する無停電電源装置(UPS)(4)からの非停電
中、かつAC電源が供給中、かつ上記ロック式電源スイ
ッチ(2)からの投入トリガ信号オンのときに電源投入
信号を送出して装置への電源を再投入する制御回路
(1)を備え、 上記電源供給する装置からの電源切断要求信号を入力し
て上記スタンバイ中フラグ(11)をオンにした際、停
電時にのみ更に上記カレンダ機構(3)に指示して所定
時間経過後にオン信号を上記スタンバイ中フラグ(1
1)に供給してオフにリセットして復電したときに電源
投入信号の送出可能状態にセットしておき、 復電したときに上記制御回路(1)が電源を再投入する
ことを特徴とする電源制御回路。
1. A power control circuit for controlling the on / off of the power source, and turned on by the power supply disconnection request signal from the power supply supplying apparatus, power on the basis of the closing trigger signal on from locking the power switch (2) Power on output when turned on
The standby signal (11) with power backup that is kept off by the result signal or the pulse signal from the calendar mechanism (3), and when the standby flag (11) is on, the power is restored as a standby state after a power failure. Even if the power is turned off again, while the power is off, the UPS is supplying power during a power outage (UPS) (4) during non-power outage and AC power is being supplied. And a control circuit (1) for transmitting a power-on signal to turn on the power to the device again when the power-on trigger signal from the lock-type power switch (2) is on. When the standby request flag (11) is turned on by inputting the disconnection request signal, the calendar mechanism (3) is further instructed only when a power failure occurs, and the on signal is turned on after a predetermined time has elapsed. By flag (1
It is characterized in that the power is supplied to 1), reset to OFF, and set to a state in which a power-on signal can be sent when power is restored, and the power is turned on again by the control circuit (1) when power is restored. Power supply control circuit.
【請求項2】上記カレンダ機構(3)が予め設定された
電源投入時間となっときに出力した投入要求信号によっ
て上記スタンバイ中フラグ(11)をオフにリセットし
たことに対応して、 上記制御回路(1)が、当該電源投入時間が電源供給中
のときは即時に電源投入信号を送出、一方、当該電源投
入時間が停電中のときは復電後に電源投入信号の送出を
自動的に行なうことを特徴とする請求項1記載の電源制
御回路。
2. The control circuit in response to the standby flag (11) being reset to OFF by a closing request signal output when the calendar mechanism (3) reaches a preset power-on time. (1) Immediately send a power-on signal when the power-on time is being supplied, and automatically send a power-on signal after power recovery when the power-on time is during a power failure. The power supply control circuit according to claim 1, wherein:
JP27142693A 1993-10-29 1993-10-29 Power control circuit Expired - Fee Related JP3466240B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27142693A JP3466240B2 (en) 1993-10-29 1993-10-29 Power control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27142693A JP3466240B2 (en) 1993-10-29 1993-10-29 Power control circuit

Publications (2)

Publication Number Publication Date
JPH07129285A JPH07129285A (en) 1995-05-19
JP3466240B2 true JP3466240B2 (en) 2003-11-10

Family

ID=17499873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27142693A Expired - Fee Related JP3466240B2 (en) 1993-10-29 1993-10-29 Power control circuit

Country Status (1)

Country Link
JP (1) JP3466240B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015116048A1 (en) * 2014-01-29 2015-08-06 Hewlett-Packard Development Company, L.P. Shutdown of computing devices
JP2019159863A (en) * 2018-03-14 2019-09-19 株式会社リコー Power supply device, image forming device and control method

Also Published As

Publication number Publication date
JPH07129285A (en) 1995-05-19

Similar Documents

Publication Publication Date Title
US5870613A (en) Power mangement system for a computer
US6065124A (en) Computer system having power saving and management function and method of controlling the same
JPH0556577A (en) Power supply controller
US5664203A (en) Peripheral device input-initiated resume system for combined hibernation system and back-up power supply for computer
US5237698A (en) Microcomputer
US6408397B1 (en) Using RTC wake-up to enable recovery from power failures
JPH11155243A (en) Uninterruptible power equipment and computer system with the uninterruptible power equipment
JPS61288725A (en) Power source control system for electronic equipment
JP2002007000A (en) Electronic equipment
US6272630B1 (en) Method and device for reserving wake-up functions of computer system after power loss
JP2002258988A (en) Uninterruptible power system
US5568637A (en) Electronic device having pseudo-SRAM and CPU operating in an active mode and in an idle mode
JP3466240B2 (en) Power control circuit
JPH0774863A (en) Facsimile equipment
JP3502505B2 (en) Uninterruptible power system
JPH10105296A (en) Power source controller
JPH0728572A (en) Automatic data preserving device at power interruption
JPH044276Y2 (en)
CN114564096B (en) Control method and system for standby power protection and related components
JPS5818644B2 (en) Data processing system operation control method
JPH09325834A (en) Power application method for information processor
JP3697971B2 (en) Information processing device
JP3283754B2 (en) Power supply control apparatus and facsimile apparatus having the same
JPH1097340A (en) Portable information unit
JPH06152841A (en) Facsimile equipment

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030819

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080829

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090829

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100829

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110829

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120829

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees