JP3456497B2 - 色信号出力回路およびそれを使用したテレビジョン方式変換装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、色信号出力回路およ
びそれを使用したテレビジョン方式変換装置に関する。

【０００２】

【従来の技術】現在、世界で採用されているテレビジョ
ン（ＴＶ）方式は、複合映像信号の構造上、主に次の３
方式に分けられる。

【０００３】 方式名 走査線／コマ数 色副搬送波 変調方式 ＮＴＳＣ ５２５／６０ ３．５８ＭＨｚ 直交２相変調 ＰＡＬ ６２５／５０ ４．４３ＭＨｚ 直交２相変調 ただし、１走査線毎にＶ軸位相反転 ＳＥＣＡＭ 同上 ４．２５ＭＨｚ ４．２０６ＭＨｚ ＦＭ変調 さらに、ＮＴＳＣとＰＡＬには、お互いに走査線／コマ
数と、色変調方式の組み合せが存在し、以下のようにな
っている。

【０００４】 方式名 走査線／コマ数 色副搬送波 １走査線毎のＶ軸位相反転 ４．４３ＮＴＳＣ ５２５／６０ ４．４３ＭＨｚ なし Ｍ−ＰＡＬ ５２５／６０ ３．５８ＭＨｚ あり Ｎ−ＰＡＬ ６２５／５０ ３．５８ＭＨｚ あり ただし、ＮＴＳＣ、Ｍ−ＰＡＬ、Ｎ−ＰＡＬの３．５８
ＭＨｚは、各々少しずつ異なっている。

【０００５】これらから、各テレビジョン方式間の相互
変換に必要な要件は、次の２つに集約される。 （１）走査線／コマ数（ライン/フィールト゛)の変換 ５２５／６０，６２５／５０ （２）色変調方式の変換 搬送波周波数（ｆsc） 直交２相変調，ＦＭ変調 Ｖ軸位相反転の有無 （２）は、色信号の復調、変調器として各方式に合った
ものを使用することで、容易に行なうことができる。
（１）は、変換前後の信号間に時間的ずれが生じるた
め、一般に画像メモリを使用した処理を必要とする。

【０００６】（１）の変換をも行なう場合は、まずライ
ン数の変換が必要となる。５２５／６０系→６２５／５
０系の変換の場合、１フィールド当り１００ライン増で
あり、図４６Ａに示すように５ラインに１ラインの割合
で増加させる必要がある。逆に６２５／５０系→５２５
／６０系の変換の場合、１フィールド当り１００ライン
減であり、同図Ｂに示すように６ラインに１ラインの割
合で減少させる必要がある。ライン数の増減は、単純に
は同一ラインの重複や、間引きで実現できる。厳密な計
算から、単純な５ライン毎の重複や、６ライン毎の間引
きでは変換後のライン数が±５ライン過不足が出るが、
これは垂直ブランキング期間で吸収させることができ
る。

【０００７】図４６より明らかなように、ライン数変換
には１ライン分以上の画像メモリを必要とする。同図で
は１ライン分で事足りるかのように見えるが、１フィー
ルドすべてを変換するには、以下に示すように１フィー
ルド分以上の画像メモリが必要となる。

【０００８】図４７Ａは５２５／６０系→６２５／５０
系のフィールド数変換を示しており、同図Ｂは６２５／
５０系→５２５／６０系のフィールド数変換を示してい
る。同図Ａで、ｍ＋４→ｍ＋４′フィールドの変換部分
を見ると、ｍ＋４フィールドの最後のラインがｍ＋４′
のフィールドに移るのは（矢印Ｐ１）、ｍ＋５フィール
ドの最後のラインのタイミングと一致する。そのため、
ｍ＋４フィールドの最後のラインを１フィールド遅延す
る必要がある。また、同図Ｂで、ｎ→ｎ′フィールドの
変換部分を見ると、ｎフィールドの最後のラインはｎ−
１′フィールドの最後のラインのタイミングと一致して
おり（矢印Ｐ２）、１フィールドの遅延が必要となる。
これと同様のことが、ｎ＋５→ｎ＋５″フィールドの変
換部分でも発生する（矢印Ｐ３）。なお、厳密には、上
述のラインの一致は、わずかなライン差で完全には一致
しないので、完全に１フィールドの遅延量は必要ない
が、ここでは説明の簡略化のために１フィールドとす
る。

【０００９】１フィールドの遅延は、現在では信号をデ
ィジタル化し、ディジタルメモリを画像メモリとして使
用して実現するのが普通である。

【００１０】水平解像度が３２０本、輝度（Ｙ）Ｓ／Ｎ
が４６ｄＢ、色（Ｃ）Ｓ／Ｎが３６ｄＢ以上の標準的な
ＴＶ信号を方式変換する際に要する１フィールドのメモ
リ容量は、以下のようになる。ただし、Ｃ系は上述した
（２）の変換をも考慮し、既に色差信号Ｒ−Ｙ＝Ｖ、Ｂ
−Ｙ＝Ｕの状態に復調済みとして、２系統必要とする。

【００１１】ここで、Ｙ系、Ｃ系のサンプリング周波数
および階調は、次の設定値を考える。 Ｙ系 サンプリング周波数：８ＭＨｚ 階調：８ビット Ｃ系 サンプリング周波数：３ＭＨｚ 階調：６ビット また、５２５／６０系と６２５／５０系の相互変換を考
慮し、１フィールドは６２５／５０系を基準として考え
る。

【００１２】以上から、１フィールドのメモリ容量は次
式で得られる。 ｛８×８×１０⁶＋（６×３×１０⁶×２）｝÷５０ ＝１．８×１０⁶＝１．８Ｍビット なお、上述で設定した解像度、階調の改善が必要なとき
は、メモリ容量はより大容量化する。

【００１３】さらに、ライン数変換の様子をより詳しく
みると、ＴＶ信号は、５２５／６０系、６２５／５０系
のいずれもインタレースを行なっているので、図４６に
示したような単純なフィールド単位のライン数変換で
は、垂直方向の画質が損なわれることがある。

【００１４】図４８Ａ〜Ｃは５２５／６０系→６２５／
５０系の方式変換時に、同一画サイズに表示した場合の
各ラインの位置を詳細に表わしたものであり、実線は奇
数フィールドのライン位置、点線は偶数フィールドのラ
イン位置を示しており、インタレースをしているので両
者は、交互に配置されている。

【００１５】同図Ａは、フィールドメモリを用いた場合
の変換の様子を示しており、同種フィールド（奇数→奇
数または偶数→偶数）間を表わしている。ｚ″、ａ″ラ
インのように上下の位置関係が逆転している部分もあ
り、ａ′〜ａ″ラインのようにほぼ１ライン分、下に位
置がずれている部分もある。

【００１６】同図Ｂは、フィールドメモリを用いた場合
の変換の様子を示しており、異種フィールド（奇数→偶
数または偶数→奇数）間を表わしている。この場合も、
ｆ′〜ｅ″〜ｆ″ラインで上下逆転が、ｆ′〜ｆ″ライ
ンで下に位置が大幅にずれている。

【００１７】因みに、図４７で明らかなように、変換中
は、１フィールド重複（同図Ｂのｎ＋５″）、間引き
（同図Ａのｍ＋５）が生じるので、同種フィールド間変
換と異種フィールド間変換との周期的な移り変わりは避
けられない。

【００１８】１フィールド毎には、ａ→ｃ→ｅとインタ
レースしているが、目にはａ〜ｋへ連続して見えるの
で、図４８Ａ，Ｂのような上下ライン逆転や大幅なライ
ン位置ずれは垂直方向の図形歪みとして認識される。

【００１９】これに対して、同図Ｃでは、２フィールド
（１フレーム）から変換フィールドが形成されるため、
上下ラインの逆転もなく位置ずれも最大で０．５ライン
分に抑えられ、垂直方向の図形歪みは大幅に改善され
る。

【００２０】従来のＴＶ方式変換装置は、放送用、業務
用がほとんどであり、画質劣化を嫌うことから、１フィ
ールド当りのメモリ容量も多く、かつ上述した図４８Ｃ
のフレーム内でのライン数変換を行なうため、１フレー
ム分のメモリを必要としている。実際には、さらに高画
質化を図るため、数フレームのメモリを持つものが主流
である。

【００２１】

【発明が解決しようとする課題】従来のテレビジョン方
式変換装置では、方式変換されたビデオ信号として、例
えば輝度信号および搬送色信号を加算して出力するも
の、あるいは輝度信号および搬送色信号を別個に出力す
るものが知られている。この場合、出力側でカラーゲイ
ンコントロールや色相コントロールを行う場合には回路
構成が複雑になる等の問題点があった。

【００２２】そこで、この発明では、出力側でカラーゲ
インコントロールや色相コントロールを容易に行い得る
色信号出力回路およびそれを使用したテレビジョン方式
変換装置を提供するものである。

【００２３】

【課題を解決するための手段】第１の発明に係る色信号
出力回路は、搬送色信号よりバースト信号及び変調クロ
マ信号を分離する信号分離手段と、分離された上記バー
スト信号と上記変調クロマ信号とを合成するミックスア
ンプからなる信号合成手段と、ミックスアンプに供給さ
れるバースト信号または変調クロマ信号のいずれかの経
路に移送器を挿入する移送器の挿入手段とを有し、ミッ
クスアンプで合成して搬送色信号を得る際にミックス比
を変化させることでゲインコントロールを行うと共に、
ミックスアンプに供給されるバースト信号または変調ク
ロマ信号のいずれかの経路に移送器を挿入することで色
相コントロールを行うものである。

【００２４】第２の発明に係るテレビジョン方式変換装
置は、メモリに第１の方式の入力ビデオ信号を構成する
ビデオデータを順次書き込むと共に、メモリより上記書
き込み動作とは非同期でビデオデータを読み出すことで
ライン数およびフィールド数を変換して第１の方式とは
異なる第２の方式の出力ビデオ信号を得るテレビジョン
方式変換装置において、メモリの読み出し側の色信号系
に配されたバースト信号および変調クロマ信号よりなる
搬送色信号を形成する色変調手段と、この色変調手段よ
り出力される搬送色信号よりバースト信号および変調ク
ロマ信号を分離する信号分離手段と、分離されたバース
ト信号と変調クロマ信号とを合成するミックスアンプか
らなる信号合成手段と、ミックスアンプに供給されるバ
ースト信号または変調クロマ信号のいずれかの経路に移
送器を挿入する移送器の挿入手段とを有し、ミックスア
ンプで合成して搬送色信号を得る際にミックス比を変化
させることでゲインコントロールを行うと共に、ミック
スアンプに供給されるバースト信号または変調クロマ信
号のいずれかの経路に移送器を挿入することで色相コン
トロールを行うものでる。

【００２５】

【作用】第１の発明においては、バースト信号と変調ク
ロマ信号とが別個に出力されるので、例えばミックスア
ンプで合成して搬送色信号を得る際にミックス比を変化
させるだけで容易にゲインコントロールを行うことが可
能となり、またミックスアンプに供給されるバースト信
号または変調クロマ信号のどちらかの経路に移相器を挿
入することで容易に色相コントロールを行うことが可能
となる。

【００２６】第２の発明においては、バースト信号と変
調クロマ信号とが別個に出力されるので、例えばミック
スアンプで合成して搬送色信号を得る際にミックス比を
変化させるだけで容易にゲインコントロールを行うこと
ができ、またミックスアンプに供給されるバースト信号
または変調クロマ信号のどちらかの経路に移相器を挿入
することで容易に色相コントロールを行うことができ、
テレビジョン方式変換装置としての使い勝手を向上させ
ることが可能となる。

【００２７】

【実施例】以下、図１〜図３を参照しながら、この発明
の一実施例について説明する。本例は、ＮＴＳＣ方式と
ＰＡＬ方式との間で互いに方式を変換できるテレビジョ
ン方式変換装置に適用した例である。

【００２８】同図において、入力端子１には輝度信号Ｙ
が供給される。この輝度信号Ｙはローパスフィルタ２で
後段のＡ／Ｄコンバータにおけるサンプリング周波数ｆ
ｓの１／２に帯域制限された後にクランプ回路３に供給
される。クランプ回路３にはクランプパルスＹＣＬＰが
供給され、次段のＡ／Ｄコンバータの入力レンジに合う
ようにペデスタルレベルが一定値にクランプされる。こ
のクランプ回路３より出力される輝度信号ＹはＡ／Ｄコ
ンバータ４に供給される。

【００２９】Ａ／Ｄコンバータ４にはサンプリングクロ
ックＡＤＣＬＫ（図４Ａに図示）が供給されて、輝度信
号Ｙ（同図Ｂに図示）は１サンプル８ビットのディジタ
ル輝度データＡＤＹ（同図Ｃに図示）に変換される。サ
ンプリングクロックＡＤＣＬＫの周波数をｆwckとする
と、入力ビデオ信号（入力端子１に供給される輝度信号
Ｙ）の水平周波数ｆｈに対して以下のように設定され
る。すなわち、入力ビデオ信号がＮＴＳＣ方式であると
きはｆwck＝１１２８ｆｈ、ＰＡＬ方式であるときはｆw
ck＝１１５２ｆｈに設定される。このように設定される
理由は後述する。

【００３０】このＡ／Ｄコンバータ４より出力される輝
度データＡＤＹは変換回路５で通常の２進表示（オフセ
ットバイナリ）より２の補数表示に変換されてマルチプ
レクサ６に供給される。なお、変換回路５ではラウンデ
ィングの処理も行なわれる。すなわち、変換回路５では
Ａ／Ｄコンバータ４からの輝度データＡＤＹのＭＳＢデ
ータを反転することで２の補数表示に変換されることに
なるが、例えば８ビットデータの場合には「１００００
０００」という表示ができない。そこで、このような場
合にＬＳＢデータに「１」を加えて「１００００００
１」とする処理がラウンディング処理である。

【００３１】また、入力端子７には搬送色信号Ｃが供給
される。この搬送色信号Ｃはクロマデコーダ８に供給さ
れる。クロマデコーダ８には、入力端子１に供給される
輝度信号Ｙより分離される複合同期信号ＷＣＳＹＮＣが
供給される。また、クロマデコーダ８には、水晶発振器
９，１０の一端が接続されると共に、それぞれの他端が
切換スイッチ１１のｎ側、ｐ側を介して接続される。水
晶発振器９の発振周波数はＮＴＳＣ方式の色副搬送波周
波数である３．５７９ＭＨｚ（ｆscn）であり、一方水
晶発振器１０の発振周波数はＰＡＬ方式の色副搬送波周
波数である４．４３３ＭＨｚ（ｆscp）である。

【００３２】切換スイッチ１１にはシステムコントロー
ラ（図示せず）より入力ビデオ信号がＮＴＳＣ方式であ
るかＰＡＬ方式であるかを示す方式識別信号Ｗｎ／ｐが
切換制御信号として供給され、入力ビデオ信号がＰＡＬ
方式であるときはｐ側に接続されると共にＮＴＳＣ方式
であるときはｎ側に接続される。この方式識別信号Ｗn/
pはクロマデコーダ８にも供給される。

【００３３】クロマデコーダ８では、従来周知のように
複合同期信号ＷＣＳＹＮＣより形成されたバーストゲー
トパルスで搬送色信号Ｃよりバースト信号を抜き出して
水晶発振器９または１０によって連続波信号とすること
で基準色副搬送波を得、この基準色副搬送波を使用して
Ｒ−Ｙ軸およびＢ−Ｙ軸で同期検波が行なわれて、赤色
差信号Ｒ−Ｙおよび青色差信号Ｂ−Ｙが得られる。

【００３４】クロマデコーダ８より出力される色差信号
Ｒ−Ｙ，Ｂ−Ｙはそれぞれローパスフィルタ１２Ｒ，１
２Ｂで後段のＡ／Ｄコンバータにおけるサンプリング周
波数ｆｓの１／４に帯域制限された後にクランプ回路１
３Ｒ，１３Ｂに供給される。クランプ回路１３Ｒ，１３
ＢにはクランプパルスＹＣＬＰが供給され、後段のＡ／
Ｄコンバータの入力レンジに合うようにブランキングレ
ベルが一定値にクランプされる。

【００３５】クランプ回路１３Ｒ，１３Ｂより出力され
る色差信号Ｒ−Ｙ，Ｂ−Ｙはそれぞれ接続スイッチ１４
Ｒ，１４Ｂを介してＡ／Ｄコンバータ１５に供給され
る。接続スイッチ１４Ｒ，１４Ｂには、それぞれサンプ
リングクロックＡＤＣＬＫ（図４Ａに図示）の４倍の周
期を有すると共に、互いに位相反転関係にあるセレクト
信号ＳＥＬＲ，ＳＥＬＢがオンオフ制御信号として供給
される。これらセレクト信号ＳＥＬＲ，ＳＥＬＢは、１
ライン毎に１クロック分だけずれて形成される。図４
Ｄ，Ｅは偶数ライン（２ｎライン）に対応するセレクト
信号ＳＥＬＲ，ＳＥＬＢを示しており、同図Ｉ，Ｊは奇
数ライン（２ｎ＋１ライン）に対応するセレクト信号を
示している。

【００３６】接続スイッチ１４Ｒ，１４Ｂは、それぞれ
セレクト信号ＳＥＬＲ，ＳＥＬＢがハイレベル「Ｈ」の
ときオンとされ、ローレベル「Ｌ」のときオフとされ
る。そのため、クランプ回路１３Ｒ，１３Ｂより出力さ
れる色差信号Ｒ−Ｙ，Ｂ−Ｙはそれぞれ接続スイッチ１
４Ｒ，１４Ｂで４クロック周期毎に交互に選択されて色
差点順次信号Ｃｒ／ｂとしてＡ／Ｄコンバータ１５に供
給される。図４Ｆは偶数ラインの色差点順次信号Ｃｒ／
ｂを示しており、同図Ｋは奇数ラインの色差点順次信号
Ｃｒ／ｂを示している。

【００３７】なお、Ａ／Ｄコンバータ１５に入力される
色差点順次信号Ｃｒ／ｂは色差信号Ｒ−Ｙ，Ｂ−Ｙの切
り換え部分では不連続となって不安定になる（図４Ｆ，
Ｋには図面の簡単化のため、切り換え部分を連続的に表
している）。そのため、Ａ／Ｄコンバータ１５でその切
り換え部分のサンプリングが行なわれないように、上述
したセレクト信号ＳＥＬＲ，ＳＥＬＢの立ち上がりおよ
び立ち下がりは、サンプリングクロックＡＤＣＬＫの立
ち上がりと一致するように設定される。因みに、Ａ／Ｄ
コンバータ１５では、サンプリングクロックＡＤＣＬＫ
の立ち下がりのタイミングでサンプリングが行なわれ
る。

【００３８】Ａ／Ｄコンバータ１５にはサンプリングク
ロックＡＤＣＬＫが供給されて、色差点順次信号Ｃｒ／
ｂは１サンプル８ビットのディジタル色信号ＡＤＣに変
換される。図４Ｇは偶数ラインのディジタル色データＡ
ＤＣを示しており、同図Ｌは奇数ラインのディジタル色
データＡＤＣを示している。このＡ／Ｄコンバータ１５
より出力される色データＡＤＣは変換回路１６で通常の
２進表示より２の補数表示に変換されてマルチプレクサ
６に供給される。なお、変換回路１６でも、上述した変
換回路５と同様にラウンディング処理が行なわれる。

【００３９】マルチプレクサ６には切換制御信号ＳＷ１
が供給され、輝度データＡＤＹおよび色データＡＤＣの
サンプルデータが交互に選択されて映像データＶＤＡＴ
Ａが形成される。この場合、色データＡＤＣを構成する
色差信号Ｒ−Ｙ，Ｂ−Ｙの連続する２個のサンプルデー
タのうち切り換え直後の不安定な１番目のデータではな
く安定な２番目のデータが選択される。また、輝度デー
タＡＤＹはラインオフセット関係となるように選択され
る。これにより、輝度データＡＤＹに関してはラインオ
フセットサブサンプリングが行われたことになる。図４
Ｈは偶数ラインの映像データＶＤＡＴＡを示しており、
同図Ｍは奇数ラインの映像データＶＤＡＴＡを示してい
る。

【００４０】マルチプレクサ６より出力される映像デー
タＶＤＡＴＡの上位４ビット、下位４ビットは、それぞ
れマルチプレクサ１７，１８に供給される。マルチプレ
クサ１７には入力ビデオ信号が奇数フィールドであるか
偶数フィールドであるかを示す４ビットのＩＤデータＯ
ＤＤ／ＥＶＥＮが供給される。例えば、奇数フィールド
では各ビットデータが“０”となり、偶数フィールドで
は各ビットデータが“１”となる。また、マルチプレク
サ１８には入力ビデオ信号が奇数ラインであるか偶数ラ
インであるかを示す４ビットのＩＤデータＳＵＢＮＳＥ
Ｑが供給される。例えば、奇数ラインでは各ビットデー
タが“０”となり、偶数ラインでは各ビットデータが
“１”となる。

【００４１】マルチプレクサ１７，１８には切換制御信
号ＳＷ２が供給され、各ラインの映像データＶＤＡＴＡ
の直前のタイミングでＩＤデータＯＤＤ／ＥＶＥＮ，Ｓ
ＵＢＮＳＥＱが選択される。すなわち、マルチプレクサ
１７，１８では、各ラインの映像データＶＤＡＴＡの先
頭にＩＤデータＯＤＤ／ＥＶＥＮ，ＳＵＢＮＳＥＱが付
加されて書き込みデータＷＤＡＴＡが形成される。

【００４２】マルチプレクサ１７，１８より出力される
書き込みデータＷＤＡＴＡはフィールドメモリ１９に供
給されて順次書き込まれる。メモリ１９は３系統のポー
ト有するものである。すなわち、書き込みポートが１系
統と読み出しポートが２系統である。各系統は完全非同
期で動作し、書き込みに対して常に独立して読み出しを
続けることができる。メモリ１９は例えば３０６行×９
６０列×８ビットの構成とされ、ＮＴＳＣ方式およびＰ
ＡＬ方式の双方に対応できるようにされている。

【００４３】例えば、入力ビデオ信号がＮＴＳＣ方式で
ある場合、図５Ａに示すように各ラインは１１２８クロ
ックで構成され、奇数フィールドは２６２ライン、偶数
フィールドは２６３ラインで構成される。そして、水平
方向には１６６クロック目から９３６クロック分の映像
データＶＤＡＴＡの書き込みが行なわれると共に、垂直
方向には１１ライン目から奇数フィールド（Ｏ）では２
５０ライン分、偶数フィールド（Ｅ）では２５１ライン
分の映像データＶＤＡＴＡの書き込みが行なわれる。

【００４４】一方、入力ビデオ信号がＰＡＬ方式である
場合、図５Ｂに示すように各ラインは１１５２クロック
で構成され、奇数フィールドは３１２ライン、偶数フィ
ールドは３１３ラインで構成される。そして、水平方向
には１９０クロック目から９３６クロック分の映像デー
タＶＤＡＴＡの書き込みが行なわれると共に、垂直方向
には１０ライン目から３０１ライン分の映像データＶＤ
ＡＴＡの書き込みが行なわれる。

【００４５】図６は、メモリ１９に対する各ラインの書
き込みデータＷＤＡＴＡの構成を示している。すなわ
ち、９３６クロック分の映像データＶＤＡＴＡの先頭に
８クロック分だけＩＤデータＯＤＤ／ＥＶＥＮ，ＳＵＢ
ＮＳＥＱが付加され、映像データＷＤＡＴＡに続く１６
クロック分は未使用領域とされる。８クロック分のＩＤ
データ領域には、同一のＩＤデータが連続して書き込ま
れる。

【００４６】図７は、フィールドメモリ１９の構成を示
している。同図において、１９ａは３０６行×９６０列
×８ビットの構成のメモリセル、１９ｂは入力バッフ
ァ、１９ｃは書き込みアドレスカウンタ、１９ｄ1，１
９ｄ2は読み出しアドレスカウンタ、１９ｅ1，１９ｅ2
は出力バッファである。書き込みデータＷＤＡＴＡは入
力バッファ１９ｂを介してメモリセル１９ａに転送され
る。この、入力バッファ１９ｂには書き込みイネーブル
信号ＷＥが供給されると共に、書き込みクロックＷＭＣ
Ｋが供給される。この場合、書き込みデータＷＤＡＴＡ
は、書き込みイネーブル信号ＷＥがローレベル「Ｌ」の
状態で書き込みクロックＷＭＣＫの立ち上がりタイミン
グで受け付けられ、書き込みイネーブル信号ＷＥがハイ
レベル「Ｈ」の状態では受け付けられない。

【００４７】書き込みアドレスカウンタ１９ｃには、書
き込みクロックＷＭＣＫ、水平クリア信号ＨＣＬＲ０、
垂直クリア信号ＶＣＬＲ０およびインクリメント信号Ｉ
ＮＣ０が供給される。カウンタ１９ｃのカウント値がメ
モリセル１９ａに書き込みアドレスデータとして供給さ
れる。この場合、水平クリア信号ＨＣＬＲ０で水平方向
が制御され、垂直クリア信号ＶＣＬＲ０およびインクリ
メント信号ＩＮＣ０で垂直方向が制御される。

【００４８】また、読み出しアドレスカウンタ１９ｄ
1，１９ｄ2には、それぞれ読み出しクロックＲＭＣＫ
１，ＲＭＣＫ２、水平クリア信号ＨＣＬＲ１，ＨＣＬＲ
２、垂直クリア信号ＶＣＬＲ１，ＶＣＬＲ２およびイン
クリメント信号ＩＮＣ１，ＩＮＣ２が供給される。カウ
ンタ１９ｄ1，１９ｄ2のカウント値は、それぞれメモリ
セル１９ａに０Ｈポート、１Ｈポートの読み出しアドレ
スデータとして供給される。この場合、水平クリア信号
ＨＣＬＲ１，ＨＣＬＲ２で水平方向が制御され、垂直ク
リア信号ＶＣＬＲ１，ＶＣＬＲ２およびインクリメント
信号ＩＮＣ１，ＩＮＣ２で垂直方向が制御される。

【００４９】メモリセル１９ａの０Ｈポート、１Ｈポー
トより出力される読み出しデータＲＤＡＴＡ１，ＲＤＡ
ＴＡ２は、それぞれ出力バッファ１９ｅ1，１９ｅ2を介
して出力される。この場合、０Ｈポートは通常の読み出
しで使用され、１Ｈポートは通常の読み出しに対して１
水平期間だけ遅れた読み出しで使用される。そのため、
読み出しクロックＲＭＣＫ１，ＲＭＣＫ２には共通のク
ロックＲＭＣＫが使用され、水平クリア信号ＨＣＬＲ
１，ＨＣＬＲ２には共通の水平クリア信号ＨＣＬＲが使
用され、インクリメント信号ＩＮＣ１，ＩＮＣ２には共
通のインクリメント信号ＩＮＣが使用される。また、垂
直クリア信号ＶＣＬＲ２は垂直クリア信号ＶＣＬＲ１に
対して１水平期間だけ遅れたタイミングとされる。

【００５０】メモリセル１９ａの０Ｈポート、１Ｈポー
トに得られる読み出しデータＲＤＡＴＡ１，ＲＤＡＴＡ
２は、それぞれ出力バッファ１９ｅ1，１９ｅ2を介して
出力される。出力バッファ１９ｅ1，１９ｅ2には、それ
ぞれ読み出しクロックＲＭＣＫ１，ＲＭＣＫ２および読
み出しイネーブル信号ＲＥ１，ＲＥ２が供給される。出
力バッファ１９ｅ1，１９ｅ2はそれぞれスリーステート
出力となっている。

【００５１】そのため、読み出しイネーブル信号ＲＥ
１，ＲＥ２がローレベル「Ｌ」の場合には、イネーブル
状態となって出力バッファ１９ｅ1，１９ｅ2の出力側か
らはそれぞれ読み出しクロックＲＭＣＫ１，ＲＭＣＫ２
に同期して読み出しデータＲＤＡＴＡ１，ＲＤＡＴＡ２
が出力される。一方、読み出しイネーブル信号ＲＥ１，
ＲＥ２がハイレベル「Ｈ」の場合には、出力バッファ１
９ｅ1，１９ｅ2の出力側はハイインピーダンス状態とな
る。本例においては、読み出しイネーブル信号ＲＥ１，
ＲＥ２はローレベル「Ｌ」で固定とされ、出力バッファ
１９ｅ1，１９ｅ2は常にイネーブル状態とされる。

【００５２】図８は、フィールドメモリ１９への書き込
み動作を示している。同図Ａは書き込み側の複合同期信
号ＷＣＳＹＮＣ、同図Ｂは複合同期信号ＷＣＳＹＮＣに
同期して形成された書き込み側のクロックＷＣＫ（サン
プリングクロックＡＤＣＬＫと同じ）、同図Ｃはクロッ
クＷＣＫと位相反転関係にある書き込みクロックＷＭＣ
Ｋ、同図Ｄは垂直クリア信号ＶＣＬＲ０、同図Ｅは水平
クリア信号ＨＣＬＲ０、同図Ｆはインクリメント信号Ｉ
ＮＣ０、同図Ｇは書き込みデータＷＤＡＴＡである。

【００５３】書き込みアドレスカウンタ１９ｃに垂直ク
リア信号ＶＣＬＲ０が供給されることによって書き込み
アドレスはメモリセル１９ａの最初のラインに戻り、ま
たカウンタ１９ｃに水平クリア信号ＨＣＬＲ０が供給さ
れることによってメモリセル１９ａのラインの先頭に戻
る。垂直クリア信号ＶＣＬＲ０は、入力ビデオ信号がＮ
ＴＳＣ方式であるときは１１ライン目で、かつ１６６ク
ロック目のタイミングで供給され、一方入力ビデオ信号
がＰＡＬ方式であるときは１０ライン目で、かつ１９０
クロック目のタイミングで供給される。また、水平クリ
ア信号ＨＣＬＲ０は、入力ビデオ信号がＮＴＳＣ方式で
あるときは１６６クロック目のタイミングで供給され、
一方入力ビデオ信号がＰＡＬ方式であるときは１９０ク
ロック目のタイミングで供給される。

【００５４】上述したように、入力ビデオ信号がＮＴＳ
Ｃ方式であるときは１６６クロック目からが映像データ
としてメモリ１９に書き込まれると共に、入力ビデオ信
号がＰＡＬ方式であるときは１９０クロック目からが映
像データとしてメモリ１９に書き込まれる旨を説明した
が（図５参照）、実際には変換回路５，１６による変換
処理やマルチプレクサ６，１７，１８の処理によって８
クロック分だけ遅れが生じているため、水平クリア信号
ＨＣＬＲを、入力ビデオ信号がＮＴＳＣ方式であるとき
は１６６クロック目のタイミングで供給し、入力ビデオ
信号がＰＡＬ方式であるときは１９０クロック目のタイ
ミングで供給することで、映像データＶＤＡＴＡの先頭
に付加された８クロック分のＩＤデータＯＤＤ／ＥＶＥ
Ｎ，ＳＵＢＮＳＥＱを含めた各ラインの書き込みデータ
ＷＤＡＴＡの全てがメモリ１９に書き込まれる（図６参
照）。

【００５５】また、カウンタ１９ｃにインクリメント信
号ＩＮＣ０が供給されることによって、書き込みアドレ
スのラインのインクリメントが行なわれる。インクリメ
ント信号ＩＮＣ０は、ある水平クリア信号ＨＣＬＲ０の
入力された後であって、次の水平クリア信号ＨＣＬＲ０
が入力されるまでの間に１回だけ供給される。本例にお
いて、インクリメント信号ＩＮＣ０は、入力ビデオ信号
がＮＴＳＣ方式であるときは１６９クロック目のタイミ
ングで供給され、一方入力ビデオ信号がＰＡＬ方式であ
るときは１９３クロック目のタイミングで供給される。

【００５６】なお、入力ビデオ信号がＮＴＳＣ方式であ
るとき、奇数フィールドで２６０ライン目には水平クリ
ア信号ＨＣＬＲ０、インクリメント信号ＩＮＣ０が供給
されないため２６１ライン目以降の書き込みは行われ
ず、一方偶数フィールドで２６１ライン目には水平クリ
ア信号ＨＣＬＲ０、インクリメント信号ＩＮＣ０が供給
されないため２６２ライン目以降の書き込みは行われな
い。また、入力ビデオ信号がＰＡＬ方式であるとき、奇
数および偶数フィールドで３１０ライン目には水平クリ
ア信号ＨＣＬＲ０、インクリメント信号ＩＮＣ０が供給
されないため３１１ライン目以降の書き込みは行われな
い。

【００５７】図９および図１０は、フィールドメモリ１
９からの読み出し動作を示している。図９Ａは読み出し
側の複合同期信号ＲＣＳＹＮＣ、同図Ｂは複合同期信号
ＲＣＳＹＮＣに同期して形成された読み出しクロックＲ
ＭＣＫ１，ＲＭＣＫ２、同図Ｃは垂直クリア信号ＶＣＬ
Ｒ１，ＶＣＬＲ２、同図Ｄは水平クリア信号ＨＣＬＲ
１，ＨＣＬＲ２、同図Ｅは読み出しデータＲＤＡＴＡ
１，ＲＤＡＴＡ２、同図Ｆはインクリメント信号ＩＮＣ
１，ＩＮＣ２である。図１０Ａは読み出し側の垂直同期
信号ＲＶＤ、同図Ｂは読み出し側の水平同期信号ＲＨ
Ｄ、同図Ｃは垂直クリア信号ＶＣＬＲ１、同図Ｄは垂直
クリア信号ＶＣＬＲ２である。

【００５８】読み出しアドレスカウンタ１９ｄ1，１９
ｄ2にそれぞれ垂直クリア信号ＶＣＬＲ１，ＶＣＬＲ２
が供給されることによって読み出しアドレスはメモリセ
ル１９ａの最初のラインに戻り、またカウンタ１９ｄ
1，１９ｄ2にそれぞれ水平クリア信号ＨＣＬＲ１，ＨＣ
ＬＲ２が供給されることによって読み出しアドレスはメ
モリセル１９ａのラインの先頭に戻る。

【００５９】垂直クリア信号ＶＣＬＲ１は、出力ビデオ
信号がＮＴＳＣ方式であるときは１３ライン目（２７５
ライン目）で、かつ７５．５クロック目のタイミングで
供給され、一方出力ビデオ信号がＰＡＬ方式であるとき
は１８ライン目（３３０ライン目）で、かつ９３．５ク
ロック目のタイミングで供給される。また、垂直クリア
信号ＶＣＬＲ２は、出力ビデオ信号がＮＴＳＣ方式であ
るときは１４ライン目（２７６ライン目）で、かつ７
５．５クロック目のタイミングで供給され、一方出力ビ
デオ信号がＰＡＬ方式であるときは１９ライン目（３３
１ライン目）で、かつ９３．５クロック目のタイミング
で供給される。そして、出力バッファ１９ｅ1，１９ｅ2
からは例えば１４０クロック目より読み出しデータＲＤ
ＡＴＡ１，ＲＤＡＴＡ２が得られる。

【００６０】また、カウンタ１９ｄ1，ｄ2にインクリメ
ント信号ＩＮＣ１，ＩＮＣ２が供給されることによっ
て、読み出しアドレスのラインのインクリメントが行な
われる。インクリメント信号ＩＮＣ１，ＩＮＣ２は、あ
る水平クリア信号ＨＣＬＲ１，ＨＣＬＲ２が入力された
後であって、次の水平クリア信号ＨＣＬＲ１，ＨＣＬＲ
２が入力されるまでの間に基本的には１個供給される。

【００６１】後述するように、入力ビデオ信号がＮＴＳ
Ｃ方式で出力ビデオ信号がＰＡＬ方式であって５２５ラ
インから６２５ラインに変換する場合は、そのライン数
が約５：６であることから５ラインに１ラインの割合で
同じラインを読み出すこと（二度読み）が行なわれる。
この場合、ＮＴＳＣ方式とＰＡＬ方式の１水平期間を同
じとみなし、ライン数の比が５：６であるとすると、１
秒間に表示できるフィールド数の比は６：５になるた
め、ライン数を５：６の比で変換すれば、フィールド数
は自然と６：５の比に変換される。

【００６２】逆に、入力ビデオ信号がＰＡＬ方式で出力
ビデオ信号がＮＴＳＣ方式であって６２５ラインから５
２５ラインに変換する場合は、そのライン数が約６：５
であることから６ラインに１ラインの割合でラインを飛
ばして読み出すこと（間引き）が行なわれる。この場
合、ＰＡＬ方式とＮＴＳＣ方式の１水平期間を同じとみ
なし、ライン数の比が６：５であるとすると、１秒間に
表示できるフィールド数の比は５：６になるため、ライ
ン数を６：５の比で変換すれば、フィールド数は自然と
５：６の比に変換される。

【００６３】上述したように二度読みは、上述したイン
クリメント信号ＩＮＣ１，ＩＮＣ２を供給しないことで
行うことができる。一方、間引きは、上述したインクリ
メント信号ＩＮＣ１，ＩＮＣ２を２個供給することで行
うことができる。図９Ｆはインクリメント信号ＩＮＣ
１，ＩＮＣ２を１個供給する場合を示しており、例えば
５１６．５クロック目のタイミングで供給される。イン
クリメント信号ＩＮＣ１，ＩＮＣ２を２個供給する場合
には、５１６．５クロック目のタイミングの他に例えば
５１８．５クロック目のタイミングで供給されることに
なる。

【００６４】なお、入力ビデオ信号および出力ビデオ信
号がそれぞれＮＴＳＣ方式あるいはＰＡＬ方式であって
ライン数の変換を行わない場合には、ある水平クリア信
号ＨＣＬＲ１，ＨＣＬＲ２が入力された後であって、次
の水平クリア信号ＨＣＬＲ１，ＨＣＬＲ２が入力される
までの間に１個供給されることが繰り返される。

【００６５】図１および図２に戻って、フィールドメモ
リ１９より出力される読み出しデータＲＤＡＴＡ１，Ｒ
ＤＡＴＡ２は、それぞれラッチ回路２１Ｙ1，２１Ｙ2に
供給される。ラッチ回路２１Ｙ1，２１Ｙ2にはラッチパ
ルスＹＬＴ０，ＹＬＴ１が供給され、それぞれで読み出
しデータＲＤＡＴＡ１，ＲＤＡＴＡ２より輝度データが
ラッチされる。上述したようにメモリ１９の書き込み側
の処理によって輝度データに関しては実質的にラインオ
フセットサブサンプリングが行なわれている。このライ
ンオフセットサブサンプリングは、輝度信号の解像度を
限られたデータ量から充分に得るために行っている。

【００６６】ここで、ラインオフセットサブサンプリン
グについて簡単に説明する。まず、図１１Ａに示すよう
にｆｓの周波数でもって原子サンプリングをする。
「●」はサンプリング点、ｎ，ｎ＋１，ｎ＋２，・・・
はライン番号を示している。そして、同図Ｂに示すよう
に１サンプル毎にデータを間引き、かつライン毎に１サ
ンプル分のオフセットを持たせる。「×」印は間引かれ
たサンプル点を示している。この時点でデータ量は１／
２となる。これを周波数領域で見ると、同図Ｃに示すよ
うにｆｓ／２を中心に折り返し成分（斜線部分）が発生
している。

【００６７】このようにデータ量が半分で、かつ折り返
し成分が重畳された信号をメモリ１９に書き込み、そし
て読み出した後、折り返しにより失った高域成分を再現
するためには、図１１Ｄに示すように隣接ラインの高域
成分でもってサンプル点を補間すればよい。「○」は補
間したサンプル点を示している。すなわち、あるライン
とそれに隣接するライン間ではオフセットによって高域
成分が逆相になっているため、あるラインの信号にそれ
に隣接するラインの高域成分を加算することで、失った
高域成分を再現することができる。ただし、ここでの加
算は単純加算ではなく、切り換えサンプルホールドによ
る合成を意味している。

【００６８】図１２は、これを図で表したものである。
同図Ａは折り返し成分（斜線部分）が重畳されているあ
るラインの信号であり、同図Ｂは隣接するラインの高域
成分である。そのため、あるラインの信号にそれに隣接
するラインの高域成分を加算することで、同図Ｃに示す
ように折り返し成分が除去されて高域成分が再現され
る。

【００６９】図２に戻って、ラッチ回路２１Ｙ1，２１
Ｙ2でラッチされた輝度データはそれぞれハイパスフィ
ルタ２２Ｙ1，２２Ｙ2に供給される。これらハイパスフ
ィルタ２２Ｙ1，２２Ｙ2で抜き出された高域成分はそれ
ぞれ切換スイッチ２３のａ側、ｂ側に供給される。切換
スイッチ２３には切換制御信号ＳＷ３が供給され、ハイ
パスフィルタ２２Ｙ1，２２Ｙ2で抜き出された高域成分
が交互に選択される。これにより、切換スイッチ２３で
上述したようにあるラインとそれに隣接するラインの高
域成分が合成されて高域成分が再現される。切換スイッ
チ２３より出力される高域成分は加算器２４に供給され
る。

【００７０】また、ラッチ回路２１Ｙ1，２１Ｙ2でラッ
チされた輝度データはそれぞれ時間調整用の遅延回路２
５Ｙ1，２５Ｙ2を介して減算器２６Ｙ1，２６Ｙ2に供給
される。これら減算器２６Ｙ1，２６Ｙ2にはそれぞれハ
イパスフィルタ２２Ｙ1，２２Ｙ2で抜き出された高域成
分が供給される。この場合、ハイパスフィルタ２２Ｙ
1、遅延回路２５Ｙ1および減算器２６Ｙ1でローパスフ
ィルタが構成されると共に、ハイパスフィルタ２２Ｙ
2、遅延回路２５Ｙ2および減算器２６Ｙ2でローパスフ
ィルタが構成される。そのため、減算器２６Ｙ1，２６
Ｙ2からはラッチ回路２１Ｙ1，２１Ｙ2でラッチされた
輝度データより抜き出された低域成分が得られ、これら
低域成分はリミッタ２７Ｙ1，２７Ｙ2で丸め処理が行な
われて８ビットデータとされて係数ＲＯＭ２８Ｙ1，２
８Ｙ2に供給される。

【００７１】上述したように、入力ビデオ信号がＮＴＳ
Ｃ方式で出力ビデオ信号がＰＡＬ方式であって５２５ラ
インから６２５ラインに変換する場合は５ラインに１ラ
インの割合で二度読みが行なわれる。逆に、入力ビデオ
信号がＰＡＬ方式で出力ビデオ信号がＮＴＳＣ方式であ
って６２５ラインから５２５ラインに変換する場合は６
ラインに１ラインの割合で間引きが行なわれる。

【００７２】ライン数の変換時に、単純にラインの二度
読みや間引きを繰り返し行うと、斜め線が不連続となっ
て図形歪が発生する。そこで本例においては、メモリ１
９より並行して出力される隣接する２ラインの読み出し
データＲＤＡＴＡ１，ＲＤＡＴＡ２を演算してライン間
の距離が等間隔になるようにライン内挿処理が行なわれ
る。

【００７３】この場合、上述したようにライン数の変換
に伴ってフィールド数の変換が行なわれるため、メモリ
１９への書き込み時に奇数フィールドであったラインが
偶数フィールドに、あるいは書き込み時に偶数フィール
ドであったラインが奇数フィールドに読み出されること
があるが、このとき内挿されるラインはフィールド毎に
上下ラインが逆転したものとなって垂直ジッタとなる。
この垂直ジッタを防止するため、本例においては読み出
されたラインが書き込み時のフィールドと異なるとき
は、ラインを１ラインだけシフトすると共に、二度読み
や間引きのラインをずらすインターレース内挿が行なわ
れる。

【００７４】図１３は、入力ビデオ信号がＮＴＳＣ方式
で出力ビデオ信号がＰＡＬ方式であって５２５ラインか
ら６２５ラインに変換する場合のライン内挿およびイン
ターレース内挿の状態を示している。同図において、
「○」および「□」はそれぞれ書き込み時の奇数（ＯＤ
Ｄ）フィールドラインおよび偶数（ＥＶＥＮ）フィール
ドラインの位置を示している。また、「●」および
「△」はそれぞれ内挿して得られる奇数フィールドライ
ンおよび偶数フィールドラインの位置を示している。

【００７５】例えば、書き込み時に奇数フィールドであ
ったラインが奇数フィールドに読み出される場合には、
ライン２，１が読み出されてそれぞれに係数ｋ＝０，
（１−ｋ）＝６／６がかけ算された後に加算されてライ
ン−●が形成される。次に、ライン２，１が読み出さ
れてそれぞれに係数ｋ＝５／６，（１−ｋ）＝１／６が
かけ算された後に加算されてライン−●が形成され
る。この場合、ライン１，２が二度読みされることにな
る。次に、ライン３，２が読み出されてそれぞれに係数
ｋ＝４／６，（１−ｋ）＝２／６がかけ算された後に加
算されてライン−●が形成される。次に、ライン４，
３が読み出されてそれぞれに係数ｋ＝３／６，（１−
ｋ）＝３／６がかけ算された後に加算されてライン−
●が形成される。次に、ライン５，４が読み出されてそ
れぞれに係数ｋ＝２／６，（１−ｋ）＝４／６がかけ算
された後に加算されてライン−●が形成される。次
に、ライン６，５が読み出されてそれぞれに係数ｋ＝１
／６，（１−ｋ）＝５／６がかけ算された後に加算され
てライン−●が形成される。以下、上述の繰り返しに
よって内挿ラインが形成される。なお、書き込み時に偶
数フィールドであったラインが偶数フィールドに読み出
される場合も同様である。

【００７６】ここで、仮に偶数フィールドで、ライン
２，１を読み出してライン−△を得ようとする。しか
し、読み出されたラインが偶数フィールドではなくて奇
数フィールドのライン２，１になると、この２つのライ
ンからは−△の内挿ラインが得られなくなる。このよ
うな場合、読み出しラインが１ラインだけシフトされ、
ライン１，０が読み出されてそれぞれに係数ｋ＝３／
６，（１−ｋ）＝３／６がかけ算された後に加算されて
ライン−△が形成される。このように書き込み時に奇
数フィールドであったラインが偶数フィールドに読み出
される場合には、１ラインだけシフトされると共に、か
け算される係数が変更されることでインタレース内挿さ
れる。１ラインシフト操作は、上述したインクリメント
信号ＩＮＣ１，ＩＮＣ２の供給を１個だけ停止すること
で実行される。

【００７７】この場合、ライン１，０が読み出されてそ
れぞれに係数ｋ＝３／６，（１−ｋ）＝３／６がかけ算
された後に加算されてライン−△が形成される。次
に、ライン２，１が読み出されてそれぞれに係数ｋ＝２
／６，（１−ｋ）＝４／６がかけ算された後に加算され
てライン−△が形成される。次に、ライン３，２が読
み出されてそれぞれに係数ｋ＝１／６，（１−ｋ）＝５
／６がかけ算された後に加算されてライン−△が形成
される。次に、ライン４，３が読み出されてそれぞれに
係数ｋ＝０，（１−ｋ）＝６／６がかけ算された後に加
算されてライン−△が形成される。次に、ライン４，
３が読み出されてそれぞれに係数ｋ＝５／６，（１−
ｋ）＝１／６がかけ算された後に加算されてライン−
△が形成される。この場合、ライン４，３が二度読みさ
れることになる。次に、ライン５，４が読み出されてそ
れぞれに係数ｋ＝４／６，（１−ｋ）＝２／６がかけ算
された後に加算されてライン−△が形成される。以
下、上述の繰り返しによって内挿ラインが形成される。

【００７８】逆に、奇数フィールドで、ライン２，１を
読み出してライン−●を得ようとする。しかし、読み
出されたラインが奇数フィールドではなくて偶数フィー
ルドのライン２，１になると、この２つのラインからは
係数を変更しないと−●の内挿ラインが得られなくな
る。このような場合、読み出しラインがシフトされるこ
となく、ライン１，２が読み出されてそれぞれに係数ｋ
＝３／６，（１−ｋ）＝３／６がかけ算された後に加算
されてライン−●が形成される。このように書き込み
時に偶数フィールドであったラインが奇数フィールドに
読み出される場合には、かけ算される係数が変更される
ことでインタレース内挿される。

【００７９】この場合、ライン２，１が読み出されてそ
れぞれに係数ｋ＝３／６，（１−ｋ）＝３／６がかけ算
された後に加算されてライン−●が形成される。次
に、ライン３，２が読み出されてそれぞれに係数ｋ＝２
／６，（１−ｋ）＝４／６がかけ算された後に加算され
てライン−●が形成される。次に、ライン４，３が読
み出されてそれぞれに係数ｋ＝１／６，（１−ｋ）＝５
／６がかけ算された後に加算されてライン−●が形成
される。次に、ライン５，４が読み出されてそれぞれに
係数ｋ＝０，（１−ｋ）＝６／６がかけ算された後に加
算されてライン−●が形成される。次に、ライン５，
４が読み出されてそれぞれに係数ｋ＝５／６，（１−
ｋ）＝１／６がかけ算された後に加算されてライン−
●が形成される。この場合、ライン５，４が二度読みさ
れることになる。次に、ライン６，５が読み出されてそ
れぞれに係数ｋ＝４／６，（１−ｋ）＝２／６がかけ算
された後に加算されてライン−●が形成される。以
下、上述の繰り返しによって内挿ラインが形成される。
なお、図１３において、「○」および「□」の二重部分
は二度読みのラインを示している。

【００８０】図１４は、入力ビデオ信号がＰＡＬ方式で
出力ビデオ信号がＮＴＳＣ方式であって６２５ラインか
ら５２５ラインに変換する場合のライン内挿およびイン
ターレース内挿の状態を示している。同図において、
「○」および「□」はそれぞれ書き込み時の奇数フィー
ルドラインおよび偶数フィールドラインの位置を示して
いる。また、「●」および「△」はそれぞれ内挿して得
られる奇数フィールドラインおよび偶数フィールドライ
ンの位置を示している。

【００８１】例えば、書き込み時に奇数フィールドであ
ったラインが奇数フィールドに読み出される場合には、
ライン２，１が読み出されてそれぞれに係数ｋ＝０，
（１−ｋ）＝６／６がかけ算された後に加算されてライ
ン−●が形成される。次に、ライン３，２が読み出さ
れてそれぞれに係数ｋ＝１／６，（１−ｋ）＝５／６が
かけ算された後に加算されてライン−●が形成され
る。次に、ライン４，３が読み出されてそれぞれに係数
ｋ＝３／６，（１−ｋ）＝３／６がかけ算された後に加
算されてライン−●が形成される。次に、ライン５，
４が読み出されてそれぞれに係数ｋ＝３／６，（１−
ｋ）＝３／６がかけ算された後に加算されてライン−
●が形成される。次に、ライン６，５が読み出されてそ
れぞれに係数ｋ＝５／６，（１−ｋ）＝１／６がかけ算
された後に加算されてライン−●が形成される。次
に、ライン８，７が読み出されてそれぞれに係数ｋ＝
０，（１−ｋ）＝６／６がかけ算された後に加算されて
ライン−●が形成される。この場合、ライン７，６が
間引きされることになる。以下、上述の繰り返しによっ
て内挿ラインが形成される。なお、書き込み時に偶数フ
ィールドであったラインが偶数フィールドに読み出され
る場合も同様である。

【００８２】ここで、仮に偶数フィールドで、ライン
２，１を読み出してライン−△を得ようとする。しか
し、読み出されたラインが偶数フィールドではなくて奇
数フィールドのライン２，１になると、この２つのライ
ンからは−△の内挿ラインが得られなくなる。このよ
うな場合、読み出しラインが１ラインだけシフトされ、
ライン１，０が読み出されてそれぞれに係数ｋ＝３／
６，（１−ｋ）＝３／６がかけ算された後に加算されて
ライン−△が形成される。このように書き込み時に奇
数フィールドであったラインが偶数フィールドに読み出
される場合には、１ラインだけシフトされると共に、か
け算される係数が変更されることでインタレース内挿さ
れる。

【００８３】この場合、ライン１，０が読み出されてそ
れぞれに係数ｋ＝３／６，（１−ｋ）＝３／６がかけ算
された後に加算されてライン−△が形成される。次
に、ライン２，１が読み出されてそれぞれに係数ｋ＝４
／６，（１−ｋ）＝２／６がかけ算された後に加算され
てライン−△が形成される。次に、ライン４，３が読
み出されてそれぞれに係数ｋ＝０，（１−ｋ）＝６／６
がかけ算された後に加算されてライン−△が形成され
る。この場合、ライン３，２が間引きされることにな
る。次に、ライン５，４が読み出されてそれぞれに係数
ｋ＝０，（１−ｋ）＝６／６がかけ算された後に加算さ
れてライン−△が形成される。次に、ライン６，５が
読み出されてそれぞれに係数ｋ＝２／６，（１−ｋ）＝
４／６がかけ算された後に加算されてライン−△が形
成される。以下、上述の繰り返しによって内挿ラインが
形成される。

【００８４】逆に、奇数フィールドで、ライン２，１を
読み出してライン−●を得ようとする。しかし、読み
出されたラインが奇数フィールドではなくて偶数フィー
ルドのライン２，１になると、この２つのラインからは
係数を変更しないと−●の内挿ラインが得られなくな
る。このような場合、読み出しラインがシフトされるこ
となく、ライン２，１が読み出されてそれぞれに係数ｋ
＝３／６，（１−ｋ）＝３／６がかけ算された後に加算
されてライン−●が形成される。このように書き込み
時に偶数フィールドであったラインが奇数フィールドに
読み出される場合には、かけ算される係数が変更される
ことでインタレース内挿される。

【００８５】この場合、ライン２，１が読み出されてそ
れぞれに係数ｋ＝３／６，（１−ｋ）＝３／６がかけ算
された後に加算されてライン−●が形成される。次
に、ライン３，２が読み出されてそれぞれに係数ｋ＝４
／６，（１−ｋ）＝２／６がかけ算された後に加算され
てライン−●が形成される。次に、ライン５，４が読
み出されてそれぞれに係数ｋ＝０，（１−ｋ）＝６／６
がかけ算された後に加算されてライン−●が形成され
る。この場合、ライン４，３が間引きされることにな
る。次に、ライン６，５が読み出されてそれぞれに係数
ｋ＝０，（１−ｋ）＝６／６がかけ算された後に加算さ
れてライン−●が形成される。次に、ライン７，６が
読み出されてそれぞれに係数ｋ＝２／６，（１−ｋ）＝
４／６がかけ算された後に加算されてライン−●が形
成される。以下、上述の繰り返しによって内挿ラインが
形成される。なお、図１４において、「○」および
「□」の二重部分は間引きのラインを示している。

【００８６】上述したように書き込み時に奇数フィール
ドであったラインが偶数フィールドに読み出される場
合、あるい書き込み時に偶数フィールドであったライン
が奇数フィールドに読み出される場合、すなわちフィー
ルド反転が起こった場合には、１ラインシフトおよび係
数変更の操作が行なわれる。

【００８７】フィールド反転が垂直ブランキング期間中
に起こった場合には、垂直ブランキング期間中に１ライ
ンシフトの操作が行なわれる。映像信号期間中にフィー
ルド反転が発生した場合、Ｖガタとなって画面に現れ
る。フィールド反転はどの位置（ライン）から発生する
かを予測することは困難なので、急にフィールド反転す
る最初のラインに関しては係数を希望する内挿ラインに
最も近似できる値に選ぶことでＶガタを軽減し、次のラ
インからは既にフィールド反転していることがわかって
いるので１ラインシフト操作が行なわれる。

【００８８】図１３を使用して、映像信号期間中にフィ
ールド反転が起こった場合の動作について説明する。例
えば、偶数フィールドのライン５，４を読み出したと
き、ここでフィールド反転が起こって奇数フィールドの
ライン５，４が読み出されてしまうとする。希望の内挿
ラインは−△の位置であるが、この時点では１ライン
シフトの操作はできないので、ライン４に係数６／６、
ライン５に係数０をかけて−△の位置に最も近似させ
る。そして、次のラインから１ラインシフトの操作を行
うことによって希望の内挿ラインが得られる。

【００８９】このように、メモリ１９の読み出しライン
の位置、データの書き込み時と読み出し時のフィールド
の関係がわかれば、インターレース内挿が可能となる。
上述したように本例では、書き込みデータＷＤＡＴＡと
して水平ブランキング期間中のデータに奇数フィールド
か偶数フィールドかを示すＩＤデータＯＤＤ／ＥＶＥＮ
が挿入されており、後述するように読み出し側でフィー
ルド反転の発生が水平期間単位で検出される。上述せず
も、方式を変換しない場合には、常にｋ＝０，（１−
ｋ）＝６／６とされる。

【００９０】なお、入力ビデオ信号がＰＡＬ方式で出力
ビデオ信号がＮＴＳＣ方式であって６２５ラインから５
２５ラインに変換する場合には、６ラインに１ラインの
割合で間引くので、本来は０，１／５，・・・，５／５
までの計６つ係数データを使用することで精度よくライ
ン内挿処理を行なうことができる。しかしながら、その
場合には、係数データ０，１／６，・・・，６／６の他
に、０，１／５，・・・，５／５の係数データを使用す
ることになるため、上述した係数ＲＯＭ２８Ｙ1，２８
Ｙ2に供給される係数コントロールデータＣＦＤ１，Ｃ
ＦＤ２はそれぞれ４ビットデータとなり、入力データが
８ビット、出力データが８ビットであるとき、係数ＲＯ
Ｍ２８Ｙ1，２８Ｙ2として８ビット×４０９６ワード×
２の容量が必要となる。

【００９１】そこで、本例においては、入力ビデオ信号
がＰＡＬ方式で出力ビデオ信号がＮＴＳＣ方式であって
６２５ラインから５２５ラインに変換する場合にも係数
データ０，１／６，・・・，６／６を使用することで
（図１４参照）、係数コントロールデータＣＦＤ１，Ｃ
ＦＤ２をそれぞれ３ビットデータとし、係数ＲＯＭ２８
Ｙ1，２８Ｙ2の容量の半減を図っている。

【００９２】図２に戻って、係数ＲＯＭ２８Ｙ1および
２８Ｙ2には、それぞれメモリ１９の読み出しラインの
位置、データの書き込み時と読み出し時のフィールドの
関係等に基づいて形成される係数コントロールデータＣ
ＦＤ１，ＣＦＤ２が供給される。係数ＲＯＭ２８Ｙ1，
２８Ｙ2からは入力データに係数ｋ，（１−ｋ）がかけ
算された出力データが得られ、それぞれの出力データが
加算器２９で加算されて内挿ラインの輝度データが得ら
れる。

【００９３】加算器２９より出力される９ビットの低域
成分の輝度データはリミッタ３０で丸め処理されて８ビ
ットデータとされた後に加算器２４に供給されて高域成
分の輝度データと加算される。加算器２４より出力され
る９ビットの輝度データＲＡＤＹは図３に示すようにリ
ミッタ３１で丸め処理されて８ビットデータとされ、ラ
ウンディング回路３２でラウンディング処理され、ブラ
ンキング付加回路３３でブランキング信号ＲＢＬＫが付
加され、さらに同期付加回路３４で複合同期信号ＲＣＳ
ＹＮＣが付加された後に変換回路３５に供給される。そ
して、変換回路３５で２の補数表示より通常の２進表示
に変換された後、Ｄ／Ａコンバータ３６でアナログ信号
に変換されて出力端子３７に輝度信号Ｙoutとして導出
される。

【００９４】図１５は、ラッチ回路２１Ｙ1，２１Ｙ2よ
りリミッタ３１までの輝度系の構成を示している。この
図１５において、図２および図３と対応する部分には同
一符号を付して示している。図１６Ａはハイパスフィル
タ２２Ｙ1，２２Ｙ2の周波数特性を示しており、同図Ｂ
はハイパスフィルタ２２Ｙ1、遅延回路２５Ｙ1、減算器
２６Ｙ1で構成されるローパスフィルタおよびハイパス
フィルタ２２Ｙ2、遅延回路２５Ｙ2、減算器２６Ｙ2で
構成されるローパスフィルタの周波数特性を示してい
る。

【００９５】上述したようにサブサンプリング処理によ
り輝度信号の高域成分が改善され、またライン内挿処理
により図形歪が改善される。これら２つの処理は両者と
も隣接する２ライン間で演算を行うので、一般的にはサ
ブサンプリング処理を初めに施すことになる。ライン内
挿処理を初めに施すと各ラインの高域成分にも係数がか
かり、サブサンプリング処理の効果がライン毎に変化し
てしまうからである。サブサンプリング処理とは本来高
域成分を改善するための処理であり、一方ライン内挿処
理（インターレース内挿処理を含む）は斜め方向のギザ
の改善や垂直方向のジッタの改善といった低域成分を改
善するための処理である。そこで本例においては、上述
したように低域成分のみ係数演算を行うライン内挿処理
およびインタレース内挿処理が施され、高域成分には係
数演算を行わずにサブサンプリング処理のみが施され
る。

【００９６】ここで注意すべき点は、ローパスフィルタ
で抜き出された、従って減算器２６Ｙ1，２６Ｙ2より出
力される低域成分が、水平方向に１／ｆｓ（ｆｓはサン
プリング周波数であって、ここでは読み出しクロックＲ
ＭＣＫの周波数と同じである）だけ位相がずれているた
め、その２つのラインを加算すると水平方向のローパス
フィルタが形成されることである。伝達関数は、Ｈ_(z)
＝１＋Ｚ^-1となる。実際には、低域成分に係数がかかっ
て加算されるため、伝達関数は次式のようになる。

【００９７】 Ｈ_(z)＝ｋ×（１／４＋Ｚ^-2／２＋Ｚ^-4／４） ＋（１−ｋ）×（Ｚ^-1／４＋Ｚ^-3／２＋Ｚ^-5／４）・・・（１） ただし、ｋ＝６／６，５／６，４／６，３／６，２／
６，１／６，０である。図１７Ａ，Ｂ、図１８Ａ，Ｂ
は、係数ｋを変えていったときのローパスフィルタ特性
を示している。係数の違いによって特性が変わってくる
が、どれもｆｓ／４以上の帯域で影響を受けることがわ
かる。図１７Ａは係数ｋが６／６，０のとき、すなわち
通常のサブサンプリングを行っているときと同じであ
り、図１８Ｂは係数ｋが３／６のときで、最も高域成分
が落ちている。高域成分が落ちていると、当然サブサン
プリングによって再現される帯域に影響を与えるが、−
３ｄＢ点となるのはｆｓ／３であり、サンプリング周波
数ｆｓが１７．７３４ＭＨｚとすると約５．９ＭＨｚで
ある。これは通常のテレビジョン信号の帯域としては充
分であり、解像度に換算すると４７０ＴＶ本となる。

【００９８】図１９は、本例のサブサンプリング処理に
よって低域成分および高域成分が再現される様子を示し
ている。同図Ａは折り返し成分（斜線部分）が重畳され
ているあるラインの信号であり（低域成分には係数ｋが
かけ算されている）、同図Ｂは隣接するラインの信号で
ある（低域成分には係数１−ｋがかけ算されている）。
そのため、あるラインの信号にそれに隣接するラインの
信号を加算することで、同図Ｃに示すように低域成分お
よび高域成分が再現される。

【００９９】このように本例においては、低域成分のみ
ライン内挿処理およびインターレース内挿処理が施さ
れ、図形歪の改善された高解像度の画質を得ることがで
き、しかも回路構成が簡素化される（図１５参照）。

【０１００】図２に戻って、フィールドメモリ１９より
出力される読み出しデータＲＤＡＴＡ１，ＲＤＡＴＡ２
は、それぞれラッチ回路４１Ｒ1，４１Ｒ2に供給され
る。ラッチ回路４１Ｒ1，４１Ｒ2にはラッチパルスＲＬ
Ｔ０，ＲＬＴ１が供給され、それぞれで読み出しデータ
ＲＤＡＴＡ１，ＲＤＡＴＡ２より赤色差データがラッチ
される。

【０１０１】ラッチ回路４１Ｒ1，４１Ｒ2より出力され
る赤色差データはそれぞれアップコンバート回路４２Ｒ
1，４２Ｒ2に供給される。上述したようにフィールドメ
モリ１９に書き込まれる映像データＶＤＡＴＡでは赤色
差データおよび青色差データのサンプルデータは４個に
１個の割合で配されている（図４Ｈ，Ｍ参照）。そのた
め、読み出しデータＲＤＡＴＡ１，ＲＤＡＴＡ２よりラ
ッチされる赤色差データおよび青色差データのサンプル
レートはｆｓ／４となる。

【０１０２】アップコンバート回路４２Ｒ1，４２Ｒ2で
は補間処理およびフィルタリング処理によって赤色差デ
ータのサンプルレートがｆｓ／４からｆｓにアップコン
バートされる。アップコンバート回路４２Ｒ1，４２Ｒ2
より出力される赤色差データは加算器４３Ｒに供給され
て加算平均された後に切換スイッチ４４Ｒのｃ側の固定
端子に供給される。この切換スイッチ４４Ｒのｔ側の固
定端子にはアップコンバート回路４２Ｒ2より出力され
る赤色差データが供給される。切換スイッチ４４Ｒには
方式変換（ＮＴＳＣ→ＰＡＬあるいはＰＡＬ→ＮＴＳ
Ｃ）をするか否かを示す変換指示信号ＣＯＮＶが切換制
御信号として供給される。この場合、切換スイッチ４４
Ｒは、方式変換をするときはｃ側に接続され、方式変換
をしないときはｔ側に接続される。

【０１０３】また、フィールドメモリ１９より出力され
る読み出しデータＲＤＡＴＡ１，ＲＤＡＴＡ２は、それ
ぞれラッチ回路４１Ｂ1，４１Ｂ2に供給される。ラッチ
回路４１Ｂ1，４１Ｂ2にはラッチパルスＢＬＴ０，ＢＬ
Ｔ１が供給され、それぞれで読み出しデータＲＤＡＴＡ
１，ＲＤＡＴＡ２より青色差データがラッチされる。

【０１０４】ラッチ回路４１Ｂ1，４１Ｂ2より出力され
る青色差データはそれぞれアップコンバート回路４２Ｂ
1，４２Ｂ2でサンプルレートがｆｓ／４からｆｓにアッ
プコンバートされた後に加算器４３Ｂで加算平均されて
切換スイッチ４４Ｂのｃ側の固定端子に供給される。こ
の切換スイッチ４４Ｂのｔ側の固定端子にはアップコン
バート回路４２Ｂ2より出力される青色差データが供給
される。切換スイッチ４４Ｂには変換指示信号ＣＯＮＶ
が切換制御信号として供給され、方式変換をするときは
ｃ側に接続され、方式変換をしないときはｔ側に接続さ
れる。

【０１０５】切換スイッチ４４Ｒ，４４Ｂより出力され
る赤色差データＲＡＤＲ，ＲＡＤＢは、図３に示すよう
にそれぞれブランキング付加回路４５Ｒ，４５Ｂでブラ
ンキング信号ＲＢＬＫが付加された後に、切換スイッチ
４６Ｒ，４６Ｂのａ側の固定端子および切換スイッチ４
７Ｒ，４７Ｂのａ側の固定端子に供給される。切換スイ
ッチ４７Ｒ，４７Ｂのｂ側の固定端子には、それぞれバ
ーストレベル回路４８Ｒ，４８Ｂよりバーストスレベル
信号（赤色差データ、青色差データ）が供給される。

【０１０６】バーストレベル回路４８Ｒ，４８Ｂには、
出力ビデオ信号がＮＴＳＣ方式であるかＰＡＬ方式であ
るかを示す方式識別信号Ｒn/pが供給される。これによ
りバーストレベル回路４８Ｒ，４８Ｂからは、出力ビデ
オ信号の方式に応じたバーストレベル信号が出力され
る。

【０１０７】切換スイッチ４７Ｒ，４７Ｂにはバースト
ゲートパルスＲＢＧＰが切換制御信号として供給され
る。切換スイッチ４７Ｒ，４７Ｂはバースト期間はｂ側
に接続され、その他の期間はａ側に接続される。切換ス
イッチ４７Ｒ，４７Ｂより出力されるバーストレベル信
号が付加された色差データＲＡＤＲ，ＲＡＤＢはクロマ
非同期回路４９を介してクロマエンコーダ５０に供給さ
れる。

【０１０８】また、５１は発振回路であり、この発振回
路５１にはＮＴＳＣ方式の４ｆsc（１４．３１８ＭＨ
ｚ）の発振周波数を有する水晶発振器５２ｎおよびＰＡ
Ｌ方式の４ｆsc（１７．７３４ＭＨｚ）の発振周波数を
有する水晶発振器５２ｐが接続される。発振回路５１に
は方式識別信号Ｒn/pが発振周波数の切換制御信号とし
て供給され、発振回路５１からは出力ビデオ信号がＮＴ
ＳＣ方式であるときはＮＴＳＣ方式の４ｆscの周波数と
なると共に出力ビデオ信号がＰＡＬ方式であるときはＰ
ＡＬ方式の４fscの周波数となるエンコーダクロックＥ
ＮＣＫが出力される。

【０１０９】発振回路５１より出力されるエンコーダク
ロックＥＮＣＫはクロマ非同期回路４９およびクロマエ
ンコーダ５０に供給される。また、クロマ非同期回路４
９には読み出し側クロックＲＣＫが供給される。また、
クロマエンコーダ５０には、出力ビデオ信号がＰＡＬ方
式である場合に色変調に当たってＶ軸反転を制御するた
めのＶ軸反転制御信号ＰＡＬＴが供給されると共に、ブ
ランキング信号ＰＢＬＫが供給される。ブランキンング
信号ＰＢＬＫは、後述するようにバースト信号と変調ク
ロマ信号とを分離して出力するための切換制御信号とし
て供給される。

【０１１０】クロマエンコーダ５０では、エンコーダク
ロックＥＮＣＫが使用され、色差データＲ−Ｙ，Ｂ−
Ｙ，−（Ｒ−Ｙ），−（Ｂ−Ｙ）が図２０に示すように
配置されることで色変調処理が行なわれる。なお、Ｒ−
Ｙ，−（Ｒ−Ｙ）の位置を逆にすることでＶ軸反転を行
うことができる。

【０１１１】本例においては、読み出し側クロックＲＣ
ＫはＰＡＬ方式の４ｆsc（１７．７３４ＭＨｚ）に選定
される。この場合、出力ビデオ信号がＰＡＬ方式である
ときは全ての回路を同期させて動作させることができ
る。しかしながら、出力ビデオ信号がＮＴＳＣ方式であ
るときは、ＮＴＳＣ方式の４ｆscは１４．３１８ＭＨｚ
であるため、クロマエンコーダ５０とその前段にある信
号処理回路を非同期で動作させることになる。

【０１１２】このとき問題となるのは、８ビットのデー
タがクロックを乗り換えるとき、そのデータの各々が不
定となり得ることである。不定が発生すると、画面上で
ノイズとなって現れ、見苦しいものとなる。そこで、本
例では、クロマエンコーダ５０とその前段にある信号処
理回路との間にクロマ非同期回路４９を設けることで、
不定データの発生を防止している。

【０１１３】図２１は、クロマ非同期回路４９を示して
いる。同図において、切換スイッチ４７Ｒより出力され
る赤色差データＲＡＤＲはＤフリップフロップ４９１Ｒ
1，４９１Ｒ2のデータ端子Ｄに供給される。また、切換
スイッチ４７Ｂより出力される青色差データＲＡＤＢは
Ｄフリップフロップ４９１Ｂ1，４９１Ｂ2のデータ端子
Ｄに供給される。

【０１１４】また、読み出し側クロックＲＣＫはＤフリ
ップフロップ４９２のクロック端子に供給される。この
Ｄフリップフロップ４９２の反転出力端子Ｑバーの出力
データは、Ｄフリップフロップ４９１Ｒ1，４９１Ｂ1の
イネーブル端子ＥＮバーに供給されると共に、Ｄフリッ
プフロップ４９２のデータ端子Ｄに供給される。また、
Ｄフリップフロップ４９２の非反転出力端子Ｑの出力デ
ータは、Ｄフリップフロップ４９１Ｒ2，４９１Ｂ2のイ
ネーブル端子ＥＮバーに供給されると共に、Ｄフリップ
フロップ４９４のデータ端子Ｄに供給される。Ｄフリッ
プフロップ４９１Ｒ1，４９１Ｒ2，４９１Ｂ1，４９１
Ｂ2のクロック端子には読み出し側クロックＲＣＫが供
給されると共に、Ｄフリップフロップ４９４のクロック
端子には読み出し側クロックＲＣＫがインバータ４９３
で反転されて供給される。

【０１１５】また、Ｄフリップフロップ４９１Ｒ1，４
９１Ｒ2，４９１Ｂ1，４９１Ｂ2の非反転出力端子Ｑの
出力データはそれぞれＤフリップフロップ４９５Ｒ1，
４９５Ｒ2，４９５Ｂ1，４９５Ｂ2のデータ端子Ｄに供
給されると共に、Ｄフリップフロップ４９４の非反転出
力端子Ｑバーの出力データはＤフリップフロップ４９６
のデータ端子Ｄに供給される。Ｄフリップフロップ４９
５Ｒ1，４９５Ｒ2，４９５Ｂ1，４９５Ｂ2，４９６のク
ロック端子にはエンコーダクロックＥＮＣＫが供給され
る。

【０１１６】Ｄフリップフロップ４９５Ｒ1および４９
５Ｒ2の非反転出力端子Ｑの出力データはそれぞれ切換
スイッチ４９７ＲのＬ側およびＨ側の固定端子に供給さ
れる。また、Ｄフリップフロップ４９５Ｂ1，４９５Ｂ2
の非判定出力端子Ｑの出力データはそれぞれ切換スイッ
チ４９７ＢのＬ側およびＨ側の固定端子に供給される。
切換スイッチ４９７Ｒ，４９７ＢにはそれぞれＤフリッ
プフロップ４９６の非反転出力端子Ｑよりセレクトパル
スＳＰｂが切換制御信号として供給される。すなわち、
切換スイッチ４９７Ｒ，４９７Ｂは、セレクトパルスＳ
Ｐｂがローレベル「Ｌ」であるときはＬ側に接続され、
ハイレベル「Ｈ」であるときはＨ側に接続される。

【０１１７】切換スイッチ４９７Ｒ，４９７Ｂの出力デ
ータはそれぞれＤフリップフロップ４９８Ｒ，４９８Ｂ
のデータ端子Ｄに供給される。これらＤフリップフロッ
プ４９８Ｒ，４９８Ｂのクロック端子にはエンコーダク
ロックＥＮＣＫが供給される。そして、Ｄフリップフロ
ップ４９８Ｒ，４９８Ｂの非反転出力端子Ｑの出力デー
タがそれぞれエンコーダクロックＥＮＣＫに同期した赤
色差データＡＡＤＲ、青色差データＡＡＤＢとして出力
される。

【０１１８】次に、図２２のタイミングチャートを使用
してクロマ非同期回路４９の動作を簡単に説明する。

【０１１９】出力ビデオ信号がＮＴＳＣ方式である場
合、図２２Ａに示す読み出し側クロックＲＣＫ（１７．
７３４ＭＨｚ）のレートで送られてくる色差データＲＡ
ＤＲ（同図Ｂに図示）をそのままエンコーダクロックＥ
ＮＣＫ（１４．３１８ＭＨｚ）でサンプリングしようと
すると、あるタイミングでデータの変化点とクロックの
立ち上がり点が一致する。この場合、フリップフロップ
のセットアップタイムあるいはホールドタイムが充分に
とれていないことから、出力データは不定となる。

【０１２０】図２１のクロマ非同期回路４９では、非同
期のエンコーダクロックＥＮＣＫで赤色差データＲＡＤ
Ｒを必ず一度はラッチさせるため、１７．７３４ＭＨｚ
のレートの赤色差データＲＡＤＲよりＤフリップフロッ
プ４９１Ｒ1，４９１Ｒ2で半分のレートの２系統のパラ
レルデータＤａ，Ｄｂ（図２２Ｄ，Ｅに図示）が形成さ
れる。図２２ＣはＤフリップフロップ４９２の反転出力
端子Ｑバーの出力データＤｑを示している。

【０１２１】Ｄフリップフロップ４９１Ｒ1，４９Ｒ2で
形成される２系統のパラレルデータＤａ，Ｄｂはそれぞ
れＤフリップフロップ４９５Ｒ1，４９５Ｒ2に供給され
てエンコーダクロックＥＮＣＫ（図２２Ｇに図示）でラ
ッチされる。そして、Ｄフリップフロップ４９５Ｒ1，
４９５Ｒ2でラッチされた２系統のパラレルデータＤ
ｃ，Ｄｄ（図２２Ｈ，Ｉに図示）は切換スイッチ４７Ｒ
で１系統に戻される。

【０１２２】ここで、Ｄフリップフロップ４９４で２系
統のパラレルデータＤａ，Ｄｂのシーケンスに合わせた
セレクトパルスＳＰａ（図２２Ｆに図示）が形成された
後、Ｄフリップフロップ４９６でエンコーダクロックＥ
ＮＣＫで正規化されて切換スイッチ４９７Ｒに供給され
るセレクトパルスＳＰｂ（図２２Ｊに図示）が形成され
る。

【０１２３】この場合、上述したようにセレクトパルス
ＳＰｂ、あるいはパラレルデータＤｃ，Ｄｄに不定が発
生していても、切換スイッチ４９７ＲではＤフリップフ
ロップ４９５Ｒ1，４９５Ｒ2で正確にラッチされたデー
タを選択する必要がある。そこで本例のように、パラレ
ルデータＤａ，Ｄｂの変化点に対してパルス変化点に最
も余裕がでるようにセレクトパルスＳＰａを形成するこ
とが望ましい。図２３は、パラレルデータＤａ，Ｄｂお
よびセレクトパルスＳＰａのタイミング関係を拡大して
示したものである。ｆｓは赤色差データＲＡＤＲのサン
プルレートである。

【０１２４】切換スイッチ４９７Ｒで１系統のデータと
された後に、Ｄフリップフロップ４９８Ｒでラッチされ
ることで、エンコーダクロックＥＮＣＫに同期した赤色
差データＡＡＤＲ（図２２Ｋに図示）が得られる。図２
２Ｈ，ＩではデータＤｃ，Ｄｄに不定（×印で図示）が
発生しているが、最終的に得られる赤色差データＡＡＤ
Ｒには不定部分が発生していない。

【０１２５】ここで、エンコーダクロックＥＮＣＫが図
２２Ｌに示すタイミングである場合、パラレルデータＤ
ｃ，Ｄｄは同図Ｍ，Ｎに示すようになる。セレクトパル
スＳＰｂが、タイミングエラーによって本来ハイレベル
「Ｈ」となるべきところがローレベル「Ｌ」となってし
まった場合を考える（図２２Ｏに斜線図示）。この場
合、赤色差データＡＡＤＲ（図２２Ｐに図示）には１サ
イクル分のデータが抜けることになるが、不定部分は発
生しないため、ノイズの発生を避けることができる。こ
のように動作しても、クロマ信号の帯域は１ＭＨｚ程度
であり、１４．３１８ＭＨｚに対して充分に低いので全
く問題はない。

【０１２６】上述説明では、エンコーダクロックＥＮＣ
Ｋに同期した赤色差データＡＡＤＲを得る場合を説明し
たが、詳細説明は省略するも青色差データＡＡＤＢを得
る動作も同様である。なお、出力ビデオ信号がＰＡＬ方
式であるときは、エンコーダクロックＥＮＣＫはＰＡＬ
方式の４ｆscとなり、クロマ非同期回路４９からは同様
にエンコーダクロックＥＮＣＫに同期した色差データＡ
ＡＤＲ，ＡＡＤＢが得られる。

【０１２７】図３に戻って、クロマエンコーダ５０より
出力される変調クロマ信号Ｃｍおよびバースト信号Ｓｂ
は、それぞれ切換スイッチ４６Ｒ，４６Ｂのｂ側の固定
端子に供給される。切換スイッチ４６Ｒ，４６Ｂにはシ
ステムコントローラ（図示せず）より読み出しモード制
御信号ＲＭＯＤＣが供給される。そして、切換スイッチ
４６Ｒ，４６Ｂは、後述する出力端子５５Ｒ，５５Ｂに
色差信号Ｒ−Ｙ，Ｂ−Ｙの形式で出力するときはａ側に
接続され、一方変調クロマ信号Ｃｍ、バースト信号Ｓｂ
の形式で出力するときはｂ側に接続される。

【０１２８】切換スイッチ４６Ｒ，４６Ｂの出力データ
は、それぞれ変換回路５３Ｒ，５３Ｂで２の補数表示よ
り通常の２進表示に変換された後、Ｄ／Ａコンバータ５
４Ｒ，５４Ｂでアナログ信号に変換されて出力端子５５
Ｒ，５５Ｂにクロマ信号Ｃout1，Ｃout2として導出され
る。この場合、切換スイッチ４６Ｒ，４６Ｂがａ側に接
続されるとき、クロマ信号Ｃout1，Ｃout2はそれぞれ色
差信号Ｒ−Ｙ，Ｂ−Ｙとなる。一方、切換スイッチ４６
Ｒ，４６Ｂがｂ側に接続されるとき、クロマ信号Ｃout
1，Ｃout2はそれぞれ変調クロマ信号Ｃｍ、バースト信
号Ｓｂとなる。

【０１２９】５６はクロックセレクト回路であり、この
セレクト回路５６には、発振回路５１よりエンコーダク
ロックＥＮＣＫが供給されると共に読み出しクロックＲ
ＣＫが供給される。セレクト回路５６には読み出しモー
ド制御信号ＲＭＯＤＣが切換制御信号として供給され、
セレクト回路５６からは、出力端子５５Ｒ，５５Ｂに色
差信号Ｒ−Ｙ，Ｂ−Ｙの形式で出力するときは読み出し
クロックＲＣＫが出力され、一方変調クロマ信号Ｃｍ、
バースト信号Ｓｂの形式で出力するときはエンコーダク
ロックＥＮＣＫが出力される。そして、セレクト回路５
６より出力されるクロックはＤ／Ａコンバータ５４Ｒ，
５４Ｂにサンプリングクロックとして供給される。

【０１３０】上述したように出力端子５５Ｒ，５５Ｂに
クロマ信号Ｃout1，Ｃout2として、それぞれ変調クロマ
信号Ｃｍ、バースト信号Ｓｂを分離して出力させること
ができるが、これにより出力側でカラーゲインコントロ
ールや色相コントロールを容易に行うことができる。な
お、クロマエンコーダ５０でディジタル的に外部からゲ
インや色相をコントロールすることは可能であるが、そ
のための端子が増加すること、また回路構成が複雑にな
る等の問題点がある。また、バースト信号が付加された
変調クロマ信号に対してアナログ回路でゲインや色相を
コントロールしようとすることも可能であるが、回路構
成が複雑になる等の問題点がある。

【０１３１】出力端子５５Ｒ，５５Ｂにクロマ信号Ｃou
t1，Ｃout2として変調クロマ信号Ｃｍ、バースト信号Ｓ
ｂが出力される場合、これらをミックスアンプ５７で加
算することでバースト付の変調クロマ信号、従って搬送
色信号を得ることができる。この場合、ミックスアンプ
５７の合成比を制御することでゲインをコントロールす
ることができ、またバースト信号Ｓｂまたは変調クロマ
信号Ｃｍのいずれかに移相器（図示せず）を挿入するこ
とで色相をコントロールすることができる。

【０１３２】ミックスアンプ５７より出力される搬送色
信号は、それぞれＮＴＳＣ方式およびＰＡＬ方式の色副
搬送波周波数を中心周波数とするバンドパスフィルタ５
８Ｎ，５８Ｐを介して切換スイッチ５９のｎ側およびｐ
側の固定端子に供給される。切換スイッチ５９には方式
識別信号Ｒn/pが切換制御信号として供給される。切換
スイッチ５９は、出力ビデオ信号がＮＴＳＣ方式である
ときはｎ側に接続され、一方出力ビデオ信号がＰＡＬ方
式であるときはｐ側に接続される。そのため、切換スイ
ッチ５９からは、方式識別信号Ｒn/pで指示される方式
の搬送色信号が得られる。切換スイッチ５９より出力さ
れる搬送色信号は、加算器６０でローパスフィルタ６１
で帯域制限された輝度信号Ｙoutと加算されて、ＮＴＳ
Ｃ方式またはＰＡＬ方式の映像信号ＳＶが得られる。

【０１３３】なお、一般的には上述したように出力ビデ
オ信号の方式に応じてバンドパスフィルタ５８Ｎと５８
Ｐとを切り換える必要があるが、上述したアップコンバ
ート回路４２Ｒ1，４２Ｒ2，４２Ｂ1，４２Ｂ2によるア
ップコンバート処理によって出力側のフィルタ特性をか
なり広域（ブロード）な特性にできるため、ＮＴＳＣ方
式およびＰＡＬ方式の双方に１個のバンドパスフィルタ
を共通に使用することもできる。

【０１３４】次に、上述した信号処理系で使用される種
々の制御信号を形成する制御信号発生系の構成を図面を
参照して説明する。

【０１３５】図２４は書き込み側クロックの発生回路を
示している。同図において、入力端子１（図１参照）に
供給される輝度信号Ｙより同期分離回路（図示せず）で
分離される複合同期信号ＷＣＳＹＮＣはハーフＨキラー
回路６５に供給されて等価パルスが除去された基準水平
同期信号ＲＥＦＨＤが形成される。ハーフＨキラー回路
６５より出力される同期信号ＲＥＦＨＤは位相差検出回
路６６，６７に供給される。

【０１３６】また、６８は電圧制御発振器であり、この
発振器６８より出力される発振信号（クロックＷＣＫ）
は水平カウンタ６９および垂直カウンタ７０にカウント
クロックとして供給される。また、水平カウンタ６９よ
り出力される内部水平同期信号ＩＮＴＨＤは位相差検出
回路６６に供給されると共に、水平カウンタ６９より内
部水平同期信号ＩＮＴＨＤに同期した１クロック幅のパ
ルスが垂直カウンタ７０にイネーブル信号として供給さ
れる。

【０１３７】また、７１は外部垂直リセット回路であ
り、このリセット回路７１には輝度信号Ｙより同期分離
回路で分離された垂直同期信号ＷＶＳＹＮＣが供給され
る。リセット回路７１では垂直同期信号ＷＶＳＹＮＣに
同期した１クロック幅のリセットパルスが形成されて切
換スイッチ７２のｂ側の固定端子に供給される。また、
７３は垂直同期信号発生回路であり、この発生回路７３
には回転ヘッド型ＶＴＲよりＲＦスイッチングパルスＲ
ＦＳＷＰが供給される。発生回路７３ではパルスＲＦＳ
ＷＰに同期した１クロック幅の垂直同期パルスＶＤが形
成されて切換スイッチ７２のａ側の固定端子に供給され
る。

【０１３８】切換スイッチ７２には、入力ビデオ信号
（入力端子１，７（図１参照）に供給される輝度信号
Ｙ、クロマ信号Ｃ）がＶＴＲのＪＯＧモード（スローモ
ード、キュー／レビューモード）時の再生信号か否かを
示すＪＯＧモード識別信号ＳＪＯＧが切換制御信号とし
て供給される。切換スイッチ７２は、入力ビデオ信号が
ＪＯＧモード時の再生信号であるときはａ側に接続さ
れ、そうでないときはｂ側に接続される。

【０１３９】切換スイッチ７２より出力されるパルスは
垂直カウンタ７０のリセット端子に供給される。これに
より、垂直カウンタ７０では垂直同期信号ＷＶＳＹＮＣ
あるいはＲＦスイッチングパルスＲＦＳＷＰに同期して
カウント動作が行なわれて内部垂直同期信号ＩＮＴＶＤ
が形成される。ＶＴＲのＪＯＧモード時の再生信号より
分離される垂直同期信号ＷＶＳＹＮＣは乱れたものとな
るが、本例においてＪＯＧモード時にも安定して得られ
るＲＦスイッチングパルスＲＦＳＷＰに基づいて形成さ
れる垂直同期パルスＶＤで垂直カウンタ７０がリセット
されるので、入力ビデオ信号がＶＴＲのＪＯＧモード時
の再生信号であっても垂直カウンタ７０を安定してリセ
ットすることができる。

【０１４０】また、７４は外部水平リセット回路であ
り、このリセット回路７４には垂直カウンタ７０より内
部垂直同期信号ＩＮＴＶＤに同期した１水平期間幅のゲ
ートパルスが供給される。また、リセット回路７４には
ハーフＨキラー回路６５より基準水平同期信号ＲＥＦＨ
Ｄに同期して１クロック幅のパルスが供給される。そし
て、リセット回路７４でゲートパルスによってゲートさ
れた１クロック幅のパルスは加算器６３および切換スイ
ッチ６４のｂ側を介して水平カウンタ６９にリセットパ
ルスとして供給される。

【０１４１】また、水平カウンタ６９より出力される内
部水平同期信号ＩＮＴＨＤでリセットされると共に、発
振器６８より出力されるクロックＷＣＫが一定個数（入
力ビデオ信号がＮＴＳＣ方式であるときは１１２８個、
ＰＡＬ方式であるときは１１５２個である）だけカウン
トされて得られる内部リセットパルスＩＮＴＲＰが加算
器６３および切換スイッチ６４のｂ側を介して水平カウ
ンタ６９に供給される。これにより、水平カウンタ７０
では内部垂直同期信号ＩＮＴＶＤに同期し、かつ内部リ
セットパルスＩＮＴＲＰに同期してカウント動作が行な
われて内部水平同期信号ＩＮＴＨＤが形成される。

【０１４２】また、６２はＪＯＧ水平リセット回路であ
る。このリセット回路６２にはハーフＨキラー回路６５
より基準水平同期信号ＲＥＦＨＤに同期して１クロック
幅のパルスが供給されると共に、内部リセットパルスＩ
ＮＴＲＰが供給される。リセット回路６２には後述する
エンベロープ検出信号ＥＮＶＤＥＴが供給される。リセ
ット回路６２からは、後述するエンベロープ検出信号Ｅ
ＮＶＤＥＴがローレベル「Ｌ」となってフィールドメモ
リ１９が書き込み状態となる期間でハーフＨキラー回路
６５より供給されるパルスが抜き出されて切換スイッチ
６４のａ側を介して水平カウンタ６９のリセット端子に
供給される。また、エンベロープ検出信号ＥＮＶＤＥＴ
がハイレベル「Ｈ」である期間では、リセット回路６２
より内部リセットパルスＩＮＴＲＰが出力されて切換ス
イッチ６４のａ側を介して水平カウンタ６９のリセット
端子に供給される。

【０１４３】切換スイッチ６４にはＪＯＧモード識別信
号ＳＪＯＧが切換制御信号として供給され、入力ビデオ
信号がＪＯＧモード時の再生信号であるときはａ側に接
続され、そうでないときはｂ側に接続される。これによ
り、入力ビデオ信号がＶＴＲのＪＯＧモード時の再生信
号であるときは、エンベロープ検出信号ＥＮＶＤＥＴが
ローレベル「Ｌ」でフィールドメモリ１９が書き込み状
態にあるとき、水平カウンタ６９にハーフＨキラー回路
６５より出力されるパルスがリセットパルスとして供給
され、水平Ｈカウンタ６９は外部水平同期信号（基準同
期信号ＲＥＦＨＤ）に同期して強制的にリセットされ
る。

【０１４４】カウンタ６９，７０より出力される同期信
号ＩＮＴＨＤ，ＩＮＴＶＤは比較禁止回路７５に供給さ
れる。比較禁止回路７５では同期信号ＩＮＴＨＤ，ＩＮ
ＴＶＤに基づいて比較禁止区間が設定される。水平方向
に関しては同期信号ＩＮＴＨＤの立ち下がりタイミング
の前後１／４水平期間を除いて比較禁止区間に設定され
る。また、垂直方向に関しては垂直同期信号の前後所定
期間が比較禁止区間に設定される。比較禁止回路７５か
らは比較禁止区間でハイレベル「Ｈ」の比較禁止信号Ｃ
ＭＰＩＢが出力される（図２５Ｃおよび図２６Ｃ参
照）。なお、図２５Ｂは内部水平同期信号ＩＮＴＨＤ、
図２６Ａは複合同期信号ＷＣＳＹＮＣ、同図Ｂは垂直同
期信号ＷＶＳＹＮＣ、さらに同図Ｄは外部水平リセット
回路７４より出力されるリセットパルスを示している。
比較禁止回路７５より出力される比較禁止信号ＣＭＰＩ
Ｂは位相差検出回路６６および６７に供給される。

【０１４５】位相差検出回路６６では基準水平同期信号
ＲＥＦＨＤと内部水平同期信号ＩＮＴＨＤとの位相差検
出が行なわれる。この場合、同期信号ＲＥＦＨＤに対し
て同期信号ＩＮＴＨＤが遅れているときは同期信号ＲＥ
ＦＨＤの立ち下がり時点から同期信号ＩＮＴＨＤの立ち
下がり時点までハイレベル「Ｈ」の信号Ｐが出力され、
逆に同期信号ＲＥＦＨＤに対して同期信号ＩＮＴＨＤが
進んでいるときは同期信号ＩＮＴＨＤの立ち下がり時点
から同期信号ＲＥＦＨＤの立ち下がり時点までハイレベ
ル「Ｈ」の信号Ｎが出力される。

【０１４６】また、位相差検出回路６６より出力される
信号Ｐ，Ｎは位相比較回路７６に供給される。位相比較
回路７６からは、信号Ｐが供給される期間では基準レベ
ルより低いレベルとなると共に信号Ｎが供給される期間
では基準レベルより高いレベルとなる信号ＰＨＥＲが出
力される。ここで、基準同期信号ＲＥＦＨＤが図２５Ａ
に示すようであるとき、位相差検出回路６６からは同図
Ｄ，Ｅに示すように信号Ｐ，Ｎが出力され、位相比較回
路７６からは同図Ｆに示すように信号ＰＨＥＲが得られ
る。位相比較器７６より出力される信号ＰＨＥＲは位相
エラー信号として反転アンプで構成されるローパスフィ
ルタ７７を介して加算器７８に供給される。

【０１４７】また、位相差検出回路６７では基準水平同
期信号ＲＥＦＨＤと比較禁止信号ＣＭＰＩＢとの位相差
検出が行なわれる。位相差検出回路６７からは、比較禁
止信号ＣＭＰＩＢの立ち下がり時点から同期信号ＲＥＦ
ＨＤの立ち下がり時点まで基準レベルより高いレベルと
なると共に同期信号ＲＥＦＨＤの立ち下がり時点から比
較禁止信号ＣＭＰＩＢの立ち上がり時点まで基準レベル
より低いレベルとなる信号ＳＰＥＲが得られる。ここ
で、基準同期信号ＲＥＦＨＤが図２５Ａに示すようであ
るとき、位相差検出回路６７からは同図Ｇに示すように
信号ＳＰＥＲが得られる。位相差検出回路６７より出力
される信号ＳＰＥＲは速度エラー信号として反転アンプ
で構成されるローパスフィルタ７９を介して加算器７８
に供給される。

【０１４８】加算器７８ではローパスフィルタ７７，７
９より出力される位相エラー信号および速度エラー信号
が加算され、その加算信号は発振器６８に制御信号ＶＣ
ＯＩＮとして供給される。図２７は、発振器６８の発振
特性を示しており、制御信号ＶＣＯＩＮが大きくなるほ
ど発振周波数は高くなる。ここで、基準水平同期信号Ｒ
ＥＦＨＤに対して内部水平同期信号ＩＮＴＨＤが遅れる
ときは制御信号ＶＣＯＩＮのレベルが大きくなって発振
器６８の発振周波数が高くされて内部水平同期信号ＩＮ
ＴＨＤの位相が進むように制御される。一方、基準水平
同期信号ＲＥＦＨＤに対して内部水平同期信号ＩＮＴＨ
Ｄが進むときは制御信号ＶＣＯＩＮのレベルが小さくな
って発振器６８の発振周波数が低くされて内部水平同期
信号ＩＮＴＨＤの位相が遅れるように制御される。

【０１４９】これにより、内部水平同期信号ＩＮＴＨＤ
と基準水平同期信号ＲＥＦＨＤとが位相ロックするよう
にＡＦＣ動作が行なわれる。上述した位相制御の動作に
おいて、速度エラー信号ＳＰＥＲは位相ロックしやすい
ように発振器６８の発振周波数を大まかに制御するため
に使用され、一方位相エラー信号ＰＨＥＲは位相ロック
させるために発振器６８の発振周波数を細かく制御する
ために使用される。

【０１５０】なお、上述したように位相差検出回路６
６，６７には比較禁止信号ＣＭＰＩＢが供給されてお
り、比較禁止区間では位相差検出の動作は行われず、出
力側はハイインピーダンス状態とされる。これは、例え
ば入力ビデオ信号がＶＴＲの再生信号等でドロップアウ
トやヘッド切り換え時に水平同期信号に乱れがあっても
ＡＦＣ動作を安定させるためである。

【０１５１】ただし、垂直方向の比較禁止区間では発振
器６８がフリーラン状態となっているので、比較開始後
に基準水平同期信号ＲＥＦＨＤに対して内部水平同期信
号ＩＮＴＨＤの位相が極端にずれている場合はＡＦＣ動
作が安定するまでに時間がかかり、その影響が画面上部
に現れる。そこで本例においては、外部水平リセット回
路７４より基準水平同期信号ＲＥＦＨＤに同期したリセ
ットパルスを比較開始直前のラインで水平カウンタ６９
に供給し（図２６Ｄ参照）、基準水平同期信号ＲＥＦＨ
Ｄに対して内部水平同期信号ＩＮＴＨＤを同期させるこ
とでＡＦＣ動作の安定化を図っている。

【０１５２】上述したように水平カウンタ６９はリセッ
トパルスＩＮＴＲＰでリセットされるため、基準水平同
期信号ＲＥＦＨＤに対して内部水平同期信号ＩＮＴＨＤ
が位相ロックした状態では、水平周波数ｆｈと発振器６
８より出力される書き込み側クロックＷＣＫの周波数ｆ
wckとの関係は、入力ビデオ信号がＮＴＳＣ方式である
ときはｆwck＝１１２８ｆｈとなり、入力ビデオ信号が
ＰＡＬ方式であるときはｆwck＝１１５２ｆｈとなる。
なお、書き込み側クロックＷＣＫはインバータ８０で反
転されてフィールドメモリ１９に書き込みクロックＷＭ
ＣＫとして供給される。

【０１５３】水平周波数ｆｈと書き込み側クロックＷＣ
Ｋの周波数ｆwckの関係を上述したように設定する理由
は以下の通りである。本例において、方式変換時には読
み出し側クロックＲＣＫの周波数をＰＡＬ方式の４ｆsc
とすることを前提としている。そのため、読み出し側ク
ロックＲＣＫの周波数をｆrckとするとき、出力ビデオ
信号がＰＡＬ方式であるときはｆrck＝１１３５ｆｈに
設定されると共に、出力ビデオ信号がＮＴＳＣ方式であ
るときはｆrck＝１１２８ｆｈに設定される。このと
き、ＮＴＳＣ方式およびＰＡＬ方式における読み出し側
の有効映像信号期間は図２８ＡおよびＢに示すようにな
る。

【０１５４】上述したようにフィールドメモリ１９は水
平方向に最大９６０サンプルの容量がある。メモリ１９
に書き込まれる映像信号のデータは多ければ多いほど良
いが、本例においては上述したように映像データＶＤＡ
ＴＡの他にＩＤデータ（ＯＤＤ／ＥＶＥＮ、ＳＵＢＮＳ
ＥＱ）も書き込まれること（図６参照）、映像データは
輝度データと色差点順次データをマルチプレクス処理し
たものであること（図４Ｈ，Ｍ参照）から、ＮＴＳＣ方
式では有効映像信号期間が４の倍数である９３６クロッ
クとなるように、ｆrck＝１１２８ｆｈに設定される。

【０１５５】ところが、入力ビデオ信号がＰＡＬ方式で
あるとき、ｆwck＝１１３５ｆｈに設定すると不都合が
生じる。すなわち、ｆwck＝１１３５ｆｈに設定する
と、有効映像信号期間は約９２４クロックとなり、これ
をＮＴＳＣ方式に変換すると１２サンプル（９３６−９
２４）分のデータが不足することになる。この不足分を
例えばブランキング期間を延ばして補足しようとする
と、画面上にブランキング部分が見えるおそれがある。
そこで、本例においてはメモリ１９に書き込む有効映像
信号信号期間のサンプルがＮＴＳＣ方式およびＰＡＬ方
式のどちらでも９３６個とすることにしている。したが
って、入力ビデオ信号がＰＡＬ方式である場合に有効映
像信号期間が９３６クロックとなるように、上述したよ
うにｆwck＝１１５２ｆｈに設定される。図２９Ａおよ
びＢは、それぞれＮＴＳＣ方式およびＰＡＬ方式におけ
る読み出し側の有効映像信号期間を示している。

【０１５６】なお、上述したようにｆrck＝１１２８ｆ
ｈと設定することで、ｆｈ＝ｆrck／１１２８＝１５．
７２２ＫＨｚとなり、ＮＴＳＣ方式の本来の水平周波数
１５．７３４ＫＨｚより若干ずれるが、約−１２Ｈｚ程
度であり、受像機等の同期回路に充分余裕があることを
考慮すれば全く問題がない。

【０１５７】次に、図３０および図３１を参照しなが
ら、フィールドメモリ１９の書き込み側および読み出し
側の制御回路の構成を説明する。

【０１５８】図３０において、８１は書き込みアドレス
コントロール回路、８２は書き込みタイミング発生回路
である。アドレスコントロール回路８１並びにタイミン
グ発生回路８２には、それぞれカウンタ６９，７０（図
２４参照）より出力される同期信号ＩＮＴＨＤ，ＩＮＴ
ＶＤが供給されると共に、入力ビデオ信号がＮＴＳＣ方
式であるかＰＡＬ方式であるかを示す方式識別信号Ｗn/
pが供給される。

【０１５９】そして、アドレスコントロール回路８１か
らは入力ビデオ信号の方式に応じて、フィールドメモリ
１９の書き込み制御用の水平クリア信号ＨＣＬ０、垂直
クリア信号ＶＣＬ０が出力されてフィールドメモリ１９
（図１に図示）に供給される（図８参照）。また、アド
レスコントロール回路８１の制御によって、インクリメ
ント回路８３からは各ラインで１個のインクリメント信
号が出力され、インクリメント回路８４からは各ライン
で２個のインクリメント信号が出力される。インクリメ
ント回路８３，８４より出力されるインクリメント信号
は、それぞれ切換スイッチ８５のａ側、ｂ側を介してフ
ィールドメモリ１９に書き込み制御用のインクリメント
信号ＩＮＣ０として供給される。

【０１６０】また、アドレスコントロール回路８１から
は入力ビデオ信号の方式に応じて、非変換時の読み出し
制御用の水平クリア信号ＴＨＣＲ１，ＴＨＣＲ２、垂直
クリア信号ＴＶＣＲ１，ＴＶＣＲ２およびインクリメン
ト信号ＴＩＮＣ１，ＴＩＮＣ２が出力される（図９、図
１０参照）。この場合、インリクメント信号ＴＩＮＣ
１，ＴＩＮＣ２は各ラインで１個のみ出力される。

【０１６１】また、タイミング発生回路８２では、内部
水平同期信号ＩＮＴＨＤでリセットされると共に、入力
ビデオ信号の方式に応じた個数（ＮＴＳＣ方式では１１
２８個、ＰＡＬ方式では１１５２個）だけクロックＷＣ
Ｋがカウントされて内部リセットパルスＩＮＴＲＰが形
成される。この内部リセットパルスＩＮＴＲＰは上述し
たように加算器６３を介して水平カウンタ６９に供給さ
れる（図２４参照）。

【０１６２】また、タイミング発生回路８２より、サン
プリングクロックＡＤＣＬＫ、クランプパルスＹＣＬ
Ｐ、セレクト信号ＳＥＬＲ，ＳＥＬＢ、切り換え制御信
号ＳＷ１，ＳＷ２およびＩＤデータＯＤＤ／ＥＶＥＮ，
ＳＵＢＮＳＥＱが出力され、それぞれ書き込み側の対応
する個所に供給される。また、タイミング発生回路８２
からは非変換時に読み出し側で使用されるブランキング
信号ＴＲＢＬＫおよびバーストゲートパルスＴＲＢＧＰ
が出力される。

【０１６３】また、９０は変換／非変換判別回路であ
り、この判別回路９０には入力ビデオ信号の方式識別信
号Ｗn/pおよび出力ビデオ信号の方式識別信号Ｒn/pが供
給される。判別回路９０からは方式を変換するか否かを
示す変換指示信号ＣＯＮＶが出力され、この変換指示信
号ＣＯＮＶは切換スイッチ４４Ｒ，４４Ｂに切換制御信
号として供給される（図２参照）。

【０１６４】また、９１はモード判別回路であり、この
判別回路９１には、入力ビデオ信号がＶＴＲの再生信号
であってＶＴＲがＪＯＧモード（スローモード、キュー
／レビューモード）であるか否かを示すＪＯＧモード識
別信号ＳＪＯＧと、スチルモードとするか否かを示すス
チルモード識別信号ＳＳＴＬが供給される。判別回路９
１からは、上述したＪＯＧモードおよびスチルモードを
個々に識別し得るモード識別信号ＳＭＯＤが出力され
る。

【０１６５】変換／非変換判別回路９０より出力される
変換指示信号ＣＯＮＶおよびモード判別回路９１より出
力されるモード識別信号ＳＭＯＤは同期セレクト回路９
２に供給される。同期セレクト回路９２からは、例えば
変換時と非変換時であってもＪＯＧモードあるいはスチ
ルモードであるとき（以下「変換時等」という）にはハ
イレベル「Ｈ」となり、非変換時であってＪＯＧモード
でもスチルモードでもないとき（以下「非変換時等」と
いう）にはローレベル「Ｌ」となる同期セレクト信号Ｓ
ＳＥＬが出力される。

【０１６６】また、変換／非変換判別回路９０より出力
される変換指示信号ＣＯＮＶおよびモード判別回路９１
より出力されるモード識別信号ＳＭＯＤはモード変化検
出回路９３に供給される。この検出回路９３からは、非
変換時にあって通常の状態からＪＯＧモードまたはスチ
ルモードに入った場合、内部垂直同期信号ＩＮＴＶＤに
同期してモード変化検出パルスＰＣＨＭが出力される。

【０１６７】また、９４は書き込みイネーブル制御回路
であり、この制御回路９４にはモード判別回路９１より
出力されるモード識別信号ＳＭＯＤが供給されると共
に、入力ビデオ信号がＶＴＲの再生信号である場合、そ
の再生ＲＦ信号のエンベロープ検出信号ＥＮＶＤＥＴが
供給される。このエンベロープ検出信号ＥＮＶＤＥＴは
ノイズ部分でハイレベル「Ｈ」となり、信号部分でロー
レベル「Ｌ」となる。制御回路９４からは書き込みイネ
ーブル信号ＷＥが出力されてフィールドメモリ１９に供
給される。

【０１６８】この場合、制御回路９４からは、入力ビデ
オ信号がＶＴＲのＪＯＧモード時の再生信号でもなく、
またスチルモードでもないとき、すなわち通常動作時
は、書き込みイネーブル信号ＷＥは連続してローレベル
「Ｌ」とされる。これにより、メモリ１９には書き込み
データＷＤＡＴＡが連続して書き込まれる。なお、入力
ビデオ信号がＶＴＲの再生信号であってＶＴＲがＪＯＧ
モードであるとき、またスチルモードであるときの書き
込みイネーブル信号ＷＥに関しては後述する。

【０１６９】書き込みイネーブル制御回路９４より出力
される書き込みイネーブル信号ＷＥは立ち上がりエッジ
検出回路９５に供給される。検出回路９５からは、書き
込みイネーブル信号ＷＥの立ち上がりエッジが検出され
るとき、内部水平同期信号ＩＮＴＨＤに同期して１水平
期間のパルス幅を有するエッジ検出パルスＰＲＥＤが出
力され、このエッジ検出パルスＰＲＥＤは切換スイッチ
８５に切換制御信号として供給される。切換スイッチ８
５は、エッジ検出パルスＰＲＥＤのパルス幅期間はｂ側
に接続され、その他の期間はａ側に接続される。

【０１７０】上述した通常動作時には、書き込みイネー
ブル信号ＷＥが連続してローレベル「Ｌ」となるので、
エッジ検出回路９５で立ち上がりエッジが検出されるこ
とがなく、切換スイッチ８５はａ側に接続されたままと
なる。これにより通常動作時には、垂直方向のアドレス
が各ライン毎に１ラインずつインクリメントされて書き
込みが行なわれることとなる。

【０１７１】図３１において、１００は発振回路であ
り、この発振回路１００にはＰＡＬ方式の４ｆsc（１
７．７３４ＭＨｚ）の発振周波数を有する水晶発振器１
０１が接続される。発振回路１００より出力されるＰＡ
Ｌ方式の４ｆscの周波数を有するクロックＲＣＬＫは切
換スイッチ１０２のＨ側の固定端子に供給される。切換
スイッチ１０２のＬ側の固定端子には読み出し側クロッ
クＷＣＫが供給される。この切換スイッチ１０２には同
期セレクト回路９２（図３０参照）より出力される同期
セレクト信号ＳＳＥＬが切換制御信号として供給され、
変換時等でセレクト信号ＳＳＥＬがハイレベル「Ｈ」で
あるときはＨ側に接続され、非変換時等でセレクト信号
ＳＳＥＬがローレベル「Ｌ」であるときＬ側に接続され
る。

【０１７２】切換スイッチ１０２より出力されるクロッ
クは読み出し側クロックＲＣＫとされる。したがって、
変換時等ではＰＡＬ方式の４ｆscの周波数を有するクロ
ックＲＣＬＫが読み出し側クロックＲＣＫとして使用さ
れ、非変換時等では書き込み側クロックＷＣＫが読み出
し側クロックＲＣＫとして使用される。この読み出し側
クロックＲＣＫはそのままフィールドメモリ１９（図１
参照）に読み出しクロックＲＭＣＫとして供給される。

【０１７３】また、切換スイッチ１０２より出力される
読み出し側クロックＲＣＫは水平カウンタ１０３および
垂直カウンタ１０４にカウントクロックとして供給され
る。カウンタ１０３，１０４には、それぞれモード変化
検出回路９３（図３０参照）より出力されるモード変化
検出パルスＰＣＨＭが加算器１０５，１０６を介してリ
セットパルスとして供給される。水平カウンタ１０３よ
り出力される水平同期信号ＲＨＤは読み出しタイミング
発生回路１０７および読み出しアドレスコントロール回
路１０８に供給される。また、水平カウンタ１０３より
水平同期信号ＲＨＤに同期した１クロック幅のパルスが
垂直カウンタ１０４にイネーブル信号として供給され
る。垂直カウンタ１０４より出力される垂直同期信号Ｖ
ＨＤはタイミング発生回路１０７およびアドレスコント
ロール回路１０８に供給される。

【０１７４】タイミング発生回路１０７およびアドレス
コントロール回路１０８には出力ビデオ信号の方式識別
信号Ｒn/pが供給される。タイミング発生回路１０７か
らは、水平カウンタ１０３より出力される水平同期信号
ＲＨＤでリセットされると共に、読み出し側クロックＲ
ＣＫが一定個数（入力ビデオ信号がＮＴＳＣ方式である
ときは１１２８個、ＰＡＬ方式であるときは１１３５個
である）だけカウントされて得られる内部水平リセット
パルスＨＲＰが加算器１０５を介して水平カウンタ１０
３に供給される。

【０１７５】また、タイミング発生回路１０７からは、
垂直カウンタ１０４より出力される垂直同期信号ＲＶＤ
でリセットされると共に、水平同期信号ＲＨＤが一定個
数（入力ビデオ信号がＮＴＳＣ方式であるときは５２５
個、ＰＡＬ方式であるときは６２５個である）だけカウ
ントされて得られる内部垂直リセットパルスＶＲＰが加
算器１０６を介して水平カウンタ１０４に供給される。

【０１７６】また、１０９はＩＤラッチ回路であり、こ
のＩＤラッチ回路１０９にはフィールドメモリ１９から
の読み出しデータＲＤＡＴＡ１が供給されれる。ＩＤラ
ッチ回路１０９では読み出しデータＲＤＡＴＡ１より奇
数ラインであるか偶数ラインであるかを示すＩＤデータ
ＳＵＢＮＳＥＱがラッチされ、このＩＤデータＳＵＢＮ
ＳＥＱはタイミング発生回路１０７に供給される。

【０１７７】タイミング発生回路１０７より、変換時等
に読み出し側で使用されるブランキング信号ＣＲＢＬ
Ｋ、バーストゲートパルスＣＲＢＧＰ、複合同期信号Ｃ
ＲＣＳＹＮＣが出力され、それぞれ切換スイッチ１０
９，１１０，１１１のＨ側の固定端子に供給される。切
換スイッチ１０９，１１０のＬ側の固定端子には、それ
ぞれ書き込みタイミング発生回路８２（図３０参照）よ
り出力されるブランキング信号ＴＲＢＬＫ，バーストゲ
ートパルスＴＲＢＧＰが供給され、切換スイッチ１１１
のＨ側の固定端子には読み出し側の複合同期信号ＷＣＳ
ＹＮＣが供給される。

【０１７８】切換スイッチ１０９，１１０，１１１には
同期セレクト回路９２（図３０参照）より出力される同
期セレクト信号ＳＳＥＬが切換制御信号として供給さ
れ、変換時等でセレクト信号ＳＳＥＬがハイレベル
「Ｈ」であるときはＨ側に接続され、非変換時等でセレ
クト信号ＳＳＥＬがローレベル「Ｌ」であるときＬ側に
接続される。切換スイッチ１０９，１１０，１１１より
出力されるブランキング信号ＲＢＬＫ、バーストゲート
パルスＲＢＧＰ、複合同期信号ＲＣＳＹＮＣはそれぞれ
読み出し側の対応する個所に供給される（図３参照）。

【０１７９】また、タイミング発生回路１０７からは、
ラッチパルスＹＬＴ０，ＹＬＴ１，ＲＬＴ０，ＲＬＴ
１，ＢＬＴ０，ＢＬＴ１、切換制御信号ＳＷ３、Ｖ軸反
転制御信号ＰＡＬＴが出力され、それぞれ読み出し側の
対応する個所に供給される（図３参照）。また、タイミ
ング発生回路１０７からは、読み出し側が奇数フィール
ドにあるか偶数フィールドにあるかを示すフィールド識
別信号Ｒo/eが出力される。

【０１８０】また、アドレスコントロール回路１０８に
は、後述する係数コントロールＲＯＭより出力されるラ
イン間引き制御信号ＬＤＩＭおよびライン二度読み制御
信号ＬＩＮＣが供給される。そして、アドレスコントロ
ール回路１０８からは、出力ビデオ信号の方式に応じ
て、同期信号ＲＨＤ，ＲＶＤおよび制御信号ＬＤＩＭ，
ＬＩＮＣに基づいて変換時等に使用される水平クリア信
号ＣＨＣＲ１，ＣＨＣＲ２、垂直クリア信号ＣＶＣＲ
１，ＣＶＣＲ２、インクリメント信号ＣＩＮＣ１，ＣＩ
ＮＣ２が出力される（図９および図１０参照）。

【０１８１】これら水平クリア信号ＣＨＣＲ１，ＣＨＣ
Ｒ２、垂直クリア信号ＣＶＣＲ１，ＣＶＣＲ２、インク
リメント信号ＣＩＮＣ１，ＣＩＮＣ２は切換スイッチ１
１２のＨ側の固定端子に供給される。この切換スイッチ
１１２のＬ側の固定端子には、書き込みアドレスコント
ロール回路８１（図３０参照）より出力される非変換時
等に使用される水平クリア信号ＴＨＣＲ１，ＴＨＣＲ
２、垂直クリア信号ＴＶＣＲ１，ＴＶＣＲ２、インクリ
メント信号ＴＩＮＣ１，ＴＩＮＣ２が供給される。

【０１８２】切換スイッチ１１２には同期セレクト回路
９２（図３０参照）より出力される同期セレクト信号Ｓ
ＳＥＬが切換制御信号として供給され、変換時等でセレ
クト信号ＳＳＥＬがハイレベル「Ｈ」であるときはＨ側
に接続され、非変換時等でセレクト信号ＳＳＥＬがロー
レベル「Ｌ」であるときＬ側に接続される。切換スイッ
チ１１２より出力される水平クリア信号ＨＣＬＲ１，Ｈ
ＣＬＲ２、垂直クリア信号ＶＣＬＲ１，ＶＣＬＲ２、イ
ンクリメント信号ＩＮＣ１，ＩＮＣ２はそれぞれフィー
ルドメモリ１９に供給される（図１参照）。ただし、水
平クリア信号ＨＣＬＲ１，ＨＣＬＲ２は同一タイミング
であるため共通信号ＨＣＬＲとしてメモリ１９に供給さ
れ、同様にインクリメント信号ＩＮＣ１，ＩＮＣ２は同
一タイミングであるため共通信号ＩＮＣとしてメモリ１
９に供給される。

【０１８３】上述したように入力ビデオ信号がＮＴＳＣ
方式で出力ビデオ信号がＰＡＬ方式であって５２５ライ
ンから６２５ラインに変換する場合は５ラインに１ライ
ンの割合で二度読みが行なわれ、逆に入力ビデオ信号が
ＰＡＬ方式で出力ビデオ信号がＮＴＳＣ方式であって６
２５ラインから５２５ラインに変換する場合は６ライン
に１ラインの割合で間引きが行なわれる。

【０１８４】アドレスコントロール回路１０８からは、
出力ビデオ信号がＰＡＬ方式であるときは出力ラインの
６ライン周期のいずれのラインにあるかを示すと共に、
出力ビデオ信号がＮＴＳＣ方式であるときは出力ライン
の５ライン周期のいずれのラインにあるかを示す３ビッ
トのラインアドレス信号ＬＡＤが出力される。

【０１８５】次に、図３２を使用して、係数ＲＯＭ２８
Ｙ1，２８Ｙ2（図２参照）に供給される係数コントロー
ルデータＣＦＤ１，ＣＦＤ２等の発生回路について説明
する。同図において、１２０は係数コントロールデータ
ＣＦＤ１，ＣＦＤ２が予め格納された係数コントロール
ＲＯＭである。このＲＯＭ１２０には、読み出しアドレ
スコントロール回路１０８（図３１参照）より出力され
る３ビットのラインアドレスＬＡＤおよび読み出しタイ
ミング発生回路１０７（図３１参照）より出力されるフ
ィールド識別信号Ｒo/e、変換／非変換判別回路９０
（図３０に図示）より出力される変換指示信号ＣＯＮ
Ｖ、出力ビデオ信号がＮＴＳＣ方式であるかＰＡＬ方式
であるかを示す方式識別信号Ｒn/pが供給される。

【０１８６】また、フィールドメモリ１９より出力され
る読み出しデータＲＤＡＴＡ１，ＲＤＡＤＡ２はＩＤラ
ッチ回路１２１に供給される。ＩＤラッチ回路１２１で
は読み出しデータＲＤＡＴＡ１，ＲＤＡＴＡ２より、そ
れぞれ読み出しラインが書き込み時に奇数フィールドラ
インであるか偶数フィールドラインであるかを示すＩＤ
データＯＤＤ／ＥＶＥＮがラッチされる。

【０１８７】ＩＤラッチ回路１２１より出力されるデー
タＷo/e1（読み出しデータＲＤＡＴＡ１よりラッチされ
たＩＤデータＯＤＤ／ＥＶＥＮ）およびデータＷo/e2
（読み出しデータＲＤＡＴＡ２よりラッチされたＩＤデ
ータＯＤＤ／ＥＶＥＮ）はエクスクルーシブオア回路
（以下「ＥＸ−ＯＲ回路」という）１２２に供給され
る。ＥＸ−ＯＲ回路１２２からは、読み出しラインが奇
数フィールドラインから偶数フィールドラインあるいは
偶数フィールドラインから奇数フィールドラインに変化
するときハイレベル「Ｈ」の信号が出力され、この信号
はフィールド反転の開始ライン検出信号ＯＳＴＲとして
ＲＯＭ１２０に供給される。

【０１８８】また、ＩＤラッチ回路１２１より出力され
るデータＷo/e1はＥＸ−ＯＲ回路１２３に供給される。
このＥＸ−ＯＲ回路１２３にはフィールド識別信号Ｒo/
eも供給される。ＥＸ−ＯＲ回路１２３からは、読み出
し側のフィールドと、読み出しラインの書き込み時のフ
ィールドとが一致せずフィールド反転が生じたときはハ
イレベル「Ｈ」となるフィールド反転判別信号ＦＣＯＭ
Ｐが出力され、この判別信号ＦＣＯＭＰはＲＯＭ１２０
に供給される。

【０１８９】また、ＥＸ−ＯＲ回路１２３より出力され
るフィールド反転判別信号ＦＣＯＭＰはフィールド識別
信号Ｒo/eと共にアンド回路１２４に供給される。そし
て、アンド回路１２４からはフィールド反転が奇数フィ
ールドから偶数フィールドに反転したのか、あるいは偶
数フィールドから奇数フィールドに反転したのかを示す
反転状態識別信号ＯＥ／ＥＯが出力され、この識別信号
ＯＥ／ＥＯはＲＯＭ１２０に供給される。

【０１９０】そして、ＲＯＭ１２０からは、供給される
種々の信号に基づいて、上述したように方式を変換する
か否か、出力ビデオ信号の方式がＮＴＳＣ方式であるか
ＰＡＬ方式であるか、フィールド反転が発生したか否
か、フィールド反転でどのフィールドからどのフィール
ドになったか等に応じて、係数ＲＯＭ２８Ｙ1，２８Ｙ2
に供給される係数コントロールデータＣＦＤ１，ＣＦＤ
２が出力されると共に、読み出しアドレスコントロール
回路１０８（図３１参照）に供給されるライン間引き制
御信号ＬＤＩＭ、ライン二度読み制御信号ＬＩＮＣが出
力される。

【０１９１】次に、スチルモードについて説明する。ス
チルモードのときはモード判別回路９１にスチルモード
識別信号ＳＳＴＬとしてハイレベル「Ｈ」の信号が供給
される。そのため、モード判別回路９１より出力される
モード識別信号ＳＭＯＤはスチルモードを示すものとな
り、書き込みイネーブル制御回路９４より出力される書
き込みイネーブル信号ＷＥはハイレベル「Ｈ」の信号と
なる。

【０１９２】したがって、フィールドメモリ１９（図１
参照）への書き込みが禁止されるので、メモリ１９内の
データは変化せず、読み出しデータＲＤＡＴＡ１，ＲＤ
ＡＴＡ２として各フィールド毎に同一データが繰り返し
出力される。そのため、出力ビデオ信号としてスチル画
像用のものが得られることとなる。

【０１９３】上述したように本例においては、スチルモ
ード時には読み出し側クロックＲＣＫとして発振回路１
００（図３１参照）からのＰＡＬ方式の４ｆscの周波数
を有するクロックＲＣＬＫが使用される。方式の変換時
には最初からこのクロックＲＣＬＫが使用されるので同
期信号の乗せ替えは必要ないが、非変換時には同期信号
の乗せ替えが必要となる。そのため、通常動作状態から
スチルモードに入る場合、変換時には同期信号の乗せ替
えの必要がないので垂直同期信号は乱れないが、非変換
時には同期信号の乗せ替えが必要となるので垂直同期信
号が乱れて画面にいわゆるＶガタを生じることになる。

【０１９４】本例においては、通常動作状態からスチル
モードに入る場合には、モード変化検出回路９３（図３
０参照）より非変換時で通常動作状態からスチルモード
に変化する場合に書き込み側の内部垂直同期信号ＩＮＴ
ＶＤに同期してモード変化検出パルスＰＣＨＭが出力さ
れ、これによって読み出し側の水平カウンタ１０３およ
び垂直カウンタ１０４（図３１参照）がリセットされ
る。したがって、通常動作状態からスチルモードに入る
場合でも垂直同期信号が乱れることがなく、Ｖガタの発
生を防止することができる。なお、通常動作状態から後
述するＪＯＧモード（スローモード、キュー／レビュー
モード）に入る場合においても同様の処理が行なわれ
る。

【０１９５】次に、入力ビデオ信号がＶＴＲの再生信号
であって、ＶＴＲがキュー（早送り再生）モードあるい
はレビュー（巻戻し再生）モードである場合について説
明する。キュー／レビューモードのときはモード判別回
路９１にＪＯＧモード識別信号ＳＪＯＧとしてハイレベ
ル「Ｈ」の信号が供給される。そのため、モード判別回
路９１より出力されるモード識別信号ＳＭＯＤはＪＯＧ
モードを示すものとなる。

【０１９６】書き込みイネーブル制御回路９４では、再
生ＲＦ信号のエンベロープ検出信号ＥＮＶＤＥＴに基づ
いて、ノイズ部分でハイレベル「Ｈ」となり、信号部分
でローレベル「Ｌ」となる書き込みイーブル信号ＷＥが
出力される。図３３Ｄはキューモード（６倍速）におけ
る書き込みイネーブル信号ＷＥを示している。なお、図
３３ＡはＲＦスイッチングパルスＲＦＳＷＰ、同図Ｂは
再生ＲＦ信号を示している。また、同図Ｃはノイズ部分
でハイレベル「Ｈ」となり、信号部分でローレベル
「Ｌ」となるエンベロープ検出信号ＥＮＶＤＥＴであ
る。これにより、フィールドメモリ１９（図１に図示）
には信号部分のみが書き込まれることとなる。

【０１９７】ところで、一般にＶＴＲのキュー／レビュ
ーモードでは、ノイズバーの位置を奇数フィールドおよ
び偶数フィールドで同じ位置に固定し、見かけ上ノイズ
バーの本数を半分にするために奇数倍速を採用してい
る。図３４Ａは、キューモード（４倍速）のテープパタ
ーンとヘッドトレースの関係を示しており、Ａ0，Ｂ0，
Ａ1，Ｂ1，・・・はそれぞれ１トラックに該当し、破線
ａは通常再生時のヘッドトレース、実線ｂはキューモー
ドのヘッドトレースを示している。また、同図ＢはＲＦ
スイッチングパルスＲＦＳＷＰと再生ＲＦ信号の関係を
示しており、同図Ｃは表示画面を示している。

【０１９８】これに対して、図３５Ａはキューモード
（３倍速）のテープパターンとヘッドトレースの関係を
示しており、Ａ0，Ｂ0，Ａ1，Ｂ1，・・・の方形部分は
それぞれ１トラックに該当し、破線ａは通常再生時のヘ
ッドトレース、実線ｂはキューモードのヘッドトレース
を示している。また、同図ＢはＲＦスイッチングパルス
ＲＦＳＷＰと再生ＲＦ信号の関係を示しており、同図Ｃ
は表示画面を示している。

【０１９９】なお、詳細説明は省略するが、周知のよう
にテープ上には隣接する傾斜記録トラックのアジマスが
異なるように記録され、再生時にはほぼ１８０°の角間
隔をもって配設されると共に上述の記録アジマスに対応
するアジマスを有する第１および第２の磁気ヘッドでも
って傾斜記録トラックより交互に信号再生が行なわれ
る。上述したＡ0，Ａ1，・・・とＢ0，Ｂ1，・・・の部
分は互いに記録アジマスを異にしている。

【０２００】上述したように本例においては、書き込み
イネーブル信号ＷＥの制御によってフィールドメモリ１
９（図１に図示）に信号部分のみが書き込まれるため、
ＶＴＲではキュー／レビューモードを奇数倍速としてノ
イズバーの位置を奇数フィールドおよび偶数フィールド
で異ならせることで、２フィールドでもってノイズバー
のない１画面を構成することが可能となる。

【０２０１】なお、書き込みイネーブル制御回路９４に
供給されるエンベロープ検出信号ＥＮＶＤＥＴは再生Ｒ
Ｆ信号を所定の閾値と比較することで得ることができる
が、書き込みタイミングが固定となるようにＲＦスイッ
チングパルスＲＦＳＷＰを基準にしてマイコン（図示せ
ず）で形成することもできる。書き込みタイミングが一
定となることで、落ち着きのある画面を得ることができ
る。

【０２０２】この場合、マイコンからはキュー／レビュ
ーモードの速度に応じて、予め設定されたタイミングで
ローレベル「Ｌ」となるエンベロープ検出信号ＥＮＶＤ
ＥＴが出力される。図３６Ｃはキューモード（６倍速）
の場合にマイコンより出力されるエンベロープ検出信号
ＥＮＶＤＥＴを示している。同図ＡはＲＦスイッチング
パルスＲＦＳＷＰ、同図Ｂは再生ＲＦ信号である。

【０２０３】例えば、予め設定しておくタイミングはヘ
ッド幅とテープのトラック幅が同じでトラッキングが最
適であるときの設定値である。そのため、ヘッド幅に対
してトラック幅が異なるテープやトラッキングがずれた
テープを再生したときは設定値が不適となってＳ／Ｎが
悪化したり、ノイズバーが取りきれない場合があるが、
このような場合には図３６ＣにおけるＴ1，Ｔ2，Ｔ3の
時間をマイコンで調節すればよい。

【０２０４】ところで、キュー／レビューモードでは、
テープ上のヘッドトレース位置の関係から１フィールド
におけるライン数が増減することが知られている。すな
わち、キューモードではライン数が増加し、レビューモ
ードではライン数が減少し、倍速数が高いほど顕著とな
る。上述したようにキューモード時にはライン数が減少
していくので、そのままフィールドメモリ１９（図１に
図示）の書き込み、読み出しを経て正規のライン数に対
応した同期信号を付加した場合、フィールドの最後でデ
ータが足りなくなる。

【０２０５】図３７Ａはキューモードにおけるフィール
ドメモリ１９上の書き込みデータの状態を示しており、
正規ライン数のデータに対してｎライン分のデータ（斜
線図示部分）が不足する。ｎは倍速数によって変化す
る。図３７Ｂは同期信号が付加された後の出力ビデオ信
号を示しており、データの不足部分ではノイズとなる。
そのため、例えばテレビモニタ側では垂直同期信号がい
くつも入った状態として動作し、縦ゆれを発生するおそ
れがある。

【０２０６】本例においては、上述したように立ち上が
りエッジ検出回路９５（図３０参照）で書き込みイネー
ブル信号ＷＥの立ち上がりエッジが検出され、内部水平
同期信号ＩＮＴＨＤに同期して例えば１水平期間幅のエ
ッジ検出パルスＰＲＥＤが切換スイッチ８５に供給され
る。そのため、書き込みイネーブル信号ＷＥの立ち上が
りエッジが検出された後の１ラインだけインクリメント
回路８４より出力される２個のインクリメント信号が切
換スイッチ８５を介してフィールドメモリ１９にインク
リメント信号ＩＮＣ０として供給される。

【０２０７】したがって本例においては、書き込み状態
（書き込みイネーブル信号ＷＥがローレベル「Ｌ」）か
ら禁止状態に切り換わる毎に書き込み垂直方向のアドレ
スが２個増加されるため（通常は１個）、フィールドの
最後のデータが順次後ろにずれ、出力ビデオ信号のノイ
ズとなっている部分（図３７Ｂ参照）にデータが入るよ
うになる。これにより、上述した縦ゆれの発生を防止す
ることができる。

【０２０８】図３８を使用して上述したキューモードで
の縦ゆれの防止動作をさらに説明する。例えば、ｈライ
ンの次のｈ＋１ラインに書き込まれるところを垂直方向
のアドレスが２個増やされてｈ＋２ラインに書き込まれ
る。このようなことを繰り返されることで、１フィール
ド中の切り換え点（書き込み状態から禁止状態への切り
換え点）の数だけメモリ１９上の垂直方向の書き込みア
ドレスが後ろにずれることになる。なお、切り換え点で
垂直方向のアドレスが２個増加されることで、データの
更新されないライン（ｈ＋１，ｉ＋１，ｊ＋１）が発生
するが、実際にはテープ走行に変動があるので各フィー
ルドで同一ラインとなることはなく、画面上にノイズと
なって現れることはない。

【０２０９】なお、上述したようにレビューモードでは
１フィールドのライン数が増える方向にあるが、本例に
おいてはレビューモードでも立ち上がりエッジ検出回路
９５（図３０参照）よりエッジ検出パルスＰＲＥＤが出
力され、キューモードと同様に垂直方向のアドレス制御
が行なわれる。レビューモードではこのようなアドレス
制御をしなくてもよく、さらにはキューモードとは逆に
書き込み状態から禁止状態に切り換わる毎に垂直方向の
アドレスの増加をなくし、垂直方向への画像の伸びを少
なくなるようにしてもよい。

【０２１０】また、キュー／レビューモードでは、ノイ
ズバーの部分でＡＦＣ動作が乱れるため、ノイズバー以
外の部分にも影響を与えることになる。このまま、フィ
ールドメモリ１９に書き込んでも再生したときにスキュ
ーを生じることとなる。

【０２１１】そこで本例においては、比較禁止回路７５
（図２４参照）にエンベロープ検出信号ＥＮＶＤＥＴが
供給され、このエンベロープ検出信号ＥＮＶＤＥＴがハ
イレベル「Ｈ」の期間、すなわちノイズバーの部分では
比較禁止回路７５よりハイレベル「Ｈ」の比較禁止信号
ＣＭＰＩＢが出力され、位相差検出回路６６，６７は比
較禁止状態とされる。

【０２１２】一方、エンベロープ検出信号ＥＮＶＤＥＴ
がローレベル「Ｌ」の期間、すなわちノイズバー以外の
部分にあっては位相差検出回路６６，６７で比較動作が
行なわれると共に、ＪＯＧ水平リセット回路６２（図２
４参照）より出力されるリセットパルスでもって水平カ
ウンタ６９が強制的にリセットされる。これにより、ノ
イズバーの部分ではエラー信号がノイズバーによる影響
を受けずに安定すると共に、信号のある部分では水平カ
ウンタ６９を外部水平同期信号（基準水平同期信号ＲＥ
ＦＨＤ）に強制的に同期させるため、フィールドメモリ
１９にデータを安定して書き込むことができる。

【０２１３】なお、垂直方向に関しても、ＪＯＧモード
では垂直同期信号発生回路７３（図２４参照）でＲＦス
イッチングパルスＲＦＳＷＰより形成される垂直同期信
号で垂直カウンタ７０がリセットされる。これにより、
垂直方向の書き込み位置の安定化を図ることができる。

【０２１４】なお、図３３Ｅはキューモードにおける水
平カウンタ６９へのリセットパルス、同図Ｆは垂直カウ
ンタ７０へのリセットパルス、同図Ｇは垂直方向に関す
る比較禁止パルスＣＭＰＩＢを示している。この場合、
上述せずも垂直カウンタ７０にリセットパルスが供給さ
れる部分では、比較禁止パルスＣＭＰＩＢがハイレベル
「Ｈ」とされ、書き込みイネーブル信号ＷＥがローレベ
ル「Ｌ」で書き込み状態にあっても位相差検出回路６
６，６７では比較禁止状態とされる。

【０２１５】図３９Ｄは、垂直方向に関して比較区間
（図３３Ｇの比較禁止信号ＣＭＰＩＢがローレベル
「Ｌ」）にある場合の水平方向に関する比較禁止信号Ｃ
ＭＰＩＢの状態を示している。なお、同図Ａは基準水平
同期信号ＲＥＦＨＤ、同図Ｂは内部水平同期信号ＩＮＴ
ＨＤ、同図Ｃは水平カウンタ６９へのリセットパルスを
示している。また、図４０Ｄは、垂直方向に関して比較
禁止区間（図３３Ｇの比較禁止信号ＣＭＰＩＢがハイレ
ベル「Ｈ」）にある場合の水平方向に関する比較禁止信
号ＣＭＰＩＢの状態を示している。なお、同図Ａは基準
水平同期信号ＲＥＦＨＤ、同図Ｂは内部水平同期信号Ｉ
ＮＴＨＤ、同図Ｃは水平カウンタ６９へのリセットパル
スを示している。

【０２１６】ところで、図４１は、例えばＶＴＲにおい
てＰＡＬ方式のＬＰモード（２倍モード）における記録
トラックパターンを示している。この場合、いわゆるＨ
並べが行われておらず、同一の記録アジマスである１ト
ラックおきの記録トラックの間では０．５Ｈのずれがあ
る。そのため、キュー／レビューモードの場合に、再生
信号の水平同期信号に不連続が生じ、ＡＦＣ動作が行な
われると表示画面は図４２Ａに示すように水平方向に画
像が流れるが、ＡＦＣ動作が行なわれなければ表示画面
は同図Ｂに示すようになる。

【０２１７】本例においては、上述したように信号のあ
る部分では水平カウンタ６９を外部水平同期信号（基準
水平同期信号ＲＥＦＨＤ）で強制的にリセットするた
め、フィールドメモリ１９の正規位置に各ラインのビデ
オデータを安定して書き込むことができ、再生信号の水
平同期信号が不連続になっても表示画面に画像歪が生じ
ることを防止できる。すなわち、図４３ＡおよびＢに示
すように０．５Ｈずれても上述したように水平カウンタ
６９を水平同期信号ＲＥＦＨＤに同期させてリセットす
ることで、図４４に示すように双方のラインの書き込み
データＷＤＡＴＡともメモリ１９の正規位置に書き込む
ことができる。

【０２１８】次に、入力ビデオ信号がＶＴＲのスローモ
ード時における再生信号である場合を説明する。この場
合、ＶＴＲのスローモードは間欠送り方式であるとす
る。本例においては、テープ走行停止後でサーボが安定
した後に１フィールド期間のパルス幅を有する書き込み
パルスがエンベロープ検出信号ＥＮＶＤＥＴとして書き
込みイネーブル制御回路９４（図３０参照）に供給され
る（図４５Ｃに図示）。そのため、フィールドメモリ１
９にはテープが止まっているときに１フィールド分の書
き込みデータＷＤＡＴＡが書き込まれ、そのメモリ１９
からは非同期でデータが読み出されて出力ビデオ信号が
得られるため、従来の間欠送り方式のスローモード時に
生じていた画ゆれやノイズの発生を防止することができ
る。

【０２１９】なお、図４５Ａは１／５倍速のスローモー
ド時におけるキャプスタンモータのオン信号ＣＡＰＯＮ
であり、そのローレベル「Ｌ」部分でＶＴＲのキャプス
タンモータ（図示せず）がオンとされてテープが走行制
御される。また、同図ＢはＲＦスイッチングパルスＲＦ
ＳＷＰ、同図Ｄは書き込みイネーブル信号ＷＥを示して
いる。

【０２２０】また、本例においては、上述したようにク
ランプ回路３（図１参照）に書き込みタイミング発生回
路８２（図３０参照）よりクランプパルスＹＣＬＰが供
給されてペデスタルクランプが行なわれるが、入力ビデ
オ信号がＶＴＲのＪＯＧモード時の再生信号である場合
は、再生ＲＦ信号のうちでＳ／Ｎのよいところでのみク
ランプパルスＹＣＬＰが発生される。このようにクラン
プパルスＹＣＬＰを発生させるため、図３０には図示せ
ずもタイミング発生回路８２に再生ＲＦ信号のエンベロ
ープ検出信号ＥＮＶＤＥＴが供給され、そのローレベル
「Ｌ」部分でのみクランプパルスＹＣＬＰが発生され
る。これにより、クランプ回路３ではノイズバーの部分
でクランプ動作が行われないので、クランプ電圧の乱れ
を防止することができる。

【０２２１】しかし、エンベロープ検出信号ＥＮＶＤＥ
Ｔのハイレベル「Ｈ」の期間があまり長くなるときは、
クランプ回路３ではクランプ電圧を保持しきれなくな
る。例えば、１／１０倍速のスローモードでは、エンベ
ロープ信号ＥＮＶＤＥＴのローレベル「Ｌ」の期間が１
フィールドに対してハイレベル「Ｈ」の期間が１９フィ
ールドであるので、クランプしきれなくなって時間が経
つと画像が乱れてくる。そこで本例においては、図示せ
ずもペデスタルクランプにシンクチップクランプが併用
され、クランプパルスＹＣＬＰでペデスタルクランプが
行なわれないときはシンクチップクランプが働くように
される。この場合、シンクチップクランプ電圧は、ペデ
スタルクランプ電圧に対してシンクレベルを差し引いた
値に設定される。

【０２２２】なお、上述実施例はＮＴＳＣ方式とＰＡＬ
方式の間の方式変換を可能としたものであるが、この発
明は一般に５２５／６０系と６２５／５０系との間での
方式変換に適用でき、さらにはライン数およびフィール
ド数が異なる他の方式間の変換にも同様に適用できるこ
とは勿論である。

【０２２３】また、上述実施例はテレビジョン方式変換
装置に適用したものであるが、その他のビデオ信号出力
機器にも同様に適用でき、使い勝手を向上させることが
できる。

【０２２４】

【発明の効果】第１の発明によれば、バースト信号と変
調クロマ信号とが別個に出力されるので、例えばミック
スアンプで合成して搬送色信号を得る際にミックス比を
変化させるだけで容易にゲインコントロールを行うこと
ができ、またミックスアンプに供給されるバースト信号
または変調クロマ信号のどちらかの経路に移相器を挿入
することで容易に色相コントロールを行うことができ
る。すなわち、回路構成の複雑化を招くことなく、ゲイ
ンコントロールおよび色相コントロールを行うことがで
きる利益がある。

【０２２５】第２の発明によれば、バースト信号と変調
クロマ信号とが別個に出力されるので、例えばミックス
アンプで合成して搬送色信号を得る際にミックス比を変
化させるだけで容易にゲインコントロールを行うことが
でき、またミックスアンプに供給されるバースト信号ま
たは変調クロマ信号のどちらかの経路に移相器を挿入す
ることで容易に色相コントロールを行うことができ、テ
レビジョン方式変換装置としての使い勝手を向上させる
ことができる。

【図面の簡単な説明】

【図１】この発明の実施例の構成（１／３）を示すブロ
ック図である。

【図２】この発明の実施例の構成（２／３）を示すブロ
ック図である。

【図３】この発明の実施例の構成（３／３）を示すブロ
ック図である。

【図４】メモリの書き込み側の信号処理を説明するため
の図である。

【図５】メモリに書き込まれる範囲（ＮＴＳＣ方式、Ｐ
ＡＬ方式）を説明するための図である。

【図６】各ラインの書き込みデータＷＤＡＴＡの構成を
示す図である。

【図７】フィールドメモリの構成を示すブロック図であ
る。

【図８】フィールドメモリの書き込み動作を説明するた
めの図である。

【図９】フィールドメモリの読み出し動作を説明するた
めの図である。

【図１０】フィールドメモリの読み出し動作を説明する
ための図である。

【図１１】ラインオフセットサブサンプリングを説明す
るための図である。

【図１２】ラインオフセットサブサンプリングによる高
域成分の再現を説明するための図である。

【図１３】ライン内挿およびインターレース内挿を説明
するための図である。

【図１４】ライン内挿およびインターレース内挿を説明
するための図である。

【図１５】輝度系（読み出し側）の構成を示すブロック
図である。

【図１６】輝度系（読み出し側）に配されるハイパスフ
ィルタおよびローパスフィルタの特性を示す図である。

【図１７】輝度系（読み出し側）に構成されるローパス
フィルタの特性を示す図である。

【図１８】輝度系（読み出し側）に構成されるローパス
フィルタの特性を示す図である。

【図１９】ライン内挿とサブサンプリングによる信号の
再現を説明するための図である。

【図２０】クロマエンコーダの色変調動作を説明するた
めの図である。

【図２１】クロマ非同期回路の構成を示すブロック図で
ある。

【図２２】クロマ非同期回路の動作を説明するための図
である。

【図２３】セレクトパルスのタイミングを説明するため
の図である。

【図２４】書き込み側クロックの発生回路の構成を示す
ブロック図である。

【図２５】位相比較タイミングを説明するための図であ
る。

【図２６】位相比較タイミングを説明するための図であ
る。

【図２７】電圧制御発振器の発振特性を示す図である。

【図２８】読み出し側の有効映像信号期間を説明するた
めの図である。

【図２９】書き込み側の有効映像信号期間を説明するた
めの図である。

【図３０】書き込み側／読み出し側の制御回路の構成を
示すブロック図である。

【図３１】書き込み側／読み出し側の制御回路の構成を
示すブロック図である。

【図３２】係数コントロールデータの発生回路の構成を
示すブロック図である。

【図３３】キューモードにおける書き込み制御等を説明
するための図である。

【図３４】キューモード（４倍速）のテープパターンと
ヘッドトレースの関係等を示す図である。

【図３５】キューモード（３倍速）のテープパターンと
ヘッドトレースの関係等を示す図である。

【図３６】キュー／レビューモードにおけるマイコンに
よるエンベロープ検出信号の形成を説明するための図で
ある。

【図３７】キューモードにおけるメモリ上の書き込みデ
ータの状態等を示す図である。

【図３８】キューモードでの縦ゆれの防止動作を説明す
るための図である。

【図３９】水平方向に関する比較禁止信号（垂直方向に
関して比較区間）を説明するための図である。

【図４０】水平方向に関する比較禁止信号（垂直方向に
関して比較禁止区間）を説明するための図である。

【図４１】ＰＡＬ方式のＬＰモード時の記録トラックパ
ターンを示す図である。

【図４２】Ｈ並びされていない場合のキュー／レビュー
モード時の表示画面を示す図である。

【図４３】キュー／レビューモード時の再生信号の水平
同期信号のずれを示す図である。

【図４４】キュー／レビューモードで水平同期信号にず
れがある場合のメモリの書き込み状態を示す図である。

【図４５】間欠送り方式の１／５倍速のスローモード時
の書き込みイネーブル信号等を示す図である。

【図４６】ライン数変換の説明のための図である。

【図４７】フィールド数変換の説明のための図である。

【図４８】フィールド内およびフレーム内のライン数変
換を説明するための図である。

【符号の説明】

１，７ 入力端子 ３，１３Ｒ，１３Ｂ クランプ回路 ４，１５ Ａ／Ｄコンバータ ６，１７，１８ マルチプレクサ ８ クロマデコーダ １４Ｒ，１４Ｂ 接続スイッチ １９ フィールドメモリ ２１Ｙ1，２１Ｙ2，４１Ｒ1，４１Ｒ2，４１Ｂ1，４１
Ｂ2 ラッチ回路 ２２Ｙ1，２２Ｙ2 ハイパスフィルタ ２３，４４Ｒ，４４Ｂ，４６Ｒ，４６Ｂ，４７Ｒ，４７
Ｂ 切換スイッチ ２４，２９，４３Ｒ，４３Ｂ 加算器 ２５Ｙ1，２５Ｙ2， 遅延回路 ２６Ｙ1，２６Ｙ2 減算器 ２８Ｙ1，２８Ｙ2 係数ＲＯＭ ３６，５４Ｒ，５４Ｂ Ｄ／Ａコンバータ ３７，５５Ｒ，５５Ｂ 出力端子 ４２Ｒ1，４２Ｒ2，４２Ｂ1，４２Ｂ2 アップコンバー
ト回路 ４８Ｒ，４８Ｂ バーストレベル回路 ４９ クロマ非同期回路 ５０ クロマエンコーダ ６２ ＪＯＧ水平リセット回路 ６５ ハーフＨキラー回路 ６６，６７ 位相差検出回路 ６８ 電圧制御発振器 ６９ 書き込み側の水平カウンタ ７０ 読み出し側の水平カウンタ ７１ 外部垂直リセット回路 ７３ 垂直同期信号発生回路 ７４ 外部水平リセット回路 ７５ 比較禁止回路 ７６ 位相比較回路 ７７，７９ ローパスフィルタ（反転アンプ） ８１ 書き込みアドレスコントロール回路 ８２ 書き込みタイミング発生回路 ８３，８４ インクリメント回路 ９０ 変換／非変換判別回路 ９１ モード判別回路 ９２ 同期セレクト回路 ９３ モード変化検出回路 ９４ 書き込みイネーブル制御回路 ９５ 立ち上がりエッジ検出回路 １０３ 読み出し側の水平カウンタ １０４ 読み出し側の垂直カウンタ １０７ 読み出しタイミング発生回路 １０８ 読み出しアドレスコントロール回路 １０９，１２１ ＩＤラッチ回路 １２０ 係数コントロールＲＯＭ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭54−155724（ＪＰ，Ａ) 特開 平２−270488（ＪＰ，Ａ) 特開 平３−201895（ＪＰ，Ａ) 特開 平４−310093（ＪＰ，Ａ) 特開 平５−268638（ＪＰ，Ａ) 実開 昭56−165470（ＪＰ，Ｕ) 実開 昭63−97982（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 9/44 - 9/78 H04N 7/00 - 7/088 H04N 11/00 - 11/22

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 搬送色信号よりバースト信号及び変調ク
   ロマ信号を分離する信号分離手段と、分 離された上記バースト信号と上記変調クロマ信号とを
   合成するミックスアンプからなる信号合成手段と、 上記ミックスアンプに供給される上記バースト信号また
   は上記変調クロマ信号のいずれかの経路に移送器を挿入
   する移送器の挿入手段とを有し、 上記ミックスアンプで合成して搬送色信号を得る際にミ
   ックス比を変化させることでゲインコントロールを行う
   と共に、 上記ミックスアンプに供給される上記バースト信号また
   は上記変調クロマ信号のいずれかの経路に上記移送器を
   挿入することで色相コントロールを行う ことを特徴とす
   る色信号出力回路。
2. 【請求項２】 メモリに第１の方式の入力ビデオ信号を
   構成するビデオデータを順次書き込むと共に、上記メモ
   リより上記書き込み動作とは非同期で上記ビデオデータ
   を読み出すことでライン数およびフィールド数を変換し
   て上記第１の方式とは異なる第２の方式の出力ビデオ信
   号を得るテレビジョン方式変換装置において、 上記メモリの読み出し側の色信号系に配されたバースト
   信号および変調クロマ信号よりなる搬送色信号を形成す
   る色変調手段と、 上記色変調手段より出力される搬送色信号より上記バー
   スト信号および変調クロマ信号を分離する信号分離手段
   と、分 離された上記バースト信号と上記変調クロマ信号とを
   合成するミックスアンプからなる信号合成手段と、 上記ミックスアンプに供給される上記バースト信号また
   は上記変調クロマ信号のいずれかの経路に移送器を挿入
   する移送器の挿入手段とを有し、 上記ミックスアンプで合成して搬送色信号を得る際にミ
   ックス比を変化させることでゲインコントロールを行う
   と共に、 上記ミックスアンプに供給される上記バースト信号また
   は上記変調クロマ信号のいずれかの経路に上記移送器を
   挿入することで色相コントロールを行う ことを特徴とす
   るテレビジョン方式変換装置。