JP3448493B2 - 液晶駆動集積回路 - Google Patents
液晶駆動集積回路Info
- Publication number
- JP3448493B2 JP3448493B2 JP35178298A JP35178298A JP3448493B2 JP 3448493 B2 JP3448493 B2 JP 3448493B2 JP 35178298 A JP35178298 A JP 35178298A JP 35178298 A JP35178298 A JP 35178298A JP 3448493 B2 JP3448493 B2 JP 3448493B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- liquid crystal
- integrated circuit
- drive integrated
- reference voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、表示コントラスト
の調整が可能な液晶駆動集積回路に関する。
の調整が可能な液晶駆動集積回路に関する。
【０００２】
【従来の技術】図５は従来の液晶駆動集積回路を使用し
た表示コントラスト調整方法を示す回路ブロック図であ
る。
た表示コントラスト調整方法を示す回路ブロック図であ
る。
【０００３】図５において、液晶パネル（１０１）は、
複数のセグメント電極及び複数のコモン電極をマトリク
ス配置して形成されるものである。液晶パネル（１０
１）における複数のセグメント電極及び複数のコモン電
極は各々セグメント駆動信号及びコモン駆動信号が印加
され、セグメント駆動信号及びコモン駆動信号の電位差
が特定値以上となるマトリクス交点のみが点灯する。
複数のセグメント電極及び複数のコモン電極をマトリク
ス配置して形成されるものである。液晶パネル（１０
１）における複数のセグメント電極及び複数のコモン電
極は各々セグメント駆動信号及びコモン駆動信号が印加
され、セグメント駆動信号及びコモン駆動信号の電位差
が特定値以上となるマトリクス交点のみが点灯する。
【０００４】液晶駆動集積回路（１０２）は、液晶パネ
ル（１０１）を表示駆動するものである。液晶駆動集積
回路（１０２）において、４本の直列抵抗Ｒ１の各接続
点は、端子（１０３）〜（１０７）と接続される。端子
（１０３）はセグメント駆動信号及びコモン駆動信号の
波高値を定める基準電圧ＶＬＣＤ０が印加される端子で
あり、端子（１０７）は液晶駆動集積回路（１０２）の
構成素子全部を共通接地する端子である。従って、基準
電圧ＶＬＣＤ０と接地電圧Ｖｓｓとの間は４分割され、
端子（１０３）（１０４）（１０５）（１０６）（１０
７）の電圧は各々ＶＬＣＤ０，ＶＬＣＤ１，ＶＬＣＤ
２，ＶＬＣＤ３，Ｖｓｓとなる。コモン駆動回路（１０
８）は電圧ＶＬＣＤ０，ＶＬＣＤ１，ＶＬＣＤ３，Ｖｓ
ｓが印加されてコモン駆動信号を発生するものである。
コモン駆動信号は、液晶パネル（１０１）の点灯を指示
する時は、基準電圧ＶＬＣＤ０と接地電圧Ｖｓｓとの間
を変化し、液晶パネル（１０１）の消灯を指示する時
は、電圧ＶＬＣＤ１，ＶＬＣＤ３の間を変化する。即
ち、この場合、コモン駆動信号は１／４バイアス駆動波
形となる。一方、セグメント駆動回路（１０９）は電圧
ＶＬＣＤ０，ＶＬＣＤ２，Ｖｓｓが印加されてセグメン
ト駆動信号を発生するものである。セグメント駆動信号
は、液晶パネル（１０１）の点灯を指示する時は、基準
電圧ＶＬＣＤ０と接地電圧Ｖｓｓとの間を点灯指示用コ
モン駆動信号とは逆位相で変化し、液晶パネル（１０
１）の消灯を指示する時は、電圧ＶＬＣＤ２の状態のま
ま変動しない。基準電圧ＶＬＣＤ０は液晶パネル（１０
１）の表示コントラスト（点灯、消灯の表示差）を定め
るものである。即ち、基準電圧ＶＬＣＤ０を可変して、
コモン駆動信号及びセグメント駆動信号の振幅を変化さ
せることにより、液晶パネル（１０１）の表示コントラ
ストの最適化を図ることができる。
ル（１０１）を表示駆動するものである。液晶駆動集積
回路（１０２）において、４本の直列抵抗Ｒ１の各接続
点は、端子（１０３）〜（１０７）と接続される。端子
（１０３）はセグメント駆動信号及びコモン駆動信号の
波高値を定める基準電圧ＶＬＣＤ０が印加される端子で
あり、端子（１０７）は液晶駆動集積回路（１０２）の
構成素子全部を共通接地する端子である。従って、基準
電圧ＶＬＣＤ０と接地電圧Ｖｓｓとの間は４分割され、
端子（１０３）（１０４）（１０５）（１０６）（１０
７）の電圧は各々ＶＬＣＤ０，ＶＬＣＤ１，ＶＬＣＤ
２，ＶＬＣＤ３，Ｖｓｓとなる。コモン駆動回路（１０
８）は電圧ＶＬＣＤ０，ＶＬＣＤ１，ＶＬＣＤ３，Ｖｓ
ｓが印加されてコモン駆動信号を発生するものである。
コモン駆動信号は、液晶パネル（１０１）の点灯を指示
する時は、基準電圧ＶＬＣＤ０と接地電圧Ｖｓｓとの間
を変化し、液晶パネル（１０１）の消灯を指示する時
は、電圧ＶＬＣＤ１，ＶＬＣＤ３の間を変化する。即
ち、この場合、コモン駆動信号は１／４バイアス駆動波
形となる。一方、セグメント駆動回路（１０９）は電圧
ＶＬＣＤ０，ＶＬＣＤ２，Ｖｓｓが印加されてセグメン
ト駆動信号を発生するものである。セグメント駆動信号
は、液晶パネル（１０１）の点灯を指示する時は、基準
電圧ＶＬＣＤ０と接地電圧Ｖｓｓとの間を点灯指示用コ
モン駆動信号とは逆位相で変化し、液晶パネル（１０
１）の消灯を指示する時は、電圧ＶＬＣＤ２の状態のま
ま変動しない。基準電圧ＶＬＣＤ０は液晶パネル（１０
１）の表示コントラスト（点灯、消灯の表示差）を定め
るものである。即ち、基準電圧ＶＬＣＤ０を可変して、
コモン駆動信号及びセグメント駆動信号の振幅を変化さ
せることにより、液晶パネル（１０１）の表示コントラ
ストの最適化を図ることができる。
【０００５】基準電圧発生回路（１１０）は基準電圧Ｖ
ＬＣＤ０を端子（１０３）に印加させるものである。基
準電圧発生回路（１１０）において、抵抗（１１１）及
び可変抵抗（１１２）は電源Ｖｄｄ及び接地Ｖｓｓの間
に直列接続される。演算増幅器（１１３）は抵抗（１１
１）及び可変抵抗（１１２）の接続点電圧と等しい基準
電圧ＶＬＣＤ０を出力する。尚、４本の直列抵抗Ｒ１の
インピーダンスが液晶パネル（１０１）等の負荷インピ
ーダンスより大きい場合、電圧ＶＬＣＤ１，ＶＬＣＤ
２，ＶＬＣＤ３が確定しなくなる可能性が高い。それ
故、小なる出力インピーダンスを有する演算増幅器（１
１３）を使用する。また、端子（１０３）〜（１０７）
の間に抵抗を外部接続して４本の直列抵抗Ｒ１との並列
抵抗体を形成し、直列抵抗Ｒ１側のインピーダンスを低
下させる方法も適用可能である。基準電圧発生回路（１
１０）は外部コントローラから可変抵抗（１１２）の値
を変更する為の制御信号が供給される。従って、外部コ
ントローラの制御によって基準電圧ＶＬＣＤ０を変更
し、液晶パネル（１０１）の表示コントラストを調整し
ていた。
ＬＣＤ０を端子（１０３）に印加させるものである。基
準電圧発生回路（１１０）において、抵抗（１１１）及
び可変抵抗（１１２）は電源Ｖｄｄ及び接地Ｖｓｓの間
に直列接続される。演算増幅器（１１３）は抵抗（１１
１）及び可変抵抗（１１２）の接続点電圧と等しい基準
電圧ＶＬＣＤ０を出力する。尚、４本の直列抵抗Ｒ１の
インピーダンスが液晶パネル（１０１）等の負荷インピ
ーダンスより大きい場合、電圧ＶＬＣＤ１，ＶＬＣＤ
２，ＶＬＣＤ３が確定しなくなる可能性が高い。それ
故、小なる出力インピーダンスを有する演算増幅器（１
１３）を使用する。また、端子（１０３）〜（１０７）
の間に抵抗を外部接続して４本の直列抵抗Ｒ１との並列
抵抗体を形成し、直列抵抗Ｒ１側のインピーダンスを低
下させる方法も適用可能である。基準電圧発生回路（１
１０）は外部コントローラから可変抵抗（１１２）の値
を変更する為の制御信号が供給される。従って、外部コ
ントローラの制御によって基準電圧ＶＬＣＤ０を変更
し、液晶パネル（１０１）の表示コントラストを調整し
ていた。
【０００６】しかし、図５の場合、液晶駆動集積回路
（１０２）に基準電圧発生回路（１１０）を外部接続す
る必要がある。即ち、基準電圧発生回路（１１０）は素
子数が多い為、電子機器の低価格化の障害となる問題が
ある。更に、外部コントローラの特定ポートを制御信号
出力用に占有する為、電子機器の高機能化の障害となる
問題もある。
（１０２）に基準電圧発生回路（１１０）を外部接続す
る必要がある。即ち、基準電圧発生回路（１１０）は素
子数が多い為、電子機器の低価格化の障害となる問題が
ある。更に、外部コントローラの特定ポートを制御信号
出力用に占有する為、電子機器の高機能化の障害となる
問題もある。
【０００７】
【発明が解決しようとする課題】図６は従来の液晶駆動
集積回路を使用した表示コントラスト調整方法を示す他
の回路ブロック図であり、図５の問題を解消しようとす
るものである。尚、図５に示す液晶パネル（１０１）、
コモン駆動回路（１０８）、セグメント駆動回路（１０
９）の記載は省略する。
集積回路を使用した表示コントラスト調整方法を示す他
の回路ブロック図であり、図５の問題を解消しようとす
るものである。尚、図５に示す液晶パネル（１０１）、
コモン駆動回路（１０８）、セグメント駆動回路（１０
９）の記載は省略する。
【０００８】液晶駆動集積回路（２０１）内部におい
て、４本の直列抵抗Ｒ１の各接続点は図５と同様の理由
で端子（２０２）〜（２０６）と接続される。尚、端子
（２０２）は電源Ｖｄｄが印加される電源端子である。
レギュレータ（２０７）は電源Ｖｄｄを基に定電圧ＶＲ
Ｆを出力する。演算増幅器（２０８）は＋端子が定電圧
ＶＲＦと接続され、−端子が端子（２０９）と接続さ
れ、出力端子が端子（２０６）と接続される。演算増幅
器（２０８）の−端子を流れる電流ＩＲの値は、内部コ
ントローラの制御により調整可能である。
て、４本の直列抵抗Ｒ１の各接続点は図５と同様の理由
で端子（２０２）〜（２０６）と接続される。尚、端子
（２０２）は電源Ｖｄｄが印加される電源端子である。
レギュレータ（２０７）は電源Ｖｄｄを基に定電圧ＶＲ
Ｆを出力する。演算増幅器（２０８）は＋端子が定電圧
ＶＲＦと接続され、−端子が端子（２０９）と接続さ
れ、出力端子が端子（２０６）と接続される。演算増幅
器（２０８）の−端子を流れる電流ＩＲの値は、内部コ
ントローラの制御により調整可能である。
【０００９】３本の直列抵抗Ｒ２，Ｒ３，Ｒ４の両端は
端子（２０２）（２０６）と外部接続され、抵抗Ｒ３は
端子（２０９）と外部接続される。
端子（２０２）（２０６）と外部接続され、抵抗Ｒ３は
端子（２０９）と外部接続される。
【００１０】電圧ＶＬＣＤ４は、（（Ｒａ＋Ｒｂ）／Ｒ
ａ）ＶＲＦ＋ＩＲ・Ｒｂで表される。従って、内部コン
トローラの制御によって電流ＩＲを制御して電圧ＶＬＣ
Ｄ４を変更し、液晶パネル（１０１）の表示コントラス
トを調整していた。
ａ）ＶＲＦ＋ＩＲ・Ｒｂで表される。従って、内部コン
トローラの制御によって電流ＩＲを制御して電圧ＶＬＣ
Ｄ４を変更し、液晶パネル（１０１）の表示コントラス
トを調整していた。
【００１１】しかし、図５の場合、液晶駆動集積回路
（２０１）の外部素子は抵抗Ｒ２，Ｒ３，Ｒ４だけで済
むが、抵抗Ｒ２，Ｒ３，Ｒ４の抵抗値が個々にばらつく
点に起因して電圧Ｒａ，Ｒｂの比が期待値からずれてし
まい、適切な表示コントラストを実現できない問題があ
った。結局、外部コントローラの制御によって抵抗Ｒ
２，Ｒ３，Ｒ４の抵抗値のばらつきを補正せざるを得
ず、図５と同様の問題を生じていた。
（２０１）の外部素子は抵抗Ｒ２，Ｒ３，Ｒ４だけで済
むが、抵抗Ｒ２，Ｒ３，Ｒ４の抵抗値が個々にばらつく
点に起因して電圧Ｒａ，Ｒｂの比が期待値からずれてし
まい、適切な表示コントラストを実現できない問題があ
った。結局、外部コントローラの制御によって抵抗Ｒ
２，Ｒ３，Ｒ４の抵抗値のばらつきを補正せざるを得
ず、図５と同様の問題を生じていた。
【００１２】そこで、本発明は、外部素子の要らない、
表示コントラストの調整が可能な液晶駆動集積回路を提
供することを目的とする。
表示コントラストの調整が可能な液晶駆動集積回路を提
供することを目的とする。
【００１３】
【課題を解決するための手段】本発明は、前記問題点を
解決する為に創作されたものであり、複数の第１直列抵
抗の各接続点から液晶パネルを表示駆動する為の液晶駆
動電圧を発生させる集積回路であって、前記複数の第１
直列抵抗の一端に印加される基準電圧を可変して前記液
晶パネルの表示コントラストを調整する液晶駆動集積回
路において、電源と接続された複数の第２直列抵抗と、
前記複数の第２直列抵抗の各接続点電圧の何れか１つを
導出する選択回路を含み、前記選択回路の出力を基に前
記基準電圧を発生する基準電圧発生回路と、外部入力さ
れる前記選択回路を制御する為の制御データを保持する
保持回路と、前記保持回路に保持された制御データを解
読し、前記選択回路を動作させる為の制御信号を発生す
る解読回路と、を備えたことを特徴とする。
解決する為に創作されたものであり、複数の第１直列抵
抗の各接続点から液晶パネルを表示駆動する為の液晶駆
動電圧を発生させる集積回路であって、前記複数の第１
直列抵抗の一端に印加される基準電圧を可変して前記液
晶パネルの表示コントラストを調整する液晶駆動集積回
路において、電源と接続された複数の第２直列抵抗と、
前記複数の第２直列抵抗の各接続点電圧の何れか１つを
導出する選択回路を含み、前記選択回路の出力を基に前
記基準電圧を発生する基準電圧発生回路と、外部入力さ
れる前記選択回路を制御する為の制御データを保持する
保持回路と、前記保持回路に保持された制御データを解
読し、前記選択回路を動作させる為の制御信号を発生す
る解読回路と、を備えたことを特徴とする。
【００１４】また、前記基準電圧発生回路は、前記制御
信号の値に応じて前記複数の第２直列抵抗の各接続点電
圧の何れか１つを導出する複数のゲート回路と、前記複
数のゲート回路からの導出電圧が供給される演算増幅器
とを有し、前記演算増幅器の出力を前記基準電圧とする
ことを特徴とする。
信号の値に応じて前記複数の第２直列抵抗の各接続点電
圧の何れか１つを導出する複数のゲート回路と、前記複
数のゲート回路からの導出電圧が供給される演算増幅器
とを有し、前記演算増幅器の出力を前記基準電圧とする
ことを特徴とする。
【００１５】また、前記保持回路は、第１ビット及び第
２ビットをシリアル接続した制御データを保持するシフ
トレジスタと、前記第１ビットを基にクロック信号を発
生するクロック発生回路と、前記第２ビットを前記クロ
ック信号でラッチした後前記解読回路に供給するラッチ
回路と、を有することを特徴とする。更に、前記制御デ
ータは入力先の液晶駆動集積回路が制御対象であること
を確認する為のアドレスデータとシリアル接続された状
態で外部入力され、前記アドレスデータが予め定められ
た値と一致した時のみ、前記制御データを前記シフトレ
ジスタに保持させることを特徴とする。更に、前記アド
レスデータと予め定められた値との一致検出回路を、外
部入力と前記シフトレジスタの入力との間に設けたこと
を特徴とする。
２ビットをシリアル接続した制御データを保持するシフ
トレジスタと、前記第１ビットを基にクロック信号を発
生するクロック発生回路と、前記第２ビットを前記クロ
ック信号でラッチした後前記解読回路に供給するラッチ
回路と、を有することを特徴とする。更に、前記制御デ
ータは入力先の液晶駆動集積回路が制御対象であること
を確認する為のアドレスデータとシリアル接続された状
態で外部入力され、前記アドレスデータが予め定められ
た値と一致した時のみ、前記制御データを前記シフトレ
ジスタに保持させることを特徴とする。更に、前記アド
レスデータと予め定められた値との一致検出回路を、外
部入力と前記シフトレジスタの入力との間に設けたこと
を特徴とする。
【００１６】
【発明の実施の形態】本発明の詳細を図面に従って具体
的に説明する。
的に説明する。
【００１７】図１は本発明の液晶駆動集積回路を示す回
路図である。
路図である。
【００１８】図１において、破線に示す液晶駆動集積回
路（１）は、液晶駆動の為の電源電圧ＶＬＣＤを印加す
る端子（２）、接地電圧Ｖｓｓを印加する端子（３）、
４本の直列抵抗Ｒ１の各接続点電圧ＶＬＣＤ０，ＶＬＣ
Ｄ１，ＶＬＣＤ２，ＶＬＣＤ３を出力する端子（４）
（５）（６）（７）を有する。尚、４本の直列抵抗の下
端は液晶駆動集積回路（１）の内部素子を共通接地する
為の端子（３）と接続される。
路（１）は、液晶駆動の為の電源電圧ＶＬＣＤを印加す
る端子（２）、接地電圧Ｖｓｓを印加する端子（３）、
４本の直列抵抗Ｒ１の各接続点電圧ＶＬＣＤ０，ＶＬＣ
Ｄ１，ＶＬＣＤ２，ＶＬＣＤ３を出力する端子（４）
（５）（６）（７）を有する。尚、４本の直列抵抗の下
端は液晶駆動集積回路（１）の内部素子を共通接地する
為の端子（３）と接続される。
【００１９】液晶駆動集積回路（１）内部において、１
２本の直列抵抗Ｒ５，Ｒ６，Ｒ７は電源端子（２）と接
地端子（３）との間に接続され、１２本の直列抵抗Ｒ
５，Ｒ６，Ｒ７の各接続点には各抵抗値で分圧した１１
個の電圧Ｖ０〜Ｖ１０が発生する。１２本の直列抵抗Ｒ
５，Ｒ６，Ｒ７は単一半導体基板上に集積化される為、
１２個の抵抗値は同じ割合でばらつく。即ち、電圧Ｖ０
〜Ｖ１０が変動せず、安定した基準電圧ＶＬＣＤ０を得
ることができる。１１個のトランスミッションゲートＴ
Ｇ０〜ＴＧ１０の一端は１２個の直列抵抗Ｒ５，Ｒ６，
Ｒ７の各接続点と接続され、制御信号ＣＡ０〜ＣＡ１０
に従って１１個の電圧Ｖ０〜Ｖ１０の中の何れか１個を
導出するものである。尚、制御信号ＣＡ０〜ＣＡ１０は
ハイレベル（論理値「１」）又はローレベル（論理値
「０」）のバイナリ信号であり、何れか１個の制御信号
のみがハイレベルとなる。
２本の直列抵抗Ｒ５，Ｒ６，Ｒ７は電源端子（２）と接
地端子（３）との間に接続され、１２本の直列抵抗Ｒ
５，Ｒ６，Ｒ７の各接続点には各抵抗値で分圧した１１
個の電圧Ｖ０〜Ｖ１０が発生する。１２本の直列抵抗Ｒ
５，Ｒ６，Ｒ７は単一半導体基板上に集積化される為、
１２個の抵抗値は同じ割合でばらつく。即ち、電圧Ｖ０
〜Ｖ１０が変動せず、安定した基準電圧ＶＬＣＤ０を得
ることができる。１１個のトランスミッションゲートＴ
Ｇ０〜ＴＧ１０の一端は１２個の直列抵抗Ｒ５，Ｒ６，
Ｒ７の各接続点と接続され、制御信号ＣＡ０〜ＣＡ１０
に従って１１個の電圧Ｖ０〜Ｖ１０の中の何れか１個を
導出するものである。尚、制御信号ＣＡ０〜ＣＡ１０は
ハイレベル（論理値「１」）又はローレベル（論理値
「０」）のバイナリ信号であり、何れか１個の制御信号
のみがハイレベルとなる。
【００２０】演算増幅器（８）は、＋（非反転入力）端
子がトランスミッションゲートＴＧ０〜ＴＧ１０の他端
と共通接続され、トランスミッションゲートＴＧ０〜Ｔ
Ｇ１０の何れか１個から導出された電圧を基に液晶表示
の為の基準電圧ＶＬＣＤ０を出力するものである。ここ
で、４本の直列抵抗Ｒ１のインピーダンスが後段の液晶
駆動回路、液晶パネル等の負荷インピーダンスより大き
い場合、直列抵抗Ｒ１を流れる電流の低下に伴い電圧Ｖ
ＬＣＤ１，ＶＬＣＤ２，ＶＬＣＤ３が確定しなくなる可
能性が高い。それ故、負荷インピーダンスの大きさを考
慮し、出力インピーダンスの低い演算増幅器（８）を使
用する。また、各端子（３）（４）（５）（６）（７）
間に外部抵抗を接続し、４本の直列抵抗Ｒ１との並列抵
抗体を形成することにより、直列抵抗Ｒ１側のインピー
ダンスを低下させる方法も効果的である。
子がトランスミッションゲートＴＧ０〜ＴＧ１０の他端
と共通接続され、トランスミッションゲートＴＧ０〜Ｔ
Ｇ１０の何れか１個から導出された電圧を基に液晶表示
の為の基準電圧ＶＬＣＤ０を出力するものである。ここ
で、４本の直列抵抗Ｒ１のインピーダンスが後段の液晶
駆動回路、液晶パネル等の負荷インピーダンスより大き
い場合、直列抵抗Ｒ１を流れる電流の低下に伴い電圧Ｖ
ＬＣＤ１，ＶＬＣＤ２，ＶＬＣＤ３が確定しなくなる可
能性が高い。それ故、負荷インピーダンスの大きさを考
慮し、出力インピーダンスの低い演算増幅器（８）を使
用する。また、各端子（３）（４）（５）（６）（７）
間に外部抵抗を接続し、４本の直列抵抗Ｒ１との並列抵
抗体を形成することにより、直列抵抗Ｒ１側のインピー
ダンスを低下させる方法も効果的である。
【００２１】４本の直列抵抗Ｒ１の各接続点に現れる５
個の電圧ＶＬＣＤ０，ＶＬＣＤ１，ＶＬＣＤ２，ＶＬＣ
Ｄ３，Ｖｓｓは、図５と同様に、コモン駆動回路及びセ
グメント駆動回路に印加される。液晶パネルはコモン駆
動信号及びセグメント駆動信号が供給され、キャラクタ
等の表示が行われる。尚、４本の直列抵抗Ｒ１の後段
は、図５と同様の為、図１における記載及びその説明は
省略する。
個の電圧ＶＬＣＤ０，ＶＬＣＤ１，ＶＬＣＤ２，ＶＬＣ
Ｄ３，Ｖｓｓは、図５と同様に、コモン駆動回路及びセ
グメント駆動回路に印加される。液晶パネルはコモン駆
動信号及びセグメント駆動信号が供給され、キャラクタ
等の表示が行われる。尚、４本の直列抵抗Ｒ１の後段
は、図５と同様の為、図１における記載及びその説明は
省略する。
【００２２】図２は制御信号ＣＡ０〜ＣＡ１０を発生す
る、液晶駆動集積回路の一部を示す回路ブロック図であ
る。尚、本発明の実施の形態では、液晶駆動集積回路
（１）は、特定の入力データのみを許可する集積回路間
のインターフェース機能を有している。
る、液晶駆動集積回路の一部を示す回路ブロック図であ
る。尚、本発明の実施の形態では、液晶駆動集積回路
（１）は、特定の入力データのみを許可する集積回路間
のインターフェース機能を有している。
【００２３】３端子（９）（１０）（１１）は制御信号
ＣＡ０〜ＣＡ１０を確定させる為の外部入力端子であ
り、マイクロコンピュータ等の他の集積回路から動作許
可信号ＣＥ、クロック信号ＣＬ、シリアルデータＤＩが
供給される。詳しくは、シリアルデータＤＩは、液晶駆
動集積回路（１）を識別する為の固有のアドレスデー
タ、及び、制御信号ＣＡ０〜ＣＡ１０を確定する為の制
御データをシリアル接続したものである。インターフェ
ース回路（１２）は、動作許可信号ＣＥ、クロック信号
ＣＬ、シリアルデータＤＩの状態を検出し、制御データ
ＳＤＩ及びクロック信号ＳＣＬを出力するものである。
詳しくは、インターフェース回路（１２）は、動作許可
信号ＣＥがローレベルの時にアドレスデータの一致検出
を行い、動作許可信号ＣＥがハイレベルに変化した時に
制御データ出力を行う。
ＣＡ０〜ＣＡ１０を確定させる為の外部入力端子であ
り、マイクロコンピュータ等の他の集積回路から動作許
可信号ＣＥ、クロック信号ＣＬ、シリアルデータＤＩが
供給される。詳しくは、シリアルデータＤＩは、液晶駆
動集積回路（１）を識別する為の固有のアドレスデー
タ、及び、制御信号ＣＡ０〜ＣＡ１０を確定する為の制
御データをシリアル接続したものである。インターフェ
ース回路（１２）は、動作許可信号ＣＥ、クロック信号
ＣＬ、シリアルデータＤＩの状態を検出し、制御データ
ＳＤＩ及びクロック信号ＳＣＬを出力するものである。
詳しくは、インターフェース回路（１２）は、動作許可
信号ＣＥがローレベルの時にアドレスデータの一致検出
を行い、動作許可信号ＣＥがハイレベルに変化した時に
制御データ出力を行う。
【００２４】インターフェース回路（１２）の動作を図
４のタイムチャートを基に説明する。先ず、動作許可信
号ＣＥがローレベルの時、インターフェース回路（１
２）はクロック信号ＣＬに同期して供給されて来るアド
レスデータＢ０〜Ｂ３，Ａ０〜Ａ３が液晶駆動集積回路
（１）に予め定められた固有値であるか否かを検出す
る。次に、前記アドレスデータＢ０〜Ｂ３，Ａ０〜Ａ３
が液晶駆動集積回路（１）の固有値と一致し、動作許可
信号ＣＥがハイレベルに変化すると、インターフェース
回路（１２）はクロック信号ＣＬ及び制御データＤ０〜
Ｄ７を各々クロック信号ＳＣＬ及び制御データＳＤＩと
して出力する。
４のタイムチャートを基に説明する。先ず、動作許可信
号ＣＥがローレベルの時、インターフェース回路（１
２）はクロック信号ＣＬに同期して供給されて来るアド
レスデータＢ０〜Ｂ３，Ａ０〜Ａ３が液晶駆動集積回路
（１）に予め定められた固有値であるか否かを検出す
る。次に、前記アドレスデータＢ０〜Ｂ３，Ａ０〜Ａ３
が液晶駆動集積回路（１）の固有値と一致し、動作許可
信号ＣＥがハイレベルに変化すると、インターフェース
回路（１２）はクロック信号ＣＬ及び制御データＤ０〜
Ｄ７を各々クロック信号ＳＣＬ及び制御データＳＤＩと
して出力する。
【００２５】シフトレジスタ（１３）は８個のＤ型フリ
ップフロップをカスケード接続したものであり、８ビッ
トの制御データＤ０〜Ｄ７をクロック信号ＳＣＬに同期
して順次右側にシフトする。
ップフロップをカスケード接続したものであり、８ビッ
トの制御データＤ０〜Ｄ７をクロック信号ＳＣＬに同期
して順次右側にシフトする。
【００２６】インストラクションデコーダ（１４）は、
命令コードに相当する制御データの４ビットＤ４〜Ｄ７
が液晶駆動集積回路（１）に予め定められた固有値であ
ることを検出した時、ラッチクロック信号ＬＣＫを出力
するものである。
命令コードに相当する制御データの４ビットＤ４〜Ｄ７
が液晶駆動集積回路（１）に予め定められた固有値であ
ることを検出した時、ラッチクロック信号ＬＣＫを出力
するものである。
【００２７】ラッチ回路（１５）（１６）（１７）（１
８）は、制御信号ＣＡ０〜ＣＡ１０を確定させる制御デ
ータの他の４ビットＤ０〜Ｄ３をラッチクロック信号Ｌ
ＣＫに同期してラッチするものである。
８）は、制御信号ＣＡ０〜ＣＡ１０を確定させる制御デ
ータの他の４ビットＤ０〜Ｄ３をラッチクロック信号Ｌ
ＣＫに同期してラッチするものである。
【００２８】デコーダ（１９）は、ラッチ回路（１５）
（１６）（１７）（１８）のＱ端子からの出力信号及び
当該出力信号をインバータ（２０）（２１）（２２）
（２３）で反転した反転出力信号の合計８信号を基に、
何れか１個のみがハイレベルとなる制御信号ＣＡ０〜Ｃ
Ａ１０を出力するものである。詳しくは、デコーダ（１
９）は１１個のＡＮＤゲートを有し、１１個のＡＮＤゲ
ートが何れか１個のみがハイレベルとなる制御信号ＣＡ
０〜ＣＡ１０を出力できる様に、前記８信号はデコーダ
（１９）内部の１１個のＡＮＤゲート入力とマトリクス
配線されている。尚、図３は、制御データＤ０〜Ｄ３、
制御信号ＣＡ０〜ＣＡ１０、基準電圧ＶＬＣＤ０の関係
を表す図である。即ち、制御データＤ０〜Ｄ３が図３の
値の時、制御信号ＣＡ０〜ＣＡ１０の何れか１個がハイ
レベルとなり、基準電圧ＶＬＣＤ０はＶ０〜Ｖ１０の何
れか１個に設定される。
（１６）（１７）（１８）のＱ端子からの出力信号及び
当該出力信号をインバータ（２０）（２１）（２２）
（２３）で反転した反転出力信号の合計８信号を基に、
何れか１個のみがハイレベルとなる制御信号ＣＡ０〜Ｃ
Ａ１０を出力するものである。詳しくは、デコーダ（１
９）は１１個のＡＮＤゲートを有し、１１個のＡＮＤゲ
ートが何れか１個のみがハイレベルとなる制御信号ＣＡ
０〜ＣＡ１０を出力できる様に、前記８信号はデコーダ
（１９）内部の１１個のＡＮＤゲート入力とマトリクス
配線されている。尚、図３は、制御データＤ０〜Ｄ３、
制御信号ＣＡ０〜ＣＡ１０、基準電圧ＶＬＣＤ０の関係
を表す図である。即ち、制御データＤ０〜Ｄ３が図３の
値の時、制御信号ＣＡ０〜ＣＡ１０の何れか１個がハイ
レベルとなり、基準電圧ＶＬＣＤ０はＶ０〜Ｖ１０の何
れか１個に設定される。
【００２９】以上より、制御データＤ０〜Ｄ３を使用者
の指示する値に変更するだけで、液晶表示の為の基準電
圧ＶＬＣＤ０の値を１１段階（電圧Ｖ０〜Ｖ１０）に設
定できる。即ち、液晶駆動集積回路（１）に外付部品を
設けず、表示コントラストを調整できる。従って、液晶
駆動集積回路（１）を使用する電子機器の低価格化か可
能となる。また、外部コントローラのシリアル出力ポー
トを使用する為、特定ポートを占有しなくて済む。従っ
て、外部コントローラの特定ポートを他の用途に使用で
きることに伴い、液晶駆動集積回路（１）を使用する電
子機器の高機能化も可能となる。
の指示する値に変更するだけで、液晶表示の為の基準電
圧ＶＬＣＤ０の値を１１段階（電圧Ｖ０〜Ｖ１０）に設
定できる。即ち、液晶駆動集積回路（１）に外付部品を
設けず、表示コントラストを調整できる。従って、液晶
駆動集積回路（１）を使用する電子機器の低価格化か可
能となる。また、外部コントローラのシリアル出力ポー
トを使用する為、特定ポートを占有しなくて済む。従っ
て、外部コントローラの特定ポートを他の用途に使用で
きることに伴い、液晶駆動集積回路（１）を使用する電
子機器の高機能化も可能となる。
【００３０】尚、本発明の実施の形態では、直列抵抗Ｒ
１を４分割、直列抵抗Ｒ５，Ｒ６，Ｒ７を１１分割とし
て説明したが、これ以外の分割数を選択しても良い。
１を４分割、直列抵抗Ｒ５，Ｒ６，Ｒ７を１１分割とし
て説明したが、これ以外の分割数を選択しても良い。
【００３１】
【発明の効果】本発明によれば、制御データを使用者の
指示する値に変更するだけで、液晶表示の為の基準電圧
の値を複数段階に設定できる。即ち、液晶駆動集積回路
に外付部品を設けず、表示コントラストを調整できる。
従って、液晶駆動集積回路を使用する電子機器の低価格
化か可能となる。また、外部コントローラのシリアル出
力ポートを使用する為、特定ポートを占有しなくて済
む。従って、外部コントローラの特定ポートを他の用途
に使用できることに伴い、液晶駆動集積回路を使用する
電子機器の高機能化も可能となるといった利点が得られ
る。
指示する値に変更するだけで、液晶表示の為の基準電圧
の値を複数段階に設定できる。即ち、液晶駆動集積回路
に外付部品を設けず、表示コントラストを調整できる。
従って、液晶駆動集積回路を使用する電子機器の低価格
化か可能となる。また、外部コントローラのシリアル出
力ポートを使用する為、特定ポートを占有しなくて済
む。従って、外部コントローラの特定ポートを他の用途
に使用できることに伴い、液晶駆動集積回路を使用する
電子機器の高機能化も可能となるといった利点が得られ
る。
【図１】本発明の液晶駆動集積回路を示す回路図であ
る。
る。
【図２】制御信号を出力する、液晶駆動集積回路の一部
を示す回路図である。
を示す回路図である。
【図３】制御データ、制御信号、基準電圧の関係を示す
関係図である。
関係図である。
【図４】外部入力信号のタイムチャートである。
【図５】従来の液晶駆動集積回路を示す回路ブロック図
である。
である。
【図６】従来の液晶駆動集積回路を示す他の回路ブロッ
ク図である。
ク図である。
（１） 液晶駆動集積回路
（８） 演算増幅器
（１３） シフトレジスタ
（１４） インストラクションデコーダ
（１５）（１６）（１７）（１８） ラッチ回路
（１９） デコーダ
Ｒ１ 第１直列抵抗
Ｒ５，Ｒ６，Ｒ７ 第２直列抵抗
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平２−127618（ＪＰ，Ａ)
特開 平４−237091（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09G 3/00 - 3/38
G02F 1/133
Claims (4)
- 【請求項１】 複数の第１直列抵抗の各接続点から液晶
パネルを表示駆動する為の液晶駆動電圧を発生させる集
積回路であって、前記複数の第１直列抵抗の一端に印加
される基準電圧を可変して前記液晶パネルの表示コント
ラストを調整する液晶駆動集積回路において、 電源と接続された複数の第２直列抵抗と、 前記複数の第２直列抵抗の各接続点電圧の何れか１つを
導出する選択回路を含み、前記選択回路の出力を基に前
記基準電圧を発生する基準電圧発生回路と、 外部入力される前記選択回路を制御する為の制御データ
を保持する保持回路と、 前記保持回路に保持された制御データを解読し、前記選
択回路を動作させる為の制御信号を発生する解読回路
と、を備え、 前記保持回路は、第１ビット及び第２ビットをシリアル
接続した制御データを保持するシフトレジスタと、前記
第１ビットを基にクロック信号を発生するクロック発生
回路と、前記第２ビットを前記クロック信号でラッチし
た後前記解読回路に供給するラッチ回路と、を有するこ
と を特徴とする液晶駆動集積回路。 - 【請求項２】 前記基準電圧発生回路は、前記制御信号
の値に応じて前記複数の第２直列抵抗の各接続点電圧の
何れか１つを導出する複数のゲート回路と、前記複数の
ゲート回路からの導出電圧が供給される演算増幅器とを
有し、前記演算増幅器の出力を前記基準電圧とすること
を特徴とする請求項１記載の液晶駆動集積回路。 - 【請求項３】 前記制御データは入力先の液晶駆動集積
回路が制御対象であることを確認する為のアドレスデー
タとシリアル接続された状態で外部入力され、前記アド
レスデータが予め定められた値と一致した時のみ、前記
制御データを前記シフトレジスタに保持させることを特
徴とする請求項１記載の液晶駆動集積回路。 - 【請求項４】 前記アドレスデータと予め定められた値
との一致検出回路を、外部入力と前記シフトレジスタの
入力との間に設けたことを特徴とする請求項３記載の液
晶駆動集積回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35178298A JP3448493B2 (ja) | 1998-12-10 | 1998-12-10 | 液晶駆動集積回路 |
| TW088119996A TW521240B (en) | 1998-12-10 | 1999-11-17 | Liquid crystal driving integrated circuit |
| US09/455,856 US6633271B1 (en) | 1998-12-10 | 1999-12-07 | Integrated circuit for driving liquid crystal |
| KR10-1999-0056035A KR100430356B1 (ko) | 1998-12-10 | 1999-12-09 | 액정 구동 집적 회로 |
| EP99309951A EP1008981B1 (en) | 1998-12-10 | 1999-12-10 | Integrated circuit for driving liquid crystal |
| EP07012266.8A EP1833043B1 (en) | 1998-12-10 | 1999-12-10 | Integrated circuit for driving liquid crystal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35178298A JP3448493B2 (ja) | 1998-12-10 | 1998-12-10 | 液晶駆動集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000181408A JP2000181408A (ja) | 2000-06-30 |
| JP3448493B2 true JP3448493B2 (ja) | 2003-09-22 |
Family
ID=18419577
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35178298A Expired - Lifetime JP3448493B2 (ja) | 1998-12-10 | 1998-12-10 | 液晶駆動集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3448493B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3698137B2 (ja) * | 2002-11-26 | 2005-09-21 | セイコーエプソン株式会社 | 表示ドライバ、電気光学装置及び表示ドライバの制御方法 |
-
1998
- 1998-12-10 JP JP35178298A patent/JP3448493B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000181408A (ja) | 2000-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3573984B2 (ja) | 液晶駆動集積回路 | |
| US6850232B2 (en) | Semiconductor device capable of internally generating bias changing signal | |
| KR100421053B1 (ko) | 신호선의 프리차지 방법 및 프리차지 전압발생회로 | |
| GB2286077A (en) | Grey voltage generator for a liquid crystal display | |
| KR100430356B1 (ko) | 액정 구동 집적 회로 | |
| JPH10301081A (ja) | Ｌｃｄドライバ | |
| JP3448493B2 (ja) | 液晶駆動集積回路 | |
| US6281890B1 (en) | Liquid crystal drive circuit and liquid crystal display system | |
| JP2010102191A (ja) | 液晶駆動回路 | |
| JP3448495B2 (ja) | 液晶駆動集積回路 | |
| JP3108293B2 (ja) | 液晶駆動回路 | |
| JPH09244570A (ja) | Ｌｅｄ表示駆動装置 | |
| JP3482646B2 (ja) | 液晶素子の駆動方法、液晶素子の駆動回路及び表示装置 | |
| JP3160047B2 (ja) | 半導体装置 | |
| JP2960192B2 (ja) | 液晶表示装置 | |
| JP3237231B2 (ja) | Ｌｃｄドライブ回路 | |
| JP3299678B2 (ja) | Ｌｃｄ駆動電源回路及びｌｃｄ表示装置 | |
| KR19980027923A (ko) | 액정 디스플레이의 구동용 마이콤의 바이어스 전압 발생회로 | |
| JPH085985A (ja) | 液晶駆動装置 | |
| JPH02280191A (ja) | 表示装置 | |
| JPH0140356B2 (ja) | ||
| JP2000089713A (ja) | パ―ソナル・コンピュ―タのディスプレイ調整装置及びその制御方法 | |
| JPS6231894A (ja) | 液晶駆動回路 | |
| KR20010095983A (ko) | 능동 행렬형 액정표시패널에서의 액정 셀의 구동회로 | |
| JPH03105313A (ja) | 液晶表示装置の電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100704 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120704 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130704 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |