JP3446495B2 - Method for manufacturing compound semiconductor epitaxial wafer - Google Patents

Method for manufacturing compound semiconductor epitaxial wafer

Info

Publication number
JP3446495B2
JP3446495B2 JP25308196A JP25308196A JP3446495B2 JP 3446495 B2 JP3446495 B2 JP 3446495B2 JP 25308196 A JP25308196 A JP 25308196A JP 25308196 A JP25308196 A JP 25308196A JP 3446495 B2 JP3446495 B2 JP 3446495B2
Authority
JP
Japan
Prior art keywords
growth
layer
buffer layer
low
temperature buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP25308196A
Other languages
Japanese (ja)
Other versions
JPH1097994A (en
Inventor
隆 宇田川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko KK
Original Assignee
Showa Denko KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Showa Denko KK filed Critical Showa Denko KK
Priority to JP25308196A priority Critical patent/JP3446495B2/en
Publication of JPH1097994A publication Critical patent/JPH1097994A/en
Application granted granted Critical
Publication of JP3446495B2 publication Critical patent/JP3446495B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、低温で形成された
窒化ガリウム系化合物半導体からなる薄膜緩衝層を備え
た化合物半導体エピタキシャルウエハに係わり、特に表
面状態の優れた化合物半導体エピタキシャルウエハを得
るのに好適な薄膜緩衝層を備えた化合物半導体エピタキ
シャルウエハに関する。 【0002】 【従来の技術】窒化ガリウム系化合物半導体エピタキシ
ャルウエハは、Alx Gay Inz N(x+y+z=
1、0≦x,y,z≦1)等を構成層とする積層構造体
を母体材料として作製されている。この積層構造体は、
従来から一般には、サファイア(α−アルミナ単結晶)
等の結晶基板上に形成されている。炭化珪素(SiC)
や酸化亜鉛(ZnO)などが基板材料として利用される
場合もある。しかし、積層構造体を構成する構成層はこ
れら基板材料には格子整合しない。例えば、GaNとサ
ファイアとの格子不整合度は相互の配向性を考慮しても
約13.8%に達する(「日本結晶成長学会誌」、Vo
l.20、No.4(1993)、28〜36頁)。従
って、これらの基板上に直接、構成層を形成する場合に
は、格子不整合性のために、ミスフィット(mis−f
it)転位などの結晶欠陥が多量に窒化ガリウム系化合
物半導体構成層に導入される。また、格子不整合の関係
にある基板上に、表面の平坦性に優れる連続膜を成膜す
るのは容易ではなく、構成層は連続性に欠け、表面モフ
ォロジーの劣った膜となる。結晶欠陥を多量に含み品質
的に劣る構成層からなる積層構造体からは、特性の優れ
た半導体素子は得られない。 【0003】従来技術による窒化ガリウム系化合物半導
体の積層体に於ける不具合を、更に具体的に説明すれ
ば、サファイア基板上に直接、GaNを成長させると、
孤立した成長島が散在して発生するのみであって、この
ため連続性に欠ける膜となることが知られている(前出
の「日本結晶成長学会誌」のFig.1(30頁))。
不連続な膜を下地層とする成膜では、成膜される構成層
もまた、不連続性を帯びたものとなる。不連続な膜を用
いて作製された化合物半導体素子では、例えば抵抗分布
が不均一となるため、素子動作電流の均一な流通が阻害
される不具合を生ずる。従って、不連続膜を含む積層構
造体は電気的特性の均一性等に優れる半導体素子を得る
ことを困難にする。 【0004】最近では、化合物半導体エピタキシャルウ
エハに用いる積層構造体の形成に於ける旧来の問題点の
回避を期して、100〜500オングストローム(Å)
程度の層厚が薄い緩衝層を基板と構成層との中間に挿入
することが試みられている(特開平2−229476号
公報)。これらの薄膜緩衝層は Alx Ga1-x N(0
≦x≦1)などから構成されるのが一般的である(特開
平2−229476号公報、特開平4−297023号
公報、特開平5−41541号公報及び特開平6−15
1962号公報など)。薄膜緩衝層はまた、一般には4
00℃〜900℃(特開平2−229476号公報)や
400℃〜800℃(特開平6−151962号公報)
の比較的、低温で成長されるため、特に低温緩衝層と呼
称されている。低温緩衝層は、基板と積層構造体構成層
との格子不整合性を緩和することをもって、多少なりと
も連続性のある窒化ガリウム系化合物半導体膜を成膜す
ることを意図して配置されるものである。 【0005】上記の低温緩衝層はまた、基板表面を被覆
する下地層として配置されるものである。この下地層
(低温緩衝層)の存在により、積層構造体構成層の成長
時に成長核の均一な発生、形成が促進できるとされる。
また、下地層の存在により、横方向への2次元的成長が
優先的に進行するため、膜は平面的に拡張し発展し易
い。即ち、連続性を有する構成層を得るに優位となる。 【0006】上記のように連続性のある膜を得るに優位
な作用をもたらす低温緩衝層は、基板表面を覆う程度
(被覆率)が高ければ、よりその機能が発揮され得る。
基板表面の全面が被覆されているのが理想的な状態であ
る。連続性のある成膜を果す可能性を高めるとされる低
温緩衝層は、非晶質(アモルファス)を構成主体として
構成されている(特開平2−229476号公報、特開
平6−151962号公報など)。その層厚は上記の如
く、高々、数百オングストロームと薄いのが通例であ
る。 【0007】薄膜の成長に於いては、基板表面の吸着サ
イト(site)に選択的或いは局所的に堆積が起こる
のは決して希有ではない。所望する薄膜が薄い場合、こ
れは層厚の不均一性として発現する。基板表面の低温緩
衝層の分布の模様は、高解像度が得られる電子顕微鏡、
原子間力顕微鏡やレーザ干渉粗さ計等を利用する分析法
や計測法から知ることができる。図1及び図2は、非晶
質のGaNを主体として構成された層厚を約5nmとす
る従来の低温緩衝層の平面及び断面の模式図である。一
般に低温緩衝層(102)が薄い場合、低温緩衝層(1
02)が基板(101)の表面全域を完全に一様に被覆
するには至らない。その結果、非晶質を主体として構成
される成長島(103)が互いに密接して存在せず、成
長島(103)間には成長島(103)が存在しない領
域が溝(104)となって残存する。断面の観察によ
り、溝(104)となっている領域は低温緩衝層が極端
に薄いか或いは基板(101)の表面が露出している領
域である(図2参照)。成長島(103)の厚さ(高
さ)も必ずしも均一とはなっていない(図2参照)。 【0008】非晶質であれば、それを構成する原子の相
互間の結合は単結晶の場合程強固ではない。これによ
り、上記の様に膜厚が薄い非晶質の低温緩衝膜にあって
は、高温への昇温過程でその一部が昇華等に因り消失、
或いは層厚の減少を来す。低温緩衝膜の消失は層厚が薄
い領域程、顕著に現れ、結果として溝(104)の幅
(図1及び図2に記号wで示す)が拡大し、その領域で
は基板表面が露呈する。堆積層と基板との格子不整合を
緩和する役目を担う下地層としての低温緩衝層が存在せ
ず、基板が露呈している領域(上記の溝部)では異常成
長が起こる。図3は溝部で発生する異常成長の模様を、
成長島を核としての通常の成長様式と対比させて示す成
長層表面の模式図である。基板(101)の表面が露呈
するに至った溝部(104)からは角錘状の成長粒(1
05)が発生する。一方、成長島(103)からは天板
部を平坦とする六角形や多角形状の平面的に広がった成
長粒(106)が発生する。しかし、残存する低温緩衝
層の層厚が領域毎に異なっていることに起因して成長粒
(106)の高さ(厚さ)は不均一となっている。 【0009】これらの成長粒が成長層の表面モフォロジ
ーに与える影響を見るに、角錘状の成長粒はピラミッド
状の突起を成長層(堆積層)表面に発生させる原因とな
る。一方、平面的に拡張した成長粒からは、それらの天
板部が平坦な故に平坦な成長層表面を与える。基板表面
に溝部が支配的に存在する状態、即ち、基板表面はほぼ
全域に低温緩衝層が残存せず、基板表面が露呈している
状態にある場合、成長層表面には平面形状を略六角形と
する突起が多数発生することが知られている(Jpn.
J.Appl.Phys.、30(10A)(199
1)、L1705〜L1707.)。また、低温緩衝層
が消失せず、基板表面の全面が理想的に被覆されている
状態にある場合には、表面が平坦な連続膜が得られる。
図4はこれらの中間の状態、即ち、幅を大とする溝や亀
裂の発生により部分的に基板結晶表面が露呈している状
態にある場合に得られる成長層表面を模式的に示した図
である。この場合、平面形状を略六角形とする突起(1
07)が存在する平坦性に欠ける領域とほぼ平坦性が確
保されている領域とが混在した表面となる。ピラミッド
状の突起(107)は上記の溝部(104)から発生す
るものである。平坦性が確保されている領域は、低温緩
衝層(102)が残存している領域に対応している。ま
た、その平坦部の厚さが領域毎に異なっているのは、低
温緩衝層(102)の層厚の減少の程度に依るものであ
る。 【0010】突起部と平坦部が混在する領域の詳細を図
5の断面模式図に示す。低温緩衝層が消失した領域に相
当する溝部(104)から発生する突起では、例えば積
層構造体構成層((110)〜(112))を順次、堆
積するに伴い、突起の頂部と底部との距離(108)
(深さ)がより増大する。このため、突起間の領域に
は、堆積層の層厚が増大するにつれ深さを増す細孔が形
成され、ピット(109)として残存することとなる。
一方、厚さ(図5に記号dで示す)を異にする平坦部
(113)の接合部に形成される段差(114)は積層
構成層堆積後にも残存する。結局は、積層構造体構成層
の表面はピット(109)と段差(114)が存在する
凹凸のあるものとなる。 【0011】例えば、図5に例示した積層構造体を用い
て、pn接合型化合物半導体発光素子を作製する。この
場合、pn接合の形成を意図して、仮に積層構造体構成
層(111)をn形半導体層とし、構成層(112)を
p形層とする。この発光素子の動作上、本来ならば電極
(115)からの供給電流を構成層((111)及び
(112))間の界面で形成されるpn接合を介して、
下部の構成層((110)〜(111))に流入させる
必要がある。ところが、上記の様なピット(109)が
存在すると、そのピットは構成層を重層する度に深さ
(図5の(108))を増すが故に、例えば電極(11
5)が直接、構成層(111)に接触する機会を増加さ
せる。この事態のもたらすところは、電極(115)か
ら供給される電流の、pn接合を介さない、短絡的なn
形構成層(111)への流入である。この不具合は図6
に一例を示す電流−電圧特性(I−V特性)上、整流作
用の欠如として現れる。pn接合型の発光素子にあっ
て、整流性の欠如は非発光若しくは発光の弱小化、逆方
向耐圧の欠如等の電気的特性の不良をもたらす。即ち、
大きな幅の溝の存在は、ピットを発生させ、しいては化
合物半導体素子の電気的特性の悪化に迄、波及するもの
である。 【0012】また、段差(114)の存在により、段差
(114)が両側に存在する領域では、積層構造体構成
層の((110)〜(112))の非連続性が発生する
ため、ピット(109)が形成される。この非連続性が
発生した領域では、良好なpn接合の形成も阻害され
る。また、電極(115)の不連続性も生ずる。特に、
電極から供給される素子動作電流を発光層のほぼ全域に
拡散させるために、電極としては極めて薄い、透明導電
性電極或いは透光性電極を備える必要度の高い窒化ガリ
ウム系化合物半導体発光素子にあって、この様な段差の
発生は直ちに発光素子の電気的特性の悪化をもたらす。
具体的には、入力抵抗の増大や動作電流の拡散が充分に
達成されないために起こる発光面積の縮小をもたらす。 【0013】このため、従来技術にあっては、ピット部
を通じての短絡的な電流の流通を防止することを意図し
て、ピットを電流の流通を阻害する絶縁材料で被覆する
等の措置が施工されている。例えば、窒化ガリウム系化
合物半導体からなる積層構造体に陽極酸化を施し、ピッ
トを酸化アルミニウム等の絶縁膜で被覆する技法がその
一例である(特開昭57−62579号公報など)。し
かし、この技法では、ピット部の表面を被覆する絶縁膜
の膜厚の精密制御性に難点がある。例えば、深さが小さ
く開口部が狭いピットが埋没される状態にあっても、深
く開口部の広いピットにあっては、その開口表面が薄く
被膜されるに留まっている場合がある。大きなピットを
埋没するに足る被膜を形成するのに十分な時間を費やせ
ば、逆に小さなピット部で被膜の厚さがピットを埋没さ
せる厚さより大きくなり、被膜による凸部が形成され
る。即ち、ピット部の絶縁化処理によって表面の凹凸が
助長される結果を招きかねない。 【0014】 【発明が解決しようとする課題】本発明は、窒化ガリウ
ム系化合物半導体エピタキシャルウエハにおいて、低温
緩衝層上に堆積される積層体構成層の表面に見られるピ
ットの発生を、窒化ガリウム系化合物半導体の結晶成長
様式の本質に鑑みて本質的に抑制する。また、低温緩衝
層の層厚の均一化を果たすことにより、窒化ガリウム系
化合物半導体エピタキシャルウエハの表面の段差を抑
制、或いは低減する。 【0015】 【課題を解決するための手段】本発明は、化合物半導体
エピタキシャルウエハにおいて、結晶基板上に、窒化ガ
リウム系化合物半導体からなる成長島から構成される薄
膜緩衝層を備え、該成長島が、隣接する成長島間の距離
を45nm以下とすることを特徴とする。また、特に、
上記の化合物半導体エピタキシャルウエハにおいて、薄
膜緩衝層を構成する各々の成長島の高低差(Δh)を4
0nm以下とすることを特徴とする。 【0016】本発明の云う成長島間の距離とは、隣接す
る成長島間にあって、最大の溝幅を意味する。一例とし
て図7に成長島間の距離を記号Lで示す。図8は、低温
緩衝層上に堆積された成長層表面のピット密度の、隣接
する成長島間の距離依存性を示したものである。隣接す
る成長島間の距離が0であることは、成長島が接合して
いる連続膜となっていることを表している。ピット密度
は隣接する成長島間の距離の増大と伴に増大する傾向を
示す。特に、隣接する成長島間の距離が45nmを越え
ると急激に増加する。また、ピット間の距離も隣接する
成長島間の距離が概ね、45nmを越えると急に増加す
る。即ち、ピット頂部間の距離が増加するため開口部を
より大とするピットの発生確率が高くなる。 【0017】 【発明の実施の形態】図9、図10は、(0001)面
サフィイア基板上に成長した、成長島間の平均距離を1
2nmとするGaNからなる低温緩衝層上に1050℃
で成膜した、層厚約2μmのGaN成長層の表面モフォ
ロジーの、層厚に応じた変化を示す模式図である。図9
はGaN成長層の層厚が約0.5μmである時の表面状
態を示す。成長の初期に基板表面の溝部(104)に発
生した微小な角錘状の成長粒(105)は、成長島(1
03)を核として平面的(2次元的)に発達した天板部
を平坦とする成長粒(106)の内部にほとんど埋没し
た状態となっている。この時点で表面には、一部に平坦
な成長粒(106)の合体の不完全性に対応した小さな
ピット(109)が残存するものの、既に平坦となって
いる。これは、GaN等の窒化ガリウム系化合物半導体
層が、低温緩衝層を下地層として基板表面に鉛直な方向
に比べ2次元的に優勢に成長するためと解される。これ
により特に、隣接する成長島間の距離が小さい場合、平
面的に優先的に発達する成長粒によって、溝間が埋めら
れる確率が高まり、表面の平坦性の確保に優位となると
解釈される。成膜が進行し層厚が約1μmと増大するに
連れ、この小さなピット(109)は徐々に開口部が狭
まることによって、ピットの密度が減少する(図10参
照)。更に、層厚が増えるとピットはほぼ完全に消失し
平坦な表面が形成される。即ち、低温緩衝層を構成する
成長島間の距離が本発明により規定される値以下である
と、成長の比較的初期の段階で既に、表面の平坦性の確
保を阻害するピットの消失が果たされる。 【0018】一方、隣接する成長島間の距離を約60〜
120nmとする疎らに成長島が配置されてなる低温緩
衝層上の成長層の表面モフォロジーは、層厚の増加に伴
い安定して向上するのではない。図11、図12、図1
3は本発明の規定を越える溝幅を有するGaN低温緩衝
層上に成膜されたGaN成長層の層厚の増加に伴う表面
状態の変化を示した模式図である。図11は層厚が約
0.5μmの時点での、いわば成長の初期に於ける表面
モフォロジーを示す。基板(101)表面上の溝部(1
04)に対応した領域からは、角錘状の成長粒(10
5)が発生する。この領域では下地層が殆ど存在しない
ために基板(101)表面に垂直な方向の成長が優勢と
なる。また、溝部(104)の間隔が大きいために、成
長島(103)を核として平面的に発達した天板部を平
坦とする成長粒(106)が溝部(104)を埋め尽く
すのにより多く時間を要することとなる。この間に溝部
(104)から発生した角錘状の成長粒(105)は更
に、垂直方向にその高さを増し、平坦な成長粒(10
6)との高さの差異はより顕著なものとなる。成長時間
の経過に伴い、層厚が約1.5μmと増加すると、溝部
(104)は、平坦な成長粒(106)により埋められ
る度合いを増すが、その間に高さを増した角錘状の成長
粒(105)は合体した平坦な成長粒(106)の表面
に乱立したピラミッド状の突起として残存することとな
る(図12参照)。また、大きく成長した突起間にはピ
ット(109)が形成される。更に、層厚が増加する
と、突起は更に上方に成長するため、突起の高さは増す
と共に、開口部を大とするピット(109)の深さも深
くなる(図13参照)。上記のように溝幅が本発明に規
定される値より大きい場合には、成長層の層厚が増すに
伴いピットが埋まることはなく、逆にその深さは増加す
る。即ち、本発明の規定を上回る溝幅が存在すると平坦
な表面の形成を阻害するピットや突起が多く発生するた
め、表面モフォロジーに優れる成長層を得るのは困難と
なる。 【0019】本発明における隣接する成長島間の距離と
は、あくまでも低温緩衝層成長時に於ける隣接する成長
島間の距離を指す。低温緩衝層が連続膜(距離=0)で
あるか或る間隔を有する成長島の集合体から構成されて
いるかは、上述の如く原子間力顕微鏡(略称:AFM)
やレーザ干渉粗さ計を利用して判定できる。成長島間の
距離は、また、高解像度を有する走査型電子顕微鏡を利
用して容易に計測できる。 【0020】低温緩衝層上へ成長層を堆積するために、
高温の成膜環境下に低温緩衝層を暴露された後にあって
は、隣接する成長島間の距離が拡張される場合がある。
従来の低温緩衝膜の高温環境下への移行に伴う隣接する
成長島間の距離の増大は、成長島が易昇華性の非晶質体
を主体として構成されていることに因るものであった。
このような昇華による成長島の消失を防止する一つの方
法として、窒化ガリウム系化合物半導体からなる低温緩
衝層を窒素(原子)を含む雰囲気内で昇温することが考
えられる。例えば、GaN等の窒化ガリウム系化合物半
導体の加熱を窒素の水素化物であるアンモニア(NH
3 )を含む雰囲気内で実施することは、非晶質体の昇華
を防止する効果があるとされる。しかし、マグネシウム
(Mg)等のアクセプター不純物の電気的活性化を意図
する場合、アンモニア(NH3 )を含む雰囲気内で昇温
を行うと、不十分なアンモニアの熱分解により生成し
た、窒素と水素とが結合(N−H結合)したフラグメン
トが窒化ガリウム系化合物半導体膜内に取り込まれ、p
形の窒化ガリウム系化合物半導体層を得るには不具合と
なる場合があった。従って、従来技術にあっては、窒素
ガスを含む雰囲気内での熱処理も一般化している。しか
し、窒素分子は原子状窒素に熱分解させるのは困難であ
ることは以前から知られている事実である。このため、
窒素ガス雰囲気下での昇温は、非晶質からなる低温緩衝
層の高温への昇温時に於ける変質を抑制するには充分で
はない。 【0021】高温に於ける隣接する成長島間の距離の増
加は、低温緩衝層をなす成長島の構成要件を変更するこ
とによって回避することができる。例えば、非晶質に比
べれば、より構成原子間相互の結合力が強い単結晶から
なる成長島から低温緩衝層を構成するのも高温での低温
緩衝層の消失を防止するための一手段である。即ち、一
般式Alx Gay Inz N (但し、x+y+z=1、
0≦x≦1、0≦y≦1、0≦z≦1)や、窒素以外の
第V族元素を含む一般式 Alx Gay Inza1-a
(0<a≦1)や一般式 Alx Gay Inza
1-a (0<a≦1)等で表される窒化ガリウム系化合
物半導体の単結晶を主体として成長島を構成するのであ
る。低温緩衝層を単結晶粒を主体とした成長島の集合体
から構成することにより得られる第一の利点は、熱解離
に対する成長島の耐性が向上することにある。これは低
温緩衝層が単結晶からなるが故に、非晶質体に比較すれ
ば構成原子の相互の結合力が強いことによる。従って、
高温環境下に於いて、例えばアンモニア等の窒素を含む
分子から構成される雰囲気を敢えて創出しなくとも、緩
衝層の熱解離による変質を抑制できる。この様な性質を
備えた単結晶からなる低温緩衝層をなす成長島はサファ
イア、炭化ケイ素(SiC)、酸化亜鉛(ZnO)等の
従来からの基板材料や、ハフニウム(Hf)等の金属基
板材料、ガリウムやアルミニウムを含むリチウム(L
i)酸化物等の酸化物基板材料からなる基板上に形成す
ることができる。 【0022】また、本発明では特に、低温緩衝層は高低
差(Δh)を40nm以下とする成長島からなるものと
する。成長島の高さの均一化を図るためである。図14
は単結晶のGaNを主体とする成長島から構成されたG
aN低温緩衝層の成長島の高さの差異と当該緩衝層上の
GaN成長層の表面粗さとの関係を示す図である。ここ
では成長層の層厚は約2.5μmである。表面粗さは、
PV(eak−to−alley)値として示して
おり、これは表面の凹凸の最大高低差を表すものであ
る。図14では、Δhが40nmであるのを境界とし
て、PV値は急激に大きくなっている。即ち、表面の凹
凸(高低差)が大きくなる。例えば、Δhを約60nm
とするGaN低温緩衝層上に成膜されたGaN成長層の
PV値は約40〜50nmに到達する場合がある。図1
5はΔhを約60nmとするGaN単結晶成長島から構
成されるGaN低温緩衝層上に成膜したGaN成長層の
表面状態の一例を示す模式図である。表面は、成長島の
高低差(Δh)に対応した魚鱗状のなだらかな突起が散
在する凹凸のあるものとなる。この場合、PV値は約5
0nmに達する。窒化アルミニウム(AlN)等の他の
窒化ガリウム系化合物半導体成長層の場合も、表面のP
V値はΔhに対しGaNの場合とほぼ同様な依存性を呈
する。電界効果型トランジスタや青色等の可視発光ダイ
オードでは、100nm前後の層厚の窒化ガリウム系化
合物半導体層がチャネル(chanel)層或いは発光
層等の活性層として利用されている。この様な比較的薄
い活性層を、PV値が50nm前後である表面平滑性に
劣る層をもって形成するのは不利である。PV値が大き
いことは、層厚の不均一さが存在することを意味し、こ
れによりPV値に対し層厚がさほど大きくない層にあっ
ては、シート抵抗の不均一性等の電気的特性の不均一性
がもたらされるからである。 【0023】本発明に係わる低温緩衝層を得るに当たっ
て先ず、単結晶からなる成長島を形成するには成長温度
の制限が必要となる。成長温度は概ね、400℃を越
え、約480℃以下の範囲に設定することが重要であ
る。約500℃を越える成長温度とすると成長島は単結
晶から構成され易くなる。しかし一方で、成長島の表面
に突起の発生を招く。このため、比較的高温に於いて表
面が平坦な成長島を得ようとすると、後述するV/ III
比を従来例(例えば、特開平7−312350号公報参
照)より低比率側のかなり狭い範囲に設定する制約が加
わる。V/ III比の精密な設定を要せずに単結晶からな
る成長島を安定して得るためには、成膜装置に依存して
最適温度範囲には多少の変動は有るものの、成長温度を
約450℃以上約480℃以下の範囲とするのが好まし
い。即ち、表面状態に優れる単結晶成長島を形成するに
は、従来例(例えば、特開平7−312350号公報参
照)の如く200℃以上900℃以下、好ましい範囲と
しても400℃〜800℃と云う広い温度範囲は許容さ
れない。 【0024】また、第III 族元素原料に対する第V族元
素原料の供給比、所謂、V/III 比は単結晶成長島間の
間隔に影響を与える重要な因子である。従って、単結晶
成長島間の距離を制御するためには、堆積温度を上記の
限定された温度範囲内に設定する必要があるに加えて、
V/III 比を精密に制御することが必要である。好まし
いV/III 比は成長温度によって異なる。例えば、成膜
方式の一例であるほぼ大気圧下で成長反応が実施される
常圧方式のMOCVD法によりサファイアC面((00
01)面)基板表面へ本発明に係わる窒化ガリウム(G
aN)低温緩衝層を約400℃〜約480℃の成長温度
範囲で成長させる際の好ましいV/III 比は概ね、7×
103 以上である。成長温度をより高い例えば500℃
前後に設定した場合、好ましいV/III 比は概ね、約2
×103 以上で約4×103 の比較的に狭い範囲に限定
される。成長温度共々、このV/III 比を好ましい範囲
に設定することにより、単結晶から成長島を構成でき、
尚且、成長島相互の距離を45nm以下とすることがで
きる。隣接する成長島の距離はV/III 比を高くするに
伴い短縮される傾向にある。即ち、第III 族元素の原料
に比し第V族元素の原料が過多である成長環境の創出は
成長島間の間隔を短縮させるに効力を発揮する。 【0025】隣接する成長島の距離が本発明に係わる規
定を満足し、更に、成長島の高低差(Δh)を40nm
以下とするには、成長温度及びV/III 比を各々、上記
の好ましい範囲内に設定すると共に、被堆積物表面に供
給される原料や搬送用ガスの流速を好ましい範囲に収納
させる必要がある。好ましい範囲とは、成長系内に供給
されるガスの総量を被堆積物が配置されている近傍の領
域の断面積値で除した値で表される単純な線流速にし
て、概ね、毎秒10cm〜毎秒50cmの範囲である。
より具体的に定量例を示せば、(イ)成長温度=460
℃、(ロ)V/III 比=9.6×103 、(ハ)水素と
第V族元素原料(アンモニア)の成長系内への供給量
(反応系に供給されるガスの総量)=9リットル/分、
(ニ)水素:第V族元素原料ガス供給比=8:1等の成
長条件下では、被堆積物表面近傍の線流速を毎秒約20
〜約35cmとするのが好適である。線流速を上記した
好ましい範囲内とすることにより、高低差(Δh)を4
0nm以下とする単結晶成長島が形成され得る。本発明
の云う線流速についての理解を促すために、図16に成
長装置の構成例を掲げる。一例とした成長装置は、原料
ガスを随伴するキャリアガスを基板(101)の表面に
吹き付けるための所謂、ノズル(123)を反応炉(1
24)の内部に備えている。原料ガス及びキャリアガス
はノズル(123)の上端に設けた導入孔(125)よ
りノズル(123)内部に供給される。断面積をS(単
位:cm2 )とするノズル(123)の下方には、高純
度のグラファイト等からなる基板支持台(サセプター)
(126)上に載置された基板(101)が配置されて
いる。ノズル(123)を設置して、内部に供給される
原料ガス等を集中して基板(101)の表面に吹き付け
る構成となっている。ノズル(123)の内部に供給さ
れるガスの総量が毎秒Q(単位:cm3 (cc))であ
れば、基板(101)の直上での極く単純な線流速は、
Q/S(単位:cm3 /sec)で与えられる。線流速
Q/Sをもって、基板(101)の近傍領域を通過した
原料ガス等は排出孔(127)から反応炉(124)の
外部へ排出される。 【0026】 【作用】表面状態に優れる窒化ガリウム系化合物半導体
層がもたらされる。 【0027】 【実施例】以下、本発明を用いて窒化ガリウム系化合物
半導体の積層体からなる発光素子を作製した例について
述べる。積層体の構造を図17に示す。図17におい
て、基板(101)には、(0001)サファイアC面
を使用した。基板(101)を洗浄し、鏡面研磨面を清
浄とした後、GaNからなる低温緩衝層(102)を形
成した。低温緩衝層(102)は、半導体工業用のトリ
メチルガリウム((CH33 Ga)をガリウム(G
a)源とし、アンモニア(NH3 )を窒素(N)源とす
る常圧MOCVD法により成長させた。成長には、図1
6に示すと同様の構成からなる装置を利用した。低温緩
衝層(102)は、成長温度を450℃として成膜し
た。成膜に当っては、予め、1リットル/分の流量のア
ンモニアガスをノズル(図16の図番(123)参照)
の内部に導入し、成長炉(反応炉)(図16の図番(1
24)参照)内に載置された上記基板(101)表面に
向けて供給しておいた。アンモニアガスの供給を開始し
て成長炉内のガスの流れが定常化した後、トリメチルガ
リウムをバブリングした、トリメチルガリウムの分子を
含む流量を5cc/分とする水素バブリングガスを成長
炉内に供給してGaN低温緩衝層(102)の成長を開
始した。V/III 比(アンモニア/トリメチルガリウム
比)は、約1×104 に設定した。また、低温緩衝層
(102)の成膜時には、水素から構成されるキャリア
ガスの流量を毎分8リットルとした。即ち、水素キャリ
アガスとアンモニアガスとの供給流量比は8:1とし
た。ノズルの断面積が約6.25cm2 であったため、
線流速は約24cm/secとなった。基板(101)
へのアンモニア及びトリメチルガリウムの原料ガスの供
給を20分間に亘り継続して平均膜厚を約20nmとす
る低温緩衝層(102)を得た。 【0028】上記と同一条件で成膜したGaN低温緩衝
層の表面の凹凸を一般的なレーザ干渉粗さ計で計測し
た。計測結果から、成長島は平面形状を略六角形状若し
くは多角形状とする薄板が相互に合体してなるものと判
断された。粗さ計によって計測された段差が存在する領
域の幅から、隣接する成長島の距離は最大11nmであ
った。また、段差の大きさから成長島は高さの最大値を
205nmとし、最小値を180nmとするものであっ
た。即ち、本文中に記載のΔhは25nmであった。更
に、成膜したGaN低温緩衝層を一般的なイオンシニン
グ(ion−thinning)技法により薄層化した
後に通常の透過電子顕微鏡(TEM)を利用してその断
面を観察した。入射電子線の加速電圧は200キロボル
ト(KV)として断面観察に充分な拡大結像倍率を得た
状態で、成長島の構成要素を識別したところ、成長島は
単結晶を主体として構成されているのが判明した。この
TEMによる断面観察では成長島間に存在する溝の幅は
最大13nmであることが判明し、隣接する成長島の距
離の最大値について、上記のレーザ干渉計による計測と
ほぼ一致する結果を得た。 【0029】上記の隣接する成長島間の距離の最大値を
45nm以下とする単結晶を主体とした成長島から構成
される低温緩衝層の形成後、アンモニア:水素の流量比
を1:8とするアンモニアを含む雰囲気中で基板の温度
を積層体構成層の成膜温度まで上昇させた。然る後、低
温緩衝層上に次の各構成層を順次堆積し、LEDに用い
る積層体を構成した。 (ア)キャリア濃度3×1018cm-3、層厚約2μmの
珪素(Si)ドープn形GaN高温緩衝層(116)、
(イ)キャリア濃度2×1016cm-3、層厚0.1μm
の亜鉛(Zn)とマグネシウム(Mg)とインジウム
(In)をドープしたn形GaN発光層(117)、
(ウ)キャリア濃度8×1016cm-3、層厚0.2μm
のMgドープp形Al0.05Ga0.95N上部クラッド層
(118)、(エ)キャリア濃度2×1017cm-3、層
厚0.2μmのMgドープp形GaNコンタクト層(1
19)。これらの積層体構成層((116)〜(11
9))は温度1000℃で成膜した。 【0030】積層体構成層((116)〜(119))
の表面モフォロジーを微分干渉式光学顕微鏡並びに高分
解能走査電子顕微鏡(SEM)により層毎に観察した。
その結果、ピットは低温緩衝層(102)上の第一の堆
積層であるGaN高温緩衝層(116)の表面上におい
て、既に殆ど認められない状態であった。これより、例
え成長の初期にピットが発生しても、それは層厚の増大
に伴い消失する程度に開口部が小さいものであると解釈
された。また、成長島の高低差に因る魚鱗状の緩やかな
丘状突起(図15参照)も存在しなかった。その結果、
積層体の最表層であるコンタクト層(119)は連続膜
となっており、PV値を2.8nm、また、RMS(R
oot Mean Square;凹凸の程度を表す一
つの数値で、仮想基準面からの直線距離の自乗(次乗)
値の平均値の平方根値(自乗平均平方根値)である。)
を約0.3nmとする平坦で平滑な表面となっていた。 【0031】上記積層体に公知のフォトリソグラフィー
技術を活用してパターニング加工を施した後、パターニ
ングされた領域をアルゴン(Ar)/メタン(CH4
/H2 混合ガスを利用した一般的なマイクロ波プラズマ
法によりエッチングした。このプラズマエッチングによ
りn形電極(120)の形成予定領域の下部の積層体構
成層((116)〜(119))を除去し、構成層(1
16)の表層部を露出させた後、アルミニウム(Al)
を真空中で被着させn形電極(120)を形成した。p
形電極(121)は、構成層(119)上の周縁部の2
ケ所に低抵抗の窒化チタン(TiN)薄膜電極(12
2)を介して設置した。図18は形成したLEDの平面
模式図を、図19はその断面模式図を各々、示す。 【0032】上記発光素子への順方向電流の流通によ
り、青紫色の発光が得られた。発光出力は約0.9ミリ
ワット(mW)であった。順方向電流を20ミリアンペ
ア(mA)とした際の、順方向電圧(いわゆるVf )は
3.8〜4.0ボルト(V)程度であった。また、図2
0に示す電流−電圧特性から、本発明に係わる素子で
は、逆方向耐圧は4.5V以上(@10マイクロアンペ
ア(μA))であることなど正常な整流性を呈した。 【0033】 【発明の効果】化合物半導体エピタキシャルウエハに用
いる積層体をピットや突起の少ない表面状態に優れる連
続膜から構成できるため、電気的特性に優れる化合物半
導体素子が得られる効果がある。
DETAILED DESCRIPTION OF THE INVENTION [0001] FIELD OF THE INVENTION The present invention relates to a method of forming at low temperatures.
Equipped with a thin film buffer layer made of gallium nitride based compound semiconductor
Related to compound semiconductor epitaxial wafers
Obtain compound semiconductor epitaxial wafer with excellent surface condition
Semiconductor epitaxy with thin film buffer layer suitable for
Related to a shallow wafer. [0002] 2. Description of the Related Art Gallium nitride-based compound semiconductor epitaxy
Al wafer is Alx Gay Inz N (x + y + z =
1, 0 ≦ x, y, z ≦ 1) etc. as a constituent layer
Is used as a base material. This laminated structure is
Conventionally, generally, sapphire (α-alumina single crystal)
Etc. are formed on a crystal substrate. Silicon carbide (SiC)
And zinc oxide (ZnO) are used as substrate materials
In some cases. However, the constituent layers that make up the laminated structure are not
They do not lattice match with the substrate material. For example, GaN and
The degree of lattice mismatch with fire is considered even if mutual orientation is considered.
About 13.8% ("Journal of Japan Society for Crystal Growth",Vo
l. 20, No. 4 (1993), pp. 28-36). Obedience
Therefore, when forming a constituent layer directly on these substrates,
Is due to the misfit (mis-f
it) A large amount of crystal defects such as dislocations
Is introduced into the semiconductor component layer. Also, the lattice mismatch
A continuous film with excellent surface flatness on a substrate
It is not easy, the constituent layers lack continuity and surface
This results in a film with poor topology. Quality with a large amount of crystal defects
Excellent characteristics from a laminated structure composed of inferior constituent layers
Semiconductor device cannot be obtained. A gallium nitride-based compound semiconductor according to the prior art
The problem in the laminated body will be explained more concretely.
For example, if GaN is grown directly on a sapphire substrate,
Only isolated growth islands are scattered and occur.
Is known to be a film lacking continuity
FIG. 1 (p. 30)).
When forming a film with a discontinuous film as the underlying layer, the constituent layers to be formed
Are also discontinuous. Use discontinuous membrane
In compound semiconductor devices manufactured by
Is uneven, hindering uniform distribution of device operating current.
Is caused. Therefore, the laminated structure including the discontinuous film
The structure obtains a semiconductor element with excellent uniformity of electrical characteristics, etc.
Make it difficult. Recently, compound semiconductor epitaxial wafers have been developed.
Of the old problems in the formation of laminated structures used for EHA
100-500 angstroms (Å) for avoidance
Insert a thin buffer layer between the substrate and component layer
(JP-A-2-229476)
Gazette). These thin film buffer layers are made of Alx Ga1-x N (0
.Ltoreq.x.ltoreq.1).
JP-A-2-229476, JP-A-4-297923
JP, JP-A-5-41541 and JP-A-6-15
1962). Thin film buffer layers are also generally
00 ° C to 900 ° C (JP-A-2-229476) and
400 ° C to 800 ° C (JP-A-6-151962)
Because it is grown at a relatively low temperature, it is especially called a low-temperature buffer layer.
It is called. The low-temperature buffer layer is composed of the substrate and
By alleviating the lattice mismatch with
Also form a continuous gallium nitride-based compound semiconductor film
It is placed with the intention of doing so. [0005] The low temperature buffer layer also covers the substrate surface.
It is arranged as a base layer to be formed. This underlayer
(Low-temperature buffer layer) allows the growth of the layers constituting the laminated structure
It is said that sometimes uniform generation and formation of growth nuclei can be promoted.
In addition, the presence of the underlayer allows two-dimensional growth in the lateral direction.
Because the process proceeds preferentially, the membrane expands and develops flatly
No. That is, it is advantageous for obtaining a constituent layer having continuity. Advantageous in obtaining a continuous film as described above
The low-temperature buffer layer that provides
The higher the (coverage), the more the function can be exhibited.
Ideally, the entire surface of the substrate should be covered.
You. Low is said to increase the possibility of achieving continuous film formation
The temperature buffer layer is mainly composed of amorphous
(JP-A-2-229476, JP-A-2-229476)
JP-A-6-151962). The layer thickness is as described above.
Low, at most, hundreds of angstroms.
You. [0007] In the growth of a thin film, an adsorbing surface on the substrate surface is used.
Selective or local deposition on site
Is by no means rare. If the desired thin film is thin,
This is manifested as non-uniformity of the layer thickness. Low temperature relaxation of substrate surface
The pattern of distribution of the stratum is an electron microscope that can obtain high resolution,
Analysis method using atomic force microscope, laser interference roughness meter, etc.
And measurement methods. 1 and 2 show amorphous
The thickness of the layer mainly composed of high quality GaN is about 5 nm.
It is a schematic diagram of a plane and a section of a conventional low-temperature buffer layer. one
Generally, when the low temperature buffer layer (102) is thin, the low temperature buffer layer (1)
02) completely and uniformly covers the entire surface of the substrate (101)
I can't. As a result, it is composed mainly of amorphous
Growth islands (103) do not exist close to each other
Area where there is no growing island (103) between Nagashima (103)
The region remains as a groove (104). By observing the cross section
The low temperature buffer layer is extremely
Area that is thin or the surface of the substrate (101) is exposed.
(See FIG. 2). The thickness of the growing island (103) (high
Is not always uniform (see FIG. 2). [0008] If amorphous, the phase of the atoms constituting it
The bonds between them are not as strong as in single crystals. This
In the case of an amorphous low-temperature buffer film having a small thickness as described above,
Disappears due to sublimation during the process of raising the temperature to high temperatures,
Alternatively, the thickness of the layer decreases. The disappearance of the low-temperature buffer film reduces the layer thickness
The larger the area, the more pronounced, resulting in the width of the groove (104).
(Indicated by the symbol w in FIGS. 1 and 2)
Means that the substrate surface is exposed. Lattice mismatch between deposited layer and substrate
There is a low-temperature buffer layer as an underlayer that plays a role of relaxation
In the area where the substrate is exposed (the above groove), abnormal
The long happens. FIG. 3 shows the pattern of abnormal growth occurring in the groove.
The growth is shown in contrast to the normal growth mode with the growth island as the core.
It is a schematic diagram of a long layer surface. The surface of the substrate (101) is exposed
From the groove (104) that led to the growth, pyramidal growth grains (1
05) occurs. On the other hand, from the growing island (103)
Hexagonal or polygonal flattened parts
Long grains (106) are generated. But the remaining cold buffer
Growth grains due to the different layer thickness of each layer
The height (thickness) of (106) is not uniform. These grown grains form the surface morphology of the growth layer.
The pyramidal growth grains are pyramids.
May be formed on the surface of the growth layer (deposited layer).
You. On the other hand, from the growth grains that have expanded
The flat plate portion provides a flat growth layer surface. Substrate surface
Where the grooves are dominant, ie, the substrate surface is almost
Low temperature buffer layer does not remain in the whole area, and the substrate surface is exposed
When in the state, the planar shape of the growth layer surface is approximately hexagonal.
It is known that a large number of protrusions occur (Jpn.
J. Appl. Phys. ,30(10A) (199
1), L1705 to L1707. ). Also, low temperature buffer layer
Does not disappear and the entire surface of the substrate is ideally covered
In the state, a continuous film having a flat surface is obtained.
FIG. 4 shows an intermediate state between these conditions, that is, a groove or a turtle having a large width.
Substrate crystal surface partially exposed due to crack generation
Diagram schematically showing the growth layer surface obtained in the state of
It is. In this case, the projection (1) whose planar shape is substantially hexagonal
07) and a region lacking flatness and almost flatness
The surface is a mixture of the maintained area. pyramid
The projections (107) are generated from the grooves (104).
Things. In areas where flatness is ensured,
This corresponds to the area where the opposing layer (102) remains. Ma
The reason that the thickness of the flat portion differs from region to region is that
It depends on the degree of reduction in the thickness of the temperature buffer layer (102).
You. [0010] The details of the region where the protruding portion and the flat portion coexist are shown
5 is a schematic sectional view. In the area where the low-temperature buffer layer has disappeared,
In the projection generated from the corresponding groove (104), for example, the product
The layer structure constituting layers ((110) to (112)) are sequentially deposited.
As it is stacked, the distance between the top and bottom of the projection (108)
(Depth) is further increased. For this reason, the area between the protrusions
The pores increase in depth as the thickness of the deposited layer increases.
And remain as pits (109).
On the other hand, flat portions having different thicknesses (indicated by symbol d in FIG. 5)
Step (114) formed at the junction of (113) is laminated
It remains after deposition of the constituent layer. After all, the laminated structure constituent layer
Surface has pits (109) and steps (114)
It becomes uneven. For example, using the laminated structure illustrated in FIG.
Thus, a pn junction type compound semiconductor light emitting device is manufactured. this
In this case, the structure of the laminated structure is assumed for forming a pn junction.
The layer (111) is an n-type semiconductor layer, and the constituent layer (112) is
It is a p-type layer. In terms of the operation of this light-emitting element, an electrode
The supply current from (115) is divided into the constituent layers ((111) and
Via a pn junction formed at the interface between (112))
Flow into lower constituent layers ((110) to (111))
There is a need. However, the pit (109) as above
If present, the pit will be deeper each time the constituent layers are layered
((108) in FIG. 5), for example, the electrode (11
5) increases the chance of direct contact with the constituent layer (111).
Let The consequence of this situation is that the electrode (115)
Of short-circuited n without passing through the pn junction
It is the flow into the shaped component layer (111). This defect is shown in FIG.
The current-voltage characteristics (IV characteristics) shown in FIG.
Appears as a lack of use. For pn junction type light emitting element
Lack of rectification means no light emission or weak light emission,
This results in poor electrical characteristics such as lack of withstand voltage. That is,
The presence of large-width grooves creates pits and eventually
It spreads to the deterioration of electrical characteristics of compound semiconductor devices
It is. Also, the presence of the step (114) causes the step
In the region where (114) exists on both sides, the laminated structure
Discontinuity of ((110)-(112)) of layer occurs
Therefore, a pit (109) is formed. This discontinuity
In the region where the occurrence occurred, the formation of a good pn junction was also inhibited.
You. Also, discontinuity of the electrode (115) occurs. In particular,
The device operating current supplied from the electrode is applied to almost the entire area of the light emitting layer.
Ultra-thin, transparent conductive as electrode to diffuse
Gully nitride with transparent electrode or translucent electrode
Compound semiconductor light emitting device, such a step
The occurrence immediately deteriorates the electrical characteristics of the light emitting device.
Specifically, the input resistance increases and the operating current spreads sufficiently.
This results in a reduction in the light emitting area that occurs because it is not achieved. For this reason, in the prior art, the pit portion
Intended to prevent short-circuit current flow through
The pits with an insulating material that impedes the flow of current
And other measures have been implemented. For example, using gallium nitride
Anodize the laminated structure made of compound semiconductor and
The technique of coating the coating with an insulating film such as aluminum oxide
This is one example (JP-A-57-62579). I
However, this technique uses an insulating film to cover the surface of the pit.
Is difficult to precisely control the film thickness. For example, if the depth is small
Even if the pit with a narrow opening is buried,
In a pit with a wide opening, the opening surface is thin.
In some cases, it is only coated. A big pit
Sufficient time to form enough coating to be buried
Conversely, the thickness of the coating in the small pits buried the pits
The thickness becomes larger than the thickness
You. In other words, the surface irregularities are reduced by the insulation treatment of the pits.
It can lead to encouraging results. [0014] SUMMARY OF THE INVENTION The present invention provides a gallium nitride
Low temperature in epitaxial wafers
The peaks found on the surface of the laminated component layer deposited on the buffer layer
The growth of gallium nitride based compound semiconductor crystal growth
Constrains essentially in light of the nature of the style. Also low temperature buffer
The gallium nitride-based
Suppress surface step on compound semiconductor epitaxial wafer
Control or reduce. [0015] SUMMARY OF THE INVENTION The present invention relates to a compound semiconductor.
In an epitaxial wafer, a nitride gas
Thin layers composed of growing islands made of a lithium-based compound semiconductor
A film buffer layer, wherein the growing islands are located between adjacent growing islands.
Is 45 nm or less. Also, in particular,
In the above compound semiconductor epitaxial wafer,
The height difference (Δh) of each of the growing islands constituting the membrane buffer layer is 4
The thickness is set to 0 nm or less. The distance between the growing islands according to the present invention is defined as
Between the growing islands. As an example
In FIG. 7, the distance between the growing islands is indicated by the symbol L. FIG. 8 shows low temperature
The pit density on the surface of the growth layer deposited on the buffer layer
It shows the distance dependence between growing islands. Adjacent
That the distance between the growing islands is 0 means that the growing islands
Represents a continuous film. Pit density
Tend to increase with increasing distance between adjacent growing islands
Show. In particular, the distance between adjacent growing islands exceeds 45 nm
Then it increases sharply. The distance between pits is also adjacent
When the distance between the growing islands exceeds approximately 45 nm, it suddenly increases.
You. In other words, since the distance between the pit tops increases,
The probability of occurrence of a larger pit increases. [0017] 9 and 10 show the (0001) plane.
Average distance between growing islands grown on sapphire substrate is 1
1050 ° C. on a low-temperature buffer layer made of GaN with a thickness of 2 nm
Surface morphology of a GaN growth layer with a thickness of about 2 μm
FIG. 6 is a schematic diagram showing a change in the chemistry according to a layer thickness. FIG.
Is the surface condition when the thickness of the GaN growth layer is about 0.5μm
State. In the early stage of growth, it is generated in the groove (104) on the substrate surface.
The generated fine pyramidal growth grains (105) are
03) The top plate part developed two-dimensionally with the nucleus as the core
Is almost buried inside the growth grain (106) that flattens
It is in a state of being left. At this point the surface is partially flat
Small corresponding to the incompleteness of coalescence of the growing grains (106)
Pit (109) remains, but already flat
I have. This is a gallium nitride based compound semiconductor such as GaN
The layer is perpendicular to the substrate surface with the low-temperature buffer layer as the underlying layer.
It is understood that it grows two-dimensionally dominantly. this
Especially when the distance between adjacent growing islands is small.
Growing grains that develop preferentially in area fill gaps
Is more likely to occur, and will be superior to ensuring surface flatness.
Will be interpreted. As film formation progresses and the layer thickness increases to about 1 μm
The opening of this small pit (109) gradually narrows.
The pit density decreases (see FIG. 10).
See). Furthermore, the pits disappear almost completely as the layer thickness increases.
A flat surface is formed. That is, a low-temperature buffer layer is formed.
The distance between the growing islands is equal to or less than the value specified by the present invention.
Already at the relatively early stage of growth,
The loss of the pits that hinder the maintenance is achieved. On the other hand, the distance between adjacent growing islands is about 60 to
Low temperature relaxation with growth islands arranged sparsely to 120 nm
The surface morphology of the growth layer on the impact layer increases as the layer thickness increases.
It is not a steady improvement. 11, 12, and 1
3 is a GaN low-temperature buffer having a groove width exceeding the specification of the present invention.
Surface of the GaN growth layer formed on the layer with increasing layer thickness
It is the schematic diagram which showed the change of the state. FIG. 11 shows that the layer thickness is approximately
Surface at the time of 0.5 μm, so to speak, at the beginning of growth
Show morphology. Groove (1) on the surface of the substrate (101)
04), pyramidal growth grains (10
5) occurs. Almost no underlayer exists in this region
Growth in the direction perpendicular to the surface of the substrate (101)
Become. In addition, since the interval between the grooves (104) is large,
The top plate developed flat with Nagashima (103) as the core
Growing grains (106) filling the groove (104)
This will take more time. During this time the groove
The pyramidal growth grains (105) generated from (104) are
In the meantime, the height is increased in the vertical direction and flat growth grains (10
The difference in height from (6) becomes more significant. Growth time
When the layer thickness increases to about 1.5 μm with the progress of
(104) is filled with flat growth grains (106).
Pyramidal growth with increasing height during that time
The grain (105) is the surface of the united flat growth grain (106)
Will remain as pyramid-shaped projections
(See FIG. 12). In addition, a pin
A cut (109) is formed. Furthermore, the layer thickness increases
The height of the projection increases because the projection grows further upward
At the same time, the depth of the pit (109) with a large opening
(See FIG. 13). As described above, the groove width is regulated by the present invention.
If the thickness is larger than the specified value,
As a result, the pits will not be filled, and the depth will increase
You. That is, when a groove width exceeding the stipulation of the present invention is present, flattening is performed.
Many pits and protrusions that hinder the formation of
Therefore, it is difficult to obtain a growth layer with excellent surface morphology.
Become. In the present invention, the distance between adjacent growing islands and
Means the adjacent growth during low temperature buffer layer growth
Refers to the distance between islands. Low temperature buffer layer is a continuous film (distance = 0)
Consisting of a collection of growing islands with some or some spacing
The irrigator is an atomic force microscope (abbreviation: AFM) as described above.
And a laser interference roughness meter. Between growing islands
Distance can also be obtained by using a scanning electron microscope with high resolution.
It can be easily measured using In order to deposit a growth layer on the low temperature buffer layer,
After exposure of low temperature buffer layer in high temperature deposition environment
May increase the distance between adjacent growing islands.
Adjacent to the transition of conventional low-temperature buffer film to high-temperature environment
The increase in the distance between the growing islands indicates that the growing islands are
It was caused by the fact that it was mainly composed of
One way to prevent the growth island from disappearing due to such sublimation
As a method, a low-temperature buffer made of gallium nitride-based compound semiconductor is used.
Considering that the temperature of the impact layer is increased in an atmosphere containing nitrogen (atoms).
available. For example, a gallium nitride-based compound such as GaN
Heating of the conductor is carried out using ammonia (NH), which is a hydride of nitrogen.
Three ) Is carried out in an atmosphere containing
It is said to have the effect of preventing. But magnesium
Intended to electrically activate acceptor impurities such as (Mg)
If ammonia (NHThree Temperature rise in an atmosphere containing
Is produced by insufficient ammonia thermal decomposition
A fragment in which nitrogen and hydrogen are bonded (NH bond).
Is taken into the gallium nitride-based compound semiconductor film and p
To obtain a gallium nitride-based compound semiconductor layer
There was a case. Therefore, in the prior art, nitrogen
Heat treatment in an atmosphere containing gas has also become common. Only
However, it is difficult to thermally decompose nitrogen molecules into atomic nitrogen.
That is a fact that has been known for a long time. For this reason,
Temperature rise under nitrogen gas atmosphere is a low temperature buffer made of amorphous
It is sufficient to suppress the alteration of the
There is no. Increasing the distance between adjacent growing islands at high temperatures
In addition, it is necessary to change the constituent requirements of the growth island that forms the low-temperature buffer layer.
And can be avoided. For example, compared to amorphous
In other words, from a single crystal that has stronger mutual bonding between constituent atoms
Low temperature buffer layer is composed of growing islands at high temperature
This is one means for preventing the buffer layer from disappearing. That is, one
General formula Alx Gay Inz N (where x + y + z = 1,
0 ≦ x ≦ 1, 0 ≦ y ≦ 1, 0 ≦ z ≦ 1) and other than nitrogen
General formula Al containing group V elementx Gay InzNa P1-a
 (0 <a ≦ 1) or the general formula Alx Gay Inz Na A
s1-a Gallium nitride based compound represented by (0 <a ≦ 1)
The growth island is composed mainly of the single crystal of the oxide semiconductor.
You. Aggregate of growing islands mainly composed of single crystal grains with low temperature buffer layer
The first advantage obtained by constructing from
The growing island's resistance to the This is low
Because the temperature buffer layer is made of single crystal, it is
This is because the mutual bonding power of the constituent atoms is strong. Therefore,
In high temperature environment, contains nitrogen such as ammonia
Even if you don't create an atmosphere composed of molecules,
Alteration due to thermal dissociation of the stratum can be suppressed. Such properties
The growth island that forms the low-temperature buffer layer composed of
Ear, silicon carbide (SiC), zinc oxide (ZnO), etc.
Conventional substrate materials and metal substrates such as hafnium (Hf)
Sheet material, lithium containing gallium and aluminum (L
i) Forming on a substrate made of an oxide substrate material such as an oxide
Can be In the present invention, the low-temperature buffer layer is particularly high and low.
A growth island having a difference (Δh) of 40 nm or less
I do. This is to make the height of the growing island uniform. FIG.
Is G composed of growing islands mainly composed of single crystal GaN.
aN Low temperature buffer layer growth island height difference and
FIG. 4 is a diagram illustrating a relationship with a surface roughness of a GaN growth layer. here
In this case, the thickness of the growth layer is about 2.5 μm. Surface roughness is
PV (Peak-to-Vally) value
This indicates the maximum height difference of the surface irregularities.
You. In FIG. 14, the boundary is that Δh is 40 nm.
Thus, the PV value is rapidly increasing. That is, the concave surface
The protrusion (difference in height) increases. For example, Δh is about 60 nm
Of the GaN growth layer formed on the GaN low temperature buffer layer
PV values can reach about 40-50 nm. FIG.
5 is composed of GaN single crystal growth islands having Δh of about 60 nm.
Of the GaN growth layer formed on the formed GaN low temperature buffer layer
It is a schematic diagram which shows an example of a surface state. The surface of the growing island
Smooth fish-scale projections corresponding to the height difference (Δh)
It has unevenness present. In this case, the PV value is about 5
Reaches 0 nm. Others such as aluminum nitride (AlN)
In the case of a gallium nitride based compound semiconductor growth layer, the surface P
V value exhibits almost the same dependence on Δh as in GaN.
I do. Field-effect transistors and visible light emitting dies such as blue
In the case of Ode, a gallium nitride system with a layer thickness of around 100 nm
Compound semiconductor layer is a channel layer or light emission
It is used as an active layer such as a layer. Such a relatively thin
Active layer with a surface smoothness with PV value around 50nm
Forming with inferior layers is disadvantageous. Large PV value
Means that there is non-uniformity of the layer thickness.
As a result, a layer having a layer thickness not much
Unevenness of electrical characteristics such as unevenness of sheet resistance
Is brought about. In obtaining the low-temperature buffer layer according to the present invention,
First, to form a growth island consisting of a single crystal, the growth temperature
Is required. Growth temperature generally exceeds 400 ° C
It is important to set the temperature to about 480 ° C or less.
You. If the growth temperature exceeds about 500 ° C, the growth island will be united
It is easy to be composed of crystals. But on the other hand, the growing island surface
This causes the formation of protrusions. Therefore, at relatively high temperatures,
When trying to obtain a growth island with a flat surface, the following V / III
The ratio of the conventional example (see, for example, JP-A-7-312350)
There is a restriction that the ratio is set to a much smaller range on the lower ratio side.
Wrong. It does not require precise setting of the V / III ratio
In order to obtain stable growth islands, the
Although there is some variation in the optimal temperature range, the growth temperature
It is preferable to be in the range of about 450 ° C or more and about 480 ° C or less.
No. In other words, to form a single crystal growth island with excellent surface condition
Is a conventional example (see, for example, JP-A-7-312350).
200) to 900 ° C., as in the case of “T.
Even a wide temperature range of 400 ° C to 800 ° C is acceptable
Not. In addition, a group V element with respect to a group III element raw material
The raw material supply ratio, so-called V / III ratio, is
It is an important factor affecting spacing. Therefore, a single crystal
To control the distance between growth islands, the deposition temperature must be
In addition to having to set within a limited temperature range,
It is necessary to precisely control the V / III ratio. Preferred
The V / III ratio depends on the growth temperature. For example, film formation
Growth reaction is carried out under almost atmospheric pressure, which is an example of the method
The sapphire C surface ((00
01) plane) The gallium nitride (G
aN) growing the low temperature buffer layer at a growth temperature of about 400 ° C. to about 480 ° C.
The preferred V / III ratio when growing in the range is approximately 7 ×
10Three That is all. Increase the growth temperature to, for example, 500 ° C.
When set around, the preferred V / III ratio is generally about 2
× 10Three About 4 × 10Three Limited to a relatively narrow range of
Is done. Both the growth temperature and the V / III ratio are set in a preferable range.
By setting to, growth islands can be constructed from single crystals,
Further, the distance between the growing islands can be set to 45 nm or less.
Wear. The distance between adjacent growing islands can increase the V / III ratio
It tends to be shortened. That is, the raw material of the group III element
Creation of a growth environment in which the raw materials for Group V elements are excessive compared to
It is effective in shortening the interval between growing islands. The distance between the adjacent growing islands is a rule according to the present invention.
And the height difference (Δh) of the growing island is 40 nm.
In order to make the following, the growth temperature and the V / III
Set within the preferred range of
Stores the flow rate of raw materials and carrier gas to be supplied in the preferred range
Need to be done. The preferred range is to supply into the growth system
The total amount of gas to be deposited
Simple linear flow velocity expressed by the value divided by the area cross-sectional area
Thus, it is generally in the range of 10 cm / sec to 50 cm / sec.
More specifically, a quantitative example will be described. (A) Growth temperature = 460
° C, (b) V / III ratio = 9.6 × 10Three , (C) hydrogen and
Supply amount of Group V element raw material (ammonia) into the growth system
(Total amount of gas supplied to the reaction system) = 9 liters / minute,
(D) Hydrogen: Group V element source gas supply ratio = 8: 1, etc.
Under long conditions, the linear velocity near the surface of the sediment
Preferably, it is about 35 cm. Linear flow velocity
By setting it within the preferable range, the height difference (Δh) is 4
A single crystal growth island having a thickness of 0 nm or less can be formed. The present invention
In order to facilitate understanding of the linear flow velocity described in FIG.
The following is an example of the configuration of the long device. An example of a growth device is a raw material
Carrier gas accompanying gas is applied to the surface of the substrate (101).
A so-called nozzle (123) for spraying is connected to the reactor (1).
24). Source gas and carrier gas
Is the inlet hole (125) provided at the upper end of the nozzle (123).
And supplied to the inside of the nozzle (123). The cross-sectional area is S (simple
Rank: cmTwoBelow the nozzle (123)
Substrate support (susceptor) made of graphite etc.
(126) The substrate (101) placed on the
I have. Nozzle (123) is installed and supplied inside
Concentrate and spray raw material gas on the surface of substrate (101)
Configuration. Supplied inside the nozzle (123)
The total amount of gas used is Q per second (unit: cmThree(Cc))
Then, a very simple linear flow velocity just above the substrate (101) is
Q / S (unit: cm)Three / Sec). Linear flow velocity
With Q / S, passed through the area near the substrate (101)
Raw material gas and the like are discharged from the discharge hole (127) to the reaction furnace (124).
It is discharged outside. [0026] [Function] Gallium nitride based compound semiconductor with excellent surface condition
Layers are provided. [0027] DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, gallium nitride-based compounds will be described using the present invention.
Example of manufacturing light-emitting element composed of semiconductor laminate
State. FIG. 17 shows the structure of the laminate. Figure 17
The substrate (101) has (0001) sapphire C-plane
It was used. The substrate (101) is cleaned and the mirror-polished surface is cleaned.
After cleaning, a low-temperature buffer layer (102) made of GaN is formed.
Done. The low temperature buffer layer (102) is a bird for the semiconductor industry.
Methylgallium ((CHThree )Three Ga) to gallium (G
a) As a source, ammonia (NHThree ) As the nitrogen (N) source
And grown by atmospheric pressure MOCVD. Figure 1 for growth
An apparatus having the same configuration as shown in FIG. 6 was used. Low temperature
The opposing layer (102) is formed at a growth temperature of 450 ° C.
Was. Prior to film formation, a flow rate of 1 liter / min
Nozzle of ammonia gas (see figure number (123) in Fig. 16)
Into the growth furnace (reactor) (Fig.
24)) on the surface of the substrate (101) placed in
It was supplied for. Start supplying ammonia gas
After the gas flow in the growth reactor becomes steady,
Of trimethylgallium molecules bubbled with lium
Growing hydrogen bubbling gas with a flow rate of 5 cc / min
Supply into the furnace to start growth of GaN low temperature buffer layer (102)
Started. V / III ratio (ammonia / trimethylgallium
Ratio) is about 1 × 10FourSet to. Also, low temperature buffer layer
At the time of film formation of (102), a carrier composed of hydrogen
The gas flow was 8 liters per minute. That is, the hydrogen carrier
The supply flow ratio between the gas and the ammonia gas is 8: 1.
Was. The cross-sectional area of the nozzle is about 6.25cmTwoWas
The linear flow rate was about 24 cm / sec. Substrate (101)
Supply of ammonia and trimethylgallium source gas to
Feeding is continued for 20 minutes to obtain an average film thickness of about 20 nm.
A low temperature buffer layer (102) was obtained. GaN low temperature buffer formed under the same conditions as above
Measure the roughness of the layer surface with a general laser interference roughness meter.
Was. From the measurement results, the growth island has a planar shape of approximately hexagonal shape.
Or polygonal thin plates are considered to be united with each other.
Refused. Where there is a step measured by a roughness meter
Due to the width of the region, the distance between adjacent growing islands is up to 11 nm.
Was. Also, from the size of the step, the growing island has the maximum height
205 nm and the minimum value is 180 nm.
Was. That is, Δh described in the text was 25 nm. Change
Then, the GaN low-temperature buffer layer formed
Thinned by ion-thinning technique
Later, using a normal transmission electron microscope (TEM),
The surface was observed. Accelerating voltage of incident electron beam is 200 kB
(KV), an enlarged imaging magnification sufficient for cross-sectional observation was obtained.
In the state, when the components of the growing island were identified,
It turned out that it is mainly composed of a single crystal. this
In the cross section observation by TEM, the width of the groove existing between the growing islands is
It was found to be a maximum of 13 nm, and the distance between adjacent growing islands was
The maximum value of separation is measured by the laser interferometer described above.
Nearly consistent results were obtained. The maximum value of the distance between the adjacent growing islands is
Consists of single crystal grown islands of 45nm or less
After the formation of the low-temperature buffer layer, the ammonia: hydrogen flow ratio
Of substrate in an atmosphere containing ammonia with a ratio of 1: 8
Was raised to the film forming temperature of the layer constituting the laminate. After that, low
The following constituent layers are sequentially deposited on the temperature buffer layer and used for LEDs.
To form a laminate. (A) Carrier concentration 3 × 1018cm-3, About 2 μm thick
A silicon (Si) doped n-type GaN high temperature buffer layer (116),
(B) Carrier concentration 2 × 1016cm-3, Layer thickness 0.1μm
Of zinc (Zn), magnesium (Mg) and indium
(In) doped n-type GaN light emitting layer (117),
(C) Carrier concentration 8 × 1016cm-3, Layer thickness 0.2μm
Mg-doped p-type Al0.05Ga0.95N upper cladding layer
(118), (d) carrier concentration 2 × 1017cm-3,layer
0.2 μm thick Mg-doped p-type GaN contact layer (1
19). These laminated body constituent layers ((116) to (11)
9)) was formed at a temperature of 1000 ° C. Laminate Constituent Layer ((116) to (119))
Surface morphology by differential interference light microscopy and
Each layer was observed with a scanning electron microscope (SEM).
As a result, the pits are deposited on the first bank on the cold buffer layer (102).
On the surface of the stacked GaN high temperature buffer layer (116)
Already, it was almost unrecognizable. From this example
Even if pits are generated at the beginning of growth, it will increase the layer thickness.
Interpreted as having a small opening so that it disappears with
Was done. In addition, the gradual fish scale due to the height difference of the growing island
No ridges (see FIG. 15) were also present. as a result,
The contact layer (119) which is the outermost layer of the laminate is a continuous film
The PV value is 2.8 nm, and the RMS (R
oot Mean Square; one representing the degree of unevenness
The square of the linear distance from the virtual reference plane (the next power)
It is the square root value of the average value (root mean square value). )
Was about 0.3 nm. Known photolithography is applied to the above-mentioned laminate.
After patterning using technology,
Area marked with argon (Ar) / methane (CHFour )
/ HTwo General microwave plasma using mixed gas
It was etched by the method. This plasma etching
Stacked structure below the region where the n-type electrode (120) is to be formed
The layers ((116) to (119)) are removed, and the constituent layer (1) is removed.
16) After exposing the surface layer portion, aluminum (Al)
Was applied in vacuum to form an n-type electrode (120). p
The shape-shaped electrode (121) is located on the periphery of the constituent layer (119).
In some places, a low-resistance titanium nitride (TiN) thin film electrode (12
Installed via 2). FIG. 18 is a plan view of the formed LED.
FIG. 19 is a schematic view, and FIG. 19 is a schematic sectional view thereof. The flow of the forward current to the light emitting element is
And blue-violet light emission was obtained. Light output is about 0.9mm
Watts (mW). 20 mA of forward current
A (mA), the forward voltage (the so-called Vf ) Is
It was about 3.8 to 4.0 volts (V). FIG.
From the current-voltage characteristics shown in FIG.
Means that the reverse breakdown voltage is 4.5 V or more (@ 10 microamps)
A (μA)). [0033] Industrial Applicability For compound semiconductor epitaxial wafer
With excellent surface condition with few pits and protrusions
Since it can be composed of a continuous film, it is a compound semi-conductor with excellent electrical properties.
There is an effect that a conductor element can be obtained.

【図面の簡単な説明】 【図1】GaNからなる従来の低温緩衝層の表面状態を
示す平面模式図である。 【図2】図1に例示した従来の低温緩衝層の断面模式図
である。 【図3】基板表面上の低温緩衝層の残存の有無に依っ
て、成長形態が変化することを模式的に示す図である。 【図4】低温緩衝層の有無に対応した成長層の表面状態
を模式的に示す図である。 【図5】ピット及び平坦な領域が混在した領域の積層構
造体の断面を模式的に示す図である。 【図6】ピットの発生によるpn接合の不完全性に基づ
いて整流性が欠如した際の電流−電圧特性の一例であ
る。 【図7】成長島間の距離(隣接する成長島間の溝の最大
幅)を説明するための模式図である。 【図8】GaN成長層表面のピット密度と低温緩衝層を
構成する成長島の隣接する成長島間の距離との関係を示
す図である。 【図9】本発明に係わる成長島間の溝幅を有するGaN
低温緩衝層上に成膜された、層厚を約0.5μmとする
GaN成長層の表面モフォロジーを示す模式図である。 【図10】本発明に係わる成長島間の溝幅を有するGa
N低温緩衝層上に成膜された、層厚を約1.0μmとす
るGaN成長層の表面モフォロジーを示す模式図であ
る。 【図11】本発明の規定を越える成長島間の溝幅を有す
るGaN低温緩衝層上に成膜された、層厚を約0.5μ
mとするGaN成長層の表面モフォロジーを示す模式図
である。 【図12】本発明の規定を越える成長島間の溝幅を有す
るGaN低温緩衝層上に成膜された、層厚を約1.5μ
mとするGaN成長層の表面モフォロジーを示す模式図
である。 【図13】本発明の規定を越える成長島間の溝幅を有す
るGaN低温緩衝層上に成膜された、層厚を約2μmと
するGaN成長層の表面モフォロジーを示す模式図であ
る。 【図14】GaN成長層表面のPV値と低温緩衝層を構
成する成長島の高低差(Δh)との関係を示す図であ
る。 【図15】本発明の規定を越える高低差(Δh)を有す
る成長島から構成されたGaN低温緩衝層上に成膜され
たGaN成長層の表面モフォロジーの一例を示す図であ
る。 【図16】成長装置の構成を示す概略図である。 【図17】本発明の実施例に関わる窒化ガリウム系化合
物半導体の積層体の構造を示す図である。 【図18】本発明に係わる化合物半導体素子(LED)
の平面模式図である。 【図19】図18に示すLEDの破線A−A’に沿った
断面模式図である。 【図20】本発明に係わる化合物半導体素子(LED)
の電流−電圧特性の一例である。 【符号の説明】 (101) 基板 (102) 低温緩衝層 (103) 成長島 (104) 溝(溝部) (105) 角錘状の成長粒 (106) 平面的に成長した成長粒 (107) 突起 (108) 突起の底部から頂部に至る距離(深さ) (109) ピット (110) 積層構造体構成層 (111) 積層構造体構成層 (112) 積層構造体構成層 (113) 表面平坦部 (114) 段差 (115) 電極 (116) n形GaN高温緩衝層 (117) n形GaN発光層 (118) p形AlGaN上部クラッド層 (119) p形GaNコンタクト層 (120) n形電極 (121) p形電極 (122) 窒化チタン(TiN)薄膜電極 (123) ノズル (124) 反応炉 (125) ガス導入孔 (126) 基板支持台(サセプター) (127) 排出孔
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a schematic plan view showing a surface state of a conventional low-temperature buffer layer made of GaN. FIG. 2 is a schematic cross-sectional view of the conventional low-temperature buffer layer illustrated in FIG. FIG. 3 is a diagram schematically showing that a growth mode changes depending on whether or not a low-temperature buffer layer remains on a substrate surface. FIG. 4 is a diagram schematically showing a surface state of a growth layer corresponding to the presence or absence of a low-temperature buffer layer. FIG. 5 is a diagram schematically showing a cross section of the laminated structure in a region where pits and flat regions are mixed. FIG. 6 is an example of a current-voltage characteristic when rectification is lacking based on imperfection of a pn junction due to generation of a pit. FIG. 7 is a schematic diagram for explaining a distance between growth islands (a maximum width of a groove between adjacent growth islands). FIG. 8 is a diagram showing the relationship between the pit density on the GaN growth layer surface and the distance between adjacent growth islands of the growth islands forming the low-temperature buffer layer. FIG. 9 shows GaN having a groove width between growth islands according to the present invention.
FIG. 3 is a schematic diagram showing the surface morphology of a GaN growth layer having a thickness of about 0.5 μm formed on a low-temperature buffer layer. FIG. 10 shows Ga having a groove width between growth islands according to the present invention.
FIG. 3 is a schematic diagram showing the surface morphology of a GaN growth layer having a thickness of about 1.0 μm formed on an N low-temperature buffer layer. FIG. 11 shows a film thickness of about 0.5 μm formed on a GaN low-temperature buffer layer having a groove width between growth islands exceeding the regulation of the present invention.
FIG. 3 is a schematic diagram showing a surface morphology of a GaN growth layer where m is a number. FIG. 12 shows a film thickness of about 1.5 μm formed on a GaN low-temperature buffer layer having a groove width between growth islands exceeding the regulation of the present invention.
FIG. 3 is a schematic diagram showing a surface morphology of a GaN growth layer where m is a number. FIG. 13 is a schematic diagram showing the surface morphology of a GaN growth layer having a layer thickness of about 2 μm formed on a GaN low-temperature buffer layer having a groove width between growth islands exceeding the provisions of the present invention. FIG. 14 is a diagram showing the relationship between the PV value on the surface of a GaN growth layer and the height difference (Δh) of a growth island constituting a low-temperature buffer layer. FIG. 15 is a diagram showing an example of the surface morphology of a GaN growth layer formed on a GaN low-temperature buffer layer composed of growth islands having a height difference (Δh) exceeding the regulation of the present invention. FIG. 16 is a schematic diagram showing a configuration of a growth apparatus. FIG. 17 is a diagram showing a structure of a stacked body of a gallium nitride-based compound semiconductor according to an example of the present invention. FIG. 18 shows a compound semiconductor device (LED) according to the present invention.
FIG. FIG. 19 is a schematic cross-sectional view of the LED shown in FIG. 18 taken along a broken line AA ′. FIG. 20 shows a compound semiconductor device (LED) according to the present invention.
5 is an example of the current-voltage characteristic of the present invention. [Description of Reference Numerals] (101) Substrate (102) Low-temperature buffer layer (103) Growth island (104) Groove (groove) (105) Pyramidal growth grain (106) Planar growth growth grain (107) Projection (108) Distance (depth) from the bottom to the top of the protrusion (109) Pit (110) Laminated structure constituent layer (111) Laminated structure constituent layer (112) Laminated structure constituent layer (113) Flat surface part ( 114) step (115) electrode (116) n-type GaN high-temperature buffer layer (117) n-type GaN light emitting layer (118) p-type AlGaN upper cladding layer (119) p-type GaN contact layer (120) n-type electrode (121) P-type electrode (122) Titanium nitride (TiN) thin film electrode (123) Nozzle (124) Reactor (125) Gas inlet (126) Substrate support (susceptor) (127) Discharge hole

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 X.H.Wu,D.Kapolne k,E.J.Tarsa,B.Heyi ng,S.Keller,B.P.Ke ller,U.K.Mishra,S. P.DenBaars,”Nuclea tion layer evoluti on in metal−organi c chemical vapor d eposition grown Ga N”,Applied Physics Letters,1996年 3月 4 日,Vol.68,No.10,pp.1371 −1373 (58)調査した分野(Int.Cl.7,DB名) H01L 21/20 H01L 21/205 H01L 33/00 H01S 5/30 - 5/347 Web of Science──────────────────────────────────────────────────続 き Continued on the front page (56) References X. H. Wu, D .; Kapolnek, E .; J. Tarsa, B .; Heying, S .; Keller, B .; P. Keller, U.S.A. K. Misra, SP. Den Baars, "Nucleation layer evolution in metal-organic chemical vapor deposition growth GAN", Applied Physics Letters, Applied Physics Letters, March 3, 1996, Applied Physics Letters. 68, no. 10, pp. 1371 -1373 (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/20 H01L 21/205 H01L 33/00 H01S 5/30-5/347 Web of Science

Claims (1)

(57)【特許請求の範囲】 【請求項1】結晶基板上に、窒化ガリウム系化合物半導
体からなる低温緩衝層を形成し、該低温緩衝層上に窒化
ガリウム系化合物半導体からなる積層体構成層を堆積さ
せる化合物半導体エピタキシャルウエハの製造方法にお
いて、低温緩衝層を、成長温度を400℃を越え480
℃以下の範囲とし、V/III比を7×103以上とし、基
板の表面に供給される原料ガス及びキャリアガスの線流
速を毎秒10cm〜毎秒50cmの範囲として、常圧M
OCVD法により成長させ、該低温緩衝層を単結晶の成
長島の集合体から構成し、隣接する該成長島間の距離を
45nm以下とし、各々の成長島の高低差(△h)を4
0nm以下とすることを特徴とする化合物半導体エピタ
キシャルウエハの製造方法。
(57) [Claim 1] A low-temperature buffer layer made of a gallium nitride-based compound semiconductor is formed on a crystal substrate, and a laminated body constituent layer made of a gallium nitride-based compound semiconductor is formed on the low-temperature buffer layer. In the method for producing a compound semiconductor epitaxial wafer, a low-temperature buffer layer is formed at a growth temperature exceeding 400 ° C.
C. or lower, a V / III ratio of 7 × 10 3 or more, and a linear flow rate of the raw material gas and the carrier gas supplied to the surface of the substrate in the range of 10 cm / sec to 50 cm / sec.
The low-temperature buffer layer is composed of an aggregate of single crystal growth islands, the distance between adjacent growth islands is 45 nm or less, and the height difference (Δh) of each growth island is 4
A method for producing a compound semiconductor epitaxial wafer, wherein the thickness is set to 0 nm or less.
JP25308196A 1996-09-25 1996-09-25 Method for manufacturing compound semiconductor epitaxial wafer Expired - Fee Related JP3446495B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25308196A JP3446495B2 (en) 1996-09-25 1996-09-25 Method for manufacturing compound semiconductor epitaxial wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25308196A JP3446495B2 (en) 1996-09-25 1996-09-25 Method for manufacturing compound semiconductor epitaxial wafer

Publications (2)

Publication Number Publication Date
JPH1097994A JPH1097994A (en) 1998-04-14
JP3446495B2 true JP3446495B2 (en) 2003-09-16

Family

ID=17246232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25308196A Expired - Fee Related JP3446495B2 (en) 1996-09-25 1996-09-25 Method for manufacturing compound semiconductor epitaxial wafer

Country Status (1)

Country Link
JP (1) JP3446495B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3963068B2 (en) 2000-07-19 2007-08-22 豊田合成株式会社 Method for producing group III nitride compound semiconductor device
US7759149B2 (en) 2004-06-09 2010-07-20 Showa Denko K.K. Gallium nitride-based semiconductor stacked structure
WO2006054737A1 (en) * 2004-11-18 2006-05-26 Showa Denko K.K. Gallium nitride-based semiconductor stacked structure, method for fabrication thereof, gallium nitride-based semiconductor device and lamp using the device
JP5071703B2 (en) * 2006-08-08 2012-11-14 独立行政法人物質・材料研究機構 Semiconductor manufacturing equipment
TWI563539B (en) * 2012-01-18 2016-12-21 Sino American Silicon Prod Inc Composite substrate, manufacturing method thereof and light emitting device having the same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
X.H.Wu,D.Kapolnek,E.J.Tarsa,B.Heying,S.Keller,B.P.Keller,U.K.Mishra,S.P.DenBaars,"Nucleation layer evolution in metal−organic chemical vapor deposition grown GaN",Applied Physics Letters,1996年 3月 4日,Vol.68,No.10,pp.1371−1373

Also Published As

Publication number Publication date
JPH1097994A (en) 1998-04-14

Similar Documents

Publication Publication Date Title
US6635901B2 (en) Semiconductor device including an InGaAIN layer
CN100466172C (en) Method for forming group-III nitride semiconductor layer and semiconductor device
EP1997125B1 (en) Growth method using nanocolumn compliant layers and hvpe for producing high quality compound semiconductor materials
US6380051B1 (en) Layered structure including a nitride compound semiconductor film and method for making the same
JP3822318B2 (en) Semiconductor light emitting device and manufacturing method thereof
Tchernycheva et al. Growth of GaN free-standing nanowires by plasma-assisted molecular beam epitaxy: structural and optical characterization
KR101066135B1 (en) ? nitride compound semiconductor laminated structure
TW541718B (en) Indium gallium nitride smoothing structures for III-nitride devices
US5990495A (en) Semiconductor light-emitting element and method for manufacturing the same
US7387678B2 (en) GaN substrate and method of fabricating the same, nitride semiconductor device and method of fabricating the same
US8686396B2 (en) Non-polar ultraviolet light emitting device and method for fabricating same
JP6055908B2 (en) EPITAXIAL SUBSTRATE, EPITAXIAL SUBSTRATE MANUFACTURING METHOD, AND OPTOELECTRONIC SEMICONDUCTOR CHIP HAVING EPITAXIAL SUBSTRATE
JP3361285B2 (en) Gallium nitride based compound semiconductor light emitting device and method of manufacturing gallium nitride based compound semiconductor
CN101542024A (en) Production of single-crystal semiconductor material using a nanostructure template
JP2001135892A (en) Light emitting device of nitride semiconductor
JP3733008B2 (en) III-N compound semiconductor device
JPH11233391A (en) Crystalline substrate, semiconductor device using the same and manufacture of the semiconductor device
JP3306578B2 (en) Compound semiconductor epitaxial wafer
JP3207918B2 (en) Light-emitting device using polycrystalline semiconductor material of group III-V compound and method for manufacturing the same
JP3446495B2 (en) Method for manufacturing compound semiconductor epitaxial wafer
JP3772816B2 (en) Gallium nitride crystal substrate, method for manufacturing the same, gallium nitride semiconductor device, and light emitting diode
JP2003133246A (en) Gallium nitride compound semiconductor light emitting element and its manufacturing method
US6894323B2 (en) Group III nitride semiconductor device and its method of manufacture
US20050227453A1 (en) Group III nitride semiconductor crystal, production method thereof and group III nitride semiconductor epitaxial wafer
CN116259660A (en) E-HEMT epitaxial wafer and preparation method thereof

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090704

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120704

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 10

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130704

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees