JP3438375B2 - Signal transmission device and signal receiving module - Google Patents
Signal transmission device and signal receiving moduleInfo
- Publication number
- JP3438375B2 JP3438375B2 JP02645995A JP2645995A JP3438375B2 JP 3438375 B2 JP3438375 B2 JP 3438375B2 JP 02645995 A JP02645995 A JP 02645995A JP 2645995 A JP2645995 A JP 2645995A JP 3438375 B2 JP3438375 B2 JP 3438375B2
- Authority
- JP
- Japan
- Prior art keywords
- transmission line
- signal
- circuit
- block
- transmission
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明はＣＰＵやメモリ等の素子
間（例えばＣＭＯＳ等により構成されたデジタル回路間
又はその機能ブロック間）で信号伝送を行なうための技
術に関し、特に、複数の素子が同一の伝送線から分岐し
て接続されるバスにおいて信号伝送を高速に行う技術に
関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for transmitting a signal between elements such as a CPU and a memory (for example, between digital circuits configured by CMOS or the like or between functional blocks thereof), and more particularly, a plurality of elements are provided. The present invention relates to a technique for performing signal transmission at high speed on a bus branched from the same transmission line and connected.
【０００２】[0002]
【従来の技術】半導体集積回路装置により構成されたデ
ジタル回路間の信号伝送を高速に行うための技術とし
て、信号振幅を１Ｖ程度の小振幅として信号を伝達する
低振幅インタフェースに関する技術がある。2. Description of the Related Art As a technique for performing high-speed signal transmission between digital circuits composed of semiconductor integrated circuit devices, there is a technique relating to a low-amplitude interface for transmitting a signal with a small amplitude of about 1V.
【０００３】低振幅インタフェースの代表的なものとし
て、ＧＴＬ(Gunning transceiver logic)インタフェー
スやＣＴＴ(Center tapped termination)インタフェー
スがある。Typical examples of the low-amplitude interface include a GTL (Gunning transceiver logic) interface and a CTT (Center tapped termination) interface.
【０００４】これらの低振幅インタフェースについて
は、例えば日経エレクトロニクス９月２７日号Ｐ２６９
〜２９０（日経ＢＰ社、平成５年発行）に詳しく記載さ
れている。Regarding these low-amplitude interfaces, for example, Nikkei Electronics September 27 issue P269.
~ 290 (Nikkei BP, published in 1993).
【０００５】図１に、この低振幅インタフェースに関
し、伝送線路に分岐配線がある場合の従来技術を示す。FIG. 1 shows a conventional technique relating to this low-amplitude interface in the case where the transmission line has branch wiring.
【０００６】終端電源６０，６１及び終端抵抗５０，５
１により終端された伝送線路１００には、送出回路ブロ
ック１と受信回路ブロック２，３，４が接続される。Termination power sources 60, 61 and termination resistors 50, 5
The transmission circuit block 1 and the receiving circuit blocks 2, 3, 4 are connected to the transmission line 100 terminated by 1.
【０００７】伝送線路１００のインピーダンスは５０
Ω、分岐配線１１〜１４のインピーダンスは５０Ω、終
端抵抗５０、５１はそれぞれ５０Ω、終端電源６０、６
１は０．５Ｖ、そして送出回路２１のオン抵抗は１０Ω
である。The impedance of the transmission line 100 is 50
Ω, the impedance of the branch wirings 11 to 50 is 50Ω, the terminating resistors 50 and 51 are 50Ω, and the terminating power sources 60 and 6 are
1 is 0.5V, and the ON resistance of the sending circuit 21 is 10Ω
Is.
【０００８】送出回路２１はＨｉｇｈ出力時には伝送線
路１１を１Ｖ電源と接続し、Ｌｏｗ出力時にはグラン
ド、すなわち０Ｖと接続する回路であり、３２〜３４は
受信回路ブロックに含まれる受信回路である。The sending circuit 21 is a circuit that connects the transmission line 11 to a 1V power source at the time of High output, and connects to the ground, that is, 0V at the time of Low output, and reference numerals 32 to 34 are receiving circuits included in the receiving circuit block.
【０００９】このバスにおいて、送出回路２１がＬｏｗ
出力からＨｉｇｈ出力に切り替わるとき、図中の各点に
信号がどのように伝わるかを説明する。In this bus, the sending circuit 21 is Low
A description will be given of how a signal is transmitted to each point in the figure when the output is switched to the High output.
【００１０】まず、送出回路２１からＬｏｗ出力を出し
ている時の伝送線路１００の電位を求めると、このとき
の伝送線路の電圧は終端電源０．５Ｖを終端抵抗５０、
５１の合成抵抗５０／２＝２５Ωと送出回路２１のオン
抵抗（１０Ω）によって分圧された電圧となるから、
０．５×１０／（１０＋２５）＝０．１４（Ｖ）
となる。First, when the potential of the transmission line 100 when the Low output is being output from the sending circuit 21 is obtained, the voltage of the transmission line at this time is 0.5 V for the termination power supply and 50 for the termination resistor 50.
Since the voltage is divided by the combined resistance 50/2 = 25Ω of 51 and the ON resistance (10Ω) of the sending circuit 21, 0.5 × 10 / (10 + 25) = 0.14 (V).
【００１１】送出回路の出力をＬｏｗからＨｉｇｈへと
切り替え、信号が図１のＡ点に伝わるときの電位は、以
下のようになる。The potential when the output of the sending circuit is switched from Low to High and the signal is transmitted to point A in FIG. 1 is as follows.
【００１２】送出回路を切り替えた直後は、送出回路２
１の電源１Ｖが送出回路のオン抵抗（１０Ω）と伝送線
路１１のインピーダンス５０Ωとによって分圧されるた
め、Ａ点での電位上昇分は
１×５０／（５０＋１０）＝０．８３（Ｖ）
となる。初期電圧０．１４Ｖとこの上昇分の電圧を加え
た０．９７Ｖ（Ｖ）がＡ点における電位である。Immediately after switching the sending circuit, the sending circuit 2
Since the power source 1V of 1 is divided by the ON resistance (10Ω) of the sending circuit and the impedance 50Ω of the transmission line 11, the potential increase at the point A is 1 × 50 / (50 + 10) = 0.83 (V). Becomes The potential at point A is 0.97 V (V) obtained by adding the initial voltage of 0.14 V and the increased voltage.
【００１３】この振幅０．８３Ｖの波形が分岐点Ｂ点に
到達したときは次のようになる。When the waveform having the amplitude of 0.83V reaches the branch point B, the following occurs.
【００１４】伝送線路１１から伝送線路１００を見る
と、左右２方に分かれているため、伝送線路１１から見
た伝送線路１００の見かけ上のインピーダンスは、伝送
線路１００のインピーダンス５０Ωの半分、すなわち２
５Ωに見える。一方、伝送線路１１のインピーダンスは
５０Ωであるので、Ｂ点においてインピーダンスの不整
合による反射が起こる。When the transmission line 100 is viewed from the transmission line 11, the transmission line 100 is divided into two parts, the apparent impedance of the transmission line 100 seen from the transmission line 11 is half of the impedance 50Ω of the transmission line 100, that is, 2
Looks like 5Ω. On the other hand, since the impedance of the transmission line 11 is 50Ω, reflection occurs at point B due to impedance mismatch.
【００１５】このインピーダンス不整合による反射係数
を求めると
（５０−２５）／（５０＋２５）＝０．３３
となり、Ａ点に伝わった０．８３Ｖの信号振幅のうち、
１／３に相当する振幅０．２８Ｖの信号が反射し、送信
回路側に戻る。残りの振幅０．５５Ｖの信号が一回目の
透過波となって伝送線路１００に伝わる。よって、透過
信号の電位はこの０．５５Ｖと初期電位（０．１４Ｖ）
とをあわせた電位、すなわち０．６９Ｖとなる。When the reflection coefficient due to the impedance mismatch is obtained, it becomes (50-25) / (50 + 25) = 0.33, and of the signal amplitude of 0.83 V transmitted to the point A,
A signal having an amplitude of 0.28V corresponding to 1/3 is reflected and returns to the transmission circuit side. The remaining signal having an amplitude of 0.55V becomes the first transmitted wave and is transmitted to the transmission line 100. Therefore, the potential of the transmission signal is 0.55V and the initial potential (0.14V)
The total potential is 0.69V.
【００１６】送出回路に戻った０．２８Ｖ振幅の信号は
送信回路に到達すると全反射をし、再びＢ点に到達す
る。このうち２／３が伝送線路１００に出て、１／３が
再び伝送線路１１に戻る。このように信号は伝送線路１
１を幾度も往復し、その都度、Ｂ点に到達した波形は、
その２／３を伝送線路１００に出力する。こうして、Ａ
点に伝わった０．８３Ｖの振幅を少しづつ伝送線路１０
０に伝えていくのである。When the signal of 0.28 V amplitude returned to the transmission circuit reaches the transmission circuit, it undergoes total reflection and reaches point B again. Of this, 2/3 goes out to the transmission line 100, and 1/3 returns to the transmission line 11 again. In this way, the signal is transmitted line 1
The waveform that travels back and forth 1 times and reaches point B each time is
The 2/3 is output to the transmission line 100. Thus, A
The 0.83V amplitude transmitted to the point is gradually transmitted to the transmission line 10
I will tell you to zero.
【００１７】Ｂ点を通過し、伝送線路１００に伝わった
０．６９Ｖの信号がＣ点に伝わると、前方に５０Ωの伝
送線路が２本見え、前方の合成インピーダンス２５Ω
と、いままで伝わってきた伝送線路のインピーダンス５
０Ωとのインピーダンスの不整合による反射が起こる。When the signal of 0.69 V that has passed through the point B and is transmitted to the transmission line 100 is transmitted to the point C, two transmission lines of 50Ω are seen in the front, and the combined impedance of the front is 25Ω.
And the impedance of the transmission line that has been transmitted up to now 5
Reflection occurs due to impedance mismatch with 0Ω.
【００１８】反射係数は、
（５０−２５）／（５０＋２５）＝０．３３
となり、Ｃ点を通り抜ける波形の電位は、Ｂ点の信号振
幅０．５５Ｖに透過率２／３（＝１−１／３）を掛け、
初期電位を加えた電位すなわち、
０．５５×２／３＋０．１４＝０．５０（Ｖ）となる。The reflection coefficient is (50-25) / (50 + 25) = 0.33, and the potential of the waveform passing through the point C has a transmittance of 2/3 (= 1-1) at the signal amplitude of 0.55 V at the point B. / 3),
The potential obtained by adding the initial potential is 0.55 × 2/3 + 0.14 = 0.50 (V).
【００１９】同様の反射が点Ｅ、点Ｇでも起こり、それ
ぞれの電位は０．３８（Ｖ）、０．３０（Ｖ）となる。Similar reflections also occur at points E and G, and the respective potentials become 0.38 (V) and 0.30 (V).
【００２０】これらの結果を示したのが図２である。図
２において、（ａ）は図１に示す点Ｃに着目し、点Ｃに
入ってくる信号であるＢ点の信号と、点Ｃから出て行く
信号である点Ｄと点Ｅの信号を示したものであり、説明
のため点Ａの信号も示している。同様に（ｂ）は点Ｅに
着目した信号波形を示した図、（ｃ）は点Ｇに着目した
信号波形を示した図である。図２中、２０１は図１にお
けるＡ点の信号波形，２０２はＢ点,２０３はＣ点,２０
４はＤ点,２０５はＥ点,２０６はＦ点,２０７はＧ点,２
０８はＨ点の信号波形を示している。信号の立ち下がり
時においても、同様のことがおこり、そのときの信号波
形は図３のようになる。図３においても、２０１から２
０８はそれぞれ図１におけるＡ点からＨ点までの信号波
形を示す。FIG. 2 shows these results. In FIG. 2, (a) focuses on the point C shown in FIG. 1, and shows the signal at the point B, which is the signal entering the point C, and the signals at the points D and E, which are the signals going out from the point C. The signal at point A is also shown for the sake of explanation. Similarly, (b) is a diagram showing a signal waveform focused on the point E, and (c) is a diagram showing a signal waveform focused on the point G. In FIG. 2, 201 is a signal waveform at A point in FIG. 1, 202 is a B point, 203 is a C point, 20
4 is D point, 205 is E point, 206 is F point, 207 is G point, 2
08 shows the signal waveform at the H point. The same thing happens when the signal falls, and the signal waveform at that time is as shown in FIG. Also in FIG. 3, 201 to 2
Reference numeral 08 denotes a signal waveform from point A to point H in FIG. 1, respectively.
【００２１】[0021]
【発明が解決しようとする課題】このように従来の信号
伝送回路を用いると、送出回路２１からの最初の信号
は、受信回路において、みな、信号のＨｉｇｈ、Ｌｏｗ
を確定する基準電圧Ｖｒｅｆ（上記条件では０．５Ｖ）
を越えられないことがわかる。As described above, when the conventional signal transmission circuit is used, the first signal from the transmission circuit 21 is all High and Low in the reception circuit.
Reference voltage Vref that determines (0.5V under the above conditions)
You can see that
【００２２】また、分岐点Ｃ、Ｅ、Ｇにおいて分岐配線
内に入った信号は、伝送線路１１と同様、分岐配線内で
反射を繰り返し、反射波形が分岐点に戻ってきたとき、
信号の２／３が伝送線路１００に出る。これが、伝送線
路１００における波形の歪の原因になる。Further, the signal entering the branch wiring at the branch points C, E and G is repeatedly reflected in the branch wiring as in the transmission line 11, and when the reflected waveform returns to the branch point,
Two thirds of the signal goes out on the transmission line 100. This causes distortion of the waveform in the transmission line 100.
【００２３】このように、上記従来技術においては、分
岐配線の各分岐点において反射が起こり、それぞれの反
射による電位降下が重なることで、送出回路の遠方での
信号電位の上昇が遅れ、その結果、遅延時間が増え、高
速伝送が不可能になるという問題がある。As described above, in the above-mentioned conventional technique, reflection occurs at each branch point of the branch wiring, and the potential drops due to the respective reflections overlap, so that the rise of the signal potential in the distance of the sending circuit is delayed, and as a result, However, there is a problem that delay time increases and high-speed transmission becomes impossible.
【００２４】更に、受信回路ブロックに入り込む信号が
受信回路部分で反射し、再び伝送路１００に入り込むこ
とにより、信号波形が歪み、信号伝送の信頼性が下がる
という問題も残る。Furthermore, the signal entering the receiving circuit block is reflected by the receiving circuit portion and enters the transmission path 100 again, so that the signal waveform is distorted and the reliability of signal transmission is lowered.
【００２５】また、信号伝送の高速化をはかり、低振幅
バスとするために、上記の例では、電源電圧を１Ｖとし
たが、前述の文献に示される回路では、通常用いられる
３．３Ｖ電源においても１Ｖ振幅を達成するために、送
出回路のオン抵抗を約１００Ωにして低振幅バスを実現
している。Further, in order to speed up signal transmission and use a low-amplitude bus, the power supply voltage is set to 1V in the above example, but in the circuit shown in the above-mentioned document, the 3.3V power supply normally used. In order to achieve the 1V amplitude, the low resistance bus is realized by setting the ON resistance of the sending circuit to about 100Ω.
【００２６】現在広く使われている送出回路のオン抵抗
は１０Ω前後であるため、前述の文献に示される技術を
用いるには新たな送出回路が必要となり、また従来の送
出回路が使えなくなるといった問題がある。Since the ON resistance of the sending circuit which is widely used at present is around 10Ω, a new sending circuit is required to use the technique disclosed in the above-mentioned document, and the conventional sending circuit cannot be used. There is.
【００２７】さらに、このように送出回路のオン抵抗を
高い値とすることは、送出回路で消費する電力を大きく
することとなり、消費電力が増大するという問題もあ
る。Furthermore, setting the ON resistance of the sending circuit to a high value in this way increases the power consumed by the sending circuit, and there is also the problem that the power consumption increases.
【００２８】本願発明に関連する公知例として他にＵＳ
Ｐ Ｎｏ．４，９２２，４４９がある。この公報には、
送信回路と受信回路とを含む複数の回路ブロックと回路
ブロック間の信号を伝送するためのブロック間信号伝送
線路とを有する回路構成において、回路ブロックとブロ
ック間信号伝送線路との間に抵抗を備える技術が示され
ている。しかし、そこに抵抗を挟む目的は抵抗の挿入に
より信号衝突時の貫通電流を低減し高速ソース切り替え
を実現するため即ち、ブロック間信号伝送線路上での信
号の振幅を小さくするためであり、抵抗値は２０Ωから
４０Ωとしている。この抵抗値では回路ブロック内伝送
線路とブロック間伝送線路との分岐点で信号の反射が生
じてしまい、信号の高速伝送には、問題を残す。即ち、
この例はブロック間信号伝送線路とブロック内信号伝送
線路とのインピーダンスの関係から抵抗値を定めること
を示していない。Other known examples related to the present invention include US
P No. There are 4,922,449. In this publication,
In a circuit configuration having a plurality of circuit blocks including a transmission circuit and a reception circuit and an inter-block signal transmission line for transmitting signals between the circuit blocks, a resistor is provided between the circuit block and the inter-block signal transmission line. Technology is shown. However, the purpose of sandwiching the resistor there is to reduce the through current at the time of signal collision by inserting a resistor to realize high-speed source switching, that is, to reduce the signal amplitude on the inter-block signal transmission line. The value is 20Ω to 40Ω. With this resistance value, a signal is reflected at the branch point between the transmission line in the circuit block and the transmission line between blocks, and a problem remains in high-speed signal transmission. That is,
This example does not show that the resistance value is determined from the relation of impedance between the inter-block signal transmission line and the intra-block signal transmission line.
【００２９】また、ブロック間信号伝送線路と回路ブロ
ック内の信号伝送線路との間に抵抗を備える従来技術と
しては、他に特公昭５４− ５９２９号公報がある。こ
の例では受信回路側の回路ブロックとブロック間信号伝
送線路との間にのみ抵抗を挟み、送信回路を備える回路
ブロックとの間には抵抗を挟んでいない。従って上記Ｕ
ＳＰ Ｎｏ．４，９２２，４４９と同様に、送信回路か
ら出力される信号がブロック間信号伝送線路に伝わると
きに反射が生じ、高速伝送には問題を残す。Another conventional technique having a resistor between the inter-block signal transmission line and the signal transmission line in the circuit block is Japanese Patent Publication No. 54-5929. In this example, the resistor is provided only between the circuit block on the receiving circuit side and the inter-block signal transmission line, and the resistor is not provided between the circuit block having the transmitting circuit. Therefore, the above U
SP No. Similar to 4, 922 and 449, reflection occurs when the signal output from the transmission circuit is transmitted to the inter-block signal transmission line, leaving a problem for high-speed transmission.
【００３０】出願人は、上記の問題を解決するための技
術を先に米国に出願した特許（特願平６−１８０８２
号）にて開示した。The applicant has previously filed a patent application for a technique for solving the above problems in the United States (Japanese Patent Application No. 6-18082).
No.).
【００３１】即ち、信号を送り出す送出回路とその送出
回路から出力される信号を回路ブロックの外部へ伝える
ためのブロック内伝送線路とを有する第１の回路ブロッ
ク（送信回路ユニット）と、信号を受け取る受信回路と
その受信回路に入力される信号を伝えるためのブロック
内伝送線路とを有する第２の回路ブロック（受信回路ユ
ニット）と、前記回路ブロック間を伝達するためのブロ
ック間伝送線路（主伝送線路）とを含む信号伝送装置に
おいて、前記ブロック間伝送線路を該ブロック間伝送線
路の特性インピーダンス値またはその近傍の抵抗値を持
つ素子にて終端し、前記ブロック内伝送線路と前記ブロ
ック間伝送路との間に、前記ブロック内伝送線路のイン
ピーダンスから前記ブロック間伝送線路のインピーダン
スの半分の値を引いた値またはその近傍の抵抗値を持つ
素子（マッチング抵抗）を設ける技術を示した。That is, a first circuit block (transmission circuit unit) having a transmission circuit for transmitting a signal and an intra-block transmission line for transmitting a signal output from the transmission circuit to the outside of the circuit block, and a signal are received. A second circuit block (reception circuit unit) having a reception circuit and an intra-block transmission line for transmitting a signal input to the reception circuit, and an inter-block transmission line (main transmission) for transmitting between the circuit blocks. Line), the inter-block transmission line is terminated with an element having a characteristic impedance value of the inter-block transmission line or a resistance value in the vicinity thereof, and the intra-block transmission line and the inter-block transmission line , The half of the impedance of the inter-block transmission line is subtracted from the impedance of the intra-block transmission line. Value or shows a technique of providing a device (matching resistor) having a resistance value in the vicinity thereof.
【００３２】そして、その技術により分岐配線のインピ
ーダンスからバスのインピーダンスの半分を引いた値の
近傍の抵抗値を持った抵抗を分岐配線とバスとの間に挿
入することにより、分岐配線内での反射の繰り返しを防
止することができ、挿入抵抗、終端抵抗の分圧によって
伝送線路上の振幅を低振幅にすることができるので、高
速な信号伝送が可能となる。With this technique, a resistor having a resistance value in the vicinity of a value obtained by subtracting half of the impedance of the bus from the impedance of the branch wiring is inserted between the branch wiring and the bus, thereby Repetition of reflection can be prevented, and the amplitude on the transmission line can be made low by the voltage division of the insertion resistance and the terminating resistance, so that high-speed signal transmission becomes possible.
【００３３】しかし、受信回路ユニットの中には主伝送
線路に接続する受信回路の次段に、さらに伝送線路を介
して受信回路が接続されているものがある。However, in some receiving circuit units, the receiving circuit is connected to the next stage of the receiving circuit connected to the main transmission line and further via the transmission line.
【００３４】例えばメモリモジュールにおけるアドレス
信号用回路がその１例である。アドレス信号はメモリモ
ジュールに入ると、いったんドライバ回路に入り、そこ
からメモリモジュール内のメモリＬＳＩの入力回路へと
伝わる。An example is an address signal circuit in a memory module. When the address signal enters the memory module, it enters the driver circuit and is transmitted from there to the input circuit of the memory LSI in the memory module.
【００３５】このような回路に対して主伝送線路を終端
し、ブロック内伝送線路にマッチング抵抗を付けただけ
では、主伝送線路上のインタフェースは低振幅となるが
次段の伝送線路のインタフェースは振幅が大きいままで
高速の信号転送が困難である。したがって、次段の伝送
線路上の信号転送速度が制限になり装置全体における信
号の高速転送が困難となる。If the main transmission line is terminated to such a circuit and the matching resistance is attached to the intra-block transmission line, the interface on the main transmission line has a low amplitude, but the interface of the transmission line at the next stage is It is difficult to transfer signals at high speed with a large amplitude. Therefore, the signal transfer speed on the transmission line of the next stage is limited, and it becomes difficult to transfer the signal at high speed in the entire device.
【００３６】本発明においては、受信回路の次段に更に
伝送線路を介して受信回路が接続するような多段の受信
回路を有する構成の信号伝送装置においても信号の低振
幅化と高速信号伝送が可能な信号伝送装置を提供するこ
とを目的とする。According to the present invention, even in a signal transmission device having a multi-stage receiving circuit in which the receiving circuit is connected to the next stage of the receiving circuit via a transmission line, the signal amplitude can be reduced and the high-speed signal transmission can be performed. An object is to provide a possible signal transmission device.
【００３７】[0037]
【課題を解決するための手段】上記目的を達成するため
に、主伝送線路に接続され、信号を送り出す送出回路
と、該送出回路から送り出される信号を前記主伝送線路
へ伝えるためのブロック内伝送線路とを有する送出回路
ブロックと、前記主伝送線路に接続され、前記主伝送線
路から入力される信号を受信し、受信した信号を次段に
出力する送受信回路と、前記主伝送線路から入力される
信号を前記送受信回路へ伝えるためのブロック内伝送線
路と、前記送受信回路から出力される信号を受信する受
信回路と、該受信回路と前記送受信回路との間で信号を
伝送するための次段の伝送線路とを備えた信号伝送装置
において、前記主伝送線路に、該主伝送線路のインピー
ダンスと同等の値の抵抗値をもつ終端抵抗を備え、前記
ブロック内伝送線路に該ブロック内伝送線路のインピー
ダンス値から前記主伝送線路のインピーダンス値の半分
の値を引いた値またはその近傍の抵抗値の素子を備え、
前記次段のブロック内伝送線路に終端抵抗を備え、前記
前記送受信回路と前記次段のブロック内伝送線路に電圧
降下を生じせしめる素子を備えたものである。In order to achieve the above object, a transmission circuit connected to a main transmission line for transmitting a signal and an intra-block transmission for transmitting the signal transmitted from the transmission circuit to the main transmission line. A transmission circuit block having a line, a transmission / reception circuit connected to the main transmission line, receiving a signal input from the main transmission line, and outputting the received signal to the next stage, and a transmission / reception circuit input from the main transmission line. Transmission line for transmitting a signal to the transmitter / receiver circuit, a receiver circuit for receiving a signal output from the transmitter / receiver circuit, and a next stage for transmitting a signal between the receiver circuit and the transmitter / receiver circuit. The transmission line in the block, wherein the main transmission line is provided with a terminating resistor having a resistance value equivalent to the impedance of the main transmission line. Comprising an element of resistance values or near minus half the value of the impedance value of said main transmission line from the impedance value of the block in the transmission line,
The transmission line in the block of the next stage is provided with a terminating resistor, and the transmission / reception circuit and an element for causing a voltage drop in the transmission line in the block of the next stage are provided.
【００３８】[0038]
【作用】主伝送線路に該主伝送線路のインピーダンス値
またはその近傍の抵抗値を持つ素子によって前記ブロッ
ク間伝達用伝送線路の終端を行ない、ブロック内伝送線
路のインピーダンス値からブロック間伝達用伝送線路の
インピーダンス値の半分の値を引いた値またはその近傍
の抵抗値を持つ素子を、ブロック内伝送線路に設けるこ
とにより、主伝送線路の終端抵抗とブロック内伝送線路
（分岐配線）に設けた素子とにより分圧される小振幅の
信号が主伝送線路に伝わることになり、ブロック内伝送
線路に設けられた素子によりブロック内伝送線路内での
信号の反射の繰り返しを防止することができるので分岐
配線を持った伝送線路において高速伝送が可能となる。In the main transmission line, an element having an impedance value of the main transmission line or a resistance value near the main transmission line is used to terminate the inter-block transmission line, and the inter-block transmission line is converted from the impedance value of the intra-block transmission line. An element that has a resistance value close to or equal to the value obtained by subtracting half the impedance value of the above is provided in the intra-block transmission line, so that it is provided in the terminating resistance of the main transmission line and the intra-block transmission line (branch wiring). A small-amplitude signal divided by is transmitted to the main transmission line, and the elements provided in the intra-block transmission line can prevent repeated signal reflection in the intra-block transmission line. High-speed transmission is possible on a transmission line having wiring.
【００３９】また送受信回路の出力部と次段のブロック
内伝送線路との間に挿入した素子と、次段のブロック内
伝送線路に接続した終端抵抗とにより該ブロック内伝送
線路上での信号の低振幅化と高速化を実現することが出
来る。Further, the element inserted between the output section of the transmission / reception circuit and the intra-block transmission line of the next stage and the terminating resistor connected to the intra-block transmission line of the next stage are used to detect the signal on the intra-block transmission line. Low amplitude and high speed can be realized.
【００４０】さらに送受信回路の出力部と次段のブロッ
ク内伝送線路の間に設けられた素子と次段のブロック内
伝送線路の終端抵抗との値の設定により前記ユニット間
伝送線路における信号振幅と、次段のブロック内伝送線
路における信号振幅とを同じ値または近い値に設定する
ことが出来、両者の伝送線路において同一のインタフェ
ース方式を用いることが出来るようになる。Further, by setting the values of the element provided between the output part of the transmission / reception circuit and the intra-block transmission line of the next stage and the terminating resistance of the intra-block transmission line of the next stage, the signal amplitude in the inter-unit transmission line is , The signal amplitude in the transmission line in the block in the next stage can be set to the same value or a close value, and the same interface method can be used in both transmission lines.
【００４１】[0041]
【実施例】以下、本発明の一実施例を図面を用いて詳細
に説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described in detail below with reference to the drawings.
【００４２】図４に、単一方向用伝送線路に本発明を適
用した一実施例の基本ブロック図を示す。FIG. 4 shows a basic block diagram of an embodiment in which the present invention is applied to a unidirectional transmission line.
【００４３】図４において、１は送出回路２１を持つ送
出回路ブロック（ユニット）、２〜４は受信回路３２〜
３４をもつ受信回路ブロック（ユニット）である。各々
の回路ブロックはそれぞれ抵抗８０〜８３と伝送線路１
１〜１４を有する。また伝送線路１００は各回路ブロッ
ク１〜４を接続し、さらに伝送線路１００の特性インピ
ーダンス値、またはその近傍の抵抗値をもつ抵抗５０、
５１によって終端されている。In FIG. 4, 1 is a sending circuit block (unit) having a sending circuit 21, and 2 to 4 are receiving circuits 32 to.
34 is a receiving circuit block (unit) having 34. Each circuit block has resistors 80 to 83 and a transmission line 1 respectively.
1 to 14. The transmission line 100 connects the circuit blocks 1 to 4 and further has a resistor 50 having a characteristic impedance value of the transmission line 100 or a resistance value in the vicinity thereof,
It is terminated by 51.
【００４４】図４において伝送線路１００のインピーダ
ンスは５０Ω、分岐配線１１〜１４のインピーダンスは
１００Ω、終端抵抗５０、５１はそれぞれ５０Ω、終端
電源６０、６１は１．５Ｖ、そして送出回路２１のオン
抵抗は１０Ωである。In FIG. 4, the impedance of the transmission line 100 is 50Ω, the impedance of the branch wirings 11-14 is 100Ω, the terminating resistors 50 and 51 are 50Ω respectively, the terminating power sources 60 and 61 are 1.5V, and the ON resistance of the sending circuit 21. Is 10Ω.
【００４５】また、送出回路２１はＨｉｇｈ出力時には
伝送線路を３Ｖ電源と接続し、Ｌｏｗ出力時にはグラン
ド、すなわち０Ｖと接続する回路である。また図中の３
２〜３４を受信回路とする。The sending circuit 21 is a circuit that connects the transmission line to a 3V power source when the output is High and connects the ground, that is, 0V when the output is Low. 3 in the figure
2 to 34 are receiver circuits.
【００４６】このとき、抵抗８０〜８３の抵抗値を７５
Ωとするが、この抵抗値の決め方は後述する。 なお、
この例では両端終端した例を示したが、抵抗１つで終端
した片端終端でもよい。また、受信回路を持つ受信回路
ブロックの数が３の場合を示しているが、受信回路を持
つブロックの数は１以上であれば、本発明は適用でき
る。At this time, the resistance value of the resistors 80 to 83 is set to 75.
Ω, but how to determine this resistance value will be described later. In addition,
In this example, both ends are shown, but one end with one resistor may be used. Further, although the case where the number of receiving circuit blocks having the receiving circuit is 3 is shown, the present invention can be applied as long as the number of blocks having the receiving circuit is 1 or more.
【００４７】図５には図４で用いる送出回路の一例を示
す。この送出回路はプルアップ・トランジスタ７０とプ
ルダウン・トランジスタ７１とで構成されるプッシュプ
ル型送出回路である。 なお、図５ではプルアップ・ト
ランジスタ７０にＮＭＯＳを用いた場合の図を示した
が、ＮＭＯＳに限定されるものではなくＰＭＯＳでもよ
い。FIG. 5 shows an example of the sending circuit used in FIG. This sending circuit is a push-pull type sending circuit composed of a pull-up transistor 70 and a pull-down transistor 71. Although FIG. 5 shows the case where the pull-up transistor 70 is an NMOS, it is not limited to the NMOS and may be a PMOS.
【００４８】プッシュプル型送出回路を用いた低振幅用
送出回路は、従来技術で提げた文献に詳細に示されてい
る。但し、その文献で示される送出回路は、１００Ω前
後の高いオン抵抗のトランジスタを使っている。これに
対し、本発明では現在広く使われている１０Ω前後のオ
ン抵抗を持つトランジスタを使用する。従来の送出回路
が使用できるのは、本発明によって追加した抵抗８０〜
８３とこの１０Ω前後のオン抵抗との和が、先のオン抵
抗１００Ωと近いために、伝送線路上の振幅は同等の大
きさとなるからである。The low-amplitude sending circuit using the push-pull type sending circuit is described in detail in the documents proposed in the prior art. However, the sending circuit shown in that document uses a transistor having a high on-resistance of about 100Ω. On the other hand, in the present invention, a transistor having an on-resistance of about 10Ω which is widely used at present is used. The conventional sending circuit can be used for the resistor 80 added by the present invention.
This is because the sum of 83 and the ON resistance of about 10Ω is close to the previous ON resistance of 100Ω, so that the amplitudes on the transmission line have the same magnitude.
【００４９】例えば、伝送線路のインピーダンスと終端
抵抗を５０Ω、分岐配線のインピーダンスを１００Ω、
終端電源を１．５Ｖ、送出回路に供給されている電源を
３Ｖとすると、オン抵抗１００Ωのトランジスタを使用
した前記文献の伝送路では信号振幅は０．６Ｖとなり、
図４に示した伝送線路での振幅０．６８Ｖとほぼ等しい
値になる。For example, the impedance of the transmission line and the terminating resistance are 50Ω, the impedance of the branch wiring is 100Ω,
Assuming that the termination power supply is 1.5V and the power supply supplied to the sending circuit is 3V, the signal amplitude becomes 0.6V in the transmission line of the above-mentioned document using a transistor having an on-resistance of 100Ω.
The value is approximately equal to the amplitude of 0.68 V in the transmission line shown in FIG.
【００５０】また、このように送出回路のオン抵抗を１
００Ωから１０Ωへと下げたことにより、送出回路で消
費する電力を削減することが出来る。例えば、先の条件
では、１００Ωのオン抵抗を使用した従来の場合、消費
電力は１４．４ｍＷであるが、本発明によれば１．９ｍ
Ｗと大幅に削減することが出来る。Further, the ON resistance of the sending circuit is set to 1 in this way.
By reducing the resistance from 00Ω to 10Ω, the power consumed by the sending circuit can be reduced. For example, under the above conditions, the power consumption is 14.4 mW in the conventional case using the on-resistance of 100Ω, but according to the present invention, it is 1.9 m.
It can be significantly reduced to W.
【００５１】又、オン抵抗が１０Ω以上で５０Ω程度の
送出回路も用いられることがあるが、これらの送出回路
を用いても同様の効果を有する。Although a sending circuit having an ON resistance of 10Ω or more and about 50Ω may be used, the same effect can be obtained by using these sending circuits.
【００５２】次に受信回路の一例を図６に示す。この受
信回路は、基準電圧に対し入力電圧が高いか、低いかに
よって入力信号のＨｉｇｈ、Ｌｏｗを判定する差動型受
信回路である。ここで用いる基準電圧は受信回路を構成
する集積回路内で作ることもできるが、集積回路内部で
発生した電源ノイズや外部より入った電源ノイズなどに
より電源が変動すると、これにともない基準電圧も変動
するため、基準電圧は外部より供給するのがより良い。
また、この受信回路は入力信号をＮＭＯＳで受けるＮＭ
ＯＳ型差動型受信回路であることが望ましい。そうする
ことで、電源電圧値の半分である終端電源を基準電圧に
し、基準電圧を中心にした１Ｖ以下の小振幅波形を受信
することができる。Next, an example of the receiving circuit is shown in FIG. This receiving circuit is a differential type receiving circuit that determines High or Low of an input signal depending on whether the input voltage is higher or lower than a reference voltage. The reference voltage used here can be created inside the integrated circuit that constitutes the receiving circuit, but if the power supply fluctuates due to power supply noise generated inside the integrated circuit or power supply noise from the outside, the reference voltage also fluctuates accordingly. Therefore, it is better to supply the reference voltage externally.
Also, this receiving circuit is an NM which receives an input signal by an NMOS.
It is preferably an OS type differential type receiving circuit. By doing so, it is possible to receive a small-amplitude waveform of 1 V or less centered on the reference voltage, with the terminal power supply that is half the power supply voltage value as the reference voltage.
【００５３】なお、図４では各回路ブロック内の受信回
路は１つしか記載されていないが、本発明は受信回路の
数に制限されるものではない。Although only one receiving circuit is shown in each circuit block in FIG. 4, the present invention is not limited to the number of receiving circuits.
【００５４】このように構成された信号伝送回路におい
て、抵抗８０〜８３の抵抗値は伝送線路１１のインピー
ダンスからバス１００のインピーダンスの半分を引いた
値にする。In the signal transmission circuit configured as described above, the resistance values of the resistors 80 to 83 are set to values obtained by subtracting half of the impedance of the bus 100 from the impedance of the transmission line 11.
【００５５】バス１００のインピーダンスの半分とする
のは、送出回路ブロックからの信号はバス１００との接
点Ｂにおいて２方向に分岐するからである。The reason why the impedance of the bus 100 is set to half is that the signal from the transmission circuit block branches in two directions at the contact B with the bus 100.
【００５６】つまり伝送線路１１のインピーダンスをＺ
ｓ、バス１００のインピーダンスをＺ０、抵抗８０の抵
抗値をＲｍとすれば、
Ｒｍ＝Ｚｓ−Ｚ０／２ （１）
とする。That is, the impedance of the transmission line 11 is set to Z
s, the impedance of the bus 100 is Z0, and the resistance value of the resistor 80 is Rm, Rm = Zs−Z0 / 2 (1).
【００５７】これにより、伝送線路１１から見た抵抗８
０とバス１００との合成インピーダンスは伝送線路１１
自身のインピーダンスと等しくなり、分岐配線内での反
射の繰り返しを防止することができる。As a result, the resistance 8 seen from the transmission line 11
The combined impedance of 0 and the bus 100 is the transmission line 11
It becomes equal to the impedance of itself, and it is possible to prevent repeated reflection in the branch wiring.
【００５８】抵抗８１〜８３についても同様の方法で設
定する。これにより、他のブロックにおいても、前記し
たブロック１と同等の効果をもたらすことが出来る。The resistors 81 to 83 are set by the same method. As a result, the same effect as that of the block 1 can be obtained in other blocks.
【００５９】次に、（１）で求めた抵抗の効果を説明す
るために、図４の回路図を用いて送出回路２１がＬｏｗ
出力からＨｉｇｈ出力へと切り替わった時に図中の各点
にどのような波形が伝わるのかを以下に説明する。Next, in order to explain the effect of the resistance obtained in (1), the sending circuit 21 is set to Low by using the circuit diagram of FIG.
The following describes what kind of waveform is transmitted to each point in the figure when the output is switched to the High output.
【００６０】まず、送出回路２１からＬｏｗ出力をした
ときの伝送線路１００の電位を求める。First, the potential of the transmission line 100 when the sending circuit 21 outputs Low is obtained.
【００６１】伝送線路の電圧は終端電源１．５Ｖを終端
抵抗５０、５１の合成抵抗（２５Ω）と抵抗８０（７０
Ω）、そして送出回路２１のオン抵抗（１０Ω）によっ
て分圧された電圧となるから
１．５×（７５＋１０）／（１０＋７５＋２５）＝１．
１６（Ｖ）
となる。As for the voltage of the transmission line, a terminal power source of 1.5 V is used and a combined resistance (25 Ω) of the terminal resistors 50 and 51 and a resistor 80 (70).
Ω) and the voltage divided by the ON resistance (10Ω) of the sending circuit 21 is 1.5 × (75 + 10) / (10 + 75 + 25) = 1.
It becomes 16 (V).
【００６２】図４の回路では、送出回路２１から出た信
号はＢ点で反射せずに、すべて伝送線路１００に伝わ
る。このため、送出回路の出力をＬｏｗからＨｉｇｈへ
と切り替えたときのＢ点に伝わる信号の電位は、終端電
源１．５Ｖと送出回路２１の電源３Ｖを終端抵抗５０、
５１、抵抗８０、送出回路２１のオン抵抗によって分圧
された電圧となるから、Ｂ点での信号電位は
１．５＋（３ー１．５）×２５／（１０＋７５＋２５）
＝１．８４Ｖ
となる。すなわち、Ｂ点に伝わる信号の振幅は、
１．８４−１．１１６＝０．６８Ｖ
である。In the circuit of FIG. 4, the signal output from the transmission circuit 21 is not reflected at the point B but is entirely transmitted to the transmission line 100. Therefore, the potential of the signal transmitted to the point B when the output of the sending circuit is switched from Low to High is the terminal power supply 1.5V and the power supply 3V of the sending circuit 21 and the terminal resistance 50,
The signal potential at point B is 1.5+ (3−1.5) × 25 / (10 + 75 + 25) because the voltage is divided by 51, the resistor 80, and the on resistance of the sending circuit 21.
= 1.84V. That is, the amplitude of the signal transmitted to the point B is 1.84-1.116 = 0.68V.
【００６３】この伝送線路１００に伝わった振幅０．６
８Ｖの信号はＣ点に伝わると、前方に５０Ωの伝送線路
と７５Ωの抵抗を通して１００Ωの伝送線路が見える
が、この２本の配線の合成インピーダンス３８．９Ω
と、いままで伝わってきた伝送線路のインピーダンス５
０Ωとが異なるため、インピーダンスの不整合による反
射が起こる。The amplitude of 0.6 transmitted to the transmission line 100
When the signal of 8V is transmitted to the point C, a transmission line of 100Ω can be seen through the transmission line of 50Ω and the resistance of 75Ω in front, but the combined impedance of these two wirings is 38.9Ω.
And the impedance of the transmission line that has been transmitted up to now 5
Since it is different from 0Ω, reflection occurs due to impedance mismatch.
【００６４】透過係数を求めると、
１−（５０−３８．９）／（５０＋３８．９）＝０．８
７５
となり、Ｅ点を通過する信号の電位は、Ｂ点の信号振幅
０．６８Ｖに透過率０．８７５を掛け、初期電位を加え
た電位となる。すなわち、
０．６８×０．８７５＋１．１６＝１．７６（Ｖ）とな
る。The transmission coefficient is calculated as follows: 1- (50-38.9) / (50 + 38.9) = 0.8
Therefore, the potential of the signal passing through the point E becomes a potential obtained by adding the initial potential by multiplying the signal amplitude of 0.68 V at the point B by 0.875. That is, 0.68 × 0.875 + 1.16 = 1.76 (V).
【００６５】同様の反射が点Ｅ、点Ｇでも起こり、それ
ぞれの電位は１．６８（Ｖ）、１．６１（Ｖ）となる。Similar reflections also occur at points E and G, and the respective potentials become 1.68 (V) and 1.61 (V).
【００６６】これらの結果を示したのが図７である。図
７において、（ａ）は図４に示す点Ｃに着目し、点Ｃに
入ってくる信号である点Ｂと、点Ｃから出て行く信号で
ある点Ｄと点Ｅの信号波形を示したものである。同様に
（ｂ）は点Ｅに着目した信号波形を示した図、（ｃ）は
点Ｇに着目した信号波形を示した図である。図７中、７
０２は図４における点Ｂの信号波形,７０３はＣ点,７０
４はＤ点,７０５はＥ点,７０６はＦ点,７０７はＧ点,７
０８はＨ点の信号波形を示している。信号の立ち下がり
時においても、同様のことがおこり、そのときの信号波
形は図８のようになる。図８においても、７０２から７
０８はそれぞれ図４におけるＢ点からＨ点までの信号波
形を示す。FIG. 7 shows these results. In FIG. 7, (a) focuses on point C shown in FIG. 4, and shows the signal waveforms of point B which is a signal entering point C and points D and E which are signals going out of point C. It is a thing. Similarly, (b) is a diagram showing a signal waveform focused on the point E, and (c) is a diagram showing a signal waveform focused on the point G. 7 in FIG.
02 is the signal waveform of point B in FIG. 4, 703 is point C, 70
4 is D point, 705 is E point, 706 is F point, 707 is G point, 7
08 shows the signal waveform at the H point. The same thing happens when the signal falls, and the signal waveform at that time is as shown in FIG. Also in FIG. 8, 702 to 7
Reference numeral 08 denotes a signal waveform from point B to point H in FIG. 4, respectively.
【００６７】このように、本実施例で明らかにした信号
伝送回路を用いると、各分岐点における送出回路２１か
らの最初の信号は、すべて基準電圧（上記条件では１．
５Ｖ）を越えていることがわかる。As described above, when the signal transmission circuit disclosed in this embodiment is used, all the first signals from the transmission circuit 21 at each branch point are the reference voltage (1.
It can be seen that it exceeds 5V).
【００６８】なお、このような本発明の効果は前述の式
（１）で求めた抵抗値の抵抗によってのみ有効なもので
はなく、式（１）で求めた抵抗値の近傍であれば、十分
有効である。The effect of the present invention as described above is not effective only by the resistance of the resistance value obtained by the above-mentioned equation (1), but it is sufficient if it is close to the resistance value obtained by the equation (1). It is valid.
【００６９】このことを図３３〜図３５を用いて説明す
る。図３３は、図４に示す回路構成において、ブロック
間伝送線路（主伝送線路）１００のインピーダンスが５
０Ω、ブロック内伝送線路１１〜１４のインピーダンス
が１００Ω、終端抵抗５０、５１の抵抗値が５０Ω、終
端電源が１．６５Ｖであり、抵抗８０〜８３の抵抗値は
式（１）で求めた値である７５Ωを用いており、送出回
路からパルス波形を出し続けているときの、図４におけ
る点Ａ，Ｃ，Ｄ，Ｇ，Ｈの波形を時間と電圧との関係で
示した図である。This will be described with reference to FIGS. 33 to 35. FIG. 33 shows that in the circuit configuration shown in FIG. 4, the impedance of the inter-block transmission line (main transmission line) 100 is 5
0Ω, the impedance of the transmission lines 11 to 14 in the block is 100Ω, the resistance value of the termination resistors 50 and 51 is 50Ω, the termination power source is 1.65V, and the resistance values of the resistors 80 to 83 are the values obtained by the formula (1). FIG. 5 is a diagram showing the waveforms of points A, C, D, G, and H in FIG. 4 in a relationship between time and voltage when the pulse waveform is continuously output from the sending circuit by using 75Ω which is
【００７０】図３３において、７０１は点Ａにおける信
号波形、７０３はＣ点,７０４はＤ点,７０７と、７０８
の線は重なっていて見分けにくいが、それぞれＧ点とＨ
点の信号波形を示している。In FIG. 33, 701 is a signal waveform at point A, 703 is C point, 704 is D point, 707 and 708.
Lines are overlapping and difficult to distinguish, but G point and H point respectively
The signal waveform of a point is shown.
【００７１】これに対し、より大きな振幅を得るために
抵抗８０〜８３の抵抗値を７５Ωから５０Ωに変えたと
きの波形を示したものが図３４である。図３４において
も７０１，７０３，７０４，７０７，７０８はそれぞれ
図４における点Ａ，Ｃ，Ｄ，Ｇ，Ｈの波形を示す。ここ
で用いた抵抗値５０Ωは式（１）で求められる抵抗値７
５Ωに対し６６％の大きさであるが、この場合でも問題
なく使用できることがわかる。On the other hand, FIG. 34 shows a waveform when the resistance values of the resistors 80 to 83 are changed from 75Ω to 50Ω in order to obtain a larger amplitude. Also in FIG. 34, 701, 703, 704, 707, and 708 indicate the waveforms of points A, C, D, G, and H in FIG. 4, respectively. The resistance value 50Ω used here is the resistance value 7 calculated by the equation (1).
Although the magnitude is 66% with respect to 5Ω, it can be seen that even in this case, it can be used without any problem.
【００７２】また、ブロック内配線のインピーダンスが
７５Ωのときも、信号振幅を図３３の値と同じにするた
めに、抵抗８０〜８３の抵抗値を７５Ωとすることもで
き、この時の波形は図３５に示すようになる。この時、
抵抗８０〜８３の抵抗値は式（１）で求められる抵抗値
５０Ωに比べ５０％大きくなるが、この場合でも問題な
く使用できることがわかる。Further, even when the impedance of the wiring in the block is 75Ω, the resistance value of the resistors 80 to 83 can be set to 75Ω in order to make the signal amplitude the same as the value in FIG. 33. The waveform at this time is As shown in FIG. At this time,
Although the resistance values of the resistors 80 to 83 are 50% larger than the resistance value 50Ω obtained by the equation (1), it can be seen that even in this case, they can be used without any problem.
【００７３】即ち、抵抗８０〜８３の抵抗値は式（１）
で求めた値に対し、前後それぞれ約５０％程度ずらして
も本願発明の効果を奏することがわかる。That is, the resistance values of the resistors 80 to 83 are calculated by the equation (1).
It can be seen that the effect of the present invention can be obtained even if the front and rear are deviated from each other by about 50%.
【００７４】なお、本発明の効果をより高めるには、抵
抗８０〜８３の抵抗値を主伝送線路１００のインピーダ
ンスより高く設定することが望ましい。In order to further enhance the effects of the present invention, it is desirable to set the resistance values of the resistors 80 to 83 higher than the impedance of the main transmission line 100.
【００７５】点Ｃ、Ｅ、Ｇで伝送線路１２〜１４に入っ
た信号は、それぞれ受信回路のところで全反射し、分岐
点に戻るのだが、今回の回路ではインピーダンス整合が
とれているため、分岐点で反射することなく１回で全電
位を伝送線路１００に伝えることが出来る。The signals entering the transmission lines 12 to 14 at the points C, E, and G are totally reflected at the receiving circuit and return to the branch point. However, since the impedance matching is taken in this circuit, the signal is branched. It is possible to transmit the entire potential to the transmission line 100 at one time without reflection at points.
【００７６】図より明らかのように、本発明によって挿
入した抵抗によって、反射による電位降下が大幅に削減
でき、送出回路から遠い受信回路での信号電位落ち込み
もわずかなものになっている。As is clear from the figure, the resistance inserted by the present invention can significantly reduce the potential drop due to reflection, and the signal potential drop in the receiving circuit far from the sending circuit is also slight.
【００７７】このように、所定の抵抗値の抵抗を挿入す
ることによって、伝送線路における信号の低振幅化と高
速伝送を同時に実現することができる。As described above, by inserting the resistor having the predetermined resistance value, it is possible to simultaneously realize the low-amplitude and high-speed transmission of the signal in the transmission line.
【００７８】伝送線路１００における信号振幅は、Ｒｍ
をマッチング抵抗８０〜８４の抵抗値、Ｒｔを終端抵抗
５０、５１の抵抗値、そしてＶ０を出力回路２１から出
力される信号の振幅とすれば、
Ｖ＝０．５×Ｒｔ×（Ｒｍ＋０．５×Ｒｔ）×Ｖ０ （２）
で表わされる。ここで、Ｒｍは式（１）で示したよう
に、伝送線路１００のインピーダンスＺ０と伝送線路１
１〜１４のインピーダンスＺｓによって
Ｒｍ＝Ｚ１−Ｚ０／２
また、終端抵抗Ｒｔを伝送線路１００のインピーダンス
と等しくとる、すなわち
Ｒｔ＝Ｚ０
とすれば、これらの式を（２）に代入すると、伝送線路
１００における信号振幅は
Ｖ＝０．５×（Ｚ０／Ｚｓ）×Ｖ０
によって与えられることがわかる。即ち、
Ｖ／Ｖ０＝０．５×（Ｚ０／Ｚｓ） （３）
となり、伝送線路１００に伝わる信号の振幅と出力回路
２１から出力される信号の振幅との比は、伝送線路１０
０のインピーダンスと伝送線路１１〜１４のインピーダ
ンスとの比の０．５倍となる。すなわち、伝送線路１０
０のインピーダンスを５０Ω、伝送線路１１〜１４のイ
ンピーダンスを１００Ωとすれば、伝送線路１００上の
信号振幅は、出力回路２１の電源電圧が３Ｖとすれば
０．５×（５０／１００）×３＝０．７５（Ｖ）
となる。実際の振幅０．６８Ｖと異なるのは、式（２）
において、出力回路のオン抵抗を考慮にいれていないた
めである。The signal amplitude on the transmission line 100 is Rm
Is the resistance value of the matching resistors 80 to 84, Rt is the resistance value of the termination resistors 50 and 51, and V0 is the amplitude of the signal output from the output circuit 21, then V = 0.5 × Rt × (Rm + 0.5 It is represented by × Rt) × V0 (2). Here, Rm is the impedance Z0 of the transmission line 100 and the transmission line 1 as shown in equation (1).
Rm = Z1−Z0 / 2 with impedances Zs of 1 to 14 Further, if the terminating resistance Rt is set equal to the impedance of the transmission line 100, that is, if Rt = Z0, these equations are substituted into (2), It can be seen that the signal amplitude at 100 is given by V = 0.5 × (Z0 / Zs) × V0. That is, V / V0 = 0.5 × (Z0 / Zs) (3), and the ratio between the amplitude of the signal transmitted to the transmission line 100 and the amplitude of the signal output from the output circuit 21 is the transmission line 10
It is 0.5 times the ratio of the impedance of 0 to the impedance of the transmission lines 11-14. That is, the transmission line 10
When the impedance of 0 is 50Ω and the impedance of the transmission lines 11 to 14 is 100Ω, the signal amplitude on the transmission line 100 is 0.5 × (50/100) × 3 when the power supply voltage of the output circuit 21 is 3V. = 0.75 (V). The difference from the actual amplitude of 0.68 V is that the formula (2)
This is because the ON resistance of the output circuit is not taken into consideration.
【００７９】このように、信号の低振幅化の割合は、Ｚ
０とＺｓとの２つのインピーダンス値を代えることで、
自由に設計できる。As described above, the rate of signal amplitude reduction is Z
By changing the two impedance values of 0 and Zs,
Can be freely designed.
【００８０】例えば、送出回路のオン抵抗が１０Ωの場
合、ブロック内伝送線路のインピーダンスを１００Ω、
そして伝送線路１００のインピーダンスを２５Ωとする
と、伝送線路上の信号振幅は、抵抗８０〜８３が８７．
５Ωとなるので、
１．５×１２．５／（１２．５＋８７．５＋１０）×２
＝０．３４（Ｖ）
となる。このときの波形を図９、図１０に示す。図中の
７０２から７０８は図４におけるＢ点からＨ点の信号波
形を示す。For example, when the ON resistance of the sending circuit is 10Ω, the impedance of the transmission line in the block is 100Ω,
When the impedance of the transmission line 100 is 25Ω, the signal amplitude on the transmission line is 87.
Since it becomes 5Ω, 1.5 × 12.5 / (12.5 + 87.5 + 10) × 2
= 0.34 (V). Waveforms at this time are shown in FIGS. 9 and 10. Reference numerals 702 to 708 in the figure denote signal waveforms from points B to H in FIG.
【００８１】この図より、振幅がさらに小さくなり、し
かも落ち込みの小さな波形が得られていることがわか
る。From this figure, it can be seen that a waveform having a smaller amplitude and a smaller drop is obtained.
【００８２】この例ではＺ０＝５０Ω、Ｚｓ＝７５Ωで
あるので、式（３）によって伝送線路１００における信
号振幅は、出力回路の電源電圧３Ｖの
０．５×（２５／１００）＝０．１２５
すなわち、１／８倍となっている。In this example, since Z0 = 50Ω and Zs = 75Ω, the signal amplitude on the transmission line 100 is 0.5 × (25/100) = 0.125 of the power supply voltage 3V of the output circuit according to the equation (3). That is, it is 1/8 times.
【００８３】また、抵抗８０〜８３はユニット内の負荷
容量による伝送線路１００のインピーダンス低下を低減
する効果もある。すなわち、伝送線路１００と回路ブロ
ック１〜５との間に抵抗を挿入すると、回路ブロック内
の容量は抵抗を通して見えるため、この結果、伝送線路
のインピーダンスの低下は抑えられる。The resistors 80 to 83 also have the effect of reducing the impedance drop of the transmission line 100 due to the load capacitance in the unit. That is, when a resistor is inserted between the transmission line 100 and the circuit blocks 1 to 5, the capacitance in the circuit block can be seen through the resistor, and as a result, the reduction in the impedance of the transmission line can be suppressed.
【００８４】この他にもユニット内伝送線路とユニット
間信号伝達用伝送線路のインピーダンスを変えずに、終
端抵抗の値だけを下げて振幅を小さくし、落ち込みの小
さな波形を得ることも出来る。Besides this, it is also possible to obtain a waveform with a small dip by reducing only the value of the terminating resistor to reduce the amplitude without changing the impedances of the intra-unit transmission line and the inter-unit signal transmission transmission line.
【００８５】また、受信回路ユニットの中には図１１に
示すように受信回路の次段にさらに受信回路が接続され
ているものがある。Also, as shown in FIG. 11, some receiving circuit units have a receiving circuit further connected to the next stage of the receiving circuit.
【００８６】例えばメモリモジュールにおけるアドレス
信号用回路がその１例である。アドレス信号はメモリモ
ジュールに入ると、いったんドライバ回路に入り、そこ
からメモリモジュール内のメモリＬＳＩの入力回路へと
伝わる。An example is an address signal circuit in a memory module. When the address signal enters the memory module, it enters the driver circuit and is transmitted from there to the input circuit of the memory LSI in the memory module.
【００８７】アドレス信号用回路の他には、クロック制
御信号、ＲＡＳ（ロー・アドレス・ストローブ）信号、
ＣＡＳ（カラム・アドレス・ストローブ）信号、ＣＳ
（チップセレクト）信号、イネーブル信号を送受信する
回路が相当する。In addition to the address signal circuit, a clock control signal, a RAS (row address strobe) signal,
CAS (column address strobe) signal, CS
It corresponds to a circuit that transmits and receives a (chip select) signal and an enable signal.
【００８８】なお、メモリモジュールは前記ユニットの
代表的なもののひとつであり、他にも受信回路，送出回
路を持つ各種ユニットとしてＣＰＵモジュール等があ
る。The memory module is one of the typical units, and there are CPU modules and the like as various units having a receiving circuit and a sending circuit.
【００８９】このような回路に対して伝送線路１００を
終端抵抗５０、５１で終端し、伝送線路１１〜１４に抵
抗８０〜８３（マッチング抵抗）を付けただけでは、伝
送線路１００上のインタフェースは低振幅となるがバッ
ファ回路から先のインタフェースはバッファの電源電圧
が５Ｖまたは３．３ＶであるためＴＴＬまたはＬＶＴＴ
Ｌといった振幅が大きいインタフェースとなり高速の信
号転送が困難である。このため上記例で示した信号転送
では伝送線路１１１、１１２上の信号転送速度が制限に
なり高速転送が困難となる。 従って、図１１に示され
るような受信回路ユニットを備えた信号伝送装置におい
ては、更に改良を加えることが必要となる。If the transmission line 100 is terminated by the terminating resistors 50 and 51 and the resistors 80 to 83 (matching resistors) are attached to the transmission lines 11 to 14 with respect to such a circuit, the interface on the transmission line 100 is obtained. Although the amplitude is low, the interface ahead of the buffer circuit has TTL or LVTT because the power supply voltage of the buffer is 5V or 3.3V.
Since the interface has a large amplitude such as L, high-speed signal transfer is difficult. Therefore, in the signal transfer shown in the above example, the signal transfer speed on the transmission lines 111 and 112 is limited, and high-speed transfer becomes difficult. Therefore, it is necessary to further improve the signal transmission device including the receiving circuit unit as shown in FIG.
【００９０】図１２に伝送線路１００に接続される受信
回路の次段に更に受信回路が接続されるような多段構成
の信号伝送装置において、高速な信号伝送を可能とする
例を示す。FIG. 12 shows an example of enabling high-speed signal transmission in a signal transmission device having a multi-stage structure in which a receiving circuit is further connected to the next stage of the receiving circuit connected to the transmission line 100.
【００９１】図１２の回路において、送出回路２１の特
徴、抵抗８０〜８３の抵抗値の決め方、さらには送出回
路２１から回路１５１、１５２までの信号の伝わり方な
どは、すでに図４の回路を用いて説明した内容と同じで
ある。In the circuit of FIG. 12, the characteristics of the sending circuit 21, how to determine the resistance values of the resistors 80 to 83, and how the signals are transmitted from the sending circuit 21 to the circuits 151 and 152 are the same as those of the circuit of FIG. It is the same as the content explained using.
【００９２】そこで、以下では図４と異なるところ、す
なわち回路１５１、１５２以降の部分についての説明を
行う。Therefore, in the following, the points different from FIG. 4, that is, the portions after the circuits 151 and 152 will be described.
【００９３】回路１５１、１５２は差動型入力回路と送
出回路を合わせ持った回路である。この差動型入力回路
は例えば図６で示した回路によって構成され、また送出
回路は例えば図５で示した回路によって構成されてい
る。The circuits 151 and 152 are circuits having both a differential type input circuit and a sending circuit. This differential type input circuit is composed of, for example, the circuit shown in FIG. 6, and the sending circuit is composed of, for example, the circuit shown in FIG.
【００９４】そして回路１５１の出力部は抵抗８４、伝
送線路１１１を介して受信回路３５、３６の入力部と接
続し、回路１５２の出力部は抵抗８５、伝送線路１１２
を介して受信回路３７、３８の入力部と接続し、さらに
伝送線路１１１は終端抵抗１３１、１３２により終端さ
れ、また伝送線路１１２は終端抵抗１３３、１３４によ
って終端されている。The output part of the circuit 151 is connected to the input parts of the receiving circuits 35 and 36 via the resistor 84 and the transmission line 111, and the output part of the circuit 152 is connected to the resistor 85 and the transmission line 112.
The transmission line 111 is terminated by terminating resistors 131, 132, and the transmission line 112 is terminated by terminating resistors 133, 134.
【００９５】なお、図１２では受信回路ユニットの数お
よび次段の受信回路の数が複数の場合について示したが
本発明はこれらの数に制限されることはない。Although FIG. 12 shows the case where the number of receiving circuit units and the number of receiving circuits in the next stage are plural, the present invention is not limited to these numbers.
【００９６】このように抵抗８４、８５を受信回路間に
挿入し、終端抵抗を接続することにより、回路１５１、
１５２の送出回路で使う電源の電圧が分圧され、伝送線
路１１１、１１２における信号振幅を小さくすることが
出来る。By thus inserting the resistors 84 and 85 between the receiving circuits and connecting the terminating resistors, the circuit 151,
The voltage of the power supply used in the transmission circuit of 152 is divided, and the signal amplitude in the transmission lines 111 and 112 can be reduced.
【００９７】また、挿入抵抗８４、８５および終端抵抗
１３１〜１３４の抵抗値を適切に選ぶことで伝送線路１
１１〜１１２における信号振幅を伝送線路１００におけ
る信号振幅と同じ、または近い値に設定することが出
来、共通のインタフェースを使うことも可能となる。Further, by appropriately selecting the resistance values of the insertion resistors 84 and 85 and the terminating resistors 131 to 134, the transmission line 1
The signal amplitude in 11 to 112 can be set to the same value as or a value close to the signal amplitude in the transmission line 100, and it is possible to use a common interface.
【００９８】伝送送線路１００上の信号振幅と同程度の
振幅が伝送線路１１１、１１２にでるように設定する。The transmission lines 111 and 112 are set to have an amplitude similar to that of the signal on the transmission line 100.
【００９９】つまり、抵抗８０〜８３の抵抗値をＲｍ，
抵抗５０、５１の抵抗値をＲｔとし、抵抗８４の抵抗値
をＲｍ’、抵抗１３１〜１３４の抵抗値をＲｔ’とすれ
ば、伝送線路１００上の信号振幅は
０．５×Ｒｔ×（Ｒｍ＋０．５×Ｒｔ）×Ｖ０
となる。ここでＶ０は出力回路２１から出力される信号
の振幅である。That is, the resistance values of the resistors 80 to 83 are set to Rm,
If the resistance values of the resistors 50 and 51 are Rt, the resistance value of the resistor 84 is Rm ′, and the resistance values of the resistors 131 to 134 are Rt ′, the signal amplitude on the transmission line 100 is 0.5 × Rt × (Rm + 0 0.5 × Rt) × V0. Here, V0 is the amplitude of the signal output from the output circuit 21.
【０１００】また、伝送線路１１１、１１２上の信号振
幅は
０．５×Ｒｔ’×（Ｒｍ’＋０．５×Ｒｔ）×Ｖ０’
となる。ここでＶ０’は出力回路１５１、１５２から出
力される信号の振幅である。The signal amplitude on the transmission lines 111 and 112 is 0.5 × Rt ′ × (Rm ′ + 0.5 × Rt) × V0 ′. Here, V0 ′ is the amplitude of the signals output from the output circuits 151 and 152.
【０１０１】これらの２つの振幅が近い値になるよう
に、Ｒｍ，Ｒｔ，Ｒｍ’，Ｒｔ’の値を設定すれば、伝
送線路１００、１１１、１１２のいずれにおいても同じ
インタフェースが採用できる。If the values of Rm, Rt, Rm ', and Rt' are set so that these two amplitudes are close to each other, the same interface can be adopted in any of the transmission lines 100, 111, 112.
【０１０２】例えば、回路１５１、１５２の送出回路の
オン抵抗を送出回路２１のオン抵抗と同じ１０Ωにし、
抵抗８４〜８５と抵抗８０〜８３の抵抗値を同じ７５Ω
に設定し、さらに終端抵抗１３１〜１３４の抵抗値を終
端抵抗５０〜５１と同じ５０Ωとすれば、伝送線路１１
１〜１１２における信号振幅は０．６８Ｖとなり、伝送
線路１００における信号振幅と同じとなる。For example, the ON resistance of the sending circuits of the circuits 151 and 152 is set to 10Ω which is the same as the ON resistance of the sending circuit 21,
Resistances 84-85 and 80-83 have the same resistance value of 75Ω
If the resistance value of the terminating resistors 131 to 134 is set to 50Ω, which is the same as the terminating resistors 50 to 51, the transmission line 11
The signal amplitude in 1 to 112 is 0.68 V, which is the same as the signal amplitude in the transmission line 100.
【０１０３】このように、本発明を用いることにより、
信号伝送回路内の全てのバスにおいて低振幅を実現する
ことが出来、さらに抵抗の設定により同一の回路を用い
ても同じインタフェースをつくることが出来る。本発明
をワークステーションやパーソナルコンピュータなどの
計算機におけるプロセッサ・バス、メモリバス、システ
ムバス、Ｉ／Ｏバス等において用いることで、高速のコ
ンピュータシステムを作ることができる。As described above, by using the present invention,
A low amplitude can be realized in all the buses in the signal transmission circuit, and the same interface can be formed by using the same circuit by setting the resistance. By using the present invention in a processor bus, a memory bus, a system bus, an I / O bus, etc. in a computer such as a workstation or a personal computer, a high speed computer system can be created.
【０１０４】次に、図４または図１２における受信回路
ユニットおよび送出回路ユニットの具体例の変形例を図
１３〜２９を用いて以下説明する。Next, a modified example of a specific example of the receiving circuit unit and the sending circuit unit in FIG. 4 or FIG. 12 will be described below with reference to FIGS.
【０１０５】まず、変形例を説明する前に、実際の装置
においてこれらの回路ユニットがどのように実装されて
いるかを、図４または図１２の回路を持った装置の一例
である図１３を用いて説明する。First, before describing the modified example, how the circuit units are mounted in an actual device will be described with reference to FIG. 13 which is an example of a device having the circuit of FIG. 4 or 12. Explain.
【０１０６】図１３に示す装置はメイン基板１７０とメ
イン基板上に実装されているモジュール１７１〜１７４
とから構成され、モジュール１７１〜１７４はメイン基
板１７０によって互いに接続されている。The apparatus shown in FIG. 13 includes a main board 170 and modules 171 to 174 mounted on the main board.
The modules 171 to 174 are connected to each other by the main board 170.
【０１０７】図１３ではモジュール数が４の場合を例に
あげて示したが、本発明はこのモジュール数に限定され
ることはなく、また、図１３ではモジュールの実装を行
うのに、コネクタ１７５〜１７８を用いた例を示した
が、本発明はコネクタの使用に限定されるものではない
のはもちろん、メイン基板上の部品１８０〜１８２の
数、モジュール上の部品１８３〜２０６の数にも限定さ
れるものでもない。Although FIG. 13 shows the case where the number of modules is four as an example, the present invention is not limited to this number of modules, and in FIG. 13, the connector 175 is used for mounting the modules. ˜178 is shown, the present invention is not limited to the use of the connector, but the number of components 180 to 182 on the main board and the number of components 183 to 206 on the module are not limited. It is not limited.
【０１０８】この装置において、図４、図１２における
受信回路ユニットまたは送出回路ユニットに該当するの
がモジュール１７１〜１７４であり、これらの回路ユニ
ット間を接続するユニット間信号伝達用伝送線路は図示
していないがメインボード上にある。In this device, modules 171 to 174 correspond to the receiving circuit unit or the sending circuit unit in FIGS. 4 and 12, and the transmission line for transmitting the signal between the units for connecting these circuit units is illustrated. Not on the main board.
【０１０９】そこで、以下ではモジュールの具体例につ
いて説明する。Therefore, a specific example of the module will be described below.
【０１１０】図１４に示すモジュールは図１５で示す受
信回路ユニットの１具体例である。モジュールには他の
基板と信号の受け渡しをする接触部２１０があり、ここ
から入った信号は抵抗８１、回路１５１、抵抗８４を経
て、次段の回路素子２１１〜２１８に伝えられる。ま
た、抵抗８４から次段の回路素子へと信号を伝える配線
は両端終端をしている。The module shown in FIG. 14 is one specific example of the receiving circuit unit shown in FIG. The module has a contact portion 210 for transmitting / receiving a signal to / from another substrate, and a signal input from this portion is transmitted to the circuit elements 211 to 218 in the next stage via the resistor 81, the circuit 151 and the resistor 84. Further, the wiring for transmitting the signal from the resistor 84 to the circuit element of the next stage is terminated at both ends.
【０１１１】図１４の両端終端を送端終端に変え、終端
抵抗を１つにした１具体例が図１６である。この場合、
終端抵抗の数が２から１へと半分にしたため、伝送線路
１１１における信号振幅を同じにするには、終端抵抗の
値を図１４のそれに比べ半分にすればよい。FIG. 16 shows a specific example in which the both ends of FIG. 14 are changed to the sending end and one terminating resistor is used. in this case,
Since the number of terminating resistors is halved from 2 to 1, the value of the terminating resistors may be halved as compared with that in FIG. 14 in order to make the signal amplitude in the transmission line 111 the same.
【０１１２】図１４に示す構成は、遠端終端によって信
号の反射が抑えら、信号の高速伝送上最も望ましい構造
である。図１６に示される構成に比べて抵抗の配置がし
やすいことも特徴である。The structure shown in FIG. 14 is the most desirable structure in terms of high-speed signal transmission, since the signal reflection is suppressed by the far end termination. Another feature is that the resistors can be arranged more easily than the configuration shown in FIG.
【０１１３】図１６に示す構成は、送端終端であるた
め、信号が遠端で反射し、反射波が送端部で抑えられる
構造であり、図１４に示す構成に比べて反射を抑えるま
での時間はかかる（約２倍）が搭載部品（終端抵抗）の
数を少なくすることができる。Since the structure shown in FIG. 16 is the end of the sending end, the signal is reflected at the far end and the reflected wave is suppressed at the sending end. Until the reflection is suppressed as compared with the structure shown in FIG. However, the number of mounted components (terminating resistors) can be reduced.
【０１１４】図１４、１６では回路素子２１１〜２１８
がモジュール上で横１列に並んだ例を示したが、回路素
子の列を横２列にしたモジュールの例が図１８、図２０
である。これらの等価回路ユニット図はそれぞれ図１
９、図２１である。14 and 16, the circuit elements 211 to 218 are shown.
18 shows an example of a module in which the rows of circuit elements are arranged in two rows.
Is. These equivalent circuit unit diagrams are respectively shown in FIG.
9 and FIG.
【０１１５】図１８は、図１４で示した両端終端型モジ
ュールの２列構成への応用例である。この回路構成の場
合、図１４で２カ所であった終端が４カ所に増えている
ため、伝送線路１１１における信号振幅を同じにするに
は終端抵抗の値を図１４の場合と比べ２倍にすればよ
い。FIG. 18 shows an application example of the double-ended module shown in FIG. 14 to the two-row configuration. In the case of this circuit configuration, since the number of terminations, which was two in FIG. 14, is increased to four, the value of the termination resistance is doubled as compared with the case of FIG. 14 in order to make the signal amplitude in the transmission line 111 the same. do it.
【０１１６】また、図２０は、図１６で示した送端終端
型モジュールの２列構成への応用例である。この回路構
成の場合、終端箇所は図１４と同様の２カ所であるの
で、終端抵抗の値は図１４の場合と同じに設定すればよ
い。FIG. 20 shows an example of application of the sending end termination type module shown in FIG. 16 to the two-row configuration. In the case of this circuit configuration, since there are two termination points as in FIG. 14, the value of the termination resistance may be set to the same value as in the case of FIG.
【０１１７】図１８は、図１４と同様遠端終端のため信
号が遠端で抑えられ、抵抗の配置がしやすく、他の構成
に比べて最も信号の反射を抑えるまでの時間を短くする
ことができる
図２０に示す構成も他の構成に比べて高速な伝送を行な
えるが、図１８に示す構成に対しては、図１４に対する
図１６の関係と同様の関係にあるので、信号の反射を抑
えるまでの時間は２倍になる。In FIG. 18, as in the case of FIG. 14, since the signal is suppressed at the far end because of the far end termination, it is easy to arrange the resistors, and the time until the signal reflection is suppressed most is shortened as compared with other configurations. The configuration shown in FIG. 20 capable of performing high-speed transmission can be performed at a higher speed than other configurations. However, the configuration shown in FIG. 18 has the same relationship as that of FIG. The time to hold down is doubled.
【０１１８】２列構成のモジュールにおいて、伝送線路
１１１をリング状にレイアウトした例が図２２、２４、
２６である。それぞれの等価回路ユニット図を図２３、
２５、２７に示す。これらの図において異なるところ
は、終端の位置である。図２２では遠端と送端との間に
２カ所終端し、図２４では遠端のみ１カ所の終端、そし
て図２６では遠端と送端のそれぞれに終端をしている。22 and 24 show an example in which the transmission line 111 is laid out in a ring shape in a module having a two-row structure.
26. The equivalent circuit unit diagram of each is shown in FIG.
25 and 27. The difference between these figures is the position of the terminal. In FIG. 22, two ends are provided between the far end and the sending end, in FIG. 24 only one end is provided, and in FIG. 26, the far end and the sending end are respectively terminated.
【０１１９】またこれらのモジュールにおける終端抵抗
の値は、終端箇所が２カ所の図２２、２６においては図
１４における終端抵抗と同じ値、終端箇所が１カ所の図
２４では半分の値を用いることで、伝送線路１１１にお
ける信号振幅は同じ値になる。The values of the terminating resistances in these modules should be the same as the terminating resistances in FIG. 14 in FIGS. 22 and 26 with two terminating points, and should be half the values in FIG. 24 with one terminating point. Then, the signal amplitude in the transmission line 111 becomes the same value.
【０１２０】図２２に示す構成は、図２０に示す構成と
同様部品（終端抵抗）の搭載数は少なくて済むが、信号
の反射を抑えるまでの時間は図２０に示す構成の２倍か
かる。The configuration shown in FIG. 22 requires a small number of components (terminating resistors) to be mounted as in the configuration shown in FIG. 20, but the time required to suppress signal reflection takes twice as long as the configuration shown in FIG.
【０１２１】図２４に示す構成は、図２０に示す構成に
比べ信号の反射を抑えるまでの時間は２倍となるが、部
品（終端抵抗）の搭載数は最も少なくて済む。In the configuration shown in FIG. 24, the time required to suppress signal reflection is doubled as compared with the configuration shown in FIG. 20, but the number of components (termination resistors) mounted is the smallest.
【０１２２】図２６に示す構成は、送端部、遠端部で終
端しているため、図２４に示す例に比べて反射の抑え込
みの効果が大きい。Since the structure shown in FIG. 26 terminates at the sending end and the far end, the effect of suppressing reflection is greater than that in the example shown in FIG.
【０１２３】この他に、図２８のようなリング状の伝送
線路１１１を遠端部で切り離し、それぞれに終端をした
モジュール、または図２９に示す両面実装タイプでスル
ーホール２３１によって表面と裏面とが接続されている
モジュールなどがある。In addition to this, the ring-shaped transmission line 111 as shown in FIG. 28 is separated at the far end and terminated at each module, or the double-sided mounting type shown in FIG. There are connected modules, etc.
【０１２４】図２８に示す構成は、図２２、２４、２６
に示す環状の配線に比べて終端効果が大きい。図２９に
示す構成ではＬＳＩ等の両面実装に対応することが可能
となる。The configuration shown in FIG. 28 is similar to that shown in FIGS.
The termination effect is greater than that of the annular wiring shown in FIG. With the configuration shown in FIG. 29, it is possible to support double-sided mounting of an LSI or the like.
【０１２５】もちろん、この他にも本実施例で示したモ
ジュールのほかにも、例えば図１６のタイプの両面実装
型モジュールなど、さまざまな組み合わせがあり、ここ
で示したモジュールはこの内の１部を示したにすぎな
い。また、スルーホールの位置についても図１９では送
端部にスルーホールがある場合について例を示したが、
遠端部にスルーホールを設けるなど、スルーホールの位
置に制限されることはないのはいうまでもない。Of course, in addition to the modules shown in this embodiment, there are various combinations such as the double-sided mounting type module of the type shown in FIG. 16, and the module shown here is a part of them. I just showed you. Also, regarding the position of the through hole, an example in which there is a through hole at the sending end is shown in FIG.
Needless to say, the position of the through hole is not restricted by providing a through hole at the far end.
【０１２６】さらに、今までは一つの信号が全ての回路
素子２１１〜２２６に伝わる場合について、例を示して
きたが、図３０、３１に示すようにモジュール上の一部
に伝わる信号においても本発明は有効である。Further, an example has been shown so far in which one signal is transmitted to all the circuit elements 211 to 226. However, even if a signal is transmitted to a part of the module as shown in FIGS. The invention is effective.
【０１２７】図３０、３１に示す構成とすると２段積み
のモジュールにおいても一段積みの場合と同じ負荷容量
とすることができ、高速動作に有利である。With the configuration shown in FIGS. 30 and 31, even in a two-tiered module, the same load capacity as in the one-tiered module can be obtained, which is advantageous for high-speed operation.
【０１２８】最後にデータバスのように、各回路素子に
別々の信号が伝わるような回路においては、図３２に示
すようにモジュールの入出力端２１０から抵抗８０〜８
３、８６〜８９を介し直接、回路素子２１１〜２１８に
接続するのがよい。Finally, in a circuit such as a data bus in which different signals are transmitted to each circuit element, as shown in FIG. 32, resistors 80 to 8 are connected from the input / output terminal 210 of the module.
It is preferable to directly connect the circuit elements 211 to 218 via 3, 86 to 89.
【０１２９】[0129]
【図１】図１は従来の単一方向用伝送線路を示す図。FIG. 1 is a diagram showing a conventional unidirectional transmission line.
【図２】図２は従来の伝送線路を用いたときの信号波形
（立ち上がり波形）を示す図。FIG. 2 is a diagram showing a signal waveform (rising waveform) when a conventional transmission line is used.
【図３】図３は従来の伝送線路を用いたときの信号波形
（立ち下がり波形）を示す図。FIG. 3 is a diagram showing a signal waveform (falling waveform) when a conventional transmission line is used.
【図４】図４は本発明の実施例１を示すブロック図。FIG. 4 is a block diagram showing a first embodiment of the present invention.
【図５】図５は送出回路の一例を示す図。FIG. 5 is a diagram showing an example of a transmission circuit.
【図６】図６は差動型受信回路の一例を示す図。FIG. 6 is a diagram showing an example of a differential receiver circuit.
【図７】図７は本発明の実施例１の信号波形（立ち上が
り波形）を示す図。FIG. 7 is a diagram showing a signal waveform (rising waveform) according to the first embodiment of the present invention.
【図８】図８は本発明の実施例１の信号波形（立ち下が
り波形）を示す図。FIG. 8 is a diagram showing a signal waveform (falling waveform) according to the first embodiment of the present invention.
【図９】図９は本発明の実施例１の回路において伝送路
のインピーダンスを変えた場合の信号波形（立ち上がり
波形）を示す図。FIG. 9 is a diagram showing a signal waveform (rising waveform) when the impedance of the transmission line is changed in the circuit according to the first embodiment of the present invention.
【図１０】図１０は本発明の実施例１の回路において伝
送路のインピーダンスを変えた場合の信号波形（立ち下
がり波形）を示す図。FIG. 10 is a diagram showing a signal waveform (falling waveform) when the impedance of the transmission line is changed in the circuit according to the first embodiment of the present invention.
【図１１】図１１は受信回路が多段構成になっている単
一方向用伝送線路を示す図。FIG. 11 is a diagram showing a unidirectional transmission line in which the receiving circuit has a multi-stage configuration.
【図１２】図１２は図１１に示す伝送線路において本発
明を適用した実施例を示す図。FIG. 12 is a diagram showing an example in which the present invention is applied to the transmission line shown in FIG. 11.
【図１３】図１３はモジュールがメイン基板に実装され
ている状態を示す図。FIG. 13 is a view showing a state where the module is mounted on the main board.
【図１４】図１４はモジュールの詳細を示す図。FIG. 14 is a diagram showing details of a module.
【図１５】図１５は図１４に示すモジュールの等価回路
のユニットを示す図。15 is a diagram showing a unit of an equivalent circuit of the module shown in FIG.
【図１６】図１６はモジュールの変形例を示す図。FIG. 16 is a diagram showing a modification of the module.
【図１７】図１７は図１６に示すモジュールの等価回路
のユニットを示す図。17 is a diagram showing a unit of an equivalent circuit of the module shown in FIG.
【図１８】図１８はモジュールの他の変形例を示す図。FIG. 18 is a view showing another modification of the module.
【図１９】図１９は図１８に示すモジュールの等価回路
のユニットを示す図。19 is a diagram showing a unit of an equivalent circuit of the module shown in FIG.
【図２０】図２０はモジュールの他の変形例を示す図。FIG. 20 is a diagram showing another modification of the module.
【図２１】図２１は図２０に示すモジュールの等価回路
のユニットを示す図である。FIG. 21 is a diagram showing a unit of an equivalent circuit of the module shown in FIG. 20.
【図２２】図２２はモジュールの他の変形例を示す図。FIG. 22 is a view showing another modification of the module.
【図２３】図２３は図２２に示すモジュールの等価回路
のユニットを示す図である。FIG. 23 is a diagram showing a unit of an equivalent circuit of the module shown in FIG. 22.
【図２４】図２４はモジュールの他の変形例を示す図。FIG. 24 is a view showing another modification of the module.
【図２５】図２５は図２４に示すモジュールの等価回路
のユニットを示す図である。FIG. 25 is a diagram showing a unit of an equivalent circuit of the module shown in FIG. 24.
【図２６】図２６はモジュールの他の変形例を示す図。FIG. 26 is a view showing another modification of the module.
【図２７】図２７は図２６に示すモジュールの等価回路
のユニットを示す図である。27 is a diagram showing a unit of an equivalent circuit of the module shown in FIG. 26.
【図２８】図２８はモジュールの他の変形例を示す図。FIG. 28 is a diagram showing another modification of the module.
【図２９】図２９はモジュールの他の変形例を示す図。FIG. 29 is a view showing another modification of the module.
【図３０】図３０はモジュールの他の変形例を示す図。FIG. 30 is a diagram showing another modification of the module.
【図３１】図３１はモジュールの他の変形例を示す図。FIG. 31 is a diagram showing another modification of the module.
【図３２】図３２はモジュールの他の変形例を示す図。FIG. 32 is a view showing another modification of the module.
【図３３】図３３は図４に示す回路構成における信号波
形を示す図。33 is a diagram showing signal waveforms in the circuit configuration shown in FIG. 4.
【図３４】図３４は図４に示す回路構成において抵抗８
０〜８３の値を小さくした場合の信号波形を示す図。34 is a circuit diagram of the resistor 8 in the circuit configuration shown in FIG.
The figure which shows the signal waveform at the time of making the value of 0-83 small.
【図３５】図３５は図４に示す回路構成において抵抗８
０〜８３の値を大きくした場合の信号波形を示す図。FIG. 35 is a circuit diagram of the resistor 8 in the circuit configuration shown in FIG.
The figure which shows the signal waveform at the time of enlarging the value of 0-83.
１〜４…回路ユニット、１１〜１４…伝送線路、２１〜
２４…送信回路
３１〜３８…受信回路、５０，５１…終端抵抗、６０，
６１…終端電源、７０〜７６…ＭＯＳＦＥＴ、８０〜８
９…抵抗、１００…回路ユニット間伝達用伝送線路、１
１０〜１１４…伝送線路、１２１〜１２５…終端電源、
１３１〜１３５…終端抵抗、１４１，１４２…送受信回
路、１７０…メイン基板。1 to 4 ... Circuit unit, 11 to 14 ... Transmission line, 21 to
24 ... Transmission circuits 31 to 38 ... Reception circuits, 50, 51 ... Termination resistors, 60,
61 ... Termination power supply, 70-76 ... MOSFET, 80-8
9 ... Resistance, 100 ... Transmission line for transmission between circuit units, 1
10-114 ... Transmission line, 121-125 ... Termination power supply,
131-135 ... Termination resistors, 141, 142 ... Transceiver circuit, 170 ... Main board.
フロントページの続き (56)参考文献 特開 平３−219666（ＪＰ，Ａ) 特開 平４−17423（ＪＰ，Ａ) 特開 平４−322539（ＪＰ，Ａ) 特開 昭49−88427（ＪＰ，Ａ) 特許2882266（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H04L 25/02 G06F 3/00 H03K 19/0175 H04L 12/40 Continuation of the front page (56) Reference JP-A-3-219666 (JP, A) JP-A-4-17423 (JP, A) JP-A-4-322539 (JP, A) JP-A-49-88427 (JP , A) Patent 2882266 (JP, B2) (58) Fields investigated (Int.Cl. 7 , DB name) H04L 25/02 G06F 3/00 H03K 19/0175 H04L 12/40
Claims (16)
第１の素子で終端される主伝送線路と、 該主伝送線路に接続され、 信号を送り出す送出回路と、 該送出回路から出力される信号を前記主伝送線路へ伝え
るための第１のブロック内伝送線路であって当該ブロッ
ク内伝送線路で当該ブロック内伝送線路のインピーダン
ス値から前記主伝送線路のインピーダンス値の半分の値
を引いた値またはその近傍の抵抗値の第２の素子を備え
たものを有する第１の回路ブロックと、 前記主伝送線
路に接続され、 信号を受け取り、該受け取った信号を送り出す送受信回
路と、 前記主伝送線路から入力される信号を該送受信回路に伝
えるための第２のブロック内伝送線路であって当該ブロ
ック内伝送線路のインピーダンス値から前記主伝送線路
のインピーダンス値の半分の値を引いた値またはその近
傍の抵抗値の第３の素子を備えたものと、 前記送受信回路から出力される信号を受信する受信回路
と、 前記送受信回路と前記受信回路間で信号を伝送するため
の第３のブロック内伝送線路であって該第３のブロック
内伝送線路を終端するための第４の素子が接続されたも
のと、 前記送受信回路と前記第３のブロック内伝送線路の間に
配置され、電圧降下を生じせしめる第５の素子とを有す
る第２の回路ブロックからなることを特徴とする信号伝
送装置。1. A main transmission line terminated by a first element having a resistance value near its own impedance value, a transmission circuit connected to the main transmission line for transmitting a signal, and output from the transmission circuit. A first intra-block transmission line for transmitting a signal to the main transmission line, which is a value obtained by subtracting half the impedance value of the main transmission line from the impedance value of the intra-block transmission line in the intra-block transmission line. Or a first circuit block having a second element having a resistance value in the vicinity thereof, a transmission / reception circuit connected to the main transmission line for receiving a signal and transmitting the received signal, the main transmission line A second transmission line in the block for transmitting a signal input from the transmission line to the transmission / reception circuit, and the impedance value of the transmission line in the block determines the impedance of the main transmission line. An element including a third element having a resistance value that is a value obtained by subtracting half the dance value or a resistance value in the vicinity thereof; a receiving circuit that receives a signal output from the transmitting and receiving circuit; A third intra-block transmission line for transmitting a signal in which a fourth element for terminating the third intra-block transmission line is connected, the transmission / reception circuit and the third block A signal transmission device comprising a second circuit block having a fifth element arranged between inner transmission lines and causing a voltage drop.
を前記受信回路及び送受信回路外部から供給することを
特徴とする信号伝送装置。2. The signal transmission device according to claim 1, wherein a reference voltage used in the reception circuit and the transmission / reception circuit is supplied from outside the reception circuit and the transmission / reception circuit.
ブロック内伝送線路のインピーダンス値との比率を、前
記主伝送線路における信号振幅と前記送信回路を駆動す
る電源電圧との比率で定めることを特徴とする信号伝送
装置。3. The signal transmission device according to claim 1, wherein a ratio between an impedance value of the main transmission line and an impedance value of the first and second intra-block transmission lines is defined as a signal amplitude in the main transmission line. A signal transmission device characterized by being determined by a ratio with a power supply voltage for driving the transmission circuit.
ブロック内伝送線路のインピーダンス値との比率は、前
記主伝送線路における信号振幅と前記送信回路を駆動す
る電源電圧との比率に対して約２倍であることを特徴と
する信号伝送装置。4. The signal transmission device according to claim 3, wherein a ratio between an impedance value of the main transmission line and an impedance value of the first and second intra-block transmission lines is equal to a signal amplitude in the main transmission line. A signal transmission device characterized in that the ratio to the power supply voltage for driving the transmission circuit is about twice.
り、前記第２の素子と第３の素子と第５の素子の抵抗値
は同等であることを特徴とする信号伝送装置。5. The signal transmission device according to claim 1, wherein the resistance values of the first element and the fourth element are equal, and the resistance values of the second element, the third element and the fifth element are the same. A signal transmission device having the same resistance value.
であり、前記送受信回路はバッファＬＳＩであり、前記
受信回路はメモリＬＳＩであるメモリシステムであるこ
とを特徴とする信号伝送装置。6. The signal transmission device according to claim 1, wherein the transmission circuit is an output circuit of a memory control LSI, the transmission / reception circuit is a buffer LSI, and the reception circuit is a memory LSI. A signal transmission device characterized by the above.
に設けられることを特徴とする信号伝送装置。7. The signal transmission device according to claim 1, wherein the fourth element is provided at both ends of the third intra-block transmission line.
第３のブロック内伝送線路と前記送受信回路の出力端が
接続する位置である送端に設けられることを特徴とする
信号伝送装置。8. The signal transmission device according to claim 1, wherein the fourth element is a position of the third intra-block transmission line where the third intra-block transmission line is connected to an output end of the transmission / reception circuit. The signal transmission device is provided at the sending end.
抵抗値の第１の素子で終端される主伝送線路に接続され
る信号受信モジュールであって、 信号を受け取り、該受け取った信号を送り出す送受信回
路と前記主伝送線路から入力される信号を該送受信回路
に伝えるための第１のブロック内伝送線路であって当該
ブロック内伝送線路のインピーダンス値から前記主伝送
線路のインピーダンス値の半分の値を引いた値またはそ
の近傍の抵抗値の第２の素子を備えたものと、 前記送受信回路から出力される信号を受信する受信回路
と、 前記送受信回路と前記受信回路間で信号を伝送するため
の第２のブロック内伝送線路であって該第２のブロック
内伝送線路を終端するための第３の素子が接続されたも
のと、 前記送受信回路と前記第２のブロック内伝送線路の間に
配置され、電圧降下を生じせしめる第４の素子とを備え
たことを特徴とする信号受信モジュール。9. A signal receiving module connected to a main transmission line which is terminated by a first element having its own impedance value or a resistance value in the vicinity thereof, the transceiver circuit receiving a signal and transmitting the received signal. And a first intra-block transmission line for transmitting a signal input from the main transmission line to the transmission / reception circuit, wherein a half of the impedance value of the main transmission line is subtracted from the impedance value of the intra-block transmission line. Having a second element having a resistance value of or close to the above value, a receiving circuit for receiving a signal output from the transmitting / receiving circuit, and a first circuit for transmitting a signal between the transmitting / receiving circuit and the receiving circuit. A second intra-block transmission line, to which a third element for terminating the second intra-block transmission line is connected, the transceiver circuit and the second block. And a fourth element that is disposed between the transmission lines in the network and that causes a voltage drop.
いて、 前記受信回路及び前記送受信回路内で使用する基準電圧
を前記受信回路及び送受信回路外部から供給することを
特徴とする信号受信モジュール。10. The signal receiving module according to claim 9, wherein a reference voltage used in the receiving circuit and the transmitting / receiving circuit is supplied from outside the receiving circuit and the transmitting / receiving circuit.
いて、 前記第３の素子は前記第２のブロック内伝送線路の両端
に設けられることを特徴とする信号受信モジュール。11. The signal receiving module according to claim 9, wherein the third element is provided at both ends of the second intra-block transmission line.
いて、 前記第３の素子は前記第２のブロック内伝送線路の、該
第２のブロック内伝送線路と前記送受信回路の出力端が
接続する位置である送端に設けられることを特徴とする
信号受信モジュール。12. The signal receiving module according to claim 9, wherein the third element is a position of the second intra-block transmission line, where the second intra-block transmission line is connected to an output end of the transmission / reception circuit. The signal receiving module is provided at the transmitting end.
て、当該伝送線路を終端するための第１の素子を有し、
当該伝送線路のインピーダンス値はＺ０であり、当該伝
送線路上の信号振幅はＶである主伝送線路と、 該主伝送線路に接続する第１の回路ブロックであって、 駆動電圧Ｖ０で信号を送り出す送出回路と、 該送出回路から出力される信号を前記主伝送線路へ伝え
るための第１のブロック内伝送線路であって電圧降下を
生じせしめる第２の素子を有し、該第１のブロック内伝
送線路のインピーダンス値はＺｓであるものを含むもの
と、 前記主伝送線路に接続する第２の回路ブロックであっ
て、 信号を受け取る受信回路と、 前記主伝送線路から入力される信号を該受信回路に伝え
るための第２のブロック内伝送線路であって電圧降下を
生じせしめる第３の素子を有し、該第２のブロック内伝
送線路のインピーダンス値はＺｓであるものを含むもの
とを備え、 前記Ｖ０，Ｖ，Ｚ０，Ｚｓの関係は Ｖ／Ｖ０≒０．５×Ｚ０／Ｚｓ であることを特徴とする信号伝送装置。13. A transmission line for transmitting a signal, comprising a first element for terminating the transmission line,
The impedance value of the transmission line is Z0, the main transmission line having a signal amplitude of V on the transmission line, and the first circuit block connected to the main transmission line, which sends out a signal at a driving voltage V0. In the first block, there is provided a transmission circuit and a second in-block transmission line for transmitting a signal output from the transmission circuit to the main transmission line, the second element causing a voltage drop. The impedance value of the transmission line includes Zs, a second circuit block connected to the main transmission line, a receiving circuit for receiving a signal, and a signal input from the main transmission line for receiving the signal. The second intra-block transmission line for transmitting to the circuit includes a third element that causes a voltage drop, and the impedance value of the second intra-block transmission line includes Zs. DOO wherein the V0, V, Z0, the signal transmission apparatus characterized by relationship Zs is V / V0 ≒ 0.5 × Z0 / Zs.
て、 前記受信回路は該受信回路で受け取った信号を送出する
第２の送出回路を備え、 該第２の送信回路から出力さ
れる信号を受信する第２の受信回路と、 前記第２の送出回路と前記第２の受信回路との間で信号
を伝送するための第３のブロック内伝送線路であって、
該第３のブロック内伝送線路を終端するための第４の素
子を備えるものを有することを特徴とする信号伝送装
置。14. The signal transmission device according to claim 13, wherein the reception circuit includes a second transmission circuit for transmitting the signal received by the reception circuit, and receives the signal output from the second transmission circuit. A second in-block transmission line for transmitting a signal between the second transmitting circuit and the second receiving circuit,
A signal transmission device comprising a fourth element for terminating the third intra-block transmission line.
端する第１の素子を有するものと、 該主伝送線路に接続する第１の回路ブロックであって、 信号を送り出す送出回路と、 該送出回路から出力される信号を前記主伝送線路へ伝え
るための第１のブロック内伝送線路であって電圧降下を
生じせしめる第２の素子を備えたものを有するものと、 前記主伝送線路に接続する第２の回路ブロックであっ
て、 信号を受け取り、該受け取った信号を送り出す送受信回
路と、 前記主伝送線路から入力される信号を該送受信回路に伝
えるための第２のブロック内伝送線路であって電圧降下
を生じせしめる第３の素子を備えたものと、 前記送受信回路から出力される信号を受信する受信回路
と、 前記送受信回路と前記受信回路間で信号を伝送するため
の第３のブロック内伝送線路であって該第３のブロック
内伝送線路を終端するための第４の素子が接続されたも
のと、 前記送受信回路と前記第３のブロック内伝送線路の間に
配置され、電圧降下を生じせしめる第５の素子を有する
ものとを有するものとを備え、 前記第１の素子と前記第４の素子の抵抗値は同等であ
り、前記第２の素子と第３の素子と第５の素子の抵抗値
は同等であることを特徴とする信号伝送装置。15. A main transmission line having a first element terminating the main transmission line, a first circuit block connected to the main transmission line, and a transmission circuit for transmitting a signal, A first intra-block transmission line for transmitting a signal output from the transmission circuit to the main transmission line, the second intra-block transmission line having a second element for causing a voltage drop; A second circuit block to be connected, comprising: a transmission / reception circuit for receiving a signal and transmitting the received signal; and a second in-block transmission line for transmitting a signal input from the main transmission line to the transmission / reception circuit. And a receiver circuit for receiving a signal output from the transmitter / receiver circuit, and for transmitting a signal between the transmitter / receiver circuit and the receiver circuit. A third intra-block transmission line, to which a fourth element for terminating the third intra-block transmission line is connected, and arranged between the transceiver circuit and the third intra-block transmission line And a second element having a fifth element that causes a voltage drop, and the resistance values of the first element and the fourth element are equal, and the second element and the third element have the same resistance value. A signal transmission device in which the resistance values of the element and the fifth element are equal.
て、 前記第１の素子の抵抗値は前記主伝送線路のインピーダ
ンス値の近傍の値であり、前記第２の素子の抵抗値は前
記ブロック内伝送線路のインピーダンス値から前記主伝
送線路のインピーダンス値の半分の値を引いた値または
その近傍の値であることを特徴とする信号伝送装置。16. The signal transmission device according to claim 15, wherein the resistance value of the first element is a value near the impedance value of the main transmission line, and the resistance value of the second element is within the block. A signal transmission device, which is a value obtained by subtracting a half of the impedance value of the main transmission line from the impedance value of the transmission line or a value in the vicinity thereof.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02645995A JP3438375B2 (en) | 1994-02-15 | 1995-02-15 | Signal transmission device and signal receiving module |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-18082 | 1994-02-15 | ||
| JP1808294 | 1994-02-15 | ||
| JP02645995A JP3438375B2 (en) | 1994-02-15 | 1995-02-15 | Signal transmission device and signal receiving module |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07283836A JPH07283836A (en) | 1995-10-27 |
| JP3438375B2 true JP3438375B2 (en) | 2003-08-18 |
Family
ID=26354701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02645995A Expired - Lifetime JP3438375B2 (en) | 1994-02-15 | 1995-02-15 | Signal transmission device and signal receiving module |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3438375B2 (en) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211703B1 (en) | 1996-06-07 | 2001-04-03 | Hitachi, Ltd. | Signal transmission system |
| JP4569913B2 (en) * | 2000-03-10 | 2010-10-27 | エルピーダメモリ株式会社 | Memory module |
| KR100834826B1 (en) * | 2007-01-25 | 2008-06-03 | 삼성전자주식회사 | Mounting structure in integrated circuit module and layout method of termination resistance therefor |
| JP5396415B2 (en) | 2011-02-23 | 2014-01-22 | 株式会社東芝 | Semiconductor device |
| JP6381769B2 (en) * | 2017-11-22 | 2018-08-29 | 東芝メモリ株式会社 | Semiconductor memory device |
-
1995
- 1995-02-15 JP JP02645995A patent/JP3438375B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07283836A (en) | 1995-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2882266B2 (en) | Signal transmission device and circuit block | |
| US6970369B2 (en) | Memory device | |
| US6985009B2 (en) | Signal transmitting system | |
| US5668834A (en) | Signal transmitting device suitable for fast signal transmission including an arrangement to reduce signal amplitude in a second stage transmission line | |
| US5767695A (en) | Fast transmission line implemented with receiver, driver, terminator and IC arrangements | |
| JP3438375B2 (en) | Signal transmission device and signal receiving module | |
| JP2006237763A (en) | Signal transmission system | |
| JPH07302144A (en) | Interface circuit | |
| US6237056B1 (en) | Apparatus and method for high speed board-to board ribbon cable data transfer | |
| JP3008873B2 (en) | Signal transmission equipment | |
| JP3339521B2 (en) | Signal transmission circuit | |
| JP3284973B2 (en) | Signal transmission system between elements such as memory | |
| JP3551957B2 (en) | Signal transmission system between elements such as memory | |
| JP3339582B2 (en) | Signal transmission equipment | |
| JP3666497B2 (en) | Signal transmission device and circuit block | |
| JP3613265B2 (en) | board | |
| JP3551956B2 (en) | Circuit block connected to a signal transmission system between elements such as memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080613 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080613 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090613 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100613 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110613 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120613 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130613 Year of fee payment: 10 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| EXPY | Cancellation because of completion of term | ||
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |