JP3438235B2 - データ管理方法およびその装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、たとえば人工知能情報
処理、自然言語処理、数式処理などを行うコンピュータ
におけるデータ管理方式に係り、特に、コンピュータの
一次元の番地付が行われている記憶装置内に複数種の大
きさが混在し、互いに参照し合うデータの格納場所を自
動的に確保しあるいは解放するデータ管理方法およびそ
の装置に関するものである。

【０００２】

【従来の技術】図７は、一般のコンピュータにおいて通
し番号が付けられている主記憶装置内における記憶領域
割り当ての概念図である。図７において、ＭＡは記憶領
域、Ｃ１〜Ｃ４は記憶領域ＭＡの所定の領域に指定デー
タを格納するセル、ＮＵ１〜ＮＵ４は記憶領域ＭＡの未
使用領域をそれぞれ示している。各セルＣ１〜Ｃ４は、
そのセルＣ１〜Ｃ４の大きさを保持する領域ｘ₁ 〜ｘ₄
を有し、たとえば、セルＣ２の領域ｘ₂ には、セルＣ２
の大きさを示すデータが保持されている。また、図中に
おける矢印Ａ１〜Ａ５は各セルＣ１〜Ｃ４間の参照を表
している。たとえば、矢印Ａ１はセルＣ１のデータに
は、セルＣ２を格納するセル記録領域の開始番地を表す
データが含まれていることを意味する。

【０００３】コンピュータのデータ管理系は、記憶領域
ＭＡ内にデータ格納のためのセルとして確保された領域
は、不必要になると適宜解放する。このため、記憶領域
ＭＡには、セルＣ１〜Ｃ４としての使用領域と未使用領
域ＮＵ１〜ＮＵ４が不連続に配置される。この状態で新
しいデータを格納するための領域を記憶装置内に割り当
てるには、未使用領域ＮＵ１〜ＮＵ４のうちのいずれか
の領域に、そのデータを格納するために充分大きい領域
が見つかればその未使用領域にデータを書き込み、使用
済と印を付ける。充分大きい未使用領域が見つからなけ
れば、セルＣ１〜Ｃ４に格納されているデータを、未使
用領域分ずつ移動し、記憶領域ＭＡの片側につめ直しを
行う。このセルに格納されたデータのつめ直し操作を行
うデータ管理方式を可変長セル管理方式という。

【０００４】図８は、従来の可変長セル管理方式におけ
るつめ直し操作を表すフローチャートである。従来の可
変長セル管理方式では、たとえば、記憶領域ＭＡを記憶
番地の小さい方の番地ａから順に走査し、番地ａはセル
領域の最終番地であるか否かを判別する（Ｓ１，Ｓ
２）。なお、ｍはつめ直しのときに空白部分を移動する
距離を示している。ステップＳ２において、番地ａはセ
ル領域の最終番地ではないと判別した場合、次に番地ａ
は未使用領域の先頭番地であるか否かを判別する（Ｓ
３）。ステップＳ３において、番地ａは未使用領域の先
頭番地であると判別した場合、番地ａにその未使用領域
の大きさを加算し、さらに空白部分の移動距離ｍに未使
用領域の大きさを加算してステップＳ２に戻る。

【０００５】一方、ステップＳ３において、番地ａは未
使用領域の先頭番地ではないと判別した場合には、番地
（ａ＋ｍ）から始まるセルの内容を番地ａから始まる領
域にコピーし（Ｓ６）、（ａ＋ｍ）からａへの番地の対
応を対応表に登録する（Ｓ７）。さらに、番地ａに番地
（ａ＋ｍ）から始まるセルの大きさを加算してステップ
Ｓ２の処理に戻る（Ｓ８）。以上の動作、すなわち使用
中の各ブロックの左側に未使用領域があればブロックを
左側に移動する走査を（移動する距離は、そのブロック
の左側にあった未使用領域の大きさの総和である）、番
地ａがセル領域の最終番地になるまで繰り返す。ステッ
プＳ２において、番地ａがセル領域の最終番地になった
と判別したならば、記憶領域ＭＡ内の全てのデータのう
ち、変更された番地を参照しているデータを番地対応表
を元に書き換える。すなわち、移動されたブロックを指
しているポインタの値を、移動の結果のポインタの値に
書き換える（Ｓ９）ことにより、つめ直しが完了する。

【０００６】

【発明が解決しようとする課題】しかしながら、上述し
たデータ管理方式では、記憶領域ＭＡの片側につめ直し
を行うのに複雑な手続きを要するため、使用中のブロッ
クを移すには、使用中の記憶領域ＭＡの大きさに比例し
た時間がかかり、またポインタの変更内容を記憶するた
めの記憶場所が別に必要となるという欠点がある。

【０００７】本発明は、かかる事情に鑑みてなされたも
のであり、その目的は、ポインタの変更内容を記憶する
ための記憶場所を別個設ける必要がなく、複雑な手続き
を要することなく短時間で記憶領域のつめ直しを行うこ
とができるデータ管理方法およびその装置を提供するこ
とにある。

【０００８】

【課題を解決するための手段】上記目的を達成するた
め、本発明のデータ管理方法は、固定長のバイナリセル
と可変長のバリアブルセルとのペアにより可変長セルと
して取り扱い、上記可変長セルを構成するバイナリセル
には、当該バイナリセルの割り当てられている記憶領域
の大きさのデータを格納する第１ポインタと、当該バイ
ナリセルとペアをなすバリアブルセルの割り当てられて
いる記憶領域の番地が格納される第２ポインタとを含む
ポインタ部を付加し、上記可変長セルを構成するバリア
ブルセルには、当該バリアブルセル自身の割り当てられ
た記憶領域の大きさのデータを格納する第１ヘッダと、
当該バリアブルセルとペアをなすバイナリセルの割り当
てられている記憶領域の番地が格納される第２ヘッダと
を含むヘッダ部を付加し、メモリ領域にデータを格納す
る際に、バイナリセルだけに割り当てられるバイナリセ
ル領域と、バリアブルセルにだけ割り当てられるバリア
ブルセル領域とに分離し、上記バイナリセルを上記バイ
ナリセル領域に格納し、上記バリアブルセルを上記バリ
アブルセル領域に格納し、上記バイナリセルに付加され
るポインタ部および上記バリアブルセルに付加されるヘ
ッド部の情報に基づいて上記バイナリセル領域および上
記バリアブルセル領域のデータ管理を行うようにしたデ
ータ管理方法であって、バリアブルセル領域とバイナリ
セル領域のつめ直しを、互いに対向する方向から順次行
うようにした。

【０００９】

【００１０】本発明のデータ管理方法では、バリアブル
セル領域のつめ直しを、当該バリアブルセル領域の最小
番地から行うようにした。

【００１１】本発明のデータ管理方法では、バイナリセ
ル領域のつめ直しを、当該バイナリセル領域の最終番地
から行うようにした。

【００１２】本発明のデータ管理装置では、固定長のバ
イナリセルと可変長のバリアブルセルとのペアにより可
変長セルとして取り扱うデータ管理装置であって、バイ
ナリセルだけに割り当てられるバイナリセル領域と、バ
リアブルセルにだけ割り当てられるバリアブルセル領域
とに分離され、上記バイナリセル領域には、バイナリセ
ルの割り当てられている記憶領域の大きさのデータを格
納する第１ポインタと、当該バイナリセルとペアをなす
バリアブルセルの割り当てられている記憶領域の番地が
格納される第２ポインタとを含むポインタ部を付加した
バイナリセルが格納され、上記バリアブルセル領域に
は、バリアブルセル自身の割り当てられた記憶領域の大
きさのデータを格納する第１ヘッダと、当該バリアブル
セルとペアをなすバイナリセルの割り当てられている記
憶領域の番地が格納される第２ヘッダとを含むヘッド部
を付加したバリアブルセルが格納されるメモリと、上記
バイナリセルに付加されるポインタ部および上記バリア
ブルセルに付加されるヘッド部の情報に基づいて上記バ
イナリセル領域および上記バリアブルセル領域のデータ
管理を行い、バリアブルセル領域とバイナリセル領域の
つめ直しを、互いに対向する方向から順次行う回路とを
有するようにした。

【００１３】

【作用】本発明のデータ管理方法よれば、メモリ領域に
おけるバリアブルセル領域のアクセスが、バイナリセル
領域に記憶されたポインタを参照することにより行われ
る。

【００１４】本発明のデータ管理方法によれば、バリア
ブルセル領域とバイナリセル領域のつめ直しが、メモリ
領域の互いに対向する方向から順次行われる。

【００１５】本発明のデータ管理方法によれば、バリア
ブルセル領域のつめ直しは、当該バリアブルセル領域の
最小番地から行われる。

【００１６】本発明のデータ管理方法によれば、バイナ
リセル領域のつめ直しは、当該バイナリセル領域の最終
番地から行われる。

【００１７】本発明のデータ管理装置によれば、メモリ
の記憶領域が、データ領域に用いるバリアブルセル領域
とデータ記憶位置の対応をとるポインタを記憶しておく
バイナリセル領域とに分離、構成される。そして、メモ
リ領域のバリアブルセルのアクセスは、バイナリセル領
域に記憶されたポインタを用いて行われる。

【００１８】

【実施例】図１は、本発明に係るデータ管理方法が採用
される記号処理言語を用いた並列分散コンピュータシス
テム（以下、単にコンピュータシステムという）の構成
図である。コンピュータシステムは、計算の資源と評価
に基づくアーキテクチャACREを基本構成とする。アーキ
テクチャACREでは、計算の実行時における計算データを
メモリ管理や通信機能などを含めて資源とし、また、計
算を実行する過程を評価として認識する。ACREは、資源
と評価の機構を計算モジュールとして具現化するアーキ
テクチャである。資源は、データの静的表現であり、内
部では資源の管理などの処理を行うが、評価からは関知
する必要がない。評価は資源の動的振る舞いであり、資
源に対して変化を与えるものである。

【００１９】コンピュータシステムのプロセッシングエ
レメト(Processing Element)ＰＥは、図１の(a) に示す
ように、高速な記号処理データ演算を実行する評価機構
（エバリュエータ）ＥＵと、入出力や記憶管理を重視し
た資源（リソース）ＲＳＣからなる。リソースＲＳＣ
は、データの格納場所としてのデータストレージＳＴＲ
Ｇと、その管理機構や通信機能としてのリソースマネー
ジャＲＭにより構成されている。

【００２０】また、アーキテクチャACREでは、計算資源
として捉えた並列処理の単位をアーキテクチャ ACRE に
おける資源に対応させ、資源間で情報伝達を行うことに
より、並列処理の効率と並列処理システムの記述性の向
上を図ることができる。このとき、リソースＲＳＣに基
づく情報通信によって、コンピュータシステムのプロセ
ッシングエレメトＰＥとして専用エンジンや汎用プロセ
ッサを組み込んだシステムの構成が容易となる。図１の
(b) はそのシステム構成例を示しており、この場合、各
プロセッシングエレメントＰＥ間の情報通信は、リソー
スマネージャＲＭが行う。なお、同図において、ＩＲＣ
(InterResource Connection)は結合部を示している。

【００２１】エバリュエータＥＵは、データ幅３２ビッ
トのＶＬＩＷ(Very Long Instruction Word)制御のプロ
セッサである。エバリュエータＥＵは、図２に示すよう
に、ユーザ定義の関数やメソッドのコンパイルされたコ
ードを高速実行するためのインストラクションキャッシ
ュ(64bits× 64Kwords)ＩＣと、データのフィールド演
算を高速に実現するためのマスカ（ＭＳＫ），シフタ
（ＳＦＴ）およびＡＬＵと、関数やメソッドの呼び出し
を高速化するためのデータフィールド値による多方向分
岐機能と、多方向分岐のためのディスパッチ（ルックア
ップ）テーブルＤＰおよびエバリュエータＥＵのシステ
ムスタックＳＳのための 64 Kwordsの制御用メモリＣＭ
と、記号処理計算を実行する際のユーザ（フレーム）ス
タックＵＳおよびレジスタファイルＲＦのための64 Kwo
rds のローカルメモリＬＭと、システムコントローラＳ
Ｃとを有する。入出力や記憶管理に要する演算は、リソ
ースマネージャＲＭに対してリソースマネージャインタ
フェ−スＲＭI/F を介してその実行を要求する。

【００２２】リソースマネージャＲＭは、記憶管理、デ
バイス管理、プロセス管理、ファイル管理、入出力、他
のプロセッシングエレメントＰＥとの通信の機能をエバ
リュエータＥＵに提供する。リソースマネージャＲＭに
は、たとえばワークステーションＷＳが適用され、たと
えばワークステーションＷＳの X Window システム上に
アプリケーション開発時および実行時のインタラクティ
ブなヒューマンインタフェース環境を実現する。関数定
義やメソッド定義のインクリメンタルな修正・コンパイ
ル、エラー状態からの復帰・実行再開機能を有し、アプ
リケーションの実行時にユーザとの動的な対話ができる
ような入出力機能を提供する。加えて、リソースマネー
ジャＲＭは、エバリュエータＥＵとのインタフェースで
あるエバリュエータインタフェースＥＵI/F と、並列処
理時に他のプロセッシングエレメントＰＥとの通信を行
うための通信インタフェースＣI/F と、データストレー
ジＳＴＲＧのメインメモリＭＭ上の記号処理データの高
速アクセスのためのアクセラレータとしてのポインタマ
ニュピレータＰＭと、診断用インタフェースＤI/F とを
有している。

【００２３】また、記憶管理には、たとえば記号処理の
ための記憶構成・管理方式であるＭＯＬＤＳ(Memory Or
ganization for Linked Data Structures)が用いられ
る。ＭＯＬＤＳによる記憶管理は、従来の仮想記憶方式
に比べて、記号処理データの管理が１０〜４０倍高速で
あるという評価を得ている。

【００２４】データストレージＳＴＲＧのメインメモリ
ＭＭは、エバリュエータＥＵからもメインメモリインタ
フェースＭＭI/F を介して直接アクセス可能なデュアル
ポートメモリからなり、排他的アクセス、記号処理演算
で有効な参照カウントなどの機能アクセスを提供する。
メインメモリＭＭは、これらの制御情報と２ワードのポ
インタを表現するため80bits × 256 Kwords の構成と
なっている。また、データストレージＳＴＲＧの二次記
憶ＳＭとしては、ワークステーションＷＳのディスクシ
ステムが用いられる。

【００２５】図３は、図２のメインメモリＭＭの内部状
態の一例を示す図である。図３に示すように、メインメ
モリＭＭ内は、固定長のバイナリセルＢＣが存在するバ
イナリセル領域ＢＣＡＲと、可変長のバリアブルセルＶ
Ｃが存在するバリアブルセル領域ＶＣＡＲとに区分けさ
れている。バイナリセルＢＣは８０ビット長のデータ
で、ポインタ部を構成する第１ポインタとしてのカー部
carと第２ポインタとしてのクダー部 cdrの二つの番地
データを保持する。バリアブルセルＶＣは、番地データ
ＨＤa （第２ヘッダ）、自身の大きさに関するデータＨ
Ｄs （第１ヘッダ）をヘッダ情報ＨＤ（ヘッダ部）とし
て有している。バリアブルセルＢＣは必ず一つのバイナ
リセルＶＣとを互いに番地を参照し合い、ペアをなし可
変容量セルとして取り扱われる。図３中に示す矢印は、
バリアブルセルＶＣ１とバイナリセルＢＣ２とが互いの
番地を保持し、バイナリセルＢＣ１のカー部 carはバイ
ナリセルＢＣ２に代表される可変容量のデータを参照し
ている例を示している。

【００２６】図２内のコンピュータシステムのエバリュ
エータＥＵにおいて、メインメモリＭＭ記憶セル取得の
リクエストが生じると、固定長セルの場合はメインメモ
リＭＭ中の未使用領域のうちでもっとも番地の大きい所
からバイナリセルＢＣが取り出される。図３の例の場合
はＸで示す位置に新しいセルが確保される。可変長セル
の場合は、同様に、バイナリセルＢＣを取り出してか
ら、未使用領域を番地の小さい方から、要求されたバリ
アブルセルＶＣの大きさを取り出すのに充分な領域を探
して取り出す。これによって、記憶領域内でバリアブル
セルＶＣだけが存在する領域とバイナリセルＢＣだけが
存在する領域ができる。以上の操作の中で、バリアブル
セルＶＣを取得するためにバイナリセル領域ＢＣＡＲの
直前まで走査しても必要な大きさの未使用領域を確保で
きない場合は、バリアブルセル領域ＶＣＡＲ内、バイナ
リセル領域ＢＣＡＲ内でセルをそれぞれ番地の小さいほ
うと大きいほうにつめ直して、それぞれの領域内に分散
している未使用領域をまとめる。

【００２７】次に、バイナリセル領域のつめ直し、バリ
アブル領域のつめ直し並びにバイナリセル番地の変更動
作について、図４〜図６のフローチャートに基づいて説
明する。

【００２８】図４は、バイナリセル領域ＢＣＡＲのつめ
直しの処理を表すフローチャートである。バイナリセル
領域ＢＣＡＲのつめ直しは、バイナリセル領域ＢＣＡＲ
の最終番地から番地の小さいほうに向かって未使用領域
を探し、最初に見つかった番地をａとする。図３におい
ては、バイナリセルＢＣ１の番地がａになる。次に、バ
イナリセル領域ＢＣＡＲの先頭番地から番地の大きいほ
うに向かって使用領域を探し最初に見つかった番地をｂ
とする（Ｓ１０１）。図３においてはＸで示す位置に対
応する。ここで、番地ａと番地ｂとが等しければ、バイ
ナリセル領域ＢＣＡＲのつめ直しは終了する（Ｓ１０
２）。

【００２９】ステップＳ１０２において、番地ａと番地
ｂとは等しくないと判別した場合には、番地ａは未使用
領域の番地であるか否かの判別を行う（Ｓ１０３）。こ
のステップＳ１０３において、番地ａは未使用領域の番
地ではないと判別した場合には、番地ａからバイナリセ
ルＢＣの大きさを減算して（Ｓ１０４）、ステップＳ１
０３の処理を再度行う。ここで、番地ａは未使用領域の
番地であると判別した場合には、番地ｂは使用済領域の
番地であるか否かの判別を行う（Ｓ１０５）。このステ
ップＳ１０５において、番地ｂは使用済領域の番地では
ないと判別した場合には、番地ｂにバイナリセルＢＣの
大きさを加算して（Ｓ１０６）、ステップＳ１０５の処
理を再度行う。ステップＳ１０５において、番地ｂは使
用済領域の番地であると判別したならば、番地ｂにある
バイナリセルの内容を番地ａにコピーし（Ｓ１０７）、
番地 bにはデータの転写先である番地ａを書き込む（Ｓ
１０８）。

【００３０】次に、コピーしたバイナリセルＢＣが、可
変容量セルの一部であるか否かの判別を行う（Ｓ１０
９）。コピーしたバイナリセルＢＣが可変容量セルの一
部であると判別したならば、対応するバリアブルセルＶ
Ｃが保持しているバイナリセルＢＣの番地ｃをａに変更
する（Ｓ１１０，Ｓ１１１）。次いで、番地ｂにバイナ
リセルＢＣの大きさを加算するとともに（Ｓ１１２）、
番地ｃからバイナリセルＢＣの大きさを減算して（Ｓ１
１３）ステップＳ１０２の処理に戻り、上記した処理を
繰り返し、すべてのバイナリセルＢＣを最終番地から連
続した領域に移す。なお、ステップＳ１０９において、
番地ａのバイナリセルは可変容量セルの一部ではないと
判別した場合には、ステップＳ１１０およびＳ１１１の
処理を行わず、ステップＳ１１２の処理に移行する。

【００３１】次に、バリアブルセル領域ＶＣＡＲのつめ
直しを行う。この処理については、図５のフローチャー
トに基づいて説明する。バリアブルセル領域ＶＣＡＲの
つめ直しは、メインメモリＭＭの先頭番地から走査し、
番地ａはセル領域の最終番地であるか否かを判別する
（Ｓ２０１，Ｓ２０２）。なお、ｍはつめ直しのときに
空白部分を移動する距離を示している。ステップＳ２０
２において、番地ａはセル領域の最終番地でないと判別
した場合、次に番地ａは未使用領域の先頭番地であるか
否かを判別する（Ｓ２０３）。ステップＳ２０３におい
て、番地ａは未使用領域の先頭番地であると判別した場
合、番地ａにその未使用領域の大きさを加算し、さらに
空白部分の移動距離ｍに未使用領域の大きさを加算して
ステップＳ２０２に戻る。

【００３２】一方、ステップＳ２０３において、番地ａ
は未使用領域の先頭番地ではないと判別した場合には、
番地（ａ＋ｍ）から始まるセルの内容を番地ａから始ま
る領域にコピーし（Ｓ２０６）、番地（具体的には番地
ａのバリアブルセルの ptrスロットの値）のバイナリセ
ルＢＣのクダー部 cdrに番地データａを書き込む（Ｓ２
０７）。さらに、番地ａに番地（ａ＋ｍ）から始まるセ
ルの大きさを加算してステップＳ２の処理に戻る（Ｓ２
０８）。以上の動作、すなわち使用中の各ブロックの左
側に未使用領域があればブロックを図３においては左側
に移動する走査を、番地ａがセル領域の最終番地になる
まで繰り返し、番地ａがセル領域の最終番地時点で、バ
リアブルセルＶＣのつめ直しを終了する。

【００３３】すべてのセルを移し終わったら、移動され
たバイナリセルＢＣの番地を保持しているデータ領域す
べてを新しい番地に書き換える。図６は、この番地書き
換え処理を示すフローチャートである。この場合、メイ
ンメモリＭＭ内の全てのバイナリセルＢＣとバリアブル
セルＶＣを走査し、それらが保持しているバイナリセル
ＢＣの番地データのうち、つめ直しによって移動したバ
イナリセルＢＣの移動元番地、たとえば図３のＶＣ１を
参照しているものは、この領域に書き込まれた移動先番
地、たとえば図３のＸに書き換える。

【００３４】具体的には、まずバリアブルセル領域ＶＣ
ＡＲの先頭番地から走査し（Ｓ３０１）、番地ａはバリ
アブルセル領域ＶＣＡＲの最終番地であるか否かを判別
する（Ｓ３０２）。ステップＳ３０２において、番地ａ
はセル領域の最終番地ではないと判別した場合、番地ａ
のバリアブルセルＶＣ内セルポインタ格納スロットの番
地をｂとし（Ｓ３０３）、その番地ｂの内容のセルは移
動されたか否かの判別を行う（Ｓ３０４）。ステップＳ
３０４において、セルは移動されたと判別した場合、そ
の番地の内容を番地ｂにコピーし（Ｓ３０５）、その後
番地ａにａのバリアブルセルの大きさを加算して（Ｓ３
０６）、ステップＳ３０２に戻り、以上の処理を番地ａ
がバリアブルセル領域ＶＣＡＲの最終番地になるまで繰
り返す。一方、ステップＳ３０４において、セルは移動
されていないと判別した場合には、ステップＳ３０５の
処理を経ることなく、番地ａにａのバリアブルセルＶＣ
の大きさを加算して（Ｓ３０６）、ステップＳ３０２に
戻る。

【００３５】ステップＳ３０２において、番地ａはセル
領域の最終番地であると判別した場合には、バイナリセ
ル領域ＢＣＡＲの最終番地から走査し（Ｓ３０７）、番
地ａはバリアブルセル領域ＶＣＡＲの先頭番地であるか
否かを判別する（Ｓ３０８）。ステップＳ３０８におい
て、番地ａはセル領域の最終番地ではないと判別した場
合、番地ａのバイナリセルＢＣのカー部 carの番地をｂ
とし（Ｓ３０９）、その番地ｂの内容のセルは移動され
たか否かの判別を行う（Ｓ３１０）。ステップＳ３１０
において、セルは移動されたと判別した場合、その番地
の内容を番地ｂにコピーする（Ｓ３１１）。なお、ステ
ップＳ３１０において、セルは移動されていないと判別
した場合には、ステップＳ３１１の処理は行われない。

【００３６】次いで、番地ａのバイナリセルＢＣのクダ
ー部 cdrの番地をｂとし（Ｓ３１２）、その番地ｂの内
容のセルは移動されたか否かの判別を行う（Ｓ３１
３）。ステップＳ３１３において、セルは移動されたと
判別した場合、その番地の内容を番地ｂにコピーし（Ｓ
３１４）、その後番地ａからａのバイナリセルＢＣの大
きさを減算して（Ｓ３１５）、ステップＳ３０８に戻
り、以上の処理を番地ａがバイナリセル領域ＢＣＡＲの
先頭番地になるまで繰り返す。一方、ステップＳ３１３
において、セルは移動されていないと判別した場合に
は、ステップＳ３１４の処理を経ることなく、番地ａか
らａのバイナリセルＢＣの大きさを減算して（Ｓ３１
５）、ステップＳ３０８に戻る。そして、ステップＳ３
０８において、番地ａがバイナリセル領域ＢＣＡＲの先
頭番地になったと判別した時点で、上述した一連の番地
変更処理が終了する。

【００３７】以上説明したように、本実施例によれば、
メインメモリＭＭの領域をデータ領域に用いるバリアブ
ルセル領域ＶＣＡＲとデータ記憶位置の対応をとるポイ
ンタを記憶しておくバイナリセル領域ＶＣＡＲとに分離
し、バイナリセル領域ＢＣＡＲに記憶されたポインタを
用いてバリアブルセル領域ＢＣＡＲのアクセスを行うよ
うにしたので、メインメモリＭＭ内での配置つめ直しを
反映する番地データ書換えは、バイナリセルＢＣでは移
動元に書き込まれた番地をもとに行い、バリアブルセル
ＶＣは対応するバイナリセルＢＣ内の番地データを書き
換えるだけで済む。したがって、従来のように番地変更
情報を保持するための機構を用意する必要がなく、処理
が簡易になる。また、LISP言語のように固定容量セルと
可変容量オブジェクトが記憶領域内に混在し、固定容量
セルを大量に割り当て/ 解放する処理系において、通常
固定容量セルのみを扱う場合にのみ適用可能な、使用/
未使用領域を入れ替えるアルゴリズムを適用することが
でき、短時間でつめ直し処理を行うことができる。

【００３８】

【発明の効果】以上説明したように、本発明によれば、
記憶領域内での配置つめ直しを反映する番地データ書換
えは、バイナリセルでは移動元に書き込まれた番地をも
とに行い、バリアブルセルは対応するバイナリセル内の
番地データを書き換えるだけで済み、番地変換情報を保
持するための機構を用意する必要がなく、処理が簡易に
なる。また、LISP言語のように固定容量セルと可変容量
オブジェクトが記憶領域内に混在し、固定容量セルを大
量に割り当て/ 解放する処理系において、通常固定容量
セルのみを扱う場合にのみ適用可能な、使用/ 未使用領
域を入れ替えるアルゴリズムを適用することができ、そ
の結果、短時間でつめ直し処理を行うことができる。

【図面の簡単な説明】

【図１】本発明に係るデータ管理方法が採用されるコン
ピュータシステムの構成図である。

【図２】本発明に係るプロセッシングエレメントの構成
例を示す図である。

【図３】本発明の実施例の記憶領域割り当ての概念図で
ある。

【図４】本発明に係るバイナリセルつめ直し処理のフロ
ーチャートである。

【図５】本発明に係るバリアブルセルつめ直し処理のフ
ローチャートである。

【図６】本発明に係るバイナリセル番地変更反映処理の
フローチャートである。

【図７】従来の構成における記憶領域割り当ての概念図
である

【図８】従来における可変容量セルのつめ直し処理のフ
ローチャートである。

【符号の説明】

ＰＥ…プロセッシングエレメント ＥＵ…エバリュエータ ＲＳＣ…リソース ＲＭ…リソースマネージャ ＳＴＲＧ…データストレージ ＩＲＧ…結合部 ＶＣＡＲ…バリアブルセル領域 ＢＣＡＲ…バイナリセル領域 ＶＣ…バリアブルセル ＢＣ…バイナリセル car …カー部 cdr …クダー部

フロントページの続き (56)参考文献 特開 平４−42338（ＪＰ，Ａ) 特開 昭57−59261（ＪＰ，Ａ) 特開 平４−340155（ＪＰ，Ａ) 特開 昭61−170844（ＪＰ，Ａ) ランドール・Ｌ・ハイド，32ビット時 代のメモリ管理−第１回−，日経バイ ト，日本，日経ＢＰ社，1988年 ９月 １日，第50号，ｐ．215−229 (58)調査した分野(Int.Cl.⁷，ＤＢ名) G06F 12/00 G06F 9/44

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 固定長のバイナリセルと可変長のバリア
   ブルセルとのペアにより可変長セルとして取り扱い、 上記可変長セルを構成するバイナリセルには、当該バイ
   ナリセルの割り当てられている記憶領域の大きさのデー
   タを格納する第１ポインタと、当該バイナリセルとペア
   をなすバリアブルセルの割り当てられている記憶領域の
   番地が格納される第２ポインタとを含むポインタ部を付
   加し、 上記可変長セルを構成するバリアブルセルには、当該バ
   リアブルセル自身の割り当てられた記憶領域の大きさの
   データを格納する第１ヘッダと、当該バリアブルセルと
   ペアをなすバイナリセルの割り当てられている記憶領域
   の番地が格納される第２ヘッダとを含むヘッダ部を付加
   し、 メモリ領域にデータを格納する際に、バイナリセルだけ
   に割り当てられるバイナリセル領域と、バリアブルセル
   にだけ割り当てられるバリアブルセル領域とに分離し、
   上記バイナリセルを上記バイナリセル領域に格納し、上
   記バリアブルセルを上記バリアブルセル領域に格納し、 上記バイナリセルに付加されるポインタ部および上記バ
   リアブルセルに付加されるヘッド部の情報に基づいて上
   記バイナリセル領域および上記バリアブルセル領域のデ
   ータ管理を行うデータ管理方法であって、 バリアブルセル領域とバイナリセル領域のつめ直しを、
   互いに対向する方向から順次行うようにした データ管理
   方法。
2. 【請求項２】 バリアブルセル領域のつめ直しを、当該
   バリアブルセル領域の最小番地から行うようにした請求
   項１記載のデータ管理方法。
3. 【請求項３】 バイナリセル領域のつめ直しを、当該バ
   イナリセル領域の最終番地から行うようにした請求項１
   または２記載のデータ管理方法。
4. 【請求項４】 固定長のバイナリセルと可変長のバリア
   ブルセルとのペアにより可変長セルとして取り扱うデー
   タ管理装置であって、 バイナリセルだけに割り当てられるバイナリセル領域
   と、バリアブルセルにだけ割り当てられるバリアブルセ
   ル領域とに分離され、上記バイナリセル領域には、バイ
   ナリセルの割り当てられている記憶領域の大きさのデー
   タを格納する第１ポインタと、当該バイナリセルとペア
   をなすバリアブルセルの割り当てられている記憶領域の
   番地が格納される第２ポインタとを含むポインタ部を付
   加したバイナリセルが格納され、上記バリアブルセル領
   域には、バリアブルセル自身の割り当てられた記憶領域
   の大きさのデータを格納する第１ヘッダと、当該バリア
   ブルセルとペアをなすバイナリセルの割り当てられてい
   る記憶領域の番地が格納される第２ヘッダとを含むヘッ
   ド部を付加したバリアブルセルが格納されるメモリと、 上記バイナリセルに付加されるポインタ部および上記バ
   リアブルセルに付加されるヘッド部の情報に基づいて上
   記バイナリセル領域および上記バリアブルセル領域のデ
   ータ管理を行い、バリアブルセル領域とバイナリセル領
   域のつめ直しを、互いに対向する方向から順次行う回路
   とを有することを特徴とするデータ管理装置。