JP3430946B2 - Plasma display panel and driving method thereof - Google Patents

Plasma display panel and driving method thereof

Info

Publication number
JP3430946B2
JP3430946B2 JP36915198A JP36915198A JP3430946B2 JP 3430946 B2 JP3430946 B2 JP 3430946B2 JP 36915198 A JP36915198 A JP 36915198A JP 36915198 A JP36915198 A JP 36915198A JP 3430946 B2 JP3430946 B2 JP 3430946B2
Authority
JP
Japan
Prior art keywords
sustain
electrode
electrodes
discharge
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP36915198A
Other languages
Japanese (ja)
Other versions
JP2000194317A (en
Inventor
和男 冨田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP36915198A priority Critical patent/JP3430946B2/en
Priority to US09/469,350 priority patent/US6376995B1/en
Publication of JP2000194317A publication Critical patent/JP2000194317A/en
Priority to US10/080,585 priority patent/US6528952B2/en
Application granted granted Critical
Publication of JP3430946B2 publication Critical patent/JP3430946B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Gas-Filled Discharge Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、放電により表示発
光する素子の集合で構成されたマトリクス型表示パネ
ル、特にプラズマディスプレイパネル(以後、PDPと
記述)に係り、発光効率の向上により、表示発光輝度を
上昇させ、かつ、消費電力を低下させることが可能なプ
ラズマディスプレイパネル及びその駆動方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a matrix type display panel composed of a set of elements that emit light for display by discharge, and more particularly to a plasma display panel (hereinafter referred to as PDP), which has improved light emission efficiency. The present invention relates to a plasma display panel capable of increasing brightness and reducing power consumption, and a driving method thereof.

【0002】[0002]

【従来の技術】従来のAC型PDPの構造を図12に示
す。表面ガラス基板上には複数のサステイン電極3と複
数のスキャン電極2が平行にかつ交互に配置されてい
る。これらは、透明電極21と金属バス電極20により
構成されている。また、背面ガラス基板9上には複数の
アドレス電極7がサステイン電極3及びスキャン電極2
と垂直に交わるようにして配置されている。ここで、映
像を表示するために発光しているのは、表面ガラス基板
上のサステイン電極3とスキャン電極2である。アドレ
ス電極7は放電するセルを選択するための電極であり、
表示発光には直接寄与していない。
2. Description of the Related Art The structure of a conventional AC type PDP is shown in FIG. A plurality of sustain electrodes 3 and a plurality of scan electrodes 2 are arranged in parallel and alternately on the surface glass substrate. These are composed of a transparent electrode 21 and a metal bus electrode 20. In addition, a plurality of address electrodes 7 are provided on the rear glass substrate 9 and the sustain electrodes 3 and the scan electrodes 2 are provided.
It is arranged so that it intersects vertically with. Here, it is the sustain electrodes 3 and the scan electrodes 2 on the surface glass substrate that are emitting light to display an image. The address electrode 7 is an electrode for selecting a cell to be discharged,
It does not directly contribute to display light emission.

【0003】図13にPDPの各電極に印加されている
パルス印加タイミングチャートを示す。PDPでは、1
フィールド期間が、複数個のサブフィールドと呼ばれる
期間に分離されており、各サブフィールドには、セット
アップ期間、アドレス期間、サステイン期間、消去期間
が設定されている。
FIG. 13 shows a timing chart of pulse application applied to each electrode of the PDP. 1 for PDP
The field period is divided into a plurality of periods called subfields, and a setup period, an address period, a sustain period, and an erase period are set in each subfield.

【0004】各サブフィールドのセットアップ期間にお
いては、PDP内の全ての画素において、放電を発生さ
せ、次のアドレス期間において、放電の発生が容易にな
るように、サステイン電極3、スキャン電極2およびア
ドレス電極7に電荷を蓄積させる。
In the setup period of each subfield, discharge is generated in all pixels in the PDP, and in the next address period, the sustain electrode 3, the scan electrode 2 and the address are arranged so that the discharge can be easily generated. Charge is accumulated in the electrode 7.

【0005】次のアドレス期間では、サステイン期間に
おいて表示発光させる画素を選択するための期間であ
り、スキャン電極2とアドレス電極7の間で放電を発生
させ、サステイン期間で放電が容易に発生できるよう
に、サステイン電極3とスキャン電極2に電荷を蓄積さ
せる。この期間で、放電が発生しない画素は、次のサス
テイン期間において、表示発光することはない。
The next address period is a period for selecting a pixel for display light emission in the sustain period, and discharge is generated between the scan electrode 2 and the address electrode 7 so that discharge can be easily generated in the sustain period. Then, charges are accumulated in the sustain electrode 3 and the scan electrode 2. In this period, the pixels that do not generate discharge do not emit light for display in the next sustain period.

【0006】さらに、サステイン期間では、アドレス期
間において選択された画素のみが、表示発光をおこな
う。このサステイン期間に印加されるサステインパルス
Psus数は、各サブフィールドで異なり、例えば、サ
ブフィールド数が8個の場合には、1:2:4:8:1
6:32:64:128の重み付けがされている。ここ
で、サブフィールドの発光を任意の組合わせることで、
256段階の中間調表示が可能となる。
Further, in the sustain period, only the pixel selected in the address period emits light for display. The number of sustain pulses Psus applied during the sustain period is different in each subfield. For example, when the number of subfields is 8, 1: 2: 4: 8: 1.
The weighting is 6: 32: 64: 128. Here, by combining the light emission of the subfields arbitrarily,
256 levels of halftone display are possible.

【0007】最後に、消去期間では、サステインパルス
Psusによる放電より弱い放電を発生させ、サステイ
ン期間での放電により発生した画素間の壁電荷の不均一
性を取り除く。この後に、次のサブフィールドが印加さ
れることになる。
Finally, in the erase period, a discharge weaker than the discharge by the sustain pulse Psus is generated to eliminate the non-uniformity of the wall charges between the pixels generated by the discharge in the sustain period. After this, the next subfield will be applied.

【0008】[0008]

【発明が解決しようとする課題】従来のAC型PDPで
は、サステインパルスPsusによる放電の発光効率が
低いため、CRTと比較して画面輝度は低く、また消費
電力は多いことが課題とされてきた。また、セットアッ
プ期間とアドレス期間は発光に寄与しない期間であるに
もかかわらず、1フィールドの半分以上を占めている。
このため、限られた時間内で画面輝度を上昇させるの
に、サステインパルスPsus周期は高周波数となって
いる。さらに、今後需要が増加する高精細パネルでは、
画素を隔てる障壁6部分の画面に占める割合が増加す
る。この障壁6は発光に寄与しないため、更なる画面輝
度の低下が予想される。
In the conventional AC type PDP, since the luminous efficiency of the discharge by the sustain pulse Psus is low, the screen brightness is lower and the power consumption is higher than that of the CRT. . Further, although the setup period and the address period do not contribute to light emission, they occupy more than half of one field.
Therefore, the sustain pulse Psus cycle has a high frequency in order to increase the screen brightness within a limited time. Furthermore, for high-definition panels, for which demand will increase in the future,
The ratio of the part of the barrier 6 separating the pixels to the screen increases. Since the barrier 6 does not contribute to light emission, further reduction in screen brightness is expected.

【0009】上記のようなPDPにおける発光効率の向
上に対する対策として各種の提案がなされており、特開
平9−68944号公報では、サステイン期間におい
て、サステインパルスPsusの印加を休止する期間を
約1μsec設け、この間にアドレス電極7にパルスを
印加し、前面ガラス基板1上のどちらか一方の電極と放
電を発生させる方法である。しかし、この方法では、P
DPの画面輝度は向上するが、サステイン放電回数が増
加するため、消費電力も増加するという課題を有してい
た。
Various proposals have been made as measures for improving the luminous efficiency of the PDP as described above. In Japanese Patent Laid-Open No. 9-68944, a period for suspending the application of the sustain pulse Psus is set to about 1 μsec in the sustain period. In this method, a pulse is applied to the address electrode 7 during this period to generate a discharge with one of the electrodes on the front glass substrate 1. However, with this method, P
Although the screen brightness of the DP is improved, the number of sustain discharges is increased, resulting in an increase in power consumption.

【0010】本発明は、サステインパルスPsusによ
る放電の発光効率を改善し、画面輝度を上昇させ、かつ
消費電力の増加の少ないPDPの構造とその駆動方法を
提供することを目的とする。
An object of the present invention is to provide a structure of a PDP and a driving method thereof, which improves the luminous efficiency of discharge by the sustain pulse Psus, raises the screen brightness, and consumes less power.

【0011】[0011]

【課題を解決するための手段】この課題を解決するため
に本発明は、前面ガラス基板上のサステイン電極とスキ
ャン電極によりサステイン放電が発生する際に、背面ガ
ラス基板上のアドレス電極にもサステインパルスPsu
sを印加し、前面ガラス基板上の電極のうちどちらか
方とサステイン放電を行うように構成したものである。
SUMMARY OF THE INVENTION The present invention in order to solve this problem, when more sustain discharge occurs in the sustain electrode and liked <br/> catcher down electrodes on the front glass substrate, the rear glass substrate Sustain pulse Psu for the address electrodes of
s is applied, and one of the electrodes on the front glass substrate is
It is configured to perform sustain discharge with the other party.

【0012】これにより、前面ガラス基板11付近で発
生していた放電の一部が、背面ガラス基板9付近からも
発生することになる。このため、背面ガラス基板9付近
に紫外線が移動し、背面ガラス基板9付近の蛍光体8か
らの発光が増え、PDPの画面輝度は上昇する。また、
消費電力については、アドレス電極7とスキャン電極2
が同時に放電するため、電極面積が増加し、放電電流密
度が低下することになり、発光効率が向上し、消費電力
は減少することになる。
As a result, a part of the discharge generated near the front glass substrate 11 is also generated near the rear glass substrate 9. Therefore, ultraviolet rays move to the vicinity of the rear glass substrate 9, the amount of light emitted from the phosphor 8 near the rear glass substrate 9 increases, and the screen brightness of the PDP increases. Also,
Regarding the power consumption, the address electrode 7 and the scan electrode 2
, The electrode area increases, the discharge current density decreases, the luminous efficiency improves, and the power consumption decreases.

【0013】[0013]

【発明の実施の形態】本発明の請求項1に記載の発明
は、前面ガラス基板にサステイン電極及びスキャン電極
が複数個互いに並列にかつ交互に配列され、背面ガラス
基板にアドレス電極が、前記サステイン電極及び前記
キャン電極に対して垂直に配列されているプラズマディ
スプレイパネルであって、前記サステイン電極と前記ス
キャン電極とにより発生する面放電と、前記サステイン
電極又は前記スキャン電極と前記アドレス電極とにより
発生する対向放電とを、同一放電セル内で同時に発生さ
せるプラズマディスプレイパネルとしたものであり、励
起される蛍光体面積が増加し、プラズマディスプレイパ
ネルの画面輝度が上昇し、さらに、サステイン放電にア
ドレス電極が追加されるために、電極面積が増加し、発
光効率が向上するという作用を有する。
The invention according to claim 1 of the embodiment of the present invention is, on the front glass substrate sustain electrodes and the scan electrodes are alternately arranged in the and in parallel plural mutually, the address electrodes on the back glass substrate, the sustain a plasma display panel to the electrode and the scan <br/> scanning electrodes are arranged vertically, the said sustain electrode scan
The surface discharge generated by the can electrode and the sustain
By the electrode or the scan electrode and the address electrode
This is a plasma display panel that simultaneously generates the opposed discharge that occurs in the same discharge cell, increases the phosphor area that is excited, increases the screen brightness of the plasma display panel, and further addresses the sustain discharge. Since the electrode is added, the area of the electrode is increased and the luminous efficiency is improved.

【0014】請求項2に記載の発明は、アドレス電極に
平行してサステイン補助電極を更に設け、サステイン電
極とスキャン電極とにより発生する面放電と、前記スキ
ャン電極と前記アドレス電極とにより発生する対向放電
と、前記サステイン電極と前記サステイン補助電極とに
より発生する対向放電とを、同一放電セル内で同時に発
生させる請求項1記載のプラズマディスプレイパネルと
したものであり、励起される蛍光体面積が増加し、プラ
ズマディスプレイパネルの画面輝度が上昇し、さらに、
サステイン放電にアドレス電極が追加されるために、電
極面積が増加し、発光効率が向上するという作用を有す
る。
According to the second aspect of the present invention, an address electrode is provided.
A sustain auxiliary electrode is also installed in parallel to
The surface discharge generated by the electrode and the scan electrode and the scan
Opposed discharge generated by the can electrode and the address electrode
And on the sustain electrode and the sustain auxiliary electrode
Counter discharge that is generated more simultaneously in the same discharge cell
A plasma display panel according to claim 1,
The area of the excited phosphor increases, the screen brightness of the plasma display panel increases, and
Since the address electrode is added to the sustain discharge, the electrode area is increased and the luminous efficiency is improved.

【0015】請求項3に記載の発明は、1フィールドを
セットアップ期間、アドレス期間、サステイン期間及び
消去期間により構成し、サステイン電極、スキャン電極
及びアドレス電極に所定の規則に従って駆動パルスを供
給することにより駆動する駆動方法であって前記サス
テイン期間では、同一放電セル内で、半周期毎に前記
ステイン電極及び前記スキャン電極の2つの電極に交
にサステインパルスを印加することで面放電を発生させ
ると同時に前記サステイン電極又はスキャン電極のサ
ステインパルスに同期したサステインパルスを前記アド
レス電極に印加することで対向放電を発生させるプラズ
マディスプレイパネルの駆動方法としたものであり、前
面ガラス基板付近のみの放電が背面ガラス基板付近にも
拡大し、励起される蛍光体面積が増加し、プラズマディ
スプレイパネルの画面輝度が上昇し、さらに、サステイ
ン放電にアドレス電極が追加されるために、電極面積が
増加し、発光効率が向上するという作用を有する。
According to a third aspect of the present invention, one field is configured by a setup period , an address period, a sustain period and an erase period, and a drive pulse is supplied to the sustain electrode, the scan electrode and the address electrode according to a predetermined rule. a driving method for driving, in the sustain <br/> Thein period, in the same discharge cell, the sub <br/> sustain electrode and Alternating sustain pulses to the two electrodes of the scan electrodes every half cycle To generate a surface discharge
That at the same time, and a driving method of the sustain electrodes or plasma <br/> Ma display panel for generating the opposite discharge sustain pulses synchronized with the sustain pulses of the scan electrodes by applying to said address <br/> less electrode Discharge only near the front glass substrate also spreads near the rear glass substrate, the area of excited phosphors increases, the screen brightness of the plasma display panel rises, and address electrodes are added to the sustain discharge. As a result, the area of the electrode is increased and the luminous efficiency is improved.

【0016】請求項4に記載の発明は、サステイン電
極、スキャン電極及びアドレス電極のほかに、前記アド
レス電極に平行にサステイン補助電極を更に設け、前記
アドレス電極には、前記サステイン電極に同期したサス
テインパルスを印加し、前記サステイン補助電極には、
前記スキャン電極に同期したサステインパルスを印加す
る請求項3記載のプラズマディスプレイパネルの駆動方
法であり、サステインパルスの1周期毎であった背面ガ
ラス基板付近での放電を、半周期毎に発生し、放電電極
の面積が増加するため、更なる発光効率の向上が可能と
なるという作用を有する。
[0016] The invention according to claim 4, in addition to the sustain electrodes, scan electrodes and address electrodes, parallel to further provide a sustain auxiliary electrode to the address <br/> less electrodes, wherein
The address electrode has a sustain synchronized with the sustain electrode.
A sustain pulse is applied to the sustain auxiliary electrode,
A sustain pulse synchronized with the scan electrodes is applied.
A method of driving a plasma display panel according to claim 3,
In this method, the discharge in the vicinity of the rear glass substrate, which is one cycle of the sustain pulse, is generated every half cycle, and the area of the discharge electrode is increased. Therefore, it is possible to further improve the luminous efficiency. Have.

【0017】請求項5に記載の発明は、電極上に蓄積し
た壁電荷を消去する消去パルスを、サステイン電極に同
期して、アドレス電極に印加する請求項3又は4記載の
プラズマディスプレイパネルの駆動方法としたものであ
り、アドレス電極上の壁電荷の均一性を保ち、次のサブ
フィールドでの誤放電を防止するという作用を有する。
請求項6に記載の発明は、電極上に蓄積した壁電荷を消
去する消去パルスを、サステイン電極及びアドレス電極
に同期して、サステイン補助電極に印加する請求項4又
は5記載のプラズマディスプレイパネルの駆動方法とし
たものであり、サステイン補助電極上の壁電荷の均一性
を保ち、次のサブフィールドでの誤放電を防止するとい
う作用を有する。
According to a fifth aspect of the present invention, the charge is accumulated on the electrode.
The erase pulse for erasing the wall charges
The voltage is applied to the address electrode in advance, according to claim 3 or 4.
It is a method of driving a plasma display panel.
Therefore, the wall charges on the address electrodes are kept uniform, and an erroneous discharge is prevented in the next subfield.
The invention according to claim 6 eliminates wall charges accumulated on the electrodes.
The erase pulse to leave is applied to the sustain electrode and the address electrode.
The voltage is applied to the sustain auxiliary electrode in synchronism with the above.
Is the driving method of the plasma display panel described in 5.
And the uniformity of the wall charge on the sustain auxiliary electrode.
To prevent accidental discharge in the next subfield.
Has a function.

【0018】なお、アドレス電極に印加されるサステイ
ンパルスと、サステイン電極又はスキャン電極に印加さ
れるサステインパルスと、の印加タイミングの時間差が
1μsec以内であるプラズマディスプレイパネルの駆動
方法としてもよく、前面ガラス基板上のサステイン電極
とスキャン電極間の放電開始に遅れることなく、背面ガ
ラス基板上のアドレス電極とサステイン電極、若しくは
スキャン電極間の放電が開始するという作用を有する。
[0018] Incidentally, the sustain pulse applied to the address electrodes, may be der pulp plasma display panel driving method within the sustain pulse applied to the sustain electrode or scan electrode, the time difference between the application timing of 1 .mu.sec, It has the effect of starting the discharge between the address electrode and the sustain electrode or the scan electrode on the rear glass substrate without delaying the start of the discharge between the sustain electrode and the scan electrode on the front glass substrate.

【0019】なお、プラズマディスプレイの駆動方法に
おいて、アドレス電極に印加されるサステインパルスの
電圧は、サステイン電極もしくは、スキャン電極に印加
されるサステインパルス電圧とは、同一の値若しくは異
なる値に設定できるものとしてもよく、アドレス電極か
ら印加されるアドレスパルスとサステインパルスの印加
電圧が同一となり、新たな駆動用回路を必要としないと
いう作用を有する。
In the plasma display driving method, the voltage of the sustain pulse applied to the address electrode can be set to the same value or a different value from the sustain pulse voltage applied to the sustain electrode or the scan electrode. The voltage applied to the address pulse applied from the address electrode and the applied voltage to the sustain pulse are the same, and a new driving circuit is not required.

【0020】また、プラズマディスプレイパネルの駆動
方法において、アドレス電極に印加されるサステインパ
ルスは、サステイン電極もしくは、スキャン電極に印加
されるサステインパルス幅とは、同一の値若しくは異な
る値に設定できるものとしてもよく、アドレス電極から
のサステイン放電の強度を、アドレス電極に印加される
サステインパルス幅により調整できるという作用を有す
る。
Further, in the driving method of the plasma display panel, the sustain pulse applied to the address electrodes, sustain electrodes or the sustain pulse width is applied to the scan electrode and as those that can be set to the same value or different values At best, an effect that the intensity of sustain discharge from the address electrode can be adjusted by the sustain pulse width is applied to the address electrodes.

【0021】以下、本発明の実施の形態について、図を
用いて説明する。 (実施の形態1)本発明の基本的な技術思想は、3電極
面放電型ACPDPにおいて、前面ガラス基板1のサス
テイン電極3とスキャン及びサステイン電極3間で発生
するサステイン放電に対して、背面ガラス基板9上のア
ドレス電極7にもサステインパルスPsusを印加し
て、前面ガラス基板1付近の放電と前面ガラス基板1と
背面ガラス基板9間の放電を同時に発生させるものであ
る。
Embodiments of the present invention will be described below with reference to the drawings. (Embodiment 1) The basic technical idea of the present invention is that in a three-electrode surface discharge type ACPDP, a rear glass is formed against the sustain electrode 3 of the front glass substrate 1 and the sustain discharge generated between the scan and sustain electrodes 3. The sustain pulse Psus is also applied to the address electrodes 7 on the substrate 9 to simultaneously generate the discharge near the front glass substrate 1 and the discharge between the front glass substrate 1 and the rear glass substrate 9.

【0022】さらに詳しく説明すると、PDPにおいて
発光効率を向上させるには、セル全体の蛍光体8を均一
に発光させる方法が考えられる。
More specifically, in order to improve the luminous efficiency of the PDP, a method of uniformly emitting the phosphor 8 of the entire cell can be considered.

【0023】ここで、図1(a)(b)に3電極面放電
型ACPDPにおけるサステイン放電の経路を示す。こ
のように、サステイン放電が発生しているのは、前面ガ
ラス基板1付近であり、紫外線の発生量分布も、前面ガ
ラス基板1付近が多いと考えられる。このため、3電極
面放電型ACPDPでの発光は、前面ガラス基板1に近
い、障壁6部分の発光が最も強いことになる。
Here, FIGS. 1A and 1B show the paths of sustain discharge in the three-electrode surface discharge type ACEDP. As described above, the sustain discharge is generated in the vicinity of the front glass substrate 1, and it is considered that the distribution of the generation amount of ultraviolet rays is also large in the vicinity of the front glass substrate 1. Therefore, in the light emission of the three-electrode surface discharge type ACPDP, the light emission of the barrier 6 portion near the front glass substrate 1 is the strongest.

【0024】そこで、図1(c)(d)に、本発明での
放電経路を示す。このように、この前面ガラス基板1付
近の放電の一部を背面ガラス基板9付近に移動させるこ
とで、紫外線が比較的少ないと考えられる背面ガラス基
板9付近の蛍光体8にも、図1(a)(b)に示した従
来の方法よりも、多くの紫外線が到達し、励起及び発光
が増加する。ただし、蛍光体8の近傍で強い放電が発生
すると、蛍光体8自身が劣化するため、強い放電は前面
ガラス基板1付近で発生させ、その一部を移動させ、前
面ガラス基板1と背面ガラス基板9間では弱い放電を発
生させる。
Therefore, FIGS. 1 (c) and 1 (d) show the discharge path in the present invention. As described above, by moving a part of the discharge near the front glass substrate 1 to the vicinity of the rear glass substrate 9, the phosphor 8 near the rear glass substrate 9, which is considered to have a relatively small amount of ultraviolet rays, can be applied to FIG. More ultraviolet light arrives than in the conventional method shown in a) and (b), and excitation and emission increase. However, when a strong discharge is generated in the vicinity of the phosphor 8, the phosphor 8 itself deteriorates. Therefore, a strong discharge is generated in the vicinity of the front glass substrate 1 and a part thereof is moved to move the front glass substrate 1 and the rear glass substrate. A weak discharge is generated between 9 points.

【0025】また、放電電流密度の低下によってもPD
Pの発光効率は向上する。本発明では、従来の前面ガラ
ス基板1付近のサステイン放電に加えて、前面ガラス基
板1と背面ガラス基板9間でのサステイン放電が追加さ
れている。このため、サステイン放電に寄与する電極面
積が増加し、放電電流密度が低下するため、発光効率が
向上する考えられる。ただし、単なる放電電流密度の低
下は、発光輝度の低下を招くが、背面ガラス基板9付近
の発光が増加していると考えられるため、発光輝度の上
昇が可能となる。
In addition, the PD may also decrease due to a decrease in the discharge current density.
The luminous efficiency of P is improved. In the present invention, in addition to the conventional sustain discharge near the front glass substrate 1, a sustain discharge between the front glass substrate 1 and the rear glass substrate 9 is added. Therefore, it is considered that the area of electrodes contributing to the sustain discharge increases and the discharge current density decreases, so that the luminous efficiency improves. However, although a simple decrease in the discharge current density causes a decrease in light emission brightness, it is considered that light emission in the vicinity of the rear glass substrate 9 is increased, so that the light emission brightness can be increased.

【0026】以下に本発明のPDP装置について詳細に
説明する。図2は、本発明によるPDP装置の構成を示
すブロック図であり、PDP100、アドレス電極用ド
ライバ101、スキャン電極用ドライバ102、サステ
イン電極用ドライバ103、放電制御タイミング発生回
路部104、A/Dコンバータ(アナログ・ディジタル
変換器)107、メモリ部106、サブフィールド処理
部105及び同期信号分離処理部108から構成され
る。
The PDP device of the present invention will be described in detail below. FIG. 2 is a block diagram showing a configuration of a PDP device according to the present invention, which includes a PDP 100, an address electrode driver 101, a scan electrode driver 102, a sustain electrode driver 103, a discharge control timing generation circuit section 104, and an A / D converter. (Analog / digital converter) 107, memory section 106, subfield processing section 105, and sync signal separation processing section 108.

【0027】ビデオ信号109は、A/Dコンバータ1
07でアナログ信号をディジタル信号に変換し、1フィ
ールド分の映像データをメモリ部106に蓄積し、サブ
フィールド処理部105で複数のサブフィールドに適応
した映像データに分離され、アドレス電極7用ドライバ
に1水平ラインごとのデータとして出力される。また、
放電制御タイミング発生部から、サブフィールド数と水
平及び垂直同期信号を基準とした放電制御タイミング信
号を、サステイン電極用ドライバ103、スキャン電極
用ドライバ102及びアドレス電極用ドライバ101に
出力する。
The video signal 109 is the A / D converter 1
At 07, the analog signal is converted into a digital signal, video data for one field is stored in the memory section 106, and the subfield processing section 105 separates the video data into video data adapted to a plurality of subfields, and the address field driver 7 is driven. It is output as data for each horizontal line. Also,
The discharge control timing generation unit outputs a discharge control timing signal based on the number of subfields and horizontal and vertical synchronization signals to the sustain electrode driver 103, the scan electrode driver 102, and the address electrode driver 101.

【0028】上記のように構成されたPDP装置につい
て、詳細に説明する。同期信号分離処理部108からA
/Dコンバータ107、メモリ部106、サブフィール
ド処理部105及び放電制御タイミング発生回路部10
4には水平同期信号及び垂直同期信号が与えられる。ビ
デオ信号109がA/Dコンバータ107には入力され
る。A/Dコンバータ107は、ビデオ信号109を例
えば8Bit・256階調のディジタルデータに変換
し、その画像データをメモリ部106に出力する。メモ
リ部106は、1フィールド分の8Bit・256階調
のディジタルデータを蓄え、サブフィールド処理部10
5に各Bit毎のデータを出力する。
The PDP device configured as described above will be described in detail. From the synchronization signal separation processing unit 108 to A
/ D converter 107, memory unit 106, subfield processing unit 105, and discharge control timing generation circuit unit 10
A horizontal synchronizing signal and a vertical synchronizing signal are given to 4. The video signal 109 is input to the A / D converter 107. The A / D converter 107 converts the video signal 109 into, for example, 8-bit / 256-gradation digital data, and outputs the image data to the memory unit 106. The memory unit 106 stores digital data of 8 fields and 256 gradations for one field, and the subfield processing unit 10
The data for each Bit is output to 5.

【0029】サブフィールド処理部105は、各フィー
ルド毎のディジタルデータをサブフィールド数に対応し
たサブフィールド毎のディジタルデータに変換する。例
えば、8サブフィールドであれば、各ビット毎のデータ
を、そのまま各サブフィールド毎のデータするが、サブ
フィールド数が12であった場合には、上位ビットにお
いて、1ビットに対するサブフィールドが複数となる。
さらに、表示発光するサブフィールドが時間的に連続す
るように、サブフィールドを選択する。このように、選
択された各サブフィールド毎の各画素データを、アドレ
ス電極用ドライバ101に1水平ライン毎のデータとし
て出力する。また、サブフィールド数の情報を、放電制
御タイミング発生回路部104に出力する。
The subfield processing section 105 converts the digital data for each field into digital data for each subfield corresponding to the number of subfields. For example, in the case of 8 subfields, the data for each bit is directly processed for each subfield. However, when the number of subfields is 12, there are a plurality of subfields for 1 bit in the upper bits. Become.
Further, the sub-fields are selected so that the display-emitting sub-fields are temporally continuous. In this way, each pixel data for each selected sub-field is output to the address electrode driver 101 as data for each horizontal line. Further, the information on the number of subfields is output to the discharge control timing generation circuit section 104.

【0030】放電制御タイミング発生回路部104は、
同期信号分離処理部108からの水平同期信号及び垂直
同期信号とサブフィールド処理部105からのサブフィ
ールド数の情報を基準として、放電制御タイミング信号
を発生し、それぞれスキャン電極用ドライバ102、サ
ステイン電極用ドライバ103および、アドレス電極用
ドライバ101にそれぞれ与える。
The discharge control timing generation circuit section 104
A discharge control timing signal is generated based on the horizontal sync signal and the vertical sync signal from the sync signal separation processing unit 108 and the information of the number of subfields from the subfield processing unit 105, and the scan electrode driver 102 and the sustain electrode are generated respectively. It is given to the driver 103 and the address electrode driver 101, respectively.

【0031】図3は、図2に示したPDP装置の主とし
てPDP駆動回路部の構成を示すブロック図である。図
3に示すように、PDPは複数のアドレス電極7、複数
のスキャン電極2及び複数のサステイン電極3を含む構
成となる。
FIG. 3 is a block diagram mainly showing the configuration of the PDP drive circuit section of the PDP apparatus shown in FIG. As shown in FIG. 3, the PDP has a configuration including a plurality of address electrodes 7, a plurality of scan electrodes 2 and a plurality of sustain electrodes 3.

【0032】複数のアドレス電極7は、画面の垂直方向
に配置され、複数のスキャン電極2およびサステイン電
極3は画面の水平方向に配置されている。アドレス電極
7、スキャン電極2及びサステイン電極3の交点に放電
セルが形成され、R,G,B3色の放電セルで1画素を
構成している。
The plurality of address electrodes 7 are arranged in the vertical direction of the screen, and the plurality of scan electrodes 2 and the sustain electrodes 3 are arranged in the horizontal direction of the screen. Discharge cells are formed at the intersections of the address electrodes 7, the scan electrodes 2 and the sustain electrodes 3, and one pixel is composed of discharge cells of three colors of R, G and B.

【0033】また、アドレス電極用ドライバ101は、
アドレスドライバ200、サステインドライバ201及
び消去ドライバ203が含まれる。このアドレスドライ
バ200は、図2のサブフィールド処理部105から各
サブフィールド毎に与えられる1水平ライン毎のパラレ
ルデータに基づいて、複数のアドレスドライバ200を
駆動する。また、サステイン期間及び消去期間では、サ
ステイン電極用ドライバ103と同期したサステインパ
ルスPsusおよび消去パルスPeraが出力される。
Further, the address electrode driver 101 is
An address driver 200, a sustain driver 201 and an erase driver 203 are included. The address driver 200 drives the plurality of address drivers 200 based on the parallel data for each horizontal line provided from the subfield processing unit 105 of FIG. 2 for each subfield. In the sustain period and the erase period, the sustain pulse Psus and the erase pulse Pera synchronized with the sustain electrode driver 103 are output.

【0034】スキャン電極用ドライバ102は、スキャ
ンドライバ202及びサステインドライバ201を含む
構成となる。スキャンドライバ202は、図2の放電制
御タイミング発生回路部104から与えられる放電制御
タイミング信号を、垂直スキャン方向にシフトした複数
のスキャンパルスPscnにより複数のスキャン電極2
を順次駆動する。また、セットアップ期間では、複数の
スキャン電極2に一斉にセットアップパルスPsetを
出力する。また、サステイン期間では、サステイン電極
用ドライバ103と同期したサステインパルスPsus
が複数のスキャン電極2に一斉に出力される。
The scan electrode driver 102 includes a scan driver 202 and a sustain driver 201. The scan driver 202 uses the plurality of scan pulses Pscn obtained by shifting the discharge control timing signal supplied from the discharge control timing generation circuit section 104 of FIG.
Are sequentially driven. In the setup period, setup pulses Pset are simultaneously output to the plurality of scan electrodes 2. Further, in the sustain period, the sustain pulse Psus synchronized with the sustain electrode driver 103.
Are simultaneously output to the plurality of scan electrodes 2.

【0035】サステイン電極用ドライバ103は、サス
テインドライバ201及び消去ドライバ203から構成
される。各ドライバには、図2の放電制御タイミング発
生部104から与えられる放電制御タイミング信号によ
り、複数のサステイン電極3が同時に駆動される。
The sustain electrode driver 103 comprises a sustain driver 201 and an erase driver 203. A plurality of sustain electrodes 3 are simultaneously driven by the discharge control timing signal supplied from the discharge control timing generator 104 of FIG. 2 to each driver.

【0036】図4に本発明に用いた各電極の印加パルス
のタイミングチャートを示す。PDP装置では、1フィ
ールド期間(約16.7msec)が複数のサブフィー
ルドと呼ばれる期間に分離されており、図4には、1サ
ブフィールド分の印加パルス波形を示す。印加パルス
は、セットアップ期間、アドレス期間、サステイン期間
及び消去期間の4段階に分割されている。
FIG. 4 shows a timing chart of the pulse applied to each electrode used in the present invention. In the PDP device, one field period (about 16.7 msec) is divided into a plurality of periods called subfields, and FIG. 4 shows an applied pulse waveform for one subfield. The applied pulse is divided into four stages of a setup period, an address period, a sustain period and an erase period.

【0037】まず、第1段階としてセットアップ期間が
ある。この期間は、第2段階のアドレス期間に発生する
アドレス放電を発生しやすくするための期間であり、ス
キャン電極2に約400Vの電圧が印加される。このた
め、スキャン電極2上には負の電荷、サステイン電極3
上には正の電荷、アドレス電極7上には正の電荷が蓄積
することになる。ここで、蓄積する壁電荷は、第3段階
のサステイン期間に印加されるサステインパルスPsu
sの電圧のみでは、放電することはない。
First, there is a setup period as the first stage. This period is a period for facilitating the occurrence of address discharge that occurs in the second-stage address period, and a voltage of about 400 V is applied to the scan electrode 2. Therefore, negative charges are applied to the scan electrodes 2 and the sustain electrodes 3
Positive charges are accumulated on the upper side, and positive charges are accumulated on the address electrode 7. Here, the accumulated wall charges are the sustain pulse Psu applied in the sustain period of the third stage.
No discharge occurs with only the voltage of s.

【0038】第2段階は、アドレス期間である。この期
間は、第3段階のサステイン期間で、表示発光するセル
を選択するための期間となる。第1期間のセットアップ
期間で蓄積した壁電荷を利用して放電を発生させてい
る。アドレス電極7には、約80V、スキャン電極2は
0V、サステイン電極3は約200Vの電圧を印加す
る。これによりアドレス電極7とスキャン電極2間で放
電を発生する。このため、スキャン電極2上に正の電
荷、アドレス電極7上には負の電荷、サステイン電極3
上には負の電荷が蓄積することになる。ここで、スキャ
ン電極2とサステイン電極3には、セットアップ期間で
蓄積した壁電荷よりも、多くの壁電荷が蓄積しているこ
とになる。
The second stage is the address period. This period is a sustain period of the third stage and is a period for selecting a cell that emits light for display. Discharge is generated using the wall charges accumulated in the setup period of the first period. A voltage of about 80V, a voltage of 0V to the scan electrode 2, and a voltage of about 200V to the sustain electrode 3 are applied to the address electrode 7. As a result, a discharge is generated between the address electrode 7 and the scan electrode 2. Therefore, positive charges are formed on the scan electrodes 2, negative charges are formed on the address electrodes 7, and the sustain electrodes 3 are formed.
Negative charges will accumulate on the top. Here, more wall charges are accumulated on the scan electrodes 2 and the sustain electrodes 3 than the wall charges accumulated during the setup period.

【0039】次の第3段階では、第2段階で蓄積された
壁電荷を利用して、サステイン放電が開始する。サステ
インパルスPsusは、スキャン電極2から開始する。
このため、スキャン電極2上には正の電荷、サステイン
電極3上には負の電荷、アドレス電極7上には負の電荷
が必要となる。これらの電荷は、第2段階でアドレス放
電が発生したセルに蓄積されていることになる。最初の
サステインパルスPsusはスキャン電極2のみなの
で、従来と同様にサステイン電極3とスキャン電極2間
の放電となる。しかし、次のサステインパルスPsus
は、アドレス電極7とサステイン電極3から印加される
ため、サステイン電極3とスキャン電極2間の放電と、
アドレス電極7とサステイン電極3間の放電が発生す
る。これにより、放電がセル全体に広がることになり、
背面ガラス基板9付近の蛍光体8も、従来以上に紫外線
に励起されることになる。
In the next third stage, the sustain discharge is started using the wall charges accumulated in the second stage. The sustain pulse Psus starts from the scan electrode 2.
Therefore, positive charges are required on the scan electrodes 2, negative charges are required on the sustain electrodes 3, and negative charges are required on the address electrodes 7. These charges are stored in the cell where the address discharge is generated in the second stage. Since the first sustain pulse Psus is only the scan electrode 2, the discharge is generated between the sustain electrode 3 and the scan electrode 2 as in the conventional case. However, the next sustain pulse Psus
Is applied from the address electrode 7 and the sustain electrode 3, so that the discharge between the sustain electrode 3 and the scan electrode 2,
A discharge is generated between the address electrode 7 and the sustain electrode 3. This causes the discharge to spread throughout the cell,
The phosphor 8 near the rear glass substrate 9 is also excited by ultraviolet rays more than ever before.

【0040】次のサステインパルスは、スキャン電極の
みに印加される。従来の駆動方法では、アドレス電極に
はサステインパルスが印加されていないために、アドレ
ス電極からの放電は存在しなかった。しかし、サステイ
ン電極に同期したサステインパルスをアドレス電極に印
加した場合には、スキャン電極のみのサステインパルス
の放電でも、アドレス電極への放電は発生する。
The next sustain pulse is applied only to the scan electrodes. In the conventional driving method, since the sustain pulse is not applied to the address electrode, there is no discharge from the address electrode. However, when the sustain pulse synchronized with the sustain electrode is applied to the address electrode, even if the sustain pulse is discharged only to the scan electrode, the discharge to the address electrode is generated.

【0041】また、放電個所が増加することで、各電極
の放電電流密度も低下し、発光効率向上に寄与している
と考えられる。一度アドレス電極7からもサステイン放
電が開始されると、スキャン電極2からの放電電流もア
ドレス電極7に流れるため、スキャン電極2からの放電
に関しても、セル全体に広がることになり、紫外線に励
起される蛍光体8が増加し、各電極の放電電流密度は低
下する。
Further, it is considered that the discharge current density of each electrode is lowered due to the increase of the discharge points, which contributes to the improvement of the luminous efficiency. Once the sustain discharge is also started from the address electrode 7, the discharge current from the scan electrode 2 also flows to the address electrode 7, so that the discharge from the scan electrode 2 also spreads throughout the cell and is excited by ultraviolet rays. The fluorescent substance 8 increases, and the discharge current density of each electrode decreases.

【0042】ここで、アドレス放電が発生していないセ
ルの各電極上の電荷蓄積状態は、第1段階のセットアッ
プ期間と同一であるため、サステイン電極3上には正の
電荷、スキャン電極2上には負の電荷、アドレス電極7
上には正の電荷が蓄積されている。さらに、サステイン
電極3とスキャン電極2上の電荷の蓄積量では、第3段
階のサステインパルスPsusの印加電圧では、サステ
イン放電が開始することはない。
Here, since the charge accumulation state on each electrode of the cell in which the address discharge is not generated is the same as that in the setup period of the first stage, a positive charge is generated on the sustain electrode 3 and a scan electrode 2 is formed. Has a negative charge, address electrode 7
Positive charges are accumulated on the top. Further, with respect to the charge accumulation amount on the sustain electrode 3 and the scan electrode 2, the sustain discharge does not start at the applied voltage of the sustain pulse Psus at the third stage.

【0043】さらに、アドレス電極に印加されるサステ
インパルスの印加タイミングについて説明する。図5に
アドレス電極とサステイン電極に印加されるサステイン
パルスおよび放電電流を示す。図5(a)は印加タイミ
ングが一致している場合を示し、図5(b)はアドレス
電極に印加されるサステインパルスが1μsec以上の
先行をしている場合を示し、図5(c)はアドレス電極
に印加されるサステインパルスが1μsec以上の遅延
となっている場合を示している。
Further, the application timing of the sustain pulse applied to the address electrode will be described. FIG. 5 shows a sustain pulse and a discharge current applied to the address electrode and the sustain electrode. FIG. 5A shows a case where the application timings match, FIG. 5B shows a case where the sustain pulse applied to the address electrode precedes by 1 μsec or more, and FIG. The case where the sustain pulse applied to the address electrode is delayed by 1 μsec or more is shown.

【0044】図5(a)のサステインパルスの印加タイ
ミングが一致している場合は、アドレス電極及びサステ
イン電極から放電電流が十分に流れ、画面輝度は上昇
し、発光効率も向上する。これに対して、図5(b)及
び図5(c)におけるサステインパルスの印加タイミン
グでの放電では、サステイン電極のサステインパルスの
印加開始からの時間差が大きくなるにつれて、アドレス
電極からの放電電流は減少し、画面輝度および発光効率
は、前面ガラス基板上のサステイン電極とスキャン電極
間の面放電時と同程度になる。このため、アドレス電極
に印加するサステインパルスは、画面輝度及び発光効率
が最大になるように、1μsec以内に調整する必要が
ある。
When the application timings of the sustain pulse shown in FIG. 5A are coincident with each other, sufficient discharge current flows from the address electrode and the sustain electrode, the screen brightness is increased, and the light emission efficiency is also improved. On the other hand, in the discharge at the application timing of the sustain pulse in FIGS. 5B and 5C, the discharge current from the address electrode is increased as the time difference from the start of applying the sustain pulse to the sustain electrode increases. As a result, the screen brightness and the luminous efficiency are comparable to those of the surface discharge between the sustain electrode and the scan electrode on the front glass substrate. Therefore, it is necessary to adjust the sustain pulse applied to the address electrode within 1 μsec so that the screen brightness and the luminous efficiency are maximized.

【0045】最後の第4段階は消去期間となる。この期
間は、サステイン放電が発生したセルと放電のないセル
の壁電荷の状態を均一にする期間となる。スキャン電極
2は0Vであり、アドレス電極7とサステイン電極3に
は立ち上がりの緩やかなパルスが印加されている。これ
により、全セル内の壁電荷は中和される。
The final fourth stage is the erasing period. This period is a period in which the states of the wall charges of the cells in which the sustain discharge has occurred and the cells in which no discharge has occurred are made uniform. The scan electrode 2 has a voltage of 0 V, and the address electrode 7 and the sustain electrode 3 are applied with a pulse having a gentle rising edge. As a result, the wall charges in all cells are neutralized.

【0046】以上のように、前面ガラス基板上の面放電
と、前面ガラス基板と背面ガラス基板間の対向放電とを
同時に発生させることにより、励起される蛍光体面積が
増加し、プラズマディスプレイパネルの画面輝度が上昇
し、さらに、サステイン放電にアドレス電極が追加され
るために、電極面積が増加し、発光効率が向上するとい
う効果を得ることができる。
As described above, by simultaneously generating the surface discharge on the front glass substrate and the opposed discharge between the front glass substrate and the rear glass substrate, the excited phosphor area is increased, and the plasma display panel of the plasma display panel is increased. Since the screen brightness is increased and the address electrode is added to the sustain discharge, the electrode area is increased and the luminous efficiency is improved.

【0047】(実施の形態2)本発明の基本的な技術思
想は、4本の電極によりサステイン放電を発生させ、前
面ガラス基板1上の放電と前面ガラス基板1と背面ガラ
ス基板9間の放電を、セル内に偏りなく発生させるもの
である。
(Embodiment 2) The basic technical idea of the present invention is to generate sustain discharge by four electrodes, discharge on front glass substrate 1 and discharge between front glass substrate 1 and rear glass substrate 9. Are generated evenly in the cell.

【0048】図6に4電極によるACPDPの斜視図を
示す。これは、図1に示した3電極面放電型ACPDP
の背面ガラス基板9上のアドレス電極7に平行にサステ
イン放電を補助するサステイン放電補助電極10を配置
し、前面ガラス基板1上のサステイン電極3とスキャン
電極2間で発生するサステイン放電に加え、背面ガラス
基板9上のアドレス電極7とサステイン放電補助電極1
0にもサステインパルスPsusを印加して、前面ガラ
ス基板1付近の放電と前面ガラス基板1と背面ガラス基
板9間の放電を同時に発生させるものである。
FIG. 6 shows a perspective view of an ACPDP having four electrodes. This is a three-electrode surface discharge type ACEDP shown in FIG.
A sustain discharge auxiliary electrode 10 for assisting the sustain discharge is arranged in parallel with the address electrode 7 on the rear glass substrate 9 of the above, and in addition to the sustain discharge generated between the sustain electrode 3 on the front glass substrate 1 and the scan electrode 2, Address electrode 7 and sustain discharge auxiliary electrode 1 on glass substrate 9
The sustain pulse Psus is also applied to 0 to simultaneously generate a discharge near the front glass substrate 1 and a discharge between the front glass substrate 1 and the rear glass substrate 9.

【0049】さらに詳しく説明すると、図1(c)
(d)に示したように、実施の形態1では、アドレス電
極7に印加されるサステインパルスPsusは、サステ
イン電極3に同期したパルスであるため、スキャン電極
2にも、同期したサステインパルスを印加する電極を設
ければ、さらなる、画面輝度の上昇及び発光効率の向上
が得られる。このため、図7に示すように、サステイン
放電補助電極10には、スキャン電極2に印加されるサ
ステインパルスPsusに同期したパルスを印加し、背
面ガラス基板9からも放電させる。
More specifically, FIG. 1 (c)
As shown in (d), in the first embodiment, since the sustain pulse Psus applied to the address electrode 7 is a pulse synchronized with the sustain electrode 3, the synchronized sustain pulse is also applied to the scan electrode 2. If the electrodes are provided, the screen brightness and the light emission efficiency can be further improved. Therefore, as shown in FIG. 7, a pulse synchronized with the sustain pulse Psus applied to the scan electrode 2 is applied to the sustain discharge auxiliary electrode 10 so that the rear glass substrate 9 is also discharged.

【0050】これにより、スキャン電極2からの放電で
発生する紫外線も、実施の形態1の場合よりも、均等に
セル全体に行き届き、また、放電電流密度も低下するた
め、更なる、発光効率の向上が可能となる。
As a result, the ultraviolet rays generated by the discharge from the scan electrode 2 reach the entire cell more uniformly than in the case of the first embodiment, and the discharge current density is also reduced, so that the light emission efficiency is further improved. It is possible to improve.

【0051】図8は、本発明の実施の形態2によるPD
P装置の構成を示すブロック図である。本実施例のPD
P装置では、実施形態1のPDP装置の構成において、
PDPの垂直方向に電極を配置し、この電極用ドライバ
をパネルの下部に配置した。なお、このサステイン放電
補助電極用ドライバ110は、アドレス電極用ドライバ
101内に組み込むことも可能である。
FIG. 8 shows a PD according to the second embodiment of the present invention.
It is a block diagram which shows the structure of P apparatus. PD of this embodiment
In the P device, in the configuration of the PDP device of the first embodiment,
Electrodes were arranged in the vertical direction of the PDP, and this electrode driver was arranged at the bottom of the panel. The sustain discharge auxiliary electrode driver 110 can be incorporated in the address electrode driver 101.

【0052】図8に示したPDP装置の構成は、PD
P、サステイン放電補助電極用ドライバ110、アドレ
ス電極用ドライバ101、スキャン電極用ドライバ10
2、サステイン電極用ドライバ103、放電制御タイミ
ング発生回路部104、A/Dコンバータ(アナログ・
ディジタル変換器)107、メモリ部106、サブフィ
ールド処理部105及び同期信号分離処理部108を含
む。
The configuration of the PDP device shown in FIG.
P, sustain discharge auxiliary electrode driver 110, address electrode driver 101, scan electrode driver 10
2, the sustain electrode driver 103, the discharge control timing generation circuit section 104, the A / D converter (analog
Digital converter) 107, a memory unit 106, a subfield processing unit 105, and a sync signal separation processing unit 108.

【0053】ビデオ信号109は、A/Dコンバータ1
07でアナログ信号をディジタル信号に変換し、1フィ
ールド分の映像データをメモリ部106に蓄積し、サブ
フィールド処理部105で複数のサブフィールドに適応
した映像データに分離され、アドレス電極用ドライバ1
01に1水平ラインごとのデータとして出力される。ま
た、放電制御タイミング発生回路部104から、サブフ
ィールド数と水平及び垂直同期信号を基準とした放電制
御タイミング信号を、サステイン電極用ドライバ10
3、スキャン電極用ドライバ102、アドレス電極用ド
ライバ101およびサステイン放電補助電極用ドライバ
110に出力する。
The video signal 109 is the A / D converter 1
At 07, an analog signal is converted into a digital signal, video data for one field is stored in the memory section 106, and the subfield processing section 105 separates the video data into video data adapted to a plurality of subfields.
01 is output as data for each horizontal line. Further, a discharge control timing signal based on the number of subfields and horizontal and vertical synchronization signals is supplied from the discharge control timing generation circuit section 104 to the sustain electrode driver 10.
3, the scan electrode driver 102, the address electrode driver 101, and the sustain discharge auxiliary electrode driver 110.

【0054】上記のように構成されたPDP装置につい
て、詳細に説明する。同期信号分離処理部108からA
/Dコンバータ107、メモリ部106、サブフィール
ド処理部105及び放電制御タイミング発生回路部10
4には水平同期信号及び垂直同期信号が与えられる。
The PDP device configured as described above will be described in detail. From the synchronization signal separation processing unit 108 to A
/ D converter 107, memory unit 106, subfield processing unit 105, and discharge control timing generation circuit unit 10
A horizontal synchronizing signal and a vertical synchronizing signal are given to 4.

【0055】ビデオ信号109がA/Dコンバータ10
7には入力される。A/Dコンバータ107は、ビデオ
信号109を例えば8Bit・256階調のディジタル
データに変換し、その画像データをメモリ部106に出
力する。メモリ部106は、1フィールド分の8Bit
・256階調のディジタルデータを蓄え、サブフィール
ド処理部105に各Bit毎のデータを出力する。
The video signal 109 is the A / D converter 10
It is input to 7. The A / D converter 107 converts the video signal 109 into, for example, 8-bit / 256-gradation digital data, and outputs the image data to the memory unit 106. The memory unit 106 has 8 bits for one field.
The digital data of 256 gradations is stored and the data for each Bit is output to the subfield processing unit 105.

【0056】サブフィールド処理部105は、各フィー
ルド毎のディジタルデータをサブフィールド数に対応し
たサブフィールド毎のディジタルデータに変換する。例
えば、8サブフィールドであれば、各ビット毎のデータ
を、そのまま各サブフィールド毎のデータするが、サブ
フィールド数が12であった場合には、1ビットに対す
るサブフィールドが複数となる。表示発光するサブフィ
ールドが時間的に連続するように、サブフィールドを選
択する。このように、選択された各サブフィールド毎の
各画素データを、アドレス電極用ドライバ101に1水
平ライン毎のデータとして出力する。また、サブフィー
ルド数の情報を、放電制御タイミング発生回路部104
に出力する。
The subfield processing section 105 converts the digital data for each field into digital data for each subfield corresponding to the number of subfields. For example, in the case of 8 subfields, the data in each bit is directly processed in each subfield, but when the number of subfields is 12, there are a plurality of subfields for 1 bit. The sub-fields are selected so that the display-emitting sub-fields are temporally continuous. In this way, each pixel data for each selected sub-field is output to the address electrode driver 101 as data for each horizontal line. Further, information on the number of subfields is provided to the discharge control timing generation circuit section 104.
Output to.

【0057】放電制御タイミング発生回路部104は、
同期信号分離処理部108からの水平同期信号及び垂直
同期信号とサブフィールド処理部105からのサブフィ
ールド数の情報を基準として、放電制御タイミング信号
を発生し、それぞれスキャン電極用ドライバ102、サ
ステイン電極用ドライバ103および、アドレス電極用
ドライバ101に与える。
The discharge control timing generation circuit section 104
A discharge control timing signal is generated based on the horizontal sync signal and the vertical sync signal from the sync signal separation processing unit 108 and the information of the number of subfields from the subfield processing unit 105, and the scan electrode driver 102 and the sustain electrode are generated respectively. It is given to the driver 103 and the address electrode driver 101.

【0058】図9は、図8に示したPDP装置の、主と
してPDP駆動回路部の構成を示すブロック図である。
図9に示すように、PDPは複数のアドレス電極7、複
数のスキャン電極2、複数のサステイン電極3及び複数
のサステイン放電補助電極10を含む構成となる。複数
のアドレス電極7及び複数のサステイン補助電極10は
画面の垂直方向に配置され、複数のスキャン電極2およ
びサステイン電極3は画面の水平方向に配置されてい
る。アドレス電極7、サステイン放電補助電極10、ス
キャン電極2及びサステイン電極3の交点に放電セルが
形成され、R,G,B3色の放電セルで1画素を構成し
ている。
FIG. 9 is a block diagram mainly showing the configuration of the PDP drive circuit section of the PDP device shown in FIG.
As shown in FIG. 9, the PDP includes a plurality of address electrodes 7, a plurality of scan electrodes 2, a plurality of sustain electrodes 3 and a plurality of sustain discharge auxiliary electrodes 10. The plurality of address electrodes 7 and the plurality of sustain auxiliary electrodes 10 are arranged in the vertical direction of the screen, and the plurality of scan electrodes 2 and the sustain electrodes 3 are arranged in the horizontal direction of the screen. A discharge cell is formed at the intersection of the address electrode 7, the sustain discharge auxiliary electrode 10, the scan electrode 2, and the sustain electrode 3, and one pixel is composed of discharge cells of R, G, and B colors.

【0059】また、アドレス電極用ドライバ101は、
アドレスドライバ200、サステインドライバ201及
び消去ドライバ203が含まれる。このアドレスドライ
バ200は、図8のサブフィールド処理部105から各
サブフィールド毎に与えられる1水平ライン毎のパラレ
ルデータに基づいて、複数のアドレスドライバ200を
駆動する。また、サステイン期間及び消去期間では、サ
ステイン電極用ドライバ103と同期したサステインパ
ルスPsusおよび消去パルスPeraが出力される。
Further, the address electrode driver 101 is
An address driver 200, a sustain driver 201 and an erase driver 203 are included. The address driver 200 drives the plurality of address drivers 200 based on the parallel data for each horizontal line provided from the subfield processing unit 105 of FIG. 8 for each subfield. In the sustain period and the erase period, the sustain pulse Psus and the erase pulse Pera synchronized with the sustain electrode driver 103 are output.

【0060】サステイン放電補助電極用ドライバ110
には、サステインドライバ201及び消去ドライバ20
3が含まれる。サステイン期間では、スキャン電極用ド
ライバ102と同期したサステインパルスPsusが出
力される。また、消去期間では、アドレス電極7及びサ
ステイン電極3に同期した消去パルスPeraが出力さ
れる。
Sustain discharge auxiliary electrode driver 110
Include the sustain driver 201 and the erase driver 20.
3 is included. In the sustain period, the sustain pulse Psus synchronized with the scan electrode driver 102 is output. In the erase period, the erase pulse Pera synchronized with the address electrode 7 and the sustain electrode 3 is output.

【0061】スキャン電極用ドライバ102は、スキャ
ンドライバ202及びサステインドライバ201を含む
構成となる。スキャンドライバ202は、図8の放電制
御タイミング発生回路部104から与えられる放電制御
タイミング信号を、垂直スキャン方向にシフトした複数
のスキャンパルスPscnにより複数のスキャン電極2
を順に駆動する。また、セットアップ期間では、複数の
スキャン電極2に一斉にセットアップパルスPsetを
出力する。また、サステイン期間では、サステイン電極
用ドライバ103と同期したサステインパルスPsus
が複数のスキャン電極2に一斉に出力される。
The scan electrode driver 102 includes a scan driver 202 and a sustain driver 201. The scan driver 202 uses the plurality of scan pulses Pscn obtained by shifting the discharge control timing signal supplied from the discharge control timing generation circuit unit 104 of FIG.
Are driven in order. In the setup period, setup pulses Pset are simultaneously output to the plurality of scan electrodes 2. Further, in the sustain period, the sustain pulse Psus synchronized with the sustain electrode driver 103.
Are simultaneously output to the plurality of scan electrodes 2.

【0062】サステイン電極用ドライバ103は、サス
テインドライバ201及び消去ドライバ203から構成
される。各ドライバには、図8の放電制御タイミング発
生回路部104から与えられる放電制御タイミング信号
により、複数のサステイン電極3が同時に駆動される。
The sustain electrode driver 103 comprises a sustain driver 201 and an erase driver 203. A plurality of sustain electrodes 3 are simultaneously driven by the discharge control timing signal supplied from the discharge control timing generation circuit section 104 of FIG. 8 to each driver.

【0063】図10に実施の形態2に用いた各電極の印
加パルスのタイミングチャートを示す。実施の形態1の
印加パルスに、サステイン放電補助電極用印加パルスを
追加したものである。図10には1サブフィールド分の
印加パルス波形を示す。印加パルスはセットアップ期
間、アドレス期間、サステイン期間及び消去期間の4段
階に分割されている。
FIG. 10 shows a timing chart of the pulse applied to each electrode used in the second embodiment. The applied pulse for the sustain discharge auxiliary electrode is added to the applied pulse of the first embodiment. FIG. 10 shows an applied pulse waveform for one subfield. The applied pulse is divided into four stages of a setup period, an address period, a sustain period and an erase period.

【0064】ここでは、サステイン放電補助電極10に
印加されるパルスについて説明する。サステイン放電補
助電極10の役割は、サステイン期間中にスキャン電極
2と同期して、サステイン放電を行なうことである。こ
のため、印加されるパルスは、サステイン期間中にスキ
ャン電極2に印加されるパルスに同期したサステインパ
ルスPsusと、消去期間中にアドレス電極7とサステ
イン電極3に同期した消去パルスPeraである。
Here, the pulse applied to the sustain discharge auxiliary electrode 10 will be described. The role of the sustain discharge auxiliary electrode 10 is to perform sustain discharge in synchronization with the scan electrode 2 during the sustain period. Therefore, the applied pulses are the sustain pulse Psus synchronized with the pulse applied to the scan electrode 2 during the sustain period and the erase pulse Pera synchronized with the address electrode 7 and the sustain electrode 3 during the erase period.

【0065】ここで特に、サステイン期間での放電につ
いて、詳しく説明する。従来のACPDPでは、サステ
イン電極3とスキャン電極2間の放電であり、放電の中
心は表面ガラス基板付近であった。これに対して、実施
の形態1では、アドレス電極7にもサステイン電極3に
同期したサステインパルスPsusを印加し、サステイ
ン放電の一部を背面ガラス基板9付近にも発生させ、サ
ステイン電極3の放電電流密度を低下させ、さらに、放
電により発生する紫外線の一部を背面ガラス基板9付近
に移動させ、蛍光体8による発光を向上させた。
Here, in particular, the discharge during the sustain period will be described in detail. In the conventional ACPDP, the discharge is between the sustain electrode 3 and the scan electrode 2, and the center of the discharge is near the surface glass substrate. On the other hand, in the first embodiment, the sustain pulse Psus synchronized with the sustain electrode 3 is applied to the address electrode 7 so that a part of the sustain discharge is generated near the rear glass substrate 9 to discharge the sustain electrode 3. The current density was lowered, and part of the ultraviolet rays generated by the discharge was moved to the vicinity of the rear glass substrate 9 to improve the light emission by the phosphor 8.

【0066】ここで、更なる高輝度及び高効率化を得る
には、スキャン電極3に印加されるサステインパルスP
susと、同期したパルスを印加できる新たな電極が、
必要となる。そこで、実施の形態2では、背面ガラス基
板9上にアドレス電極7に平行なサステイン放電補助電
極10を新たに設け、スキャン電極2と同期したサステ
インパルスPsusを印加する。これにより、スキャン
電極2からのサステイン放電の一部が背面ガラス基板9
付近にも移動し、さらに、スキャン電極2とサステイン
放電補助電極10が同期して放電することにより放電電
流密度が低下し、発光効率が向上することになる。
Here, in order to obtain higher brightness and higher efficiency, the sustain pulse P applied to the scan electrode 3 is used.
sus and a new electrode that can apply synchronized pulse
Will be needed. Therefore, in the second embodiment, a sustain discharge auxiliary electrode 10 parallel to the address electrode 7 is newly provided on the rear glass substrate 9, and the sustain pulse Psus synchronized with the scan electrode 2 is applied. As a result, a part of the sustain discharge from the scan electrode 2 is generated by the rear glass substrate 9.
When the scan electrode 2 and the sustain discharge auxiliary electrode 10 are discharged in synchronization with each other, the discharge current density is lowered and the luminous efficiency is improved.

【0067】さらに、アドレス電極及びサステイン放電
補助電極に印加されるサステインパルスの印加タイミン
グについて、簡単に説明する。図11にサステイン放電
補助電極、スキャン電極、アドレス電極およびサステイ
ン電極に印加されるサステインパルスおよび放電電流を
示す。図11(a)は印加タイミングが一致している場
合を示し、図11(b)はアドレス電極に印加されるサ
ステインパルスが1μsec以上の先行をしている場合
を示し、図11(c)はアドレス電極に印加されるサス
テインパルスが1μsec以上の遅延となっている場合
を示している。
Further, the application timing of the sustain pulse applied to the address electrode and the sustain discharge auxiliary electrode will be briefly described. FIG. 11 shows a sustain pulse and a discharge current applied to the sustain discharge auxiliary electrode, the scan electrode, the address electrode and the sustain electrode. FIG. 11A shows the case where the application timings match, FIG. 11B shows the case where the sustain pulse applied to the address electrode precedes by 1 μsec or more, and FIG. The case where the sustain pulse applied to the address electrode is delayed by 1 μsec or more is shown.

【0068】図11(a)のサステインパルスの印加タ
イミングが一致している場合は、サステイン放電補助電
極、スキャン電極、アドレス電極及びサステイン電極か
ら放電電流が十分に流れ、画面輝度は上昇し、発光効率
も向上する。これに対して、図11(b)及び図11
(c)におけるサステインパルスの印加タイミングでの
放電では、スキャン電極及びサステイン電極のサステイ
ンパルスの印加開始からの時間的差異が大きくなるにつ
れて、サステイン放電補助電極及びアドレス電極からの
放電電流は減少し、画面輝度および発光効率は、前面ガ
ラス基板上のサステイン電極とスキャン電極間の面放電
時と同程度になる。このため、サステイン放電補助電極
及びアドレス電極に印加するサステインパルスは、画面
輝度及び発光効率が最大になるように、1μsec以内
に調整する必要がある。
When the application timings of the sustain pulse shown in FIG. 11A are coincident with each other, a sufficient discharge current flows from the sustain discharge auxiliary electrode, the scan electrode, the address electrode and the sustain electrode, the screen brightness is increased, and the light emission is achieved. Efficiency is also improved. In contrast, FIG. 11B and FIG.
In the discharge at the timing of applying the sustain pulse in (c), the discharge current from the sustain discharge auxiliary electrode and the address electrode decreases as the time difference from the start of applying the sustain pulse to the scan electrode and the sustain electrode increases, The screen brightness and the luminous efficiency are similar to those in the surface discharge between the sustain electrode and the scan electrode on the front glass substrate. Therefore, it is necessary to adjust the sustain pulse applied to the sustain discharge auxiliary electrode and the address electrode within 1 μsec so that the screen brightness and the luminous efficiency are maximized.

【0069】以上のように、アドレス電極に平行してサ
ステイン補助電極を設けたもので、前面ガラス基板上の
面放電と、前面ガラス基板と背面ガラス基板間の対向放
電とを同時に発生させることにより、励起される蛍光体
面積が増加し、プラズマディスプレイパネルの画面輝度
が上昇し、さらに、サステイン放電にアドレス電極が追
加されるために、電極面積が増加し、発光効率が向上す
るとういう効果を得ることができる。
As described above, the sustain auxiliary electrode is provided in parallel with the address electrode, and the surface discharge on the front glass substrate and the opposed discharge between the front glass substrate and the rear glass substrate are generated at the same time. , The area of excited phosphor is increased, the screen brightness of the plasma display panel is increased, and the address electrode is added to the sustain discharge, so that the electrode area is increased and the luminous efficiency is improved. Obtainable.

【0070】[0070]

【発明の効果】以上のように本発明によれば、PDPの
サステイン放電において、前面ガラス基板1上の電極以
外の、背面ガラス基板9上の電極にもサステインパルス
Psusを印加することで、セル内の紫外線の分布が拡
大し、さらに、各電極の放電電流密度が低下するため、
画面輝度は向上し、発光効率が大幅に改善されるという
有利な効果が得られる。
As described above, according to the present invention, by applying the sustain pulse Psus to the electrodes on the rear glass substrate 9 other than the electrodes on the front glass substrate 1 in the sustain discharge of the PDP, the cell Since the distribution of ultraviolet rays in the inside expands and the discharge current density of each electrode decreases,
The screen brightness is improved and the luminous efficiency is significantly improved, which is an advantageous effect.

【図面の簡単な説明】[Brief description of drawings]

【図1】3電極面放電型ACPDPにおけるサステイン
放電の概念図
FIG. 1 is a conceptual diagram of sustain discharge in a three-electrode surface discharge type ACPDP.

【図2】本発明の実施の形態1によるPDP装置の構成
を示すブロック図
FIG. 2 is a block diagram showing the configuration of the PDP device according to the first embodiment of the present invention.

【図3】本発明の実施の形態1によるパネル駆動部拡大
FIG. 3 is an enlarged view of a panel driving unit according to the first embodiment of the present invention.

【図4】本発明の実施の形態1による各電極のパルス印
加タイミングチャート
FIG. 4 is a pulse application timing chart of each electrode according to the first embodiment of the present invention.

【図5】サステインパルスの印加タイミングチャートFIG. 5 is a timing chart of sustain pulse application.

【図6】4電極型ACPDPの斜視図FIG. 6 is a perspective view of a four-electrode type ACPDP.

【図7】4電極型ACPDPによるサステイン放電の概
念図
FIG. 7 is a conceptual diagram of sustain discharge by a four-electrode type ACPDP.

【図8】本発明の実施の形態2によるPDP装置の構成
を示すブロック図
FIG. 8 is a block diagram showing a configuration of a PDP device according to a second embodiment of the present invention.

【図9】本発明の実施の形態2によるパネル駆動部拡大
FIG. 9 is an enlarged view of a panel drive unit according to a second embodiment of the present invention.

【図10】本発明の実施の形態2による各電極のパルス
印加タイミングチャート
FIG. 10 is a pulse application timing chart of each electrode according to the second embodiment of the present invention.

【図11】サステインパルスの印加タイミングチャートFIG. 11 is a timing chart of sustain pulse application.

【図12】3電極面放電型ACPDPの構造斜視図FIG. 12 is a perspective view showing the structure of a three-electrode surface discharge type ACPDP.

【図13】従来の方法による各電極のパルス印加タイミ
ングチャート
FIG. 13 is a pulse application timing chart of each electrode according to a conventional method.

【符号の説明】[Explanation of symbols]

1 前面ガラス基板 2 スキャン電極 3 サステイン電極 4 誘電体層 5 MgO層 6 障壁 7 アドレス電極 8 蛍光体 9 背面ガラス基板 10 サステイン放電補助電極 20 金属バス電極 21 透明電極 100 プラズマディスプレイパネル(PDP) 101 アドレス電極用ドライバ 102 スキャン電極用ドライバ 103 サステイン電極用ドライバ 104 放電制御タイミング発生回路部 105 サブフィールド処理部 106 メモリ部 107 A/Dコンバータ 108 同期信号分離処理部 109 ビデオ信号 110 サステイン放電補助電極用ドライバ 200 アドレスドライバ 201 サステインドライバ 202 スキャンドライバ 203 消去ドライバ 204 セットアップドライバ 1 Front glass substrate 2 scan electrodes 3 Sustain electrodes 4 Dielectric layer 5 MgO layer 6 barriers 7 Address electrode 8 phosphor 9 Rear glass substrate 10 Sustain discharge auxiliary electrode 20 metal bus electrodes 21 Transparent electrode 100 Plasma Display Panel (PDP) 101 Address electrode driver 102 Scan electrode driver 103 Sustain electrode driver 104 discharge control timing generation circuit section 105 Subfield processing unit 106 memory unit 107 A / D converter 108 synchronization signal separation processing unit 109 video signal 110 Sustain discharge auxiliary electrode driver 200 address driver 201 Sustain driver 202 scan driver 203 Erase driver 204 Setup driver

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G09G 3/28 G09G 3/20 624 G09G 3/20 642 H01J 11/00 H01J 11/02 ─────────────────────────────────────────────────── ─── Continued Front Page (58) Fields surveyed (Int.Cl. 7 , DB name) G09G 3/28 G09G 3/20 624 G09G 3/20 642 H01J 11/00 H01J 11/02

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 前面ガラス基板にサステイン電極及びス
キャン電極が複数個互いに並列にかつ交互に配列され、
背面ガラス基板にアドレス電極が、前記サステイン電極
及び前記スキャン電極に対して垂直に配列されているプ
ラズマディスプレイパネルであって、前記サステイン電
極と前記スキャン電極とにより発生する面放電と、前記
サステイン電極又は前記スキャン電極と前記アドレス電
極とにより発生する対向放電とを、同一放電セル内で同
時に発生させるプラズマディスプレイパネル。
1. A plurality of sustain electrodes and scan electrodes are arranged in parallel and alternately on a front glass substrate,
An address electrode on a rear glass substrate is a plasma display panel in which the sustain electrodes and the scan electrodes are arranged perpendicularly to each other, and surface discharge generated by the sustain electrodes and the scan electrodes, and the sustain electrodes or A plasma display panel in which opposing discharges generated by the scan electrodes and the address electrodes are simultaneously generated in the same discharge cell.
【請求項2】 アドレス電極に平行してサステイン補助
電極を更に設け、サステイン電極とスキャン電極とによ
り発生する面放電と、前記スキャン電極と前記アドレス
電極とにより発生する対向放電と、前記サステイン電極
と前記サステイン補助電極とにより発生する対向放電と
を、同一放電セル内で同時に発生させる請求項1記載の
プラズマディスプレイパネル。
2. A sustain auxiliary electrode is further provided in parallel with the address electrode, and a surface discharge generated by the sustain electrode and the scan electrode, a counter discharge generated by the scan electrode and the address electrode, and the sustain electrode. The plasma display panel according to claim 1, wherein a counter discharge generated by the sustain auxiliary electrode is simultaneously generated in the same discharge cell.
【請求項3】 1フィールドをセットアップ期間、アド
レス期間、サステイン期間及び消去期間により構成し、
サステイン電極、スキャン電極及びアドレス電極に所定
の規則に従って駆動パルスを供給することにより駆動す
る駆動方法であって、前記サステイン期間では、同一放
電セル内で、半周期毎に前記サステイン電極及び前記ス
キャン電極の2つの電極に交互にサステインパルスを印
加することで面放電を発生させると同時に、前記サステ
イン電極又はスキャン電極のサステインパルスに同期し
たサステインパルスを前記アドレス電極に印加すること
で対向放電を発生させるプラズマディスプレイパネルの
駆動方法。
3. One field comprises a setup period, an address period, a sustain period and an erase period,
A driving method for driving by supplying a driving pulse to a sustain electrode, a scan electrode, and an address electrode according to a predetermined rule, wherein the sustain electrode and the scan electrode are provided every half cycle in the same discharge cell in the sustain period. Surface sustain discharge is generated by alternately applying sustain pulses to the two electrodes, and counter discharge is generated by applying a sustain pulse synchronized with the sustain pulse of the sustain electrodes or scan electrodes to the address electrodes. Driving method for plasma display panel.
【請求項4】 サステイン電極、スキャン電極及びアド
レス電極のほかに、前記アドレス電極に平行にサステイ
ン補助電極を更に設け、前記アドレス電極には、前記サ
ステイン電極に同期したサステインパルスを印加し、前
記サステイン補助電極には、前記スキャン電極に同期し
たサステインパルスを印加する請求項3記載のプラズマ
ディスプレイパネルの駆動方法。
4. In addition to a sustain electrode, a scan electrode and an address electrode, a sustain auxiliary electrode is further provided in parallel with the address electrode, and a sustain pulse synchronized with the sustain electrode is applied to the address electrode to generate the sustain pulse. The method of driving a plasma display panel according to claim 3, wherein a sustain pulse synchronized with the scan electrode is applied to the auxiliary electrode.
【請求項5】 電極上に蓄積した壁電荷を消去する消去
パルスを、サステイン電極に同期して、アドレス電極に
印加する請求項3又は4記載のプラズマディスプレイパ
ネルの駆動方法。
5. The method of driving a plasma display panel according to claim 3, wherein an erase pulse for erasing wall charges accumulated on the electrodes is applied to the address electrodes in synchronization with the sustain electrodes.
【請求項6】 電極上に蓄積した壁電荷を消去する消去
パルスを、サステイン電極及びアドレス電極に同期し
て、サステイン補助電極に印加する請求項4記載のプラ
ズマディスプレイパネルの駆動方法。
6. The method for driving a plasma display panel according to claim 4, wherein an erase pulse for erasing wall charges accumulated on the electrodes is applied to the sustain auxiliary electrodes in synchronization with the sustain electrodes and the address electrodes.
JP36915198A 1998-12-25 1998-12-25 Plasma display panel and driving method thereof Expired - Fee Related JP3430946B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP36915198A JP3430946B2 (en) 1998-12-25 1998-12-25 Plasma display panel and driving method thereof
US09/469,350 US6376995B1 (en) 1998-12-25 1999-12-22 Plasma display panel, display apparatus using the same and driving method thereof
US10/080,585 US6528952B2 (en) 1998-12-25 2002-02-25 Plasma display panel, display apparatus using the same and driving method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP36915198A JP3430946B2 (en) 1998-12-25 1998-12-25 Plasma display panel and driving method thereof

Publications (2)

Publication Number Publication Date
JP2000194317A JP2000194317A (en) 2000-07-14
JP3430946B2 true JP3430946B2 (en) 2003-07-28

Family

ID=18493697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP36915198A Expired - Fee Related JP3430946B2 (en) 1998-12-25 1998-12-25 Plasma display panel and driving method thereof

Country Status (1)

Country Link
JP (1) JP3430946B2 (en)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4617541B2 (en) * 2000-07-14 2011-01-26 パナソニック株式会社 AC plasma display panel drive device
FR2820871B1 (en) * 2001-02-15 2003-05-16 Thomson Plasma METHOD FOR CONTROLLING A COPLANAR-TYPE PLASMA VISUALIZATION PANEL USING SUFFICIENTLY HIGH FREQUENCY PULSE TRAINS TO OBTAIN DISCHARGE STABILIZATION
TWI285389B (en) * 2002-11-05 2007-08-11 Matsushita Electric Ind Co Ltd Plasma display panel
JP4204553B2 (en) * 2002-11-29 2009-01-07 パナソニック株式会社 Plasma display panel display device and driving method thereof
JPWO2004109636A1 (en) * 2003-06-04 2006-07-20 松下電器産業株式会社 Plasma display apparatus and driving method thereof
US20070171149A1 (en) * 2003-06-23 2007-07-26 Shinichiro Hashimoto Plasma display panel apparatus and method of driving the same
KR100612332B1 (en) 2003-10-16 2006-08-16 삼성에스디아이 주식회사 Method and apparatus for driving plasma display panel
JPWO2006103718A1 (en) * 2005-03-25 2008-09-04 株式会社日立プラズマパテントライセンシング Plasma display device
EP1715506B1 (en) 2005-04-20 2013-04-03 Snu R & Db Foundation High efficiency mercury-free flat light source structure, flat light source apparatus and driving method thereof

Also Published As

Publication number Publication date
JP2000194317A (en) 2000-07-14

Similar Documents

Publication Publication Date Title
JP3529737B2 (en) Driving method of plasma display panel and display device
JP3633761B2 (en) Driving device for plasma display panel
US8405575B2 (en) Plasma display device and driving method thereof
KR100705807B1 (en) Plasma Display Apparatus and Driving Method Thereof
US6744218B2 (en) Method of driving a plasma display panel in which the width of display sustain pulse varies
KR20020075710A (en) Method and apparatus for driving plasma display panel and image display apparatus
JP2674485B2 (en) Driving method for discharge display device
KR20080023365A (en) Plasma display panel driving method
JP2004191530A (en) Plasma display panel driving method
JP2000047634A (en) Driving method of plasma display device
JPH1165516A (en) Method and device for driving plasma display panel
JP3468284B2 (en) Driving method of plasma display panel
JP3430946B2 (en) Plasma display panel and driving method thereof
JP5152183B2 (en) Plasma display device and driving method thereof
US20010033255A1 (en) Method for driving an AC type PDP
KR20010060783A (en) Plasma Display Panel and Method of Driving the Same
US6906689B2 (en) Plasma display panel and driving method thereof
WO2006090713A1 (en) Plasma display panel drive method
JP3248074B2 (en) Driving method of plasma display panel
US20030214464A1 (en) Method for driving plasma display panel
JP2000510613A (en) Display panel having micro-groove and operation method
US6356249B1 (en) Method of driving plasma display panel
US20010013845A1 (en) Mehtod of driving a plasma display panel before erase addressing
JPH1124630A (en) Drive method for plasma display panel
WO2006106720A1 (en) Ac plasma display panel driving method

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080523

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090523

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100523

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110523

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120523

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees