JP3429657B2 - Divider - Google Patents
DividerInfo
- Publication number
- JP3429657B2 JP3429657B2 JP02055198A JP2055198A JP3429657B2 JP 3429657 B2 JP3429657 B2 JP 3429657B2 JP 02055198 A JP02055198 A JP 02055198A JP 2055198 A JP2055198 A JP 2055198A JP 3429657 B2 JP3429657 B2 JP 3429657B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- amplifier
- ghz
- mixer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Manipulation Of Pulses (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、マイクロ波を分周
するための回路に関し、特に、マイクロ波発振器の発振
信号を、その数分の一程度の低い周波数帯にまで一度で
分周することのできる回路の構成法に係る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a circuit for frequency dividing a microwave, and more particularly to frequency dividing an oscillation signal of a microwave oscillator into a low frequency band, which is a fraction of the frequency. The present invention relates to a method of forming a circuit capable of performing.
【０００２】[0002]
【従来の技術】一般に、分周器として、ＴＦＦ（Ｔｏｇ
ｇｌｅ Ｆｌｉｐ Ｆｌｏｐ）を使用する方法が良く知
られている。図３は、このようなＴＦＦを用いた分周器
の構成を示す図であって、数字符号３０はＤＦＦ、３３
はＤＦＦ３０のセット入力端子、３４はＤＦＦのクロッ
ク入力端子、３５はＤＦＦのセット出力端子（Ｑ）、３
６はリセット出力端子、３１は分周器の入力端子、３２
は分周器の出力端子を表わしている。2. Description of the Related Art Generally, a TFF (Tog) is used as a frequency divider.
The method using the gle Flip Flop) is well known. FIG. 3 is a diagram showing a configuration of a frequency divider using such a TFF, in which numeral 30 is DFF and 33.
Is a set input terminal of the DFF 30, 34 is a clock input terminal of the DFF, 35 is a set output terminal (Q) of the DFF, 3
6 is a reset output terminal, 31 is an input terminal of the frequency divider, and 32 is
Represents the output terminal of the frequency divider.
【０００３】同図において、ＤＦＦ３０は、そのセット
入力端子３３とリセット出力３６とが接続されており、
そのためＴＦＦとして動作する。そして、クロック入力
端子３４に入力されたクロック毎に、セット出力端子３
５の出力と、リセット出力端子３６の出力の極性が反転
する。In the figure, the DFF 30 has its set input terminal 33 and reset output 36 connected to each other,
Therefore, it operates as a TFF. Then, for each clock input to the clock input terminal 34, the set output terminal 3
The polarity of the output of 5 and the output of the reset output terminal 36 is reversed.
【０００４】すなわち、クロック入力端子３４に、信号
を２回入力したとき、セット出力端子３５から、１つの
信号が出力される。従って、分周器の入力端子３１に周
波数（ｆ）の信号を入力すれば、分周器の出力端子３２
から周波数（ｆ／２）の信号を得ることが出来る。That is, when a signal is input twice to the clock input terminal 34, one signal is output from the set output terminal 35. Therefore, if a signal of frequency (f) is input to the input terminal 31 of the frequency divider, the output terminal 32 of the frequency divider
The frequency (f / 2) signal can be obtained from
【０００５】図４は、従来のアナログ分周器の例を示す
図であって、数字符号４１は入力端子、４２は出力端
子、４３はミクサ、４４はローパスフィルタ（ＬＰ
Ｆ）、４５は増幅器を表わしている。この回路は、同図
に示すように、ミクサ、ローパスフィルタ、増幅器から
なる閉ループで構成されている。FIG. 4 is a diagram showing an example of a conventional analog frequency divider. Reference numeral 41 is an input terminal, 42 is an output terminal, 43 is a mixer, and 44 is a low-pass filter (LP).
F) and 45 are amplifiers. As shown in the figure, this circuit is composed of a closed loop including a mixer, a low pass filter, and an amplifier.
【０００６】同図において、ミクサ４３に２つの周波数
（ｆin），（ｆout） が入力されると、ミクサは、２つ
のサイドバンド（ｆin＋ｆout ），（ｆin−ｆout ）を
出力する。このとき、高域側サイドバンド（ｆin＋ｆou
t ）は、ローパスフィルタ４４によって除去され、増幅
器４４では、低域側サイドバンド（ｆin−ｆout ）のみ
が増幅される。In the figure, when two frequencies (fin) and (fout) are input to the mixer 43, the mixer outputs two sidebands (fin + fout) and (fin-fout). At this time, the high side band (fin + fou
t) is removed by the low-pass filter 44, and the amplifier 44 amplifies only the low frequency side band (fin-fout).
【０００７】増幅器４４の利得は、ミクサと、ローパス
フィルタによる利得の損失を補うように設定され、その
出力の一部が、ミクサの入力としてフィードバックされ
る。一定のｆinに対して、ｆout が一定であるために
は、ｆin＝ｆout である必要がある。すなわち、これ
は、ｆout ＝ｆin／２であるから、入力周波数ｆinは１
／２分周されることになる。The gain of the amplifier 44 is set so as to compensate the gain loss due to the mixer and the low-pass filter, and a part of its output is fed back as the input of the mixer. In order for fout to be constant with respect to constant fin, it is necessary that fin = fout. That is, since this is fout = fin / 2, the input frequency fin is 1
It will be divided by two.
【０００８】[0008]
【発明が解決しようとする課題】先に、図３によって説
明したＤＦＦ論理回路を用いる分周器は、その論理遅延
時間に比べて高い周波数の信号は分周できない。また、
図４によって説明したアナログ分周器は、ＤＦＦ論理回
路を用いた分周器に比して、高い周波数まで動作する
が、前述のように、分周比が２：１に限られており、１
／２あるいは、そのべき乗倍以外の任意の分周比を得る
ことができない。The frequency divider using the DFF logic circuit described with reference to FIG. 3 cannot divide a signal having a frequency higher than the logical delay time. Also,
The analog frequency divider described with reference to FIG. 4 operates up to a higher frequency than a frequency divider using a DFF logic circuit, but as described above, the frequency division ratio is limited to 2: 1. 1
It is impossible to obtain any frequency division ratio other than / 2 or its power.
【０００９】そして、例えば、衛星通信に用いられるＫ
ｕ帯（１２ＧＨｚ）の信号を２：１に分周しても、６Ｇ
Ｈｚとなり、ＰＨＳなどで汎用化している安価な２ＧＨ
ｚ帯の回路素子が動作する周波数にはならない。本発明
は、このような従来の課題に鑑み、より高い周波数の信
号を一度に低い周波数まで分周することを可能とし、ま
た、高い周波数帯の増幅器を用いないで、これをコンパ
クト、かつ安価に集積できる分周器を提供することを目
的とする。Then, for example, K used for satellite communication
Even if the u-band (12 GHz) signal is divided 2: 1,
2GHz, which is inexpensive and is commonly used for PHS etc.
It is not the frequency at which the z-band circuit element operates. In view of such a conventional problem, the present invention makes it possible to divide a signal of a higher frequency into a lower frequency at a time, and to use a high-frequency band amplifier, which is compact and inexpensive. It is an object of the present invention to provide a frequency divider that can be integrated in the.
【００１０】[0010]
【課題を解決するための手段】本発明によれば、上述の
課題は、前記特許請求の範囲に記載した手段により解決
される。すなわち、本発明は、第１ミクサ、第１増幅
器、第２ミクサ、第２増幅器、第３ミクサ、第３増幅
器、・・・、第Ｎミクサ、Ｎ増幅器（Ｎは２以上の整
数）が縦続接続された分周器であって、第Ｎ増幅器の出
力信号の一部を全てのミクサに帰還し、第１ミクサは外
部からの入力信号で励振され、According to the invention, the aforesaid problems are solved by the means defined in the claims. That is, in the present invention, the first mixer, the first amplifier, the second mixer, the second amplifier, the third mixer, the third amplifier, ..., The Nth mixer, the N amplifier (N is an integer of 2 or more) are cascaded. In the connected frequency divider, a part of the output signal of the Nth amplifier is fed back to all mixers, and the first mixer is excited by an input signal from the outside.
【００１１】外部からの入力信号の周波数をｆとし、ｎ
を１≦ｎ≦Ｎの整数とするとき、前記第１増幅器は、周
波数 Ｎｆ／（Ｎ＋１）の信号を増幅し、前記第２増幅
器は、周波数（Ｎ−１）ｆ／（Ｎ＋１）の信号を増幅
し、前記第３増幅器は、周波数（Ｎ−２）ｆ／（Ｎ＋
１）の信号を増幅し、
・・・・・
第ｎ増幅器は、周波数（Ｎ−ｎ＋１）ｆ／（Ｎ＋１）の
信号を増幅し、
・・・・・
前記第Ｎ増幅器は、周波数ｆ／（Ｎ＋１）の信号を増幅
して、該第Ｎ増幅器の出力信号の一部を、外部へ出力す
るように構成した分周器である。The frequency of the input signal from the outside is f, and n
Is an integer of 1 ≦ n ≦ N, the first amplifier amplifies a signal of frequency Nf / (N + 1), and the second amplifier amplifies a signal of frequency (N−1) f / (N + 1). And the third amplifier amplifies the frequency (N-2) f / (N +
1) Amplifying the signal, ... The nth amplifier amplifies the signal of frequency (N-n + 1) f / (N + 1) ,. A frequency divider configured to amplify a signal of (N + 1) and output a part of the output signal of the Nth amplifier to the outside.
【００１２】請求項２に記載の発明は、前記請求項１に
記載の分周器において、第１〜第Ｎ増幅器の内の少なく
とも１つの増幅器の、入力側又は出力側に瀘波器を設
け、該瀘波器が、当該増幅器の増幅する信号の周波数よ
り高い周波数の信号を阻止する特性を有するように構成
したものである。According to a second aspect of the invention, in the frequency divider of the first aspect, a filter is provided on the input side or the output side of at least one of the first to Nth amplifiers. The filter is configured to have a characteristic of blocking a signal having a frequency higher than the frequency of the signal amplified by the amplifier.
【００１３】本発明は、上述のように、１個の分周器の
中に、ミクサと増幅器とからなる回路を、複数組備え、
これらの回路の全てのミクサが、分周器出力の同一の周
波数の信号で励振される点において、従来の技術と異な
る。As described above, the present invention includes a plurality of sets of circuits each including a mixer and an amplifier in one frequency divider.
All the mixers in these circuits differ from the prior art in that they are excited with the same frequency signal at the divider output.
【００１４】[0014]
【発明の実施の形態】図１は、本発明の実施の形態の第
１の例を示す図であって、分周比４：１の分周器の例を
示している。同図において、数字符号１１は入力端子、
１２は出力端子、１３−１〜１３−３は、それぞれミク
サ、１４−１〜１４−３は、それぞれ増幅器を表わして
いる。FIG. 1 is a diagram showing a first example of an embodiment of the present invention, showing an example of a frequency divider having a frequency division ratio of 4: 1. In the figure, numeral 11 is an input terminal,
12 is an output terminal, 13-1 to 13-3 are mixers, and 14-1 to 14-3 are amplifiers.
【００１５】同図において、第１ミクサ１３−１、第１
増幅器１４−１、第２ミクサ１３−２、第２増幅器１４
−２、第３ミクサ１３−３、第３増幅器１４−３が縦続
接続され、第３増幅器１４−３の出力信号の一部が３個
のミクサに帰還され、第１ミクサ１３−１は、入力端子
から与えられる信号で励振され、第３増幅器１４−３の
出力信号の一部を出力端子１２から外部へ出力する。In the figure, the first mixer 13-1 and the first mixer 13-1
Amplifier 14-1, second mixer 13-2, second amplifier 14
-2, the third mixer 13-3, and the third amplifier 14-3 are cascade-connected, a part of the output signal of the third amplifier 14-3 is fed back to the three mixers, and the first mixer 13-1 is Excited by the signal given from the input terminal, a part of the output signal of the third amplifier 14-3 is output from the output terminal 12 to the outside.
【００１６】この分周器の分周比は４：１である。同図
に示すように、外部からの入力信号周波数を８ＧＨｚと
すると、出力周波数は２ＧＨｚとなる。まず、第１ミク
サ１３−１は、８ＧＨｚ−２ＧＨｚ＝６ＧＨｚの信号を
生成し、第１増幅器１４−１は、周波数６ＧＨｚの信号
を増幅する。The frequency division ratio of this frequency divider is 4: 1. As shown in the figure, when the frequency of the input signal from the outside is 8 GHz, the output frequency is 2 GHz. First, the first mixer 13-1 generates a signal of 8 GHz-2 GHz = 6 GHz, and the first amplifier 14-1 amplifies a signal of frequency 6 GHz.
【００１７】次に、第２ミクサ１３−２は、６ＧＨｚ−
２ＧＨｚ＝４Ｇｚの信号を生成し、第２増幅器１４−２
は、周波数４ＧＨｚの信号を増幅する。最後に、第３ミ
クサ１３−３は、４ＧＨｚ−２ＧＨ＝２ＧＨｚの信号を
生成し、第３増幅器１４−３は、周波数２ＧＨｚの信号
を増幅する。Next, the second mixer 13-2 operates at 6 GHz-
A signal of 2 GHz = 4 GHz is generated, and the second amplifier 14-2
Amplifies a signal having a frequency of 4 GHz. Finally, the 3rd mixer 13-3 produces | generates the signal of 4 GHz-2GH = 2 GHz, and the 3rd amplifier 14-3 amplifies the signal of frequency 2 GHz.
【００１８】増幅された２ＧＨｚの信号は、全てのミク
サ１３−１〜１３−３に帰還され、各ミクサでは、この
周波数２ＧＨｚの信号と、前段の増幅器の出力信号とか
ら、上述のような差分の信号を生成している。このよう
にして、４：１の分周動作が実現できる。The amplified 2 GHz signal is fed back to all the mixers 13-1 to 13-3, and in each mixer, the difference between the frequency 2 GHz signal and the output signal of the amplifier at the preceding stage is as described above. Is producing the signal. In this way, a frequency division operation of 4: 1 can be realized.
【００１９】本実施の形態の例の回路は、例えばＧａＡ
ｓ（砒化ガリウム）を材料とするＦＥＴによる集積回路
として容易に実現することが出来る。このようなＧａＡ
ｓ基板上にＦＥＴによる増幅器を形成せしめる方法など
については、従来から良く知られている技術であるの
で、ここでは説明を省略する。The circuit of the example of the present embodiment is, for example, GaA.
It can be easily realized as an integrated circuit by an FET made of s (gallium arsenide). GaA like this
Since a method of forming an amplifier with an FET on an s substrate is a well-known technique, the description thereof is omitted here.
【００２０】図２は、本発明の実施の形態の第２の例を
示す図であって、分周比６：１の分周器の例を示してい
る。同図において、数字符号２１は入力端子、２２は出
力端子、２３−１〜１３−５は、それぞれミクサ、２４
−１〜２４−５は、それぞれ増幅器を表わしている。FIG. 2 is a diagram showing a second example of the embodiment of the present invention, showing an example of a frequency divider having a frequency division ratio of 6: 1. In the figure, numeral 21 is an input terminal, 22 is an output terminal, 23-1 to 13-5 are mixers and 24, respectively.
Reference numerals -1 to 24-5 respectively represent amplifiers.
【００２１】同図において、第１ミクサ２３−１、第１
増幅器２４−１、第２ミクサ２３−２、第２増幅器２４
−２、第３ミクサ２３−３、第３増幅器２４−３、第４
ミクサ２３−４、第４増幅器２４−４、第５ミクサ２３
−５、第５増幅器２４−５が縦続接続され、第１ミクサ
２３−１には、入力端子２１から入力された信号が引加
され、第５増幅器２４−５の出力信号の一部が、全ての
ミクサに帰還される。In the figure, the first mixer 23-1, the first mixer 23-1,
Amplifier 24-1, second mixer 23-2, second amplifier 24
-2, the third mixer 23-3, the third amplifier 24-3, the fourth
Mixer 23-4, fourth amplifier 24-4, fifth mixer 23
-5, the fifth amplifier 24-5 are connected in cascade, the signal input from the input terminal 21 is added to the first mixer 23-1, and a part of the output signal of the fifth amplifier 24-5 is added. Returned to all mixers.
【００２２】この分周器の分周比は６：１である。同図
に示すように、外部からの入力信号周波数を、１２ＧＨ
ｚとすると、出力周波数は２ＧＨｚとなる。まず、第１
ミクサ２３−１は、１２ＧＨｚ−２ＧＨｚ＝１０ＧＨｚ
の信号を生成し、第１増幅器２４−１は、周波数１０Ｇ
Ｈｚの信号を増幅する。The frequency division ratio of this frequency divider is 6: 1. As shown in the figure, the frequency of the input signal from the outside is 12 GHz.
If z, the output frequency is 2 GHz. First, the first
The mixer 23-1 is 12 GHz-2 GHz = 10 GHz.
And the first amplifier 24-1 generates a signal of
Amplifies the Hz signal.
【００２３】次に、第２ミクサ２３−２は、１０ＧＨｚ
−２ＧＨｚ＝８Ｇｚの信号を生成し、第２増幅器２４−
２は、周波数８ＧＨｚの信号を増幅する。次に、第３ミ
クサ２３−３は、８ＧＨｚ−２ＧＨ＝６ＧＨｚの信号を
生成し、第３増幅器２４−３は、周波数６ＧＨｚの信号
を増幅する。Next, the second mixer 23-2 has a frequency of 10 GHz.
-2 GHz = 8 GHz signal is generated and the second amplifier 24-
2 amplifies a signal having a frequency of 8 GHz. Next, the 3rd mixer 23-3 produces | generates the signal of 8 GHz-2GH = 6 GHz, and the 3rd amplifier 24-3 amplifies the signal of frequency 6 GHz.
【００２４】次に、第４ミクサ２３−４は、６ＧＨｚ−
２ＧＨｚ＝４Ｇｚの信号を生成し、第４増幅器２４−４
は、周波数４ＧＨｚの信号を増幅する。次に、第５ミク
サ２３−５は、４ＧＨｚ−２ＧＨ＝２ＧＨｚの信号を生
成し、第５増幅器２４−５は、周波数２ＧＨｚの信号を
増幅する。Next, the fourth mixer 23-4 operates at 6 GHz-
A signal of 2 GHz = 4 GHz is generated, and the fourth amplifier 24-4
Amplifies a signal having a frequency of 4 GHz. Next, the 5th mixer 23-5 produces | generates the signal of 4 GHz-2GH = 2 GHz, and the 5th amplifier 24-5 amplifies the signal of frequency 2 GHz.
【００２５】増幅された２ＧＨｚの信号は、全てのミク
サ２３−１〜２３−５に帰還され、各ミクサでは、この
周波数２ＧＨｚの信号と、前段の増幅器の出力信号とか
ら、上述のような差分の信号を生成している。このよう
にして、６：１の分周動作が実現できる。The amplified 2 GHz signal is fed back to all the mixers 23-1 to 23-5, and in each mixer, the difference between the 2 GHz frequency signal and the output signal of the preceding amplifier is calculated as described above. Is producing the signal. In this way, a frequency division operation of 6: 1 can be realized.
【００２６】上記各実施の形態の例における増幅器の利
得は、それぞれの増幅器に前置したミクサによって生ず
る利得損失を補えるものであれば良い。本発明では、ま
た、増幅器の前、又は後に、当該増幅器が、増幅する信
号の周波数より高い周波数を阻止する特性を有する瀘波
器を設けて構成しても良い。この場合の瀘波器として
は、低域通過瀘波器（ＬＰＦ）あるいは、帯域通過瀘波
器（ＢＰＦ）を使用することが出来る。The gain of the amplifier in each of the above-mentioned embodiments may be any as long as it can compensate the gain loss caused by the mixer in front of each amplifier. In the present invention, before or after the amplifier, the amplifier may be provided with a filter having a characteristic of blocking a frequency higher than the frequency of the signal to be amplified. As the filter in this case, a low pass filter (LPF) or a band pass filter (BPF) can be used.
【００２７】このような構成を採るときには、増幅器の
利得は、それぞれの増幅器に前置したミクサと瀘波器に
よって生ずる利得損失を補えるものにするのが望まし
い。また、上述の実施の形態の例では、８ＧＨｚ、ある
いは１２ＧＨｚの入力信号を４：１、あるいは、６：１
に分周して、いずれも、２ＧＨｚの信号を得る場合の例
について示しているが、これに限るものではなく、任意
の分周比、任意の周波数の出力を得ることが出来るよう
に構成出来るものであることはいうまでもない。When adopting such a configuration, it is desirable that the gain of the amplifiers compensate for the gain loss caused by the mixer and the filter in front of each amplifier. Further, in the example of the above embodiment, the input signal of 8 GHz or 12 GHz is 4: 1, or 6: 1.
Although an example in which a 2 GHz signal is obtained by dividing the frequency into two is shown, the present invention is not limited to this, and it is possible to obtain an output with an arbitrary division ratio and an arbitrary frequency. It goes without saying that it is a thing.
【００２８】例えば、ミクサと増幅器の組を４組縦続接
続して、５：１の分周器を構成し、周波数１２ＧＨｚの
信号を入力すれば、分周器出力として、２．４ＧＨｚの
出力信号を得ることができる。このとき、出力側から、
各ミクサに帰還される信号の周波数は、２．４ＧＨｚで
ある。For example, if four sets of mixers and amplifiers are connected in series to form a 5: 1 frequency divider and a signal with a frequency of 12 GHz is input, the frequency divider outputs a 2.4 GHz output signal. Can be obtained. At this time, from the output side,
The frequency of the signal returned to each mixer is 2.4 GHz.
【００２９】そして、第１の増幅器で増幅される信号
は、９．６ＧＨｚ、第２の増幅器で増幅される信号は、
７．２ＧＨｚ、第３の増幅器で増幅される信号は、４．
８ＧＨｚ、第４の増幅器で増幅される信号は、２．４Ｇ
Ｈｚとなる。The signal amplified by the first amplifier is 9.6 GHz, and the signal amplified by the second amplifier is
The signal amplified by the third amplifier at 7.2 GHz is 4.
8 GHz, the signal amplified by the fourth amplifier is 2.4 GHz
It becomes Hz.
【００３０】[0030]
【発明の効果】以上説明したように、本発明によれば、
マイクロ波帯の信号を、任意の分周比で、一度に分周す
ることのできる分周器を容易に実現することができる。
本発明によれば、例えば、衛星通信に用いられるＫｕ帯
（１２ＧＨｚ）の信号を６：１に分周して、２ＧＨｚの
信号を直ちに得られる。As described above, according to the present invention,
It is possible to easily realize a frequency divider that can divide a microwave band signal at a time with an arbitrary division ratio.
According to the present invention, for example, a Ku band (12 GHz) signal used for satellite communication is divided into 6: 1 and a 2 GHz signal can be immediately obtained.
【００３１】すなわち、Ｋｕ帯の信号を、ＰＨＳなどで
汎用化している安価な２ＧＨｚ帯の回路が動作する周波
数に、一度に分周することが可能となる。従って、衛星
通信移動体端末のように、高い周波数帯で動作する装置
を、安価に構成することがでできる利点がある。That is, it is possible to divide the Ku band signal at a time into a frequency at which an inexpensive circuit in the 2 GHz band, which is generalized by PHS or the like, operates. Therefore, there is an advantage that a device that operates in a high frequency band, such as a satellite communication mobile terminal, can be configured at low cost.
【図１】本発明の実施の形態の第１の例を示す図であ
る。FIG. 1 is a diagram showing a first example of an embodiment of the present invention.
【図２】本発明の実施の形態の第１の例を示す図であ
る。FIG. 2 is a diagram showing a first example of an embodiment of the present invention.
【図３】従来のＴＦＦを用いた分周器の例を示す図であ
る。FIG. 3 is a diagram showing an example of a conventional frequency divider using a TFF.
【図４】従来のアナログ分周器の例を示す図である。FIG. 4 is a diagram showing an example of a conventional analog frequency divider.
１１，２１，３１，４１ 入力端子
１２，２２，３２，４２ 出力端子
１３−１〜１３−３，２３−１〜２３−５，４３ ミ
クサ
１４−１〜１４−３，２４−１〜２４−５，４５ 増
幅器
３０ ＤＦＦ
３３ セット入力端子
３４ クロック入力端子
３５ セット出力端子
３６ リセット出力端子
４４ ローパスフィルタ（ＬＰＦ）11, 21, 31, 41 Input terminals 12, 22, 32, 42 Output terminals 13-1 to 13-3, 23-1 to 23-5, 43 Mixers 14-1 to 14-3, 24-1 to 24- 5,45 Amplifier 30 DFF 33 Set input terminal 34 Clock input terminal 35 Set output terminal 36 Reset output terminal 44 Low pass filter (LPF)
Claims (2)
第２増幅器、第３ミクサ、第３増幅器、・・・、第Ｎミ
クサ、Ｎ増幅器（Ｎは２以上の整数）が縦続接続された
分周器であって、 第Ｎ増幅器の出力信号の一部を全てのミクサに帰還し、 第１ミクサは、外部からの入力信号で励振し、 外部からの入力信号の周波数をｆとし、ｎを１≦ｎ≦Ｎ
の整数とするとき、 前記第１増幅器は、周波数 Ｎｆ／（Ｎ＋１）の信号を
増幅し、 前記第２増幅器は、周波数（Ｎ−１）ｆ／（Ｎ＋１）の
信号を増幅し、 前記第３増幅器は、周波数（Ｎ−２）ｆ／（Ｎ＋１）の
信号を増幅し、 ・・・・・ 第ｎ増幅器は、周波数（Ｎ−ｎ＋１）ｆ／（Ｎ＋１）の
信号を増幅し、 ・・・・・ 前記第Ｎ増幅器は、周波数ｆ／（Ｎ＋１）の信号を増幅
して、 該第Ｎ増幅器の出力信号の一部を外部へ出力することを
特徴とする分周器。1. A first mixer, a first amplifier, a second mixer,
A frequency divider in which a second amplifier, a third mixer, a third amplifier, ..., An Nth mixer, and an N amplifier (N is an integer of 2 or more) are cascade-connected, and one of the output signals of the Nth amplifier The first mixer is excited by an external input signal, the frequency of the external input signal is f, and n is 1 ≦ n ≦ N.
The first amplifier amplifies a signal of frequency Nf / (N + 1), the second amplifier amplifies a signal of frequency (N−1) f / (N + 1), and the third amplifier The amplifier amplifies a signal of frequency (N-2) f / (N + 1), ... The nth amplifier amplifies a signal of frequency (N-n + 1) f / (N + 1) ,. .. The frequency divider, wherein the Nth amplifier amplifies a signal of frequency f / (N + 1) and outputs a part of the output signal of the Nth amplifier to the outside.
の増幅器は、その入力側又は出力側に瀘波器を備え、該
瀘波器は、当該増幅器が増幅する信号の周波数より高い
周波数を阻止する特性を有する請求項１に記載の分周
器。2. At least one of the first to Nth amplifiers includes a filter on its input side or output side, and the filter has a frequency higher than the frequency of the signal amplified by the amplifier. The frequency divider according to claim 1, which has a characteristic of blocking
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02055198A JP3429657B2 (en) | 1998-02-02 | 1998-02-02 | Divider |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02055198A JP3429657B2 (en) | 1998-02-02 | 1998-02-02 | Divider |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11220331A JPH11220331A (en) | 1999-08-10 |
| JP3429657B2 true JP3429657B2 (en) | 2003-07-22 |
Family
ID=12030298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02055198A Expired - Fee Related JP3429657B2 (en) | 1998-02-02 | 1998-02-02 | Divider |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3429657B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1930780B (en) * | 2004-03-11 | 2010-06-02 | Nxp股份有限公司 | Frequency divider |
| JP2007208589A (en) * | 2006-02-01 | 2007-08-16 | Univ Of Tokyo | Frequency divider |
-
1998
- 1998-02-02 JP JP02055198A patent/JP3429657B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11220331A (en) | 1999-08-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100533626B1 (en) | Quadrature signal generator with feedback type frequency doubler | |
| Stetzler et al. | A 2.7-4.5 V single chip GSM transceiver RF integrated circuit | |
| US6194947B1 (en) | VCO-mixer structure | |
| EP0624004A1 (en) | An integrated transceiver circuit packaged component | |
| KR100619227B1 (en) | Single chip cmos transmitter/receiver and vco-mixer structure | |
| JP2002252559A (en) | Reference clock generation system | |
| EP1246360A1 (en) | Dual digital television tuner | |
| JP3429657B2 (en) | Divider | |
| JPS60177728A (en) | Low noise signal generator | |
| US7471134B2 (en) | Mixer with clock resynchronization and method therefor | |
| JPS59168706A (en) | Analog type nonperiodic split frequency divider circuit | |
| JPH11289268A (en) | Double conversion tuner | |
| US20030050031A1 (en) | Frequency conversion circuit having suppressed beat | |
| JP2580833B2 (en) | Frequency conversion circuit | |
| JP3970284B2 (en) | Multi-mode radio transmitter and portable radio using the same | |
| JPH0846459A (en) | Microwave amplifier circuit | |
| JPS63175507A (en) | Microwave frequency converting circuit | |
| JPWO2009044451A1 (en) | Image rejection mixer and wireless device | |
| JPH07114327B2 (en) | Microwave 1 / n frequency divider | |
| JPS62271506A (en) | Microwave oscillation circuit device | |
| JP2631018B2 (en) | High frequency PLL oscillator | |
| KR20010069649A (en) | Single balanced up-conversion mixer | |
| JPH0640605B2 (en) | Mixer circuit | |
| JP3662459B2 (en) | Variable gain amplifier | |
| JP3252211B2 (en) | Superheterodyne transceiver |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090516 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |