JP3428056B2 - Semiconductor doping method - Google Patents

Semiconductor doping method

Info

Publication number
JP3428056B2
JP3428056B2 JP03628593A JP3628593A JP3428056B2 JP 3428056 B2 JP3428056 B2 JP 3428056B2 JP 03628593 A JP03628593 A JP 03628593A JP 3628593 A JP3628593 A JP 3628593A JP 3428056 B2 JP3428056 B2 JP 3428056B2
Authority
JP
Japan
Prior art keywords
doping
film
semiconductor
protective film
ion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03628593A
Other languages
Japanese (ja)
Other versions
JPH06252084A (en
Inventor
加一 福田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP03628593A priority Critical patent/JP3428056B2/en
Publication of JPH06252084A publication Critical patent/JPH06252084A/en
Application granted granted Critical
Publication of JP3428056B2 publication Critical patent/JP3428056B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は、半導体のドーピング方
法に係り、特に薄膜半導体素子(装置)など、ドーピン
グ対象面の大きい半導体素子の製造に適する半導体のド
ーピング方法に関する。 【0002】 【従来の技術】液晶を用いた表示素子(装置)は、テレ
ビ表示やグラフィックディスプレイなどを指向した大容
量,高密度化の点から、たとえばラビングによる配向処
理がそれぞれ施された2枚の基板を、配向方向が互いに
90°を成すように平行に対向配置し、この平行に対向配
置した基板間に、ネマチックタイプの液晶組成物を挟持
させた構成の、いわゆるツィステッドネマチック(TN)型
の、アクティブマトリックス型液晶表示素子が注目され
ている。このアクティブマトリックス型液晶表示素子で
は、クロストークのない高コントラスト表示を行い得る
ように、各画素の駆動および制御を半導体スイッチで行
う方式が採られている。そして、この半導体スイッチと
しては透過型の表示が可能であり、また大面積化も容易
であるなどの理由から、透明絶縁基板面上に形成・配置
した非晶質硅素(a-Si)系の薄膜トランジスタ (TFT)が
用いられている。 【0003】ところで、前記a−Si系の薄膜トランジス
タ (TFT)は、活性層であるa−Si層(膜)を挟んで下層
にゲート電極,上層にソース電極・ドレイン電極を配置
した逆スタガード構造を採っている場合が多く、さら
に、この逆スタガード構造では、a−Si活性層とソース
電極とドレイン電極との間にチャンネル保護膜を設けた
ものと、チャンネル保護膜を設けないものとに大別され
る。そして、この種のa−Si系薄膜トランジスタでは、
通常a−Si層とソース電極,ドレイン電極を各別に構成
する金属層との間に、プラズマ CVD法によりn型の低抵
抗a−Siを形成することで、正孔電流をブロックし、電
子電流に対してオーミック接合が得られるようにしてい
る。一方、ダストの発生や低い生産性など、プラズマ C
VD特有の問題を回避できることから、チャンネル保護膜
を設けた薄膜トランジスタにおいては、前記n型の低抵
抗a−Siを成膜によって形成する代りに、高抵抗のa−
SiにPなどドーピング元素を後から、たとえばイオン注
入法でドーピングし、n型の低抵抗a−Si化することも
知られている。 【0004】 【発明が解決しようとする課題】しかしながら、前記イ
オン注入法によって、所要の一導電型ドーピング元素を
ドーピングする方法においては、薄膜トランジスタの製
造歩留まりが低いなど、量産性が劣るという不都合が認
められる。すなわち、結晶シリコンに対するイオン注入
プロセスとして知られているドーピング法では、一般的
にドーピング対象面が小さいため、磁場を用いる質量分
離によってドーピングするイオン種(ドーピング元素)
を選別しているが、ドーピング対象面が大面積化するa
−Si系薄膜トランジスタの場合は、前記のように、磁場
を用いる質量分離によってドーピング元素を選別し、イ
オン注入を行い得ない。したがって、質量分離を行わず
に生成イオンを直接電界で加速してドーピングを行わざ
るを得ないので、不所望なイオンも同時にドーピング
(打ち込み)されることになり、結果的にドーピング効
率が低下するなどの弊害が生じる。 【0005】たとえば、PH3 のプラズマ分解により生じ
たイオン元素を電界加速してa−Si膜にドーピングした
場合、前記PH3 を希釈ガス(たとえば H2 )で希釈し
て、この混合体をプラズマ分解させ、生じたイオン元素
を電界で加速してイオン注入すると、プラズマ分解生成
物として存在する多量の Hイオンもa−Si膜に打ち込ま
れ、a−Siの膜質を劣化させるという問題がある。ま
た、Heなどの不活性ガスを希釈ガスとしても、その不活
性ガスのイオンがa−Si膜に打ち込まれ、結果的にSi−
Si結合の切断を招来したり、格子間に残留してa−Siの
ネットワークを乱したりして、a−Si膜質が劣化される
という問題がある。つまり、所要の導電型イオン元素の
注入効率が低いばかりでなく、薄膜トランジスタとして
機能するa−Siの膜質をも劣化させるので、所望の性能
を備えた薄膜トランジスタを歩留まりよく、製造し得な
いという不都合な問題がある。 【0006】本発明は上記事情に対処してなされたもの
で、磁場による質量分離を行わず、一括的にイオン元素
をドーピングしても、不所望な元素イオンが選択的に除
去され、所要の導電型ドーピング元素を選別・ドーピン
グし得る半導体のドーピング方法の提供を目的とする。 【0007】 【課題を解決するための手段】本発明に係る半導体のド
ーピング方法は、半導体膜上にドーピング保護膜を形成
する工程と、前記形成されたドーピング保護膜上から、
ドーピング元素を含む化合物と該ドーピング元素より原
子量の大きい元素を有する希釈ガスとをプラズマ分解し
て、電界により加速してイオン打ち込みする工程と、前
記ドーピング保護膜であって、前記ドーピング保護膜を
突き抜けて前記ドーピング元素がイオン打ち込みされた
前記半導体膜の領域上に位置するものを少なくとも除去
する工程とを具備することを特徴とする。 【0008】本発明は、たとえばSi,Geなどの半導体
に、 B, Pなど導電型を付与するドーピング元素をプラ
ズマ分解し、このプラズマを電界によって加速してイオ
ン打ち込みするに当り、前記所要の導電型を付与するド
ーピング元素よりも、原子量の大きいものを希釈ガスと
する一方、半導体面にドーピング保護膜を設け、このド
ーピング保護膜に、打ち込むイオン元素の選別機能をも
たせることを骨子とする。すなわち、前記ドーピング保
護膜を介して、イオン元素を打ち込、希釈ガスとして機
能する原子量の大きい元素イオンの通過(透過)を抑制
し、所要の導電型ドーピング元素を選択的にイオン打ち
込ことによって、一括的なイオン打ち込に伴うSi−Si結
合の切断や、格子間のネットワーク乱れを効果的に回避
ないし防止するとともに、少なくとも前記希釈ガスイオ
ンなど不所望なイオン元素を捕獲(担持)したドーピン
グ保護膜をエッチングなどにより除去することを要点と
する。ここで、不所望なイオン元素を捕獲(担持)した
ドーピング保護膜は、製造された半導体素子(装置)の
特性に悪影響を及ぼし易いので除去しなければならない
が、非ドーピング領域のドーピング保護膜は必ずしも除
去しなくてもよい。 【0009】 【作用】本発明に係る半導体のドーピング方法によれ
ば、半導体面に設けたドーピング保護膜により、選別し
ないままイオン打ち込されたイオン元素は、希釈イオン
元素と所要の導電型付与に機能するドーピングイオン元
素とに選別される一方、希釈イオン元素はドーピング保
護膜に選択的に効率的に捕獲(担持)され、半導体面側
への通過が抑制・防止される。したがって、希釈イオン
元素の打ち込によるSi−Si結合の切断や、格子間のネッ
トワーク乱れが全面的に回避ないし防止されるし、さら
に希釈イオン元素を選択的に捕獲したドーピング保護膜
もイオン注入後除去されるので、良好な性能を備えた半
導体素子(装置)を歩留まりよく製造することが可能と
なる。 【0010】 【実施例】以下、図1,図2および図3を参照して本発
明の実施例を説明する。 【0011】実施例1 図1は、本発明に係る半導体のドーピング方法を適用し
て構成したアクティブマトリックス型液晶素子用の薄膜
トランジスタの一部を断面的に示したもので、次のよう
に実施される。先ず、透明な絶縁基板1、たとえばガラ
ス板(コーニング社製7059など)を用意し、この絶縁基
板1の所定領域面に、たとえばMo−Taから成るゲート電
極2を形成・配置する。次いで、前記ゲート電極2を形
成・配置した絶縁基板1面に、たとえば絶縁基板1を 4
00℃に設定し、常圧熱 CVD法により膜厚 0.3μm の酸化
硅素膜3aを、その後絶縁基板1を 350℃に設定し、プラ
ズマ CVD法により膜厚0.05μm の窒化硅素膜3bを順次形
成して、所要のケード絶縁膜3を形成する。引き続き、
前記窒化硅素膜3bの場合と同様に、膜厚0.05μm のa−
Siから成る半導体膜4、およびこの半導体膜4上にチャ
ンネル保護膜5を成す窒化硅素膜を形成する。その後、
前記窒化硅素膜面上にレジストパターニングし、選択的
に窒化硅素膜をエッチングして、チャンネル保護膜5と
しての所定形状に加工する。この時点で、チャンネル部
はチャンネル保護膜5により保護され、ソース部,ドレ
イン部を成すa−Si4面は露出した状態となっている。 【0012】次に、前記チャンネル保護膜5を加工・形
成した絶縁基板1の全面に、たとえばポリイミド樹脂か
ら成るドーピング保護膜を形成してから、以下に詳述す
るドーピング方法(手段)に従って、ソース部およびド
レイン部を成すa−Si4面に、前記ドーピング保護膜を
介してドーピング元素、たとえば Pをイオン注入し、n
型化して低抵抗半導体領域6を形成する。ここでのドー
ピングは、次ぎのように行われる。たとえば直径30cmの
メッシュ状の円形高周波電極、この円形高周波電極に対
向する接地電極、および前記の両電極間に配置されたメ
ッシュ状の加速電極を内装した反応室と、この反応室に
ドーピング元素を含む化合物−希釈ガス系の供給口と、
前記反応室内を排気するターボ分子ポンプおよびロータ
リーポンプを接続する排気系とを具備して成るドーピン
グ処理装置を先ず用意する。そして、前記ドーピング処
理装置の接地電極面上に、前記ドーピング保護膜を形成
した絶縁基板1をクランプし、前記供給口から、たとえ
ばPH3 およびKr(希釈剤)を、PH3 1 sccm ,Kr 20 sc
cmの割合で反応室内に供給(導入)する一方、ターボ分
子ポンプおよびロータリーポンプを駆動して排気系から
排気する。このとき、排気系のバルブ開度を調節(調
整)して、反応室内の圧力を10-4 Torr 程度に制御する
とともに、高周波電極に 13.56 MHz, 300 Wの高周波を
印加すると、放電が発生し、前記供給されるPH3 および
Krがプラズマ分解を起こす。ここで、加速電極の電位
を、絶縁基板1がクランプされた接地電極に対して+
(プラス)に設定すると、前記放電・プラズマ分解で生
成した陽イオンが選択的に引き出され、電界で加速され
て絶縁基板1のドーピング保護膜面に打ち込まれる。こ
の電界・加速による陽イオンの打ち込みにおいては、質
量(原子量)の軽いイオン種ほど高速になり深く注入さ
れ、質量の重い(大きい)イオン種の注入は比較的浅い
位置に止まる。つまり、ドーピング保護膜の材質や膜
厚、加速電圧の選択組み合わせにより、前記質量数84の
Krイオンは、その大部分がドーピング保護膜に捕獲さ
れ、a−Si膜4中への進入(注入)が防止・抑制され
る。一方、質量数31の Pイオンはドーピング保護膜を選
択的に突き抜け、a−Si膜4中に進入(注入)する。し
たがって、不所望なKrイオンの注入によって起こるa−
Si膜4の劣化は全面的に回避される。 【0013】この実施例において、ポリイミド樹脂から
成るドーピング保護膜の厚さを 100nmとした場合、加速
電圧を60 KeVに設定することにより、ソース部,ドレイ
ン部を成すa−Si領域に Pイオンが選択的にドーピング
されてn型化し、容易に低抵抗半導体領域6が形成され
た。その後、ドーピング保護膜を、たとえばエッチング
によって選択的に除去すると、清浄な低抵抗半導体領域
6面が露出する。なお、上記a−Si膜4への Pイオンの
選択的ドーピングにおいては、PH3 のプラズマ分解で生
じた Hイオンがドーピング保護膜を突き抜けa−Si膜4
に進入しても、その量は希釈ガスから生じるイオン量に
比べて少量であるため、a−Si膜質への影響はほとんど
認められなかった。 【0014】図2は上記ドーピング保護膜(ポリイミド
樹脂膜)に、60 KeVの加速電圧で PイオンおよびKrイオ
ンをそれぞれ1015個/cm2 打ち込んだときの濃度ファイ
ルをシミュレーションによって計算した結果を示す曲線
図である。図2から分かるように、 Pイオンは深さ96nm
の場所に 2×1022個/cm3 の濃度ピークを持つが、Krイ
オンの濃度ピークは深さ52nmの場所にあり、深さ96nmの
場所では1015個/cm3程度に過ぎない。つまり、ポリイ
ミド樹脂膜(ドーピング保護膜)の膜厚を 100nmに設定
しておけば、 Pはポリイミド樹脂膜を突き抜けa−Si膜
4に進入してn型化に寄与するが、Krはポリイミド樹脂
膜に捕獲され、a−Si膜4への進入が阻止される。 【0015】次いで、前記低抵抗半導体領域6を含むa
−Si膜4を加工して、チャンネル領域,ソース領域,ド
レイン領域を設定する一方、ゲート絶縁膜3面上に ITO
(Indium Tin Oxide)から成る画素電極7を形成する。そ
の後、前記ソース領域上には、前記の画素電極7に接続
するソース電極8を、ドレイン領域上にはドレイン電極
9をそれぞれ形成する。このようにして、ゲート電極
2,ゲート絶縁膜3,a−Siから成る半導体膜4,ソー
ス電極8およびドレイン電極9を具備して成る薄膜トラ
ンジスタ (TFT)素子10を有する能動素子基板が得られ
た。 【0016】実施例2 実施例1の場合において、チャンネル保護膜5を加工・
形成した絶縁基板1の全面に、ポリイミド樹脂から成る
ドーピング保護膜を形成してからの、ドーピング元素な
ど条件の一部を変えてドーピングを行った。すなわち、
直径30cmのメッシュ状の円形高周波電極、この円形高周
波電極に対向する接地電極、および前記の両電極間に配
置されたメッシュ状の加速電極を内装した反応室と、こ
の反応室にドーピング元素を含む化合物−希釈ガス系の
供給口と、前記反応室内を排気するターボ分子ポンプお
よびロータリーポンプを接続する排気系とを具備して成
るドーピング処理装置を先ず用意する。そして、前記ド
ーピング処理装置の接地電極面上に、前記ドーピング保
護膜を形成した絶縁基板1をクランプし、前記供給口か
ら PBr3 をキャリアガス(希釈ガス)Kr 20 sccmでバブ
リングして反応室内に供給(導入)する一方、ターボ分
子ポンプおよびロータリーポンプを駆動して排気系から
排気する。このとき、排気系のバルブ開度を調節(調
整)して、反応室内の圧力を10-4 Torr 程度に制御する
とともに、高周波電極に 13.56 MHz, 300 Wの高周波を
印加すると、放電が発生し、前記供給される PBr3 およ
びKrがプラズマ分解を起こす。ここで、加速電極の電位
を、絶縁基板1がクランプされた接地電極に対して+
(プラス)に設定すると、前記放電・プラズマ分解で生
成した陽イオンが選択的に引き出され、電界で加速され
て絶縁基板1のドーピング保護膜面に打ち込まれる。こ
の電界・加速による陽イオンの打ち込みにおいては、質
量数80のBrイオンおよび質量数84のKrイオンは、その大
部分がドーピング保護膜に捕獲され、a−Si膜4中への
進入(注入)が防止・抑制されるが、質量数31の Pイオ
ンはドーピング保護膜を選択的に突き抜け、a−Si膜4
中に進入(注入)する。したがって、不所望なKrイオン
の注入によって起こるa−Si膜4の劣化は全面的に回避
される。 【0017】図3は上記ドーピング保護膜(ポリイミド
樹脂膜)に、60 KeVの加速電圧で PイオンおよびKrイオ
ンをそれぞれ1015個/cm2 打ち込んだときの濃度ファイ
ルをシミュレーションによって計算した結果を示す曲線
図である。図3から分かるように、 Pイオンは深さ96nm
の場所に 2×1020個/cm3 の濃度ピークを持つが、Krイ
オンの濃度ピークは深さ52nmの場所にあり、深さ96nmの
場所では1015個/cm3程度に過ぎず、またBrもほぼ同様
である。つまり、ポリイミド樹脂膜(ドーピング保護
膜)の膜厚を 100nmに設定しておけば、 Pはポリイミド
樹脂膜を突き抜けa−Si膜4に進入してn型化に寄与す
るが、Br,Krはポリイミド樹脂膜に捕獲され、a−Si膜
4への進入が阻止される。 【0018】この実施例においても、ポリイミド樹脂か
ら成るドーピング保護膜の厚さを100nmとした場合、加
速電圧を60 KeVに設定することにより、ソース部,ドレ
イン部を成すa−Si領域に Pイオンが選択的にドーピン
グされてn型化し、容易に低抵抗半導体領域6が形成さ
れた。その後、ドーピング保護膜を、たとえばエッチン
グによって選択的に除去すると、清浄な低抵抗半導体領
域6面が露出する。次いで、前記低抵抗半導体領域6を
含むa−Si膜4を加工して、チャンネル領域,ソース領
域,ドレイン領域を設定する一方、ゲート絶縁膜3面上
に ITO(Indium Tin Oxide)から成る画素電極7を形成す
る。その後、前記ソース領域上には、前記の画素電極7
に接続するソース電極8を、ドレイン領域上にはドレイ
ン電極9をそれぞれ形成する。このようにして、ゲート
電極2,ゲート絶縁膜3,a−Siから成る半導体膜4,
ソース電極8およびドレイン電極9を具備して成る薄膜
トランジスタ (TFT)素子10を有する能働素子基板が得ら
れた。 【0019】なお、本発明は上記例示の実施態様に限定
されるものでなく、発明の趣旨の範囲内でいろいろの変
形を採り得る。たとえば、ドーピング元素と希釈ガスの
組み合わせは、n型の場合PI3 −Kr,PI3 −Xe, AsI3
−Xeなど、p型の場合 BCl3−Ar, BBr3 −Arなどが例
示される。特に、 B2 H6 の代わりに BBr3 を用いた場
合は、 H2 に比べてBr2 の方が質量大であるため、前記
ドーピング保護膜による選別, Bのドーピング効率がア
ップする。また、ドーピング対象の半導体としては、a
−Siに限られず、たとえばポリシリコン,SiGe, SiC,
ダイヤモンドなど例示し得る。さらに、ドーピング保護
膜としては、酸化硅素膜,窒化硅素膜などの無機絶縁
膜、Mo,Crなどの金属薄膜,あるいはフォトレジスト膜
などが例示されるし、また、このドーピング方法の適用
も、前記アクティブマトリックス型液晶表示素子用のス
イッチング素子の製造に限られず、たとえばa−Si密着
センサの製造などにも適用し得る。さらにまた、ドーピ
ング後におけるドーピング保護膜は、ドーピング剤−希
釈ガス系のイオンをドーピングした領域、すなわちa−
Si膜4の低抵抗半導体領域6面について除去する必要あ
るが、その他の領域面については必ずしも除去しなくと
もよい。 【0020】 【発明の効果】以上説明したように、本発明に係る半導
体のドーピング方法によれば、半導体面に設けたトーピ
ング保護膜により、選別しないままイオン打ち込された
イオン元素のうち、比較的質量数の大きい希釈イオン元
素はドーピング保護膜に選択的に捕獲され、所要の導電
型付与に機能するイオン元素はドーピング保護膜を通過
して半導体に進入する。すなわち、半導体膜に悪影響を
及ぼす希釈イオン元素はドーピング保護膜に選択的、か
つ効率的に捕獲(担持)される一方、このドーピング保
護膜を通過した所要のイオン元素が半導体面へ選択的に
進入する。したがって、希釈イオン元素の打ち込に伴
う、たとえばSi−Si結合の切断や、格子間のネットワー
ク乱れが全面的に回避ないし防止されて、常に良好な状
態のドーピングを行うことが可能となる。しかも、この
ドーピング方法においては、イオン注入工程でイオン種
に対し、磁場による質量分離を必要としないため、大面
積板でのドーピング処理も容易に達成しえることにな
る。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of doping a semiconductor, and more particularly to a method of manufacturing a semiconductor suitable for manufacturing a semiconductor element having a large surface to be doped, such as a thin film semiconductor element (device). Doping method. 2. Description of the Related Art A display element (apparatus) using a liquid crystal is, for example, two pieces each subjected to alignment processing by rubbing, for the purpose of large capacity and high density for television display and graphic display. Substrates are aligned with each other
A so-called twisted nematic (TN) type active matrix type liquid crystal display in which a nematic type liquid crystal composition is sandwiched between substrates arranged in parallel and facing each other so as to form 90 ° and placed in parallel with each other. The device is attracting attention. In this active matrix type liquid crystal display device, a method in which each pixel is driven and controlled by a semiconductor switch so that high contrast display without crosstalk can be performed is adopted. The amorphous silicon (a-Si) based semiconductor switch formed and arranged on the surface of the transparent insulating substrate is used because the semiconductor switch is capable of displaying a transmissive display and is easy to increase in area. Thin film transistors (TFT) are used. Meanwhile, the a-Si thin film transistor (TFT) has an inverted staggered structure in which a gate electrode is arranged in a lower layer and a source electrode and a drain electrode are arranged in an upper layer with an a-Si layer (film) as an active layer interposed therebetween. In many cases, the inverted staggered structure is roughly divided into those having a channel protective film between an a-Si active layer and a source electrode and a drain electrode, and those having no channel protective film. Is done. And in this type of a-Si based thin film transistor,
Normally, hole current is blocked by forming n-type low-resistance a-Si by plasma CVD between the a-Si layer and the metal layer separately constituting the source electrode and the drain electrode. To obtain an ohmic junction. On the other hand, plasma C
Since a problem unique to VD can be avoided, in a thin film transistor provided with a channel protective film, instead of forming the n-type low-resistance a-Si by film formation, a high-resistance a-
It is also known that Si is doped with a doping element such as P later by, for example, an ion implantation method to form an n-type low-resistance a-Si. However, in the method of doping a required one conductivity type doping element by the above-described ion implantation method, disadvantages such as low production yield of thin film transistors and poor mass productivity are recognized. Can be That is, in a doping method known as an ion implantation process for crystalline silicon, since a surface to be doped is generally small, an ion species (doping element) to be doped by mass separation using a magnetic field.
Is selected, but the surface to be doped has a large area.
In the case of a Si-based thin film transistor, as described above, a doping element cannot be selected by mass separation using a magnetic field and ion implantation cannot be performed. Therefore, doping must be performed by directly accelerating generated ions by an electric field without performing mass separation, so that undesired ions are simultaneously doped (implanted), and as a result, doping efficiency is reduced. Such adverse effects occur. [0005] For example, when an ionic element generated by plasma decomposition of PH 3 is doped into an a-Si film by electric field acceleration, the PH 3 is diluted with a diluent gas (eg, H 2 ), and the mixture is plasma-treated. When the ions are decomposed and the resulting ionic elements are accelerated by an electric field and ion-implanted, a large amount of H ions present as plasma decomposition products are also implanted in the a-Si film, and there is a problem that the quality of the a-Si film is deteriorated. Further, even when an inert gas such as He is used as a diluent gas, ions of the inert gas are implanted into the a-Si film, and as a result, the Si-
There is a problem in that the quality of the a-Si film is degraded by causing the breaking of the Si bond or remaining between the lattices to disturb the a-Si network. That is, not only is the implantation efficiency of the required conductivity type ion element low, but also the quality of the a-Si film functioning as a thin film transistor is deteriorated, so that a thin film transistor having the desired performance cannot be manufactured with a high yield. There's a problem. SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances. Undesired element ions are selectively removed even when doping with an ionic element without mass separation by a magnetic field. It is an object of the present invention to provide a semiconductor doping method capable of selecting and doping a conductive doping element. [0007] The semiconductor doping method according to the present invention SUMMARY OF THE INVENTION includes the steps of forming a doped protective film on the semiconductor film, from the formed doped protective film,
Compound containing doping element
Plasma decomposition of a diluent gas containing an element with a large
Te, a step of implanting ions accelerated by an electric field, before
The doping protective film, wherein the doping protective film is
The doping element is implanted through
Characterized by comprising the step of at least removing the one located on a region of the semiconductor film. According to the present invention, a semiconductor element such as Si or Ge is plasma-decomposed into a doping element imparting a conductivity type such as B or P, and this plasma is accelerated by an electric field to perform ion implantation. The main point is to use a diluent gas having a higher atomic weight than the doping element for imparting a mold, while providing a doping protective film on the semiconductor surface, and having the doping protective film have a function of selecting an ion element to be implanted. That is, an ion element is implanted through the doping protection film to suppress the passage (transmission) of elemental ions having a large atomic weight, which function as a diluent gas, and selectively ion-implant a required conductivity-type doping element. Effectively avoiding or preventing the breaking of Si-Si bonds and the inter-lattice network due to the collective ion implantation, and at least capturing (carrying) undesired ion elements such as the diluent gas ions. The key point is that the protective film is removed by etching or the like. Here, the doping protection film capturing (carrying) the undesired ion element must be removed because it easily affects the characteristics of the manufactured semiconductor device (device). It does not necessarily have to be removed. According to the method of doping a semiconductor according to the present invention, the ion element which is ion-implanted without being selected by the doping protective film provided on the semiconductor surface can be provided with a diluting ion element and a required conductivity type. While being separated into functional doping ion elements, the diluted ion elements are selectively and efficiently captured (supported) by the doping protective film, and their passage to the semiconductor surface side is suppressed or prevented. Therefore, the breaking of the Si-Si bond and the disorder of the interstitial network due to the implantation of the diluting ion element can be completely avoided or prevented, and the doping protective film that selectively captures the diluting ion element can also be used after the ion implantation. Since it is removed, a semiconductor element (device) having good performance can be manufactured with high yield. An embodiment of the present invention will be described below with reference to FIGS. 1, 2 and 3. Embodiment 1 FIG. 1 is a cross-sectional view showing a part of a thin film transistor for an active matrix type liquid crystal device formed by applying a semiconductor doping method according to the present invention. You. First, a transparent insulating substrate 1, for example, a glass plate (7059, manufactured by Corning Incorporated) is prepared, and a gate electrode 2 made of, for example, Mo-Ta is formed and arranged on a predetermined area surface of the insulating substrate 1. Next, for example, the insulating substrate 1 is placed on the surface of the insulating substrate 1 on which the gate electrode 2 is formed and arranged.
A silicon oxide film 3a having a thickness of 0.3 μm is formed at a temperature of 00 ° C. by a normal pressure thermal CVD method, and then a silicon nitride film 3b having a thickness of 0.05 μm is formed by a plasma CVD method at a temperature of 350 ° C. Thus, a required Cade insulating film 3 is formed. Continued
As in the case of the silicon nitride film 3b, an a-
A semiconductor film 4 made of Si and a silicon nitride film serving as a channel protection film 5 are formed on the semiconductor film 4. afterwards,
A resist pattern is formed on the surface of the silicon nitride film, and the silicon nitride film is selectively etched to be processed into a predetermined shape as a channel protective film 5. At this point, the channel portion is protected by the channel protective film 5, and the a-Si4 surfaces forming the source and drain portions are exposed. Next, a doping protection film made of, for example, a polyimide resin is formed on the entire surface of the insulating substrate 1 on which the channel protection film 5 has been processed and formed, and then the source is formed according to a doping method (means) described in detail below. A doping element, for example, P is ion-implanted through the doping protective film into the a-Si4 surface forming the
The low resistance semiconductor region 6 is formed by molding. The doping here is performed as follows. For example, a reaction chamber containing a mesh-shaped circular high-frequency electrode having a diameter of 30 cm, a ground electrode facing the circular high-frequency electrode, and a mesh-shaped acceleration electrode disposed between the two electrodes, and a doping element in the reaction chamber. A compound-containing diluent gas supply port,
First, a doping apparatus including a turbo-molecular pump for exhausting the reaction chamber and an exhaust system connected to a rotary pump is prepared. Then, the insulating substrate 1 on which the doping protective film is formed is clamped on the ground electrode surface of the doping apparatus, and for example, PH 3 and Kr (diluent) are supplied from the supply port to PH 31 sccm, Kr 20. sc
While supplying (introducing) into the reaction chamber at a rate of cm, the turbo molecular pump and the rotary pump are driven to exhaust air from the exhaust system. At this time, by adjusting (adjusting) the valve opening of the exhaust system to control the pressure in the reaction chamber to about 10 -4 Torr and applying a high frequency of 13.56 MHz and 300 W to the high frequency electrode, discharge occurs. , PH 3 and is the supply
Kr causes plasma decomposition. Here, the potential of the accelerating electrode is set to + with respect to the ground electrode to which the insulating substrate 1 is clamped.
When set to (plus), the cations generated by the discharge / plasma decomposition are selectively extracted, accelerated by an electric field, and driven into the doping protection film surface of the insulating substrate 1. In the implantation of cations by the electric field / acceleration, ion species having a lighter mass (atomic weight) are implanted deeper and faster, and implantation of a heavier (larger) ion species is stopped at a relatively shallow position. In other words, depending on the combination of the material and the thickness of the doping protective film and the acceleration voltage, the mass number 84
Most of the Kr ions are captured by the doping protective film, and the penetration (implantation) into the a-Si film 4 is prevented and suppressed. On the other hand, P ions having a mass number of 31 selectively penetrate the doping protective film and enter (inject) into the a-Si film 4. Therefore, a-
The deterioration of the Si film 4 is completely avoided. In this embodiment, when the thickness of the doping protective film made of a polyimide resin is 100 nm, P ions are formed in the a-Si regions forming the source and drain portions by setting the acceleration voltage to 60 KeV. It was selectively doped to make it n-type, and the low-resistance semiconductor region 6 was easily formed. Thereafter, when the doping protective film is selectively removed by, for example, etching, a clean low-resistance semiconductor region 6 is exposed. In the selective doping of P ions into the a-Si film 4, the H ions generated by the plasma decomposition of PH 3 penetrate through the doping protective film, and
, The amount was small compared to the amount of ions generated from the diluent gas, so that there was almost no effect on the quality of the a-Si film. FIG. 2 shows the results of calculation by simulation of the concentration file when 10 15 ions / cm 2 of P ions and Kr ions are implanted into the above-mentioned doping protective film (polyimide resin film) at an acceleration voltage of 60 KeV. It is a curve figure. As can be seen from FIG. 2, the P ion has a depth of 96 nm.
Has a concentration peak of 2 × 10 22 / cm 3 at the position of, but the concentration peak of Kr ion is at a depth of 52 nm, and at a depth of 96 nm, it is only about 10 15 / cm 3 . In other words, if the thickness of the polyimide resin film (doping protection film) is set to 100 nm, P penetrates the polyimide resin film and enters the a-Si film 4 to contribute to the n-type. The film is captured by the film and is prevented from entering the a-Si film 4. Next, a including the low-resistance semiconductor region 6
Processing the Si film 4 to set a channel region, a source region, and a drain region, and
(Indium Tin Oxide) is formed. Thereafter, a source electrode 8 connected to the pixel electrode 7 is formed on the source region, and a drain electrode 9 is formed on the drain region. Thus, an active element substrate having a thin film transistor (TFT) element 10 including the gate electrode 2, the gate insulating film 3, the semiconductor film 4 made of a-Si, the source electrode 8 and the drain electrode 9 was obtained. . Embodiment 2 In the case of Embodiment 1, the channel protective film 5 is processed and
After a doping protection film made of a polyimide resin was formed on the entire surface of the formed insulating substrate 1, doping was performed by changing some of the conditions such as doping elements. That is,
A reaction chamber containing a mesh-shaped circular high-frequency electrode having a diameter of 30 cm, a ground electrode facing the circular high-frequency electrode, and a mesh-shaped acceleration electrode disposed between the two electrodes, and a doping element is contained in the reaction chamber. First, a doping apparatus including a compound-dilution gas supply port and an exhaust system connected to a turbo molecular pump and a rotary pump for exhausting the reaction chamber is prepared. Then, the insulating substrate 1 having the doping protective film formed thereon is clamped on the ground electrode surface of the doping apparatus, and PBr 3 is bubbled from the supply port with a carrier gas (diluent gas) Kr 20 sccm to enter the reaction chamber. While supplying (introducing), the turbo molecular pump and the rotary pump are driven to exhaust air from the exhaust system. At this time, by adjusting (adjusting) the valve opening of the exhaust system to control the pressure in the reaction chamber to about 10 -4 Torr and applying a high frequency of 13.56 MHz and 300 W to the high frequency electrode, discharge occurs. Then, the supplied PBr 3 and Kr cause plasma decomposition. Here, the potential of the accelerating electrode is set to + with respect to the ground electrode to which the insulating substrate 1 is clamped.
When set to (plus), the cations generated by the discharge / plasma decomposition are selectively extracted, accelerated by an electric field, and driven into the doping protection film surface of the insulating substrate 1. In the implantation of cations by the electric field / acceleration, most of the Br ions having a mass number of 80 and the Kr ions having a mass number of 84 are captured by the doping protective film and penetrate (inject) into the a-Si film 4. P ions having a mass number of 31 selectively penetrate through the doping protective film, and the a-Si film 4
Enter (inject) inside. Therefore, degradation of the a-Si film 4 caused by undesired implantation of Kr ions is completely avoided. FIG. 3 shows the results of calculation by simulation of the concentration files when 10 15 ions / cm 2 of P ions and Kr ions are implanted into the above-mentioned doping protective film (polyimide resin film) at an acceleration voltage of 60 KeV. It is a curve figure. As can be seen from FIG. 3, the P ion has a depth of 96 nm.
Has a concentration peak of 2 × 10 20 ions / cm 3 at the location, but the Kr ion concentration peak is at a depth of 52 nm, and at a depth of 96 nm, it is only about 10 15 ions / cm 3 , and Br is almost the same. That is, if the thickness of the polyimide resin film (doping protection film) is set to 100 nm, P penetrates the polyimide resin film and enters the a-Si film 4 to contribute to the n-type. It is captured by the polyimide resin film and is prevented from entering the a-Si film 4. Also in this embodiment, when the thickness of the doping protective film made of polyimide resin is 100 nm, by setting the acceleration voltage to 60 KeV, the P-ion is formed in the a-Si region forming the source and drain portions. Was selectively doped to be n-type, and the low-resistance semiconductor region 6 was easily formed. Thereafter, when the doping protective film is selectively removed by, for example, etching, a clean low-resistance semiconductor region 6 is exposed. Next, the a-Si film 4 including the low-resistance semiconductor region 6 is processed to set a channel region, a source region, and a drain region, and a pixel electrode made of ITO (Indium Tin Oxide) is formed on the surface of the gate insulating film 3. 7 is formed. Thereafter, the pixel electrode 7 is formed on the source region.
And a drain electrode 9 on the drain region. Thus, the gate electrode 2, the gate insulating film 3, the semiconductor film 4 made of a-Si,
An active element substrate having a thin film transistor (TFT) element 10 having a source electrode 8 and a drain electrode 9 was obtained. It should be noted that the present invention is not limited to the embodiment described above, and various modifications can be made within the scope of the invention. For example, the combination of the doping element and the diluent gas is PI 3 -Kr, PI 3 -Xe, AsI 3
In the case of p-type such as -Xe, BCl 3 -Ar, BBr 3 -Ar and the like are exemplified. In particular, when BBr 3 is used instead of B 2 H 6 , since the mass of Br 2 is larger than that of H 2 , the selection by the doping protective film and the doping efficiency of B are improved. Further, as the semiconductor to be doped, a
−Si, for example, polysilicon, SiGe, SiC,
Examples include diamond. Further, examples of the doping protective film include an inorganic insulating film such as a silicon oxide film and a silicon nitride film, a metal thin film such as Mo and Cr, a photoresist film, and the like. The present invention is not limited to the manufacture of a switching element for an active matrix type liquid crystal display element, but may be applied to, for example, the manufacture of an a-Si contact sensor. Furthermore, the doping protective film after the doping is a region doped with ions of a dopant-dilution gas system, that is, a-
Although it is necessary to remove the low resistance semiconductor region 6 surface of the Si film 4, it is not always necessary to remove the other region surfaces. As described above, according to the method of doping a semiconductor according to the present invention, of the ion elements which are ion-implanted without being sorted by the toping protective film provided on the semiconductor surface, The diluted ionic element having a large mass number is selectively captured by the doping protective film, and the ionic element functioning to impart a required conductivity type enters the semiconductor through the doping protective film. In other words, the diluting ion element which has an adverse effect on the semiconductor film is selectively and efficiently captured (supported) by the doping protective film, while the required ion element passing through the doping protective film selectively enters the semiconductor surface. I do. Therefore, for example, disconnection of the Si—Si bond and disturbance of the interstitial network due to the implantation of the diluted ion element can be completely avoided or prevented, and it is possible to always perform good doping. In addition, in this doping method, mass separation by a magnetic field is not required for the ion species in the ion implantation step, so that a doping process on a large-area plate can be easily achieved.

【図面の簡単な説明】 【図1】本発明に係る半導体のドーピング方法の適用例
を示すアクティブマトリックス型液晶表示素子用の薄膜
トランジスタの要部断面図。 【図2】本発明に係る半導体のドーピング方法における
打ち込みイオン濃度のプロファイルシミュレーション結
果を示す曲線図。 【図3】本発明に係る半導体のドーピング方法における
打ち込みイオン濃度の他のプロファイルシミュレーショ
ン結果を示す曲線図。 【符号の説明】 1…絶縁基板 2…ゲート電極 3…ケート絶縁膜
3a…酸化硅素膜 3b…窒化硅素膜 4…半導体膜 5…チャンネル保
護膜 6…低抵抗半導体領域 7…画素電極 8
…ソース電極 9…ドレイン電極
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a cross-sectional view of a principal part of a thin film transistor for an active matrix type liquid crystal display element, showing an application example of a semiconductor doping method according to the present invention. FIG. 2 is a curve diagram showing a profile simulation result of an implanted ion concentration in the semiconductor doping method according to the present invention. FIG. 3 is a curve diagram showing another profile simulation result of an implanted ion concentration in the semiconductor doping method according to the present invention. [Description of Signs] 1 ... Insulating substrate 2 ... Gate electrode 3 ... Kate insulating film
3a: Silicon oxide film 3b: Silicon nitride film 4: Semiconductor film 5: Channel protective film 6: Low resistance semiconductor region 7: Pixel electrode 8
... Source electrode 9 ... Drain electrode

Claims (1)

(57)【特許請求の範囲】 【請求項1】 半導体膜上にドーピング保護膜を形成す
る工程と、 前記形成されたドーピング保護膜上から、ドーピング元
素を含む化合物と該ドーピング元素より原子量の大きい
元素を有する希釈ガスとをプラズマ分解して、電界によ
り加速してイオン打ち込みする工程と 前記ドーピング保護膜であって、前記ドーピング保護膜
を突き抜けて前記ドーピング元素がイオン打ち込みされ
た前記半導体膜の領域上に位置するものを少なくとも
去する工程 を具備することを特徴とする半導体のドー
ピング方法。
(57) [Claim 1] A step of forming a doping protection film on a semiconductor film, and a doping source from the formed doping protection film.
Compound containing nitrogen and having an atomic weight greater than that of the doping element
And a diluent gas including the element by plasma decomposition, a step of implanting ions accelerated by an electric field, a said doping protective film, the doped protective film
Through which the doping element is ion-implanted.
Semiconductor doping method characterized by comprising the step of at least removing <br/> removed by the one located on a region of the semiconductor film.
JP03628593A 1993-02-25 1993-02-25 Semiconductor doping method Expired - Fee Related JP3428056B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03628593A JP3428056B2 (en) 1993-02-25 1993-02-25 Semiconductor doping method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03628593A JP3428056B2 (en) 1993-02-25 1993-02-25 Semiconductor doping method

Publications (2)

Publication Number Publication Date
JPH06252084A JPH06252084A (en) 1994-09-09
JP3428056B2 true JP3428056B2 (en) 2003-07-22

Family

ID=12465523

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03628593A Expired - Fee Related JP3428056B2 (en) 1993-02-25 1993-02-25 Semiconductor doping method

Country Status (1)

Country Link
JP (1) JP3428056B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130137232A1 (en) * 2011-11-30 2013-05-30 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JPH06252084A (en) 1994-09-09

Similar Documents

Publication Publication Date Title
US7413961B2 (en) Method of fabricating a transistor structure
US7790558B2 (en) Method and apparatus for increase strain effect in a transistor channel
US5851861A (en) MIS semiconductor device having an LDD structure and a manufacturing method therefor
US5247191A (en) Semiconductor device
KR20020087892A (en) Thin film transistor and method of fabricating the same
JPH07263707A (en) Thin film transistor and manufacture thereof
JPH09129895A (en) Manufacture of thin film transistor
JPH09502053A (en) Bipolar transistor process
JP3428056B2 (en) Semiconductor doping method
JP2007287451A (en) Device for doping ion, method for doping ion, manufacturing method of semiconductor device, and manufacturing method of thin-film transistor
JP2764395B2 (en) Method for manufacturing thin film transistor
KR100815894B1 (en) Method of fabricating CMOS Poly Silicon TFT having LDD structure
JPH0864549A (en) Ion doping method and device
JP2864658B2 (en) Method for manufacturing thin film transistor
JP3020729B2 (en) Method for manufacturing semiconductor device
JP3428143B2 (en) Method of activating impurities and method of manufacturing thin film transistor
JPH06252083A (en) Doping method of semiconductor
JPH0992716A (en) Non-single crystal semiconductor device and fabrication thereof
KR100370451B1 (en) Method for manufacturing amorphous silicon thin film transistor and liquid crystal display using simple process
JP3417402B2 (en) Method for manufacturing thin film semiconductor device
JP2899960B2 (en) Method for manufacturing thin film transistor
JP2004056025A (en) Thin-film transistor, and manufacturing method thereof
JPH0697193A (en) Semiconductor device and manufacture thereof
JP3183256B2 (en) Method for manufacturing thin film transistor
JP3120372B2 (en) Method for manufacturing thin film transistor

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030422

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees