JP3425917B2 - TCP semiconductor device - Google Patents

TCP semiconductor device

Info

Publication number
JP3425917B2
JP3425917B2 JP37045499A JP37045499A JP3425917B2 JP 3425917 B2 JP3425917 B2 JP 3425917B2 JP 37045499 A JP37045499 A JP 37045499A JP 37045499 A JP37045499 A JP 37045499A JP 3425917 B2 JP3425917 B2 JP 3425917B2
Authority
JP
Japan
Prior art keywords
opening
semiconductor element
pattern
resin
solder resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP37045499A
Other languages
Japanese (ja)
Other versions
JP2001185579A (en
Inventor
信吾 岡本
健司 豊沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP37045499A priority Critical patent/JP3425917B2/en
Publication of JP2001185579A publication Critical patent/JP2001185579A/en
Application granted granted Critical
Publication of JP3425917B2 publication Critical patent/JP3425917B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、TAB(Tape A
utomated Bonding)テープと呼ばれるフレキシブル配線
基板上に半導体素子を実装した半導体装置、つまり、T
CP(Tape Carrier Package)半導体装置に関する。
BACKGROUND OF THE INVENTION The present invention relates to a TAB (Tape A
utomated Bonding) A semiconductor device in which semiconductor elements are mounted on a flexible wiring board called a tape, that is, T
A CP (Tape Carrier Package) semiconductor device.

【0002】[0002]

【従来の技術】TCP半導体装置では、TABテープに
半導体素子を実装するための開口(デバイス孔)が設け
られ、インナーリードと呼ばれる配線パターン端部が開
口に突き出した状態でインナーリードの先端部分と半導
体素子上のバンブ電極がインナーリードボンド装置によ
って熱圧力接合される。デバイス孔の周りに形成された
インナーリードは、絶縁を施すためにソルダーレジスト
と呼ばれる厚さ15〜50μm、印刷精度±150μm
のポリイミド樹脂やウレタン・エポキシ樹脂で帯状に覆
われている。TABテープに搭載された半導体素子は、
その上部にポッティング装置によって液状の封止樹脂を
塗布して硬化させ半導体素子上及びデバイス孔周りを封
止することにより外部との絶縁を保つようにしている。
そして、TCP半導体装置では、インナーリードが半導
体素子の対応するバンプ電極と電気的に接続され、他端
(アウターリード)が、液晶パネルやプリント基板など
の外部回路に接続される。
2. Description of the Related Art In a TCP semiconductor device, a TAB tape is provided with an opening (device hole) for mounting a semiconductor element, and a wiring pattern end portion called an inner lead is projected to the opening and a tip portion of the inner lead. The bump electrode on the semiconductor element is thermo-pressure bonded by the inner lead bonding device. The inner lead formed around the device hole has a thickness of 15 to 50 μm, which is called a solder resist to provide insulation, and a printing accuracy of ± 150 μm.
It is covered with a strip of polyimide resin or urethane / epoxy resin. The semiconductor element mounted on the TAB tape is
A liquid sealing resin is applied to the upper part of the semiconductor device by a potting device and is cured to seal the semiconductor element and the periphery of the device hole to maintain insulation from the outside.
In the TCP semiconductor device, the inner lead is electrically connected to the corresponding bump electrode of the semiconductor element, and the other end (outer lead) is connected to an external circuit such as a liquid crystal panel or a printed circuit board.

【0003】[0003]

【発明が解決しようとする課題】現在、TCP半導体装
置には、小型化や薄型化に加えて高出力化が要求され、
中でも薄型化に関しては、半導体素子の絶縁性を十二分
に確保しながら、絶縁性部材の厚みを低減するという問
題を解決する必要がある。さらに、流動性樹脂の塗布領
域を制限するため半導体素子の搭載部付近のインナーリ
ードにソルダーレジストを印刷する必要がある。また、
従来のソルダーレジストのパターンを使用して樹脂を従
来条件にてポッティングすると予定の樹脂領域を越えた
り、樹脂領域不足で配線パターンが露出したりするた
め、外観不良が多発すると共に、品質の低下にも繋がる
と言う問題があった。
At present, TCP semiconductor devices are required to have high output in addition to miniaturization and thinning.
In particular, regarding the reduction in thickness, it is necessary to solve the problem of reducing the thickness of the insulating member while sufficiently ensuring the insulating property of the semiconductor element. Further, it is necessary to print a solder resist on the inner leads near the mounting portion of the semiconductor element in order to limit the application area of the fluid resin. Also,
Potting the resin under the conventional conditions using the conventional solder resist pattern exceeds the planned resin area or exposes the wiring pattern due to insufficient resin area, resulting in frequent appearance defects and deterioration of quality. There was a problem that it would be connected.

【0004】これらの課題事項をまとめると、 ソルダーレジスト膜の印刷精度が悪い場合には、その
形成位置がバラツクので封止樹脂にてインナーリードを
十分被覆できない、いわゆるインナーリード露出により
歩留りを低下させている。 ソルダーレジスト膜自体、形状に対しての自由度が低
くソルダーレジストの幅を小さくできないので、TCP
半導体装置の外形サイズが大きくなる。 樹脂領域を小さくすることが難しい。ソルダーレジ
スト膜の上に封止樹脂が覆い被さるため、TCP半導体
装置の寸法を薄くできない。この発明はこのような事情
を考慮してなされたもので、ソルダーレジスト膜の被覆
領域を部分的に削除することにより、小型化、薄型化お
よび高出力化が可能なTCP半導体装置を提供するもの
である。
Summarizing these problems, when the printing accuracy of the solder resist film is poor, the formation position varies and the inner leads cannot be sufficiently covered with the sealing resin. ing. Since the solder resist film itself has a low degree of freedom in terms of shape and the width of the solder resist cannot be reduced, TCP
The external size of the semiconductor device increases. It is difficult to reduce the resin area. Since the sealing resin covers the solder resist film, the size of the TCP semiconductor device cannot be reduced. The present invention has been made in consideration of such circumstances, and provides a TCP semiconductor device which can be downsized, thinned, and increased in output by partially removing the coating region of the solder resist film. Is.

【0005】[0005]

【課題を解決するための手段】この発明は、矩形状の開
口部を有する可撓性のテープ基板と、基板表面に設けら
れた複数本の配線パターンと、基板裏面に設けられ開口
部から基板表面に露出する複数の突起電極を有する半導
体素子とを備え、開口部はその短辺がテープ基板の長手
方向と平行になるように穿孔され、前記複数本の配線パ
ターンは、各端部が開口部の1つの長辺から開口部の中
へ延出して半導体素子の突起電極に接続される第1パタ
ーングループと、各端部が開口部の他の長辺から開口部
の中へ延出して半導体素子の突起電極に接続される第2
パターングループと、各端部が開口部の1つの短辺から
開口部の中へ延出して半導体素子の突起電極に接続され
る第3パターングループと、各端部が開口部の他の短辺
から開口部の中へ延出して半導体素子の突起電極に接続
される第4パターングループとからなり、第1〜第4パ
ターングループが第1および第2パターングループの少
なくとも1グループを除いて開口部の各辺から所定距離
にわたってソルダーレジスト層で被覆され、基板の開口
部周縁および半導体素子の開口部に露出する面が封止樹
脂によって包まれてなるTCP半導体装置を提供するも
のである。
The present invention is directed to a flexible tape substrate having a rectangular opening, a plurality of wiring patterns provided on the front surface of the substrate, and a substrate from the opening provided on the back surface of the substrate. A semiconductor element having a plurality of protruding electrodes exposed on the surface, the opening is perforated such that its short side is parallel to the longitudinal direction of the tape substrate, and each of the plurality of wiring patterns has an opening at each end. A first pattern group extending from one long side of the portion into the opening and connected to the protruding electrode of the semiconductor element, and each end extending from the other long side of the opening into the opening. Second connected to the protruding electrode of the semiconductor element
A pattern group, a third pattern group in which each end extends from one short side of the opening into the opening and is connected to the protruding electrode of the semiconductor element, and each end is the other short side of the opening. From the first to fourth pattern groups, the first pattern pattern group and the fourth pattern group being connected to the protruding electrodes of the semiconductor element. The present invention provides a TCP semiconductor device, which is covered with a solder resist layer from each side for a predetermined distance, and the periphery of the opening of the substrate and the surface exposed in the opening of the semiconductor element are covered with a sealing resin.

【0006】[0006]

【発明の実施の形態】この発明において、半導体素子
は、たとえば平面形状が長方形であり、この半導体素子
の周辺部に沿って複数の突起電極、つまりバンプが並べ
られて形成されている。この半導体素子には、たとえば
シリコン単結晶などの半導体基板上に論理回路、記憶回
路などの所定の集積回路が形成され、これらの集積回路
の外部端子としてAuなどの材料からなるバンプが半導
体素子の主面上に設けられている。
In the present invention, a semiconductor element has, for example, a rectangular planar shape, and a plurality of protruding electrodes, that is, bumps, are formed along a peripheral portion of the semiconductor element. In this semiconductor element, predetermined integrated circuits such as a logic circuit and a memory circuit are formed on a semiconductor substrate such as a silicon single crystal, and bumps made of a material such as Au are used as external terminals of these integrated circuits. It is provided on the main surface.

【0007】テープ基板つまりテープキャリアは、たと
えばこのテープキャリアの基材となるテープ(基板基
材)と、このテープの主面上に接着材を介して接着され
る配線パターンとから構成され、このテープキャリアの
中央部が半導体素子より若干大きい形状で、この半導体
素子の主面が露出するように開口されている。このテー
プ基板を構成する配線パターンの一端つまりインナーリ
ードは半導体素子のバンプに接続され、また他端つまり
アウターリードが外部回路に接続可能となっている。な
お、配線パターンの本数は、半導体素子の突起電極の数
に応じて適宜決定される。
The tape substrate, that is, the tape carrier is composed of, for example, a tape (substrate base material) which is a base material of the tape carrier and a wiring pattern which is adhered to the main surface of the tape through an adhesive material. The central portion of the tape carrier has a shape slightly larger than the semiconductor element, and is opened so that the main surface of the semiconductor element is exposed. One end of the wiring pattern constituting the tape substrate, that is, the inner lead is connected to the bump of the semiconductor element, and the other end, that is, the outer lead is connectable to the external circuit. The number of wiring patterns is appropriately determined according to the number of protruding electrodes of the semiconductor element.

【0008】テープキャリアを構成するテープは、たと
えばポリイミド樹脂などの材料から構成され、また配線
パターンには、たとえばCuなどの材料が用いられる。
この配線パターンのインナーリード、アウターリードの
部分は、芯材の表面および裏面に、たとえばSnなどの
材料によるめっき層が形成されている。
The tape constituting the tape carrier is made of a material such as polyimide resin, and the wiring pattern is made of a material such as Cu.
In the inner lead and outer lead portions of this wiring pattern, a plating layer made of a material such as Sn is formed on the front surface and the back surface of the core material.

【0009】ソルダレジスト層は、たとえばエポキシ樹
脂やポリイミド樹脂などによる絶縁材料から構成され、
テープキャリアの配線パターンの露出部分を電気的に保
護するために、この配線パターンの主面上に所定の範囲
で形成される。
The solder resist layer is made of an insulating material such as epoxy resin or polyimide resin,
In order to electrically protect the exposed portion of the wiring pattern of the tape carrier, it is formed in a predetermined range on the main surface of this wiring pattern.

【0010】封止樹脂は、たとえばエポキシ樹脂などの
材料から構成され、開口部周縁部および半導体素子の開
口部に露出する面に塗布されて、半導体素子のバンプと
インナーリードとのボンディング部分を覆い、ボンディ
ング部分に対する外部からの応力を防ぐとともに、湿気
や汚染物質などの外部環境から保護している。
The sealing resin is made of a material such as epoxy resin, and is applied to the peripheral portion of the opening and the surface exposed to the opening of the semiconductor element to cover the bonding portion between the bump of the semiconductor element and the inner lead. , It protects the bonding part from external stress and protects it from the external environment such as moisture and contaminants.

【0011】そして、配線パターンは、各端部(インナ
ーリード)が開口部の1つの長辺から開口部の中へ延出
して半導体素子の突起電極に接続される第1パターング
ループと、各端部(インナーリード)が開口部の他の長
辺から開口部の中へ延出して半導体素子の突起電極に接
続される第2パターングループと、各端部(インナーリ
ード)が開口部の1つの短辺から開口部の中へ延出して
半導体素子の突起電極に接続される第3パターングルー
プと、各端部(インナーリード)が開口部の他の短辺か
ら開口部の中へ延出して半導体素子の突起電極に接続さ
れる第4パターングループとからなり、第1〜第4パタ
ーングループが第1および第2パターングループの少な
くとも1グループを除いて開口部の各辺から所定距離に
わたってソルダーレジスト層で被覆され、かつ、基板の
開口部周縁および半導体素子の開口部から露出する面が
封止樹脂によって包まれている。
The wiring pattern has a first pattern group in which each end (inner lead) extends from one long side of the opening into the opening and is connected to the protruding electrode of the semiconductor element, and each end. A second pattern group in which a portion (inner lead) extends from the other long side of the opening into the opening and is connected to the protruding electrode of the semiconductor element, and each end (inner lead) forms one opening. A third pattern group extending from the short side into the opening and connected to the protruding electrode of the semiconductor element, and each end (inner lead) extending from the other short side of the opening into the opening. And a fourth pattern group connected to the protruding electrode of the semiconductor element, wherein the first to fourth pattern groups are solders over a predetermined distance from each side of the opening except at least one of the first and second pattern groups. Coated with resist layer and the surface exposed from the opening of the opening portion and the semiconductor element substrate is enveloped by a sealing resin.

【0012】つまり、この発明においては、次の配線パ
ターンはソルダーレジスト層で被覆されず、封止樹脂で
被覆される。(1)第1および第2パターングループの
両方、又は(2)第1パターングループのみ、又は
(3)第2パターングループのみ。ソルダーレジスト層
を被覆しない部分は厚さをその分だけ薄くできる。さら
に、第3および第4パターングループはソルダーレジス
ト層で被覆されるので、封止樹脂で十分に包まれなくと
も露出することがない。なお、この発明は封止樹脂が流
動性樹脂を開口周縁および半導体素子に塗布して硬化さ
せたものであり、ソルダーレジスト層で被覆されない第
1および第2パターングループの少なくとも1グループ
は、各配線パターンが開口部の近傍で突起部を備え、そ
れによって流動性樹脂の流動を停止させることが好まし
い。また、テープ基板が前記配線パターンの一部を横切
ってテープ基板の幅方向に延びる細長いスリットをさら
に備え、スリットおよびその近傍がソルダーレジスト層
により両面から被覆されてもよい。このスリット部分に
おいてテープ基板の可撓性が向上する。
That is, in the present invention, the next wiring pattern is not covered with the solder resist layer but with the sealing resin. (1) Both the first and second pattern groups, or (2) only the first pattern group, or (3) only the second pattern group. The thickness of the portion not covered with the solder resist layer can be reduced accordingly. Furthermore, since the third and fourth pattern groups are covered with the solder resist layer, they are not exposed even if they are not sufficiently covered with the sealing resin. In the present invention, the sealing resin is a fluid resin applied to the periphery of the opening and the semiconductor element and cured, and at least one of the first and second pattern groups not covered with the solder resist layer is a wiring line. It is preferable that the pattern has a protrusion in the vicinity of the opening, thereby stopping the flow of the fluid resin. Further, the tape substrate may further include an elongated slit extending in the width direction of the tape substrate across a part of the wiring pattern, and the slit and its vicinity may be covered from both sides with a solder resist layer. The flexibility of the tape substrate is improved in this slit portion.

【0013】この発明のTCP半導体装置は次のような
工程により製造される。始めに、ウェハ処理工程が完了
した半導体素子、可撓性テープ上にインナーリードおよ
びアウターリードを有する配線パターンが形成されたテ
ープキャリア、樹脂封止のための樹脂などを用意する。
テープ基板は、たとえばリールに巻回されたTABテー
プである。
The TCP semiconductor device of the present invention is manufactured by the following steps. First, a semiconductor element for which a wafer processing step has been completed, a tape carrier in which a wiring pattern having inner leads and outer leads is formed on a flexible tape, a resin for resin sealing, and the like are prepared.
The tape substrate is, for example, a TAB tape wound around a reel.

【0014】テープキャリアは、ポリイミド樹脂などか
らなるテープの上に薄いCuなどの金属膜を接着などで
形成し、写真技術を用いて金属膜上に必要なパターンを
レジストにより形成した後、エッチングにより必要な配
線パターンを形成し、さらにその配線パターンのインナ
ーリードおよびアウターリードの表面にSnめっき処理
を施すことにより作ることができる。
The tape carrier is formed by forming a thin metal film such as Cu on a tape made of polyimide resin by adhesion, forming a necessary pattern on the metal film with a resist by using a photographic technique, and then performing etching. It can be produced by forming a necessary wiring pattern and then performing Sn plating on the surfaces of the inner leads and the outer leads of the wiring pattern.

【0015】続いて、インナーリードのリードボンディ
ング工程において、リールに巻かれた状態から、1個の
半導体素子に相当する分だけ順次供給されるテープキャ
リアの配線パターンの一端のインナーリードと、半導体
素子のバンプとの相対位置が一致するように、位置合わ
せを行う。
Then, in a lead bonding step of the inner lead, the inner lead at one end of the wiring pattern of the tape carrier, which is sequentially supplied by the amount corresponding to one semiconductor element from the state wound on the reel, and the semiconductor element. The alignment is performed so that the relative positions of the bumps and the bumps match.

【0016】そして、配線パターンのインナーリード
を、ボンディングツールにより略S字形状に変形させ、
半導体素子のバンプ上に打ち下ろし、たとえば熱圧着な
どの手法によりインナーリードとバンプとの接続(ボン
ディング)を行う。
Then, the inner leads of the wiring pattern are deformed into a substantially S shape by a bonding tool,
The semiconductor chip is bumped down and the inner leads and the bumps are connected (bonded) by a method such as thermocompression bonding.

【0017】次に、テープ基板の配線パターンの所望箇
所にソルダーレジストを印刷して配線パターンの露出部
分を電気的に保護し、その後、半導体のバンプと配線パ
ターンのインナーリードとのボンディング部分に、たと
えばエポキシ樹脂などの樹脂を封止樹脂としてポッティ
ング装置のディスペンサノズルから塗布する。
Next, a solder resist is printed on a desired portion of the wiring pattern on the tape substrate to electrically protect the exposed portion of the wiring pattern, and thereafter, a bonding portion between the semiconductor bump and the inner lead of the wiring pattern is For example, resin such as epoxy resin is applied as a sealing resin from a dispenser nozzle of a potting device.

【0018】最後に、最終的なTCP構造の半導体装置
としての電気的特性を検査し組み立て工程が完了する。
なお、この組み立て工程が完了した半導体装置は、リー
ルに巻回されたテープ状態で包装された後にユーザに対
して出荷される。
Finally, the electrical characteristics of the semiconductor device having the final TCP structure are inspected and the assembly process is completed.
It should be noted that the semiconductor device on which this assembly process is completed is packaged in a tape state wound on a reel and then shipped to the user.

【0019】その後、ユーザにおいては、たとえば図1
の鎖線17で囲む部分を切り取り、たとえば入力側のア
ウターリードをプリント配線基板の配線上にはんだ付け
し、また出力側のアウターリードを異方性導電シートな
どを介してLCDに接続し、たとえばノート型パーソナ
ルコンピュータなどのLCDを駆動するためのLCDド
ライバ、携帯電話機などのLCDコントローラなどとし
て用いることができる。
Thereafter, in the user, for example, FIG.
The portion surrounded by the chain line 17 is cut out, for example, the outer lead on the input side is soldered onto the wiring of the printed wiring board, and the outer lead on the output side is connected to the LCD via an anisotropic conductive sheet or the like, for example It can be used as an LCD driver for driving an LCD of a personal computer, an LCD controller of a mobile phone, and the like.

【0020】以下、図面に示す実施例に基づいてこの発
明を詳述する。なお、共通の構成要素には共通の符号を
付してその説明を省略している。
The present invention will be described in detail below with reference to the embodiments shown in the drawings. It should be noted that common components are denoted by common reference numerals and description thereof is omitted.

【0021】実施例1 図1は実施例1のTCP半導体装置の平面図、図3は図
1のA−A矢視断面図であり、図2と図4は従来のTC
P半導体装置の各対応図である。図1と図3において、
テープ基板、つまりテープキャリア30は、ポリイミド
樹脂製の可撓性基材6の表面に複数本の銅箔の配線パタ
ーン1を形成したものである。テープキャリア30の中
央部には1.5mm×18mmの矩形状の開口部12が
その短辺がテープキャリア30の長手方向に平行になる
ように形成されている。
Embodiment 1 FIG. 1 is a plan view of a TCP semiconductor device of Embodiment 1, FIG. 3 is a sectional view taken along the line AA of FIG. 1, and FIGS. 2 and 4 are conventional TCs.
It is each corresponding figure of P semiconductor device. 1 and 3,
The tape substrate, that is, the tape carrier 30, is formed by forming a plurality of copper foil wiring patterns 1 on the surface of a flexible base material 6 made of a polyimide resin. A rectangular opening 12 of 1.5 mm × 18 mm is formed in the central portion of the tape carrier 30 such that its short side is parallel to the longitudinal direction of the tape carrier 30.

【0022】1.5mm×1.8mm×0.65mmの
半導体素子8がテープキャリア30の裏面に設けられ、
半導体素子8の上面に設けられた複数の突起電極、つま
りバンプ7は開口部12を介してテープキャリア30の
表面に露出している。複数本の配線パターン1の内、第
1パターングループ1aは、8本の直線パターンからな
り、各端部つまりインナーリード5が開口部12の1つ
の長辺から開口部12の中へ延出して半導体素子8の1
方の長辺に配列されたバンプ7に接続される。
A semiconductor element 8 of 1.5 mm × 1.8 mm × 0.65 mm is provided on the back surface of the tape carrier 30,
A plurality of bump electrodes provided on the upper surface of the semiconductor element 8, that is, the bumps 7, are exposed on the surface of the tape carrier 30 through the openings 12. The first pattern group 1a of the plurality of wiring patterns 1 is composed of eight linear patterns, and each end portion, that is, the inner lead 5 extends from one long side of the opening 12 into the opening 12. 1 of semiconductor element 8
It is connected to the bumps 7 arranged on one of the longer sides.

【0023】また、第2パターングループ1bは、25
本の直線パターンからなり、各インナーリード5が開口
部12の他の長辺から開口部12の中へ延出して半導体
素子8の他方の長辺に配列されたバンプ7に接続され
る。
The second pattern group 1b has 25
Each of the inner leads 5 has a linear pattern and extends from the other long side of the opening 12 into the opening 12 and is connected to the bumps 7 arranged on the other long side of the semiconductor element 8.

【0024】第3パターングループ1cは、長さの異な
る2本のL字形パターンからなり、各インナーリード5
が開口部12の1つの短辺から開口部12の中へ延出し
て半導体素子8の1方の短辺に配列されたバンプ7に接
続される。
The third pattern group 1c consists of two L-shaped patterns having different lengths, and each inner lead 5
Are extended from one short side of the opening 12 into the opening 12 and are connected to the bumps 7 arranged on one short side of the semiconductor element 8.

【0025】第4パターングループ1dは、長さの異な
る2本のL字形パターンからなり、各インナーリード5
が開口部12の他の短辺から開口部12の中へ延出して
半導体素子8の他方の短辺に配列されたバンプ7に接続
される。
The fourth pattern group 1d is composed of two L-shaped patterns having different lengths, and each inner lead 5
From the other short side of the opening 12 into the opening 12 and are connected to the bumps 7 arranged on the other short side of the semiconductor element 8.

【0026】そして、第1および第2パターングループ
1a,1bを除いて、第3および第4パターングループ
1c,1dのみが開口部12の各短辺から所定距離にわ
たってソルダーレジスト層10で被覆される。さらに、
開口部12の周縁の樹脂領域14内および半導体素子8
の開口部12に露出する面が封止樹脂9によって包まれ
Except for the first and second pattern groups 1a and 1b, only the third and fourth pattern groups 1c and 1d are covered with the solder resist layer 10 over a predetermined distance from each short side of the opening 12. . further,
Inside the resin region 14 at the periphery of the opening 12 and the semiconductor element 8
The surface exposed in the opening 12 is covered with the sealing resin 9.

【0027】また、図1においてテープキャリア30の
幅方向に延びるスリット13は、その部分でテープキャ
リア30が屈曲し易いように設けられたものである。さ
らに、テープキャリア30の両縁部には、テープキャリ
ア30を搬送するためのスプロケットホール18がそれ
ぞれ一列に等間隔で穿孔されている。
Further, the slit 13 extending in the width direction of the tape carrier 30 in FIG. 1 is provided so that the tape carrier 30 can be easily bent at that portion. Further, sprocket holes 18 for transporting the tape carrier 30 are formed at both edges of the tape carrier 30 in a row at equal intervals.

【0028】従来のTCP半導体装置では図2と図4に
示されるように開口部12の周りの四辺をソルダーレジ
スト層10で被覆しており、半導体素子8そのものを被
覆する樹脂9がソルダーレジスト層10に重なるため、
TCP半導体装置の厚みを増す結果となっている。しか
し、実施例1では開口部12の周り四辺のうち長辺側二
辺にはソルダーレジスト層10を形成せずにこの長辺側
二辺の配線パターン露出部を樹脂9のみにより被覆する
ため、樹脂9の厚みはソルダーレジスト層10の厚みが
無い分だけ薄く仕上げることが出来る。
In the conventional TCP semiconductor device, as shown in FIGS. 2 and 4, four sides around the opening 12 are covered with the solder resist layer 10, and the resin 9 covering the semiconductor element 8 itself is covered with the solder resist layer. Because it overlaps 10,
As a result, the thickness of the TCP semiconductor device is increased. However, in Example 1, the solder resist layer 10 is not formed on the two long sides of the four sides around the opening 12, and the wiring pattern exposed portions on the two long sides are covered only with the resin 9. The thickness of the resin 9 can be made thin because the solder resist layer 10 has no thickness.

【0029】実施例2 図5と図6は予め周り四辺の内、長辺側二辺の第1およ
び第2パターングループ1a,1bの内のどちらか一方
を省き半導体素子8を含めて樹脂9により被覆してい
る。その他の構成は実施例1と同等である。この実施例
は開口部12の長辺側二辺のいずれかで樹脂厚みや樹脂
領域の規制を受ける用途に使用される。
Embodiment 2 In FIGS. 5 and 6, one of the first and second pattern groups 1a and 1b on the two long sides of the surrounding four sides is omitted in advance and the resin 9 including the semiconductor element 8 is omitted. It is covered by. Other configurations are the same as those in the first embodiment. This embodiment is used for applications where the resin thickness or the resin region is restricted on either of the two long sides of the opening 12.

【0030】なお、樹脂9は液状のときにフィラーを増
量しその流動性を抑制することができる。樹脂領域が大
きくなると小型化に反するので塗布した位置から200
μm以内に拡がりを押さえることが好ましい。
When the resin 9 is in a liquid state, the amount of the filler can be increased to suppress the fluidity of the filler. If the resin area becomes large, it is against size reduction.
It is preferable to suppress the spread within μm.

【0031】実施例3 この実施例は、図7に示すように、実施例1(図1)の
パターングループ1b,1c,1dをそれぞれ、パター
ングループ1e,1f,1gで置換したものである。そ
して、開口部12の近傍においてパターングループ1
f,1gのみをソルダーレジスト層10で被覆し、その
上から実施例1と同様に封止樹脂9で被覆している(そ
の他の構成は実施例1と同等である)。これは、パター
ングループ1f,1gがテープキャリア30の幅方向に
走る部分を有するので、その部分によって樹脂9のテー
プキャリア30の長手方向への拡散性が低下し、樹脂9
による被覆が困難になるためである。従って、この実施
例ではその部分がソルダーレジスト層で被覆されるの
で、樹脂9の塗布領域を小さくすることが可能となる。
Embodiment 3 In this embodiment, as shown in FIG. 7, the pattern groups 1b, 1c and 1d of the embodiment 1 (FIG. 1) are replaced with pattern groups 1e, 1f and 1g, respectively. Then, in the vicinity of the opening 12, the pattern group 1
Only f and 1 g are coated with the solder resist layer 10, and the sealing resin 9 is coated thereon in the same manner as in Example 1 (other configurations are the same as those in Example 1). This is because the pattern groups 1f and 1g have a portion that runs in the width direction of the tape carrier 30, so that the diffusion of the resin 9 in the longitudinal direction of the tape carrier 30 is reduced by that portion, and the resin 9
This makes it difficult to cover with. Therefore, in this embodiment, that portion is covered with the solder resist layer, so that the application area of the resin 9 can be reduced.

【0032】実施例4 この実施例は図8に示すように、実施例3(図7)に対
してテープキャリア30に幅方向のスリット11を追加
し、開口部12の周縁からパターングループ1e,1
f,1gおよびスリット11にかけてソルダーレジスト
層10で被覆したものである。ここで、スリット11は
裏面もソルダーレジスト層で被覆されている。その他の
構成は実施例3と同等である。
Example 4 In this example, as shown in FIG. 8, a slit 11 in the width direction is added to the tape carrier 30 in comparison with Example 3 (FIG. 7), and pattern groups 1e, 1
f, 1 g and the slit 11 are covered with the solder resist layer 10. Here, the back surface of the slit 11 is also covered with a solder resist layer. Other configurations are the same as those in the third embodiment.

【0033】なお、実施例1〜4において、ソルダーレ
ジスト層10で被覆せず、封止樹脂9のみで被覆する配
線パターン1は、ソルダーレジスト層10が存在しない
ため、封止樹脂9の塗布時にその塗布領域が規定領域か
らはみ出すという不都合が生じることがある。この不都
合を確実に防止するためには、対応する配線パターン1
に図9に示すような突起部20を設ける。これによって
矢印Y方向に流れる液状樹脂の流れが突起部20によっ
て堰き止められるので、塗布領域を規定線19内にとど
めることができる。
In Examples 1 to 4, the wiring pattern 1 which is not covered with the solder resist layer 10 but is covered only with the sealing resin 9 does not have the solder resist layer 10. There may be a problem that the application area is out of the defined area. In order to reliably prevent this inconvenience, the corresponding wiring pattern 1
Is provided with a protrusion 20 as shown in FIG. As a result, the flow of the liquid resin flowing in the direction of the arrow Y is blocked by the protrusion 20, so that the application region can be kept within the regulation line 19.

【0034】図10は図9の要部詳細図であり、幅aを
有する配線パターン1が距離aを隔てて配置されると
き、三角形状の突起部20の突出長さをa/2とし、隣
接する配線パターン間では突起部20が配線パターン1
の長手方向に距離Lだけ互いにずらせて設けられること
を示している。なお、図9,図10では、突起部20は
三角形状としているが、四角形状やその他の形状であっ
てもよい。この発明によりTCP半導体装置のインナー
リードの露出等による外観不良が皆無となり、安定した
生産ができるようになった。
FIG. 10 is a detailed view of an essential part of FIG. 9, and when the wiring patterns 1 having the width a are arranged at a distance a, the protrusion length of the triangular protrusion 20 is set to a / 2, Between the adjacent wiring patterns, the protrusion 20 has the wiring pattern 1
It is shown that they are provided so as to be offset from each other by a distance L in the longitudinal direction. 9 and 10, the protrusion 20 has a triangular shape, but may have a quadrangular shape or another shape. According to the present invention, there is no appearance defect due to the exposure of the inner leads of the TCP semiconductor device and stable production can be achieved.

【0035】[0035]

【発明の効果】この発明によれば、ソルダーレジストの
一部を除去することができるので、装置の小型化、薄型
化が可能となる。
According to the present invention, since a part of the solder resist can be removed, the device can be made smaller and thinner.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明による実施例1のTCP半導体装置の
平面図である。
FIG. 1 is a plan view of a TCP semiconductor device according to a first embodiment of the present invention.

【図2】従来のTCP半導体装置の平面図を示す。FIG. 2 shows a plan view of a conventional TCP semiconductor device.

【図3】図1のA−A矢視断面図である。3 is a sectional view taken along the line AA of FIG.

【図4】図2のA−A矢視断面図である。4 is a cross-sectional view taken along the line AA of FIG.

【図5】この発明による実施例2のTCP半導体装置の
一例を示す平面図である。
FIG. 5 is a plan view showing an example of a TCP semiconductor device according to a second embodiment of the present invention.

【図6】この発明による実施例2のTCP半導体装置の
他の例を示す平面図である。
FIG. 6 is a plan view showing another example of the TCP semiconductor device according to the second embodiment of the present invention.

【図7】この発明による実施例3のTCP半導体装置の
平面図である。
FIG. 7 is a plan view of a TCP semiconductor device according to a third embodiment of the present invention.

【図8】この発明による実施例4のTCP半導体装置の
平面図である。
FIG. 8 is a plan view of a TCP semiconductor device according to a fourth embodiment of the present invention.

【図9】この発明によるTCP半導体装置の配線パター
ンの平面図である。
FIG. 9 is a plan view of a wiring pattern of a TCP semiconductor device according to the present invention.

【図10】図9の要部拡大図である。10 is an enlarged view of a main part of FIG.

【符号の説明】[Explanation of symbols]

1 配線パターン 5 インナーリード 6 基材 7 バンブ 8 半導体素子 9 樹脂 10 ソルダーレジスト層 11 スリット 12 開口部 13 スリット 14 樹脂領域 17 ユーザー使用領域 18 スプロケットホール 19 規定線 20 突起部 1 wiring pattern 5 Inner lead 6 base material 7 Bumbu 8 Semiconductor elements 9 resin 10 Solder resist layer 11 slits 12 openings 13 slits 14 Resin area 17 User Area 18 Sprocket Hall 19 Normal line 20 protrusions

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平4−372145(JP,A) 特開 平10−270504(JP,A) 特開 平7−297233(JP,A) 特開 平11−265911(JP,A) 登録実用新案3010738(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01L 21/60 H01L 23/12 H01L 23/29 H01L 23/31 ─────────────────────────────────────────────────── --- Continuation of the front page (56) References JP-A-4-372145 (JP, A) JP-A-10-270504 (JP, A) JP-A-7-297233 (JP, A) JP-A-11- 265911 (JP, A) Registered utility model 3010738 (JP, U) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 21/60 H01L 23/12 H01L 23/29 H01L 23/31

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 矩形状の開口部を有する可撓性のテープ
基板と、基板表面に設けられた複数本の配線パターン
と、基板裏面に設けられ開口部から基板表面に露出する
複数の突起電極を有する半導体素子とを備え、開口部は
その短辺がテープ基板の長手方向と平行になるように穿
孔され、前記複数本の配線パターンは、各端部が開口部
の1つの長辺から開口部の中へ延出して半導体素子の突
起電極に接続される第1パターングループと、各端部が
開口部の他の長辺から開口部の中へ延出して半導体素子
の突起電極に接続される第2パターングループと、各端
部が開口部の1つの短辺から開口部の中へ延出して半導
体素子の突起電極に接続される第3パターングループ
と、各端部が開口部の他の短辺から開口部の中へ延出し
て半導体素子の突起電極に接続される第4パターングル
ープとからなり、第1〜第4パターングループが第1お
よび第2パターングループの少なくとも1グループを除
いて開口部の各辺から所定距離にわたってソルダーレジ
スト層で被覆され、基板の開口部周縁および半導体素子
の開口部に露出する面が封止樹脂によって包まれてなる
TCP半導体装置。
1. A flexible tape substrate having a rectangular opening, a plurality of wiring patterns provided on the front surface of the substrate, and a plurality of protruding electrodes provided on the back surface of the substrate and exposed from the opening to the front surface of the substrate. And a semiconductor element having a plurality of wiring patterns, wherein each of the plurality of wiring patterns has an end opening from one long side of the opening. A first pattern group that extends into the opening and is connected to the protruding electrode of the semiconductor element, and each end portion extends from the other long side of the opening into the opening and is connected to the protruding electrode of the semiconductor element. A second pattern group, each end of which extends from one short side of the opening into the opening and is connected to the protruding electrode of the semiconductor element; The protruding electrode of the semiconductor element by extending from the short side of the And a fourth pattern group connected to the first to fourth pattern groups are covered with a solder resist layer over a predetermined distance from each side of the opening except at least one group of the first and second pattern groups, A TCP semiconductor device in which the periphery of the opening of the substrate and the surface exposed to the opening of the semiconductor element are wrapped with a sealing resin.
【請求項2】 封止樹脂が流動性樹脂を開口周縁および
半導体素子に塗布して硬化させたものであり、ソルダー
レジスト層で被覆されない第1および第2パターングル
ープの少なくとも1グループは、各配線パターンが開口
部の近傍で突起部を備え、それによって流動性樹脂の流
動を停止させる請求項1記載のTCP半導体装置。
2. A sealing resin is obtained by applying a fluid resin to an opening periphery and a semiconductor element and curing the resin, and at least one of the first and second pattern groups which is not covered with a solder resist layer has each wiring. The TCP semiconductor device according to claim 1, wherein the pattern has a protrusion in the vicinity of the opening, thereby stopping the flow of the fluid resin.
【請求項3】 テープ基板が前記配線パターンの一部を
横切ってテープ基板の幅方向に延びる細長いスリットを
さらに備え、スリットおよびその近傍がソルダーレジス
ト層により両面から被覆されてなる請求項1記載のTC
P半導体装置。
3. The tape substrate according to claim 1, further comprising an elongated slit extending in the width direction of the tape substrate across a part of the wiring pattern, and the slit and its vicinity are covered with a solder resist layer from both sides. TC
P semiconductor device.
JP37045499A 1999-12-27 1999-12-27 TCP semiconductor device Expired - Fee Related JP3425917B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP37045499A JP3425917B2 (en) 1999-12-27 1999-12-27 TCP semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37045499A JP3425917B2 (en) 1999-12-27 1999-12-27 TCP semiconductor device

Publications (2)

Publication Number Publication Date
JP2001185579A JP2001185579A (en) 2001-07-06
JP3425917B2 true JP3425917B2 (en) 2003-07-14

Family

ID=18496954

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37045499A Expired - Fee Related JP3425917B2 (en) 1999-12-27 1999-12-27 TCP semiconductor device

Country Status (1)

Country Link
JP (1) JP3425917B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060080756A (en) * 2005-01-06 2006-07-11 삼성전자주식회사 Signal transfer film, display apparatus having the same and method of fabricating the same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3010738U (en) 1994-10-31 1995-05-09 富士ミクロ工業株式会社 Bendable TAB tape

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3010738U (en) 1994-10-31 1995-05-09 富士ミクロ工業株式会社 Bendable TAB tape

Also Published As

Publication number Publication date
JP2001185579A (en) 2001-07-06

Similar Documents

Publication Publication Date Title
US6593648B2 (en) Semiconductor device and method of making the same, circuit board and electronic equipment
KR100793468B1 (en) Semiconductor device and manufacturing method thereof, and liquid crystal module and semiconductor module having the same
US6740966B2 (en) Semi-conductor apparatus, a method of fabrication of the same, and a reinforcing tape used in fabrication of the same
US6617236B2 (en) Fabrication method of wiring substrate for mounting semiconductor element and semiconductor device
KR100399379B1 (en) Semiconductor device and process for manufacturing the same, liquid crystal module and process for mounting the same
JP2001291739A (en) Semiconductor device and liquid crystal module using the same
JP3564970B2 (en) Tape carrier and tape carrier device using the same
JP3569025B2 (en) Semiconductor device and electronic device using the same
JP2005079581A (en) Tape substrate, semiconductor chip package using tape substrate, and lcd device using semiconductor chip package
JP3425917B2 (en) TCP semiconductor device
KR20020065705A (en) Tape circuit substrate and manufacturing method thereof and semiconductor chip package using thereof
KR100196119B1 (en) Semiconductor device and manufacturing method thereof and electron device
JPH11191574A (en) Semiconductor device
WO2000048243A1 (en) Flexible printed-circuit substrate, film carrier, semiconductor device on tape, semiconductor device, method of semiconductor manufacture, circuit susbstrate, and electronic device
JPH06177315A (en) Multi-layered lead frame
JP3624792B2 (en) Flexible wiring board, film carrier, tape-like semiconductor device, semiconductor device and manufacturing method thereof, circuit board, and electronic device
EP0526147B1 (en) Film-carrier type semiconductor device and process for fabricating the same
JPH1050882A (en) Chip carrier and device and method for manufacturing the same
JP2006253165A (en) Semiconductor device and its manufacturing process
JP3567227B2 (en) Semiconductor integrated circuit device
JP2661280B2 (en) Tape carrier structure
JPH01135050A (en) Semiconductor device
JPH11145180A (en) Electronic component and manufacture of the same
JPH1098073A (en) Semiconductor integrated circuit device and manufacturing method thereof
JPH05190593A (en) Tape carrier type semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080509

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090509

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees