JP3422446B2 - Semiconductor device manufacturing method - Google Patents

Semiconductor device manufacturing method

Info

Publication number
JP3422446B2
JP3422446B2 JP4756695A JP4756695A JP3422446B2 JP 3422446 B2 JP3422446 B2 JP 3422446B2 JP 4756695 A JP4756695 A JP 4756695A JP 4756695 A JP4756695 A JP 4756695A JP 3422446 B2 JP3422446 B2 JP 3422446B2
Authority
JP
Japan
Prior art keywords
semiconductor element
substrate
resin
resin composition
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4756695A
Other languages
Japanese (ja)
Other versions
JPH08250548A (en
Inventor
伸也 秋月
誠 桑村
和弘 池村
喬 福島
伸一朗 首藤
達志 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nitto Denko Corp
Original Assignee
Nitto Denko Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nitto Denko Corp filed Critical Nitto Denko Corp
Priority to JP4756695A priority Critical patent/JP3422446B2/en
Publication of JPH08250548A publication Critical patent/JPH08250548A/en
Application granted granted Critical
Publication of JP3422446B2 publication Critical patent/JP3422446B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】この発明は、半導体素子をフェー
スダウン構造でマザーボード、あるいはドーターボード
に実装する方式による半導体装置の製法に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device by mounting a semiconductor element on a mother board or a daughter board in a face-down structure.

【0002】[0002]

【従来の技術】最近の半導体デバイスの性能向上に伴う
要求として、半導体素子をフェースダウン構造で、配線
回路が形成されたマザーボード、あるいはドーターボー
ドに実装される方法(フリップチップ方式、ダイレクト
チップアタッチ方式等)が注目されている。これは、従
来から用いられている方式、例えば、半導体素子から金
ワイヤーでリードフレーム上にコンタクトをとりパッケ
ージングされた形態でマザーボード、あるいはドーター
ボードに実装する方法では、配線による情報伝達の遅
れ、クロストークによる情報伝達エラー等が生ずるとい
う問題が発生していることに起因する。
2. Description of the Related Art As a recent demand for improving the performance of semiconductor devices, a method of mounting a semiconductor element in a face-down structure on a motherboard on which wiring circuits are formed or on a daughter board (flip chip method, direct chip attach method) Etc.) is receiving attention. This is a conventionally used method, for example, in the method of mounting on a mother board or a daughter board in a form in which a semiconductor element is contacted on a lead frame with a gold wire and packaged, delay of information transmission by wiring, This is due to the problem that an information transmission error or the like due to crosstalk occurs.

【0003】[0003]

【発明が解決しようとする課題】一方、上記フリップチ
ップ方式、ダイレクトチップアタッチ方式においては、
互いの線膨脹係数が異なる半導体素子とボードをダイレ
クトに電気接続を行うことから、接続部分の信頼性が問
題となっている。この対策としては、半導体素子とボー
ドとの空隙に液状樹脂材料を注入し硬化させて樹脂硬化
体を形成し、電気接続部に集中する応力を上記樹脂硬化
体にも分散させることにより接続信頼性を向上させる方
法が採られている。しかしながら、上記液状樹脂材料
は、超低温(−40℃)での保管が必要であることに加
えて、上記半導体素子とボードとの空隙への注入におい
ては注射器で行う必要があり、注入ポジション、注入量
コントロールが困難である等の問題を抱えている。さら
に、上記液状樹脂材料においては、耐湿信頼性に優れた
エポキシ樹脂および硬化剤であるフェノール樹脂系の材
料を選択する場合には希釈剤を用いなければ使用するこ
とができず、この場合には上記注入部分である空隙にボ
イドが発生するという問題が生ずる。
On the other hand, in the above flip chip system and direct chip attach system,
Since the semiconductor element and the board having different linear expansion coefficients are directly electrically connected to each other, the reliability of the connecting portion becomes a problem. As a countermeasure against this, a liquid resin material is injected into the gap between the semiconductor element and the board and cured to form a resin cured body, and the stress concentrated in the electrical connection is also dispersed in the resin cured body to improve connection reliability. Have been adopted. However, the liquid resin material needs to be stored at an ultralow temperature (−40 ° C.) and, in addition, it needs to be injected with a syringe for injection into the gap between the semiconductor element and the board. There are problems such as difficulty in controlling the amount. Further, in the above liquid resin material, when selecting an epoxy resin excellent in moisture resistance reliability and a phenol resin-based material which is a curing agent, it cannot be used unless a diluent is used. There is a problem that voids are generated in the voids that are the injection portions.

【0004】この発明は、このような事情に鑑みなされ
たもので、耐湿信頼性に優れた常温で固体のエポキシ樹
脂系封止材料を用い、樹脂封止作業が容易となる半導体
装置の製法の提供をその目的とする。
The present invention has been made in view of the above circumstances, and is a method of manufacturing a semiconductor device using an epoxy resin-based encapsulating material which is solid at room temperature and which is excellent in moisture resistance reliability and which facilitates resin encapsulation work. The purpose is to provide.

【0005】[0005]

【課題を解決するための手段】上記の目的を達成するた
め、この発明の半導体装置の製法は、配線回路基板の配
線電極に、半田を介して半導体素子の電極部を当接して
加熱することにより基板に半導体素子を搭載し、つい
で、常温で固体の封止用樹脂組成物(A)を上記基板の
素子搭載面に載置して加熱溶融することにより、上記基
板と半導体素子との空隙に、上記溶融状態の封止用樹脂
組成物を充填・硬化させて上記基板と半導体素子との空
隙を樹脂封止するという構成をとる。 (A)下記の(a)〜(c)成分を含有し、上記(c)
成分の含有割合が封止用樹脂組成物全体の50〜90重
量%の範囲に設定された封止用樹脂組成物。 (a)エポキシ樹脂。 (b)ノボラック型フェノール樹脂。 (c)最大粒径が30μm以下に設定されたシリカ粉
末。
In order to achieve the above object, a method of manufacturing a semiconductor device of the present invention is to heat an electrode portion of a semiconductor element by contacting a wiring electrode of a wiring circuit board with a solder. A semiconductor element is mounted on the substrate by the above method, and then the resin composition for encapsulation (A), which is solid at room temperature, is placed on the element mounting surface of the substrate and melted by heating to form a gap between the substrate and the semiconductor element. In addition, the resin composition for encapsulation in the molten state is filled and cured to seal the gap between the substrate and the semiconductor element with resin. (A) contains the following components (a) to (c),
The encapsulating resin composition in which the content ratio of the components is set in the range of 50 to 90% by weight based on the entire encapsulating resin composition. (A) Epoxy resin. (B) A novolac type phenolic resin. (C) A silica powder having a maximum particle size of 30 μm or less.

【0006】[0006]

【作用】すなわち、この発明は、基板上に半田を介して
半導体素子を直接搭載し、この基板と半導体素子との空
隙に、常温で固体の封止用樹脂組成物(A)を、加熱溶
融して溶融状態にし、これを充填・硬化させて上記基板
と半導体素子との空隙を樹脂封止する。このように、常
温で固体の封止用樹脂組成物(A)を加熱溶融して基板
と半導体素子の空隙に毛管現象を利用して充填すること
から、充填作業が容易であり、また、固体の樹脂材料を
用いることからその保管が容易である。しかも、上記封
止用樹脂組成物(A)のシリカ粉末として、最大粒径が
30μm以下に設定されたものを用いることにより、上
記空隙内への充填がボイド等が生じず良好に行われる。
そして、このような製法において、上記封止用樹脂組成
物(A)中のエポキシ樹脂として、特に前記特定の構造
を有するビフェニル型のエポキシ樹脂等を用いること
が、溶融状態での粘度が低いため、毛管現象による充填
を容易にする点から好ましい。
That is, according to the present invention, a semiconductor element is directly mounted on a substrate via solder, and a resin composition for encapsulation (A), which is solid at room temperature, is heated and melted in a space between the substrate and the semiconductor element. Then, it is made to be in a molten state, and this is filled and cured to seal the gap between the substrate and the semiconductor element with a resin. As described above, since the encapsulating resin composition (A) that is solid at room temperature is heated and melted to fill the gap between the substrate and the semiconductor element by utilizing the capillary phenomenon, the filling operation is easy, and the solid It is easy to store the resin material because it is used. Moreover, by using the silica powder of the encapsulating resin composition (A) with the maximum particle size set to 30 μm or less, the voids and the like can be favorably filled without filling voids.
In such a manufacturing method, it is particularly preferable to use, as the epoxy resin in the encapsulating resin composition (A), a biphenyl type epoxy resin or the like having the specific structure because the viscosity in the molten state is low. It is preferable because it facilitates filling by capillary action.

【0007】つぎに、この発明を詳しく説明する。Next, the present invention will be described in detail.

【0008】この発明の半導体装置の製法で用いられる
封止用樹脂組成物(A)は、エポキシ樹脂(a成分)
と、ノボラック型フェノール樹脂(b成分)と、特定の
シリカ粉末(c成分)とを用いて得られるものであり、
常温で固体を示し、粉末を打錠等することにより各種形
状に形成されたペレットとして供される。なお、上記常
温とは、具体的に、20〜50℃の範囲をいう。
The encapsulating resin composition (A) used in the semiconductor device manufacturing method of the present invention is an epoxy resin (a component).
And a novolac-type phenol resin (component b) and a specific silica powder (component c),
It is solid at room temperature and is used as pellets formed into various shapes by compressing powder. In addition, the said normal temperature specifically means the range of 20-50 degreeC.

【0009】上記エポキシ樹脂(a成分)は、常温で固
体であれば特に限定するものではなく従来公知のものが
用いられ、さらには溶融粘度の低いものを用いることが
好ましい。特に好ましくは、低溶融粘度という観点か
ら、具体的に、下記の一般式(1),式(2),式
(3)で表される構造のエポキシ樹脂があげられる。こ
れらは単独でもしくは2種以上併せて用いられる。
The epoxy resin (component a) is not particularly limited as long as it is solid at room temperature, and conventionally known ones are used, and further, those having a low melt viscosity are preferably used. Particularly preferred is an epoxy resin having a structure represented by the following general formula (1), formula (2) or formula (3), from the viewpoint of low melt viscosity. These may be used alone or in combination of two or more.

【0010】[0010]

【化4】 [Chemical 4]

【0011】[0011]

【化5】 [Chemical 5]

【0012】[0012]

【化6】 [Chemical 6]

【0013】上記式(1)〜(3)で表される構造のエ
ポキシ樹脂において、特にエポキシ当量150〜230
g/eqで、融点60〜160℃のものを用いることが
好ましい。
In the epoxy resin having the structure represented by the above formulas (1) to (3), the epoxy equivalent of 150 to 230 is particularly preferable.
It is preferable to use one having a melting point of 60 to 160 ° C. in g / eq.

【0014】上記エポキシ樹脂(a成分)とともに用い
られるノボラック型フェノール樹脂(b成分)は、特に
限定するものではなく通常用いられているものが用いら
れ、特に低粘度のものを用いることが好ましい。なかで
も、水酸基当量が80〜120g/eqで、軟化点が8
0℃以下のものを用いることが好ましい。より好ましく
は、水酸基当量90〜110g/eqで、軟化点50〜
70℃である。特に好ましくは水酸基当量100〜11
0g/eqで、軟化点55〜65℃である。
The novolac type phenolic resin (component b) used together with the epoxy resin (component a) is not particularly limited, and a commonly used one is used, and it is particularly preferable to use one having a low viscosity. Among them, the hydroxyl equivalent is 80 to 120 g / eq and the softening point is 8
It is preferable to use one having a temperature of 0 ° C. or lower. More preferably, the hydroxyl equivalent is 90 to 110 g / eq and the softening point is 50 to
It is 70 ° C. Particularly preferably, the hydroxyl equivalent is 100 to 11.
It has a softening point of 55 to 65 ° C. at 0 g / eq.

【0015】上記エポキシ樹脂(a成分)とノボラック
型フェノール樹脂(b成分)の配合割合は、エポキシ樹
脂中のエポキシ基1当量に対してノボラック型フェノー
ル樹脂中の水酸基当量を0.5〜1.6の範囲に設定す
ることが好ましい。より好ましくは0.8〜1.2の範
囲に設定することである。
The mixing ratio of the epoxy resin (a component) and the novolac type phenol resin (b component) is such that the hydroxyl group equivalent in the novolac type phenol resin is 0.5 to 1 to 1 equivalent of the epoxy group in the epoxy resin. It is preferable to set it in the range of 6. More preferably, it is set in the range of 0.8 to 1.2.

【0016】上記a成分およびb成分とともに用いられ
る特定のシリカ粉末(c成分)は、溶融シリカ粉末であ
っても破砕状シリカ粉末であってもよく、特に球状シリ
カを用いることが好ましい。そして、上記シリカ粉末
(c成分)としては、平均粒径が0.1〜25μmのも
のを用いることが好ましく、特に好ましくは0.5〜2
0μmである。さらに、最大粒径が30μm以下のもの
を用いる必要がある。特に好ましくは最大粒径が1〜2
5μmである。すなわち、最大粒径が30μmを超える
と、基板と半導体素子間〔封止用樹脂組成物(A)を用
いて樹脂封止される空隙〕の充填が不可能になる場合が
あるからである。また、このような観点から、このシリ
カ粉末(c成分)の最大粒径は、基板と半導体素子間
〔封止用樹脂組成物(A)を用いて樹脂封止される空
隙〕の距離の1/2以下に設定することが好ましい。よ
り好ましくは1/10〜1/3である。すなわち、最大
粒径を1/2以下に設定することにより、上記基板と半
導体素子間への溶融状態の封止用樹脂組成物(A)の充
填が、ボイド等が生じず良好になされるようになるから
である。
The specific silica powder (component c) used together with the components a and b may be fused silica powder or crushed silica powder, and spherical silica is particularly preferably used. The silica powder (component c) having an average particle size of 0.1 to 25 μm is preferably used, and particularly preferably 0.5 to 2
It is 0 μm. Furthermore, it is necessary to use a material having a maximum particle size of 30 μm or less. Particularly preferably, the maximum particle size is 1-2.
It is 5 μm. That is, if the maximum particle size exceeds 30 μm, it may not be possible to fill the space between the substrate and the semiconductor element [voids sealed with the resin composition for sealing (A)]. From this point of view, the maximum particle size of the silica powder (component (c)) is 1 of the distance between the substrate and the semiconductor element [void sealed with the resin composition for sealing (A)]. It is preferably set to / 2 or less. It is more preferably 1/10 to 1/3. That is, by setting the maximum particle size to ½ or less, it is possible to satisfactorily fill the molten resin composition for encapsulation (A) between the substrate and the semiconductor element without causing voids or the like. Because.

【0017】上記特定のシリカ粉末(c成分)の含有量
は、封止用樹脂組成物(A)全体の50〜90重量%
(以下「%」と略す)の範囲に設定する必要がある。特
に好ましくは55〜75%である。すなわち、シリカ粉
末(c成分)の含有量が50%未満では、封止用樹脂硬
化物の特性、特に線膨張係数が大きくなり、このため、
半導体素子と上記係数との差が大きくなって、樹脂硬化
物や半導体素子にクラック等の欠陥を発生させる。ま
た、90%を超えると、封止用樹脂の溶融粘度が高くな
ることから充填性が悪くなるからである。
The content of the above specific silica powder (component (c)) is 50 to 90% by weight of the whole encapsulating resin composition (A).
It is necessary to set it in the range (hereinafter abbreviated as “%”). Particularly preferably, it is 55 to 75%. That is, when the content of the silica powder (component c) is less than 50%, the characteristics of the cured resin for encapsulation, particularly the linear expansion coefficient, becomes large.
The difference between the semiconductor element and the above coefficient becomes large, causing defects such as cracks in the resin cured product or the semiconductor element. On the other hand, if it exceeds 90%, the melt viscosity of the encapsulating resin becomes high and the filling property becomes poor.

【0018】この発明に用いられる封止用樹脂組成物
(A)には、上記a〜c成分以外に、必要に応じて、シ
リコーン化合物(側鎖エチレングライコールタイプジメ
チルシロキサン等)等の低応力化剤、難燃剤、ポリエチ
レン、カルナバ等のワックス、シランカップリング剤
(γ−グリシドキシプロピルトリメトキシシラン等)等
のカップリング剤等を適宜に配合してもよい。
In the encapsulating resin composition (A) used in the present invention, a low stress such as a silicone compound (a side chain ethyleneglycol type dimethylsiloxane, etc.) may be added, if necessary, in addition to the components a to c. An agent, a flame retardant, a wax such as polyethylene or carnauba, a coupling agent such as a silane coupling agent (γ-glycidoxypropyltrimethoxysilane), or the like may be appropriately mixed.

【0019】上記難燃剤としては、ブロム化エポキシ樹
脂等があげられ、これに三酸化二アンチモン等の難燃助
剤等が用いられる。
Examples of the flame retardant include a brominated epoxy resin and the like, and a flame retardant aid such as diantimony trioxide is used.

【0020】この発明に用いられる封止用樹脂組成物
(A)は、例えばつぎのようにして得られる。すなわ
ち、前記a成分およびb成分を混合溶融し、これに上記
c成分および必要に応じて他の添加剤を配合し混合す
る。この後、反応性調整のための触媒を加えて均一系と
した後、パレット上に受入れし、これを冷却後粉砕して
所望の形状に打錠してペレット化することにより得られ
る。
The encapsulating resin composition (A) used in the present invention is obtained, for example, as follows. That is, the a-component and the b-component are mixed and melted, and the above-mentioned c-component and, if necessary, other additives are mixed and mixed. After that, a catalyst for reactivity adjustment is added to make a uniform system, which is then received on a pallet, cooled, crushed, tableted into a desired shape and pelletized.

【0021】上記反応性調整のために配合される触媒と
しては、特に限定するものではなく従来から硬化促進剤
として用いられるものがあげられる。例えば、トリフェ
ニルホスフィン、テトラフェニルホスフェート、テトラ
フェニルボレート、2−メチルイミダゾール等があげら
れる。
The catalyst compounded for adjusting the reactivity is not particularly limited, and examples thereof include those conventionally used as a curing accelerator. Examples thereof include triphenylphosphine, tetraphenylphosphate, tetraphenylborate, 2-methylimidazole and the like.

【0022】上記各成分の混合およびペレットの作製方
法については上記方法に限定するものではなく、例え
ば、上記混合においては、2軸ロール、3軸ロール等を
用いることも可能である。また、上記ペレットの作製方
法についても、注型法、シート状にした後打ち抜き等の
方法を用いることができる。
The method of mixing the above components and the method of producing pellets is not limited to the above method. For example, a biaxial roll or a triaxial roll can be used in the mixing. Further, as a method for producing the pellets, a casting method, a sheet-like post-punching method, or the like can be used.

【0023】上記ペレットの形状については、特に限定
するものではなく、立方体、円柱、図1に示すような、
くさび形状(略L字状)のペレット1等、その目的、基
板および半導体素子の大きさ形状等に応じて適宜に設定
される。特に好適なのは、基板への載置および位置決め
が容易で、加熱溶融することにより毛管現象を利用して
充填が容易になされる、図1に示すくさび形状のペレッ
ト1である。
The shape of the pellets is not particularly limited, and it may be a cube, a cylinder, or the like as shown in FIG.
The wedge-shaped (substantially L-shaped) pellets 1 and the like are appropriately set according to the purpose, the size and shape of the substrate and the semiconductor element, and the like. Particularly preferable is the wedge-shaped pellet 1 shown in FIG. 1, which can be easily placed and positioned on the substrate and can be easily filled by utilizing the capillary phenomenon by heating and melting.

【0024】この発明では、例えば、半導体装置をつぎ
のようにして製造する。すなわち、、図2に示すよう
に、片面に配線回路が形成された基板2上の配線電極3
に、半田4を介して、半導体素子5の下面に形成された
金属製(金、ニッケル−金の合金等)の電極(バンプ)
7を当接させる。ついで、加熱溶融することにより上記
半田4を溶融して半導体素子5と基板2とを接合する。
ついで、図3に示すように、上記半導体素子5が搭載さ
れた基板2の素子搭載面上に、くさび形状のペレット1
を、その中央凹部(直角部分)が半導体素子5のエッジ
部と合致するよう載置する。そして、全体を加熱してペ
レット1を溶融し、溶融状態にして、毛管現象を利用し
て半導体素子5と基板2との空隙内に、溶融状態の封止
用樹脂組成物(A)を充填し、硬化させることにより空
隙を樹脂封止する。このようにして、図4に示すよう
な、半導体装置を製造する。図4において、6は封止用
樹脂組成物(A)を用いて封止することにより形成され
た封止樹脂層である。
In the present invention, for example, a semiconductor device is manufactured as follows. That is, as shown in FIG. 2, the wiring electrode 3 on the substrate 2 having the wiring circuit formed on one surface thereof.
, Electrodes (bumps) made of metal (gold, nickel-gold alloy, etc.) formed on the lower surface of the semiconductor element 5 via the solder 4.
Abut 7. Then, the solder 4 is melted by heating and melting, and the semiconductor element 5 and the substrate 2 are joined.
Then, as shown in FIG. 3, a wedge-shaped pellet 1 is formed on the device mounting surface of the substrate 2 on which the semiconductor device 5 is mounted.
Is placed so that its central recessed portion (right-angled portion) is aligned with the edge portion of the semiconductor element 5. Then, the whole is heated to melt the pellet 1 to be in a molten state, and the capillary state is used to fill the void between the semiconductor element 5 and the substrate 2 with the molten sealing resin composition (A). Then, the voids are resin-sealed by curing. In this way, a semiconductor device as shown in FIG. 4 is manufactured. In FIG. 4, 6 is a sealing resin layer formed by sealing with the sealing resin composition (A).

【0025】上記常温で固体の封止用樹脂組成物(A)
を溶融状態する際の加熱温度としては、半導体素子5お
よび基板2の劣化等を考慮して70〜250℃の範囲に
設定することが好ましい。そして、加熱方法としては、
赤外線リフロー炉、乾燥機、温風機、熱板等があげられ
る。
The above-mentioned encapsulating resin composition (A) which is solid at room temperature
It is preferable to set the heating temperature in the molten state in the range of 70 to 250 ° C. in consideration of deterioration of the semiconductor element 5 and the substrate 2. And as a heating method,
Examples include infrared reflow ovens, dryers, warm air blowers, hot plates, and the like.

【0026】上記のようにして製造された半導体装置に
おいて、半導体素子5の大きさは、通常、幅5〜20m
m×長さ5〜20mm×厚み0.1〜0.6mmに設定
される。より好適なのは幅8〜18mm×長さ8〜18
mm×厚み0.2〜0.5mmである。また、半導体素
子5を搭載する配線回路が形成された基板2の大きさ
は、通常、幅10〜70mm×長さ10〜70mm×厚
み0.05〜3.0mmに設定される。より好適なのは
幅15〜50mm×長さ15〜50mm×厚み0.1〜
2.0mmである。そして、封止用樹脂組成物(A)が
充填される、半導体素子5と基板2の空隙の両者間の距
離は、通常、5〜100μmである。特に、この発明に
用いられる封止用樹脂組成物(A)の特性等を考慮する
と、上記両者間の距離は、10〜70μmに設定するこ
とが好ましい。
In the semiconductor device manufactured as described above, the size of the semiconductor element 5 is usually 5 to 20 m in width.
It is set to m × length 5 to 20 mm × thickness 0.1 to 0.6 mm. More suitable is width 8-18 mm x length 8-18
mm × thickness 0.2 to 0.5 mm. The size of the substrate 2 on which the wiring circuit mounting the semiconductor element 5 is formed is usually set to a width of 10 to 70 mm × a length of 10 to 70 mm × a thickness of 0.05 to 3.0 mm. More preferable is width 15 to 50 mm x length 15 to 50 mm x thickness 0.1.
It is 2.0 mm. The distance between the semiconductor element 5 and the void of the substrate 2 filled with the sealing resin composition (A) is usually 5 to 100 μm. Particularly, considering the characteristics of the encapsulating resin composition (A) used in the present invention, the distance between the both is preferably set to 10 to 70 μm.

【0027】上記封止用樹脂組成物(A)を用いて封止
することにより形成された封止樹脂層6、すなわち、上
記封止用樹脂組成物(A)としては、各使用温度での溶
融粘度が3〜200poise、ゲルタイムが150℃
において0.5〜30分間、その硬化物としては、線膨
脹係数が7〜40ppmであることが好ましい。より好
ましくは溶融粘度が10〜100poise、ゲルタイ
ムが150℃において0.5〜20分間、線膨脹係数が
12〜35ppmである。特に好ましくは溶融粘度が1
0〜70poise、ゲルタイムが150℃において
0.5〜15分間、線膨脹係数が13〜30ppmであ
る。すなわち、溶融粘度が上記範囲内に設定されること
により、充填性が良好となる。また、ゲルタイムが上記
範囲内に設定されることにより、成形作業性、特に硬化
時間の短縮が可能となる。さらに、線膨脹係数が上記範
囲内に設定されることにより、樹脂硬化物や半導体素子
にクラック等の応力による欠陥防止が可能となる。な
お、上記溶融粘度は、フローテスター粘度計により測定
し、上記ゲルタイムは熱板上にて測定した。また、線膨
脹係数は、熱機械分析(TMA)により測定した。
The encapsulating resin layer 6 formed by encapsulating with the encapsulating resin composition (A), that is, the encapsulating resin composition (A), is used at various operating temperatures. Melt viscosity of 3 to 200 poise, gel time of 150 ℃
In 0.5 to 30 minutes, the cured product preferably has a linear expansion coefficient of 7 to 40 ppm. More preferably, the melt viscosity is 10 to 100 poise, the gel time is 150 ° C. for 0.5 to 20 minutes, and the linear expansion coefficient is 12 to 35 ppm. Particularly preferably, the melt viscosity is 1
0 to 70 poise, gel time at 150 ° C. for 0.5 to 15 minutes, and coefficient of linear expansion of 13 to 30 ppm. That is, when the melt viscosity is set within the above range, the filling property becomes good. Further, by setting the gel time within the above range, it becomes possible to shorten the molding workability, especially the curing time. Further, by setting the linear expansion coefficient within the above range, it becomes possible to prevent defects due to stress such as cracks in the resin cured product or the semiconductor element. The melt viscosity was measured by a flow tester viscometer, and the gel time was measured on a hot plate. The linear expansion coefficient was measured by thermomechanical analysis (TMA).

【0028】[0028]

【発明の効果】以上のように、この発明の半導体装置の
製法は、基板上に半田を介して半導体素子を直接搭載
し、この基板と半導体素子との空隙に、常温で固体の封
止用樹脂組成物(A)を、加熱溶融して溶融状態にして
充填・硬化させて上記基板と半導体素子との空隙を樹脂
封止する。このように、常温で固体の封止用樹脂組成物
(A)を加熱溶融して基板と半導体素子の空隙に毛管現
象を利用して充填することから、充填作業が容易であ
り、また、固体のものを用いることからその保管が容易
である。特に、封止用樹脂組成物(A)中のシリカ粉末
(c成分)の粒径が、基板と半導体素子間の距離の1/
2のものを用いることにより、基板と半導体素子の空隙
への充填がボイドを生ずることもなく良好に行われる。
そして、このような封止用樹脂組成物(A)を構成する
エポキシ樹脂(a成分)として、特に前記一般式(1)
〜(3)で表される構造のエポキシ樹脂を用いることが
溶融状態での粘度が低いため、毛管現象による充填を容
易にする点から特に好ましい。
As described above, according to the method of manufacturing the semiconductor device of the present invention, the semiconductor element is directly mounted on the substrate through the solder, and the gap between the substrate and the semiconductor element is solid and sealed at room temperature. The resin composition (A) is melted by heating to be in a molten state, filled and cured to seal the gap between the substrate and the semiconductor element with a resin. As described above, since the encapsulating resin composition (A) that is solid at room temperature is heated and melted to fill the gap between the substrate and the semiconductor element by utilizing the capillary phenomenon, the filling operation is easy, and the solid It is easy to store it because it is used. In particular, the particle size of the silica powder (component c) in the encapsulating resin composition (A) is 1 / the distance between the substrate and the semiconductor element.
By using No. 2, the filling of the gap between the substrate and the semiconductor element can be satisfactorily performed without causing voids.
Then, as the epoxy resin (a component) constituting such a resin composition for encapsulation (A), especially the above-mentioned general formula (1)
It is particularly preferable to use an epoxy resin having a structure represented by any one of (3)-(3) because the viscosity in the molten state is low and the filling by capillarity is facilitated.

【0029】つぎに、実施例について比較例と併せて説
明する。
Next, examples will be described together with comparative examples.

【0030】まず、実施例に先立って、下記に示す各成
分を準備した。
First, each component shown below was prepared prior to the examples.

【0031】〔エポキシ樹脂a1〕下記の式(4)で表
される構造のビフェニル型エポキシ樹脂である。
[Epoxy resin a1] A biphenyl type epoxy resin having a structure represented by the following formula (4).

【0032】[0032]

【化7】 [Chemical 7]

【0033】〔エポキシ樹脂a2〕下記の式(5)で表
される構造のエポキシ樹脂である。
[Epoxy resin a2] An epoxy resin having a structure represented by the following formula (5).

【0034】[0034]

【化8】 [Chemical 8]

【0035】〔エポキシ樹脂a3〕下記の式(6)で表
される構造のビフェニル型エポキシ樹脂である。
[Epoxy Resin a3] A biphenyl type epoxy resin having a structure represented by the following formula (6).

【0036】[0036]

【化9】 [Chemical 9]

【0037】〔エポキシ樹脂a4〕液状ビスフェノール
型エポキシ樹脂(エポキシ当量:190g/eq)であ
る。
[Epoxy resin a4] A liquid bisphenol type epoxy resin (epoxy equivalent: 190 g / eq).

【0038】〔硬化剤b1〕ノボラック型フェノール樹
脂(水酸基当量:104g/eq、軟化点59℃)であ
る。
[Curing agent b1] A novolac type phenol resin (hydroxyl group equivalent: 104 g / eq, softening point 59 ° C.).

【0039】〔硬化剤b2〕液状メチル化ヘキサハイド
ロフタリックアシドである。
[Curing agent b2] Liquid methylated hexahydrophthalic acid.

【0040】〔硬化剤b3〕液状アリル化フェノールで
ある。
[Curing agent b3] Liquid allylated phenol.

【0041】〔シリカ粉末c1〜c6〕下記の表1に示
す球状シリカ粉末である。
[Silica powders c1 to c6] Spherical silica powders shown in Table 1 below.

【0042】[0042]

【表1】 [Table 1]

【0043】〔触媒d1〕トリフェニルホスフィンであ
る。
[Catalyst d1] Triphenylphosphine.

【0044】〔触媒d2〕テトラフェニルホスフェート
およびテトラフェニルボレートの混合物(モル混合比1
/1)である。
[Catalyst d2] Mixture of tetraphenyl phosphate and tetraphenyl borate (molar mixing ratio 1
/ 1).

【0045】〔触媒d3〕2−メチルイミダゾールであ
る。
[Catalyst d3] 2-methylimidazole.

【0046】〔難燃剤〕ブロム化エポキシフェノールノ
ボラックである。
[Flame Retardant] Brominated epoxyphenol novolac.

【0047】〔難燃助剤〕三酸化二アンチモンである。[Flame retardant aid] Antimony trioxide.

【0048】〔ワックス〕ポリエチレンである。[Wax] Polyethylene.

【0049】〔シリコーン化合物〕側鎖エチレングライ
コールタイプジメチルシロキサンである。
[Silicone Compound] A side chain ethylene glycol type dimethyl siloxane.

【0050】〔カップリング剤〕γ−グリシドキシプロ
ピルトリメトキシシランである。
[Coupling Agent] γ-glycidoxypropyltrimethoxysilane.

【0051】[0051]

【実施例1〜27、比較例1〜9】上記各成分を用い、
下記の表2〜表5に示す割合で各成分を混合した。これ
をパレット上に受入れし、これを冷却後粉砕してくさび
形状に打錠することにより図1に示すくさび形状のペレ
ット1を作製した。
Examples 1-27, Comparative Examples 1-9 Using the above components,
The components were mixed in the proportions shown in Tables 2 to 5 below. This was received on a pallet, cooled, crushed and tableted into a wedge shape to prepare a wedge-shaped pellet 1 shown in FIG.

【0052】[0052]

【表2】 [Table 2]

【0053】[0053]

【表3】 [Table 3]

【0054】[0054]

【表4】 [Table 4]

【0055】[0055]

【表5】 [Table 5]

【0056】このようにして得られた各実施例および比
較例のくさび形状のペレットを用い、つぎのようにして
充填効果確認用の半導体装置に似せたサンプル品を製造
した。これは、まず、厚み0.37mmの各サイズ(5
×5mm、10×10mm)のシリコンチップを準備し
た。ついで、図5(a)および(b)に示すように、厚
み50μmのスペーサー10を介して、ガラス板11
(40×40mm)上にシリコンチップ12を接合搭載
した。そして、図6に示すように、上記くさび形状のペ
レット13を、その凹部(角部)がシリコンチップ12
のエッジ部と合致するよう載置した。つぎに、これを温
度150℃の赤外線リフロー炉に通すことによってペレ
ット13を溶融し、シリコンチップ12とガラス板11
間の空隙に毛管現象を利用して充填・硬化させることに
より、上記空隙内を樹脂封止した。このように封止した
結果、溶融した樹脂組成物が上記空隙内に完全に充填さ
れたか否かを目視により評価した。その結果、完全に充
填されたものを○、ボイド等が生じ完全に充填されなか
ったものを×として表示し、下記の表6〜表10に示し
た。
Using the wedge-shaped pellets of the respective Examples and Comparative Examples thus obtained, a sample product resembling a semiconductor device for confirming the filling effect was manufactured as follows. First of all, each size (5
X5 mm, 10 x 10 mm) silicon chips were prepared. Then, as shown in FIGS. 5A and 5B, the glass plate 11 is inserted through the spacer 10 having a thickness of 50 μm.
The silicon chip 12 was bonded and mounted on (40 × 40 mm). Then, as shown in FIG. 6, the wedge-shaped pellets 13 are formed into silicon chips 12 whose concave portions (corners).
It was placed so as to match the edge part of. Next, the pellets 13 are melted by passing them through an infrared reflow furnace having a temperature of 150 ° C., and the silicon chips 12 and the glass plate 11 are melted.
By filling and curing the space between them by utilizing the capillary phenomenon, the inside of the space was resin-sealed. As a result of the sealing as described above, it was visually evaluated whether or not the molten resin composition was completely filled in the voids. As a result, those that were completely filled were represented by ◯, and those that were not completely filled with voids and the like were represented by x, and the results are shown in Tables 6 to 10 below.

【0057】つぎに、上記各実施例および比較例のペレ
ットを用いて、トランスファー成形(成形条件:150
℃×20分間+後硬化175℃×300分間)により、
デュアルインラインパッケージ(DIP)形態の耐湿信
頼性評価用パッケージを作製した。そして、この評価用
パッケージを用いて、130℃×85%×30Vのバイ
アス印加でのデバイス腐食試験(PCBTテスト)を行
い平均故障時間(MTTF)を測定して封止樹脂の耐湿
信頼性を評価した。この結果を下記の表6〜表10に併
せて示した。
Next, transfer molding (molding condition: 150) was carried out using the pellets of each of the above Examples and Comparative Examples.
℃ × 20 minutes + post-curing 175 ℃ × 300 minutes),
A moisture resistant reliability evaluation package in the form of a dual in-line package (DIP) was produced. Then, using this evaluation package, a device corrosion test (PCBT test) is performed at a bias of 130 ° C. × 85% × 30 V, and a mean failure time (MTTF) is measured to evaluate the moisture resistance reliability of the sealing resin. did. The results are also shown in Tables 6 to 10 below.

【0058】また、上記各実施例および比較例のペレッ
トを加熱溶融して硬化(条件:150℃×20分+17
5℃×300分)することにより線膨脹係数を熱機械分
析(TMA)により測定した。また、それぞれの溶融粘
度およびゲルタイムを前述の方法に従って測定した。こ
れらの結果を下記の表6〜表10に併せて示した。
Further, the pellets of each of the above Examples and Comparative Examples were heated and melted and cured (condition: 150 ° C. × 20 minutes + 17).
The linear expansion coefficient was measured by thermomechanical analysis (TMA). Further, each melt viscosity and gel time were measured according to the method described above. The results are also shown in Tables 6 to 10 below.

【0059】[0059]

【表6】 [Table 6]

【0060】[0060]

【表7】 [Table 7]

【0061】[0061]

【表8】 [Table 8]

【0062】[0062]

【表9】 [Table 9]

【0063】[0063]

【表10】 [Table 10]

【0064】上記表6〜表10の結果、全ての実施例で
は、充填が良好に行われており、しかもPCBTテスト
においても平均故障時間が長く信頼性に優れていること
がわかる。これに対して比較例1〜4および9は、充填
性は良好であったが、PCBTテストによる平均故障時
間が非常に短く信頼性に劣るものであった。また、比較
例5〜6および8はPCBTテストによる平均故障時間
は200時間を超え評価として悪いものではなかった
が、充填性に劣るものであった。また、比較例7は、充
填性およびPCBTテストによる結果も良好であった
が、線膨張係数が大きく、成形後に樹脂部にクラックが
発生する欠陥を有するものであった。
From the results shown in Tables 6 to 10, it can be seen that in all of the examples, the filling was performed well, and the average failure time was long even in the PCB test and the reliability was excellent. On the other hand, in Comparative Examples 1 to 4 and 9, the filling property was good, but the average failure time by the PCBT test was very short and the reliability was poor. In Comparative Examples 5 to 6 and 8, the average failure time by the PCBT test exceeded 200 hours and was not bad as an evaluation, but the filling property was poor. Further, in Comparative Example 7, the filling property and the result of the PCBT test were good, but the linear expansion coefficient was large, and there was a defect that a crack was generated in the resin portion after molding.

【図面の簡単な説明】[Brief description of drawings]

【図1】この発明の半導体装置の製法に用いられる封止
用のペレットを示す斜視図である。
FIG. 1 is a perspective view showing a pellet for sealing used in a method for manufacturing a semiconductor device of the present invention.

【図2】半導体素子と基板とが接合された状態を示す断
面図である。
FIG. 2 is a cross-sectional view showing a state in which a semiconductor element and a substrate are bonded together.

【図3】この発明の半導体装置の製法の一例を示す説明
図である。
FIG. 3 is an explanatory view showing an example of a method for manufacturing a semiconductor device of the present invention.

【図4】この発明の半導体装置の製法により得られた半
導体装置を示す断面図である。
FIG. 4 is a cross-sectional view showing a semiconductor device obtained by the method for manufacturing a semiconductor device of the present invention.

【図5】(a)は充填効果確認用のサンプル品を示す断
面図であり、(b)はその平面図である。
5A is a cross-sectional view showing a sample product for confirming a filling effect, and FIG. 5B is a plan view thereof.

【図6】充填効果確認用のサンプル品を製造する工程を
示す説明図である。
FIG. 6 is an explanatory diagram showing a process of manufacturing a sample product for checking a filling effect.

【符号の説明】[Explanation of symbols]

1 くさび形状のペレット 2 基板 3 配線電極 4 半田 5 半導体素子 6 封止樹脂層 1 wedge-shaped pellets 2 substrates 3 wiring electrodes 4 solder 5 Semiconductor element 6 Sealing resin layer

───────────────────────────────────────────────────── フロントページの続き (72)発明者 福島 喬 大阪府茨木市下穂積1丁目1番2号 日 東電工株式会社内 (72)発明者 首藤 伸一朗 大阪府茨木市下穂積1丁目1番2号 日 東電工株式会社内 (72)発明者 伊藤 達志 大阪府茨木市下穂積1丁目1番2号 日 東電工株式会社内 (56)参考文献 特開 昭51−102466(JP,A) 特開 昭57−148360(JP,A) 特開 平2−96343(JP,A) 特開 平5−315396(JP,A) 特開 平8−31870(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/56 H01L 21/60 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Takashi Fukushima 1-2 1-2 Shimohozumi, Ibaraki City, Osaka Prefecture Nitto Denko Corporation (72) Shinichiro Suto 1-2 1-2 Shimohozumi, Ibaraki City, Osaka Prefecture No. Nitto Denko Co., Ltd. (72) Inventor Tatsushi Ito 1-2, Shimohozumi, Ibaraki City, Osaka Prefecture Nitto Denko Co., Ltd. (56) Reference JP-A-51-102466 (JP, A) JP 57-148360 (JP, A) JP-A 2-96343 (JP, A) JP-A 5-315396 (JP, A) JP-A 8-31870 (JP, A) (58) Fields investigated (Int .Cl. 7 , DB name) H01L 21/56 H01L 21/60

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 配線回路基板の配線電極に、半田を介し
て半導体素子の電極部を当接して加熱することにより基
板に半導体素子を搭載し、ついで、常温で固体の封止用
樹脂組成物(A)を上記基板の素子搭載面に載置して加
熱溶融することにより、上記基板と半導体素子との空隙
に、上記溶融状態の封止用樹脂組成物を充填・硬化させ
て上記基板と半導体素子との空隙を樹脂封止することを
特徴とする半導体装置の製法。 (A)下記の(a)〜(c)成分を含有し、上記(c)
成分の含有割合が封止用樹脂組成物全体の50〜90重
量%の範囲に設定された封止用樹脂組成物。 (a)エポキシ樹脂。 (b)ノボラック型フェノール樹脂。 (c)最大粒径が30μm以下に設定されたシリカ粉
末。
1. A semiconductor element is mounted on a substrate by heating an electrode portion of the semiconductor element by abutting on the wiring electrode of the wired circuit board via solder, and then the resin composition for encapsulation which is solid at room temperature. By placing (A) on the element mounting surface of the substrate and heating and melting, the gap between the substrate and the semiconductor element is filled and cured with the resin composition for sealing in the molten state to form the substrate. A method of manufacturing a semiconductor device, characterized in that a gap between the semiconductor element and the semiconductor element is sealed with resin. (A) contains the following components (a) to (c),
The encapsulating resin composition in which the content ratio of the components is set in the range of 50 to 90% by weight based on the entire encapsulating resin composition. (A) Epoxy resin. (B) A novolac type phenolic resin. (C) A silica powder having a maximum particle size of 30 μm or less.
【請求項2】 上記(c)成分であるシリカ粉末の最大
粒径が、基板と半導体素子間の距離の1/2以下である
請求項1記載の半導体装置の製法。
2. The method for manufacturing a semiconductor device according to claim 1, wherein the maximum particle size of the silica powder as the component (c) is ½ or less of the distance between the substrate and the semiconductor element.
【請求項3】 上記(a)成分であるエポキシ樹脂が、
下記の一般式(1)〜(3)で表されるエポキシ樹脂か
らなる群から選ばれた少なくとも一つのエポキシ樹脂で
ある請求項1または2記載の半導体装置の製法。 【化1】 【化2】 【化3】
3. The epoxy resin as the component (a),
The method for manufacturing a semiconductor device according to claim 1, wherein the epoxy resin is at least one epoxy resin selected from the group consisting of epoxy resins represented by the following general formulas (1) to (3). [Chemical 1] [Chemical 2] [Chemical 3]
【請求項4】 上記(b)成分であるノボラック型フェ
ノール樹脂の軟化点が80℃以下である請求項1〜3の
いずれか一項に記載の半導体装置の製法。
4. The method for manufacturing a semiconductor device according to claim 1, wherein the softening point of the novolac type phenolic resin which is the component (b) is 80 ° C. or lower.
JP4756695A 1995-03-07 1995-03-07 Semiconductor device manufacturing method Expired - Lifetime JP3422446B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4756695A JP3422446B2 (en) 1995-03-07 1995-03-07 Semiconductor device manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4756695A JP3422446B2 (en) 1995-03-07 1995-03-07 Semiconductor device manufacturing method

Publications (2)

Publication Number Publication Date
JPH08250548A JPH08250548A (en) 1996-09-27
JP3422446B2 true JP3422446B2 (en) 2003-06-30

Family

ID=12778782

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4756695A Expired - Lifetime JP3422446B2 (en) 1995-03-07 1995-03-07 Semiconductor device manufacturing method

Country Status (1)

Country Link
JP (1) JP3422446B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3911088B2 (en) * 1997-04-28 2007-05-09 日東電工株式会社 Semiconductor device
JP3957244B2 (en) * 1998-07-17 2007-08-15 日東電工株式会社 Manufacturing method of semiconductor devices
US20020089836A1 (en) * 1999-10-26 2002-07-11 Kenzo Ishida Injection molded underfill package and method of assembly
JP3711842B2 (en) * 2000-06-01 2005-11-02 ソニーケミカル株式会社 Anisotropic conductive connection material and connection structure

Also Published As

Publication number Publication date
JPH08250548A (en) 1996-09-27

Similar Documents

Publication Publication Date Title
KR100578697B1 (en) Fabrication process of a semiconductor device
JP3999840B2 (en) Resin sheet for sealing
JP4753329B2 (en) Thermosetting resin composition and semiconductor device
JP3121020B2 (en) Semiconductor device manufacturing method and sealing pellet used for the same
JP4721309B2 (en) Thermosetting resin composition and semiconductor device
US6680436B2 (en) Reflow encapsulant
JP3911088B2 (en) Semiconductor device
JP3938502B2 (en) Liquid encapsulating resin composition, semiconductor element assembly method, and semiconductor device
JP3422446B2 (en) Semiconductor device manufacturing method
JPH1129624A (en) Semiconductor sealing liquid epoxy resin composition
JP3779091B2 (en) Resin composition for sealing
JP2000269387A (en) Semiconductor sealing resin and semiconductor device using the same
JP3957244B2 (en) Manufacturing method of semiconductor devices
JPH0738401B2 (en) LSI chip mounting structure
JP2001207031A (en) Resin composition for semiconductor sealing and semiconductor device
JPH11297904A (en) Semiconductor device
JPH11106474A (en) Liquid epoxy resin composition for sealing semiconductor
JPH09260433A (en) Manufacture of semiconductor device and semiconductor device provided thereby
JPH11233560A (en) Manufacture of semiconductor device
JPH10242211A (en) Manufacturing method of semiconductor device
JPH09266222A (en) Manufacture of semiconductor device
JP2005206664A (en) Semiconductor sealing resin composition
JP2008189760A (en) Underfill agent, semiconductor device obtained by using the same and method for producing the semiconductor device
JP3939849B2 (en) Manufacturing method of semiconductor devices
JP2000174044A (en) Assembly of semiconductor element

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120425

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150425

Year of fee payment: 12

EXPY Cancellation because of completion of term