JP3415424B2 - 電力変換装置 - Google Patents
電力変換装置Info
- Publication number
- JP3415424B2 JP3415424B2 JP02328398A JP2328398A JP3415424B2 JP 3415424 B2 JP3415424 B2 JP 3415424B2 JP 02328398 A JP02328398 A JP 02328398A JP 2328398 A JP2328398 A JP 2328398A JP 3415424 B2 JP3415424 B2 JP 3415424B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- semiconductor element
- current
- circuit
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Rectifiers (AREA)
- Power Conversion In General (AREA)
Description
【０００１】
【発明の属する技術分野】この発明は、高速スイッチン
グ自己消弧型半導体素子を用いた電力変換装置に係り、
特に、ＩＧＢＴ等の高速スイッチング自弧型半導体素子
を複数個直列接続した高電圧大容量の電力変換装置に関
する。
グ自己消弧型半導体素子を用いた電力変換装置に係り、
特に、ＩＧＢＴ等の高速スイッチング自弧型半導体素子
を複数個直列接続した高電圧大容量の電力変換装置に関
する。
【０００２】
【従来の技術】図２４は従来の電力変換装置の一例を示
す構成図である。図２４において、スイッチユニット１
０は、第１及び第２のゲートターンオフサイリスタ（以
下ＧＴＯと略）等の自己消弧型半導体素子７ｆ，７ｓ、
第１及び第２のダイオード２ｆ，２ｓ、コンデンサ４か
ら構成され、具体的には次のように接続されている。
す構成図である。図２４において、スイッチユニット１
０は、第１及び第２のゲートターンオフサイリスタ（以
下ＧＴＯと略）等の自己消弧型半導体素子７ｆ，７ｓ、
第１及び第２のダイオード２ｆ，２ｓ、コンデンサ４か
ら構成され、具体的には次のように接続されている。
【０００３】第１の自己消弧型半導体素子（図２４の右
側）７ｆのカソードは、第１のダイオード（図２４の右
側）２ｆのアノ一ドと、コンデンサ４の一端子に接続さ
れている。第１の自己消弧型半導体素子７ｆのアノ一ド
は、第２のダイオード２ｓのアノ一ドに接続され、この
接続点がスイッチユニット１０の第１の端子（以下スイ
ッチユニット１０のアノ一ド端子と称する）となってい
る。
側）７ｆのカソードは、第１のダイオード（図２４の右
側）２ｆのアノ一ドと、コンデンサ４の一端子に接続さ
れている。第１の自己消弧型半導体素子７ｆのアノ一ド
は、第２のダイオード２ｓのアノ一ドに接続され、この
接続点がスイッチユニット１０の第１の端子（以下スイ
ッチユニット１０のアノ一ド端子と称する）となってい
る。
【０００４】第２のダイオード（図２４の左側）２ｓの
カソードは、第２の自己消弧型半導体素子（図２４の左
側）７ｓのアノ一ドと、コンデンサ４の他端子に接続さ
れている。第２の自己消弧型半導体素子７ｓのカソード
と第１のダイオード２ｆのカソードが接続され、この接
続点がスイッチユニット１０の第２の端子（以下スイッ
チユニット１０のカソード端子と称する）となってい
る。
カソードは、第２の自己消弧型半導体素子（図２４の左
側）７ｓのアノ一ドと、コンデンサ４の他端子に接続さ
れている。第２の自己消弧型半導体素子７ｓのカソード
と第１のダイオード２ｆのカソードが接続され、この接
続点がスイッチユニット１０の第２の端子（以下スイッ
チユニット１０のカソード端子と称する）となってい
る。
【０００５】１個のスイッチユニット１０には１個のリ
アクトル１１が直列接続され、これにより一つのアーム
を構成している。図２４においては、４個のアームが組
み合わされて変換装置を構成している。
アクトル１１が直列接続され、これにより一つのアーム
を構成している。図２４においては、４個のアームが組
み合わされて変換装置を構成している。
【０００６】各アームの直列接続点は交流出力点とな
り、変圧器１３の二次巻線に接続されている。変圧器１
３の一次巻線は、交流電源２１に接続されている。直列
接続されたアームはさらに両端で接続され、直流出力端
子となる。直流出力は、直流リアクトル１２に接続さ
れ、更に負荷３１の一方の端子に接続されている。負荷
３１の他方の端子はもう一方の直流出力端子に接続され
ている。
り、変圧器１３の二次巻線に接続されている。変圧器１
３の一次巻線は、交流電源２１に接続されている。直列
接続されたアームはさらに両端で接続され、直流出力端
子となる。直流出力は、直流リアクトル１２に接続さ
れ、更に負荷３１の一方の端子に接続されている。負荷
３１の他方の端子はもう一方の直流出力端子に接続され
ている。
【０００７】図２４において、電力変換装置は４個のス
イッチユニット１０よりなる単相ブリッジ構成となって
いる。通常、誘導性の直流回路に対し電力変換を行う、
いわゆる電流型の電力変換装置である。上側下側のスイ
ッチユニット１０が各々交互にオン／オフし、直流電力
を交流電力に、または、その逆の変換を行う。
イッチユニット１０よりなる単相ブリッジ構成となって
いる。通常、誘導性の直流回路に対し電力変換を行う、
いわゆる電流型の電力変換装置である。上側下側のスイ
ッチユニット１０が各々交互にオン／オフし、直流電力
を交流電力に、または、その逆の変換を行う。
【０００８】図２５において、スイッチユニット１０の
オン／オフは以下の様にして実施される。すなわち、図
２５（ａ）は第１の自己消弧型半導体素子７ｆと第２の
自己消弧型半導体素子７ｓが同時にオン／オフする状態
を示している。
オン／オフは以下の様にして実施される。すなわち、図
２５（ａ）は第１の自己消弧型半導体素子７ｆと第２の
自己消弧型半導体素子７ｓが同時にオン／オフする状態
を示している。
【０００９】スイッチユニット１０がオン状態の時、第
１の消弧型半導体素子７ｆと第１のダイオード２ｆから
なる直列回路と、第２の自己消弧型半導体素子７ｓと第
２のダイオ−ド２ｓからなる直列回路は、各々スイッチ
ユニット１０を流れる電流を分担し並列に通電する。
１の消弧型半導体素子７ｆと第１のダイオード２ｆから
なる直列回路と、第２の自己消弧型半導体素子７ｓと第
２のダイオ−ド２ｓからなる直列回路は、各々スイッチ
ユニット１０を流れる電流を分担し並列に通電する。
【００１０】自己消弧型半導体素子７ｆと自己消弧型半
導体素子７ｓがターンオフすると、スイッチユニット１
０を流れる電流は、図２５（ｂ）に示すように、第２の
ダイオード２ｓ、コンデンサ４、第１のダイオード２ｆ
を通る直列回路を流れ、コンデンサ４を充電する。この
際、コンデンサ４ヘの充電が完了すると、第１のダイオ
ード２ｆ、第２のダイオード２ｓはオフし、スイッチユ
ニット１０はオフ状態となる。
導体素子７ｓがターンオフすると、スイッチユニット１
０を流れる電流は、図２５（ｂ）に示すように、第２の
ダイオード２ｓ、コンデンサ４、第１のダイオード２ｆ
を通る直列回路を流れ、コンデンサ４を充電する。この
際、コンデンサ４ヘの充電が完了すると、第１のダイオ
ード２ｆ、第２のダイオード２ｓはオフし、スイッチユ
ニット１０はオフ状態となる。
【００１１】再び、自己消弧型半導体素子７ｆと自己消
弧型半導体素子７ｓがターンオンすると、図２５（ｄ）
に示すように自己消弧型半導体素子７ｆ、コンデンサ
４、自己消弧型半導体素子７ｓの経路でコンデンサ４が
放電される。
弧型半導体素子７ｓがターンオンすると、図２５（ｄ）
に示すように自己消弧型半導体素子７ｆ、コンデンサ
４、自己消弧型半導体素子７ｓの経路でコンデンサ４が
放電される。
【００１２】コンデ４の放電が完了すると、第１のダイ
オード２ｆ、第２のダイオード２ｓがオンし、スイッチ
ユニット１０はオン状態となる。このとき、コンデンサ
４に蓄積されていたエネルギは、負荷３１または交流電
源２１に供給（回生）される。この動作は、いわゆるス
ナバエネルギ回生動作であり、非常に効率の良い電力変
換装置を構成することができる。
オード２ｆ、第２のダイオード２ｓがオンし、スイッチ
ユニット１０はオン状態となる。このとき、コンデンサ
４に蓄積されていたエネルギは、負荷３１または交流電
源２１に供給（回生）される。この動作は、いわゆるス
ナバエネルギ回生動作であり、非常に効率の良い電力変
換装置を構成することができる。
【００１３】
【発明が解決しようとする課題】以上述べた従来の電力
変換装置では、以下述べるような問題点があった。通常
図２４において、高電圧大容量の電力変換装置を構成す
る目的で、自己消弧型半導体素子７はゲートターンオフ
サイリスタ（以下ＧＴＯと略）が使用されるが、ＧＴＯ
はその特性上、ターンオフ時にはそのスナバ回路の電圧
がゼロでなければならない。スナバ回路に残留電圧があ
ると、ＧＴＯがターンオフした瞬間のスイッチング損失
が過大となり、半導体素子７がダメージを受ける場合が
あるためである。従って、図２４の回路において、自己
消弧型半導体素子７がターンオフする時には、コンデン
サ４の放電が必ず完了いなければならない。このこと
は、スイッチユニット１０を流れる電流は、必ずスイッ
チユニット１０のオン／オフにあわせて、断続しなばな
らないことを意味している。
変換装置では、以下述べるような問題点があった。通常
図２４において、高電圧大容量の電力変換装置を構成す
る目的で、自己消弧型半導体素子７はゲートターンオフ
サイリスタ（以下ＧＴＯと略）が使用されるが、ＧＴＯ
はその特性上、ターンオフ時にはそのスナバ回路の電圧
がゼロでなければならない。スナバ回路に残留電圧があ
ると、ＧＴＯがターンオフした瞬間のスイッチング損失
が過大となり、半導体素子７がダメージを受ける場合が
あるためである。従って、図２４の回路において、自己
消弧型半導体素子７がターンオフする時には、コンデン
サ４の放電が必ず完了いなければならない。このこと
は、スイッチユニット１０を流れる電流は、必ずスイッ
チユニット１０のオン／オフにあわせて、断続しなばな
らないことを意味している。
【００１４】そして、スイッチユニット１０の電流が断
続するということは、変圧器１３を通して交流電源２１
へ流れる電流も断続した波形になり、いわゆる矩形波電
流を出力することになる。矩形波電流は必ず高次の高調
波を含有し、特に、スイッチユニット１０をオン／オフ
するスイッチング周波数が高くなるほど、高次の高調波
を多量に含有することになる。この高次の高調波が交流
電源２１へ流れることが問題となる場合には、フィルタ
回路等を備える等の対策をとる必要があった。フィルタ
回路は通常進相容量（コンデンサ）等を用いて構成する
ため、電力変換装置として、進相容量を補償しなければ
ならず、せっかくの自励式電力変換装置の特徴を半減さ
せてしまうという問題点があつた。
続するということは、変圧器１３を通して交流電源２１
へ流れる電流も断続した波形になり、いわゆる矩形波電
流を出力することになる。矩形波電流は必ず高次の高調
波を含有し、特に、スイッチユニット１０をオン／オフ
するスイッチング周波数が高くなるほど、高次の高調波
を多量に含有することになる。この高次の高調波が交流
電源２１へ流れることが問題となる場合には、フィルタ
回路等を備える等の対策をとる必要があった。フィルタ
回路は通常進相容量（コンデンサ）等を用いて構成する
ため、電力変換装置として、進相容量を補償しなければ
ならず、せっかくの自励式電力変換装置の特徴を半減さ
せてしまうという問題点があつた。
【００１５】本発明の目的は、上記の問題を解決するた
めになされたものであり、スイッチユニットの電流を断
続させることなく、容量の大きなフィルタを追加するこ
となく、出力電流の高調波を少なくできる電力変換装置
を提供することである。
めになされたものであり、スイッチユニットの電流を断
続させることなく、容量の大きなフィルタを追加するこ
となく、出力電流の高調波を少なくできる電力変換装置
を提供することである。
【００１６】
【課題を解決するための手段】前記目的を達成するた
め、請求項１に対応する発明は、少なくとも４個のアー
ムをブリッジ接続してなり、各アームにはスイッチユニ
ットをそれぞれ備え、前記各スイッチユニットは、第１
の高速スイッチング自己消弧型半導体素子の第１端子に
第１のダイオードのアノ一ドが接続された第１の直列回
路と、第２のダイオードのカソードに第２の高速スイッ
チング自己消弧型半導体素子の第２端子が接続された第
２の直列回路と、前記第１の直列回路の直列接続点と前
記第２の直列回路の直列接続点との間に接続されたコン
デンサと、前記第１の高速スイッチング自己消弧型半導
体素子に逆並列に接続された第３のダイオードと、前記
第２の高速スイッチング自己消弧型半導体素子に逆並列
に接続された第４のダイオードにより構成され、かつ前
記第２の高速スイッチング自己消弧型半導体素子の第１
端子と前記第１のダイオードのカソードを共通接続し、
前記第２のダイオードのアノ一ドと前記第１の高速スイ
ッチング自己消弧型半導体素子の第２端子を共通接続し
てなる電力変換装置である。
め、請求項１に対応する発明は、少なくとも４個のアー
ムをブリッジ接続してなり、各アームにはスイッチユニ
ットをそれぞれ備え、前記各スイッチユニットは、第１
の高速スイッチング自己消弧型半導体素子の第１端子に
第１のダイオードのアノ一ドが接続された第１の直列回
路と、第２のダイオードのカソードに第２の高速スイッ
チング自己消弧型半導体素子の第２端子が接続された第
２の直列回路と、前記第１の直列回路の直列接続点と前
記第２の直列回路の直列接続点との間に接続されたコン
デンサと、前記第１の高速スイッチング自己消弧型半導
体素子に逆並列に接続された第３のダイオードと、前記
第２の高速スイッチング自己消弧型半導体素子に逆並列
に接続された第４のダイオードにより構成され、かつ前
記第２の高速スイッチング自己消弧型半導体素子の第１
端子と前記第１のダイオードのカソードを共通接続し、
前記第２のダイオードのアノ一ドと前記第１の高速スイ
ッチング自己消弧型半導体素子の第２端子を共通接続し
てなる電力変換装置である。
【００１７】前記目的を達成するため、請求項２に対応
する発明は、前記第１、第２の高速スイッチング自己消
弧型半導体素子と直列に第５、第６のダイオードを設け
たことを特徴とする請求項１記載の電力変換装置であ
る。
する発明は、前記第１、第２の高速スイッチング自己消
弧型半導体素子と直列に第５、第６のダイオードを設け
たことを特徴とする請求項１記載の電力変換装置であ
る。
【００１８】前記目的を達成するため、請求項３に対応
する発明は、少なくとも４個のアームをブリッジ接続し
てなり、各アームにはスイッチユニットをそれぞれ備
え、前記各スイッチユニットは、第１の高速スイッチン
グ自己消弧型半導体素子の第１端子に第１のダイオード
のアノ一ドが接続された第１の直列回路と、第２のダイ
オードのカソードに第２の高速スイッチング自己消弧型
半導体素子の第２端子が接続された第２の直列回路と、
前記第１の直列回路の直列接続点と、前記第２の直列回
路の直列接続点との間に接続されたコンデンサと、前記
第１の半導体素子に逆並列に接続された第３のダイオー
ドと、前記第２の半導体素子と逆並列に接続された第４
のダイオードにより構成され、かつ前記第２の半導体素
子の第１端子と前記第１のダイオードのカソードを共通
接続し、前記第２のダイオードのアノ一ドと前記第１の
半導体素子の第２端子を共通接続して構成し、前記コン
デンサの充電状態によらず前記半導体素子をオン／オフ
できる手段を設けた電力変換装置である。
する発明は、少なくとも４個のアームをブリッジ接続し
てなり、各アームにはスイッチユニットをそれぞれ備
え、前記各スイッチユニットは、第１の高速スイッチン
グ自己消弧型半導体素子の第１端子に第１のダイオード
のアノ一ドが接続された第１の直列回路と、第２のダイ
オードのカソードに第２の高速スイッチング自己消弧型
半導体素子の第２端子が接続された第２の直列回路と、
前記第１の直列回路の直列接続点と、前記第２の直列回
路の直列接続点との間に接続されたコンデンサと、前記
第１の半導体素子に逆並列に接続された第３のダイオー
ドと、前記第２の半導体素子と逆並列に接続された第４
のダイオードにより構成され、かつ前記第２の半導体素
子の第１端子と前記第１のダイオードのカソードを共通
接続し、前記第２のダイオードのアノ一ドと前記第１の
半導体素子の第２端子を共通接続して構成し、前記コン
デンサの充電状態によらず前記半導体素子をオン／オフ
できる手段を設けた電力変換装置である。
【００１９】前記目的を達成するため、請求項４に対応
する発明は、前記半導体素子をオン／オフできる手段と
して、前記スイッチユニット相互の接続点に接続されて
いる交流電源の系統位相角を検出する位相検出回路と、
前記位相検出回路で検出された系統位相角と位相基準の
加算値と、振幅基準に対応した電流指令を出力する電流
基準発生回路と、前記電流基準発生回路からの電流指令
と前記交流電源から前記スイッチユニットに供給される
電流検出値の偏差を比例積分する電流制御回路と、前記
電流制御回路の出力と搬送波の差に基づいて前記各スイ
ッチユニットのゲートに与えるゲート信号を発生するゲ
ート信号発生回路により構成した請求項３記載の電力変
換装置である。
する発明は、前記半導体素子をオン／オフできる手段と
して、前記スイッチユニット相互の接続点に接続されて
いる交流電源の系統位相角を検出する位相検出回路と、
前記位相検出回路で検出された系統位相角と位相基準の
加算値と、振幅基準に対応した電流指令を出力する電流
基準発生回路と、前記電流基準発生回路からの電流指令
と前記交流電源から前記スイッチユニットに供給される
電流検出値の偏差を比例積分する電流制御回路と、前記
電流制御回路の出力と搬送波の差に基づいて前記各スイ
ッチユニットのゲートに与えるゲート信号を発生するゲ
ート信号発生回路により構成した請求項３記載の電力変
換装置である。
【００２０】前記目的を達成するため、請求項５に対応
する発明は、前記各アーム毎に電流検出器を具備し、各
アームを個別に制御し、可変容量のコンデンサの如く制
御することで、所望の回路動作を行なわせるようにした
請求項４記載の電力変換装置である。
する発明は、前記各アーム毎に電流検出器を具備し、各
アームを個別に制御し、可変容量のコンデンサの如く制
御することで、所望の回路動作を行なわせるようにした
請求項４記載の電力変換装置である。
【００２１】前記目的を達成するため、請求項６に対応
する発明は、前記各アームの半導体素子に個別のゲート
信号を印加する請求項４記載の電力変換装置である。前
記目的を達成するため、請求項７に対応する発明は、前
記スイッチユニット内のコンデンサの電圧を検出する電
圧検出器を具備し、該コンデンサの電圧が一定となる様
に制御する請求項５または請求項６に記載の電力変換装
置である。
する発明は、前記各アームの半導体素子に個別のゲート
信号を印加する請求項４記載の電力変換装置である。前
記目的を達成するため、請求項７に対応する発明は、前
記スイッチユニット内のコンデンサの電圧を検出する電
圧検出器を具備し、該コンデンサの電圧が一定となる様
に制御する請求項５または請求項６に記載の電力変換装
置である。
【００２２】前記目的を達成するため、請求項８に対応
する発明は、前記電流制御回路の出力に該コンデンサの
電圧を一定値となる様に制御する信号を加算する請求項
４記載の電力変換装置である。
する発明は、前記電流制御回路の出力に該コンデンサの
電圧を一定値となる様に制御する信号を加算する請求項
４記載の電力変換装置である。
【００２３】前記目的を達成するため、請求項９に対応
する発明は、前記電流基準発生回路内に該コンデンサの
電圧を一定値となる様に制御する機能を有する請求項４
記載の電力変換装置である。
する発明は、前記電流基準発生回路内に該コンデンサの
電圧を一定値となる様に制御する機能を有する請求項４
記載の電力変換装置である。
【００２４】前記目的を達成するため、請求項１０に対
応する発明は、前記電流基準発生回路として、直流電流
が一定電流となり、交流電流が所望の電流となる様な基
準を生成する機能を有する請求項４記載の電力変換装置
である。
応する発明は、前記電流基準発生回路として、直流電流
が一定電流となり、交流電流が所望の電流となる様な基
準を生成する機能を有する請求項４記載の電力変換装置
である。
【００２５】前記目的を達成するため、請求項１１に対
応する発明は、直流電源に対して複数のスイッチユニッ
トを直列に接続した電力変換装置であって、前記各スイ
ッチユニットは、第１の高速スイッチング自己消弧型半
導体素子の第１端子に第１のダイオードのアノ一ドが接
続された第１の直列回路と、第２のダイオードのカソー
ドに第２の高速スイッチング自己消弧型半導体素子の第
２端子が接続された第２の直列回路と、前記第１の直列
回路の直列接続点と前記第２の直列回路の直列接続点と
の間に接続されたコンデンサと、前記第１の高速スイッ
チング自己消弧型半導体素子に逆並列に接続された第３
のダイオードと、前記第２の高速スイッチング自己消弧
型半導体素子に逆並列に接続された第４のダイオードに
より構成され、かつ前記第２の高速スイッチング自己消
弧型半導体素子の第１端子と前記第１のダイオードのカ
ソードを共通接続し、前記第２のダイオードのアノ一ド
と前記第１の高速スイッチング自己消弧型半導体素子の
第２端子を共通接続してなる電力変換装置である。
応する発明は、直流電源に対して複数のスイッチユニッ
トを直列に接続した電力変換装置であって、前記各スイ
ッチユニットは、第１の高速スイッチング自己消弧型半
導体素子の第１端子に第１のダイオードのアノ一ドが接
続された第１の直列回路と、第２のダイオードのカソー
ドに第２の高速スイッチング自己消弧型半導体素子の第
２端子が接続された第２の直列回路と、前記第１の直列
回路の直列接続点と前記第２の直列回路の直列接続点と
の間に接続されたコンデンサと、前記第１の高速スイッ
チング自己消弧型半導体素子に逆並列に接続された第３
のダイオードと、前記第２の高速スイッチング自己消弧
型半導体素子に逆並列に接続された第４のダイオードに
より構成され、かつ前記第２の高速スイッチング自己消
弧型半導体素子の第１端子と前記第１のダイオードのカ
ソードを共通接続し、前記第２のダイオードのアノ一ド
と前記第１の高速スイッチング自己消弧型半導体素子の
第２端子を共通接続してなる電力変換装置である。
【００２６】
【発明の実施の形態】以下、本発明の実施の形態に係わ
る電力変換装置について、図面を参照して説明するが、
従来と同一の構成要素は同一の符号を付しその説明を省
略する。 ＜第１の実施形態（請求項１，２に対応する実施形態）
＞図１に示す本発明の第１の実施の形態の電力変換装置
が従来の電力変換装置と異なる点は、各アームのスイッ
チユニット１０の構成である。
る電力変換装置について、図面を参照して説明するが、
従来と同一の構成要素は同一の符号を付しその説明を省
略する。 ＜第１の実施形態（請求項１，２に対応する実施形態）
＞図１に示す本発明の第１の実施の形態の電力変換装置
が従来の電力変換装置と異なる点は、各アームのスイッ
チユニット１０の構成である。
【００２７】各スイッチユニット１０は、第１の高速ス
イッチング自己消弧型半導体素子１ｆのエミッタに第１
のダイオード２ｆのアノ一ドが接続された第１の直列回
路と、第２のダイオード２ｓのカソードに第２の高速ス
イッチング自己消弧型半導体素子１ｓのコレクタが接続
された第２の直列回路と、第１の直列回路の直列接続点
と第２の直列回路の直列接続点との間に接続されたコン
デンサ４と、第１の高速スイッチング自己消弧型半導体
素子１ｆに逆並列に接続された第３のダイオード３ｆ
と、第２の高速スイッチング自己消弧型半導体素子１ｓ
に逆並列に接続された第４のダイオード３ｓと、により
構成され、かつ、第２の高速スイッチング自己消弧型半
導体素子１ｓのエミッタと第１のダイオード２ｆのカソ
ードを共通接続し、第２のダイオード２ｓのアノ一ドと
第１の高速スイッチング自己消弧型半導体素子のコレク
タを共通接続してなる。
イッチング自己消弧型半導体素子１ｆのエミッタに第１
のダイオード２ｆのアノ一ドが接続された第１の直列回
路と、第２のダイオード２ｓのカソードに第２の高速ス
イッチング自己消弧型半導体素子１ｓのコレクタが接続
された第２の直列回路と、第１の直列回路の直列接続点
と第２の直列回路の直列接続点との間に接続されたコン
デンサ４と、第１の高速スイッチング自己消弧型半導体
素子１ｆに逆並列に接続された第３のダイオード３ｆ
と、第２の高速スイッチング自己消弧型半導体素子１ｓ
に逆並列に接続された第４のダイオード３ｓと、により
構成され、かつ、第２の高速スイッチング自己消弧型半
導体素子１ｓのエミッタと第１のダイオード２ｆのカソ
ードを共通接続し、第２のダイオード２ｓのアノ一ドと
第１の高速スイッチング自己消弧型半導体素子のコレク
タを共通接続してなる。
【００２８】つまり、従来は、自己消弧型半導体素子と
してＧＴＯが用いられていたが、本実施の形態では、高
速スイッチング自己消弧型半導体素子と該素子に逆並列
に接続されたダイオードに置き代わっている。高速スイ
ッチング自己消弧型半導体素子としては、絶縁型ゲート
バイポーラトランジスタ（以下、ＩＧＢＴと略）が用い
られるが、ＩＧＢＴ以外にも、スナバ回路としていわゆ
るクランプスナバが使用できる素子であれば、特にその
種類を限定するものではない。
してＧＴＯが用いられていたが、本実施の形態では、高
速スイッチング自己消弧型半導体素子と該素子に逆並列
に接続されたダイオードに置き代わっている。高速スイ
ッチング自己消弧型半導体素子としては、絶縁型ゲート
バイポーラトランジスタ（以下、ＩＧＢＴと略）が用い
られるが、ＩＧＢＴ以外にも、スナバ回路としていわゆ
るクランプスナバが使用できる素子であれば、特にその
種類を限定するものではない。
【００２９】図１において、高速スイッチング自己消弧
型半導体素子１は、高速でオン／オフするため、コンデ
ンサ４は、高速スイッチング自己消弧型半導体素子１の
ターンオフ時の過渡的なピーク電圧を抑制する、いわゆ
るクランプスナバとして作用する。従って、図２４にお
けるターンオフ時の電流変化率ｄｖ／ｄｔを一定値以下
に制限するスナバとは作用が異なり、過渡的なピーク電
圧を抑制するだけなので、高速スイッチング自己消弧型
半導体素子１がターンオンするたびに毎回放電する必要
はなくなる。
型半導体素子１は、高速でオン／オフするため、コンデ
ンサ４は、高速スイッチング自己消弧型半導体素子１の
ターンオフ時の過渡的なピーク電圧を抑制する、いわゆ
るクランプスナバとして作用する。従って、図２４にお
けるターンオフ時の電流変化率ｄｖ／ｄｔを一定値以下
に制限するスナバとは作用が異なり、過渡的なピーク電
圧を抑制するだけなので、高速スイッチング自己消弧型
半導体素子１がターンオンするたびに毎回放電する必要
はなくなる。
【００３０】よって、その動作については後で詳細に述
べるので省略するが、本実施の形態では、見かけ上、ス
イッチユニット１０が可変容量のコンデンサとして作用
するので、通常のスイッチングによるオン／オフ操作か
ら、可変容量コンデンサによる連続的な（アナログ的
な）操作となり、各アームを流れる電流が遮断せず、高
調波の少ない連続的な電流となる。
べるので省略するが、本実施の形態では、見かけ上、ス
イッチユニット１０が可変容量のコンデンサとして作用
するので、通常のスイッチングによるオン／オフ操作か
ら、可変容量コンデンサによる連続的な（アナログ的
な）操作となり、各アームを流れる電流が遮断せず、高
調波の少ない連続的な電流となる。
【００３１】＜第１の実施の形態の変形例＞
＜変形例１＞図２は、高速スイッチング自己消弧型半導
体素子として、逆阻止耐圧を有する半導体素子を用いた
例である。
体素子として、逆阻止耐圧を有する半導体素子を用いた
例である。
【００３２】図２のスイッチユニットでは、高速スイッ
チング自己消弧型半導体素子１が逆阻止耐圧を有してい
るので、図１のスイッチユニットのように高速スイッチ
ング自己消弧型半導体素子１と逆並列にダイオード３を
設ける必要が無くなる。それ以外の構成・動作は図１と
同様なので説明は省略する。
チング自己消弧型半導体素子１が逆阻止耐圧を有してい
るので、図１のスイッチユニットのように高速スイッチ
ング自己消弧型半導体素子１と逆並列にダイオード３を
設ける必要が無くなる。それ以外の構成・動作は図１と
同様なので説明は省略する。
【００３３】＜変形例２＞図３は、第１の実施の形態に
アームに逆電圧が印加されたときにコンデンサ４の充電
を防止するダイオード５を設けた例である。図１のスイ
ッチユニットでは、アームに逆電圧が印加されると、ダ
イオード３がオンしてしまい、コンデンサ４が充電され
ることがある。
アームに逆電圧が印加されたときにコンデンサ４の充電
を防止するダイオード５を設けた例である。図１のスイ
ッチユニットでは、アームに逆電圧が印加されると、ダ
イオード３がオンしてしまい、コンデンサ４が充電され
ることがある。
【００３４】そこで、図３のスイッチユニットでは、図
１のスイッチユニットの構成に加え、高速スイッチング
自己消弧型半導体素子１と該素子に逆並列に接続された
ダイオード３との並列回路に対し直列にダイオード５を
接続する。
１のスイッチユニットの構成に加え、高速スイッチング
自己消弧型半導体素子１と該素子に逆並列に接続された
ダイオード３との並列回路に対し直列にダイオード５を
接続する。
【００３５】これにより、アームに逆電圧が印加された
としても、ダイオード３がオンすることはなくなり、コ
ンデンサ４が充電されることはなくなる。それ以外の構
成・動作は図１と同様なので説明は省略する。
としても、ダイオード３がオンすることはなくなり、コ
ンデンサ４が充電されることはなくなる。それ以外の構
成・動作は図１と同様なので説明は省略する。
【００３６】＜変形例３＞図４は、第１の実施の形態に
分担電流のバランスを揃えるバランスリアクトルを加え
た例である。
分担電流のバランスを揃えるバランスリアクトルを加え
た例である。
【００３７】図４のスイッチユニットでは、コンデンサ
４を２分割し、その各々の端子間にバランスリアクトル
６を接続している。スイッチユニット内の２つの高速ス
イッチング自己消弧型半導体素子１を同時にオン・オフ
する場合、素子の特性の違いなどにより、並列に接続さ
れた各高速スイッチング自己消弧型半導体素子１と該素
子に逆並列に接続されたダイオード３との並列回路とダ
イオード２との直列回路の分担電流がアンバランスにな
ることがある。バランスリアクトル６は、この分担電流
のバランスを揃えるように作用する。それ以外の構成・
動作は図１と同様なので説明は省略する。
４を２分割し、その各々の端子間にバランスリアクトル
６を接続している。スイッチユニット内の２つの高速ス
イッチング自己消弧型半導体素子１を同時にオン・オフ
する場合、素子の特性の違いなどにより、並列に接続さ
れた各高速スイッチング自己消弧型半導体素子１と該素
子に逆並列に接続されたダイオード３との並列回路とダ
イオード２との直列回路の分担電流がアンバランスにな
ることがある。バランスリアクトル６は、この分担電流
のバランスを揃えるように作用する。それ以外の構成・
動作は図１と同様なので説明は省略する。
【００３８】また、バランスリアクトル６は、図５、図
６に示すように上記変形例１、２の回路構成にも適用す
ることができる。 ＜第２の実施形態（請求項３，４に対応する実施形態）
＞本発明の概略構成は、図７に示すように従来の電力変
換装置（少なくとも４個のアームをブリッジ接続してな
り、各アームにはスイッチユニット１０をそれぞれ備
え、各スイッチユニット１０は、第１の高速スイッチン
グ自己消弧型半導体素子１ｆの第１端子例えばエミッタ
に第１のダイオード１ｆのアノ一ドが接続された第１の
直列回路と、第２のダイオード２ｓのカソードに第２の
高速スイッチング自己消弧型半導体素子１ｓの第２端子
例えばコレクタが接続された第２の直列回路と、前記第
１の直列回路の直列接続点と、前記第２の直列回路の直
列接続点との間に接続されたコンデンサ４と、前記第１
の半導体素子１ｆに逆並列に接続された第３のダイオー
ド３ｆと、前記第２の半導体素子１ｓと逆並列に接続さ
れた第４のダイオード３ｓにより構成され、かつ前記第
２の半導体素子１ｓの第１端子と前記第１のダイオード
２ｓのカソードを共通接続し、前記第２のダイオード２
ｓのアノ一ドと前記第１の半導体素子１ｆの第２端子を
共通接続してなる電力変換装置）において、コンデンサ
４の充電状態によらず前記半導体素子をオン／オフでき
る手段例えば電圧検出器４１、電流検出器４２、位相検
出回路５１、電流基準発生回路５２、電流制御回路５
３、ゲート信号発生回路５４からなる構成を設けたもの
である。
６に示すように上記変形例１、２の回路構成にも適用す
ることができる。 ＜第２の実施形態（請求項３，４に対応する実施形態）
＞本発明の概略構成は、図７に示すように従来の電力変
換装置（少なくとも４個のアームをブリッジ接続してな
り、各アームにはスイッチユニット１０をそれぞれ備
え、各スイッチユニット１０は、第１の高速スイッチン
グ自己消弧型半導体素子１ｆの第１端子例えばエミッタ
に第１のダイオード１ｆのアノ一ドが接続された第１の
直列回路と、第２のダイオード２ｓのカソードに第２の
高速スイッチング自己消弧型半導体素子１ｓの第２端子
例えばコレクタが接続された第２の直列回路と、前記第
１の直列回路の直列接続点と、前記第２の直列回路の直
列接続点との間に接続されたコンデンサ４と、前記第１
の半導体素子１ｆに逆並列に接続された第３のダイオー
ド３ｆと、前記第２の半導体素子１ｓと逆並列に接続さ
れた第４のダイオード３ｓにより構成され、かつ前記第
２の半導体素子１ｓの第１端子と前記第１のダイオード
２ｓのカソードを共通接続し、前記第２のダイオード２
ｓのアノ一ドと前記第１の半導体素子１ｆの第２端子を
共通接続してなる電力変換装置）において、コンデンサ
４の充電状態によらず前記半導体素子をオン／オフでき
る手段例えば電圧検出器４１、電流検出器４２、位相検
出回路５１、電流基準発生回路５２、電流制御回路５
３、ゲート信号発生回路５４からなる構成を設けたもの
である。
【００３９】図７において、高速スイッチング自己消弧
型半導体素子１は、絶縁型ゲートバイポーラトランジス
タ（以下ＩＧＢＴと称する）等の高速のスイッチングデ
バイスを備え、スイッチユニットの電流を断続させない
ことを特徴としている。高速スイッチング自己消弧型半
導体素子としては、ＩＧＢＴ以外にも、スナバ回路とし
ていわゆるクランプスナバが使用できる素子であれば、
特にその種類を限定するものではない。
型半導体素子１は、絶縁型ゲートバイポーラトランジス
タ（以下ＩＧＢＴと称する）等の高速のスイッチングデ
バイスを備え、スイッチユニットの電流を断続させない
ことを特徴としている。高速スイッチング自己消弧型半
導体素子としては、ＩＧＢＴ以外にも、スナバ回路とし
ていわゆるクランプスナバが使用できる素子であれば、
特にその種類を限定するものではない。
【００４０】変圧器１３の一次巻線側（交流電源２１
側）は、電圧検出器４１に接続されている。電圧検出器
４１の出力は、位相検出回路５１に接続されている。位
相検出回路５１の出力すなわち系統位相角（位相）θ
は、電流基準発生回路５２に接続されている。変圧器１
３の二次巻線の出力は電流検出器４２に接続されてい
る。電流検出器４２の出力ｉａｃは、フィードバックと
して、電流基準発生回路５２の出力ｉａｃ* から減じら
れ、この偏差εが電流制御回路５３へ入力される。電流
制御回路５３の出力はゲートパルス発生回路５４に入力
される。ゲート信号発生回路５４の出力はゲート信号５
５であり、各スイッチユニット１０へ分配される。それ
以外の構成は図２４と同等なのでその説明を省略する。
側）は、電圧検出器４１に接続されている。電圧検出器
４１の出力は、位相検出回路５１に接続されている。位
相検出回路５１の出力すなわち系統位相角（位相）θ
は、電流基準発生回路５２に接続されている。変圧器１
３の二次巻線の出力は電流検出器４２に接続されてい
る。電流検出器４２の出力ｉａｃは、フィードバックと
して、電流基準発生回路５２の出力ｉａｃ* から減じら
れ、この偏差εが電流制御回路５３へ入力される。電流
制御回路５３の出力はゲートパルス発生回路５４に入力
される。ゲート信号発生回路５４の出力はゲート信号５
５であり、各スイッチユニット１０へ分配される。それ
以外の構成は図２４と同等なのでその説明を省略する。
【００４１】図７において、半導体素子１は高速でオン
／オフするため、コンデンサ４は、半導体素子１のター
ンオフ時の、過渡的なピーク電圧を抑制する、いわゆる
クランプスナバとして作用する。従って、図２４におけ
る、ターンオフ時の電圧変化率ｄｖ／ｄｔを一定値以下
に制限するスナバとは作用が異なる。また、過渡的なピ
ーク電圧を抑制するだけなので、半導体素子１がターン
オンするたびに毎回放電する必要はない。
／オフするため、コンデンサ４は、半導体素子１のター
ンオフ時の、過渡的なピーク電圧を抑制する、いわゆる
クランプスナバとして作用する。従って、図２４におけ
る、ターンオフ時の電圧変化率ｄｖ／ｄｔを一定値以下
に制限するスナバとは作用が異なる。また、過渡的なピ
ーク電圧を抑制するだけなので、半導体素子１がターン
オンするたびに毎回放電する必要はない。
【００４２】図８は図７の動作を説明するための図であ
る。図８（ａ）は、高速スイッチング自己消弧型半導体
素子１がオンしている状態である。この時、スイッチユ
ニット１０を流れる電流は、二つの高速スイッチング自
己消弧型半導体素子１及びコンデンサ４を通って流れ
る。コンデンサ４が放電するまでは、この状態を継続す
る。
る。図８（ａ）は、高速スイッチング自己消弧型半導体
素子１がオンしている状態である。この時、スイッチユ
ニット１０を流れる電流は、二つの高速スイッチング自
己消弧型半導体素子１及びコンデンサ４を通って流れ
る。コンデンサ４が放電するまでは、この状態を継続す
る。
【００４３】図８（ｂ）は、高速スイッチング自己消弧
型半導体素子１がオフしている状態である。この時、ス
イッチユニット１０を流れる電流は、二つのダイオード
２及びコンデンサ４を通って流れる。
型半導体素子１がオフしている状態である。この時、ス
イッチユニット１０を流れる電流は、二つのダイオード
２及びコンデンサ４を通って流れる。
【００４４】図８（ｃ）は、図８（ｂ）においてコンデ
ンサ４が完全に充電された状態であり、スイッチユニッ
ト１０には電流は流れない。図８（ｄ）は、片側の高速
スイッチング自己消弧型半導体素子１ｆのみオンさせた
状態である。電流は、片側の高速スイッチ自己消弧型半
導体素子１ｆ及びダイオード２ｆを通して流れる。この
時は、コンデンサ４には電流は流れず、充電も放行われ
ない。当然ながら、もう一方の高速スイッチング自己消
弧型半導体素子１ｓのみオンさせた状態も存在し、この
時は電流、反対側の高速スイッチング自己消弧型半導体
素子１ｓ及びダイオード２ｓを通して流れる。この時
も、コンサ４には電流は流れず、充電も放電も行われな
い。
ンサ４が完全に充電された状態であり、スイッチユニッ
ト１０には電流は流れない。図８（ｄ）は、片側の高速
スイッチング自己消弧型半導体素子１ｆのみオンさせた
状態である。電流は、片側の高速スイッチ自己消弧型半
導体素子１ｆ及びダイオード２ｆを通して流れる。この
時は、コンデンサ４には電流は流れず、充電も放行われ
ない。当然ながら、もう一方の高速スイッチング自己消
弧型半導体素子１ｓのみオンさせた状態も存在し、この
時は電流、反対側の高速スイッチング自己消弧型半導体
素子１ｓ及びダイオード２ｓを通して流れる。この時
も、コンサ４には電流は流れず、充電も放電も行われな
い。
【００４５】図８（ｅ）は、図８（ａ）においてコンデ
ンサ４が完全に放電された状態である。スイッチユニッ
ト１０を流れる電流は、高速スイッチング自己消弧型半
導体素子１、ダイオード２からなる２つの直列回路を流
れる。コンデンサ４には電流は流れない。
ンサ４が完全に放電された状態である。スイッチユニッ
ト１０を流れる電流は、高速スイッチング自己消弧型半
導体素子１、ダイオード２からなる２つの直列回路を流
れる。コンデンサ４には電流は流れない。
【００４６】本発明の実施形態では、図８に示す（ａ）
〜（ｅ）までの状態を組合せ、見かけ上、スイッチユニ
ット１０が、図８（ｆ）に示す可変容量のコンデンサと
して作用する。
〜（ｅ）までの状態を組合せ、見かけ上、スイッチユニ
ット１０が、図８（ｆ）に示す可変容量のコンデンサと
して作用する。
【００４７】図７において、各スイッチユニット１０が
可変容量のコンデンサとして作用するので、通常のスイ
ッチングによるオン／オフ操作から、可変容量コンデン
サによる連続的な（アナログ的な）操作となり、各アー
ムを流れる電流が断続せず、高調波の少ない連続的な電
流となる。
可変容量のコンデンサとして作用するので、通常のスイ
ッチングによるオン／オフ操作から、可変容量コンデン
サによる連続的な（アナログ的な）操作となり、各アー
ムを流れる電流が断続せず、高調波の少ない連続的な電
流となる。
【００４８】位相検出回路５１は、交流電源２１の位相
θを検出する回路であり、いわゆるＰＬＬ（Ｐｈａｓｅ
Ｌｏｃｋｅｄ Ｌｏｏｐ）等により構成される。位相
検出回路５１の出力は交流電源２１の位相θである。
θを検出する回路であり、いわゆるＰＬＬ（Ｐｈａｓｅ
Ｌｏｃｋｅｄ Ｌｏｏｐ）等により構成される。位相
検出回路５１の出力は交流電源２１の位相θである。
【００４９】図９は図７の電流基準発生回路５２の一例
を説明するための構成図である。図９において、位相基
準６２は、設定値または、外部より与えられる基準値で
ある。位相基準６２に位相検出回路５１の出力である系
統位相角（位相θ）６４が加算され、発振器６１に入力
される。振幅基準６３は、設定値または、外部より与え
られる基準値である。振幅基準６３は発振器６１のもう
一方の端子に入力される。発振器６１は予め設定された
パターンに従い、電流指令６５を発生する。例えば、位
相基準６２と系統位相角６４による位相と振幅基準６３
による振幅の三相正弦波等である。
を説明するための構成図である。図９において、位相基
準６２は、設定値または、外部より与えられる基準値で
ある。位相基準６２に位相検出回路５１の出力である系
統位相角（位相θ）６４が加算され、発振器６１に入力
される。振幅基準６３は、設定値または、外部より与え
られる基準値である。振幅基準６３は発振器６１のもう
一方の端子に入力される。発振器６１は予め設定された
パターンに従い、電流指令６５を発生する。例えば、位
相基準６２と系統位相角６４による位相と振幅基準６３
による振幅の三相正弦波等である。
【００５０】図１０は本発明の電流制御回路５３の一例
を説明するための構成図である。図１０において、電流
制御回路５３には、電流指令６５と電流検出器４２の出
力との偏差ε（εｕ，εｖ，εｗ）が交流の各相毎に入
力されている。偏差εは積分器６６に入力され、更にそ
の出力が加算されゲイン６７が乗じられることにより、
いわゆる比例積分（ＰＩ）アンプの構成となっている。
本例はあくまで一例であり流制御回路５３の制御回路構
成はいかなる構成でも本発明を制限するところではな
い。
を説明するための構成図である。図１０において、電流
制御回路５３には、電流指令６５と電流検出器４２の出
力との偏差ε（εｕ，εｖ，εｗ）が交流の各相毎に入
力されている。偏差εは積分器６６に入力され、更にそ
の出力が加算されゲイン６７が乗じられることにより、
いわゆる比例積分（ＰＩ）アンプの構成となっている。
本例はあくまで一例であり流制御回路５３の制御回路構
成はいかなる構成でも本発明を制限するところではな
い。
【００５１】図１１は図７のゲートパルス発生回路５４
の一例を説明するための構成図である図１１において、
ゲートパルス発生回路５４の入力、すなわち電流制御回
路５３からの出力Ｅｃ（ＥｃＵ，ＥｃＶ，ＥｃＷ）は、
三角波発生器６８の出力との差分が取られ、または、符
号を反転した後三角波発生器６８の出力との差分を取ら
れ、コンパレータ６９に入力されている。コンパレータ
６９の出力は、ゲート信号（ＧＵ，ＧＸ，ＧＶ，ＧＹ，
ＧＷ，ＧＺ）５５となり、各スイッチユニット１０に分
配される。
の一例を説明するための構成図である図１１において、
ゲートパルス発生回路５４の入力、すなわち電流制御回
路５３からの出力Ｅｃ（ＥｃＵ，ＥｃＶ，ＥｃＷ）は、
三角波発生器６８の出力との差分が取られ、または、符
号を反転した後三角波発生器６８の出力との差分を取ら
れ、コンパレータ６９に入力されている。コンパレータ
６９の出力は、ゲート信号（ＧＵ，ＧＸ，ＧＶ，ＧＹ，
ＧＷ，ＧＺ）５５となり、各スイッチユニット１０に分
配される。
【００５２】図１２はスイッチユニット１０の他の例を
示している。図１２において、高速スイッチング自己消
弧型体素子１ｆ，１ｓと直列にダイオード５ｆ，５ｓが
接続されている。それ以外の構成は図７と同等である。
本例はあくまで一例であり、スイッチユニット１０内に
ダイオード５の様な付加的な要素があつても、本発明を
制限するところではない。
示している。図１２において、高速スイッチング自己消
弧型体素子１ｆ，１ｓと直列にダイオード５ｆ，５ｓが
接続されている。それ以外の構成は図７と同等である。
本例はあくまで一例であり、スイッチユニット１０内に
ダイオード５の様な付加的な要素があつても、本発明を
制限するところではない。
【００５３】＜第３の実施形態（請求項５に対応する実
施形態）＞図１３は第３の実施形態を説明するための構
成図である。図１３において、電流検出器４２は各相の
アーム内に接続されている。それ以外の構成、動作は図
７と同等なので説明を省略する。
施形態）＞図１３は第３の実施形態を説明するための構
成図である。図１３において、電流検出器４２は各相の
アーム内に接続されている。それ以外の構成、動作は図
７と同等なので説明を省略する。
【００５４】図１４は図１３の電流基準発生回路５２の
一例を説明するための構成図である。発振器６１の出力
は各アーム数分設けられている。発振器６１は予め設定
されたパターンに従い、電流指令６５を発生する。例え
ば、位相基準６２と系統位相角６４による位相と振幅基
準６３による振幅の三相正弦波の、Ｕ相は正側半波、Ｘ
相は負側半波等である。それ以外の構成、動作は図９と
同等なので説明を省略する。
一例を説明するための構成図である。発振器６１の出力
は各アーム数分設けられている。発振器６１は予め設定
されたパターンに従い、電流指令６５を発生する。例え
ば、位相基準６２と系統位相角６４による位相と振幅基
準６３による振幅の三相正弦波の、Ｕ相は正側半波、Ｘ
相は負側半波等である。それ以外の構成、動作は図９と
同等なので説明を省略する。
【００５５】図１５は図１３の電流制御回路５３の一例
を説明するための構成図である。積分器６６、ゲイン６
７等より構成されるＰ１アンプは各アーム数分設けられ
ている。それ以外の構成、動作は図１０と同等なので説
明を省略する。
を説明するための構成図である。積分器６６、ゲイン６
７等より構成されるＰ１アンプは各アーム数分設けられ
ている。それ以外の構成、動作は図１０と同等なので説
明を省略する。
【００５６】図１６は図１３のゲートパルス発生回路５
４の一例を説明するための構成図である。ゲートパルス
発生回路５４の入力は各ア一ム毎に設けられているた
め、各々三角波発生器６８の出力との差分を取られコン
パレータ６９に入力されている。それ以外の構成、動作
は図１１と同等なので説明を省略する。
４の一例を説明するための構成図である。ゲートパルス
発生回路５４の入力は各ア一ム毎に設けられているた
め、各々三角波発生器６８の出力との差分を取られコン
パレータ６９に入力されている。それ以外の構成、動作
は図１１と同等なので説明を省略する。
【００５７】＜第４の実施形態（請求項６に対応するの
実施形態）＞図１７は第４の実施形態を説明するための
構成図であり、ゲートパルス発生回路５４のみを示して
いる。ゲートパルス発生回路５４の入力は各アーム毎に
設けられているが、各々三角波発生器６８の出力との差
分を取られ、または、符号を反転した後三角波発生器６
８の出力との差分が取られ、コンパレータ６９に入力さ
れている。コンパレータ６９の出力は、ゲートパルス５
５となり、各スイッチユニット１０に分配される。本構
成では、各アーム単位に２種類のゲートパルス５５が生
成され、各スイッチユニット１０内の半導体素子１に別
々に分配される。本構成により、図８における（ｄ）の
様な電流モードが実現可能となる。それ以外の構成、動
作は図１３と同等なので説明を省略する。
実施形態）＞図１７は第４の実施形態を説明するための
構成図であり、ゲートパルス発生回路５４のみを示して
いる。ゲートパルス発生回路５４の入力は各アーム毎に
設けられているが、各々三角波発生器６８の出力との差
分を取られ、または、符号を反転した後三角波発生器６
８の出力との差分が取られ、コンパレータ６９に入力さ
れている。コンパレータ６９の出力は、ゲートパルス５
５となり、各スイッチユニット１０に分配される。本構
成では、各アーム単位に２種類のゲートパルス５５が生
成され、各スイッチユニット１０内の半導体素子１に別
々に分配される。本構成により、図８における（ｄ）の
様な電流モードが実現可能となる。それ以外の構成、動
作は図１３と同等なので説明を省略する。
【００５８】＜第５の実施形態（請求項７に対応する実
施形態）＞図１８は第５の実施形態を説明するための構
成図でスイッチユニット１０のみを示している。図１８
において、コンデンサ４の両端に、電圧検出器４３が接
続されている。電圧検出器４３は各スイッチユニット１
０毎に設けられ、その出力が一定値となる様に制御され
ることで、電力変換装置の全体の動作が安定となる。そ
れ以外の構成、動作は、図１３、図１７と同等なので説
明を省略する。
施形態）＞図１８は第５の実施形態を説明するための構
成図でスイッチユニット１０のみを示している。図１８
において、コンデンサ４の両端に、電圧検出器４３が接
続されている。電圧検出器４３は各スイッチユニット１
０毎に設けられ、その出力が一定値となる様に制御され
ることで、電力変換装置の全体の動作が安定となる。そ
れ以外の構成、動作は、図１３、図１７と同等なので説
明を省略する。
【００５９】＜第６の実施形態（請求項８に対応する実
施形態）＞図１９は第６の実施形態を説明するための構
成図で、電流制御回路５３のみを示している。図１９に
おいて電圧検出器４３の出力Ｅｄｕは、直流電圧基準Ｅ
ｄｒｅｆから減ぜらる。その偏差は積分器７０に入力さ
れ更にそのが加算されゲイン７１が乗じられることによ
り、いわゆる比例積分（Ｐｌ）アンプの構成となつてい
る。本例はあくまでも一例であり、電流制御回路５３の
制御回路構成はいかなる構成でも本発明を制限するとこ
ろではない。
施形態）＞図１９は第６の実施形態を説明するための構
成図で、電流制御回路５３のみを示している。図１９に
おいて電圧検出器４３の出力Ｅｄｕは、直流電圧基準Ｅ
ｄｒｅｆから減ぜらる。その偏差は積分器７０に入力さ
れ更にそのが加算されゲイン７１が乗じられることによ
り、いわゆる比例積分（Ｐｌ）アンプの構成となつてい
る。本例はあくまでも一例であり、電流制御回路５３の
制御回路構成はいかなる構成でも本発明を制限するとこ
ろではない。
【００６０】図１９の構成により、スイッチユニット１
０内のコンデンサ４の電圧は一定値に保たれ、電力変換
装置の全体の動作が安定となる。以上は、代表例として
Ｕ相について述べたが、各相の構成動作は同等であるの
で説明を省略する。また、それ以外の構成、動作は、図
１３、図１７と同等なので説明を省略する。
０内のコンデンサ４の電圧は一定値に保たれ、電力変換
装置の全体の動作が安定となる。以上は、代表例として
Ｕ相について述べたが、各相の構成動作は同等であるの
で説明を省略する。また、それ以外の構成、動作は、図
１３、図１７と同等なので説明を省略する。
【００６１】＜第７の実施形態（請求項９に対応する実
施形態）＞図２０は第７の実施形態を説明するための構
成図で、電流基準発生回路５２のみを示している。図２
０において、電圧検出器４３の出力Ｅｄｕは、直流電圧
基準Ｅｄｒｅｆから減ぜられる。その偏差は積分器７０
に入力され、更に出力が加算されゲイン７１が乗じられ
ることにより、いわゆる比例積分（ＰＩ）アンプの構成
となつている。本例はあくまで一例であり、電流基準発
生回路５２の制御回路構成はいかなる構成でも本発明を
制限するところではない。本構成により、スイッチユニ
ット１０内のコンデンサ４の電圧は一定値に保たれ、電
力変換装置の全体の動作が安定となる。
施形態）＞図２０は第７の実施形態を説明するための構
成図で、電流基準発生回路５２のみを示している。図２
０において、電圧検出器４３の出力Ｅｄｕは、直流電圧
基準Ｅｄｒｅｆから減ぜられる。その偏差は積分器７０
に入力され、更に出力が加算されゲイン７１が乗じられ
ることにより、いわゆる比例積分（ＰＩ）アンプの構成
となつている。本例はあくまで一例であり、電流基準発
生回路５２の制御回路構成はいかなる構成でも本発明を
制限するところではない。本構成により、スイッチユニ
ット１０内のコンデンサ４の電圧は一定値に保たれ、電
力変換装置の全体の動作が安定となる。
【００６２】なお、図２０は、代表例としてＵ相につい
て述べたが、各相の構成動作は同等であるので説明を省
略する。また、それ以外の構成、動作は、図１３、図１
７と同等なので説明を省略する。
て述べたが、各相の構成動作は同等であるので説明を省
略する。また、それ以外の構成、動作は、図１３、図１
７と同等なので説明を省略する。
【００６３】＜第８の実施形態（請求項１０に対応する
実施形態）＞図２１は第８の実施形態を説明するための
構成図で、電流基準発生回路５２のみを示している。図
２１において、パターン発生器７２には、位相基準６２
に位相検出回路５１の出力である系統位相角６４（位相
θ）が加算されて入力される。また、パターン発生器７
２には、振幅基準６３が入力されている。パターン発生
器７２は、直流電流が一定電流となり、交流電流がいわ
ゆる電流となる様な基準を生成する。
実施形態）＞図２１は第８の実施形態を説明するための
構成図で、電流基準発生回路５２のみを示している。図
２１において、パターン発生器７２には、位相基準６２
に位相検出回路５１の出力である系統位相角６４（位相
θ）が加算されて入力される。また、パターン発生器７
２には、振幅基準６３が入力されている。パターン発生
器７２は、直流電流が一定電流となり、交流電流がいわ
ゆる電流となる様な基準を生成する。
【００６４】図２２は、図２１の電流基準発生回路５２
の動作を説明するための図である。図２２において、Ｕ
相及びＸ相の電流基準は、θ及び変調率Ｍに従い、掲載
式の様に変化する。掲載式と同様に三相分の電流基準を
生成した波形を図２２に合わせて掲げる。図２２におい
ては、Ｕ相、Ｖ相、Ｗ相の電流基準の合計値は常に１で
あり、振幅や位相によらず一定である。また、交流側出
力は、例えばＵ相は、Ｕ相の電流基準とＸ相の電流基準
の和であり、図２２より、正弦波状に変化していること
が判る。この様に図２２は、直流電流が一定電流で、交
流電流が所望の電流（正弦波）となるための電流基準の
一生成法を示している。
の動作を説明するための図である。図２２において、Ｕ
相及びＸ相の電流基準は、θ及び変調率Ｍに従い、掲載
式の様に変化する。掲載式と同様に三相分の電流基準を
生成した波形を図２２に合わせて掲げる。図２２におい
ては、Ｕ相、Ｖ相、Ｗ相の電流基準の合計値は常に１で
あり、振幅や位相によらず一定である。また、交流側出
力は、例えばＵ相は、Ｕ相の電流基準とＸ相の電流基準
の和であり、図２２より、正弦波状に変化していること
が判る。この様に図２２は、直流電流が一定電流で、交
流電流が所望の電流（正弦波）となるための電流基準の
一生成法を示している。
【００６５】＜第９の実施形態（請求項１１に対応する
実施形態）＞ 図２３は、本発明の第９の実施形態を説明するための構
成図で、上述した複数のスイッチユニットを直列接続し
た例である。図２３において、スイッチユニット１０は
複数個直列に接続され、更に直流電源２２、直流リアク
トル１２、負荷３１と直列に接続されている。
実施形態）＞ 図２３は、本発明の第９の実施形態を説明するための構
成図で、上述した複数のスイッチユニットを直列接続し
た例である。図２３において、スイッチユニット１０は
複数個直列に接続され、更に直流電源２２、直流リアク
トル１２、負荷３１と直列に接続されている。
【００６６】このように、上述した複数のスイッチユニ
ット１０を直列接続した場合も、各スイッチユニット
は、見かけ上、可変容量のコンデンサとして作用させる
ことができるので、電流が断続せず、高調波の少ない変
換器を構成することができる。
ット１０を直列接続した場合も、各スイッチユニット
は、見かけ上、可変容量のコンデンサとして作用させる
ことができるので、電流が断続せず、高調波の少ない変
換器を構成することができる。
【００６７】＜変形例＞前述の実施形態では、スイッチ
ユニットが６個で三相構成の場合について説明したが、
図２４の従来の例のようにスイッチユニットが４個で単
相構成の場合やこれ以外の多相構成であっても同様に実
施できる。また、各アームのスイッチユニットは一つで
説明したが、高圧化を必要とする場合には、複数直列に
接続することで対応することができる。
ユニットが６個で三相構成の場合について説明したが、
図２４の従来の例のようにスイッチユニットが４個で単
相構成の場合やこれ以外の多相構成であっても同様に実
施できる。また、各アームのスイッチユニットは一つで
説明したが、高圧化を必要とする場合には、複数直列に
接続することで対応することができる。
【００６８】
【発明の効果】本発明によれば、スイッチユニット電流
を断続させることなく、容量の大きなフィルタを追加す
ることなく、出力電流の高調波を少なくできる電力変換
装置を提供することができる。
を断続させることなく、容量の大きなフィルタを追加す
ることなく、出力電流の高調波を少なくできる電力変換
装置を提供することができる。
【図１】本発明の請求項１，２に対応する実施形態を示
す電力変換装置の構成図。
す電力変換装置の構成図。
【図２】図１の実施形態の変形例１を説明するための
図。
図。
【図３】図１の実施形態の変形例２を説明するための
図。
図。
【図４】図１の実施形態の変形例３を説明するための
図。
図。
【図５】図１の実施形態の変形例３のバランスリアクト
ルの適用範囲を説明するための図。
ルの適用範囲を説明するための図。
【図６】図１の実施形態の変形例３のバランスリアクト
ルの適用範囲を説明するための図。
ルの適用範囲を説明するための図。
【図７】本発明の請求項３，４に対応する実施形態を示
す電力変換装置の構成図。
す電力変換装置の構成図。
【図８】図７の主回路の動作を説明するための図。
【図９】図７の電流基準発生回路の一例を説明するため
の構成図。
の構成図。
【図１０】図７の電流制御回路の一例を説明するための
構成図。
構成図。
【図１１】図７のゲートパルス発生回路の一例を説明す
るための構成図。
るための構成図。
【図１２】図７のスイッチユニットとは異なる他の実施
形態を示す構成図。
形態を示す構成図。
【図１３】本発明の請求項５に対応する実施形態を示す
電力変換装置の構成図。
電力変換装置の構成図。
【図１４】図１３の電流基準発生回路の一例を示す構成
図。
図。
【図１５】図１３の電流制御回路の一例を示す構成図。
【図１６】図１３のゲートパルス発生回路の一例を示す
構成図。
構成図。
【図１７】本発明の請求項６に対応する実施形態を示す
電力変換装置のゲートパルス発生回路の構成図。
電力変換装置のゲートパルス発生回路の構成図。
【図１８】本発明の請求項７に対応する実施形態を示す
電力変換装置のスイッチユニットの構成図。
電力変換装置のスイッチユニットの構成図。
【図１９】本発明の請求項８に対応する実施形態を示す
電力変換装置の電流制御回路の構成図。
電力変換装置の電流制御回路の構成図。
【図２０】本発明の請求項９に対応する実施形態を示す
電力変換装置の電流基準発生回路の構成図。
電力変換装置の電流基準発生回路の構成図。
【図２１】本発明の請求項１０に対応する実施形態を示
す電力変摸装置の電流基準発生回路の構成図。
す電力変摸装置の電流基準発生回路の構成図。
【図２２】図２１の電流基準発生回路の動作を説明する
ための構成図。
ための構成図。
【図２３】本発明の請求項１１に対応する実施形態を示
す電力変換装置の構成図。
す電力変換装置の構成図。
【図２４】従来の電力変換装置の一例を示す構成図。
【図２５】図２４の従来の電力変換装置の主回路の動作
を説明するための図。
を説明するための図。
１…高速スイッチング自己消弧型半導体素子、２，３，
５…ダイオード、４…コンデンサ、６…バランスリアク
トル、７…自己消弧型半導体素子、１０…スイッチユニ
ット、１１…リアクトル、１２…直流リアクトル、１３
…変圧器、２１交流電源、２２…直流電源、３１…負
荷、４１…電圧検出器、４２…電流検出器、４３…電圧
検出器、５１…位相検出回路、５２…電流基準発生回
路、５３…電流制御回路、５４…ゲート信号発生回路、
５５…ゲート信号、６１…発振器、６２…位相基準、６
３…振幅基準、６４…系統位相角、６５…電流指令、６
６…積分器、６７…ゲイン、６８…三角波発生器、６９
…コンパレー夕、７０…積分器、７１…ゲイン、７２…
パターン発生器。
５…ダイオード、４…コンデンサ、６…バランスリアク
トル、７…自己消弧型半導体素子、１０…スイッチユニ
ット、１１…リアクトル、１２…直流リアクトル、１３
…変圧器、２１交流電源、２２…直流電源、３１…負
荷、４１…電圧検出器、４２…電流検出器、４３…電圧
検出器、５１…位相検出回路、５２…電流基準発生回
路、５３…電流制御回路、５４…ゲート信号発生回路、
５５…ゲート信号、６１…発振器、６２…位相基準、６
３…振幅基準、６４…系統位相角、６５…電流指令、６
６…積分器、６７…ゲイン、６８…三角波発生器、６９
…コンパレー夕、７０…積分器、７１…ゲイン、７２…
パターン発生器。
Claims (11)
- 【請求項１】 少なくとも４個のアームをブリッジ接続
してなり、各アームにはスイッチユニットをそれぞれ備
え、 前記各スイッチユニットは、第１の高速スイッチング自
己消弧型半導体素子の第１端子に第１のダイオードのア
ノードが接続された第１の直列回路と、第２のダイオー
ドのカソードに第２の高速スイッチング自己消弧型半導
体素子の第２端子が接続された第２の直列回路と、前記
第１の直列回路の直列接続点と前記第２の直列回路の直
列接続点との間に接続されたコンデンサと、前記第１の
高速スイッチング自己消弧型半導体素子に逆並列に接続
された第３のダイオードと、前記第２の高速スイッチン
グ自己消弧型半導体素子に逆並列に接続された第４のダ
イオードにより構成され、かつ前記第２の高速スイッチ
ング自己消弧型半導体素子の第１端子と前記第１のダイ
オードのカソードを共通接続し、前記第２のダイオード
のアノ一ドと前記第１の高速スイッチング自己消弧型半
導体素子の第２端子を共通接続してなる電力変換装置。 - 【請求項２】 前記第１、第２の高速スイッチング自己
消弧型半導体素子と直列に第５、第６のダイオードを設
けたことを特徴とする請求項１記載の電力変換装置。 - 【請求項３】 少なくとも４個のアームをブリッジ接続
してなり、各アームにはスイッチユニットをそれぞれ備
え、 前記各スイッチユニットは、第１の高速スイッチング自
己消弧型半導体素子の第１端子に第１のダイオードのア
ノ一ドが接続された第１の直列回路と、第２のダイオー
ドのカソードに第２の高速スイッチング自己消弧型半導
体素子の第２端子が接続された第２の直列回路と、前記
第１の直列回路の直列接続点と、前記第２の直列回路の
直列接続点との間に接続されたコンデンサと、前記第１
の半導体素子に逆並列に接続された第３のダイオード
と、前記第２の半導体素子と逆並列に接続された第４の
ダイオードにより構成され、かつ前記第２の半導体素子
の第１端子と前記第１のダイオードのカソードを共通接
続し、前記第２のダイオードのアノ一ドと前記第１の半
導体素子の第２端子を共通接続して構成し、 前記コンデンサの充電状態によらず前記半導体素子をオ
ン／オフできる手段を設けたことを特徴とする電力変換
装置。 - 【請求項４】 前記半導体素子をオン／オフできる手段
は、 前記スイッチユニット相互の接続点に接続されている交
流電源の系統位相角を検出する位相検出回路と、 前記位相検出回路で検出された系統位相角と位相基準の
加算値と、振幅基準に対応した電流指令を出力する電流
基準発生回路と、 前記電流基準発生回路からの電流指令と前記交流電源か
ら前記スイッチユニットに供給される電流検出値の偏差
を比例積分する電流制御回路と、 前記電流制御回路の出力と搬送波の差に基づいて前記各
スイッチユニットのゲートに与えるゲート信号を発生す
るゲート信号発生回路と、 により構成したことを特徴とする請求項３記載の電力変
換装置。 - 【請求項５】 前記各アーム毎に電流検出器を具備し、
各アームを個別に制御し、可変容量のコンデンサの如く
制御することで、所望の回路動作を行なわせることを特
徴とした請求項４記載の電力変換装置。 - 【請求項６】 前記各アームの半導体素子に個別のゲー
ト信号を印加することを特徴とした請求項４記載の電力
変換装置。 - 【請求項７】 前記スイッチユニット内のコンデンサの
電圧を検出する電圧検出器を具備し、該コンデンサの電
圧が一定となる様に制御することを特徴とした請求項５
または請求項６に記載の電力変換装置。 - 【請求項８】 前記電流制御回路の出力に該コンデンサ
の電圧を一定値となる様に制御する信号を加算すること
を特徴とした請求項４記載の電力変換装置。 - 【請求項９】 前記電流基準発生回路内に該コンデンサ
の電圧を一定値となる様に制御する機能を有することを
特徴とした請求項４記載の電力変換装置。 - 【請求項１０】 前記電流基準発生回路として、直流電
流が一定電流となり、交流電流が所望の電流となる様な
基準を生成する機能を有することを特徴とした請求項４
記載の電力変換装置。 - 【請求項１１】 直流電源に対して複数のスイッチユニ
ットを直列に接続した電力変換装置であって、 前記各スイッチユニットは、第１の高速スイッチング自
己消弧型半導体素子の第１端子に第１のダイオードのア
ノ一ドが接続された第１の直列回路と、第２のダイオー
ドのカソードに第２の高速スイッチング自己消弧型半導
体素子の第２端子が接続された第２の直列回路と、前記
第１の直列回路の直列接続点と前記第２の直列回路の直
列接続点との間に接続されたコンデンサと、前記第１の
高速スイッチング自己消弧型半導体素子に逆並列に接続
された第３のダイオードと、前記第２の高速スイッチン
グ自己消弧型半導体素子に逆並列に接続された第４のダ
イオードにより構成され、かつ前記第２の高速スイッチ
ング自己消弧型半導体素子の第１端子と前記第１のダイ
オードのカソードを共通接続し、前記第２のダイオード
のアノ一ドと前記第１の高速スイッチング自己消弧型半
導体素子の第２端子を共通接続してなる電力変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02328398A JP3415424B2 (ja) | 1998-02-04 | 1998-02-04 | 電力変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02328398A JP3415424B2 (ja) | 1998-02-04 | 1998-02-04 | 電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11225478A JPH11225478A (ja) | 1999-08-17 |
| JP3415424B2 true JP3415424B2 (ja) | 2003-06-09 |
Family
ID=12106287
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02328398A Expired - Lifetime JP3415424B2 (ja) | 1998-02-04 | 1998-02-04 | 電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3415424B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7898113B2 (en) | 2002-08-19 | 2011-03-01 | MERTHTech, Inc. | Pulse power supply device |
| US7974113B2 (en) | 2006-10-05 | 2011-07-05 | Tokyo Institute Of Technology | Electric power unit for induction heating |
-
1998
- 1998-02-04 JP JP02328398A patent/JP3415424B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7898113B2 (en) | 2002-08-19 | 2011-03-01 | MERTHTech, Inc. | Pulse power supply device |
| US7919887B2 (en) | 2002-08-19 | 2011-04-05 | Merstech, Inc. | High repetitous pulse generation and energy recovery system |
| US7974113B2 (en) | 2006-10-05 | 2011-07-05 | Tokyo Institute Of Technology | Electric power unit for induction heating |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11225478A (ja) | 1999-08-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11456679B2 (en) | Voltage level multiplier module for multilevel power converters | |
| EP3657661B1 (en) | Conversion circuit, control method, and power supply device | |
| US5982646A (en) | Voltage clamp snubbers for three level converter | |
| Liu et al. | A hybrid modular multilevel converter family with higher power density and efficiency | |
| US8207712B2 (en) | Arrangement for exchanging power | |
| Steimer et al. | Practical medium voltage converter topologies for high power applications | |
| EP0913918A2 (en) | Five level high power motor drive converter and control system | |
| Routray et al. | Reduced voltage stress thirteen-level extendable switched capacitor multilevel inverter | |
| Lan et al. | A three-phase multiplexing arm modular multilevel converter with high power density and small volume | |
| Bakas et al. | Hybrid converter with alternate common arm and director thyristors for high-power capability | |
| JP6647471B1 (ja) | ３レベル電力変換装置 | |
| Radke et al. | Low Commutation Inductance Using Standard Half Bridge IGBT Modules in High Power 3-Level (A)-NPC Inverters | |
| JP5724486B2 (ja) | マルチレベル電力変換器 | |
| JP4501144B2 (ja) | Ａｃ−ｄｃコンバータ | |
| JP3415424B2 (ja) | 電力変換装置 | |
| Bakas et al. | Hybrid alternate-common-arm converter with director thyristors—Impact of commutation time on the active-power capability | |
| Foti et al. | Reduced switch count asymmetric 13-Level voltage source inverter | |
| Alaei et al. | Control and experiment of AC/AC sparse modular multilevel converter | |
| JPH04334977A (ja) | 電力変換装置 | |
| JP4221212B2 (ja) | ハイブリッド式電力変換装置 | |
| Park et al. | A Z-source sparse matrix converter under a voltage sag condition | |
| Fan et al. | Arm Phase-shift Modulation and Pre-charge Strategy for an Enhanced Alternate Arm Converter | |
| Hashfi et al. | Modular multilevel converter modulation technique with fault-tolerant capability | |
| Han et al. | Capacitor voltage balancing control strategies for hybrid cascaded multilevel converters | |
| Xia et al. | Power Losses-Balancing Control Based on Variable PD-PWM Frequency for MMCs under SM Faults |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080404 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090404 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100404 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140404 Year of fee payment: 11 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |