JP3411960B2 - Microwave passive device - Google Patents

Microwave passive device

Info

Publication number
JP3411960B2
JP3411960B2 JP05339998A JP5339998A JP3411960B2 JP 3411960 B2 JP3411960 B2 JP 3411960B2 JP 05339998 A JP05339998 A JP 05339998A JP 5339998 A JP5339998 A JP 5339998A JP 3411960 B2 JP3411960 B2 JP 3411960B2
Authority
JP
Japan
Prior art keywords
conductor
hole
resistor
inductor
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05339998A
Other languages
Japanese (ja)
Other versions
JPH11251801A (en
Inventor
浩光 内田
康之 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP05339998A priority Critical patent/JP3411960B2/en
Publication of JPH11251801A publication Critical patent/JPH11251801A/en
Application granted granted Critical
Publication of JP3411960B2 publication Critical patent/JP3411960B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors

Landscapes

  • Waveguides (AREA)
  • Non-Adjustable Resistors (AREA)
  • Waveguide Connection Structure (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】この発明は、マイクロ波帯の
多層配線基板におけるマイクロ波受動素子に関するもの
である。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a microwave passive element in a microwave band multilayer wiring board.

【0002】[0002]

【従来の技術】多層配線基板において異なる2つの層を
接続する垂直給電素子として、スルーホール内に金属を
充填した円柱導体が用いられてきた。
2. Description of the Related Art A columnar conductor having a through hole filled with a metal has been used as a vertical feeding element for connecting two different layers in a multilayer wiring board.

【0003】図11は1996 Microwave
Workshops and Exhibition
(MWE 96)、“Microwave MCM u
sing Ceramic Multilayer F
unctional Substrate”に記載され
ている垂直給電素子を示す。図中90は多層配線基板、
91,92はマイクロストリップ線路の上部導体、9
3,94はマイクロストリップ線路の地導体、95は内
部を金属で充填されたバイアホールである。多層配線基
板内において、91,93からなるマイクロストリップ
線路と、92,94からなるマイクロストリップ線路の
間を、バイアホール95により連結している。
FIG. 11 shows 1996 Microwave.
Workshops and Exhibition
(MWE 96), "Microwave MCM u
sing Ceramic Multilayer F
The vertical feed element described in "Unctional Substrate" is shown. Reference numeral 90 in the figure denotes a multilayer wiring board.
91 and 92 are upper conductors of the microstrip line, and 9
3, 94 are ground conductors of the microstrip line, and 95 is a via hole whose inside is filled with metal. In the multilayer wiring board, vias 95 connect microstrip lines made up of 91 and 93 and microstrip lines made up of 92 and 94.

【0004】[0004]

【発明が解決しようとする課題】多層配線基板における
従来の垂直給電素子は、単に電気的な導通を得るためだ
けに用いられており、基板上に所望の回路を形成する際
にはその構成素子を全て各層の上に2次元的に配置して
いた。そのため回路の構成素子数が多い場合には回路の
占有面積が大きくなり、基板の大型化を招いてしまうと
いう課題があった。
The conventional vertical feed element in the multilayer wiring board is used only for obtaining electrical conduction, and when forming a desired circuit on the board, its constituent elements are used. Were all arranged two-dimensionally on each layer. Therefore, when the number of constituent elements of the circuit is large, there is a problem that the area occupied by the circuit becomes large and the substrate becomes large.

【0005】この発明は上記の課題を解決するためにな
されたもので、垂直給電素子として用いられるスルーホ
ールに抵抗、インダクタ、キャパシタを3次元的に形成
することで、回路の小型化を実現することを目的とす
る。
The present invention has been made to solve the above problems, and realizes circuit miniaturization by three-dimensionally forming resistors, inductors, and capacitors in through holes used as vertical power supply elements. The purpose is to

【0006】[0006]

【課題を解決するための手段】この発明に係るマイクロ
波受動素子は、複数導体面を持つ配線基板において異な
る導体面の任意点間にスルーホールを設けて、このスル
ーホール内を一方の導体面から他方の導体面まで連続す
る、1つはインダクタ、他は異なるインピーダンス素子
で形成して、並列インピーダンスで接続する構成とし
た。
In a microwave passive element according to the present invention, a through hole is provided between arbitrary points on different conductor surfaces in a wiring board having a plurality of conductor surfaces, and the inside of this through hole is one conductor surface. To the other conductor surface, one is an inductor and the other is a different impedance element, and the impedances are connected in parallel.

【0007】[0007]

【0008】また更に、スルーホール内の分割は、スル
ーホールの半径方向に分割し、該分割したインダクタ以
外の部分を抵抗体またはキャパシタ素子として、異なる
導体面間を並列インピーダンス素子として構成するよう
にした。
[0008] In addition, the division of the through hole is divided into radial through-hole, the divided inductor than
The outer portion is configured as a resistor or a capacitor element, and the different conductor planes are configured as parallel impedance elements.

【0009】または、複数導体面を持つ配線基板におい
て異なる導体面の任意点を接続するスルーホールを設け
て、上記スルーホール内を一方の導体面から他方の導体
面まで連続する、3分割した領域に分割し、かつそれぞ
れの分割部分に異なるインピーダンス素子をあてる並列
インピーダンス素子構成とした。
[0009] or a wiring board odor with multiple conductive surfaces
Through holes that connect arbitrary points on different conductor surfaces
The inside of the through hole from one conductor surface to the other conductor
Parallel to each other by dividing into three divided regions continuous up to the plane and applying different impedance elements to each divided portion.
An impedance element configuration is used.

【0010】[0010]

【0011】[0011]

【0012】[0012]

【発明の実施の形態】実施の形態1.本発明の実施の形
態1におけるマイクロ波受動素子の構成を図に基づいて
説明する。ここでは説明を簡単にするために、基板とし
て単層両面基板にスルーホールを施し、このスルーホー
ル内に抵抗、キャパシタを設けたものとする。図1は両
面基板のスルーホール部分に設けた抵抗の断面構造を示
す図である。図において、1は配線基板の絶縁基板部、
2は一方の面に設けられた導体面で、抵抗に対しては片
端の接続端となる。3は他方の面に設けられた導体面
で、抵抗に対しては他端の接続端となる。4は絶縁基板
部1のスルーホールに接する円環状の抵抗体である。5
は空気または低誘電体で、インピーダンスとしては非常
に高い値を持つ絶縁体とみなされる部分である。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiment 1. The configuration of the microwave passive element according to the first embodiment of the present invention will be described with reference to the drawings. Here, in order to simplify the explanation, it is assumed that a through hole is formed in a single-layer double-sided board as a board and a resistor and a capacitor are provided in the through hole. FIG. 1 is a view showing a sectional structure of a resistor provided in a through hole portion of a double-sided board. In the figure, 1 is an insulating substrate portion of a wiring board,
Reference numeral 2 denotes a conductor surface provided on one surface, which serves as a connection end at one end for resistance. Reference numeral 3 is a conductor surface provided on the other surface and serves as a connection end at the other end for resistance. Reference numeral 4 is an annular resistor which is in contact with the through hole of the insulating substrate portion 1. 5
Is air or a low-dielectric substance, and is a portion regarded as an insulator having a very high impedance value.

【0013】抵抗体4の抵抗率をρ、抵抗体4の円環状
断面積をS、スルーホールの長さ(基板部1の厚みでも
ある)をhとすると、両面の導体面2、3が接続する抵
抗体4の抵抗値Rは R=ρh/S となり、ρ=5×10-7[Ωm](チッ化タンタルの抵
抗率)、h=0.4[mm]、S=5×10-9[m2
(外径、内径が各50、30μmの円環断面積)とする
と、R=40[Ω]となり、フィルタや増幅器の発振防
止回路等に有効に用いられる実用的な値が得られる。な
お、図1では抵抗体4は円環状としたが、スルーホール
全体を円筒状の抵抗体としてもよい。このように多層基
板間方向に抵抗体を設けて立体的に受動素子を構成する
ことで、基板回路を有効利用でき、また占有面積を小さ
くできる。
Assuming that the resistivity of the resistor 4 is ρ, the annular cross-sectional area of the resistor 4 is S, and the length of the through hole (which is also the thickness of the substrate portion 1) is h, the conductor surfaces 2 and 3 on both sides are The resistance value R of the resistor 4 connected is R = ρh / S, and ρ = 5 × 10 −7 [Ωm] (resistivity of tantalum nitride), h = 0.4 [mm], S = 5 × 10 -9 [m 2 ]
Assuming (a circular cross-sectional area of 50 μm and 30 μm of inner diameter), R = 40 [Ω], and a practical value effectively used for an oscillation prevention circuit of a filter or an amplifier can be obtained. Although the resistor 4 is annular in FIG. 1, the entire through hole may be a cylindrical resistor. By thus forming the passive elements three-dimensionally by providing the resistors in the direction between the multilayer substrates, the substrate circuit can be effectively used and the occupied area can be reduced.

【0014】本実施の形態における他の構成を説明す
る。図2は図1の抵抗体に換えてキャパシタを立体的に
設けた構成を示す図である。図において、10は配線基
板の絶縁基板部、11は一方の面に設けられた導体面
で、抵抗に対しては片端の接続端となる。12は他方の
面に設けられた導体面で、抵抗に対しては他端の接続端
となる。13は絶縁基板部1のスルーホールに高誘電体
を充填したキャパシタである。キャパシタ13の誘電率
をε、スルーホールの円板断面積をS、スルーホールの
長さをhとすると、両面の導体面11、12が接続する
キャパシタ13の容量Cは C=εS/h となり、ε=3000×ε0 =2.66×10-8[F/
m](チタン酸バリウムを仮定。またε0 は真空の誘電
率で8.85×10-12 [F/m])、h=0.2[m
m]、S=2.5×10-7[m2 ](一辺0.5[m
m]の正方形の面積)とすると、C=33[pF]とな
り、マイクロ波領域ではフィルタ等に有効に用いられる
実用的な値が得られる。この場合にも基板回路の有効利
用、占有面積の減少といった効果が同様に得られる。
Another configuration in the present embodiment will be described. FIG. 2 is a diagram showing a configuration in which capacitors are three-dimensionally provided instead of the resistors of FIG. In the figure, 10 is an insulating substrate portion of the wiring board, and 11 is a conductor surface provided on one surface, which is a connection end for one end with respect to the resistance. Reference numeral 12 is a conductor surface provided on the other surface and serves as a connection end at the other end for resistance. Reference numeral 13 is a capacitor in which the through hole of the insulating substrate portion 1 is filled with a high dielectric material. Assuming that the dielectric constant of the capacitor 13 is ε, the disk cross-sectional area of the through hole is S, and the length of the through hole is h, the capacitance C of the capacitor 13 to which the conductor surfaces 11 and 12 on both sides are connected is C = εS / h 2. , Ε = 3000 × ε 0 = 2.66 × 10 −8 [F /
m] (assuming barium titanate, and ε 0 is a vacuum dielectric constant of 8.85 × 10 −12 [F / m]), h = 0.2 [m
m], S = 2.5 × 10 −7 [m 2 ] (one side is 0.5 [m
m] square area), C = 33 [pF], and a practical value effectively used for a filter or the like is obtained in the microwave region. In this case as well, effects such as effective use of the substrate circuit and reduction of the occupied area are similarly obtained.

【0015】実施の形態2.スルーホールは単一の抵抗
またはキャパシタとしてのみでなく、並列インピーダン
ス素子としても構成できる。本実施の形態ではこうした
並列形インピーダンスを構成する場合を説明する。図3
は両面基板のスルーホール部分に設けた抵抗とキャパシ
タの断面構造を示す図である。図において、15は配線
基板の絶縁基板部、16は一方の面に設けられた導体面
で、抵抗とキャパシタに対しては片端の接続端となる。
17は他方の面に設けられた導体面で、抵抗とキャパシ
タに対しては他端の接続端となる。18は絶縁基板部1
のスルーホールに接する円環状の抵抗体である。19は
高誘電体であり、キャパシタを構成する。従ってこれら
は導体面16、17に対しては並列インピーダンスを構
成する。これらの具体的な数値は、実施の形態1におけ
る値を考えれば、十分に有用であることが判る。この構
成によれば、基板回路の有効利用、占有面積の減少とい
った効果が更に有効に得られる。
Embodiment 2. The through hole can be configured not only as a single resistor or capacitor, but also as a parallel impedance element. In this embodiment, a case where such a parallel type impedance is configured will be described. Figure 3
FIG. 4 is a diagram showing a sectional structure of a resistor and a capacitor provided in a through hole portion of a double-sided board. In the figure, reference numeral 15 is an insulating substrate portion of the wiring board, and 16 is a conductor surface provided on one surface, which is a connecting end of one end for the resistor and the capacitor.
Reference numeral 17 denotes a conductor surface provided on the other surface and serves as a connection end of the other end for the resistor and the capacitor. 18 is the insulating substrate portion 1
The ring-shaped resistor is in contact with the through hole. Reference numeral 19 is a high dielectric material, which constitutes a capacitor. Therefore, they constitute a parallel impedance with respect to the conductor surfaces 16 and 17. It can be seen that these concrete numerical values are sufficiently useful considering the values in the first embodiment. According to this configuration, the effects of effectively using the substrate circuit and reducing the occupied area can be obtained more effectively.

【0016】本実施の形態における他の構成を説明す
る。図4は図3のキャパシタに換えてインダクタを立体
的に設けた構成を示す図である。図において、20は配
線基板の絶縁基板部、21は一方の面に設けられた導体
面で、並列インピーダンスに対しては片端の接続端とな
る。22は他方の面に設けられた導体面で、並列インピ
ーダンスに対しては他端の接続端となる。23はスルー
ホールに接する円環状の抵抗体、25は実効インダクタ
としての導体、24、26は空気または低誘電体であ
る。マイクロ波領域では、導体が実質的にインダクタと
なることは知られており、導体25の半径をr、スルー
ホールの長さをh、真空の透磁率をμ0 とすると、その
値Lは
Another configuration in this embodiment will be described. FIG. 4 is a diagram showing a configuration in which an inductor is three-dimensionally provided instead of the capacitor of FIG. In the figure, 20 is an insulating substrate portion of a wiring board, and 21 is a conductor surface provided on one surface, which is a connecting end of one end for parallel impedance. Reference numeral 22 is a conductor surface provided on the other surface and serves as a connection end at the other end for parallel impedance. Reference numeral 23 is an annular resistor in contact with the through hole, 25 is a conductor as an effective inductor, and 24 and 26 are air or a low dielectric material. In the microwave region, it is known that the conductor is substantially an inductor. If the radius of the conductor 25 is r, the length of the through hole is h, and the magnetic permeability of the vacuum is μ 0 , its value L is

【0017】[0017]

【数1】 [Equation 1]

【0018】で表され、h=0.635mm、r=0.
05mmとすると、L=0.235nHとなる。この構
造は、抵抗とインダクタによる並列インピーダンス素子
を構成することになる。
And h = 0.635 mm, r = 0.
When it is set to 05 mm, L = 0.235 nH. This structure constitutes a parallel impedance element including a resistor and an inductor.

【0019】本実施の形態における他の構成を説明す
る。図5は図3の抵抗に換えてキャパシタ、キャパシタ
に換えてインダクタを立体的に設けた構成を示す図であ
る。図において、30は配線基板の絶縁基板部、31は
一方の面に設けられた導体面で、並列インピーダンスに
対しては片端の接続端となる。32は他方の面に設けら
れた導体面で、並列インピーダンスに対しては他端の接
続端となる。33はスルーホールに接する円環状の高誘
電体、34は実効インダクタとしての導体、35は空気
または低誘電体である。キャパシタ、インダクタの具体
的な数値は他の図で示される範囲であり、この構造は、
キャパシタとインダクタによる並列インピーダンス素子
を構成することになる。キャパシタとインダクタの位置
は入れ換わってもよい。
Another configuration in the present embodiment will be described. FIG. 5 is a diagram showing a configuration in which a capacitor is provided instead of the resistor and an inductor is provided three-dimensionally instead of the capacitor in FIG. In the figure, 30 is an insulating substrate portion of the wiring board, 31 is a conductor surface provided on one surface, and is a connecting end of one end for parallel impedance. A conductor surface 32 is provided on the other surface and serves as a connection end of the other end for parallel impedance. Reference numeral 33 is an annular high dielectric material that is in contact with the through hole, 34 is a conductor as an effective inductor, and 35 is air or a low dielectric material. Specific values of capacitors and inductors are in the ranges shown in other figures, and this structure is
A parallel impedance element composed of a capacitor and an inductor will be configured. The positions of the capacitor and the inductor may be exchanged.

【0020】立体的な並列インピーダンスの構造とし
て、キャパシタ、インダクタ、抵抗の3素子からなる場
合を説明する。図6はスルーホールに接する最外層に抵
抗、次いでキャパシタ、最内層にインダクタを立体的に
設けた構成を示す図である。図において、40は配線基
板の絶縁基板部、41は一方の面に設けられた導体面
で、並列インピーダンスに対しては片端の接続端とな
る。42は他方の面に設けられた導体面で、並列インピ
ーダンスに対しては他端の接続端となる。43はスルー
ホールに接する円環状の抵抗体、44は高誘電体でキャ
パシタとなり、46は実効インダクタとしての導体、4
5は空気または低誘電体である。抵抗、キャパシタ、イ
ンダクタの具体的な数値は他の図で示される範囲であ
り、この構造は、キャパシタ、インダクタと抵抗による
並列インピーダンス素子を構成することになる。各素子
の位置は入れ換わってもよい。
As a three-dimensional parallel impedance structure, a case where it is composed of three elements of a capacitor, an inductor and a resistor will be described. FIG. 6 is a diagram showing a configuration in which a resistor and then a capacitor are three-dimensionally provided on the outermost layer in contact with the through hole and an inductor is three-dimensionally provided on the innermost layer. In the figure, 40 is an insulating substrate portion of the wiring board, 41 is a conductor surface provided on one surface, and is a connecting end at one end for parallel impedance. Reference numeral 42 is a conductor surface provided on the other surface and serves as a connection end at the other end for parallel impedance. 43 is an annular resistor in contact with the through hole, 44 is a high-dielectric-constant capacitor, and 46 is a conductor as an effective inductor, 4
5 is air or a low dielectric. The specific numerical values of the resistor, the capacitor, and the inductor are in the ranges shown in other figures, and this structure constitutes a parallel impedance element including the capacitor, the inductor, and the resistor. The position of each element may be exchanged.

【0021】実施の形態3.スルーホールは単一の抵抗
またはキャパシタとしてのみでなく、直列インピーダン
ス素子としても構成できる。本実施の形態ではこうした
直列形インピーダンスを構成する場合を説明する。図7
は両面基板のスルーホール部分に設けた直列構造の抵抗
とインダクタの断面構造を示す図である。図において、
50は配線基板の絶縁基板部、51は一方の面に設けら
れた導体面で、抵抗に対しては片端の接続端となる。5
2は他方の面に設けられた導体面で、インダクタに対し
ては他端の接続端となる。53は絶縁基板部50の図で
は上部にスルーホールに接する円環状に設けられた抵抗
体で、インダクタと接続されている。56は実効インダ
クタとしての導体であり、54、55は空気または低誘
電体である。これらの具体的な数値は、実施の形態1に
おける値を考えれば、十分に有用であることが判る。こ
の構造は、インダクタと抵抗による直列インピーダンス
素子を構成することになる。この構成によれば、基板回
路の有効利用、占有面積の減少といった効果が更に有効
に得られる。
Embodiment 3. The through hole can be configured not only as a single resistor or capacitor, but also as a series impedance element. In the present embodiment, a case where such series impedance is configured will be described. Figure 7
FIG. 3 is a diagram showing a cross-sectional structure of a resistor and an inductor having a serial structure provided in a through hole portion of a double-sided board. In the figure,
Reference numeral 50 is an insulating substrate portion of the wiring board, and reference numeral 51 is a conductor surface provided on one surface, which serves as one end connection end for resistance. 5
Reference numeral 2 is a conductor surface provided on the other surface and serves as a connection end of the other end with respect to the inductor. Reference numeral 53 is a ring-shaped resistor provided in the upper part of the insulating substrate portion 50 in contact with the through hole, and is connected to the inductor. 56 is a conductor as an effective inductor, and 54 and 55 are air or a low dielectric. It can be seen that these concrete numerical values are sufficiently useful considering the values in the first embodiment. This structure constitutes a series impedance element including an inductor and a resistor. According to this configuration, the effects of effectively using the substrate circuit and reducing the occupied area can be obtained more effectively.

【0022】本実施の形態における他の構成を説明す
る。図8は図7のインダクタに換えてキャパシタを立体
的に設けた構成を示す図である。図において、60は配
線基板の絶縁基板部、61は一方の面に設けられた導体
面で、直列インピーダンスに対しては片端の接続端とな
る。62は他方の面に設けられた導体面で、直列インピ
ーダンスに対しては他端の接続端となる。63は絶縁基
板部60の図では上部にスルーホールに接する円環状に
設けられた抵抗体で、キャパシタと接続されている。6
4は空気または低誘電体である。65は高誘電体であ
り、キャパシタを構成する。66は抵抗体63とキャパ
シタを接続する導体である。
Another configuration in this embodiment will be described. FIG. 8 is a diagram showing a configuration in which capacitors are three-dimensionally provided in place of the inductor of FIG. In the figure, reference numeral 60 is an insulating substrate portion of the wiring board, and 61 is a conductor surface provided on one surface, which is a connecting end of one end for series impedance. Reference numeral 62 denotes a conductor surface provided on the other surface and serves as a connection end at the other end with respect to series impedance. Reference numeral 63 denotes an annular resistor provided in the upper part of the insulating substrate 60 in contact with the through hole, and is connected to the capacitor. 6
4 is air or a low dielectric. Reference numeral 65 is a high dielectric material, which constitutes a capacitor. 66 is a conductor that connects the resistor 63 and the capacitor.

【0023】本実施の形態における他の構成を説明す
る。図9は図7の抵抗に換えてキャパシタを立体的に設
けた構成を示す図である。図において、70は配線基板
の絶縁基板部、71は一方の面に設けられた導体面で、
直列インピーダンスに対しては片端の接続端となる。7
2は他方の面に設けられた導体面で、直列インピーダン
スに対しては他端の接続端となる。73は絶縁基板部7
0の図では上部にスルーホールに接する円環状に充填さ
れたキャパシタで、インダクタと接続されている。75
は実効インダクタとしての導体、74は空気または低誘
電体である。76はキャパシタと実効インダクタとして
の導体75を接続する導体である。
Another configuration in the present embodiment will be described. FIG. 9 is a diagram showing a configuration in which capacitors are three-dimensionally provided instead of the resistors in FIG. In the figure, 70 is an insulating substrate portion of the wiring board, 71 is a conductor surface provided on one surface,
One end is connected to the series impedance. 7
Reference numeral 2 is a conductor surface provided on the other surface and serves as a connection end at the other end for series impedance. 73 is the insulating substrate portion 7
In FIG. 0, a capacitor filled in a ring shape in contact with the through hole is connected to the inductor at the upper part. 75
Is a conductor as an effective inductor, and 74 is air or a low dielectric material. Reference numeral 76 is a conductor that connects the capacitor and the conductor 75 as an effective inductor.

【0024】本実施の形態における他の構成を説明す
る。直列インピーダンスとして3つの素子を用いること
も可能である。図10はその例を示す図である。図にお
いて、80は配線基板の絶縁基板部、81は一方の面に
設けられた導体面で、直列インピーダンスに対しては片
端の接続端となる。82は他方の面に設けられた導体面
で、直列インピーダンスに対しては他端の接続端とな
る。83は絶縁基板部80の図では最上部にスルーホー
ルに充填されたキャパシタで、インダクタと接続されて
いる。85は実効インダクタとしての導体、89は図で
は最下部に設けられた抵抗体である。84、87は直列
インピーダンス間の接続導体、86、88は空気または
低誘電体である。この構成によれば、基板回路の有効利
用、占有面積の減少といった効果が更に有効に得られ
る。
Another configuration in the present embodiment will be described. It is also possible to use three elements as the series impedance. FIG. 10 is a diagram showing an example thereof. In the figure, 80 is an insulating substrate portion of the wiring board, and 81 is a conductor surface provided on one surface, which is a connecting end at one end for series impedance. Reference numeral 82 denotes a conductor surface provided on the other surface, which serves as a connection end at the other end for series impedance. Reference numeral 83 denotes a capacitor having a through hole filled in the uppermost portion in the figure of the insulating substrate portion 80, which is connected to the inductor. Reference numeral 85 is a conductor as an effective inductor, and 89 is a resistor provided at the bottom in the figure. Reference numerals 84 and 87 are connection conductors between series impedances, and reference numerals 86 and 88 are air or a low dielectric material. According to this configuration, the effects of effectively using the substrate circuit and reducing the occupied area can be obtained more effectively.

【0025】[0025]

【発明の効果】以上のようにこの発明によれば、多層基
板の異なる導体層間にスルーホールを設けてインダクタ
を含む複数のインピーダンス素子を構成したので、基盤
回路を有効利用でき、また占有面積を小さくできる効果
がある。
As described above, according to the present invention, a through hole is provided between different conductor layers of a multilayer substrate to form an inductor.
Since a plurality of impedance elements including is constructed, the base circuit can be effectively used and the occupied area can be reduced.

【0026】また更にスルーホールに並列または直列イ
ンピーダンス回路を構成するので、基板回路の有効利
用、占有面積の減少が更に図れる効果がある。
Further, since the parallel or series impedance circuit is formed in the through hole, there is an effect that the substrate circuit can be effectively used and the occupied area can be further reduced.

【図面の簡単な説明】[Brief description of drawings]

【図1】 この発明の実施の形態1におけるマイクロ波
受動素子の構成断面図である。
FIG. 1 is a configuration cross-sectional view of a microwave passive element according to a first embodiment of the present invention.

【図2】 実施の形態1における他のマイクロ波受動素
子の構成断面図である。
FIG. 2 is a sectional view showing the configuration of another microwave passive element according to the first embodiment.

【図3】 この発明の実施の形態2におけるマイクロ波
受動素子の構成断面図である。
FIG. 3 is a configuration cross-sectional view of a microwave passive element according to the second embodiment of the present invention.

【図4】 実施の形態2における他のマイクロ波受動素
子の構成断面図である。
FIG. 4 is a sectional view showing the configuration of another microwave passive element according to the second embodiment.

【図5】 実施の形態2における他のマイクロ波受動素
子の構成断面図である。
FIG. 5 is a sectional view showing the configuration of another microwave passive element according to the second embodiment.

【図6】 実施の形態2における他のマイクロ波受動素
子の構成断面図である。
FIG. 6 is a sectional view showing the configuration of another microwave passive element according to the second embodiment.

【図7】 この発明の実施の形態3におけるマイクロ波
受動素子の構成断面図である。
FIG. 7 is a configuration cross-sectional view of a microwave passive element according to a third embodiment of the present invention.

【図8】 実施の形態3における他のマイクロ波受動素
子の構成断面図である。
FIG. 8 is a sectional view showing the configuration of another microwave passive element according to the third embodiment.

【図9】 実施の形態3における他のマイクロ波受動素
子の構成断面図である。
FIG. 9 is a sectional view showing the configuration of another microwave passive element according to the third embodiment.

【図10】 実施の形態3における他のマイクロ波受動
素子の構成断面図である。
FIG. 10 is a sectional view showing the configuration of another microwave passive element according to the third embodiment.

【図11】 従来の垂直給電回路の構成例を示す図であ
る。
FIG. 11 is a diagram showing a configuration example of a conventional vertical power supply circuit.

【符号の説明】[Explanation of symbols]

1,10,15,20,30,40,50,60,7
0,80,90 多層配線基板、2,11,16,2
2,31,41,51,61,71,81 上部電極、
3,12,17,22,32,42,52,62,7
2,82 下部電極、4,18,23,43,53,6
3,89 抵抗体、5,24,26,35,45,5
4,55,64,74,86,88 空気または低誘電
体、13,19,33,44,65,73,83 高誘
電体、4,25,34,46,56,57,66,7
5,76,84,85,87 導体、91,92 マイ
クロストリップ線路の上部導体、93,94 マイクロ
ストリップ線路の地導体、95 バイアホール。
1, 10, 15, 20, 30, 40, 50, 60, 7
0,80,90 Multilayer wiring board, 2,11,16,2
2, 31, 41, 51, 61, 71, 81 upper electrode,
3, 12, 17, 22, 32, 42, 52, 62, 7
2,82 lower electrode, 4,18,23,43,53,6
3,89 resistor, 5,24,26,35,45,5
4,55,64,74,86,88 Air or low dielectric, 13,19,33,44,65,73,83 High dielectric, 4,25,34,46,56,57,66,7
5,76,84,85,87 conductor, 91,92 microstrip line upper conductor, 93,94 microstrip line ground conductor, 95 via hole.

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭49−56167(JP,A) 特開 昭51−147763(JP,A) 特開 平8−37355(JP,A) 特開 平4−313297(JP,A) 特開 平4−299889(JP,A) 特開 平5−55761(JP,A) 特開 平2−239697(JP,A) 特開 平1−298796(JP,A) 特開 昭63−119593(JP,A) 特開 昭64−64394(JP,A) 実開 昭58−39001(JP,U) (58)調査した分野(Int.Cl.7,DB名) H01P 1/00 H01C 7/00 H01P 3/08 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-49-56167 (JP, A) JP-A-51-147763 (JP, A) JP-A-8-37355 (JP, A) JP-A-4- 313297 (JP, A) JP-A 4-299889 (JP, A) JP-A 5-55761 (JP, A) JP-A 2-239697 (JP, A) JP-A 1-298796 (JP, A) JP 63-119593 (JP, A) JP 64-64394 (JP, A) Actual development Sho 58-39001 (JP, U) (58) Fields investigated (Int.Cl. 7 , DB name) H01P 1/00 H01C 7/00 H01P 3/08

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 複数導体面を持つ配線基板において異な
る導体面の任意点間にスルーホールを設けて、 上記スルーホール内を一方の導体面から他方の導体面ま
で連続する、1つはインダクタ、他は異なるインピーダ
ンス素子で形成して、上記導体面間を並列インピーダン
スで接続する構成としたことを特徴とするマイクロ波受
動素子。
1. In a wiring board having a plurality of conductor surfaces, a through hole is provided between arbitrary points on different conductor surfaces, and the inside of the through hole is continuous from one conductor surface to the other conductor surface, one is an inductor, A microwave passive element, characterized in that the others are formed by different impedance elements, and the conductor surfaces are connected by parallel impedance.
【請求項2】 スルーホール内の分割は、スルーホール
の半径方向に分割し、該分割したインダクタ以外の部分
を抵抗体またはキャパシタ素子として、異なる導体面間
を並列インピーダンス素子として構成するようにしたこ
とを特徴とする請求項1記載のマイクロ波受動素子。
2. The through hole is divided in the radial direction of the through hole, and a portion other than the divided inductor is formed as a resistor or a capacitor element, and different conductor surfaces are formed as parallel impedance elements. The microwave passive element according to claim 1, wherein:
【請求項3】 複数導体面を持つ配線基板において異な
る導体面の任意点間を接続するスルーホールを設けて、 上記スルーホール内を一方の導体面から他方の導体面ま
で連続する、3分割した領域に分割し、かつ それぞれの
分割部分に異なるインピーダンス素子をあてる並列イン
ピーダンス素子構成としたことを特徴とするマイクロ波
受動素子。
3. A wiring board having a plurality of conductor surfaces is different.
A through hole that connects arbitrary points on the conductor surface is provided, and the inside of the through hole is connected from one conductor surface to the other conductor surface.
In successive 3 is divided into divided regions, and parallel in directing different impedance elements in each of the divided portions
A microwave passive element characterized by having a pedestal element configuration.
JP05339998A 1998-03-05 1998-03-05 Microwave passive device Expired - Fee Related JP3411960B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05339998A JP3411960B2 (en) 1998-03-05 1998-03-05 Microwave passive device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05339998A JP3411960B2 (en) 1998-03-05 1998-03-05 Microwave passive device

Publications (2)

Publication Number Publication Date
JPH11251801A JPH11251801A (en) 1999-09-17
JP3411960B2 true JP3411960B2 (en) 2003-06-03

Family

ID=12941761

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05339998A Expired - Fee Related JP3411960B2 (en) 1998-03-05 1998-03-05 Microwave passive device

Country Status (1)

Country Link
JP (1) JP3411960B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016127068A (en) 2014-12-26 2016-07-11 富士通株式会社 Wiring board and method of manufacturing the same
US20220015221A1 (en) * 2018-12-19 2022-01-13 Sony Group Corporation Substrate and electronic device
CN110312365A (en) * 2019-07-03 2019-10-08 安捷利电子科技(苏州)有限公司 A method of with the circuit board for burying resistance and burying resistance

Also Published As

Publication number Publication date
JPH11251801A (en) 1999-09-17

Similar Documents

Publication Publication Date Title
US6778058B1 (en) Embedded 3D coil inductors in a low temperature, co-fired ceramic substrate
US6252761B1 (en) Embedded multi-layer ceramic capacitor in a low-temperature con-fired ceramic (LTCC) substrate
JP3559810B2 (en) Differential attenuator
JP3920294B2 (en) Printed circuit board incorporating three-dimensional spiral inductor and manufacturing method thereof
TW530315B (en) Multiterminal multilayer ceramic capacitor
EP0613608A1 (en) Field control and stability enhancement in multilayer, 3-dimensional structures.
JP2004516679A5 (en)
JPH11204372A (en) Monolithic capacitor
TW201342576A (en) A high-frequency device having a through-hole via inductor
JP3019616B2 (en) Stack-through capacitor array
JP2000200732A (en) Passive electronic element for multi-layered low temperature co-fired ceramic
JP3411960B2 (en) Microwave passive device
JP3955138B2 (en) Multilayer circuit board
JP2007129197A (en) Embedded capacitor device having common coupling area
US7035082B2 (en) Structure of multi-electrode capacitor and method for manufacturing process of the same
JP2001044074A (en) Multilayer ceramic capacitor
JP3072845B2 (en) Delay line
JP3031957B2 (en) Noise filter
JPS63278399A (en) Composing method for mixed thick film circuit
JPH0680964B2 (en) Circuit device having stripline
JPH098427A (en) Printed substrate selfcontaining capacitor
KR19980020010A (en) Structure of Spiral Inductor
JPH0653046A (en) Noise filter
JP3517112B2 (en) Wiring board
JPS63114247A (en) Semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030311

LAPS Cancellation because of no payment of annual fees