JP3409620B2 - Driving circuit for switching element and inverter device - Google Patents
Driving circuit for switching element and inverter deviceInfo
- Publication number
- JP3409620B2 JP3409620B2 JP01846397A JP1846397A JP3409620B2 JP 3409620 B2 JP3409620 B2 JP 3409620B2 JP 01846397 A JP01846397 A JP 01846397A JP 1846397 A JP1846397 A JP 1846397A JP 3409620 B2 JP3409620 B2 JP 3409620B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching element
- current
- mask
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
- Protection Of Static Devices (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、スイッチング素子
の過電流を検出する手段を備えたスイッチング素子用駆
動回路およびインバータ装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching element drive circuit and an inverter device having means for detecting an overcurrent of a switching element.
【０００２】[0002]
【従来の技術】インバータ装置等の電源装置には、小形
化や低騒音化のニーズにより、高速スイッチング動作が
可能なスイッチング素子が用いられている。そして例え
ば、ＩＧＢＴのようなスイッチング素子において、ゲー
ト電圧とコレクタ電圧によって流れるコレクタ電流が決
定される。このＩＧＢＴをインバータ装置の主スイッチ
に使用して高速で動作させようとすると、次の様な問題
がある。2. Description of the Related Art A power supply device such as an inverter device uses a switching element capable of high-speed switching operation due to needs for miniaturization and noise reduction. Then, for example, in a switching element such as an IGBT, the collector current flowing is determined by the gate voltage and the collector voltage. If this IGBT is used as a main switch of an inverter device to operate at high speed, there are the following problems.
【０００３】インバータ装置ではアーム短絡または負荷
短絡が生じると、電源電圧のほとんどをオン作動中の素
子が負担することになる。その結果、図３に示す関係か
ら過大な短絡電流が流れる。過大な電流を高速で遮断す
るために、遮断時の回路インダクタンスのエネルギによ
る跳ね上り電圧が大きく、それがＩＧＢＴの耐圧を越え
て破壊する場合が多く見られる。When an arm short circuit or a load short circuit occurs in the inverter device, most of the power supply voltage is borne by the element in the on-operation. As a result, an excessive short-circuit current flows due to the relationship shown in FIG. In order to cut off an excessive current at high speed, the jumping voltage due to the energy of the circuit inductance at the time of breaking is large, and it often happens that it exceeds the breakdown voltage of the IGBT and breaks down.
【０００４】これに対処しＩＧＢＴを保護する従来技術
としては、特開平２−２６２８２６号公報に開示されて
いるような、ＩＧＢＴの過電流をそのコレクタ電圧の上
昇により検出し、これに基づいてゲート電圧を絞ってコ
レクタ電流を減流し、ＩＧＢＴの負担を少なくする技術
がある。また、コレクタ電圧の上昇検知とゲート電圧の
変化検知とを併用して少しでも早期に保護するという技
術もある。そして、インバータ装置には、上・下アーム
間で転流モードが存在し、その期間中はアーム短絡と同
じ状態(以下、擬似短絡状態という)になるので、転流モ
ード動作期間中は過電流検出を実行しないように、マス
ク(転流モードマスクとも呼称する)を掛けている。As a conventional technique for coping with this and protecting the IGBT, as disclosed in JP-A-2-262826, an overcurrent of the IGBT is detected by an increase in its collector voltage, and based on this, the gate is detected. There is a technique of reducing the collector current by reducing the voltage to reduce the burden on the IGBT. In addition, there is also a technique in which a rise in the collector voltage and a change in the gate voltage are used together to protect as early as possible. The inverter device has a commutation mode between the upper and lower arms, and during that period, it is in the same state as an arm short circuit (hereinafter referred to as a pseudo short circuit state). A mask (also called a commutation mode mask) is applied so as not to perform detection.
【０００５】更に、インバータ装置のように、高速にス
イッチング動作を行わせる場合は、１回の通電期間が短
かいので、通電期間に対するマスク期間が相対的に大き
くなり、高速化に伴って過電流が検出できない虞れがあ
る。この危惧に対しては、マスク期間をインバータ装置
固有の転流モード期間に対応させて可能な限り短く設定
すると共に、通電期間の最小幅をマスク期間以上とする
ことで対応している。Further, when the switching operation is performed at high speed like an inverter device, since the one energization period is short, the mask period relative to the energization period becomes relatively large, and the overcurrent is increased with the increase in speed. May not be detected. To cope with this concern, the mask period is set as short as possible in correspondence with the commutation mode period peculiar to the inverter device, and the minimum width of the energization period is set to be the mask period or more.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、上記従
来技術によれば、マスク期間の設定長さによっては通電
終了直後に発生した過電流は検出できない虞れがあり信
頼性向上の妨げとなり、そして、この虞れはスイッチン
グ動作の高速化の制約に繋がっている。 従って、本発
明の目的は、過電流の早期検出を可能とするスイッチン
グ素子過電流検出方法を提供することにある。また、他
の目的は、アーム短絡等による過電流を早期にかつ確実
に検出し、制御の高速化に対応できかつ素子保護性を向
上するスイッチング素子用駆動回路およびインバータ装
置を提供することにある。However, according to the above-mentioned conventional technique, depending on the set length of the mask period, the overcurrent generated immediately after the end of energization may not be detected, which hinders the improvement of reliability. This fear is linked to the restriction of speeding up the switching operation. Therefore, an object of the present invention is to provide a switching element overcurrent detection method that enables early detection of overcurrent. Another object of the present invention is to provide a switching element drive circuit and an inverter device capable of early and surely detecting an overcurrent due to an arm short circuit or the like, coping with speedup of control, and improving element protection. .
【０００７】[0007]
【課題を解決するための手段】前記目的は、以下の手段
により達成することができる。スイッチング素子のコレ
クタ電流またはエミッタ電流の時間変化率（ｄｉ／ｄ
ｔ）電圧検出手段を有するスイッチング素子の駆動回路
であって、 オン・オフ指令信号を前記スイッチング素
子のゲートに印加して前記スイッチング素子のオン・オ
フを制御するゲート電圧入力手段と、前記スイッチング
素子のコレクタ電流またはエミッタ電流の時間変化率
（ｄｉ/ｄｔ）電圧を検出する電流の時間変化率検出手
段と、前記電流の時間変化率検出手段により検出された
ｄｉ／ｄｔ電圧を前記スイッチング素子のコレクタ・エ
ミッタ間の電圧に重畳する電圧重畳手段と、前記電圧重
畳手段により重畳された電圧が予め定められた第１の基
準電圧値以下になったとき、または予め定められたマス
ク時間を経過したとき転流モードマスクを解除するマス
ク解除手段と、前記マスク解除手段によりマスクが解除
されているとき、前記重畳電圧が前記第１の基準電圧値
よりも大きい第２基準電圧値よりも大きくなったとき前
記スイッチング素子に過電流が発生していると判定する
過電流判定手段と、から構成したスイッチング素子用駆
動回路を有することにより前記目的を達成することがで
きる。The above-mentioned object can be achieved by the following means. Rate of change of collector current or emitter current of switching element (di / d
t) A driving circuit for a switching element having a voltage detecting means, the gate voltage inputting means for applying an on / off command signal to a gate of the switching element to control on / off of the switching element, and the switching element. Current change rate detection means for detecting the time change rate (di / dt) voltage of the collector current or the emitter current of the switching element, and the di / dt voltage detected by the current time change rate detection means for the collector of the switching element. A voltage superimposing means for superimposing a voltage between the emitters, and a voltage superposed by the voltage superimposing means being equal to or less than a predetermined first reference voltage value, or when a predetermined mask time has elapsed. A mask releasing means for releasing the commutation mode mask; and when the mask is released by the mask releasing means, For a switching element, which comprises: an overcurrent judging means for judging that an overcurrent has occurred in the switching element when the tatami voltage becomes larger than a second reference voltage value which is larger than the first reference voltage value. By having a drive circuit, the above-mentioned object can be achieved.
【０００８】[0008]
【０００９】
また、前記において、前記電圧重畳手段に
より重畳された電圧が予め定められた第１の基準電圧値
以下になったときに検出信号を出力する第１の検出手段
と、前記第１の検出手段のより検出信号が出力されたと
きマスクを解除するとともに重畳電圧が予め定めらえた
時間以上で予め定められた第２の基準電圧値異常に達し
たとき第２の検出信号を出力する第２の検出手段と、前
記第２の検出信号に応動して前記ゲート電圧入力手段の
出力電圧を徐々に低下させるコレクタ電流絞込み手段
と、ゲート電圧入力手段の電圧が予め定められた値に低
下するまでオン指令信号を保持する保持手段と、から構
成したスイッチング素子用駆動回路を有することにより
前記目的を達成することができる。また、前記におい
て、前記電流の時間変化率検出手段は、前記コレクタ電
流または前記エミッタ電流が流れる主回路配線に近接配
置したコイルにより構成したスイッチング素子用駆動回
路を有することにより前記目的を達成することができ
る。 Further , in the above, the first detecting means for outputting a detection signal when the voltage superposed by the voltage superposing means becomes equal to or lower than a predetermined first reference voltage value, and the first detecting means. A mask is released when a detection signal is output from the detection means, and a second detection signal is output when the superimposed voltage reaches a predetermined second reference voltage value abnormality for a predetermined time or longer. 2 detection means, collector current narrowing means for gradually decreasing the output voltage of the gate voltage input means in response to the second detection signal, and the voltage of the gate voltage input means decreases to a predetermined value. The above object can be achieved by having a switching element drive circuit composed of a holding means for holding the ON command signal. Further, in the above, the time change rate detection means of the current has the switching element drive circuit configured by a coil arranged in proximity to the main circuit wiring through which the collector current or the emitter current flows, thereby achieving the above object. You can
【００１０】そして、本発明によるインバータ装置は、
請求項１ないし請求項３のいずれか１項記載のスイッチ
ング素子用駆動回路を備えたものである。本発明によれ
ば、コレクタまたはエミッタを流れる電流変化が転流モ
ード動作の終了を早期に知らせるので、転流モードマス
クの解除を早めることができる。この結果、スイッチン
グ素子過電流検出の領域が増えて素子保護性が向上す
る。と同時に、制御の高速化に対応することができる。The inverter device according to the present invention is
Those having a switching element driver circuit according to any one of claims 1 to 3. According to the present invention, the change in the current flowing through the collector or the emitter informs the end of the commutation mode operation at an early stage, so that the commutation mode mask can be released earlier. As a result, the switching element overcurrent detection area is increased and the element protection is improved. At the same time, it is possible to cope with high-speed control.
【００１１】[0011]
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照し説明する。図１は、本発明による一実
施例のスイッチング素子用駆動回路を示す図である。本
実施例のスイッチング素子は、静電誘導形自己消弧素子
としてのＩＧＢＴを採用している。 また、一個のＩＧ
ＢＴに対するスイッチング素子用駆動回路(以下駆動回
路とも略す)を示しているが、 複数個のＩＧＢＴに対し
て一つに纏めた駆動回路も考えられ、これらの基本原理
は同じである。尚、静電誘導形自己消弧素子としては、
MOS−FETやＳＩＴなどもある。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing a switching element drive circuit according to an embodiment of the present invention. The switching element of this embodiment employs an IGBT as an electrostatic induction type self-extinguishing element. Also, one IG
A switching element drive circuit for BT (hereinafter also abbreviated as a drive circuit) is shown, but a drive circuit in which a plurality of IGBTs are combined into one is also conceivable, and these basic principles are the same. As an electrostatic induction type self-extinguishing element,
There are also MOS-FET and SIT.
【００１２】駆動回路３３の構成は、次の通りである。
ゲート用電源１，２の電圧は、コンプリメンタリに接続
されたＮＰＮ形のトランジスタ７、ＰＮＰ形のトランジ
スタ８および抵抗９を介して、ＩＧＢＴ１０のゲートに
印加され、トランジスタ７、８のベース共通点は、ＮＰ
Ｎ形のトランジスタ５のコレクタに接続されている。そ
して、トランジスタ５のベースは、ホトトランジスタ３
のコレクタに接続されており、ホトトランジスタ３のベ
ースに、他回路の制御回路３５からのオン・オフ指令信
号を与えることによって、被制御体としてのＩＧＢＴ１
０のオン・オフ状態を制御するゲート電圧入力回路を構
成している。すなわち、ゲート電圧入力回路（ゲート電
圧入力手段）は、ホトトランジスタ３、トランジスタ
５、トランジスタ７、トランジスタ８および抵抗４，
６，９を含み構成される。なお、駆動回路３３に、ＩＧ
ＢＴ１０および／または制御回路３５を含めても可であ
る。The structure of the drive circuit 33 is as follows.
The voltages of the gate power supplies 1 and 2 are applied to the gate of the IGBT 10 via the NPN-type transistor 7, the PNP-type transistor 8 and the resistor 9 which are connected in a complementary manner, and the base common points of the transistors 7 and 8 are: NP
It is connected to the collector of the N-type transistor 5. The base of the transistor 5 is the phototransistor 3
Of which is connected to the collector, the base of the phototransistor 3, by providing an on-off command signal from the control circuit 35 of the other circuits, as the controlled device IGBT1
A gate voltage input circuit for controlling the ON / OFF state of 0 is configured. That is, the gate voltage input circuit (gate voltage input means) includes the phototransistor 3, the transistor 5, the transistor 7, the transistor 8 and the resistor 4,
It is composed of 6 and 9. In addition, the drive circuit 33, IG
It is also possible to include the BT 10 and / or the control circuit 35.
【００１３】一方、ＩＧＢＴ１０のコレクタ側には、 d
i/dt検出手段２５とダイオード１２とが接続され、ダイ
オード１２には抵抗１１とコンデンサ１３とツエナーダ
イオード１４とが接続点Ｍで接続されている。そして、
接続点Ｍの電圧を検出する第１の検出回路が構成されて
いる。すなわち、過電流を検出するための第１の検出回
路は、 少なくともダイオード１２とdi/dt検出手段２５
とを含み構成されていて、di/dt電圧を検出する。 ま
た、接続点Ｍに接続されている抵抗１１とコンデンサ１
３とで、フィルタが構成されている。さらに、第１の検
出回路は、後述するＶce電圧を検出する回路でもある。On the other hand, on the collector side of the IGBT 10, d
The i / dt detecting means 25 is connected to the diode 12, and the diode 12 is connected to the resistor 11, the capacitor 13, and the zener diode 14 at the connection point M. And
A first detection circuit that detects the voltage at the connection point M is configured. That is, the first detection circuit for detecting the overcurrent includes at least the diode 12 and the di / dt detection means 25.
It is configured to include and, and detects the di / dt voltage. In addition, the resistor 11 and the capacitor 1 connected to the connection point M
3 and 3 form a filter. Further, the first detection circuit is also a circuit for detecting a Vce voltage described later.
【００１４】そして、 コンデンサ１３とツエナーダイ
オード１４と(トランジスタ15などを含めても可である)
からなる回路は、 過電流を検出するための第２の検出
回路であり、 ＩＧＢＴ１０にゲート電圧印加中のコレ
クタ電圧のレベル(後述の第２基準値としてのＬevelｃ)
を検出する等価的な過電流検出回路を構成する。 即
ち、短絡電流が流れ続けてコンデンサ１３の端子電圧が
Ｌevelｃに達すると、ツエナーダイオード１４が通電開
始し、 後述のゲート電圧調整回路(トランジスタ15な
ど)によってゲート電圧の調整が行われ、ゲート電圧ＶG
は徐々に低下し、このとき並行して、 トランジスタ２
３のベースに接続されたタイマ回路(抵抗２２に発生し
た電圧をコンデンサ２１と抵抗２４にて遅延させる回
路)が作動して、 一定時間後にトランジスタ２３がオン
してコレクタ電流Ｉcをオフする構成である。A capacitor 13, a Zener diode 14, and a transistor 15 may be included.
The circuit consisting of is the second detection circuit for detecting the overcurrent, and the collector voltage level during the gate voltage application to the IGBT 10 (Levelc as the second reference value described later).
An equivalent overcurrent detection circuit for detecting is constructed. That is, when the short-circuit current continues to flow and the terminal voltage of the capacitor 13 reaches Level, the Zener diode 14 starts energization, and the gate voltage adjusting circuit (transistor 15 or the like) described later adjusts the gate voltage to obtain the gate voltage V G
Gradually decreases, and at the same time, the transistor 2
A timer circuit (a circuit for delaying the voltage generated in the resistor 22 by the capacitor 21 and the resistor 24) connected to the base of 3 operates, and after a certain time, the transistor 23 is turned on and the collector current Ic is turned off. is there.
【００１５】すなわち、 本発明の特徴に関わる「di/dt
検出手段が検出したdi/dt電圧をＶce電圧(コレクタ・エ
ミッタ間の電圧)に重畳してＶce重畳値を求める手段」と
しての回路は、ＩＧＢＴ１０のコレクタ側とエミッタ側
とに接続された、抵抗１１とコンデンサ１３とツエナー
ダイオード１４とトランジスタ１５などから構成される
回路に直列接続されている、ダイオード１２と di/dt検
出手段２５とから構成されている。That is, "di / dt related to the feature of the present invention.
The circuit as "means for superposing the di / dt voltage detected by the detecting means on the Vce voltage (voltage between collector and emitter) to obtain the Vce superposed value" is a resistor connected to the collector side and the emitter side of the IGBT 10. 11, a capacitor 13, a zener diode 14, a transistor 15, and the like, and a diode 12 and a di / dt detection means 25 connected in series to a circuit.
【００１６】更に、トランジスタ１５のベースには抵抗
２０が接続され、トランジスタ１５のコレクタには、ダ
イオード１６，抵抗１７，ダイオード１８を介してトラ
ンジスタ７，８のベースが接続され、抵抗１７とダイオ
ード１８の接続点にはコンデンサ１９が接続されてい
る。これらのトランジスタ１５とダイオード１６と抵抗
１７とダイオード１８とコンデンサ１９と抵抗２０とに
より、ゲート電圧調整回路(コレクタ電流絞り込み手段)
が構成される。一方、コンデンサ２６と抵抗１１とによ
って、後述するマスク期間の設定手段が構成されてい
る。Further, the base of the transistor 15 is connected to the resistor 20, and the collector of the transistor 15 is connected to the bases of the transistors 7 and 8 via the diode 16, the resistor 17 and the diode 18, and the resistor 17 and the diode 18 are connected. A capacitor 19 is connected to the connection point of. With these transistor 15, diode 16, resistor 17, diode 18, capacitor 19 and resistor 20, a gate voltage adjusting circuit (collector current narrowing means)
Is configured. On the other hand, the capacitor 26 and the resistor 11 constitute a mask period setting means described later.
【００１７】また、トランジスタ１５のエミッタには、
コンデンサ２１が接続され、このコンデンサ２１の一方
端には抵抗２２が接続され、他方端にはトランジスタ２
３のベースと抵抗２４とが接続されて、前述のタイマ回
路が構成されている。 そして、トランジスタ２３のコ
レクタをトランジスタ３のコレクタに接続してオン保持
回路(オン保持手段)が構成されている。Further, the emitter of the transistor 15 is
The capacitor 21 is connected, the resistor 22 is connected to one end of the capacitor 21, and the transistor 2 is connected to the other end.
The base of 3 and the resistor 24 are connected to form the timer circuit described above. Then, the collector of the transistor 23 is connected to the collector of the transistor 3 to form an ON holding circuit (ON holding means).
【００１８】次に、本実施例の特徴に関わるＩＧＢＴ１
０のdi/dt検出手段のdi/dt電圧に基づいて、過電流を検
出する第１の検出回路について、即ち、スイッチング素
子過電流検出方法に関して説明する。本実施例の第１の
検出回路は、一方向にのみ通電を許可するダイオード１
２と該ダイオード１２とＩＧＢＴ１０のコレクタとの間
に結線して設けて、コレクタ電流(またはエミッタ電流)
の変化としてのdi/dtを 検知することができるよう構成
されたdi/dt検出手段２５とを含み構成されて、(1)di/d
t電圧を検出し、(2)該di/dt電圧をコレクタ電圧Ｖceに
重畳する、 本実施例の第２の検出回路は、短絡時に電
圧レベルを高く維持する、というそれぞれの機能を有し
て、 「転流モードマスクの解除を早める」、 すなわち、
「過電流検出の開始を早める」ことを可能にするものであ
る。Next, the IGBT 1 relating to the characteristics of this embodiment
The first detection circuit for detecting an overcurrent based on the di / dt voltage of the di / dt detection means of 0, that is, the switching element overcurrent detection method will be described. The first detection circuit of the present embodiment is a diode 1 that permits energization in only one direction.
2 and the diode 12 and the collector of the IGBT 10 are connected to each other to provide a collector current (or an emitter current).
And di / dt detection means 25 configured to detect di / dt as a change in
The t voltage is detected and (2) the di / dt voltage is superposed on the collector voltage Vce. The second detection circuit of the present embodiment has the respective functions of maintaining a high voltage level during a short circuit. , "To expedite the release of the commutation mode mask", that is,
It is possible to "accelerate the start of overcurrent detection".
【００１９】図２は、本発明による一実施例のdi/dt検
出手段を示す図である。 図２において、 ＩＧＢＴモジ
ュール２７には主回路配線２８,２９が固定されている
ので、この主回路配線２８,２９に近接して配置したdi/
dt検出手段、即ち、主回路配線２８,２９を流れる電流
によって生じる電磁誘導から 電流変化が検出可能であ
るコイル状に形成したdi/dt検出手段２５,３６にて、di
/dt電圧を検出している。コイル形状のdi/dt検出手段は
単純な構造となるので望ましいと言える。尚、di/dt検
出手段の配置は、ＩＧＢＴ１０のコレクタ側のdi/dt検
出手段２５またはエミッタ側のdi/dt検出手段３６のい
ずれにあっても可である。FIG. 2 is a diagram showing a di / dt detecting means of an embodiment according to the present invention. In FIG. 2, since the main circuit wirings 28 and 29 are fixed to the IGBT module 27, the di /
dt detecting means, that is, di / dt detecting means 25, 36 formed in a coil shape capable of detecting a change in current from electromagnetic induction caused by a current flowing through the main circuit wirings 28, 29,
/ dt voltage is detected. It can be said that the coil-shaped di / dt detection means is desirable because it has a simple structure. The di / dt detecting means may be arranged in either the collector-side di / dt detecting means 25 or the emitter-side di / dt detecting means 36 of the IGBT 10.
【００２０】次に、上記スイッチング素子用駆動回路構
成の動作について、図４，図５に示したタイムチャート
を参照しながら説明する。図４は、本実施例のスイッチ
ング素子用駆動回路の通常時の動作を示す図である。図
５は、本実施例のスイッチング素子用駆動回路の短絡時
の動作を示す図である。図４においては、駆動回路の通
常時の１相分の動作を示し、端子「Ｐ」から「Ｏ」へ電流Ｉ
c1が流れたときの Ｖce電圧波形ならびにdi/dt検出電圧
波形を示している。従来技術においては、Ｖce電圧がＬ
evelａ以下になるＡ点までの時間をマスクしていた。換
言すれば、Ｖce電圧が判定Ｌevelａに達する時間を基準
にしてマスク期間を設定するものであった。Next, the operation of the switching element drive circuit configuration will be described with reference to the time charts shown in FIGS. FIG. 4 is a diagram showing a normal operation of the switching element drive circuit of this embodiment. FIG. 5 is a diagram showing an operation when the switching element drive circuit of the present embodiment is short-circuited. FIG. 4 shows the operation of the drive circuit for one phase at a normal time, and shows the current I from the terminal “P” to “O”.
The Vce voltage waveform and the di / dt detection voltage waveform when c1 flows are shown. In the prior art, the Vce voltage is L
It masked the time to point A, which is below evela. In other words, the mask period is set on the basis of the time when the Vce voltage reaches the determination level Levela.
【００２１】これに対して本発明では、di/dt電圧をＶc
e電圧に重畳してＶce重畳値(重畳電圧Ｈ)を得て、 該Ｖ
ce重畳値がＬevelｂ以下になるＢ点までの時間をマスク
するものである。重畳しない点線より重畳した実線の方
が、Ｖce重畳値の変化が早くなり、即ち、早く小さくな
るので、ＬevelｂのＢ点に達するまでの時間を短くでき
る効果がある。 換言すれば、 スイッチング素子のコレ
クタ電流またはエミッタ電流の時間変化率(di/dt)を利
用すると、 スイッチング素子の転流モード動作の擬似
短絡状態の終了を、いち早く捕らえることができるとい
うことである。即ち、Ｖce重畳値が判定Ｌevelｂ(第１
基準値)に達する時間を基準にして、マスク期間Ｍtを設
定するものである。On the other hand, in the present invention, the di / dt voltage is set to Vc
It is superposed on the voltage e to obtain the superposed value of Vce (superposed voltage H),
The time until the point B when the ce superimposition value is equal to or lower than Level is masked. Since the Vce superimposition value changes faster, that is, the Vce superimposition value changes faster than the non-overlapping dotted line, the time required to reach point B of Levelb can be shortened. In other words, by using the time rate of change (di / dt) of the collector current or the emitter current of the switching element, it is possible to quickly detect the end of the pseudo short-circuit state of the commutation mode operation of the switching element. That is, the Vce superimposition value is the determination Level (first
The mask period Mt is set with reference to the time to reach the reference value).
【００２２】具体的には、Ｌevelｂに達したか否かを判
定する手段は、トランジスタ１５であり、該トランジス
タ１５がトランジスタ１５に印加されるベース・エミッ
タ間の電圧がＬevelｂの電圧に達すればオン、未達であ
ればオフして判定するものである。また、トランジスタ
１５をオン・オフする、即ち、マスク期間Ｍtを設定する
手段は、抵抗１１とコンデンサ２６とで構成されるタイ
マ回路である。これらは予め回路設計時に設定すること
が可能なものである。Specifically, the means for determining whether or not the level has reached Levelb is the transistor 15, and the transistor 15 is turned on when the voltage between the base and the emitter applied to the transistor 15 reaches the level of Levelb. If it has not been reached, it is determined by turning it off. A means for turning on / off the transistor 15, that is, for setting the mask period Mt is a timer circuit composed of the resistor 11 and the capacitor 26. These can be set in advance at the time of circuit design.
【００２３】一方、 di/dt電圧をＶce電圧に重畳してＶ
ce重畳値を得て、該Ｖce重畳値がＬevelｂ以下になるＢ
点までの時間をマスクするものであることを言い換えれ
ば、コレクタ電流またはエミッタ電流の時間変化率(di/
dt)から、 転流モード動作の擬似短絡状態の終了を捕ら
えて転流モードマスクを解除し、本来のスイッチング素
子過電流検出を早期に実行する(開始する)ものであると
も言える。すなわち、スイッチング素子の通常のターン
オン動作時(転流モード)における擬似短絡状態では、自
己消弧素子に流れるコレクタ電流(またはエミッタ電流)
からdi/dt検出手段によって検出したdi/dt電圧は、通常
時において、３相インバータブリッジで１相のＩＧＢＴ
オン時は、＋方向に出力され、ＩＧＢＴオフ時は、−方
向に出力される。このdi/dt電圧をコレクタ・エミッタ間
の電圧のＶce電圧に重畳することによって、Ｖce重畳値
が早期に変化し、不要な擬似短絡状態の短縮を可能とす
る情報を提供するように作用する。On the other hand, by superposing the di / dt voltage on the Vce voltage, V
A ce superimposition value is obtained, and the Vce superimposition value becomes equal to or lower than Levelb B
In other words, the time to the point is masked.In other words, the rate of change of collector current or emitter current with time (di /
It can be said from dt) that the end of the pseudo short-circuit state of the commutation mode operation is caught, the commutation mode mask is released, and the original switching element overcurrent detection is executed (started) early. That is, in the pseudo short-circuit state during the normal turn-on operation of the switching element (commutation mode), the collector current (or emitter current) that flows in the self-extinguishing element.
The di / dt voltage detected by the di / dt detection means from the
When it is on, it is output in the + direction, and when it is off, it is output in the-direction. By superposing this di / dt voltage on the Vce voltage of the collector-emitter voltage, the Vce superposed value changes early and acts to provide information that enables shortening of unnecessary pseudo short-circuited states.
【００２４】従って、上記の電流変化を利用して、具体
的にはＶce重畳値の変化として検出して、タイマ回路や
トランジスタ１５を含む回路でＬevelｂに達したか否か
を判定し、未達の間はオフしてマスクし、達すればオン
してマスクを解除するものである。 換言すれば、電流
変化としてのdi/dtを利用すれば、予めマスク期間を短
く設定できる回路構成にすることができると言える。Therefore, by utilizing the above current change, specifically, it is detected as a change in the Vce superimposed value, and it is judged whether or not the level including the timer circuit and the circuit including the transistor 15 has reached Levelb. During this period, the mask is turned off and masked, and when the mask is reached, it is turned on and the mask is released. In other words, it can be said that a circuit configuration in which the mask period can be set in advance can be shortened by using di / dt as a current change.
【００２５】以上を纏めれば、本発明によるスイッチン
グ素子過電流検出方法の特徴は、スイッチング素子のコ
レクタ電流またはエミッタ電流の時間変化率 (di/dt)の
情報を利用して、転流モードマスクを解除し、スイッチ
ング素子の過電流を検出することにある。そして、本発
明によるスイッチング素子用駆動回路の特徴は、スイッ
チング素子のコレクタ電流またはエミッタ電流の時間変
化率から、スイッチング素子の転流モード動作の擬似短
絡状態の終了を捕らえて転流モードマスクを解除し、ス
イッチング素子過電流検出を実行する手段を有するとこ
ろにある。さらにまた、スイッチング素子のコレクタ電
流またはエミッタ電流の変化の影響を受けて発生するdi
/dt電圧を検出するdi/dt検出手段と、di/dt電圧をコレ
クタ・エミッタ間の電圧に重畳して重畳電圧を得る重畳
手段と、重畳電圧が第１基準値以下のときにスイッチン
グ素子の過電流検出を開始する手段とを備えることにあ
っても可である。Summarizing the above, the characteristic of the switching element overcurrent detection method according to the present invention is that the commutation mode mask is utilized by utilizing the information of the time change rate (di / dt) of the collector current or the emitter current of the switching element. Is to detect the overcurrent of the switching element. And, the feature of the switching element drive circuit according to the present invention is that the end of the pseudo short-circuit state of the commutation mode operation of the switching element is detected from the time change rate of the collector current or the emitter current of the switching element to release the commutation mode mask. However, there is a means for executing switching element overcurrent detection. Furthermore, di generated under the influence of changes in the collector current or emitter current of the switching element
/ dt detecting means for detecting the / dt voltage, superimposing means for superimposing the di / dt voltage on the collector-emitter voltage to obtain the superimposed voltage, and the switching element of the switching element when the superimposed voltage is equal to or lower than the first reference value. It is also possible to include means for starting overcurrent detection.
【００２６】一方、図５に示す短絡時の動作では、端子
「Ｐ」から「Ｎ」へ向かって短絡電流が流れるので、 Ｉc1
は、Ｉ1〜Ｉｐまで流れ続け、Ｖce重畳値は変化しない
状態となる。即ち、di/dt電圧は＋方向に出力され放し
になり、di/dt電圧をＶce電圧に重畳してもＨ一定のま
ま、即ち、第１基準値(Ｌevelｂ)以上の状態であり、所
定時点で過電流であることが判定される。また、前述し
たように短絡電流が流れ続ければ、コンデンサ１３の端
子電圧が、即ち、Ｖce重畳値(重畳電圧)がＬevelｃ以上
になり過電流であることが判定される、換言すれば、第
２基準値としてのＬevelｃが検出される、または、過電
流検出信号Ｋが出力されると言える。なお、コンデンサ
１３の端子電圧はＶce重畳値(重畳電圧)と同値である。On the other hand, in the operation at the time of short circuit shown in FIG. 5, since the short circuit current flows from the terminal "P" to "N", Ic1
Continues to flow from I 1 to Ip, and the Vce superimposed value does not change. That is, the di / dt voltage is output in the + direction and released, and even if the di / dt voltage is superimposed on the Vce voltage, it remains H constant, that is, the state is equal to or higher than the first reference value (Levelb) at a predetermined time. Is determined to be an overcurrent. If the short-circuit current continues to flow as described above, it is determined that the terminal voltage of the capacitor 13, that is, the Vce superposition value (superimposition voltage) becomes equal to or higher than Levelc, that is, the overcurrent, in other words, the second value. It can be said that Levelc as the reference value is detected or the overcurrent detection signal K is output. The terminal voltage of the capacitor 13 has the same value as the Vce superimposed value (superposed voltage).
【００２７】従って、本発明によるスイッチング素子用
駆動回路の他の特徴は、スイッチング素子のコレクタ電
流またはエミッタ電流の変化の影響を受けて発生する d
i/dt電圧を検出するdi/dt検出手段と、 di/dt電圧をコ
レクタ・エミッタ間の電圧に重畳して重畳電圧を得る重
畳手段と、 重畳電圧が第１基準値 (Ｌevelｂ)以上のと
きにスイッチング素子の過電流検出を開始し、かつ、第
２基準値(Ｌevelｃ)以上のときに過電流であると判定す
る手段とを備えるところにある。Therefore, another characteristic of the drive circuit for a switching element according to the present invention is generated under the influence of a change in the collector current or the emitter current of the switching element.
di / dt detection means for detecting the i / dt voltage, superposition means for superposing the di / dt voltage on the collector-emitter voltage to obtain a superposed voltage, and when the superposed voltage is the first reference value (Levelb) or more And means for starting overcurrent detection of the switching element and determining that the current is an overcurrent when the second reference value (Levelc) or more.
【００２８】そして、短絡時の場合は、 図４に説明し
た方法で設定したマスク期間Ｍtをそのまま利用してマ
スクを解除し、 マスク期間Ｍt以後の解除領域を、保護
可能な領域、即ち、本来のスイッチング素子過電流検出
の実効範囲とするものである。換言すれば、 マスク期
間Ｍtが従来技術のマスク期間よりも短く設定できるの
で、その分過電流に対する保護領域が増えて、信頼性が
向上すると言える。In the case of a short circuit, the mask period Mt set by the method described with reference to FIG. 4 is used as it is to release the mask, and the released region after the mask period Mt can be protected, that is, originally. The switching element overcurrent detection is effective range. In other words, since the mask period Mt can be set shorter than the mask period of the conventional technique, it can be said that the protection region against overcurrent is increased and the reliability is improved.
【００２９】次に、長くなる保護可能領域における駆動
回路の保護動作について説明する。図６は、本実施例の
スイッチング素子用駆動回路の保護動作を示すタームチ
ャートである。図において、トランジスタ３のベース信
号、ＩＧＢＴ１０のコレクタ電圧Ｖce，コレクタ電流Ｉ
cおよびゲート電圧、 コンデンサ１３の電圧、ツエナー
ダイオード１４の電流、di/dt電圧の各々の波形が示さ
れている。実線は、短絡時の動作波形であり、コレクタ
電流の波形において、短絡検知時にコレクタ電流Ｉcを
いきなり急激にオフせずに、 ゲート電圧を低下しつ
つ、徐々にソフトにコレクタ電流Ｉcをオフするように
している。Next, the protection operation of the drive circuit in the long protectable area will be described. FIG. 6 is a term chart showing the protection operation of the switching element drive circuit of the present embodiment. In the figure, the base signal of the transistor 3, the collector voltage Vce of the IGBT 10, the collector current I
Waveforms of c and the gate voltage, the voltage of the capacitor 13, the current of the zener diode 14, and the di / dt voltage are shown. The solid line is the operation waveform at the time of short circuit. In the waveform of the collector current, the collector current Ic is not turned off suddenly when a short circuit is detected, but the collector voltage Ic is gradually turned off gradually while lowering the gate voltage. I have to.
【００３０】即ち、過電流検出信号Ｋが出力されるとコ
レクタ電流絞り手段が動作を開始して、ゲート電圧を所
定の時定数で低下して過電流を減流する。そして、一般
的には、 制御回路３５(ＰＷＭ方式の点弧制御回路など
を含むシステム制御回路をいう)からの停止信号(オフ指
令)によりゲート電圧の印加動作を停止するが、 本実施
例の場合は、所定の時定数でゲート電圧を低下させる所
定の期間の間は、オン保持手段の作用により制御回路側
から停止信号が入ってきても、ゲート電圧の印加動作は
停止されず、過電流を十分に減流してから遮断するよう
になっている。この構成によって、停止信号の直前に過
電流を検出した場合でも、過電流を直接遮断することが
なく、素子破壊を防止することができる。That is, when the overcurrent detection signal K is output, the collector current throttling means starts its operation to reduce the gate voltage with a predetermined time constant to reduce the overcurrent. In general, the gate voltage application operation is stopped by a stop signal (OFF command) from the control circuit 35 (referring to a system control circuit including a PWM type ignition control circuit). In this case, during a predetermined period in which the gate voltage is reduced with a predetermined time constant, even if a stop signal is input from the control circuit side by the action of the ON-holding means, the gate voltage application operation is not stopped and the overcurrent It is designed to shut off after sufficiently reducing the current. With this configuration, even when the overcurrent is detected immediately before the stop signal, the overcurrent is not directly interrupted and the element breakdown can be prevented.
【００３１】一方、点線は通常時の動作波形であり、
マスク期間Ｍtより早くツエナーダイオード１４が通電
しないように、即ち、コンデンサ１３の電圧がＬevelｃ
に達する時間をマスク期間Ｍtより後になるように、 コ
ンデンサ１３の容量などを設定してゲート絞りなどの誤
作動を回避するものである。On the other hand, the dotted line is the operation waveform in the normal state,
Make sure that the Zener diode 14 is not energized earlier than the mask period Mt, that is, the voltage of the capacitor 13 is Levelc.
The capacitance of the capacitor 13 or the like is set so that the time to reach the delay time after the mask period Mt can avoid malfunctions such as the gate diaphragm.
【００３２】即ち、本発明によるスイッチング素子用駆
動回路の別の特徴は、受け取ったオン・オフ指令信号に
応じた出力電圧をスイッチング素子のゲートに印加し
て、 当該スイッチング素子のオン・オフ駆動を制御す
るゲート電圧入力手段と、スイッチング素子のコレクタ
電圧にdi/dt電圧を重畳する重畳手段と、 重畳電圧が第
１基準値(Ｌevelｂ)以下のときに第１検出信号を出力す
る第１の検出手段と、第１検出信号が出力されたときに
マスクを解除すると同時に重畳電圧が一定時間以上継続
し第２基準値(Ｌevelｃ)以上に達したときに 第２の検
出信号(過電流検出信号Ｋ)を出力する第２の検出手段
と、 第２の検出信号の出力に応動してゲート電圧入力
手段の出力電圧を徐々に低下させるコレクタ電流絞り込
み手段と、ゲート電圧入力手段の出力電圧が所定値に低
下するまでオン指令信号を保持するオン保持手段と、を
備えたことにある。That is, another feature of the switching element drive circuit according to the present invention is that the output voltage according to the received on / off command signal is applied to the gate of the switching element to drive the switching element on / off. Gate voltage input means for controlling, superimposing means for superimposing di / dt voltage on the collector voltage of the switching element, first detection for outputting a first detection signal when the superimposing voltage is equal to or lower than a first reference value (Levelb) And the masking is released when the first detection signal is output, and at the same time when the superimposed voltage continues for a certain time or more and reaches the second reference value (Levelc) or more, the second detection signal (overcurrent detection signal K ) Is output, collector current narrowing means for gradually decreasing the output voltage of the gate voltage input means in response to the output of the second detection signal, and gate voltage input means. In a force voltage and a on-hold means for holding an ON command signal to decrease to a predetermined value.
【００３３】図７は、本発明による一実施例のインバー
タ装置を示す図である。本発明による実施例を３相イン
バータに採用した場合について示している。図におい
て、駆動回路33とインバータ回路34と制御回路35とを含
み構成するインバータ装置32は、３相の誘導電動機31へ
の電源30の供給を制御している。この制御動作について
は良く知られている内容なので、説明は省略する。FIG. 7 is a diagram showing an inverter device according to an embodiment of the present invention. The case where the embodiment according to the present invention is applied to a three-phase inverter is shown. In the figure, an inverter device 32 including a drive circuit 33, an inverter circuit 34, and a control circuit 35 controls the supply of a power source 30 to a three-phase induction motor 31. Since this control operation is well known, its explanation is omitted.
【００３４】すなわち、本発明によるインバータ装置
は、静電誘導形自己消弧素子をスイッチング素子とする
ブリッジ構成のインバータ回路34と、与えられるオン・
オフ指令信号に応じた電圧をスイッチング素子のゲート
に印加するゲート電圧入力手段と，スイッチング素子の
重畳電圧が第１基準値(Ｌevelｂ)以下のときに第１検出
信号を出力する第１の検出手段と，第１検出信号が出力
されたときにマスクを解除すると同時に重畳電圧が一定
時間以上継続し第２基準値(Ｌevelｃ)以上に達したとき
に過電流検出信号Ｋ(第２の検出信号)を出力する第２の
検出手段と，過電流検出信号Ｋの出力に応動してゲート
電圧入力手段の出力電圧を徐々に低下させるコレクタ電
流絞り込み手段と，ゲート電圧入力手段の出力電圧が所
定値に低下するまでオン指令信号を保持するオン保持手
段とから構成される駆動回路33と、制御回路35とを有し
てなるものである。That is, the inverter device according to the present invention is provided with an inverter circuit 34 of a bridge structure having an electrostatic induction type self-extinguishing element as a switching element, and an on-circuit provided.
Gate voltage input means for applying a voltage according to the OFF command signal to the gate of the switching element, and first detecting means for outputting the first detection signal when the superimposed voltage of the switching element is equal to or lower than the first reference value (Levelb). When the first detection signal is output, the mask is released, and at the same time, when the superimposed voltage continues for a certain time or more and reaches the second reference value (Levelc) or more, the overcurrent detection signal K (second detection signal) The second detection means for outputting the output current, the collector current narrowing means for gradually decreasing the output voltage of the gate voltage input means in response to the output of the overcurrent detection signal K, and the output voltage of the gate voltage input means to a predetermined value. The driving circuit 33 includes an ON holding unit that holds an ON command signal until the voltage drops, and a control circuit 35.
【００３５】上記構成であれば、ＩＧＢＴ１０の過電流
や過電圧破壊が無く信頼性の高い、また、高速化に対応
できるインバータ装置が提供される。なお、上述の実施
例はすべてインバータに適用したものとして説明した
が、本発明による過電流検出方法はチョッパ回路等を含
む電流制御素子としてのスイッチング素子に適用して
も、同じ効果を奏することができる。With the above structure, an inverter device which is free from overcurrent and overvoltage breakdown of the IGBT 10 and which has high reliability and can cope with high speed operation is provided. In addition, although the above-described embodiments are described as being applied to all the inverters, the overcurrent detection method according to the present invention can be applied to a switching element as a current control element including a chopper circuit and the like to achieve the same effect. it can.
【００３６】[0036]
【発明の効果】以上説明したように本発明によれば、
コレクタ電流のdi/dt検出手段の出力電圧により過電流
検出のために設定しているマスク期間を短くして、ター
ンオンに伴う過電流か否かを識別してアーム短絡または
負荷短絡によるスイッチング素子の過電流を早期に検出
開始することができるので、制御の高速化に対応するこ
とができるとともに、短絡保護領域増大によって信頼性
を向上できる効果がある。As described above, according to the present invention,
The masking period set for overcurrent detection is shortened by the output voltage of the collector current di / dt detection means, and it is discriminated whether or not there is an overcurrent due to turn-on to identify the switching element due to arm short circuit or load short circuit. Since the detection of the overcurrent can be started at an early stage, it is possible to cope with the speedup of control and to improve the reliability by increasing the short-circuit protection area.
【図１】本発明による一実施例のスイッチング素子用駆
動回路を示す図である。FIG. 1 is a diagram showing a switching element drive circuit according to an embodiment of the present invention.
【図２】本発明による一実施例のdi/dt検出手段を示す
図である。FIG. 2 is a diagram showing di / dt detection means according to one embodiment of the present invention.
【図３】ＩＧＢＴのコレクタ電圧と電流の関係を示す図
である。FIG. 3 is a diagram showing a relationship between an IGBT collector voltage and a current.
【図４】本実施例のスイッチング素子用駆動回路の通常
時の動作を示す図である。FIG. 4 is a diagram showing a normal operation of the switching element drive circuit of the present embodiment.
【図５】本実施例のスイッチング素子用駆動回路の短絡
時の動作を示す図である。FIG. 5 is a diagram showing an operation at the time of a short circuit of the switching element drive circuit of the present embodiment.
【図６】本実施例のスイッチング素子用駆動回路の保護
動作を示すタームチャートである。FIG. 6 is a term chart showing a protection operation of the switching element drive circuit of the present embodiment.
【図７】本発明による一実施例のインバータ装置を示す
図である。FIG. 7 is a diagram showing an inverter device according to an embodiment of the present invention.
１,２…ゲート用電源、３…ホトトランジスタ、４,６,
９,11,17,20,22,24…抵抗、５,７,８,15,23…トランジ
スタ、10…ＩＧＢＴ、12,16,18…ダイオード、13,19,2
1,26…コンデンサ、14…ツエナーダイオード、25,36…d
i/dt検出手段、27…ＩＧＢＴモジュール、28,29…主回
路配線、30…電源、31…誘導電動機、32…インバータ装
置、33…駆動回路、34…インバータ回路、35…制御回
路。1, 2 ... Gate power supply, 3 ... Phototransistor, 4, 6,
9,11,17,20,22,24 ... Resistance, 5,7,8,15,23 ... Transistor, 10 ... IGBT, 12,16,18 ... Diode, 13,19,2
1,26… Capacitor, 14… Zener diode, 25,36… d
i / dt detection means, 27 ... IGBT module, 28, 29 ... Main circuit wiring, 30 ... Power supply, 31 ... Induction motor, 32 ... Inverter device, 33 ... Drive circuit, 34 ... Inverter circuit, 35 ... Control circuit.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平９−8620（ＪＰ，Ａ) 特開 平８−296365（ＪＰ，Ａ) 特開 平６−113526（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/48 H02H 7/12 H02H 7/122 H02M 3/00 H03K 17/08 ─────────────────────────────────────────────────── ─── Continuation of front page (56) References JP-A-9-8620 (JP, A) JP-A-8-296365 (JP, A) JP-A-6-113526 (JP, A) (58) Field (Int.Cl. 7 , DB name) H02M 7/48 H02H 7/12 H02H 7/122 H02M 3/00 H03K 17/08
Claims (4)
ミッタ電流の時間変化率（ｄｉ／ｄｔ）電圧検出手段を
有するスイッチング素子の駆動回路であって、 オン・オフ指令信号を前記スイッチング素子のゲートに
印加して前記スイッチング素子のオン・オフを制御する
ゲート電圧入力手段と、 前記スイッチング素子のコレクタ電流またはエミッタ電
流の時間変化率（ｄｉ/ｄｔ）電圧を検出する電流の時
間変化率検出手段と、 前記電流の時間変化率検出手段により検出されたｄｉ／
ｄｔ電圧を前記スイッチング素子のコレクタ・エミッタ
間の電圧に重畳する電圧重畳手段と、 前記電圧重畳手段により重畳された電圧が予め定められ
た第１の基準電圧値以下になったとき、または予め定め
られたマスク時間を経過したとき転流モードマスクを解
除するマスク解除手段と、 前記マスク解除手段によりマスクが解除されていると
き、前記重畳電圧が前記第１の基準電圧値よりも大きい
第２基準電圧値よりも大きくなったとき前記スイッチン
グ素子に過電流が発生していると判定する過電流判定手
段と、 を有するスイッチング素子用駆動回路。 1. A switching element drive circuit having a voltage change rate (di / dt) voltage detecting means for a collector current or an emitter current of the switching element, wherein an ON / OFF command signal is applied to a gate of the switching element. Voltage input means for controlling on / off of the switching element by means of current, time change rate detection means of current for detecting a time change rate (di / dt) voltage of collector current or emitter current of the switching element, and the current Di / detected by the time change rate detecting means of
voltage superimposing means for superimposing the dt voltage on the collector-emitter voltage of the switching element, and when the voltage superposed by the voltage superimposing means becomes equal to or lower than a predetermined first reference voltage value, or predetermined. A mask releasing means for releasing the commutation mode mask when a predetermined mask time has elapsed, and a second reference in which the superimposed voltage is larger than the first reference voltage value when the mask is released by the mask releasing means. A switching element drive circuit comprising: an overcurrent determination unit that determines that an overcurrent is occurring in the switching element when the voltage value exceeds the voltage value.
り重畳された電圧が予め定められた第１の基準電圧値以
下になったときに検出信号を出力する第１の検出手段
と、 前記第１の検出手段のより検出信号が出力されたときマ
スクを解除するとともに重畳電圧が予め定めらえた時間
以上で予め定められた第２の基準電圧値異常に達したと
き第２の検出信号を出力する第２の検出手段と、 前記第２の検出信号に応動して前記ゲート電圧入力手段
の出力電圧を徐々に低下させるコレクタ電流絞込み手段
と、 ゲート電圧入力手段の電圧が予め定められた値に低下す
るまでオン指令信号を保持する保持手段と、 を有するスイッチング素子用駆動回路。 2. The first detecting means for outputting a detection signal when the voltage superimposed by the voltage superimposing means becomes equal to or lower than a predetermined first reference voltage value, and the first detecting means. The mask is released when the detection signal is output from the first detection means, and the second detection signal is output when the superposed voltage reaches the predetermined second reference voltage value abnormality for a predetermined time or longer. Second detecting means, a collector current narrowing means for gradually decreasing the output voltage of the gate voltage input means in response to the second detection signal, and a voltage of the gate voltage input means to a predetermined value. A switching element drive circuit comprising: holding means for holding an ON command signal until the voltage drops.
時間変化率検出手段は、前記コレクタ電流または前記エ
ミッタ電流が流れる主回路配線に近接配置したコイルを
有するスイッチング素子用駆動回路。 3. The switching element drive circuit according to claim 1 or 2, wherein said current time rate of change detection means has a coil arranged in proximity to a main circuit wiring through which said collector current or said emitter current flows.
スイッチング素子用駆動回路を備えたインバータ装置。 4. The inverter device equipped with one of the switching elements for a driver circuit of claim 1 to claim 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01846397A JP3409620B2 (en) | 1997-01-31 | 1997-01-31 | Driving circuit for switching element and inverter device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP01846397A JP3409620B2 (en) | 1997-01-31 | 1997-01-31 | Driving circuit for switching element and inverter device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10225135A JPH10225135A (en) | 1998-08-21 |
| JP3409620B2 true JP3409620B2 (en) | 2003-05-26 |
Family
ID=11972340
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP01846397A Expired - Lifetime JP3409620B2 (en) | 1997-01-31 | 1997-01-31 | Driving circuit for switching element and inverter device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3409620B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018193527A1 (en) * | 2017-04-18 | 2018-10-25 | 三菱電機株式会社 | Overcurrent detection circuit and power conversion device |
| JP6835275B1 (en) * | 2020-03-18 | 2021-02-24 | 富士電機株式会社 | Short circuit judgment device, switch device, and short circuit judgment method |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5316628B2 (en) | 2011-11-24 | 2013-10-16 | 株式会社デンソー | Switching element drive circuit |
| JP5796599B2 (en) | 2013-05-23 | 2015-10-21 | 株式会社デンソー | Semiconductor module and switching element drive device |
| JP5643951B2 (en) * | 2013-10-28 | 2014-12-24 | 株式会社中央製作所 | DC power supply |
| CN106295013B (en) * | 2016-08-12 | 2019-09-27 | 全球能源互联网研究院有限公司 | A kind of modeling method of high-voltage semi-conductor device short term failure model |
-
1997
- 1997-01-31 JP JP01846397A patent/JP3409620B2/en not_active Expired - Lifetime
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018193527A1 (en) * | 2017-04-18 | 2018-10-25 | 三菱電機株式会社 | Overcurrent detection circuit and power conversion device |
| JPWO2018193527A1 (en) * | 2017-04-18 | 2019-11-07 | 三菱電機株式会社 | Overcurrent detection circuit and power conversion device |
| JP6835275B1 (en) * | 2020-03-18 | 2021-02-24 | 富士電機株式会社 | Short circuit judgment device, switch device, and short circuit judgment method |
| WO2021187437A1 (en) * | 2020-03-18 | 2021-09-23 | 富士電機株式会社 | Short circuit determination device, switch device and short circuit determination method |
| JP2021151038A (en) * | 2020-03-18 | 2021-09-27 | 富士電機株式会社 | Short circuit determination device, switch device, and short circuit determination method |
| US12105156B2 (en) | 2020-03-18 | 2024-10-01 | Fuji Electric Co., Ltd. | Short circuit determination apparatus, switch apparatus, and short circuit determination method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10225135A (en) | 1998-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3883925B2 (en) | Power semiconductor element drive circuit | |
| US5210479A (en) | Drive circuit for an insulated gate transistor having overcurrent detecting and adjusting circuits | |
| JP3125622B2 (en) | Semiconductor device | |
| JP2669117B2 (en) | Drive circuit for voltage-driven semiconductor devices | |
| US7940503B2 (en) | Power semiconductor arrangement including conditional active clamping | |
| JP5383426B2 (en) | Rapid discharge circuit when abnormality is detected | |
| JPH0437649B2 (en) | ||
| JP7052452B2 (en) | Semiconductor device | |
| JP4479570B2 (en) | Switching circuit with protection function and protection circuit | |
| JPH05276761A (en) | Method and circuit for detecting overcurrent in power semiconductor element and inverter using the same | |
| JP3409620B2 (en) | Driving circuit for switching element and inverter device | |
| JPH0964707A (en) | Semiconductor output circuit device | |
| US7173801B2 (en) | Protection circuit for faulted power devices | |
| JP2913699B2 (en) | Drive circuit for voltage-driven semiconductor devices | |
| JPH0250518A (en) | Driving circuit for static induced type self-arc extinction element and inverter device static induced type self-arc-suppressing element | |
| JP3598870B2 (en) | Drive circuit | |
| JP3453718B2 (en) | Current interrupter | |
| JP3052619B2 (en) | Control circuit device for semiconductor device with current sensing function | |
| JP3337796B2 (en) | Drive circuit for voltage-driven elements | |
| JPH02262826A (en) | Method and device for overcurrent detection of electrostatic induction type self-arcextinguishing element, and derive circuit and inverter employing same | |
| JP2000101408A (en) | Gate drive circuit for power semiconductor element | |
| JPH05161342A (en) | Driving circuit for voltage driving semiconductor element | |
| JP3463432B2 (en) | Inverter drive | |
| JP2006014402A (en) | Overcurrent protector of power converter | |
| JPH03106217A (en) | Driving circuit for isolate gate transistor, overcurrent detection circuit and semiconductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090320 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100320 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110320 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120320 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130320 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130320 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |