JP3408502B2 - Switching power supply - Google Patents
Switching power supplyInfo
- Publication number
- JP3408502B2 JP3408502B2 JP2000188173A JP2000188173A JP3408502B2 JP 3408502 B2 JP3408502 B2 JP 3408502B2 JP 2000188173 A JP2000188173 A JP 2000188173A JP 2000188173 A JP2000188173 A JP 2000188173A JP 3408502 B2 JP3408502 B2 JP 3408502B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- circuit
- output voltage
- voltage
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、同期整流コンバー
タ回路として構成されるスイッチング電源装置に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply device configured as a synchronous rectification converter circuit.
【0002】[0002]
【従来の技術】従来の同期整流型スイッチング電源装置
を図3に示す。同図において、19はDC入力電源、2
0は電圧変換用のトランス、21はトランス20の一次
側に入力される直流電圧をスイッチングするFET(電
界効果トランジスタ)からなるスイッチング素子、24
は抵抗22、23およびFET25、26からなる整流
回路、28は整流した電圧を平滑するチョークコイル2
9およびコンデンサ30により構成したフィルタ、31
は誤差増幅器、32はPWM制御回路で、これらは電源
回路33を構成し、この電源回路33に負荷34が接続
されている。2. Description of the Related Art A conventional synchronous rectification type switching power supply device is shown in FIG. In the figure, 19 is a DC input power source, 2
Reference numeral 0 is a transformer for voltage conversion, 21 is a switching element composed of an FET (field effect transistor) for switching a DC voltage input to the primary side of the transformer 20, and 24
Is a rectifier circuit including resistors 22 and 23 and FETs 25 and 26, and 28 is a choke coil 2 that smoothes the rectified voltage.
Filter constituted by 9 and capacitor 30, 31
Is an error amplifier, 32 is a PWM control circuit, and these constitute a power supply circuit 33, and a load 34 is connected to the power supply circuit 33.
【0003】次に動作を説明する。スイッチング素子2
1はPWM制御回路32から出力される制御信号により
スイッチング動作を行い、電圧変換用トランス20の一
次側および二次側に交流電圧を発生させる。二次側に発
生した交流電圧のうち、正方向の発生電圧でFET25
のゲートを、また負方向の発生電圧でFET26のゲー
トをそれぞれ制御して、各FET25、26のオン/オ
フ動作を行い、交流電圧を整流する。整流された電圧は
チョークコイル29、コンデンサ30で構成されたフィ
ルタ28にて平滑され、負荷34に供給される。誤差増
幅器31は平滑された出力電圧を監視しており、この出
力電圧が常に一定の直流電圧になるようPWM制御回路
32にフィードバック信号を送出している。Next, the operation will be described. Switching element 2
1 performs a switching operation by a control signal output from the PWM control circuit 32, and generates an AC voltage on the primary side and the secondary side of the voltage conversion transformer 20. Of the alternating voltage generated on the secondary side, the positive voltage is generated in the FET 25.
Of the FET 26 and the gate of the FET 26 are controlled by the generated voltage in the negative direction to turn on / off the FETs 25 and 26 to rectify the AC voltage. The rectified voltage is smoothed by the filter 28 including the choke coil 29 and the capacitor 30, and is supplied to the load 34. The error amplifier 31 monitors the smoothed output voltage and sends a feedback signal to the PWM control circuit 32 so that the output voltage is always a constant DC voltage.
【0004】図4は図3に示した電源回路33と同様の
電源回路36および電源回路37を並列接続した回路を
示す。従来であると、並列接続時の各電源回路36、3
7の出力側には、前記のような整流回路24側への負荷
電流の逆流を防止するため、ダイオード38、ダイオー
ド39のような方向性を有する逆流防止用の素子を接続
する必要があった。FIG. 4 shows a circuit in which a power supply circuit 36 and a power supply circuit 37 similar to the power supply circuit 33 shown in FIG. 3 are connected in parallel. Conventionally, each power supply circuit 36, 3 at the time of parallel connection
In order to prevent the backflow of the load current to the rectifier circuit 24 side as described above, it is necessary to connect a directional backflow prevention element such as a diode 38 or a diode 39 to the output side of 7. .
【0005】例えば、ダイオード38およびダイオード
39を接続しないで電源回路36、37が並列動作をし
た場合には、各電源回路36、37内の誤差増幅器31
が、並列接続された電源回路36、37の中で一番高い
出力電圧を検出する。今、電源回路36が電源回路37
よりも高い出力電圧を生成しているとする。負荷40へ
の電力供給は電源回路36から行われ、また、電源回路
37内に備えられた誤差増幅器31は自己の出力電圧で
はない電源回路36の出力電圧を監視してしまうため
に、電源回路37のPWM制御回路32に対し出力電圧
を下げるようなフィードバック信号を送出する。電源回
路36と電源回路37の出力電圧差が大きいと、場合に
よっては電源回路37が電力変換制御を停止することに
より、出力電圧が低下するような動作をしてしまう。For example, when the power supply circuits 36 and 37 operate in parallel without connecting the diode 38 and the diode 39, the error amplifier 31 in each of the power supply circuits 36 and 37.
Detects the highest output voltage among the power supply circuits 36 and 37 connected in parallel. The power supply circuit 36 is now the power supply circuit 37.
It is assumed that a higher output voltage is being generated. Power is supplied to the load 40 from the power supply circuit 36, and the error amplifier 31 provided in the power supply circuit 37 monitors the output voltage of the power supply circuit 36 that is not its own output voltage. A feedback signal for lowering the output voltage is sent to the PWM control circuit 32 of 37. If the output voltage difference between the power supply circuit 36 and the power supply circuit 37 is large, the power supply circuit 37 may stop the power conversion control in some cases, and the output voltage may be lowered.
【0006】このように電力変換制御が停止されてしま
うと、スイッチング素子21が動作しないため、電圧変
換用のトランスの二次側に交流電圧が発生しなくなる。
すなわち、整流素子であるFET25、26の各ゲート
のバイアスがなくなるので、整流回路内のFET25、
26はオン動作をすることがない。ところが、並列接続
されている電源回路36の出力電圧が、前記のように電
源回路37の二次側に印加されてしまうので、整流回路
内のFET25、26のゲートにバイアスがかかりオン
動作をしてしまう。すなわち、電源回路36の出力側か
ら電源回路37の整流回路24に対しての逆流経路があ
るために負荷電流供給をしていない電源回路37が負荷
電流を吸い込むことになり、他方のコンバータ出力を分
流し出力を正常に負荷40へ供給できなくなると共に、
FET25、26の定格を越えた電流が流れてしまった
場合には、素子破壊を生じてしまうことがある。When the power conversion control is stopped in this way, the switching element 21 does not operate, so that no AC voltage is generated on the secondary side of the voltage conversion transformer.
That is, since there is no bias in the gates of the FETs 25 and 26 that are rectifying elements, the FETs 25 and
26 does not turn on. However, since the output voltage of the power supply circuit 36 connected in parallel is applied to the secondary side of the power supply circuit 37 as described above, the gates of the FETs 25 and 26 in the rectifier circuit are biased to perform the ON operation. Will end up. That is, since there is a reverse flow path from the output side of the power supply circuit 36 to the rectifier circuit 24 of the power supply circuit 37, the power supply circuit 37 that is not supplying the load current absorbs the load current, and the other converter output is supplied. As the shunt output cannot be normally supplied to the load 40,
If a current that exceeds the ratings of the FETs 25 and 26 flows, element destruction may occur.
【0007】[0007]
【発明が解決しようとする課題】従来のスイッチング電
源装置にあっては、電源回路36、37どうしがそのま
ま並列接続された場合、整流回路が誤動作し、その電源
回路内の回路部品が破損するという問題があった。その
理由は、一方の電源回路の出力電圧が他方の電源回路の
出力電圧より低い場合、負荷への電流供給は出力電圧が
高い電源回路から行われ、出力電圧の低い電源回路から
は電流供給が行われない。電流供給をしていない電源回
路には、逆に出力電圧が高い電源回路の出力電圧が印加
されることになるため、整流回路のFETのゲートに対
し、電圧変換用のトランスの一次側に接続されたスイッ
チング素子の動作によりトランスの二次側に発生される
本来のFETゲート制御電圧以外の電圧が印加されるこ
とになる。この結果、整流回路のFETがFETゲート
制御電圧および外部印加電圧によりオン動作したとき
に、負荷電流の逆流現象が発生し、出力電圧が低い電源
回路の使用範囲を越えた電流がこの電源回路内に流れ込
むことがあり、この負荷電流の逆流により、回路素子の
電流定格を越えてしまう場合があり、最悪の場合には素
子破壊に至り、素子への給電が正常に行われなくなると
いう問題があった。In the conventional switching power supply device, when the power supply circuits 36 and 37 are connected in parallel as they are, the rectifier circuit malfunctions and the circuit components in the power supply circuit are damaged. There was a problem. The reason is that when the output voltage of one power supply circuit is lower than the output voltage of the other power supply circuit, current is supplied to the load from the power supply circuit with a high output voltage and current is supplied from the power supply circuit with a low output voltage. Not done On the contrary, the output voltage of the power supply circuit with a high output voltage is applied to the power supply circuit that does not supply current, so connect the gate of the FET of the rectifier circuit to the primary side of the transformer for voltage conversion. A voltage other than the original FET gate control voltage generated on the secondary side of the transformer is applied by the operation of the switching element. As a result, when the FET of the rectifier circuit is turned on by the FET gate control voltage and the externally applied voltage, a backflow phenomenon of the load current occurs, and a current exceeding the use range of the power supply circuit with a low output voltage The current flow of the load current may exceed the current rating of the circuit element.In the worst case, the element may be destroyed and power may not be supplied to the element normally. It was
【0008】本発明の目的は、同期整流を用いたDC/
DCコンバータにおいて、電源回路を並列接続した際に
発生する整流素子の破損を防止することにあり、これに
より並列動作時のDC/DC変換性能および信頼性の向
上を図ることができるスイッチング電源装置を得ること
にある。An object of the present invention is DC / DC using synchronous rectification.
In a DC converter, a rectifying element is prevented from being damaged when a power supply circuit is connected in parallel, and a switching power supply device capable of improving DC / DC conversion performance and reliability during parallel operation is provided. To get.
【0009】[0009]
【課題を解決するための手段】前記目的達成のために、
本発明にかかるスイッチング電源は、他の電源回路と並
列接続されるスイッチング電源であり、一次側に入力さ
れた直流入力をスイッチング素子によりスイッチングし
て、二次側に交流電圧を誘起するトランスと、該トラン
スからの交流電圧を全波整流する少なくとも二つのFE
Tからなる同期整流器の整流回路と、該整流回路の出力
電圧を直流平滑して負荷に供給するフィルタと、該フィ
ルタの出力電圧を監視し、該出力電圧を設定レベルに保
つようにスイッチング制御回路に前記スイッチング素子
の動作を制御させる誤差増幅器とを備え、前記整流回路
内のFETが前記誤差増幅器の出力電圧レベルに応じて
オフまたはオン制御され、該整流回路の整流動作の停
止、または再開を行わせるようにしたものである。[Means for Solving the Problems] To achieve the above object,
The switching power supply according to the present invention is similar to other power supply circuits.
A switching power supply that is connected in columns, and is a transformer that induces an AC voltage on the secondary side by switching a DC input that is input to the primary side by a switching element, and at least two that full-wave rectifies the AC voltage from the transformer. FE
A rectifier circuit of a synchronous rectifier composed of T, a filter for direct-current smoothing the output voltage of the rectifier circuit and supplying it to a load, and a switching control circuit for monitoring the output voltage of the filter and maintaining the output voltage at a set level. And an error amplifier for controlling the operation of the switching element, wherein the FET in the rectifier circuit is responsive to the output voltage level of the error amplifier.
The rectification operation of the rectification circuit is stopped by being turned off or on.
It is designed to be stopped or restarted .
【0010】また、本発明にかかるスイッチング電源装
置は、前記誤差増幅器の出力電圧が設定レベルを超えた
とき、前記整流回路内のFETをカットオフ制御する整
流制御回路を設けたものである。Also, the switching power supply device according to the present invention is provided with a rectification control circuit for performing cutoff control of the FET in the rectification circuit when the output voltage of the error amplifier exceeds a set level.
【0011】また、本発明にかかるスイッチング電源装
置は、前記負荷に、他の直流の電源回路を並列接続した
ものである。Further, the switching power supply device according to the present invention is such that another DC power supply circuit is connected in parallel to the load.
【0012】また、本発明にかかるスイッチング電源装
置は、スイッチング制御回路を、誤差増幅器の出力を受
けて前記スイッチング素子への制御入力をパルス幅変調
するPWM制御回路としたものである。Further, in the switching power supply device according to the present invention, the switching control circuit is a PWM control circuit which receives the output of the error amplifier and pulse-width modulates the control input to the switching element.
【0013】また、本発明にかかるスイッチング電源装
置は、前記整流制御回路によって、誤差増幅器の出力レ
ベルがPWM制御回路の送出パルス幅基準である三角波
のレベル範囲を超えたとき、前記FETをオフに制御さ
せるようにしたものである。Further, in the switching power supply device according to the present invention, the rectification control circuit turns off the FET when the output level of the error amplifier exceeds the level range of the triangular wave which is the reference of the transmission pulse width of the PWM control circuit. It is designed to be controlled.
【0014】[0014]
【発明の実施の形態】以下、本発明の実施の一形態を図
について説明する。図1は本発明のスイッチング電源装
置を示す回路図である。同図において、1はDC入力電
源、2はDC入力電圧を所望の交流電圧に変換するトラ
ンス、3は直流電圧をスイッチングするスイッチング素
子、4はFET5、6、抵抗7、8およびダイオード9
により構成された同期整流方式の整流回路、10はチョ
ークコイル11とコンデンサ12とにより構成されたフ
ィルタ、13はフィルタ10を介して生成された出力電
圧Voを監視し、PWM制御回路15へ出力電圧補正信
号を送出する機能と、整流回路4の整流素子であるFE
T5、6のゲートを制御する整流制御回路14への制御
信号を送出する機能とをもつ誤差増幅器であり、これら
は電源回路16を構成し、この電源回路16に対し、他
の電源回路18が接続されて、負荷17へ電力を供給す
る構成とされている。BEST MODE FOR CARRYING OUT THE INVENTION An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a circuit diagram showing a switching power supply device of the present invention. In the figure, 1 is a DC input power supply, 2 is a transformer for converting a DC input voltage into a desired AC voltage, 3 is a switching element for switching DC voltage, 4 is FETs 5, 6, resistors 7, 8 and diode 9
A rectifier circuit of a synchronous rectification system composed of 10 is a filter composed of a choke coil 11 and a capacitor 12, 13 is an output voltage Vo generated through the filter 10, and outputs the voltage to the PWM control circuit 15. The function of sending the correction signal and the FE that is the rectifying element of the rectifying circuit 4
These are error amplifiers having a function of sending a control signal to the rectification control circuit 14 for controlling the gates of T5 and T6, and these constitute a power supply circuit 16 to which another power supply circuit 18 is connected. It is connected and supplies power to the load 17.
【0015】次に動作について、図2に示す回路各部の
信号のタイムチャートを参照しながら説明する。ここで
は、DC入力電源1から供給される電圧によって、PW
M制御回路15が動作を開始して、これによりスイッチ
ング素子3の動作が制御される。このため、トランス2
の二次側に所定レベルの交流電圧が発生し、この交流電
圧を整流回路4およびフィルタ10を通して得た直流電
圧を負荷17へ出力するとともに、この直流電圧を誤差
増幅器13およびPWM制御回路15を介してスイッチ
ング素子3へ帰還させ、所望の前記直流電圧を得る。こ
の動作は、従来例で述べた一般的なスイッチング電源回
路動作であり、詳しい動作説明は省略する。Next, the operation will be described with reference to the time chart of the signals of the respective parts of the circuit shown in FIG. Here, the PW is supplied by the voltage supplied from the DC input power source 1.
The M control circuit 15 starts its operation, which controls the operation of the switching element 3. Therefore, transformer 2
AC voltage of a predetermined level is generated on the secondary side of the DC voltage, the DC voltage obtained through the rectifier circuit 4 and the filter 10 is output to the load 17, and the DC voltage is output to the error amplifier 13 and the PWM control circuit 15. The desired direct current voltage is obtained by feeding back to the switching element 3 via. This operation is the general switching power supply circuit operation described in the conventional example, and detailed description of the operation is omitted.
【0016】ここで、DC入力電源1が投入され、t0
時点からトランス2の二次電圧が上昇し、さらにフィル
タ10の出力電圧Voが上昇していくとき、誤差増幅器
13はPWM制御回路15に対し、最大レベルのパルス
を送出するように動作する。このとき、出力電圧Voは
図2(a)に示すように立ち上がり状態であり、整流制
御回路14は誤差増幅器13からの出力信号VFBが設
定レベルVFB’’以上にならないとFET5,FET
6のゲート停止制御を行わない構成にしているため、整
流制御回路14の出力電圧VDは各FET5、FET6
の各ゲートに対し停止制御を行わないハイレベルの信号
を送出している。また、電源回路16の起動時、誤差増
幅器13からPWM制御回路15へのフィードバック信
号の伝達遅延により、出力電圧Voが設定出力電圧Va
を越えるオーバーシュート現象が発生しようとするが、
図2(b)に示すように、t1の時点で、誤差増幅器1
3の出力VFBが、PWM制御回路15の送出パルス幅
基準源である三角波のレベル範囲を越え、VFB’’の
領域に移行するので、誤差増幅器13の出力を入力され
た整流制御回路14は、出力VDを図2(c)に示すよ
うにLレベルにし、FET5、FET6のゲートを制御
し、これらをカットオフさせる。At this time, the DC input power source 1 is turned on and t0
When the secondary voltage of the transformer 2 rises from the time point and the output voltage Vo of the filter 10 rises further, the error amplifier 13 operates to send the pulse of the maximum level to the PWM control circuit 15. At this time, the output voltage Vo is in a rising state as shown in FIG. 2A, and the rectification control circuit 14 has FET5, FET unless the output signal VFB from the error amplifier 13 becomes equal to or higher than the set level VFB ″.
Since the gate stop control of No. 6 is not performed, the output voltage VD of the rectification control circuit 14 is set to each FET5, FET6.
A high-level signal that does not perform stop control is sent to each gate. Further, when the power supply circuit 16 is activated, the output voltage Vo is set to the set output voltage Va due to the delay in transmission of the feedback signal from the error amplifier 13 to the PWM control circuit 15.
Overshoot phenomenon is going to occur, but
As shown in FIG. 2B, at time t1, the error amplifier 1
Since the output VFB of 3 exceeds the level range of the triangular wave which is the transmission pulse width reference source of the PWM control circuit 15 and shifts to the VFB ″ area, the rectification control circuit 14 to which the output of the error amplifier 13 is input is The output VD is set to the L level as shown in FIG. 2C, the gates of the FETs 5 and 6 are controlled, and these are cut off.
【0017】こうすることで、整流回路4は整流機能を
しなくなり、出力電圧Voは急速に低下する。この後、
t2の時点で、出力電圧Voが設定出力電圧Vaになる
ことで、誤差増幅器13の出力は、三角波の範囲内に移
行し、VFB’領域内のレベル信号を出力する。このた
め、整流制御回路14は誤差増幅器13の出力が入力さ
れたことを検出し、出力VDのレベルをLレベルからH
レベルへ移行させる。この結果、FET5,FET6の
前記のようなカットオフ状態が解消され、整流回路4は
同期整流動作を再開し、誤差増幅器13により安定化さ
れた直流電圧を供給する。よって、起動時に出力電圧の
オーバーシュートが発生しても、誤差増幅器13の出力
レベルが過大レベルに達しても、整流回路4内のFET
5、6を停止させることで応答速度が速くなるため、設
定出力電圧Vaを超える出力電圧のオーバーシュートを
抑制できる。By doing so, the rectifying circuit 4 does not perform the rectifying function, and the output voltage Vo drops rapidly. After this,
At time t2, the output voltage Vo becomes the set output voltage Va, so that the output of the error amplifier 13 shifts to within the range of the triangular wave, and the level signal within the VFB ′ area is output. Therefore, the rectification control circuit 14 detects that the output of the error amplifier 13 is input, and changes the level of the output VD from L level to H level.
Move to a level. As a result, the above-mentioned cutoff state of the FET 5 and the FET 6 is eliminated, the rectification circuit 4 restarts the synchronous rectification operation, and supplies the DC voltage stabilized by the error amplifier 13. Therefore, even if the output voltage overshoots at the time of start-up and the output level of the error amplifier 13 reaches the excessive level, the FET in the rectifier circuit 4 is
Since the response speed is increased by stopping 5 and 6, it is possible to suppress the overshoot of the output voltage exceeding the set output voltage Va.
【0018】このように、誤差増幅器13はフィルタ1
0の出力電圧Voを検出し、この出力電圧Voが設定さ
れた出力電圧になるように、出力補正信号をPWM制御
回路15へフィードバックすることで、DC/DCコン
バータは安定した出力電圧を供給している。このときの
誤差増幅器13の出力信号VFBは三角波のレベルVF
B’の範囲内で制御されており、整流制御回路14の出
力VDはVFB’領域内の出力信号を入力されることで
Hレベルとなり、FET5、FET6はトランス2の二
次側に発生した交流電圧により整流動作を行う。ここで
t3時点において出力電圧Voが高くなり、t4時点で
三角波の範囲であるVFB’の領域を越えると、誤差増
幅器13の出力VFBはPWM制御回路15に対し、ト
ランス2の二次側への電力量を減らすための信号を送出
する。このとき、整流制御回路14はVFB’’信号を
識別し、出力VDのレベルをローレベルに反転させ、F
ET5,FET6のゲートを制御し、FET5,FET
6をカットオフさせる。このため整流回路4はFET
5,FET6がオフすることで整流機能がなくなり、出
力電圧Voは低下していく。As described above, the error amplifier 13 has the filter 1
The DC / DC converter supplies a stable output voltage by detecting the output voltage Vo of 0 and feeding back the output correction signal to the PWM control circuit 15 so that the output voltage Vo becomes the set output voltage. ing. The output signal VFB of the error amplifier 13 at this time is the level VF of the triangular wave.
It is controlled within the range of B ', and the output VD of the rectification control circuit 14 becomes H level by inputting the output signal in the VFB' area, and the FET 5 and the FET 6 are AC generated on the secondary side of the transformer 2. Rectify by voltage. Here, when the output voltage Vo becomes high at time t3 and exceeds the area of VFB ′ which is the range of the triangular wave at time t4, the output VFB of the error amplifier 13 is output to the PWM control circuit 15 to the secondary side of the transformer 2. Sends a signal to reduce the amount of power. At this time, the rectification control circuit 14 identifies the VFB ″ signal, inverts the level of the output VD to the low level, and
Controls the gate of ET5, FET6, and FET5, FET
Cut off 6 Therefore, the rectifier circuit 4 is an FET
When the FET 5 and the FET 5 are turned off, the rectifying function is lost and the output voltage Vo decreases.
【0019】ところで、出力電圧Voの上昇が電源回路
16の内部回路に起因する現象である場合には、誤差増
幅器13はフィルタ回路10の出力電圧が上昇したこと
を検出し、出力信号レベルをVFB’’の領域からVF
B’の領域に移行するように機能し、PWM制御回路1
5はトランス2の二次側への電力レベルを下げる動作を
行い、また整流制御回路14は誤差増幅器13からVF
B’領域内の出力信号が入力されることで、出力VDが
Hレベルになり、FET5,FET6の各ゲートのカッ
トオフ状態が解消され、同期整流動作を再開するので、
設定された出力電圧に制御・安定化される方向に動作す
ることは、前述の通りである。If the rise in the output voltage Vo is caused by the internal circuit of the power supply circuit 16, the error amplifier 13 detects that the output voltage of the filter circuit 10 has risen, and sets the output signal level to VFB. '' Area to VF
The PWM control circuit 1 functions so as to shift to the area B '.
5 operates to reduce the power level to the secondary side of the transformer 2, and the rectification control circuit 14 controls the error amplifier 13 to VF.
Since the output signal in the B'region is input, the output VD becomes H level, the cutoff state of each gate of the FET5 and FET6 is canceled, and the synchronous rectification operation is restarted.
The operation in the direction in which the output voltage is controlled and stabilized at the set output voltage is as described above.
【0020】これに対して、出力電圧Voの上昇が電源
回路16に並列接続された他の電源回路18の出力電圧
が原因であれば、つまり電源回路16よりも電源回路1
8の出力電圧が高い場合には、上記のように整流回路4
が機能しなくなるが、誤差増幅器13の検出電圧は他の
電源回路18の出力電圧V1(ただし、V1>Vo)に
なるので、他の電源回路18の出力電圧V1が低下しな
い限り、誤差増幅器13の出力VFB’’は維持された
ままになる。すなわち、FET6のゲートに他の電源回
路18の出力が印加され、FETのゲートオンのスレッ
ショルド電圧を越えてオン動作をしようとしても、FE
T6はカットオフ制御されたままであるので、オン動作
をすることはない。On the other hand, if the rise of the output voltage Vo is caused by the output voltage of the other power supply circuit 18 connected in parallel to the power supply circuit 16, that is, the power supply circuit 1 is more than the power supply circuit 16.
When the output voltage of 8 is high, as described above, the rectifier circuit 4
However, since the detection voltage of the error amplifier 13 becomes the output voltage V1 of the other power supply circuit 18 (where V1> Vo), unless the output voltage V1 of the other power supply circuit 18 decreases, The output VFB ″ of VFB ″ remains unchanged. That is, even if the output of the other power supply circuit 18 is applied to the gate of the FET 6 and the gate-on threshold voltage of the FET is exceeded and an on operation is attempted, the FE
Since T6 is still under cutoff control, it does not turn on.
【0021】FET5についても同様であり、PWM制
御回路15によりトランス2の二次側に交流電圧が発生
しても、FET5はカットオフ状態を維持したままにな
る。他の電源回路18の出力電圧V1が低下すると、電
源回路16内の誤差増幅器13は出力電圧V1が低下し
たことを検出し、設定された出力電圧Vaになるように
出力信号レベルをVFB’’からVFB’に移行するよ
うに機能する。PWM制御回路15はトランス2の二次
側への電力伝送を増やす動作を行い、また整流制御回路
14は誤差増幅器13のVFB’領域内の出力が入力さ
れることで、出力VDがHレベルになり、FET5,F
ET6の各ゲートのカットオフ状態が解消され、同期整
流動作を再開するので、電源回路16は設定された出力
電圧Voに制御および安定化する方向に動作する。The same applies to the FET 5, and even if an AC voltage is generated on the secondary side of the transformer 2 by the PWM control circuit 15, the FET 5 remains in the cutoff state. When the output voltage V1 of the other power supply circuit 18 drops, the error amplifier 13 in the power supply circuit 16 detects that the output voltage V1 has dropped, and sets the output signal level to VFB ″ so as to reach the set output voltage Va. To VFB '. The PWM control circuit 15 performs an operation of increasing the power transmission to the secondary side of the transformer 2, and the rectification control circuit 14 receives the output in the VFB 'region of the error amplifier 13 so that the output VD becomes H level. Become, FET5, F
Since the cutoff state of each gate of ET6 is canceled and the synchronous rectification operation is restarted, the power supply circuit 16 operates to control and stabilize the output voltage Vo that has been set.
【0022】よって、従来の同期整流方式で電源装置を
並列動作したときに発生した他の電源回路18の出力電
圧印加による同期整流FETのオン誤動作による負荷電
流の吸い込み現象がなくなり、このため整流回路4内の
FET5,FET6に使用部品定格以上の電流が流れ込
むこと、および一次側への電力回生がなくなり、整流部
品もしくは電力変換用スイッチング素子が破損するとい
うことがなくなる。よって、同期整流方式を用いた電源
装置でも、問題なく並列接続動作を行うことが可能にな
る。Therefore, the load current sinking phenomenon due to the ON malfunction of the synchronous rectification FET due to the application of the output voltage of the other power supply circuit 18 which occurs when the power supply devices are operated in parallel by the conventional synchronous rectification method is eliminated, and thus the rectification circuit is provided. It is possible to prevent a current more than the rating of the used component from flowing into the FETs 5 and 6 in 4 and to prevent the power regeneration to the primary side, thereby damaging the rectifying component or the power conversion switching element. Therefore, even the power supply device using the synchronous rectification method can perform the parallel connection operation without any problem.
【0023】[0023]
【発明の効果】以上説明したように、本発明によれば電
源回路の出力電圧の検出を行って、異常電圧であれば整
流回路の動作を停止させるようにしたことで、並列接続
された他の電源装置の出力電圧のほうが高い場合にも、
回路内制御と同様にして出力電圧が高いことを検出し、
最悪、コンバータ動作を停止させてしまっても高圧の外
部電圧印加により整流回路が誤動作してしまうことを防
止できる。すなわち、コンバータを停止した際、整流回
路が負荷電流を吸い込むということがなくなり、回路部
品の破損を未然に防止でき、並列接続して使用する電源
回路の信頼性が向上するという効果がある。また、出力
電圧が上昇したときのコンバータの整流回路制御を誤差
増幅器のレベル検出にもとづいて行うため、少数の部品
にて回路構成ができるという効果が得られる。As described above, according to the present invention, the output voltage of the power supply circuit is detected, and if the output voltage is abnormal, the operation of the rectifier circuit is stopped. Even if the output voltage of the power supply of is higher,
Detecting that the output voltage is high in the same way as in-circuit control,
In the worst case, even if the converter operation is stopped, it is possible to prevent the rectifier circuit from malfunctioning due to the application of a high voltage external voltage. That is, when the converter is stopped, the rectifier circuit does not absorb the load current, circuit components can be prevented from being damaged, and the reliability of the power supply circuits connected in parallel can be improved. Further, since the rectifier circuit control of the converter when the output voltage rises is performed based on the level detection of the error amplifier, there is an effect that the circuit configuration can be made up of a small number of parts.
【図1】 本発明の実施の一形態によるスイッチング電
源装置を示す回路図である。FIG. 1 is a circuit diagram showing a switching power supply device according to an embodiment of the present invention.
【図2】 図1における回路各部の信号のタイムチャー
トである。FIG. 2 is a time chart of signals at various parts of the circuit in FIG.
【図3】 従来のスイッチング電源回路を示す回路図で
ある。FIG. 3 is a circuit diagram showing a conventional switching power supply circuit.
【図4】 従来のスイッチング電源回路を並列接続した
例を示すブロック図である。FIG. 4 is a block diagram showing an example in which conventional switching power supply circuits are connected in parallel.
1 DC入力電源 2 トランス 3 スイッチング素子 4 整流回路 5、6 FET 10 フィルタ 13 誤差増幅器 14 整流制御回路 15 PWM制御回路 16 電源回路 17 負荷 18 他の電源回路 1 DC input power supply 2 transformers 3 switching elements 4 Rectifier circuit 5, 6 FET 10 filters 13 Error amplifier 14 Rectification control circuit 15 PWM control circuit 16 power supply circuit 17 load 18 Other power circuits
Claims (5)
ング電源であり、一次側に入力された直流入力をスイッ
チング素子によりスイッチングして、二次側に交流電圧
を誘起するトランスと、該トランスからの交流電圧を全
波整流する少なくとも二つのFETからなる同期整流型
の整流回路と、該整流回路の出力電圧を直流平滑して負
荷に供給するフィルタと、該フィルタの出力電圧を監視
し、該出力電圧を設定レベルに保つようにスイッチング
制御回路に前記スイッチング素子の動作を制御させる誤
差増幅器とを備え、前記整流回路内のFETが前記誤差
増幅器の出力電圧レベルに応じてオフまたはオン制御さ
れ、該整流回路の整流動作の停止、または再開を行わせ
るようにしたことを特徴とするスイッチング電源装置。1. A switch connected in parallel with another power supply circuit.
Is a switching power supply, and is composed of a transformer that induces an AC voltage on the secondary side by switching a DC input input to the primary side by a switching element, and at least two FETs that full-wave rectify the AC voltage from the transformer. A synchronous rectification type rectification circuit, a filter for direct-current smoothing the output voltage of the rectification circuit and supplying it to a load, and a switching control circuit for monitoring the output voltage of the filter and maintaining the output voltage at a set level. An error amplifier for controlling the operation of the switching element is provided, and the FET in the rectifier circuit is turned off or turned on according to the output voltage level of the error amplifier.
Stop the rectification operation of the rectifier circuit or restart it.
Switching power supply device is characterized in that the so that.
を超えたとき、前記整流回路内のFETをカットオフ制
御する整流制御回路を設けたことを特徴とする請求項1
に記載のスイッチング電源装置。2. A rectification control circuit for controlling cutoff of the FET in the rectification circuit when the output voltage of the error amplifier exceeds a set level.
The switching power supply device according to.
列接続されていることを特徴とする請求項1に記載のス
イッチング電源装置。3. The switching power supply device according to claim 1, wherein another DC power supply circuit is connected in parallel to the load.
器の出力を受けて前記スイッチング素子への制御入力を
パルス幅変調するPWM制御回路であることを特徴とす
る請求項1に記載のスイッチング電源装置。4. The switching power supply device according to claim 1, wherein the switching control circuit is a PWM control circuit that receives an output of an error amplifier and pulse-width modulates a control input to the switching element.
レベルがPWM制御回路の送出パルス幅基準である三角
波のレベル範囲を超えたとき、前記FETをオフに制御
することを特徴とする請求項4に記載のスイッチング電
源装置。5. The rectification control circuit controls the FET to turn off when the output level of the error amplifier exceeds a level range of a triangular wave which is a reference of a transmission pulse width of the PWM control circuit. 4. The switching power supply device according to item 4.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000188173A JP3408502B2 (en) | 2000-06-22 | 2000-06-22 | Switching power supply |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000188173A JP3408502B2 (en) | 2000-06-22 | 2000-06-22 | Switching power supply |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002010638A JP2002010638A (en) | 2002-01-11 |
JP3408502B2 true JP3408502B2 (en) | 2003-05-19 |
Family
ID=18688010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000188173A Expired - Fee Related JP3408502B2 (en) | 2000-06-22 | 2000-06-22 | Switching power supply |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3408502B2 (en) |
-
2000
- 2000-06-22 JP JP2000188173A patent/JP3408502B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002010638A (en) | 2002-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8018694B1 (en) | Over-current protection for a power converter | |
JP6668762B2 (en) | Switching power supply | |
US5459652A (en) | Boot strap circuit for power up control of power supplies | |
US7379310B2 (en) | Over-voltage protection circuit for a switched mode power supply | |
JP4950320B2 (en) | Switching power supply | |
US6529392B2 (en) | Switching power supply unit | |
JP6860118B2 (en) | Power factor improvement circuit and semiconductor device | |
WO2016132930A1 (en) | Semiconductor device for power supply control | |
JP4853182B2 (en) | Non-stable insulated DC-DC converter and power supply device | |
JP2004260977A (en) | Ac-to-dc converter | |
JP6758024B2 (en) | Switching power supply | |
JP5254876B2 (en) | Power factor improved switching power supply | |
JP2019193412A (en) | DC power supply | |
JP2001161062A (en) | Dc-dc converter | |
JP2006050760A (en) | Switching power supply circuit and control method therefor | |
JP3408502B2 (en) | Switching power supply | |
JP2004274824A (en) | Switching power supply | |
JP4290662B2 (en) | Switching power supply | |
JP3415566B2 (en) | Switching power supply | |
JP2006246625A (en) | Switching power supply circuit | |
JP4288702B2 (en) | Switching power supply | |
JP6763724B2 (en) | Power supply | |
JPH10309078A (en) | Switching dc power unit | |
JP4637413B2 (en) | Switching power supply | |
JP3171068B2 (en) | Switching power supply |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030218 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080314 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090314 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100314 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100314 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110314 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 9 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 9 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120314 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130314 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140314 Year of fee payment: 11 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |