JP3408409B2 - Semiconductor device manufacturing method and reaction chamber environment control method for dry etching apparatus - Google Patents

Semiconductor device manufacturing method and reaction chamber environment control method for dry etching apparatus

Info

Publication number
JP3408409B2
JP3408409B2 JP29692397A JP29692397A JP3408409B2 JP 3408409 B2 JP3408409 B2 JP 3408409B2 JP 29692397 A JP29692397 A JP 29692397A JP 29692397 A JP29692397 A JP 29692397A JP 3408409 B2 JP3408409 B2 JP 3408409B2
Authority
JP
Japan
Prior art keywords
reaction chamber
etching
silicon oxide
oxide film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP29692397A
Other languages
Japanese (ja)
Other versions
JPH11135482A (en
Inventor
伸一 今井
信浩 地割
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP29692397A priority Critical patent/JP3408409B2/en
Priority to TW087117495A priority patent/TW394989B/en
Priority to US09/179,936 priority patent/US6057247A/en
Priority to KR10-1998-0045623A priority patent/KR100440806B1/en
Publication of JPH11135482A publication Critical patent/JPH11135482A/en
Application granted granted Critical
Publication of JP3408409B2 publication Critical patent/JP3408409B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
方法およびドライエッチング装置の反応室環境制御方法
に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device manufacturing method and a reaction chamber environment control method for a dry etching apparatus.

【0002】[0002]

【従来の技術】近年の半導体デバイスの集積度向上には
めざましいものがある。デバイスの高集積化の原動力と
なっているリソグラフィー技術においては、集積度を向
上させるために、より微細なパターンを形成する必要が
ある。このために、光源の波長を短くして対応してい
る。現在は、フッ化クリプトン(KrF)を用いたエキ
シマレーザーによるリソグラフィープロセスが主流とな
っている。このようなにフォトリソグラフィ工程におい
て高解像度を得るためには、被加工基板上に形成するフ
ォトレジスト膜を薄くする必要がある。
2. Description of the Related Art Recent improvements in the integration of semiconductor devices are remarkable. In the lithography technology, which has been the driving force for high integration of devices, it is necessary to form finer patterns in order to improve the degree of integration. For this reason, the wavelength of the light source is shortened. At present, a lithography process using an excimer laser using krypton fluoride (KrF) is predominant. As described above, in order to obtain high resolution in the photolithography process, it is necessary to thin the photoresist film formed on the substrate to be processed.

【0003】酸化シリコン膜にコンタクトホールを開口
する場合、酸化シリコン膜上にフォトレジストパターン
を形成した状態で、部分的に露出する酸化シリコン膜を
選択的にエッチングする必要がある。高解像度を実現す
る目的のもと、フォトレジストパターンとして薄いフォ
トレジスト膜を使用する場合、酸化シリコン膜をエッチ
ングするためのプラズマが薄いフォトレジスト膜をもエ
ッチングしてしまわないようにする必要がある。酸化シ
リコン膜のエッチングに使用されるフルオロカーボンガ
ス(炭素とフッ素を含むガス)には、フォトレジスト膜
のエッチングに寄与するフッ素が含まれている。このた
め、例えば、一分子中に含まれる炭素に対するフッ素の
比率が比較的に低いフルオロカーボンガス(例えばC4
8)がエッチングガスとして注目されている。
When opening a contact hole in a silicon oxide film, it is necessary to selectively etch the partially exposed silicon oxide film with a photoresist pattern formed on the silicon oxide film. When using a thin photoresist film as a photoresist pattern for the purpose of achieving high resolution, it is necessary to prevent the plasma for etching the silicon oxide film from also etching the thin photoresist film. . The fluorocarbon gas (gas containing carbon and fluorine) used for etching the silicon oxide film contains fluorine that contributes to etching of the photoresist film. Therefore, for example, a fluorocarbon gas having a relatively low ratio of fluorine to carbon contained in one molecule (for example, C 4
F 8 ) is attracting attention as an etching gas.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、C48
等のフルオロカーボンガスを用いて酸化シリコン膜にコ
ンタクトホールを形成する場合、同じエッチング条件の
もとで形成できるコンタクトホールの深さ(以下、「エ
ッチング深さ」と称する。)がエッチング処理数の増加
にもなって浅くなるという問題がある。
[Problems to be Solved by the Invention] However, C 4 F 8
When a contact hole is formed in a silicon oxide film by using a fluorocarbon gas such as, for example, the depth of the contact hole that can be formed under the same etching conditions (hereinafter, referred to as “etching depth”) increases the number of etching processes. There is a problem that it becomes shallow.

【0005】本発明は斯かる諸点に鑑みてなされたもの
であり、その主な目的は、再現性良く安定的にコンタク
トホールを開口できる工程を包含した半導体装置の製造
方法、および、そのために必要なドライエッチング装置
の反応室環境制御方法を提供することにある。
The present invention has been made in view of the above points, and its main purpose is to provide a method of manufacturing a semiconductor device including a step of stably and stably opening a contact hole, and a necessary method therefor. Another object of the present invention is to provide a method for controlling a reaction chamber environment of a dry etching apparatus.

【0006】[0006]

【課題を解決するための手段】本発明の半導体装置の製
造方法は、基板上に半導体素子を形成する工程と、前記
基板上に酸化シリコン膜を堆積する工程と、前記酸化シ
リコン膜上にフォトレジストパターンを形成する工程
と、エッチング装置の反応室内で炭素に対するフッ素の
比が2以下のガスのプラズマを用いて前記酸化シリコン
膜のエッチングを行う工程と、前記反応室内の内壁に形
成されたポリマー膜を酸化する反応室環境制御工程とを
包含する。
A method of manufacturing a semiconductor device according to the present invention comprises a step of forming a semiconductor element on a substrate, a step of depositing a silicon oxide film on the substrate, and a photolithography process on the silicon oxide film. A step of forming a resist pattern, a step of etching the silicon oxide film using plasma of a gas having a ratio of fluorine to carbon of 2 or less in a reaction chamber of an etching apparatus, and a polymer formed on an inner wall of the reaction chamber. Reaction chamber environment control step of oxidizing the membrane.

【0007】前記反応室環境制御工程は、酸素プラズマ
処理を行う工程を含むことが好ましい。
The reaction chamber environment control step preferably includes a step of performing oxygen plasma treatment.

【0008】前記酸素プラズマ処理は、前記基板に高周
波電力を供給しない状態で実行することが好ましい。
[0008] It is preferable that the oxygen plasma treatment is performed in a state where high frequency power is not supplied to the substrate.

【0009】前記酸化シリコン膜のエッチング工程の
後、エッチング終端面上に形成されたポリマー膜を除去
する工程を行ってもよい。
After the step of etching the silicon oxide film, a step of removing the polymer film formed on the etching termination surface may be performed.

【0010】前記酸化シリコン膜のエッチング工程の
後、前記反応室環境制御工程の前に、エッチング終端面
上に形成されたポリマー膜を除去する工程を行ってもよ
い。
A step of removing the polymer film formed on the etching termination surface may be performed after the step of etching the silicon oxide film and before the step of controlling the reaction chamber environment.

【0011】前記酸化シリコン膜のエッチング工程の
後、前記反応室環境制御工程の後に、エッチング終端面
上に形成されたポリマー膜を除去する工程を行ってもよ
い。
After the step of etching the silicon oxide film, a step of removing the polymer film formed on the etching termination surface may be performed after the step of controlling the reaction chamber environment.

【0012】前記エッチング終端面上に形成されたポリ
マー膜を除去する工程は、前記基板に高周波電力を供給
しながら実行することが好ましい。
The step of removing the polymer film formed on the etching termination surface is preferably performed while supplying high frequency power to the substrate.

【0013】前記酸素プラズマ処理は、流量が200s
ccm以上の酸素を前記反応室内に供給し、前記反応室
内のガス圧力をを20mTorr以上にして実行するこ
とが好ましい。
The flow rate of the oxygen plasma treatment is 200 s.
It is preferable that oxygen of ccm or more is supplied into the reaction chamber and the gas pressure in the reaction chamber is set to 20 mTorr or more.

【0014】前記酸素プラズマ処理は、合計の流量が2
00sccm以上の一酸化炭素および酸素を前記反応室
内に供給し、前記反応室内のガス圧力を20mTorr
以上にして実行することが好ましい。
In the oxygen plasma treatment, the total flow rate is 2
Carbon monoxide and oxygen of 00 sccm or more were supplied into the reaction chamber, and the gas pressure in the reaction chamber was set to 20 mTorr.
It is preferable to execute the above.

【0015】前記炭素に対するフッ素の比が2以下のガ
スは、C48、C58、C36O、及びC46からなる
群から選択された分子を含むことが好ましい。
The gas having a ratio of fluorine to carbon of 2 or less preferably contains a molecule selected from the group consisting of C 4 F 8 , C 5 F 8 , C 3 F 6 O, and C 4 F 6. .

【0016】前記反応室内の環境を前記反応室内の
2、酸素またはフッ素の発光を用いてモニターするモ
ニター工程を含むことが好ましい。
It is preferable to include a monitoring step of monitoring the environment inside the reaction chamber using the emission of C 2 , oxygen or fluorine inside the reaction chamber.

【0017】前記C2の発光として、波長516nmの
発光を用いてもよい。
As the C 2 light emission, light emission with a wavelength of 516 nm may be used.

【0018】前記酸素の発光して、波長777nmの発
光を用いてもよい。
As the emission of oxygen, emission of wavelength 777 nm may be used.

【0019】前記フッ素の発光として、波長704nm
または685nmの発光を用いてもよい。
The wavelength of light emitted from the fluorine is 704 nm.
Alternatively, emission of 685 nm may be used.

【0020】前記反応室環境制御工程は、前記エッチン
グ処理終了後に行っても良い。
The reaction chamber environment control step may be performed after the etching process is completed.

【0021】前記反応室環境制御工程は、前記エッチン
グ処理の前に行ってもよい。
The reaction chamber environment control step may be performed before the etching process.

【0022】本発明の反応室環境制御方法は、炭素に対
するフッ素の比が2以下のガスのプラズマを用いて反応
室内で酸化シリコン膜のエッチング工程を行うドライエ
ッチング装置の反応室環境制御方法であって、前記ドラ
イエッチング工程が行われていない間に、前記反応室内
の内壁に形成されたポリマー膜に対して酸素プラズマ処
理を行う。
The reaction chamber environment control method of the present invention is a method for controlling the reaction chamber environment of a dry etching apparatus in which the etching process of a silicon oxide film is performed in the reaction chamber using plasma of a gas having a ratio of fluorine to carbon of 2 or less. Then, the oxygen plasma treatment is performed on the polymer film formed on the inner wall of the reaction chamber while the dry etching process is not performed.

【0023】[0023]

【発明の実施の形態】フォトレジストに対するエッチン
グ選択比を向上させる目的で、炭素に対するフッ素の比
が2または2未満のプラズマ(以下、「カーボンリッチ
なプラズマ」と称する。)を用いると、反応室の内壁に
ポリマー膜が堆積しやすくなる。これに対して、従来の
炭素に対するフッ素の比が2を越えるフルオロカーボン
ガスのプラズマを用いた場合でも、反応室の内壁にポリ
マー膜が形成される可能性はあるが、そのことが特にエ
ッチングプロセスに影響を与えることは無い。
BEST MODE FOR CARRYING OUT THE INVENTION When a plasma having a ratio of fluorine to carbon of 2 or less than 2 (hereinafter referred to as "carbon-rich plasma") is used for the purpose of improving an etching selection ratio with respect to a photoresist, a reaction chamber is used. A polymer film is easily deposited on the inner wall of the. On the other hand, even when a conventional plasma of fluorocarbon gas having a ratio of fluorine to carbon of more than 2, a polymer film may be formed on the inner wall of the reaction chamber. It has no effect.

【0024】反応室の内壁に堆積したポリマー膜は、主
に炭素(C)およびフッ素(F)から形成されている。
酸化シリコンのエッチングに用いるフルオロカーボン中
の炭素の割合が増加すると、ポリマー膜の堆積レートは
増加する。炭素に対するフッ素の比が2以下のフルオロ
カーボンガスを使用して酸化シリコン膜のエッチング処
理を行うと、エッチング処理の回数(エッチング処理が
施されるウェハの枚数)とともに反応室内に堆積するポ
リマー膜の厚さが増大する。本願発明者は、炭素に対す
るフッ素の比が2以下のガスのプラズマを用いてエッチ
ング処理を繰り返すとき、反応室内壁上のポリマー膜に
含まれる炭素が、エッチング処理中にプラズマ内へ供給
され、その結果、プラズマ中の炭素の量が増加すること
を見いだした。また、本願発明者は、このようにしてプ
ラズマ中の炭素の量が増加すると、エッチングが進行し
つつあるコンタクトホール底部に堆積するポリマー膜が
厚くなるため、従来のドライエッチング方法では、エッ
チング深さがエッチング処理回数の増加に伴って徐々に
浅くなる傾向があることを実験により観察した。
The polymer film deposited on the inner wall of the reaction chamber is mainly formed of carbon (C) and fluorine (F).
As the proportion of carbon in the fluorocarbon used to etch silicon oxide increases, the deposition rate of the polymer film increases. When a silicon oxide film is etched using a fluorocarbon gas having a ratio of fluorine to carbon of 2 or less, the thickness of the polymer film deposited in the reaction chamber along with the number of etching processes (the number of wafers to be etched) Will increase. The inventor of the present application, when the etching process is repeated by using the plasma of gas having a ratio of fluorine to carbon of 2 or less, carbon contained in the polymer film on the inner wall of the reaction chamber is supplied into the plasma during the etching process, As a result, they found that the amount of carbon in the plasma increased. Further, the inventors of the present application have found that when the amount of carbon in the plasma is increased in this way, the polymer film deposited on the bottom of the contact hole where etching is progressing becomes thicker. It was observed by an experiment that the film tends to become shallower as the number of etching processes increases.

【0025】本発明は、反応室の側壁上のポリマー膜の
堆積が反応室内の環境を変化させることを防止し、安定
したエッチング処理を実現する。
The present invention prevents the deposition of the polymer film on the side wall of the reaction chamber from changing the environment inside the reaction chamber, and realizes a stable etching process.

【0026】(第1の実施形態)以下、本発明による半
導体装置の製造方法の第1の実施形態を説明する。
(First Embodiment) A first embodiment of the method for manufacturing a semiconductor device according to the present invention will be described below.

【0027】まず、図1を参照して、本実施形態で用い
るドライエッチング装置を説明する。
First, the dry etching apparatus used in this embodiment will be described with reference to FIG.

【0028】図1は、誘導結合型プラズマを用いたドラ
イエッチング装置の概略図を示している。図1のドライ
エッチング装置は、内部でドライエッチング処理を行う
反応室7を備えている。反応室7の外側壁は、反応室7
内にプラズマを形成するための誘導コイル1で囲まれて
いる。誘導コイル1は高周波電源2に接続され、高周波
電源2から高周波電力(周波数1.8MHz)の供給を
受ける。
FIG. 1 shows a schematic diagram of a dry etching apparatus using inductively coupled plasma. The dry etching apparatus in FIG. 1 includes a reaction chamber 7 in which a dry etching process is performed. The outer wall of the reaction chamber 7 is the reaction chamber 7
It is surrounded by an induction coil 1 for forming plasma inside. The induction coil 1 is connected to a high frequency power source 2 and receives high frequency power (frequency 1.8 MHz) from the high frequency power source 2.

【0029】反応室7の下部には、被処理基板(シリコ
ン基板)6を支持する下部電極3が設けられ、下部電極
3はマッチャー14を介して高周波電源4に接続され、
高周波電源4から高周波電流の供給を受ける。下部電極
3の上面周辺領域には、石英リング12が配置されてい
る。反応室7の上部には上部シリコン電極5が設けられ
ている。また、反応室7の上部には、必要に応じて反応
室を加熱することのできるヒータ11が設けられてい
る。
A lower electrode 3 that supports a substrate (silicon substrate) 6 to be processed is provided below the reaction chamber 7, and the lower electrode 3 is connected to a high frequency power source 4 via a matcher 14.
A high-frequency current is supplied from the high-frequency power source 4. A quartz ring 12 is arranged in the peripheral region of the upper surface of the lower electrode 3. An upper silicon electrode 5 is provided above the reaction chamber 7. Further, a heater 11 capable of heating the reaction chamber is provided above the reaction chamber 7 as needed.

【0030】反応室7の排気口と外部との間には、圧力
制御バルブ8および排気ポンプ9が挿入されている。フ
ルオロカーボンガスであるC48およびCH22にCO
およびArを加えた混合ガス(C48/CH22/CO/
Ar)がマスフローコントローラー13を介して反応室
7に導入される。エッチングガスを構成する各種のガス
は、複数のボンベ15〜17内に収納されている。エッ
チングガスは、排気口から圧力制御バルブ8および排気
ポンプ9を介して装置外へ排気される。圧力制御バルブ
8は、例えば、反応室7内の圧力を1mTorrから5
00mTorrの範囲内の設定された一定値に維持する
よう動作する。
A pressure control valve 8 and an exhaust pump 9 are inserted between the exhaust port of the reaction chamber 7 and the outside. CO in fluorocarbon gas C 4 F 8 and CH 2 F 2
And a mixed gas containing Ar (C 4 F 8 / CH 2 F 2 / CO /
Ar) is introduced into the reaction chamber 7 via the mass flow controller 13. Various gases forming the etching gas are stored in the plurality of cylinders 15 to 17. The etching gas is exhausted from the exhaust port to the outside of the apparatus via the pressure control valve 8 and the exhaust pump 9. The pressure control valve 8 controls the pressure inside the reaction chamber 7 from 1 mTorr to 5
It operates to maintain the set constant value within the range of 00 mTorr.

【0031】次に、図1に加えて図2および図3を参照
しながら、上記装置を用いて行うドライエッチング工程
を含む半導体装置の製造方法を説明する。図3は工程手
順を示している。
Next, with reference to FIG. 2 and FIG. 3 in addition to FIG. 1, a method of manufacturing a semiconductor device including a dry etching step performed using the above-mentioned device will be described. FIG. 3 shows a process procedure.

【0032】まず、図2(a)に示すように、トランジ
スタなどの半導体素子(不図示)が形成されたシリコン
基板20、または半導体素子が形成されつつあるシリコ
ン基板20を用意する。次に、公知の薄膜堆積技術を用
いて、シリコン基板20の上に酸化シリコン(Si
2)膜21を堆積する。この後、フォトリソグラフィ
技術によって、図2(b)に示すように、酸化シリコン
膜21上にフォトレジストパターン22を形成する。高
解像度を得るために、フォトレジストパターン22の厚
さは、0.5μm〜1.0μmと比較的に薄くする。こ
のフォトレジストパターン22は、これから形成するコ
ンタクトホールの位置の形状を規定する開口部23を有
している。
First, as shown in FIG. 2A, a silicon substrate 20 on which a semiconductor element (not shown) such as a transistor is formed or a silicon substrate 20 on which a semiconductor element is being formed is prepared. Next, using a known thin film deposition technique, silicon oxide (Si
The O 2 ) film 21 is deposited. After that, as shown in FIG. 2B, a photoresist pattern 22 is formed on the silicon oxide film 21 by the photolithography technique. In order to obtain high resolution, the photoresist pattern 22 has a relatively small thickness of 0.5 μm to 1.0 μm. The photoresist pattern 22 has an opening 23 that defines the shape of the position of the contact hole to be formed.

【0033】次に、表面にフォトレジストパターン22
が形成された状態のシリコン基板20を、図1に示すド
ライエッチング装置の反応室7内にセットする。その
後、C48/CH22/CO/Arの混合ガスを反応室7
に導入し(図3のステップS1)、ガス圧力を1mTor
rから50mTorrまでの間に制御する(ステップS
2)。
Next, a photoresist pattern 22 is formed on the surface.
The silicon substrate 20 in which the is formed is set in the reaction chamber 7 of the dry etching apparatus shown in FIG. Then, a mixed gas of C 4 F 8 / CH 2 F 2 / CO / Ar is added to the reaction chamber 7.
(Step S1 in FIG. 3) and the gas pressure is 1 mTorr.
Control from r to 50 mTorr (step S
2).

【0034】次に、誘導コイル1に1000ワット
(W)から3000Wまでの間の大きさの高周波電力を
印加して、プラズマを生成する(ステップS3)。プラズ
マ中には、上記混合ガスから形成された他種類の分子、
励起原子およびイオンが含まれている。本実施形態で
は、プラズマの密度が1011cm-3以上の高密度プラズ
マが形成される。
Next, the induction coil 1 is applied with a high frequency power of 1000 watts (W) to 3000 W to generate plasma (step S3). In the plasma, other types of molecules formed from the mixed gas,
Excited atoms and ions are included. In this embodiment, high density plasma having a plasma density of 10 11 cm −3 or more is formed.

【0035】次に、下部電極3に100Wから2000
Wまでの間の高周波電力を印加し、それによって自己負
バイアスを基板6(図2のシリコン基板20)に与え、
酸化シリコン膜21のエッチングを行う(ステップS
4)。こうして、図2(c)に示すように、酸化シリコ
ン膜21中にコンタクトホール24を形成する。コンタ
クトホール24は、シリコン基板20中に形成された不
図示の不純物拡散層に達しており、酸化シリコン膜21
上に形成される配線とシリコン基板20中の不純物拡散
層との電気的コンタクトを可能にする。なお、不純物拡
散層は、シリサイド層などあってもよい。
Next, the lower electrode 3 is provided with 100 W to 2000
Applying high frequency power up to W, thereby applying a self-negative bias to the substrate 6 (silicon substrate 20 of FIG. 2),
The silicon oxide film 21 is etched (step S
4). Thus, as shown in FIG. 2C, the contact hole 24 is formed in the silicon oxide film 21. The contact hole 24 reaches an impurity diffusion layer (not shown) formed in the silicon substrate 20, and the silicon oxide film 21.
It enables electrical contact between the wiring formed above and the impurity diffusion layer in the silicon substrate 20. The impurity diffusion layer may be a silicide layer or the like.

【0036】コンタクトエッチングが終了した後で反応
室7内に酸素ガスを導入する(ステップS5)。導入する
酸素ガスの流量は、ポリマー除去効率を高くする観点か
ら、100sccm以上にすることが好ましい。実用的
には、200sccm以上にすることが更に好ましい。
ガス圧力を20mTorr以上に制御しながら(ステッ
プS6)、誘導コイル1に1000Wから3000Wま
での間の高周波電力を印加し、酸素プラズマを生成する
(ステップS7)。ガス圧力を20mTorr以上にする
のは、放電の安定とポリマー除去効率向上のためであ
る。そして、酸素プラズマによって反応室7の内壁に付
着したポリマー膜を酸化し、除去する(ステップS8)。
酸素プラズマが形成されている間、下部電極3には高周
波電力を供給しない。もし、下部電極3に高周波電力を
供給すると、酸素プラズマ中に正電荷イオンがシリコン
基板を照射することになる。本実施形態では、酸素プラ
ズマは反応室7の内壁上のポリマー膜を分解するために
機能するものであるため、正電荷イオンをシリコン基板
に供給させる必要はない。なお、ポリマー膜は一様な厚
さを持ち連続した膜である必要はなく、反応室内壁上に
付着したポリマーであれば、不連続またはポーラス(多
孔質)な状態にあるポリマーであっても、本願明細書で
は「ポリマー膜」と称することとする。
After the contact etching is completed, oxygen gas is introduced into the reaction chamber 7 (step S5). The flow rate of the oxygen gas to be introduced is preferably 100 sccm or more from the viewpoint of increasing the polymer removal efficiency. Practically, it is more preferably 200 sccm or more.
While controlling the gas pressure to 20 mTorr or more (step S6), high frequency power between 1000 W and 3000 W is applied to the induction coil 1 to generate oxygen plasma.
(Step S7). The gas pressure is set to 20 mTorr or higher in order to stabilize discharge and improve polymer removal efficiency. Then, the polymer film attached to the inner wall of the reaction chamber 7 is oxidized by oxygen plasma and removed (step S8).
The high frequency power is not supplied to the lower electrode 3 while the oxygen plasma is formed. If high frequency power is supplied to the lower electrode 3, positively charged ions will irradiate the silicon substrate in the oxygen plasma. In the present embodiment, the oxygen plasma functions to decompose the polymer film on the inner wall of the reaction chamber 7, so it is not necessary to supply positively charged ions to the silicon substrate. It should be noted that the polymer film does not have to be a continuous film having a uniform thickness, as long as it is a polymer attached on the inner wall of the reaction chamber, it may be a polymer in a discontinuous or porous state. In the present specification, the term "polymer film" is used.

【0037】以上のステップS5からS8が反応室内の
環境を制御する工程である。
The above steps S5 to S8 are steps for controlling the environment in the reaction chamber.

【0038】次に、図2(d)に示すように、フォトレ
ジストパターン22を除去する。フォトレジストパター
ン22の除去は、反応室7内で酸素プラズマを用いて行
っても良い。その場合、下部電極3に高周波電力を供給
することにによって、基板に負バイアスを印可すること
が好ましい。フォトレジストパターンの除去に必要な時
間をイオン照射によって短縮できるからである。この
後、公知の製造プロセスを経て、半導体装置が製造され
る。
Next, as shown in FIG. 2D, the photoresist pattern 22 is removed. The removal of the photoresist pattern 22 may be performed using oxygen plasma in the reaction chamber 7. In that case, it is preferable to apply a negative bias to the substrate by supplying high frequency power to the lower electrode 3. This is because the time required for removing the photoresist pattern can be shortened by ion irradiation. After that, a semiconductor device is manufactured through a known manufacturing process.

【0039】図4のグラフは、図3に示した工程手順に
従ってドライエッチング処理を行ったときの、反応室環
境制御工程におけるC2(波長516nm)の発光強度を
示している。図4のグラフの横軸は、反応室環境制御工
程における放電時間を示している。酸素流量が80sc
cmの場合、C2の発光強度が十分低いレベルに低下す
るまでの時間が80秒程度必要であることが図4からわ
かる。発光強度が十分低いレベルに下がった時が反応室
壁面に堆積したポリマー膜が実質的に除去された時に対
応する。
The graph of FIG. 4 shows the emission intensity of C 2 (wavelength 516 nm) in the reaction chamber environment control process when the dry etching process is performed according to the process procedure shown in FIG. The horizontal axis of the graph in FIG. 4 indicates the discharge time in the reaction chamber environment control process. Oxygen flow rate is 80sc
It can be seen from FIG. 4 that in the case of cm, it takes about 80 seconds until the emission intensity of C 2 is lowered to a sufficiently low level. The time when the emission intensity falls to a sufficiently low level corresponds to the time when the polymer film deposited on the wall of the reaction chamber is substantially removed.

【0040】図5のグラフは、図4のグラフのデータを
得るために行ったドライエッチングの各条件のうち、酸
素流量のみを80sccmから300sccmに変更し
たときの、反応室環境制御工程におけるC2(発光波長5
16nm)の発光強度を示している。図5のグラフの横
軸は、反応室環境制御工程における放電時間を示してい
る。
The graph of FIG. 5 shows C 2 in the reaction chamber environment control process when only the oxygen flow rate is changed from 80 sccm to 300 sccm in each condition of the dry etching performed to obtain the data of the graph of FIG. (Emission wavelength 5
16 nm) is shown. The horizontal axis of the graph in FIG. 5 indicates the discharge time in the reaction chamber environment control process.

【0041】放電開始後40秒程度で発光強度が下がっ
ていることが図5からわかる。また、酸素流量の増加に
よって、環境制御に要する時間が図2の場合の約1/2
に低減したことがわかる。酸素流量を増加することは反
応室内の環境制御に効果的である。酸素流量としては、
300sccm以上にすることが特に好ましいが、20
0sccm以上でも充分な効率でポリマー膜を除去でき
る。
It can be seen from FIG. 5 that the emission intensity decreases about 40 seconds after the start of discharge. Also, due to the increase in oxygen flow rate, the time required for environmental control is about 1/2 of that in the case of FIG.
It can be seen that it has been reduced to. Increasing the oxygen flow rate is effective in controlling the environment in the reaction chamber. As the oxygen flow rate,
It is particularly preferable to set it to 300 sccm or more,
Even at 0 sccm or more, the polymer film can be removed with sufficient efficiency.

【0042】図6は、フォトレジストで大部分を覆われ
た厚さ2.0μmの酸化シリコン膜に直径0.2μm程
度のコンタクトホールを形成する場合におけるエッチン
グ特性(エッチング深さのウェハ処理枚数依存性)を示
す。図6のグラフには、反応室環境制御工程を行った場
合(実施例)と行わない場合(比較例)の両方について
のデータが示されている。ウエハ25枚のエッチングを
実施した場合、比較例では、処理枚数の増加に伴ってエ
ッチング深さが浅くなり、コンタクトがオープン不良を
引き起こしている。しかし、反応室環境制御の工程を行
った実施例では、各エッチング処理時のプラズマ内のカ
ーボン量が一定に保たれるので、安定したエッチング深
さが得られている。
FIG. 6 shows the etching characteristics in the case of forming a contact hole with a diameter of about 0.2 μm in a 2.0 μm thick silicon oxide film which is mostly covered with photoresist (the etching depth depends on the number of processed wafers). Sex). The graph of FIG. 6 shows data both when the reaction chamber environment control step was performed (Example) and when it was not performed (Comparative Example). When the etching of 25 wafers is performed, in the comparative example, the etching depth becomes shallower as the number of processed wafers increases, and the contact causes an open defect. However, in the example in which the process of controlling the reaction chamber environment was performed, the amount of carbon in the plasma during each etching process was kept constant, so that a stable etching depth was obtained.

【0043】図7は、炭素に対するフッ素の比率が2よ
り大きいフルオロカーボンガス(低炭素含有比率ガス)
を用いた場合(従来例)の、酸素プラズマ処理時のC2
の発光強度の時間変化を示す。
FIG. 7 shows a fluorocarbon gas in which the ratio of fluorine to carbon is greater than 2 (low carbon content ratio gas).
C 2 in the case of using oxygen (conventional example) during oxygen plasma treatment
3 shows the change over time in the emission intensity of

【0044】低炭素含有比率ガスとしてC26を用いて
酸化膜のエッチングを行い、引き続き同一反応室で酸素
流量を300sccm導入して、酸素プラズマを生成し
た。図5からわかるように、最初から炭素の発光は検出
されておらず、環境制御工程が必要ないことがわかる。
これは、炭素に対するフッ素の比率が2より大きいガス
(C26の場合、比率は3)なので、プラズマがカーボ
ンリッチになっていないためである。したがって、本発
明は炭素に対するフッ素の比率が2以上のガスを用いた
プラズマエッチングに極めて有効である。
The oxide film was etched using C 2 F 6 as a low carbon content ratio gas, and then an oxygen flow rate of 300 sccm was introduced in the same reaction chamber to generate oxygen plasma. As can be seen from FIG. 5, carbon emission was not detected from the beginning, and it can be seen that the environmental control step is not necessary.
This is because the gas is not gas rich in carbon because the ratio of fluorine to carbon is larger than 2 (in the case of C 2 F 6 , the ratio is 3). Therefore, the present invention is extremely effective for plasma etching using a gas having a ratio of fluorine to carbon of 2 or more.

【0045】本実施形態では、反応室の内壁に堆積した
ポリマーの除去を、コンタクトエッチングの終了後に行
っている。しかし、反応室の内壁に堆積したポリマーの
除去は、次のウェハに対してコンタクトエッチング処理
を行う前に行えばよい。
In this embodiment, the polymer deposited on the inner wall of the reaction chamber is removed after the contact etching is completed. However, the polymer deposited on the inner wall of the reaction chamber may be removed before the contact etching process is performed on the next wafer.

【0046】なお、コンタクトエッチングが終了した
後、図2(c)に示すコンタクトホール24の底部(エ
ッチング終端面)に形成されているポリマー膜(不図
示)を除去する工程を特別に行っても良い。この工程
は、例えば、酸素プラズマを形成しながら下部電極3に
高周波電力を供給することによって実施できる。下部電
極3に高周波電力を供給することによって、基板に負バ
イアスが印加され、酸素プラズマ中の正電荷イオンがコ
ンタクトホール24の底部にまで充分に供給され、その
結果、底部のポリマー膜が円滑に除去される。このよう
なポリマー膜の除去は、コンタクト不良を防止する上で
極めて有効である。この工程は、反応室環境制御工程の
前に行っても良いし、後に行っても良い。ただし、コン
タクトホール24の底部のポリマー膜を除去することに
よってシリコン基板20の表面の一部を露出させる工程
は、反応室環境制御工程によって反応室内の環境を一定
の水準に制御した後に行うことが好ましい。
After the contact etching is completed, a special step of removing the polymer film (not shown) formed on the bottom portion (etching end surface) of the contact hole 24 shown in FIG. 2C may be performed. good. This step can be performed, for example, by supplying high frequency power to the lower electrode 3 while forming oxygen plasma. By supplying a high frequency power to the lower electrode 3, a negative bias is applied to the substrate, and the positively charged ions in the oxygen plasma are sufficiently supplied to the bottom of the contact hole 24. As a result, the polymer film on the bottom is smoothed. To be removed. Such removal of the polymer film is extremely effective in preventing contact failure. This step may be performed before or after the reaction chamber environment control step. However, the step of exposing a part of the surface of the silicon substrate 20 by removing the polymer film at the bottom of the contact hole 24 may be performed after the environment in the reaction chamber is controlled to a certain level by the reaction chamber environment control step. preferable.

【0047】もし、コンタクトホール24の底部のポリ
マー膜を除去する工程の後に反応室環境制御工程を行う
場合は、シリコン基板を反応室から除去した後に反応室
環境制御工程を行っても良い。また、反応室環境制御工
程は、コンタクトエッチング工程の後に必ず行うことが
好ましいが、複数のエッチング処理に対して一回の割合
で反応室環境制御工程を行うようにしてもよい。反応室
環境制御工程を行う目的は、反応室内壁に形成されつつ
あるポリマー膜がエッチング処理時のプラズマに影響を
及ぼす厚さに成長する前に、そのポリマー膜を分解・除
去することにある。そのため、反応室環境制御工程を行
うタイミングは、必ずしも、コンタクトエッチングが終
了した直後に限定されるわけではない。ただし、エッチ
ング処理および反応室環境制御処理などの一連の処理を
連続して行うようにプログラム化しておくことが好まし
いことは言うまでもない。
If the reaction chamber environment control step is performed after the step of removing the polymer film at the bottom of the contact hole 24, the reaction chamber environment control step may be performed after removing the silicon substrate from the reaction chamber. Further, although it is preferable that the reaction chamber environment control step is always performed after the contact etching step, the reaction chamber environment control step may be performed once for a plurality of etching processes. The purpose of performing the reaction chamber environment control step is to decompose and remove the polymer film that is being formed on the inner wall of the reaction chamber before it grows to a thickness that affects plasma during the etching process. Therefore, the timing of performing the reaction chamber environment control step is not necessarily limited to immediately after the contact etching is completed. However, it goes without saying that it is preferable to program such that a series of processes such as the etching process and the reaction chamber environment control process are continuously performed.

【0048】(第2の実施形態)本発明による半導体装
置の製造方法の第2の実施の形態を説明する。
(Second Embodiment) A second embodiment of the method for manufacturing a semiconductor device according to the present invention will be described.

【0049】図8は、本実施形態における半導体装置の
製造方法を実施する場合の工程手順を示している。本実
施形態で行うドライエッチングは、図1に示す装置を用
いて行うことができる。
FIG. 8 shows a process procedure for implementing the method for manufacturing a semiconductor device according to this embodiment. The dry etching performed in this embodiment can be performed using the apparatus shown in FIG.

【0050】まず、第1の実施形態と同様に、図2
(a)に示すように、トランジスタ素子などの半導体素
子が形成されたシリコン基板、または半導体素子が形成
されつつあるシリコン基板を用意する。
First, as in the first embodiment, as shown in FIG.
As shown in (a), a silicon substrate on which a semiconductor element such as a transistor element is formed or a silicon substrate on which a semiconductor element is being formed is prepared.

【0051】次に、公知の薄膜堆積技術を用いて、シリ
コン基板20上に酸化シリコン膜21を形成する。この
後、フォトリソグラフイ技術により、酸化シリコン膜2
1上にフォトレジストパターン22を形成する。
Next, a silicon oxide film 21 is formed on the silicon substrate 20 by using a known thin film deposition technique. After that, the silicon oxide film 2 is formed by photolithography technology.
A photoresist pattern 22 is formed on the surface 1.

【0052】次に、表面にフォトレジストパターン22
が形成された基板20を、図1に示すドライエッチング
装置の反応室7内にセットする。その後、C48/CH2
2/CO/Arの混合ガスを反応室に導入し(図8のステ
ップS1)、ガス圧力を1mTorrから50mTor
rまでの間に制御する(ステップS2)。
Next, the photoresist pattern 22 is formed on the surface.
The substrate 20 on which is formed is set in the reaction chamber 7 of the dry etching apparatus shown in FIG. After that, C 4 F 8 / CH 2
A mixed gas of F 2 / CO / Ar was introduced into the reaction chamber (step S1 in FIG. 8), and the gas pressure was changed from 1 mTorr to 50 mTorr.
Control is performed until r (step S2).

【0053】次に、誘導コイル1に1000Wから30
00Wまでの間で高周波電力を印加して、プラズマを生
成する(ステップS3)。そして下部電極3に100Wか
ら2000Wまでの間で高周波電力を印加してエッチン
グを行う(ステップS4)。エッチングが終了した後で反
応室7内に一酸化炭素を20sccm以上と酸素ガスを
80sccm以上導入する(ステップS15)。ガス圧力
を20mTorr以上に制御して(ステップS6)、誘導
コイルに1000Wから3000Wまでの間で高周波電
力を印加して、酸素プラズマを生成する(ステップS
7)。そして、反応室壁に付着したポリマー膜を除去す
る(ステップS8)。
Next, the induction coil 1 is changed from 1000 W to 30
High-frequency power is applied up to 00 W to generate plasma (step S3). Then, high frequency power is applied to the lower electrode 3 between 100 W and 2000 W to perform etching (step S4). After the etching is completed, carbon monoxide of 20 sccm or more and oxygen gas of 80 sccm or more are introduced into the reaction chamber 7 (step S15). The gas pressure is controlled to 20 mTorr or more (step S6), and high frequency power is applied to the induction coil between 1000 W and 3000 W to generate oxygen plasma (step S6).
7). Then, the polymer film attached to the reaction chamber wall is removed (step S8).

【0054】以上のステップS15およびステップS6
からS8が反応室内部の環境を制御する工程である。
The above steps S15 and S6
From S8 to S8 is a step of controlling the environment inside the reaction chamber.

【0055】一酸化炭素はポリマー膜に含まれるフッ素
と反応し、ポリマー膜の分解に寄与する。その反応は以
下の反応式に従う。
Carbon monoxide reacts with the fluorine contained in the polymer film and contributes to the decomposition of the polymer film. The reaction follows the following reaction formula.

【0056】 CO+F→COF または CO+2F→COF (第3の実施形態)次に、本発明による半導体装置の製
造方法の第3の実施形態を説明する。
CO + F → COF or CO + 2F → COF 2 (Third Embodiment) Next, a third embodiment of the method for manufacturing a semiconductor device according to the present invention will be described.

【0057】図9は、発光分光器を用いた環境制御モニ
ター方法を示す。
FIG. 9 shows an environmental control monitoring method using an emission spectroscope.

【0058】図9の誘導結合型プラズマを用いたドライ
エッチング装置は、基本的には、図1の装置と同様の構
成を備えており、図1の構成要素と同じ構成要素につい
ては、同一の参照符号を付加している。
The dry etching apparatus using inductively coupled plasma shown in FIG. 9 has basically the same structure as the apparatus shown in FIG. 1, and the same constituent elements as those shown in FIG. 1 are the same. Reference numerals are added.

【0059】図9のドライエッチング装置も、内部でド
ライエッチング処理を行う反応室7を備えている。反応
室7の外側側壁は、反応室7内にプラズマを形成するた
めの誘導コイル1で囲まれている。誘導コイル1は高周
波電源2に接続され、高周波電源2から高周波電力の供
給を受ける。
The dry etching apparatus shown in FIG. 9 also includes a reaction chamber 7 in which a dry etching process is performed. The outer side wall of the reaction chamber 7 is surrounded by an induction coil 1 for forming plasma in the reaction chamber 7. The induction coil 1 is connected to a high frequency power supply 2 and receives high frequency power from the high frequency power supply 2.

【0060】 反応室7の下部には、被処理基板(シリ
コン基板6)を支持する下部電極3が設けられ、下部電
極3はマッチャー14を介して高周波電源4に接続さ
れ、高周波電源4から高周波電流の供給を受ける。下部
電極3の上面周辺領域には、石英リング12が配置され
ている。反応室7の上部には上部シリコン電極5が設け
られている。
A lower electrode 3 that supports a substrate to be processed (silicon substrate 6) is provided below the reaction chamber 7. The lower electrode 3 is connected to a high frequency power source 4 via a matcher 14 , and the high frequency power source 4 outputs a high frequency wave. Receives current supply. A quartz ring 12 is arranged in the peripheral region of the upper surface of the lower electrode 3. An upper silicon electrode 5 is provided above the reaction chamber 7.

【0061】 反応室7の排気口と外部との間には、圧
力制御バルブ8および排気ポンプ9が挿入されている。
フルオロカーボンガスであるC48およびCH22にC
OおよびArを加えた混合ガス(C48/CH22/CO
/Ar)がマスフローコントローラー13を介して反応
室7に導入される。エッチングガスは排気口4から圧力
制御バルブ8および排気ポンプ9を介して装置外へ排気
される。圧力制御バルブ8は、例えば、反応室7内の圧
力を1mTorrから500mTorrの範囲範囲内の
一定値に維持するように動作する。
A pressure control valve 8 and an exhaust pump 9 are inserted between the exhaust port of the reaction chamber 7 and the outside.
C in C 4 F 8 and CH 2 F 2 which are fluorocarbon gases
Mixed gas containing O and Ar (C 4 F 8 / CH 2 F 2 / CO
/ Ar) is introduced into the reaction chamber 7 via the mass flow controller 13 . The etching gas is exhausted from the exhaust port 4 through the pressure control valve 8 and the exhaust pump 9 to the outside of the apparatus. The pressure control valve 8 operates, for example, to maintain the pressure in the reaction chamber 7 at a constant value within the range of 1 mTorr to 500 mTorr.

【0062】反応室7には受光窓15が設けられてお
り、受光窓15を通してプラズマ中のC2、酸素および
フッ素の発光を含む光が受光部16から分光器17へ導
入される。分光器17によって、C2、酸素およびフッ
素の発光が分離され、各発光の強度が測定される。発光
高度の測定値は、コンピュータ18で処理される。発光
強度があらかじめ設定されたレベルによりも低下する
と、コンピュータ18はオフ信号を高周波電源2および
4に送って反応室環境制御工程を終了させる。
A light receiving window 15 is provided in the reaction chamber 7, through which light containing the emission of C 2 , oxygen and fluorine in the plasma is introduced from the light receiving section 16 to the spectroscope 17. The spectroscope 17 separates the emission of C 2 , oxygen and fluorine and measures the intensity of each emission. Emission altitude measurements are processed by computer 18. When the emission intensity drops below a preset level, the computer 18 sends an off signal to the high frequency power supplies 2 and 4 to end the reaction chamber environment control process.

【0063】このようにすることによって、反応室7内
の環境を常にモニターできるとともに、反応室環境制御
工程の時間を最適化できる。
By doing so, the environment in the reaction chamber 7 can be constantly monitored and the time of the reaction chamber environment control step can be optimized.

【0064】なお、上記いずれの実施形態においても、
炭素に対するフッ素の比が2以下のガスとしてC48
用いたが、C58、C36OもしくはC46またはこれ
らの混合ガスを用いても良い。
In any of the above embodiments,
Although C 4 F 8 was used as the gas having a ratio of fluorine to carbon of 2 or less, C 5 F 8 , C 3 F 6 O, C 4 F 6 or a mixed gas thereof may be used.

【0065】なお、上記いずれの実施形態においても、
酸化シリコン膜が形成される被加工基板としてシリコン
基板を使用しているが、他の基板(例えばガラス基板)
用いても良い。ただし、ガラス基板を使用する場合、ガ
ラス基板自体も主成分が酸化シリコンであるためエッチ
ングを被ることになる。ガラス基板上に多結晶シリコン
膜または非晶質シリコン膜を形成した後、それらを覆う
ように酸化シリコン膜を形成し、酸化シリコン膜の所定
領域をレジスト膜で覆えば、ガラス基板を用いて本発明
を実施することは充分に可能である。ガラス基板やその
他の基板上に薄膜トランジスタを形成した半導体装置
も、今後、ますます集積化される可能性がある。そのよ
うな半導体装置の製造に本発明を適用することは非常に
好ましい効果をもたらすと期待される。
In any of the above embodiments,
A silicon substrate is used as the substrate on which the silicon oxide film is formed, but another substrate (eg glass substrate)
You may use. However, when a glass substrate is used, the glass substrate itself is also subject to etching because its main component is silicon oxide. After a polycrystalline silicon film or an amorphous silicon film is formed on a glass substrate, a silicon oxide film is formed so as to cover them, and a predetermined area of the silicon oxide film is covered with a resist film. It is quite possible to carry out the invention. A semiconductor device having a thin film transistor formed on a glass substrate or another substrate may be further integrated in the future. Applying the present invention to the manufacture of such a semiconductor device is expected to bring about very favorable effects.

【0066】[0066]

【発明の効果】以上のように、本発明によれば、炭素に
対するフッ素の比が2以下のガスを用いたプラズマエッ
チングにおいて、反応室内壁に形成されたポリマー膜を
酸化する工程を備えたことにより、ポリマー膜の炭素が
酸素と反応して内壁から除去・排気される結果、安定し
たコンタクトエッチングが可能となり、エッチング処理
の回数が増えてもオープン不良の発生を防止することが
できる。
As described above, according to the present invention, the step of oxidizing the polymer film formed on the inner wall of the reaction chamber is provided in the plasma etching using the gas having the ratio of fluorine to carbon of 2 or less. As a result, carbon in the polymer film reacts with oxygen and is removed / exhausted from the inner wall. As a result, stable contact etching becomes possible, and the occurrence of open defects can be prevented even if the number of etching processes increases.

【0067】また、反応室の環境をC2の発光または酸
素の発光またはフッ素の発光を用いてモニターすれば、
反応室内壁のポリマーの堆積状況を把握できるるととも
に、ポリマー除去または低減のため反応室環境制御工程
に要する時間を最適化できる。
If the environment of the reaction chamber is monitored using C 2 luminescence, oxygen luminescence, or fluorine luminescence,
It is possible to grasp the deposition state of the polymer on the inner wall of the reaction chamber and to optimize the time required for the reaction chamber environment control process for removing or reducing the polymer.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明による半導体装置の製造方法に使用する
ドライエッチング装置の概略図。
FIG. 1 is a schematic view of a dry etching apparatus used in a method of manufacturing a semiconductor device according to the present invention.

【図2】(a)から(d)は、本発明による半導体装置
の製造方法の途中の工程を示す工程断面図。
2A to 2D are process cross-sectional views showing a process in the middle of the method for manufacturing a semiconductor device according to the present invention.

【図3】本発明の第1の実施形態の工程手順を示す図。FIG. 3 is a diagram showing a process procedure of the first embodiment of the present invention.

【図4】本発明の第1の実施形態における発光強度の変
化を表す図(酸素流量80sccm)。
FIG. 4 is a diagram showing a change in emission intensity according to the first embodiment of the present invention (oxygen flow rate 80 sccm).

【図5】本発明の第1の実施形態における発光強度の変
化を表す図(酸素流量300sccm)。
FIG. 5 is a diagram showing changes in emission intensity according to the first embodiment of the present invention (oxygen flow rate 300 sccm).

【図6】本発明の第1の実施形態におけるエッチング深
さの変化を表す図。
FIG. 6 is a diagram showing a change in etching depth according to the first embodiment of the present invention.

【図7】低炭素含有比率ガスを用いた比較例における発
光強度の変化を示す図。
FIG. 7 is a graph showing changes in emission intensity in a comparative example using a low carbon content ratio gas.

【図8】本発明の第2の実施形態の工程手順を示す図。FIG. 8 is a diagram showing a process procedure of the second embodiment of the present invention.

【図9】本発明の第3の実施形態に使用する装置の構成
を示す概略図。
FIG. 9 is a schematic diagram showing a configuration of an apparatus used in a third embodiment of the present invention.

【符号の説明】[Explanation of symbols]

1 誘導コイル 2 高周波電源 3 下部電極 4 高周波電源 5 上部シリコン電極 6 シリコン基板 7 反応室 8 圧力制御バルブ 9 排気ポンプ 15〜17 ガスボンベ 11 ヒーター 12 シリコンリング 13 マスフローコントローラー 14 マッチャー 15 受光窓 16 受光部 17 分光器 18 コンピュータ 20 シリコン基板 21 酸化シリコン膜 22 フォトレジスト 23 開口部 24 コンタクトホール 1 induction coil 2 high frequency power supply 3 Lower electrode 4 high frequency power supply 5 Upper silicon electrode 6 Silicon substrate 7 Reaction chamber 8 Pressure control valve 9 Exhaust pump 15-17 Gas cylinder 11 heater 12 silicone ring 13 Mass flow controller 14 Matcher 15 Light receiving window 16 Light receiving part 17 Spectroscope 18 Computer 20 Silicon substrate 21 Silicon oxide film 22 photoresist 23 opening 24 contact holes

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平6−275568(JP,A) 特開 平8−124908(JP,A) 特開 平8−319586(JP,A) 特開 平9−129612(JP,A) 特開 平7−94470(JP,A) 特開 昭61−10239(JP,A) 特開 昭63−5532(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/3065 ─────────────────────────────────────────────────── ─── Continuation of front page (56) Reference JP-A-6-275568 (JP, A) JP-A-8-124908 (JP, A) JP-A-8-319586 (JP, A) JP-A-9- 129612 (JP, A) JP 7-94470 (JP, A) JP 61-10239 (JP, A) JP 63-5532 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H01L 21/3065

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 基板上に半導体素子を形成する工程と、 前記基板上に酸化シリコン膜を堆積する工程と、 前記酸化シリコン膜上にフォトレジストパターンを形成
する工程と、 エッチング装置の反応室内で炭素に対するフッ素の比が
2以下のガスのプラズマを用いて前記酸化シリコン膜の
エッチングを行う工程と、前記酸化シリコン膜のエッチング工程の後、 前記反応室
内の内壁に形成されたポリマー膜を酸化することによっ
て反応室環境制御を行い、その後、エッチング終端面上
に形成されたポリマー膜を除去する工程とを包むことを
特徴とする半導体装置の製造方法。
1. A process of forming a semiconductor element on a substrate, a process of depositing a silicon oxide film on the substrate, a process of forming a photoresist pattern on the silicon oxide film, and a reaction chamber of an etching apparatus. After the step of etching the silicon oxide film using plasma of a gas having a ratio of fluorine to carbon of 2 or less, and after the step of etching the silicon oxide film, the polymer film formed on the inner wall of the reaction chamber is oxidized. By chance
The reaction chamber environment is controlled by using the
And a step of removing the polymer film formed on the substrate .
【請求項2】 基板上に半導体素子を形成する工程と、 前記基板上に酸化シリコン膜を堆積する工程と、 前記酸化シリコン膜上にフォトレジストパターンを形成
する工程と、 エッチング装置の反応室内で炭素に対するフッ素の比が
2以下のガスのプラズマを用いて前記酸化シリコン膜の
エッチングを行う工程と、 合計の流量が200sccm以上の一酸化炭素および酸
素を前記反応室内に供給し、前記反応室内のガス圧力を
20mTorr以上にして酸素プラズマ処理を実行し、
前記反応室内の内壁に形成されたポリマー膜を除去する
工程とを含むことを特徴とする半導体装置の製造方法。
2. A step of forming a semiconductor element on a substrate, a step of depositing a silicon oxide film on the substrate, and a step of forming a photoresist pattern on the silicon oxide film.
And the ratio of fluorine to carbon in the reaction chamber of the etching device
Of the silicon oxide film by using plasma of gas of 2 or less
Etching process and carbon monoxide and acid with a total flow rate of 200 sccm or more
Element into the reaction chamber to control the gas pressure in the reaction chamber.
Oxygen plasma treatment is performed at 20 mTorr or more,
The polymer film formed on the inner wall of the reaction chamber is removed.
A method of manufacturing a semiconductor device, comprising:
【請求項3】 基板上に半導体素子を形成する工程と、 前記基板上に酸化シリコン膜を堆積する工程と、 前記酸化シリコン膜上にフォトレジストパターンを形成
する工程と、 エッチング装置の反応室内で炭素に対するフッ素の比が
2以下のガスのプラズマを用いて前記酸化シリコン膜の
エッチングを行う工程と、 前記反応室内の内壁に形成されたポリマー膜を酸化する
ことによって反応室環境制御を行う工程と、 前記反応室内の環境を前記反応室内のC 2 又はフッ素の
発光を用いてモニターする工程とを含むことを特徴とす
る半導体装置の製造方法
3. A step of forming a semiconductor element on a substrate, a step of depositing a silicon oxide film on the substrate, and a step of forming a photoresist pattern on the silicon oxide film.
And the ratio of fluorine to carbon in the reaction chamber of the etching device
Of the silicon oxide film by using plasma of gas of 2 or less
Etching process and oxidize the polymer film formed on the inner wall of the reaction chamber
The step of controlling the reaction chamber environment by changing the environment in the reaction chamber to C 2 or fluorine in the reaction chamber .
Monitoring using luminescence.
Manufacturing method of semiconductor device .
【請求項4】 前記反応室環境制御を行う工程は、酸素
プラズマ処理を行う工程を含むことを特徴とする請求項
1又は3に記載の半導体装置の製造方法。
4. A process of performing the reaction chamber environment control, claims, characterized in that it comprises a step of performing an oxygen plasma treatment
4. The method for manufacturing a semiconductor device according to 1 or 3 .
【請求項5】 前記酸素プラズマ処理は、前記基板に高
周波電力を供給しない状態で実行することを特徴とする
請求項2又は4に記載の半導体装置の製造方法。
5. The oxygen plasma treatment is performed without supplying high frequency power to the substrate.
A method of manufacturing a semiconductor device according to claim 2 or 4 .
【請求項6】 前記酸化シリコン膜のエッチング工程の
後、エッチング終端面上に形成されたポリマー膜を除去
する工程を行うことを特徴とする請求項3に記載の半導
体装置の製造方法。
6. The method of manufacturing a semiconductor device according to claim 3, further comprising a step of removing the polymer film formed on the etching termination surface after the step of etching the silicon oxide film.
【請求項7】 前記エッチング終端面上に形成されたポ
リマー膜を除去する工程は、前記基板に高周波電力を供
給しながら実行することを特徴とする請求項1又は6に
記載の半導体装置の製造方法。
7. A step of removing the polymer film formed on the etching termination surface, the <br/> claim 1 or 6, characterized in that to perform while supplying high frequency power to the substrate Manufacturing method of semiconductor device.
【請求項8】 前記炭素に対するフッ素の比が2以下の
ガスは、C48、C58、C36O、及びC46からな
る群から選択された分子を含むことを特徴とする請求項
1〜7のうちのいずれか1項に記載の半導体装置の製造
方法。
8. The gas having a ratio of fluorine to carbon of 2 or less contains a molecule selected from the group consisting of C 4 F 8 , C 5 F 8 , C 3 F 6 O, and C 4 F 6. Claims characterized by
8. The method for manufacturing a semiconductor device according to any one of 1 to 7 .
【請求項9】 前記C2の発光として、波長516nm
の発光を用いることを特徴とする請求項3に記載の半導
体装置の製造方法。
9. The wavelength of 516 nm as the emission of C 2
4. The method for manufacturing a semiconductor device according to claim 3, wherein the light emission is used.
【請求項10】 前記フッ素の発光として、波長704
nmまたは685nmの発光を用いることを特徴とする
請求項3に記載の半導体装置の製造方法。
10. The wavelength of 704 is emitted as the emission of fluorine.
nm or 685 nm emission is used
The method for manufacturing a semiconductor device according to claim 3 .
JP29692397A 1997-10-29 1997-10-29 Semiconductor device manufacturing method and reaction chamber environment control method for dry etching apparatus Expired - Fee Related JP3408409B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP29692397A JP3408409B2 (en) 1997-10-29 1997-10-29 Semiconductor device manufacturing method and reaction chamber environment control method for dry etching apparatus
TW087117495A TW394989B (en) 1997-10-29 1998-10-22 Semiconductor device manufacturing and reaction room environment control method for dry etching device
US09/179,936 US6057247A (en) 1997-10-29 1998-10-28 Method for fabricating semiconductor device and method for controlling environment inside reaction chamber of dry etching apparatus
KR10-1998-0045623A KR100440806B1 (en) 1997-10-29 1998-10-29 Method for fabricating semiconductor evice and method for controlling environment inside reation chamber of dry etching apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29692397A JP3408409B2 (en) 1997-10-29 1997-10-29 Semiconductor device manufacturing method and reaction chamber environment control method for dry etching apparatus

Publications (2)

Publication Number Publication Date
JPH11135482A JPH11135482A (en) 1999-05-21
JP3408409B2 true JP3408409B2 (en) 2003-05-19

Family

ID=17839935

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29692397A Expired - Fee Related JP3408409B2 (en) 1997-10-29 1997-10-29 Semiconductor device manufacturing method and reaction chamber environment control method for dry etching apparatus

Country Status (1)

Country Link
JP (1) JP3408409B2 (en)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6461962B1 (en) * 1999-09-01 2002-10-08 Tokyo Electron Limited Etching method
JP4382926B2 (en) * 1999-09-29 2009-12-16 東京エレクトロン株式会社 Plasma processing method
US6451703B1 (en) * 2000-03-10 2002-09-17 Applied Materials, Inc. Magnetically enhanced plasma etch process using a heavy fluorocarbon etching gas
US6762129B2 (en) * 2000-04-19 2004-07-13 Matsushita Electric Industrial Co., Ltd. Dry etching method, fabrication method for semiconductor device, and dry etching apparatus
JP5569353B2 (en) * 2000-04-28 2014-08-13 ダイキン工業株式会社 Dry etching gas and dry etching method
JP2003007674A (en) * 2001-06-19 2003-01-10 Matsushita Electric Ind Co Ltd Method of manufacturing semiconductor device
US6901653B2 (en) * 2002-04-02 2005-06-07 Hitachi Global Storage Technologies Netherlands B.V. Process for manufacturing a magnetic head coil structure
US7169440B2 (en) * 2002-04-16 2007-01-30 Tokyo Electron Limited Method for removing photoresist and etch residues
JP4749683B2 (en) * 2004-06-08 2011-08-17 東京エレクトロン株式会社 Etching method
JP4914119B2 (en) 2006-05-31 2012-04-11 株式会社日立ハイテクノロジーズ Plasma processing method and plasma processing apparatus
JP2008041856A (en) * 2006-08-04 2008-02-21 Matsushita Electric Ind Co Ltd Dry etching method

Also Published As

Publication number Publication date
JPH11135482A (en) 1999-05-21

Similar Documents

Publication Publication Date Title
KR100440806B1 (en) Method for fabricating semiconductor evice and method for controlling environment inside reation chamber of dry etching apparatus
US7402523B2 (en) Etching method
US5472564A (en) Method of dry etching with hydrogen bromide or bromide
JP3084497B2 (en) Method for etching SiO2 film
KR0170557B1 (en) Manufacture of semiconductor device
JP2021132220A (en) Removal methods for high aspect ratio structures
US6461974B1 (en) High temperature tungsten etching process
JP4632371B2 (en) Self-aligned contact hole formation method using selective polymer deposition
JP2553513B2 (en) Methods for conditioning organic masks
US20060252265A1 (en) Etching high-kappa dielectric materials with good high-kappa foot control and silicon recess control
JPH08264510A (en) Method and device for etching silicon nitride film
JPH11219942A (en) Dry etching and manufacture of semiconductor device
JP3408409B2 (en) Semiconductor device manufacturing method and reaction chamber environment control method for dry etching apparatus
JPH05102107A (en) Manufacture of semiconductor device
US20040185664A1 (en) Method of and apparatus for manufacturing a semiconductor device using a polysilicon hard mask
JP2004363558A (en) Manufacturing method of semiconductor device, and cleaning method of plasma etching device
JP4782010B2 (en) Method for forming TEOS cap layer at low temperature and low deposition rate
JP4058669B2 (en) Method for forming conductive silicide layer on silicon substrate and method for forming conductive silicide contact
JPH11145111A (en) Manufacture of semiconductor device
JP2003059911A (en) Manufacturing method for semiconductor device
JPH09223684A (en) Plasma process device
JP2005045126A (en) Manufacturing method of semiconductor device
JPH1050660A (en) Etching silicon nitride film
EP1658635A1 (en) A method of forming a TEOS cap layer at low temperature and reduced deposition rate
KR19990045272A (en) Method for Selectively Etching Silicon Nitride from Silicon Oxide

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20030225

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080314

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090314

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100314

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140314

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees