JP3403315B2 - Signal distribution system and backboard and asynchronous transfer mode switch - Google Patents

Signal distribution system and backboard and asynchronous transfer mode switch

Info

Publication number
JP3403315B2
JP3403315B2 JP13366997A JP13366997A JP3403315B2 JP 3403315 B2 JP3403315 B2 JP 3403315B2 JP 13366997 A JP13366997 A JP 13366997A JP 13366997 A JP13366997 A JP 13366997A JP 3403315 B2 JP3403315 B2 JP 3403315B2
Authority
JP
Japan
Prior art keywords
backboard
impedance
connector
line
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13366997A
Other languages
Japanese (ja)
Other versions
JPH10327160A (en
Inventor
克典 平野
修司 菊地
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP13366997A priority Critical patent/JP3403315B2/en
Publication of JPH10327160A publication Critical patent/JPH10327160A/en
Application granted granted Critical
Publication of JP3403315B2 publication Critical patent/JP3403315B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、信号分配方式およ
びバックボードならびに非同期転送モード交換機に係
り、特に、信号分配の高速化に好適な、信号分配方式お
よびバックボードならびに非同期転送モード交換機に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal distribution system, a backboard and an asynchronous transfer mode switch, and more particularly to a signal distribution system, a backboard and an asynchronous transfer mode switch suitable for speeding up signal distribution.

【0002】[0002]

【従来の技術】回線数が大きな大規模なシステムとし
て、共通のバックボードに接続される複数の基板を有
し、各基板に機能を実現するための回路が分散して実装
されるシステムが構築されている。このようなシステム
における各基板への信号分配は、例えば、バス伝送系を
用いて行われている。バス伝送系におけるインタフェー
ス回路については、例えば、日経BP社「日経エレクト
ロニクス 1993.9.27(no.591)」第2
69頁から290頁に記載されている。
2. Description of the Related Art As a large-scale system having a large number of lines, a system having a plurality of boards connected to a common backboard, and a circuit for realizing a function on each board is distributed and mounted Has been done. The signal distribution to each substrate in such a system is performed using, for example, a bus transmission system. For the interface circuit in the bus transmission system, see, for example, "Nikkei Electronics 1993.9.27 (no.591)", Nikkei BP.
See pages 69 to 290.

【0003】図15および図16を参照して、複数の基
板が実装されたバックボードに適用されるバス伝送につ
いて説明する。
Bus transmission applied to a backboard having a plurality of substrates mounted thereon will be described with reference to FIGS. 15 and 16.

【0004】まず、図15を参照して、バックボードの
構成について説明する。
First, the structure of the backboard will be described with reference to FIG.

【0005】図15において、複数の基板3が、それぞ
れコネクタ5を介してバックボード2に接続されてい
る。
In FIG. 15, a plurality of substrates 3 are connected to the backboard 2 via connectors 5, respectively.

【0006】上記各コネクタ5は、それぞれ複数のコネ
クタピン6を有する。これらのコネクタピン6は、上記
バックボード2上に形成される主線路8によって、コネ
クタ5相互に接続されている。
Each of the connectors 5 has a plurality of connector pins 6, respectively. These connector pins 6 are connected to each other by the main line 8 formed on the backboard 2.

【0007】上記各基板3には、基板3における信号の
入出力を行うためのインタフェースIC4と、基板3に
おける信号処理を行うための回路とが実装される。
An interface IC 4 for inputting / outputting signals to / from the board 3 and a circuit for performing signal processing on the board 3 are mounted on each board 3.

【0008】基板3には、上記インタフェースIC4を
コネクタ5に接続するための分岐回路9が形成される。
A branch circuit 9 for connecting the interface IC 4 to the connector 5 is formed on the substrate 3.

【0009】上記インタフェースIC4は、上記分岐線
路9を介して、基板3の外部との信号の入出力を行う。
インタフェースIC4は、ここでは図示しないが、レシ
ーバ回路、および、ドライバ回路を有して構成される。
The interface IC 4 inputs / outputs a signal to / from the outside of the substrate 3 via the branch line 9.
The interface IC 4 includes a receiver circuit and a driver circuit, which are not shown here.

【0010】次に、図16を参照して、上記のように構
成されるバックボードにおける信号伝送の動作について
説明する。
Next, with reference to FIG. 16, a signal transmission operation in the backboard configured as described above will be described.

【0011】図16において、バックボード2に形成さ
れる主線路8と、各基板3に形成される分岐線路9とを
有して、櫛状の伝送線路が構成される。
In FIG. 16, the main transmission line 8 formed on the backboard 2 and the branch transmission line 9 formed on each substrate 3 constitute a comb-shaped transmission line.

【0012】まず、バックボードに与えられた信号が各
基板に分配される場合は、図16の(a)に示すよう
に、ドライバ回路14を信号源として、バックボード2
に信号が与えられると、与えられた信号は、主線路8か
ら各分岐線路9に分岐されて、各基板3のレシーバ回路
11に送られる。
First, when the signal given to the backboard is distributed to each substrate, as shown in FIG. 16 (a), the driver circuit 14 is used as a signal source for the backboard 2.
When a signal is given to the receiver, the given signal is branched from the main line 8 to each branch line 9 and sent to the receiver circuit 11 of each substrate 3.

【0013】また、各基板において生成された信号が、
バックボードに与えられる場合は、図16の(b)に示
すように、その基板のドライバ回路15から分岐線路9
を介して主線路8に伝送される。主線路8を伝送する信
号は、レシーバ回路16によって受け付けられる。
Further, the signal generated on each board is
When it is given to the backboard, as shown in FIG.
Is transmitted to the main line 8 via. The signal transmitted through the main line 8 is received by the receiver circuit 16.

【0014】上記各インピーダンス回路(レシーバ回路
11およびドライバ回路15)は、上記櫛状の伝送線路
側(主線路8および分岐線路9)からみて、高インピー
ダンスとなるように構成される。例えば、無限大に相当
する特性インピーダンスに構成される。これにより、伝
送線路側からみたインピーダンス回路の接続点は、開放
端とみなすことができる。
Each of the impedance circuits (receiver circuit 11 and driver circuit 15) has a high impedance as viewed from the comb-shaped transmission line side (main line 8 and branch line 9). For example, the characteristic impedance is equivalent to infinity. Thereby, the connection point of the impedance circuit viewed from the transmission line side can be regarded as an open end.

【0015】このため、基板3が装着された状態、およ
び、これが取り外された状態で、伝送線路の特性インピ
ーダンスを同等とすることができる。また、基板3と伝
送線路との接続部であるコネクタ5を流れる電流を小さ
くすることができる。従って、活線の状態で基板3を挿
抜することができる。
Therefore, the characteristic impedance of the transmission line can be made equal when the substrate 3 is mounted and when the substrate 3 is removed. Further, it is possible to reduce the current flowing through the connector 5, which is the connecting portion between the substrate 3 and the transmission line. Therefore, the substrate 3 can be inserted and removed in a live state.

【0016】[0016]

【発明が解決しようとする課題】しかし、上記各インタ
フェース回路が上記分岐線路9に対して無限大に相当す
る特性インピーダンスを有することは、伝送線路を伝送
される信号が、当該インタフェース回路に入出力される
際に反射を生じさせる。このため、主線路2を含む伝送
線路の伝送特性にその線路長に応じて、波形に歪みを生
じさせるなどの影響を与える。
However, the fact that each of the interface circuits has a characteristic impedance corresponding to infinity with respect to the branch line 9 means that the signal transmitted through the transmission line is input to and output from the interface circuit. When reflected, it causes reflection. Therefore, the transmission characteristics of the transmission line including the main line 2 are affected by the distortion of the waveform depending on the line length.

【0017】このような影響は、分岐線路9における遅
延時間が、伝送される信号の立ち上がり時間と比べて大
きくなるにつれて無視できなくなる。このため、信号を
伝送可能な帯域が制限される。
Such an influence cannot be ignored as the delay time in the branch line 9 becomes larger than the rising time of the signal to be transmitted. Therefore, the band in which the signal can be transmitted is limited.

【0018】複数の分岐線路9で遅延時間が相等しい場
合には、これらの反射の影響のばらつきは低減される。
しかし、ばらつきが低減しても、反射の影響そのものは
存在するから、波形歪みが生じて、伝送可能な信号速度
は低下される。また、分岐線路9が多数ある場合には、
これらの反射の影響が重畳するため、各分岐線路9にお
いて、より短い遅延時間とすることが要求される。
When the delay times of the plurality of branch lines 9 are the same, variations in the influence of these reflections are reduced.
However, even if the variation is reduced, the influence of reflection still exists, so that waveform distortion occurs and the transmittable signal speed is reduced. If there are many branch lines 9,
Since the influences of these reflections are superimposed on each other, a shorter delay time is required for each branch line 9.

【0019】例えば、図15に示す例では、分岐線路1
3は、各基板3において、コネクタ5への接続部から、
インタフェースIC4の実装部まで配線されている。こ
の配線の長さは、通常の基板では、10cm程度となっ
ている。分岐線路13の長さが10cmで、立ち上がり
時間Trが2nsの波形の信号を用いるとき、伝送可能
なデータレートは、20MHz程度が限界であり、これ
以上になると、波形歪みにより正常な伝送ができなくな
る。
For example, in the example shown in FIG. 15, the branch line 1
3 is a portion of each board 3 from the connection portion to the connector 5,
It is wired up to the mounting portion of the interface IC4. The length of this wiring is about 10 cm on an ordinary substrate. When a signal having a waveform with a branch line 13 having a length of 10 cm and a rise time Tr of 2 ns is used, the maximum data rate that can be transmitted is about 20 MHz. Above this, normal transmission due to waveform distortion can be performed. Disappear.

【0020】このように、従来のバックボード2を用い
た信号分配方式では、バックボード2上の各基板3に分
配するデータの伝送周期の高速化を行うと、信号波形に
歪みが生じて回路を誤動作させる原因とる。このため、
データの伝送周期を高速化することは困難である。
As described above, in the conventional signal distribution method using the backboard 2, when the transmission cycle of the data distributed to each substrate 3 on the backboard 2 is increased, the signal waveform is distorted and the circuit Cause the malfunction. For this reason,
It is difficult to speed up the data transmission cycle.

【0021】これは、図16の(a)に示すように、1
つのドライバ回路14から複数のレシーバ11回路に信
号を分配する場合、および、図16の(b)に示すよう
に、複数のドライバ回路15から1つのレシーバ16へ
信号伝送を行う場合のいずれの場合にも問題となる。
This is, as shown in FIG.
In either case where a signal is distributed from one driver circuit 14 to a plurality of receiver 11 circuits, or when signal transmission is performed from a plurality of driver circuits 15 to one receiver 16 as shown in FIG. Also becomes a problem.

【0022】一方、信号を伝送する他の方式として、ド
ライバ回路とレシーバ回路とを一対一に接続する信号配
線を用いる方式がある。この方式においては、分岐線路
がないため分岐線路による反射の影響のない良好な波形
が伝送可能である。
On the other hand, as another method of transmitting signals, there is a method of using signal wiring for connecting driver circuits and receiver circuits in a one-to-one relationship. In this system, since there is no branch line, it is possible to transmit a good waveform that is not affected by reflection by the branch line.

【0023】しかし、バックボード2上の配線は、信号
の本数に対応して多数用意することが要求される。これ
は、バックボードの小型化と相反する要求となる。すな
わち、コネクタ5を狭いピッチで高密度実装しようとす
ると、コネクタピン6を相互に接続するための配線本数
が制限される。このため、バックボード2におけるコネ
クタピン6の使用効率が悪化する。バックボード2の配
線を形成可能な領域(コネクタ5が設けられない領域)
が限られているため、信号分配するための回路が搭載さ
れたICを、信号の本数に応じて多数実装することは困
難である。
However, it is necessary to prepare a large number of wirings on the backboard 2 corresponding to the number of signals. This conflicts with the demand for smaller backboards. That is, when the connectors 5 are mounted at high density with a narrow pitch, the number of wires for connecting the connector pins 6 to each other is limited. Therefore, the usage efficiency of the connector pins 6 on the backboard 2 deteriorates. Area where wiring of backboard 2 can be formed (area where connector 5 is not provided)
Since it is limited, it is difficult to mount a large number of ICs equipped with a circuit for distributing signals according to the number of signals.

【0024】ところで、近年、IDSNの高速化・高帯
域化の要求に従い、ATM交換機の高速化が検討されて
いる。発明者らの検討によれば、ATM交換機に備えら
れるバックボードにおける伝送速度を向上させること
が、ATM交換機の高速化のために要求される。ATM
交換機のバックボードには、分岐用の基板が高密度で実
装され、大容量の回線を収容することに対応している。
このため、基板を高密度で実装可能で、かつ、高速で信
号を伝送することができるバックボードが備えること
が、上記ATM交換機の高速化、大容量化を進めること
に寄与すると考えられる。
By the way, in recent years, in response to the demand for higher speed and higher bandwidth of the IDSN, a higher speed of the ATM switch is being studied. According to the study by the inventors, it is required to improve the transmission speed of the backboard provided in the ATM switch in order to increase the speed of the ATM switch. ATM
The branch board is mounted on the backboard of the exchange at a high density to accommodate a large capacity line.
For this reason, it is considered that the backboard capable of mounting the boards at a high density and capable of transmitting signals at a high speed is provided to contribute to the speeding up and the capacity increasing of the ATM switch.

【0025】本発明は、信号の伝送帯域を広帯域化する
ことができる信号分配方式およびバックボードを提供す
ることを第1の目的とする。
A first object of the present invention is to provide a signal distribution system and a backboard capable of widening the signal transmission band.

【0026】また、多くの本数の信号線が高密度で実装
される状態で、信号の伝送帯域を広帯域化することがで
きる信号分配方式およびバックボードを提供することを
第2の目的とする。
A second object of the present invention is to provide a signal distribution system and a backboard which can broaden the signal transmission band in a state where a large number of signal lines are mounted at high density.

【0027】さらに、高密度に信号回線を実装可能で、
かつ、高速なデータレートで信号を伝送することができ
るATM交換機を提供することを第3の目的とする。
Furthermore, it is possible to mount the signal lines in high density,
A third object is to provide an ATM exchange capable of transmitting signals at a high data rate.

【0028】[0028]

【課題を解決するための手段】上記第1の目的を達成す
るために、本発明の第1の態様によれば、接続されるべ
き複数の基板に信号を分配するためのバックボードにお
ける信号分配方式において、上記バックボードは、上記
複数の基板をそれぞれ接続するためのコネクタと、上記
複数のコネクタに共通する線路と、インピーダンス変換
を行うためのインピーダンス変換器とを備え、上記コネ
クタは、上記インピーダンス変換器を介して上記共通す
る線路に接続され、上記インピーダンス変換器は、上記
共通する線路側からの入力に対して高インピーダンスで
あることを特徴とする信号分配方式が提供される。
To achieve the first object, according to a first aspect of the present invention, a signal distribution in a backboard for distributing signals to a plurality of boards to be connected. In the method, the backboard includes a connector for connecting each of the plurality of boards, a line common to the plurality of connectors, and an impedance converter for performing impedance conversion, and the connector has the impedance A signal distribution system is provided, which is connected to the common line via a converter, and the impedance converter has a high impedance with respect to an input from the common line side.

【0029】本発明の第2の態様によれば、接続される
べき複数の基板に信号を分配するためのバックボードに
おいて、上記バックボードは、上記複数の基板をそれぞ
れ接続するためのコネクタと、上記複数のコネクタに共
通する線路と、インピーダンスを変換するためのインピ
ーダンス変換器とを備え、上記コネクタは、上記バック
ボードの一方の面に、並列して複数設けられ、上記イン
ピーダンス変換器は、上記バックボードにおける、上記
並設されるコネクタに挟まれる領域に配設され、上記各
コネクタのコネクタピンは、インピーダンス変換器を介
して、上記共通する線路に、当該線路側からの入力に対
して高インピーダンスとなるように接続されることを特
徴とするバックボードが提供される。
According to a second aspect of the present invention, in a backboard for distributing signals to a plurality of boards to be connected, the backboard includes connectors for connecting the plurality of boards, respectively. A line common to the plurality of connectors, and an impedance converter for converting impedance are provided, the connector is provided in parallel on one surface of the backboard, and the impedance converter is The connector pins of each connector, which are arranged in a region sandwiched by the side-by-side connectors on the backboard, are connected to the common line via an impedance converter and are high relative to the input from the line side. Provided is a backboard which is connected so as to have an impedance.

【0030】本発明の第3の態様によれば、接続される
複数の基板に信号を分配するためのバックボードにおい
て、主線路、および、主線路から分岐する複数の分岐線
路を有する分配線路が形成され、基板を接続するための
基板接続部を有するコネクタが複数並設され、上記各コ
ネクタのコネクタピンは、上記の分岐線路に接続され、
上記各分岐線路は、主線路に接続される側の一部の経路
である第1の区間において、上記主線路における特性イ
ンピーダンスよりも大きな特性インピーダンスを有し、
かつ、上記第1の区間と、上記コネクタピンが接続され
る側の区間である第2の区間との間にインピーダンス変
換器を備え、上記インピーダンス変換器は、上記第1の
区間側からみて第2の区間側が開放端に相当し、かつ、
上記第2の区間における特性インピーダンスが、上記基
板上に形成される線路の特性インピーダンスに相当する
ように、上記第1の区間および第2の区間を接続するこ
とを特徴とするバックボードが提供される。
According to the third aspect of the present invention, in a backboard for distributing signals to a plurality of substrates to be connected, a distribution line having a main line and a plurality of branch lines branched from the main line is provided. A plurality of connectors that are formed and have board connecting portions for connecting the boards are juxtaposed, the connector pins of each connector are connected to the branch line,
Each of the branch lines has a characteristic impedance larger than the characteristic impedance of the main line in the first section, which is a part of the path on the side connected to the main line,
An impedance converter is provided between the first section and a second section, which is a section on the side to which the connector pin is connected, and the impedance converter has a first section when viewed from the first section side. The section 2 side corresponds to the open end, and
A backboard is provided, characterized in that the first section and the second section are connected so that the characteristic impedance in the second section corresponds to the characteristic impedance of a line formed on the substrate. It

【0031】上記第2の目的を達成するために、本発明
の第4の態様によれば、上記第2の態様に記載されるバ
ックボードにおいて、上記インピーダンス変換器は、複
数個ずつパッケージに収容され、上記パッケージは、上
記インピーダンス変換器をそれぞれ外部と接続するため
のリードが、当該パッケージの1つの側面に列設され、
かつ、上記リードが列設される方向が、上記コネクタの
長手方向に沿う姿勢で上記バックボードに配置されるこ
とを特徴とするバックボードが提供される。
According to a fourth aspect of the present invention to achieve the above second object, in the backboard according to the above second aspect, a plurality of the impedance converters are housed in a package. In the package, leads for connecting the impedance converters to the outside are arranged on one side surface of the package.
Further, there is provided a backboard in which the leads are arranged in the backboard so that the leads are arranged in a row along the longitudinal direction of the connector.

【0032】上記第3の目的を達成するために、本発明
の5の態様によれば、回線に接続するための伝送線路が
複数接続され、複数の回線におけるデータ通信の交換を
行うための非同期伝送モード(ATM)交換機におい
て、上記伝送路を複数接続するための回線対応部に、上
記第4の態様に記載されるバックボードを備えることを
特徴とする非同期伝送モード交換機が提供される。
In order to achieve the third object, according to the fifth aspect of the present invention, a plurality of transmission lines for connecting to the lines are connected, and asynchronous for exchanging data communication in the plurality of lines. In the transmission mode (ATM) exchange, there is provided an asynchronous transmission mode exchange characterized in that a line board for connecting a plurality of the transmission lines is provided with the backboard described in the fourth aspect.

【0033】[0033]

【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態について説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.

【0034】まず、図1から3および図8、9を参照し
て、本発明の第1の実施の形態について説明する。
First, a first embodiment of the present invention will be described with reference to FIGS. 1 to 3 and FIGS.

【0035】図1において、本実施の形態におけるバッ
クボード2は、一方の面に、基板3を接続するためのコ
ネクタ5が複数並列されている。各コネクタ5には、複
数のコネクタピン6が設けられている。
In FIG. 1, the backboard 2 according to the present embodiment has a plurality of connectors 5 arranged in parallel on one surface for connecting the substrates 3. Each connector 5 is provided with a plurality of connector pins 6.

【0036】バックボード2の他方の面には、複数本の
主線路8(図1では、コネクタの1つのピンに対応する
1本だけが描かれている。)が形成され、インタフェー
スIC1を介して上記コネクタピン6が、コネクタ5相
互に接続されている。
A plurality of main lines 8 (only one corresponding to one pin of the connector is shown in FIG. 1) are formed on the other surface of the backboard 2 and the interface IC 1 is used. The connector pins 6 are connected to each other.

【0037】上記インタフェースIC1には、インタフ
ェース機能を実現するためのインタフェース回路が搭載
される。インタフェース回路は、上記主線路8側に対し
て高インピーダンスに構成され、また、ドライバ回路、
および、レシーバ回路を有して構成される。インタフェ
ースIC1としては、例えば、ディジタルIC、アナロ
グIC等を用いることができる。デジタルICが対応す
る信号形態としては、例えば、TTL、CMOS、LV
TTLなどが挙げられる。
The interface IC 1 is equipped with an interface circuit for realizing the interface function. The interface circuit is configured to have a high impedance with respect to the main line 8 side, and the driver circuit,
And a receiver circuit. As the interface IC1, for example, a digital IC, an analog IC or the like can be used. The signal form that the digital IC supports is, for example, TTL, CMOS, LV.
TTL etc. are mentioned.

【0038】上記ドライバ回路およびレシーバ回路は、
上記主線路側からみた入力インピーダンスが大きくとれ
る回路であればよく、例えば、オペアンプ、バッファア
ンプ、ドライバアンプなどをもちいて構成することがで
きる。入力インピーダンスは、例えば、主線路8におけ
る伝送インピーダンスが50Ωであるとき、数kΩ以上
あればよい。なお、このようにインピーダンスを変換す
る目的においては、上記のアンプなどの能動素子を用い
た回路だけでなく、トランスなどの受動素子を用いた回
路としてもよい。
The above driver circuit and receiver circuit are
Any circuit may be used as long as it has a large input impedance when viewed from the main line side, and can be configured by using, for example, an operational amplifier, a buffer amplifier, a driver amplifier. The input impedance may be several kΩ or more when the transmission impedance in the main line 8 is 50Ω, for example. For the purpose of converting impedance in this way, not only a circuit using an active element such as the above-mentioned amplifier but also a circuit using a passive element such as a transformer may be used.

【0039】また、インタフェースIC1が、バックボ
ード2における、上記並列されるコネクタ5に挟まれる
領域に配設されている。この領域は、バックボード2の
表側(基板3が取り付けられる側)の面、および、裏側
(基板3の反対側)の面の(裏側)を含む。すなわち、
インタフェースIC1は、バックボード2の表側の面に
のみに実装されてもよいし、裏側の面にのみに実装され
てもよい。表側および裏側の両面に実装されてもよいこ
とは勿論である。ただし、インタフェースIC1がバッ
クボード2の表側に実装される場合は、コネクタ5によ
りバックボード2上の面積が占有されるため、上記裏側
に実装される場合に比べると、インタフェースIC1が
実装可能な面積は小さくなる。
Further, the interface IC 1 is arranged in a region of the backboard 2 which is sandwiched between the paralleled connectors 5. This area includes the surface of the backboard 2 (the side to which the substrate 3 is attached) and the surface of the backside (the side opposite to the substrate 3) (the backside). That is,
The interface IC 1 may be mounted only on the front side surface of the backboard 2 or may be mounted only on the back side surface. Of course, it may be mounted on both the front side and the back side. However, when the interface IC 1 is mounted on the front side of the backboard 2, the area on the backboard 2 is occupied by the connector 5, so that the area where the interface IC 1 can be mounted is larger than that on the back side. Becomes smaller.

【0040】上記複数のコネクタ5にそれぞれ取り付け
る各基板3には、信号を送受するためのインタフェース
回路が搭載されたインタフェースIC4が実装される。
上記基板3には、上記インタフェースIC4とコネクタ
5とを接続するための分岐回路9が形成されている。上
記インタフェース回路は、例えば、レシーバ回路、およ
び、ドライバ回路を有して構成される。
An interface IC 4 having an interface circuit for transmitting and receiving signals is mounted on each board 3 attached to each of the plurality of connectors 5.
A branch circuit 9 for connecting the interface IC 4 and the connector 5 is formed on the substrate 3. The interface circuit includes, for example, a receiver circuit and a driver circuit.

【0041】図1において、上記インタフェースIC1
は、ある一方向の幅が狭い形状のパッケージ形状に形成
されている。これによって、コネクタ5がバックボード
2に狭い間隔で設けられることに対応することができ
る。例えば、上記インタフェースIC1を縦型形状のパ
ッケージ形状とすることにより、その幅方向の大きさを
2mm程度とすることができる。
In FIG. 1, the interface IC1 described above is used.
Are formed in a package shape having a narrow width in a certain direction. As a result, it is possible to deal with the connectors 5 provided on the backboard 2 at narrow intervals. For example, by forming the interface IC1 in a vertical package shape, the size in the width direction can be set to about 2 mm.

【0042】このため、通常の平型形状のパッケージ形
状では、実装が困難なバックボードであっても、インタ
フェースIC1を実装することが可能となる。例えば、
コネクタ5が1.5cm程度の間隔で設けられるような
狭間隔ピッチのバックボードに対応することができる。
Therefore, the interface IC 1 can be mounted even on a backboard which is difficult to mount with a normal flat package shape. For example,
It is possible to support a backboard having a narrow pitch such that the connectors 5 are provided at intervals of about 1.5 cm.

【0043】なお、上記インタフェースIC1は、上記
コネクタ5に実装してもよい。この目的のためには、例
えば、上記各コネクタ5に、ICパッケージ固定用のリ
ードが挿入される穴、および、はんだバンプに対応する
導体面のアレイを構成することができる。このように構
成することにより、上記基板3に形成される分岐線路9
は、上記導体面のアレイを介して、上記バックボード2
上に形成される主線路8に接続される。
The interface IC 1 may be mounted on the connector 5. For this purpose, for example, each connector 5 can be provided with a hole into which a lead for fixing an IC package is inserted, and an array of conductor surfaces corresponding to solder bumps. With this configuration, the branch line 9 formed on the substrate 3
Through the array of conductor planes to the backboard 2
It is connected to the main line 8 formed above.

【0044】次に、図2および図3を参照して、図1に
示すように実装構成されるバックボードにおける信号伝
送について説明する。
Signal transmission in the backboard mounted as shown in FIG. 1 will be described with reference to FIGS. 2 and 3.

【0045】まず、図2を参照して、バックボード上の
主線路に与えられた信号が、各基板に伝送される場合に
ついて説明する。
First, referring to FIG. 2, the case where a signal given to the main line on the backboard is transmitted to each substrate will be described.

【0046】図2において、バックボード2上の主線路
8に、それぞれインタフェースIC1(図1参照)に搭
載されるドライバ回路1Dを介して、各基板3の分岐回
路9が接続される。各基板3において、それぞれに形成
される分岐線路3により、それぞれのインタフェース回
路4(図1参照)に搭載されるレシーバ回路4Rが接続
される。
In FIG. 2, the branch circuit 9 of each substrate 3 is connected to the main line 8 on the backboard 2 via the driver circuit 1D mounted on the interface IC 1 (see FIG. 1). In each board 3, the receiver circuit 4R mounted on each interface circuit 4 (see FIG. 1) is connected by the branch line 3 formed on each board 3.

【0047】各ドライバ回路1Dは、入力側、すなわ
ち、主線路8側が高インピーダンスに構成されているた
め、各ドライバ回路1Dが接続されている分岐部分は、
主線路8からはオープンに見える。従って、ある信号源
から主線路8に与えられた信号は、単一線路と同様に伝
送される。主線路8に信号を与える信号源としては、例
えば、当該バックボード2に接続されている基板3のい
ずれか、または、上記バックボード2に接続される他の
バックボードに接続されている基板などが挙げられる。
図2においては、信号源は、ドライバ回路14として示
されている。
Since each driver circuit 1D has a high impedance on the input side, that is, on the main line 8 side, the branch portion to which each driver circuit 1D is connected is
From the main line 8 it looks open. Therefore, the signal given to the main line 8 from a certain signal source is transmitted like a single line. As a signal source for giving a signal to the main line 8, for example, one of the substrates 3 connected to the backboard 2 or a substrate connected to another backboard connected to the backboard 2 or the like. Is mentioned.
In FIG. 2, the signal source is shown as a driver circuit 14.

【0048】一方、ドライバ1Dの出力側からレシーバ
回路4Rまでは、一対一の単一線路である。
On the other hand, there is a one-to-one single line from the output side of the driver 1D to the receiver circuit 4R.

【0049】従って、主線路8における信号伝送では、
分岐線路9の長さを無視でき、分岐部分における反射の
影響が低減される。
Therefore, in the signal transmission on the main line 8,
The length of the branch line 9 can be ignored, and the influence of reflection at the branch portion is reduced.

【0050】次に、図3を参照して、信号が各基板から
バックボード上の主線路に伝送される場合について説明
する。
Next, the case where a signal is transmitted from each substrate to the main line on the backboard will be described with reference to FIG.

【0051】図3において、バックボード2上の主線路
8に、それぞれインタフェースIC1(図1参照)に搭
載されるレシーバ回路1Rを介して、各基板3の分岐回
路9が接続される。各基板3において、それぞれに形成
される分岐線路3により、それぞれのインタフェース回
路4(図1参照)に搭載されるドライバ回路4Dが接続
される。
In FIG. 3, the branch circuit 9 of each substrate 3 is connected to the main line 8 on the backboard 2 via the receiver circuit 1R mounted on the interface IC 1 (see FIG. 1). The driver circuits 4D mounted on the respective interface circuits 4 (see FIG. 1) are connected by the branch lines 3 formed on the respective substrates 3.

【0052】各基板3において、ドライバ4Dの出力側
からレシーバ回路1Rまでは、一対一の単一線路であ
る。ドライバ回路4Dから信号を受け付けたレシーバ回
路1Rは、その信号を主線路8に対応した出力インピー
ダンスで送出する。
In each board 3, there is a one-to-one single line from the output side of the driver 4D to the receiver circuit 1R. The receiver circuit 1R that has received the signal from the driver circuit 4D sends the signal with an output impedance corresponding to the main line 8.

【0053】一方、信号を送出していないレシーバ回路
1Rは、出力側、すなわち、主線路8側が高インピーダ
ンス状態となる。このため、各レシーバ回路1Rが接続
されている分岐部分は、主線路8からはオープンに見え
る。従って、主線路8に与えられた信号は、単一線路と
同様に伝送される。そして、例えば、主線路8に接続さ
れるレシーバ回路16によって、伝送された信号を受信
することができる。
On the other hand, in the receiver circuit 1R which does not send a signal, the output side, that is, the main line 8 side is in a high impedance state. Therefore, the branch portion to which each receiver circuit 1R is connected looks open from the main line 8. Therefore, the signal given to the main line 8 is transmitted similarly to the single line. Then, for example, the receiver circuit 16 connected to the main line 8 can receive the transmitted signal.

【0054】従って、主線路8における信号伝送では、
分岐線路9の長さを無視でき、分岐部分における反射の
影響が低減される。
Therefore, in the signal transmission on the main line 8,
The length of the branch line 9 can be ignored, and the influence of reflection at the branch portion is reduced.

【0055】上述のように、バックボード2に、インタ
フェース回路を有するインタフェースIC1を実装する
ことにより、各基板3に分岐するための線路(例えば、
分岐線路9)における反射の影響を低減することができ
る。従って、バックボード2と各基板3とで高速に信号
の送受することができる。
As described above, by mounting the interface IC 1 having the interface circuit on the backboard 2, a line for branching to each substrate 3 (for example,
The influence of reflection on the branch line 9) can be reduced. Therefore, signals can be transmitted and received at high speed between the backboard 2 and each substrate 3.

【0056】次に、図8、図9を参照して、本実施の形
態を適用して構成されるバックボードにおける信号伝送
をシミュレーションを用いて検討した結果について説明
する。
Next, with reference to FIG. 8 and FIG. 9, the result of studying the signal transmission in the backboard configured by applying the present embodiment by using the simulation will be described.

【0057】本シミュレーションは、分岐線路の長さを
10cm、ドライバから送出される信号の周期を20
[ns]、その信号の立ち上がり時間を1.3[ns]
(10%−90%)として、レシーバの入力側における
信号波形を模擬したものである。
In this simulation, the length of the branch line is 10 cm, and the period of the signal transmitted from the driver is 20 cm.
[Ns], the rise time of the signal is 1.3 [ns]
As (10% -90%), the signal waveform on the input side of the receiver is simulated.

【0058】まず、本実施の形態を適用して構成される
バックボードで伝送される信号波形について説明する。
First, the signal waveform transmitted by the backboard constructed by applying this embodiment will be described.

【0059】図9(a)に示すシミュレーション結果
は、図9(b)に示す伝送路モデルにおいて、送端8T
において入力される送端波形100と、送端波形が受端
9Tまで伝送された受端波形102とを示している。
The simulation result shown in FIG. 9A shows that the transmission end 8T in the transmission line model shown in FIG.
3 shows a sending end waveform 100 input at 1 and a receiving end waveform 102 transmitted to the receiving end 9T.

【0060】図9(a)において、受端波形102は、
送端波形100と同等な波形となっており、波形の歪み
を避けることが実現されていることが示されている。
In FIG. 9A, the receiving end waveform 102 is
The waveform is equivalent to the sending end waveform 100, and it is shown that the distortion of the waveform is avoided.

【0061】次に、対照のため、図8を参照して、従来
の実装形態が適用されたバックボードにおける信号伝送
について説明する。
Next, for comparison, with reference to FIG. 8, a description will be given of signal transmission in a backboard to which a conventional mounting form is applied.

【0062】図8(a)に示すシミュレーション結果
は、図8(b)に示す伝送路モデルにおいて、送端8T
において入力される送端波形100と、送端波形が受端
9Tまで伝送された受端波形101とを示している。
The simulation result shown in FIG. 8A shows that the transmission end 8T in the transmission line model shown in FIG.
2 shows a sending end waveform 100 input at 1 and a receiving end waveform 101 transmitted to the receiving end 9T.

【0063】図8(a)において、受端波形101は、
送端波形100に対して歪んだ波形となっている。この
ような受端波形101が基板3に送られると、基板3上
の回路が誤動作を起こす原因となる。従って、回路の動
作は、このような高速な波形では、困難となる。
In FIG. 8A, the receiving end waveform 101 is
The waveform is distorted with respect to the sending end waveform 100. When such a receiving end waveform 101 is sent to the substrate 3, it causes a circuit on the substrate 3 to malfunction. Therefore, the operation of the circuit becomes difficult with such a high-speed waveform.

【0064】上記波形の歪みは、分岐線路による反射の
影響が現れたものと考えられる。これは、送端波形10
0に含まれる高周波成分について、その成分の分岐線路
(主線路から分岐した伝送線)の長さ相当する伝送遅延
時間が、信号波形の立ち上がり時間よりも大きくなるこ
とが原因と考えられる。
It is considered that the above-mentioned waveform distortion is caused by the influence of reflection by the branch line. This is the sending end waveform 10
It is considered that, for the high frequency component included in 0, the transmission delay time corresponding to the length of the branch line (transmission line branched from the main line) of the component becomes longer than the rising time of the signal waveform.

【0065】本実施の形態における実装形態を適用した
バックボード2では、複数の基板3への信号を伝送する
に際し、反射の影響が低減された状態で高速信号を伝送
できることが、上述のシミュレーションの結果から示さ
れている。
In the backboard 2 to which the mounting form according to the present embodiment is applied, when transmitting signals to the plurality of substrates 3, it is possible to transmit high-speed signals with the influence of reflection reduced. Shown from the results.

【0066】従って、本実施の形態によれば、バックボ
ード2における分配可能な信号を高速化することができ
る。これにより、データ転送のレートを高速化すること
ができる。
Therefore, according to the present embodiment, the distributable signal on the backboard 2 can be speeded up. As a result, the data transfer rate can be increased.

【0067】また、上述のように、インタフェースIC
1を縦型形状とすることにより、狭間隔で基板3が設け
られるバックボード2に対応することができる。従っ
て、高密度の回線について、それぞれの回線に分配可能
な信号の高速化を図ることができる。よって、データ転
送の高速化、および、高密度化が併せて可能となる。
As described above, the interface IC
By making 1 the vertical shape, it is possible to correspond to the backboard 2 in which the substrates 3 are provided at narrow intervals. Therefore, for high-density lines, it is possible to increase the speed of signals that can be distributed to each line. Therefore, high-speed data transfer and high-density data transfer are possible.

【0068】次に、図4を参照して、本発明の第2の実
施の形態について説明する。
Next, a second embodiment of the present invention will be described with reference to FIG.

【0069】本実施の形態におけるバックボードの基本
的な構成は、第1の実施の形態と同様であるので、ここ
では、相違点を中心に説明する。
Since the basic structure of the backboard in this embodiment is the same as that of the first embodiment, the differences will be mainly described here.

【0070】図4の(a)において、本実施の形態にお
けるバックボード2には、基板3を接続するためのコネ
クタ5が複数並設される。図4の(a)で左端に設けら
れているコネクタを5−1、その右隣のコネクタを5−
2とする。
In FIG. 4A, a plurality of connectors 5 for connecting the substrates 3 are arranged in parallel on the backboard 2 in this embodiment. In FIG. 4A, the connector provided on the left end is 5-1 and the connector on the right is 5-
Set to 2.

【0071】図4の(b)を参照して、上記バックボー
ド2におけるコネクタ5−1、5−2におけるコネクタ
ピンのピン配置について説明する。
With reference to FIG. 4B, the pin arrangement of the connector pins in the connectors 5-1 and 5-2 of the backboard 2 will be described.

【0072】ここで、図4の(b)の紙面内の上向きを
y方向とし、紙面内の右向きをy方向とする。また、コ
ネクタ5−1のコネクタピン6のピン配置において、1
番ピンに相当する座標を(x、y)とする。そして、横
方向の長さをa、縦方向の長さをbとし、隣のコネクタ
5−2までの間隔をiとする。
Here, the upward direction in the plane of FIG. 4B is the y direction, and the right direction in the plane of the paper is the y direction. In addition, in the pin arrangement of the connector pin 6 of the connector 5-1, 1
The coordinates corresponding to the No. pin are (x, y). The length in the horizontal direction is a, the length in the vertical direction is b, and the distance to the adjacent connector 5-2 is i.

【0073】このとき、コネクタ5−1におけるコネク
タピン6の実装エリアAPは、上記x方向には、(n=
0、1、2、…、b)である各nについて、(x,y+
n)〜(x+a,y+n)である。また、上記y方向に
が、(m=0、1、2、…、a)である各mについて、
(x+m,y)〜(x+m,y+b)である。このよう
な実装エリアAPを、xyの2次元に対応して、 (x,y)〜(x+a,y+b) と表記する。また、コネクタ5−1とコネクタ5−2と
に挟まれる空きスペースASは、同様の表記により、 (x+a,y)〜(x+i+a,y+b) である。インタフェースIC1を実装可能なエリアは、
この空きスペースASとなる。
At this time, the mounting area AP of the connector pin 6 in the connector 5-1 is (n =
For each n that is 0, 1, 2, ..., B), (x, y +
n) to (x + a, y + n). Further, for each m in which (m = 0, 1, 2, ..., A) in the y direction,
(X + m, y) to (x + m, y + b). Such a mounting area AP is expressed as (x, y) to (x + a, y + b) corresponding to the two dimensions of xy. The empty space AS sandwiched between the connector 5-1 and the connector 5-2 is (x + a, y) to (x + i + a, y + b) by the same notation. The area where the interface IC1 can be mounted is
This becomes the empty space AS.

【0074】ここで、コネクタ5の形状から、a<<b
であり、また、コネクタ5の形状と、コネクタ5が並設
される方向との関係から、i<<bである。従って、上
記実装可能なエリアASは、縦方向(x方向)が横方向
(y方向)に対して大きい、縦方向に扁平した形状を有
するエリアとなる。
From the shape of the connector 5, a << b
Also, i << b from the relationship between the shape of the connector 5 and the direction in which the connectors 5 are arranged in parallel. Therefore, the mountable area AS is an area having a flat shape in the vertical direction in which the vertical direction (x direction) is larger than the horizontal direction (y direction).

【0075】そこで、本実施の形態では、a<<b、i
<<bであることに着目して、エリアASが扁平する方
向に、インタフェースIC1のパッケージ形状が扁平す
る方向を揃える。
Therefore, in this embodiment, a << b, i
Paying attention to <<<< b, the flattening direction of the package shape of the interface IC1 is aligned with the flattening direction of the area AS.

【0076】すなわち、インタフェースIC1を、パッ
ケージの形状の幅DおよびWの関係が、D<<Wとなる
形状に構成する。そして、コネクタピン6の配列の少数
配列の方向であるaの方向に対して、インタフェースI
C1の幅Dの方向が同方向となるように、インタフェー
スIC1を実装する。
That is, the interface IC1 is formed in such a shape that the relationship between the widths D and W of the package shape is D << W. Then, with respect to the direction of a, which is the direction of the minority arrangement of the connector pins 6, the interface I
The interface IC1 is mounted so that the direction of the width D of C1 is the same direction.

【0077】これにより、コネクタ5同士(ここでは、
コネクタ5−1とコネクタ5−2との間)の空きスペー
スASである、(x+a,y)〜(x+i+a,y+
b)のエリアに、高密度で、インタフェースIC1を実
装することができる。従って、コネクタ5において多数
のデータ本数が接続されることに対応可能となる。よっ
て、各基板3における回線が多い場合であっても、各回
線に対応するインタフェース回路を実装することができ
る。
As a result, the connectors 5 (here,
(X + a, y) to (x + i + a, y +), which is an empty space AS between the connector 5-1 and the connector 5-2).
The interface IC1 can be mounted at a high density in the area b). Therefore, it becomes possible to deal with the connection of a large number of data in the connector 5. Therefore, even when there are many lines on each board 3, an interface circuit corresponding to each line can be mounted.

【0078】さらに、インタフェースIC1のパッケー
ジ形状を、高さHが幅Dに比して大きい形状とすること
により、当該インタフェースIC1に搭載可能なインタ
フェース回路数を増大させることができる。従って、よ
り高密度にインタフェース回路を実装することができ
る。
Further, by making the package shape of the interface IC1 the height H larger than the width D, the number of interface circuits mountable on the interface IC1 can be increased. Therefore, the interface circuit can be mounted with higher density.

【0079】次に、上述した実装形態について、具体的
な実装条件を挙げて説明する。すなわち、次のように実
装条件を仮定する。
Next, the above-mentioned mounting form will be described with reference to specific mounting conditions. That is, the mounting conditions are assumed as follows.

【0080】1枚のバックボード2について、コネクタ
5が1.5cmの間隔で、20個並設される。各コネク
タ5のピン配列は、横列に4列、縦列に372列であ
る。
With respect to one backboard 2, 20 connectors 5 are arranged side by side at an interval of 1.5 cm. The pin arrangement of each connector 5 is 4 rows horizontally and 372 rows vertically.

【0081】各コネクタ5に接続される基板3は、それ
ぞれ基板1枚1枚当たりの信号ピン数は、1000本程
度である。
The board 3 connected to each connector 5 has about 1000 signal pins per board.

【0082】インタフェースIC1には、1石あたり8
回路のドライバ回路が搭載されている。
The interface IC1 has 8 stones per stone.
The driver circuit of the circuit is mounted.

【0083】また、バックボード2にコネクタ5を実装
した後の空きスペースは、幅1cm(iに相当)、長さ
60cm(bに相当)程度である。
After mounting the connector 5 on the backboard 2, the empty space is about 1 cm in width (corresponding to i) and 60 cm in length (corresponding to b).

【0084】このような実装条件のもとで、インタフェ
ースIC1が実装可能な個数について検討する。
Under such mounting conditions, the number of interface ICs 1 that can be mounted will be examined.

【0085】上記のように仮定された実装条件の下で
は、基板当たりのデータ本数が1000本程度であるた
め、バックボード2に実装するドライバも1000回路
必要である。ここで、バックボード2上に実装するイン
タフェースIC1としてドライバ回路を8回路内蔵した
20ピンのICパッケージを用いると、インタフェース
IC1は125個実装する必要がある。
Under the mounting conditions assumed as described above, since the number of data lines per board is about 1000, 1000 drivers are required to be mounted on the backboard 2. If a 20-pin IC package with eight driver circuits built in is used as the interface IC1 mounted on the backboard 2, 125 interface ICs need to be mounted.

【0086】ここで、インタフェースIC1のパッケー
ジ形状を、幅D=2mm、長さW=1.5cm、高さH
=5.6cm程度のサイズとすると、横方向へ4個並列
して、縦方向に32列実装することができる。すなわ
ち、インタフェースIC1は、最大128個まで実装す
ることができる。 インタフェースIC1として、1石
当たりドライバ8回路を有するICを用いていることか
ら、これを上記128個数まで実装した状態では、デー
タ本数1024本まで対応可能である。
Here, the package shape of the interface IC1 has a width D = 2 mm, a length W = 1.5 cm, and a height H.
When the size is about 5.6 cm, four pieces can be arranged in parallel in the horizontal direction and 32 rows can be mounted in the vertical direction. That is, a maximum of 128 interface ICs 1 can be mounted. Since the interface IC1 is an IC having eight circuits for one stone, it is possible to support up to 1024 data lines in a state where the above 128 devices are mounted.

【0087】従って、上記データ本数が1000本であ
る基板3に対応することができる。
Therefore, it is possible to deal with the substrate 3 in which the number of data is 1000.

【0088】次に、対照のため従来の実装形態を適用し
た場合について検討する。
Next, a case where a conventional mounting form is applied will be examined for comparison.

【0089】インタフェースIC1として、通常のドラ
イバICを用いた場合、パッケージ形状は、幅D=1c
m、長さW=1.3cm、高さH=2mm程度となる。
この場合は、バックボード2へは横方向(x方向)に1
列、縦方向(方向)に46列でしか実装できない。この
ため、実装可能な個数は、46個が上限となる。従っ
て、IC1個当たりのドライバ回路数が8回路であるこ
とから、対応可能な信号本数は、368本となる。これ
は、上記の本数1000本に対して大きく不足してしま
う。
When a normal driver IC is used as the interface IC1, the package shape has a width D = 1c.
m, length W = 1.3 cm, height H = 2 mm.
In this case, 1 to the backboard 2 in the lateral direction (x direction).
Only 46 columns can be mounted in the row and vertical direction. Therefore, the maximum mountable number is 46. Therefore, since the number of driver circuits per IC is 8, the number of signals that can be handled is 368. This is much short of the above-mentioned 1000 lines.

【0090】上述のように、本実施の形態におけるバッ
クボード2は、多くのデータ本数を有する基板3を接続
することに対応することができる。そして、これらの多
数のデータ回線について、それぞれインタフェース回路
(例えば、上述したドライバ回路)を介して分岐するこ
とができるため、それぞれの回線に分配する信号を高速
化することができる。
As described above, the backboard 2 in this embodiment can be adapted to connect the substrates 3 having a large number of data lines. Since a large number of these data lines can be branched via the interface circuits (for example, the driver circuits described above), the signals distributed to the respective lines can be speeded up.

【0091】また、このように、多くのインタフェース
回路を実装した状態であっても、基板3同士の間隔を拡
げる必要はないため、バックボード2における回線の高
密度実装を妨げることはない。
Further, even if a large number of interface circuits are mounted in this way, it is not necessary to widen the space between the substrates 3, so that high-density mounting of lines on the backboard 2 is not hindered.

【0092】次に、図5を参照して、本発明の第3の実
施の形態として、上述したバックボード2が搭載される
非同期転送モード(ATM交換機)について説明する。
Next, with reference to FIG. 5, an asynchronous transfer mode (ATM switch) in which the above-mentioned backboard 2 is mounted will be described as a third embodiment of the present invention.

【0093】図5において、ATM交換機20は、非同
期転送モードで自己経路選択を行うためのスイッチ部2
2と、接続される回線に対応するための回線対応部21
と、回線の接続状態を監視制御するための制御部24と
を有して構成される。
In FIG. 5, the ATM switch 20 has a switch unit 2 for performing self-route selection in the asynchronous transfer mode.
2 and a line support unit 21 for supporting the connected line
And a control unit 24 for monitoring and controlling the connection state of the line.

【0094】上記回線対応部21は、第2の実施の形態
におけるバックボード2と、基板3とを有して構成され
る。回線対応部21には、複数のバックボード2が用意
され、多数の回線に対応している。これらのバックボー
ド2は、スイッチ部22に接続されている。
The line interface 21 is constructed by including the backboard 2 and the substrate 3 in the second embodiment. A plurality of backboards 2 are prepared in the line interface 21 to support a large number of lines. These backboards 2 are connected to the switch unit 22.

【0095】上記回線対応部21およびスイッチ部22
は、交換機筐体25に収容されている。
The line interface 21 and the switch 22
Are housed in the exchange housing 25.

【0096】本実施の形態によれば、バックボード2に
おける、伝送線路の分岐による反射の影響を避けた状態
で、高速の信号を分配することができる。また、バック
ボード2に接続される基板3の数、および、各基板3に
おける回線数の増大に対応することが可能である。この
ため交換機における、回線密度が大きくなっても、高速
信号の分配が実現される。
According to the present embodiment, high-speed signals can be distributed while avoiding the influence of reflection due to the branch of the transmission line on the backboard 2. Further, it is possible to cope with the increase in the number of boards 3 connected to the backboard 2 and the number of lines in each board 3. Therefore, even if the line density in the exchange increases, high-speed signal distribution can be realized.

【0097】従って、ATM交換機におけるデータの伝
送容量を大容量化することができる。
Therefore, the data transmission capacity of the ATM exchange can be increased.

【0098】次に、図6、7および図10から図14を
参照して、上記第1の実施の形態および第2の実施の形
態におけるインタフェースIC1(図1参照)のICパ
ッケージの態様について説明する。
Next, with reference to FIGS. 6 and 7 and FIGS. 10 to 14, a description will be given of an IC package aspect of the interface IC1 (see FIG. 1) in the first and second embodiments. To do.

【0099】まず、図10から図14を参照して、IC
パッケージの外観的構造について説明する。
First, referring to FIGS. 10 to 14, the IC
The external structure of the package will be described.

【0100】図10において、ICパッケージ300
は、機能を実現するための回路が形成されたチップ30
と、ICパッケージ300を他の回路に接続するための
リード32と、チップ30およびリード32を接続する
ための金線31とを有して構成される。
In FIG. 10, the IC package 300 is shown.
Is a chip 30 on which a circuit for realizing a function is formed.
And a lead 32 for connecting the IC package 300 to another circuit, and a gold wire 31 for connecting the chip 30 and the lead 32.

【0101】ICパッケージ300は、リード32が設
けられる面を下にした状態で、パッケージ全体として縦
型の形状に形成される。この形状は、例えば、幅Dを狭
く(幅D=2mm程度)し、長さW=1.5cm、高さ
H=5.6cmとすることができる。
The IC package 300 is formed in a vertical shape as a whole with the surface on which the leads 32 are provided facing down. This shape can have a width W narrowed (width D = about 2 mm), a length W = 1.5 cm, and a height H = 5.6 cm, for example.

【0102】上記リード32は、ピン状に形成され、ス
ルーホールなどに挿通して取り付けることができる。そ
して、このピン状のリード32がスルーホールに挿通さ
れた状態で、はんだ付けなどにより接続、実装が行われ
る。
The lead 32 is formed in a pin shape and can be inserted and attached through a through hole or the like. Then, with the pin-shaped lead 32 inserted in the through hole, connection and mounting are performed by soldering or the like.

【0103】また、図11に示すように、ICパッケー
ジ300は、リード32を平板状に形成し、面実装タイ
プとすることができる。実装に際しては、両端の各1リ
ード32と、内側のリード32とで、リード32の曲が
りが逆方向となるように成形される。これにより、実装
された状態でのICパッケージの姿勢を安定化させるこ
とができる。
Further, as shown in FIG. 11, the IC package 300 can be a surface mounting type in which the leads 32 are formed in a flat plate shape. Upon mounting, the leads 32 on both ends and the inner lead 32 are molded so that the leads 32 are bent in opposite directions. This makes it possible to stabilize the attitude of the IC package in the mounted state.

【0104】また、リード32の曲がりは、図12に示
すように、隣接するリード32同士で交互に曲げてもよ
い。
The lead 32 may be bent alternately between the adjacent leads 32 as shown in FIG.

【0105】また、図13に示すように、バックボード
に固定するための固定用のピン33をICパッケージ3
00の実装面の両端に設けることができる。固定ピン3
3によりICパッケージ300をバックボードに固定す
ることにより、リード32の曲げ方向の制約を受けずに
実装することができる。例えば、リード32の曲げ方向
をすべて同一方向としてICパッケージ300を実装し
ても、実装後の姿勢を安定にすることができる。固定ピ
ン33は、バックボードにスルーホールをあけてピン挿
入してもよいし、面実装してもよい。
Further, as shown in FIG. 13, the fixing pin 33 for fixing to the backboard is provided with the IC package 3.
00 can be provided at both ends of the mounting surface. Fixed pin 3
By fixing the IC package 300 to the backboard by means of 3, it is possible to mount without being restricted by the bending direction of the lead 32. For example, even if the IC package 300 is mounted with the leads 32 all bent in the same direction, the posture after mounting can be stabilized. The fixing pins 33 may be pin-inserted by forming through holes in the backboard, or may be surface-mounted.

【0106】図11から図13に示すように、リード3
2を平板状に形成して、面実装形とすることにより、バ
ックボード2(図1参照)とチップ30との伝送特性
を、図10に示すピン状のリード32をスルーホールに
挿通する場合に比べて、向上させることができる。
As shown in FIGS. 11 to 13, the lead 3
In the case where the transmission characteristics of the backboard 2 (see FIG. 1) and the chip 30 are inserted into the through holes by forming the pin-shaped leads 32 in FIG. Can be improved compared to.

【0107】これは、ピン挿入形では、スルーホールに
挿通される部位では、特性インピーダンスが乱れ得るこ
と、スルーホールを貫通して、バックボード2(図1参
照)の反対側に突出する部分に寄生容量が生じることな
どによって、伝送特性を悪化させることがあると考えら
れる。上記スルーホールにおける寄生容量の乱れの原因
としては、スルーホールに寄生する容量、リードピンの
インダクタンスなどが考えられる。
This is because, in the pin insertion type, the characteristic impedance may be disturbed at the portion inserted into the through hole, and the portion which penetrates the through hole and projects to the opposite side of the backboard 2 (see FIG. 1). It is considered that the transmission characteristics may be deteriorated due to the occurrence of parasitic capacitance. As the cause of the disturbance of the parasitic capacitance in the through hole, the capacitance parasitic in the through hole, the inductance of the lead pin, and the like are considered.

【0108】このような影響が、面実装形とすることに
より避けることができ、伝送特性が向上するものと考え
られる。
It is considered that such an influence can be avoided by adopting the surface mounting type, and the transmission characteristics are improved.

【0109】さらに、図13に示す態様において、図1
4に示すように、上記リード32に代えて、はんだバン
プ34を用いることができる。このICパッケージ30
0は、はんだバンプ34をBGA(Ball Grid
Array)として面実装して電気的接続を実現し、
固定ピン33でICパッケージ300により機械的な固
定をすることができる。
Further, in the embodiment shown in FIG.
As shown in FIG. 4, solder bumps 34 can be used instead of the leads 32. This IC package 30
0 indicates that the solder bumps 34 have BGA (Ball Grid)
Array) for surface mounting to achieve electrical connection,
The fixing pin 33 allows mechanical fixing by the IC package 300.

【0110】はんだバンプ34を用いたBGAにより面
実装することにより、チップ30からバックボードまで
の伝送距離をさらに短縮することができる。
By surface mounting by BGA using the solder bumps 34, the transmission distance from the chip 30 to the backboard can be further shortened.

【0111】次に、図7を参照して、インタフェースI
C1(図1参照)のICパッケージの内部構造について
説明する。
Next, referring to FIG. 7, the interface I
The internal structure of the C1 (see FIG. 1) IC package will be described.

【0112】図7において、インタフェース機能を実現
するためのインタフェース回路が形成されたチップ30
には、チップ30の各インタフェース回路をチップ外部
と接続するためのパッド36が複数形成され、各パッド
36は、金線31、内部配線35を介して、ICパッケ
ージ300を外部と接続するためのリード32に接続さ
れている。
In FIG. 7, a chip 30 on which an interface circuit for realizing the interface function is formed.
Is formed with a plurality of pads 36 for connecting each interface circuit of the chip 30 to the outside of the chip. Each pad 36 connects the IC package 300 to the outside via the gold wire 31 and the internal wiring 35. It is connected to the lead 32.

【0113】上記パッド36は、上記チップ30の一辺
に沿って、周縁部に形成される。そして、チップ30
は、上記パッド36が形成される辺が、上記リード32
が形成される辺に対向するように配設される。これによ
って、内部配線35の長さを短縮することができる。従
って、ICパッケージ300全体として、リード32と
チップ30との間の配線長が短縮される。
The pads 36 are formed on the peripheral edge along one side of the chip 30. And the tip 30
The side where the pad 36 is formed is the lead 32.
It is arranged so as to face the side where is formed. As a result, the length of the internal wiring 35 can be shortened. Therefore, the wiring length between the lead 32 and the chip 30 is shortened as a whole of the IC package 300.

【0114】よって、チップ30に形成されるインタフ
ェース回路から、バックボード2(図1参照)に形成さ
れる主線路8(図1参照)までの線路長を短縮すること
ができる。従って、主配線から分岐される線路の線路長
が短縮され、より高速な信号の分配が可能となる。
Therefore, the line length from the interface circuit formed on the chip 30 to the main line 8 (see FIG. 1) formed on the backboard 2 (see FIG. 1) can be shortened. Therefore, the line length of the line branched from the main wiring is shortened, and higher-speed signal distribution becomes possible.

【0115】対照のために、図6を参照して、従来のチ
ップレイアウトを踏襲したICチップについて説明す
る。従来のチップのレイアウトでは、パッド36は、チ
ップ30の4辺に沿って、その周縁部に形成されてい
る。このため、リード32が形成される辺に対向しない
3つの辺に沿って形成されるパッドについては、内部配
線35の配線長が長くなっている。この内部配線35
は、バックボード2(図1参照)にICパッケージ30
0が実装されたとき、主線路に対して分岐線路として働
く。このため、分岐線路が内部配線35の長さに応じて
長くなるため、伝送可能な信号の速度が制限される。
For comparison, an IC chip which follows the conventional chip layout will be described with reference to FIG. In the conventional chip layout, the pads 36 are formed along the four sides of the chip 30 at the periphery thereof. Therefore, for the pads formed along the three sides that do not face the side where the leads 32 are formed, the wiring length of the internal wiring 35 is long. This internal wiring 35
Is the IC package 30 on the backboard 2 (see FIG. 1).
When 0 is implemented, it acts as a branch line to the main line. For this reason, the branch line becomes longer according to the length of the internal wiring 35, so that the speed of a signal that can be transmitted is limited.

【0116】上記インタフェースIC1(図1参照)の
ICパッケージ300の形態で、上述のように構成する
ことにより、バックボード2(図1参照)における主線
路8に対する分岐線路の長さをより短縮することができ
る。これにより、バックボード2(図1参照)において
伝送可能な信号の速度を一層高速にすることができる。
By constructing the IC package 300 of the interface IC1 (see FIG. 1) as described above, the length of the branch line with respect to the main line 8 in the backboard 2 (see FIG. 1) can be further shortened. be able to. As a result, the speed of signals that can be transmitted on the backboard 2 (see FIG. 1) can be further increased.

【0117】また、ICパッケージ300を面実装形と
することにより、リード32の接続部における伝送特性
を向上させることができる。従って、バックボード2
(図1参照)において伝送可能な信号の速度をさらに高
速化することができる。
Further, by making the IC package 300 a surface mount type, it is possible to improve the transmission characteristics at the connecting portion of the leads 32. Therefore, backboard 2
(See FIG. 1), the speed of a signal that can be transmitted can be further increased.

【0118】[0118]

【発明の効果】本発明によれば、分岐線路による反射の
影響を避け、受端波形の歪みを低減することができる。
このため、回路が正常に動作する状態で、装置の高速動
作が可能である。
According to the present invention, it is possible to avoid the influence of reflection by the branch line and reduce the distortion of the receiving end waveform.
Therefore, the device can operate at high speed while the circuit operates normally.

【0119】従って本発明によれば、複数基板への信号
を伝送するバックボードにおいて、狭間隔に実装可能な
インタフェースICをバックボードに実装することで反
射の影響なく高速信号を伝送できるため、装置の高速化
を実現できる。
Therefore, according to the present invention, in a backboard for transmitting signals to a plurality of substrates, by mounting interface ICs that can be mounted at narrow intervals on the backboard, high-speed signals can be transmitted without being affected by reflection, so that the device It is possible to speed up.

【0120】また、縦長形状のICパッケージを用いる
ことにより、各基板が多数接続されるバックボードに対
応することができる。さらに、ICパッケージを配列状
に実装することにより、インタフェースICを実装可能
な個数を増大させることができる。これにより、各基板
に接続される回線が多大であることに対応することがで
きる。
Further, by using the vertically long IC package, it is possible to deal with a backboard in which a large number of substrates are connected. Furthermore, by mounting the IC packages in an array, the number of interface ICs that can be mounted can be increased. This makes it possible to cope with the large number of lines connected to each board.

【0121】また、上述したバックボードを、ATM交
換機に適用することにより、多回線、広帯域の信号に対
応することができる。
Further, by applying the above-mentioned backboard to an ATM switch, it is possible to handle signals of multiple lines and wide band.

【0122】また、インタフェース面からチップまでの
内部配線長が短縮されたICパッケージが提供される。
これを用いることにより、さらに分岐線路長を短縮する
ことが可能となる。従って、一層高速な信号を伝送する
ことができる。
Further, an IC package in which the internal wiring length from the interface surface to the chip is shortened is provided.
By using this, the branch line length can be further shortened. Therefore, a higher speed signal can be transmitted.

【図面の簡単な説明】[Brief description of drawings]

【図1】 本発明の第1の実施の形態を適用したバック
ボードの構成を示す斜視図である。
FIG. 1 is a perspective view showing a configuration of a backboard to which a first embodiment of the present invention has been applied.

【図2】 本発明の第1の実施の形態を適用したバック
ボードでの、分配される信号伝送を示すブロック図であ
る。
FIG. 2 is a block diagram showing distributed signal transmission in the backboard to which the first embodiment of the present invention is applied.

【図3】 本発明の第1の実施の形態を適用したバック
ボードでの、集合される信号伝送を示すブロック図であ
る。
FIG. 3 is a block diagram showing aggregated signal transmission on the backboard to which the first embodiment of the present invention is applied.

【図4】 本発明の第2の実施の形態を適用したバック
ボードの構成を示す説明図であって、(a)バックボー
ドの概形を示す斜視図、(b)コネクタピン配置とイン
タフェースICの配置との関係を示す上面図である。
4A and 4B are explanatory views showing a configuration of a backboard to which the second embodiment of the present invention is applied, including (a) a perspective view showing an outline of the backboard, and (b) a connector pin arrangement and an interface IC. 3 is a top view showing the relationship with the arrangement of FIG.

【図5】 本発明の第3の実施の形態を適用したATM
交換機を示す斜視図である。
FIG. 5 is an ATM to which a third embodiment of the present invention is applied.
It is a perspective view showing an exchange.

【図6】 従来のICパッケージ内部におけるチップレ
イアウトを示す説明図である。
FIG. 6 is an explanatory diagram showing a chip layout inside a conventional IC package.

【図7】 本発明を適用したICパッケージ内部におけ
るチップレイアウトを示す説明図である。
FIG. 7 is an explanatory diagram showing a chip layout inside an IC package to which the present invention is applied.

【図8】 従来のバックボードにおける伝送波形を解析
したシミュレーション結果であり、(a)送端波形およ
び受端波形の関係を示すグラフ、(b)伝送路モデルを
示す説明図である。
8A and 8B are simulation results obtained by analyzing a transmission waveform on a conventional backboard, and FIG. 8A is a graph showing a relationship between a transmission end waveform and a reception end waveform, and FIG. 8B is an explanatory diagram showing a transmission path model.

【図9】 本発明の第1の実施の形態におけるバックボ
ードにおける伝送波形を解析したシミュレーション結果
であり、(a)送端波形および受端波形の関係を示すグ
ラフ、(b)伝送路モデルを示す説明図である。
9A and 9B are simulation results of analysis of transmission waveforms in the backboard according to the first embodiment of the present invention, in which (a) a graph showing a relationship between a transmission end waveform and a reception end waveform, and (b) a transmission path model. It is an explanatory view shown.

【図10】 本発明を適用したICパッケージの外形構
造を示す斜視図である。
FIG. 10 is a perspective view showing an outer structure of an IC package to which the present invention is applied.

【図11】 本発明を適用したICパッケージの他の外
形構造を示す斜視図である。
FIG. 11 is a perspective view showing another external structure of an IC package to which the present invention is applied.

【図12】 本発明を適用したICパッケージの他の外
形構造を示す斜視図である。
FIG. 12 is a perspective view showing another external structure of an IC package to which the present invention is applied.

【図13】 本発明を適用したICパッケージの他の外
形構造を示す斜視図である。
FIG. 13 is a perspective view showing another external structure of an IC package to which the present invention has been applied.

【図14】 本発明を適用したICパッケージの他の外
形構造を示す斜視図である。
FIG. 14 is a perspective view showing another external structure of an IC package to which the present invention has been applied.

【図15】 従来のバックボードの構成を示す斜視図で
ある。
FIG. 15 is a perspective view showing a configuration of a conventional backboard.

【図16】 従来のバックボードでの信号伝送を示すブ
ロック図であって、(a)分配される場合のブロック
図、(b)集合される場合のブロック図である。
16A and 16B are block diagrams showing signal transmission in a conventional backboard, wherein FIG. 16A is a block diagram in the case of distribution, and FIG. 16B is a block diagram in the case of aggregation.

【符号の説明】[Explanation of symbols]

1…インタフェースIC、1D…ドライバ回路、1R…
レシーバ回路、2…バックボード、3…基板、4…イン
タフェースIC、4D…ドライバ回路、4R…レシーバ
回路、5、5−1、5−2…コネクタ、6…コネクタピ
ン、7…ドライバ回路、8…主線路、8T…送端、9…
分岐線路、9T…受端、14…ドライバ回路、16…レ
シーバ回路、20…ATM交換機、21…回線対応部、
22…スイッチ部、24…制御部、25…交換機筐体、
30…チップ、31…金線、32…リード、33…パッ
ケージ固定用ピン、34…はんだバンプ、35…内部配
線、36…パッド、100…送端波形、101、102
…受端波形、300…ICパッケージ。
1 ... Interface IC, 1D ... Driver circuit, 1R ...
Receiver circuit, 2 ... Backboard, 3 ... Substrate, 4 ... Interface IC, 4D ... Driver circuit, 4R ... Receiver circuit, 5-1, 5-2 ... Connector, 6 ... Connector pin, 7 ... Driver circuit, 8 … Main line, 8T… Sending end, 9…
Branch line, 9T ... Receiving end, 14 ... Driver circuit, 16 ... Receiver circuit, 20 ... ATM switch, 21 ... Line corresponding part,
22 ... switch part, 24 ... control part, 25 ... switch housing,
30 ... Chip, 31 ... Gold wire, 32 ... Lead, 33 ... Package fixing pin, 34 ... Solder bump, 35 ... Internal wiring, 36 ... Pad, 100 ... Send waveform, 101, 102
... Receiving end waveform, 300 ... IC package.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04L 12/28 H04L 25/02 H04Q 1/02 H04Q 3/00 H04L 12/40 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) H04L 12/28 H04L 25/02 H04Q 1/02 H04Q 3/00 H04L 12/40

Claims (10)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】接続されるべき複数の基板に信号を分配す
るためのバックボードにおいて、 上記バックボードは、上記複数の基板をそれぞれ接続す
るためのコネクタと、上記複数のコネクタに共通する線
路と、インピーダンスを変換するためのインピーダンス
変換器とを備え、 上記コネクタは、上記バックボードの一方の面に、並列
して複数設けられ、 上記インピーダンス変換器は、上記バックボードにおけ
る、上記並設されるコネクタに挟まれる領域に配設さ
れ、 上記各コネクタのコネクタピンは、インピーダンス変換
器を介して、上記共通する線路に、当該線路側からの入
力に対して高インピーダンスとなるように接続されるこ
とを特徴とするバックボード。
1. Distributing signals to multiple boards to be connected
A backboard for connecting the plurality of boards, respectively.
Connector and a wire common to the above connectors
Path and impedance for converting impedance
A converter is provided, and the connector is parallel to one surface of the backboard.
Multiple impedance converters are installed on the backboard.
Are installed in the area sandwiched between the side-by-side connectors.
It is, the connector pins of each connector, the impedance transformation
To the common line from the line side via
Be connected to have a high impedance to the force.
A backboard featuring.
【請求項2】請求項1記載のバックボードにおいて、 上記インピーダンス変換器は、複数個ずつパッケージに
収容され、 上記パッケージは、上記インピーダンス変換器をそれぞ
れ外部と接続するためのリードが、当該パッケージの1
つの側面に列設され、かつ、 上記リードが列設される方向が、上記コネクタの長手方
向に沿う姿勢で上記バックボードに配置されることを特
徴とするバックボード。
2. The backboard according to claim 1 , wherein a plurality of the impedance converters are packaged.
Is housed, said package it the impedance converter
The lead for connecting to the outside is 1 of the package.
One side is lined up and the lead is lined up in the longitudinal direction of the connector.
It is arranged on the backboard in a posture that follows the direction.
Backboard to collect.
【請求項3】請求項2記載のバックボードにおいて、 上記パッケージは、共通するインピーダンス変換器に接
続されるリードが互いに隣接して配置されることを特徴
とするバックボード。
3. The backboard according to claim 2, wherein the package is connected to a common impedance converter.
Characterized by the following leads arranged next to each other
And backboard.
【請求項4】請求項2および3のいずれか一項記載のバ
ックボードにおいて、 上記インピーダンス変換器が複数収容されたパッケージ
を複数備え、 上記複数備えられるパッケージは、コネクタの長手方向
に沿って列設されることを特徴とするバックボード。
4. The bar according to claim 2,
Package containing a plurality of the above impedance converters
A plurality of packages , the plurality of packages being provided in the longitudinal direction of the connector
A backboard characterized by being lined up alongside.
【請求項5】請求項2および3のいずれか一項記載のバ
ックボードにおいて、 上記インピーダンス変換器が複数収容されたパッケージ
を複数備え、 上記複数備えられるパッケージは、マトリックス上に配
設されることを特徴とするバックボード。
5. The bag according to claim 2, wherein
Package containing a plurality of the above impedance converters
Multiple packages are provided on the matrix.
A backboard characterized by being installed.
【請求項6】請求項4および5のいずれか一項記載のバ
ックボードにおいて、 上記パッケージは、上記リードが平板状導体、および、
はんだバンプのいずれかにより形成されることを特徴と
するバックボード。
6. The bar according to claim 4,
In the above-mentioned package , in the above package, the lead has a flat conductor, and
Characterized by being formed by either of solder bumps
Backboard to do.
【請求項7】請求項2から6のいずれか一項記載のバッ
クボードにおいて、 上記パッケージに複数収容されるインピーダンス変換器
は、共通のチップ上に形成され、 上記チップ上のインピーダンス変換器をチップ外部と接
続するためのパッドが、上記チップの1つの辺に沿う周
縁部に形成され、 上記チップは、上記パッドが周縁部に形成される辺が、
上記パッケージの上記リードが列設される側面に対向す
る姿勢で、上記パッケージに格納されていることを特徴
とするバックボード。
7. The bag according to any one of claims 2 to 6.
Board, multiple impedance converters housed in the above package
Are formed on a common chip, and the impedance converter on the chip is connected to the outside of the chip.
The pad for connection is the circumference along one side of the chip.
The chip is formed on an edge portion, and the chip has a side on which the pad is formed on a peripheral portion,
Face the side of the package where the leads are lined up.
It is stored in the above package in a different posture
And backboard.
【請求項8】回線に接続するための伝送線路が複数接続
され、複数の回線におけるデータ通信の交換を行うため
の非同期伝送モード(ATM)交換機において、 上記伝送路を複数接続するための回線対応部に、請求項
1から7のいずれか一項記載のバックボードを備えるこ
とを特徴とする非同期伝送モード交換機。
8. A plurality of transmission lines for connecting to a line are connected.
To exchange data communication on multiple lines
Claims: In an asynchronous transfer mode (ATM) switch of the above, a line interface for connecting a plurality of the transmission lines is provided.
A backboard according to any one of 1 to 7 is provided.
An asynchronous transmission mode switch characterized by and.
【請求項9】接続される複数の基板に信号を分配するた
めのバックボードにおいて、 主線路、および、主線路から分岐する複数の分岐線路を
有する分配線路が形成され、 基板を接続するための基板接続部を有するコネクタが複
数並設され、 上記各コネクタのコネクタピンは、上記の分岐線路に接
続され、 上記各分岐線路は、主線路に接続される側の一部の経路
である第1の区間において、上記主線路における特性イ
ンピーダンスよりも大きな特性インピーダンスを有し、
かつ、 上記第1の区間と、上記コネクタピンが接続される側の
区間である第2の区間との間にインピーダンス変換器を
備え、 上記インピーダンス変換器は、上記第1の区間側からみ
て第2の区間側が開放端に相当し、かつ、上記第2の区
間における特性インピーダンスが、上記基板上に形成さ
れる線路の特性インピーダンスに相当するように、上記
第1の区間および第2の区間を接続することを特徴とす
るバックボード。
9. A signal is distributed to a plurality of substrates to be connected.
In the backboard for the main line, the main line and multiple branch lines that branch from the main line
A distribution line having a board is formed, and a connector having a board connecting portion for connecting the boards is provided.
Several of them are arranged side by side, and the connector pins of each connector are connected to the above branch line.
Each of the above branch lines is a part of the path that is connected to the main line.
In the first section, which is
Has a larger characteristic impedance than the impedance,
Also, the first section and the side where the connector pin is connected
Impedance converter between the second section which is the section
And the impedance converter is viewed from the side of the first section.
The second section side corresponds to the open end, and the second section
The characteristic impedance between the
The equivalent of the characteristic impedance of the line
Characterized by connecting the first section and the second section
Backboard.
【請求項10】請求項9記載のバックボードにおいて、 上記インピーダンス変換器は、上記コネクタに配設され
て、コネクタ内部配線における、コネクタピン側配線
と、基板接続部側配線とを接続することを特徴とするバ
ックボード。
10. The backboard according to claim 9, wherein the impedance converter is provided in the connector.
The connector pin side wiring in the connector internal wiring
And a board connecting portion side wiring are connected.
Backboard.
JP13366997A 1997-05-23 1997-05-23 Signal distribution system and backboard and asynchronous transfer mode switch Expired - Fee Related JP3403315B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13366997A JP3403315B2 (en) 1997-05-23 1997-05-23 Signal distribution system and backboard and asynchronous transfer mode switch

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13366997A JP3403315B2 (en) 1997-05-23 1997-05-23 Signal distribution system and backboard and asynchronous transfer mode switch

Publications (2)

Publication Number Publication Date
JPH10327160A JPH10327160A (en) 1998-12-08
JP3403315B2 true JP3403315B2 (en) 2003-05-06

Family

ID=15110151

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13366997A Expired - Fee Related JP3403315B2 (en) 1997-05-23 1997-05-23 Signal distribution system and backboard and asynchronous transfer mode switch

Country Status (1)

Country Link
JP (1) JP3403315B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5082335B2 (en) * 2006-08-21 2012-11-28 富士通株式会社 Electronic board and backboard transmission method

Also Published As

Publication number Publication date
JPH10327160A (en) 1998-12-08

Similar Documents

Publication Publication Date Title
KR100340285B1 (en) Memory module having series-connected printed circuit boards
JP3543555B2 (en) Signal transmission equipment
US6376904B1 (en) Redistributed bond pads in stacked integrated circuit die package
US5908333A (en) Connector with integral transmission line bus
USRE43720E1 (en) Integrated circuit device having stacked dies and impedance balanced transmission lines
US6410983B1 (en) Semiconductor device having a plurality of multi-chip modules interconnected by a wiring board having an interface LSI chip
US7611924B2 (en) Integrated circuit package with chip-side signal connections
US8823177B2 (en) Semiconductor device and package wiring substrate with matrix pattern external terminals for transmitting a differential signal
US6235997B1 (en) LSI package with equal length transmission Lines
US7589414B2 (en) I/O Architecture for integrated circuit package
US6046653A (en) Printed circuit board unit with a wiring line providing termination resistance
JP2000349192A (en) Semiconductor integrated circuit and printed wiring board
EP0678765A1 (en) Optical device heat spreader and thermal isolation apparatus
US6449166B1 (en) High capacity memory module with higher density and improved manufacturability
JP2002164507A (en) Semiconductor device
JP3403315B2 (en) Signal distribution system and backboard and asynchronous transfer mode switch
CN210899808U (en) Differential pair wiring structure and circuit board with same
CN115101497B (en) Integrated circuit packaging body, printed circuit board, board card and electronic equipment
US20040266224A1 (en) Active configurable and stackable interface connector
WO2020135561A1 (en) Chip and backplane connector interconnection apparatus, and communications device
CN102196657A (en) Circuit substrate
JP2001094032A (en) Semiconductor device
JPS581446B2 (en) INTERFACE SKYLOB JITSUSOHO
JP3553403B2 (en) High-speed signal processor
JP2604121B2 (en) Loop bus

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080229

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090228

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees