JP3399272B2 - Music sound generating apparatus and music sound generating method - Google Patents

Music sound generating apparatus and music sound generating method

Info

Publication number
JP3399272B2
JP3399272B2 JP00499997A JP499997A JP3399272B2 JP 3399272 B2 JP3399272 B2 JP 3399272B2 JP 00499997 A JP00499997 A JP 00499997A JP 499997 A JP499997 A JP 499997A JP 3399272 B2 JP3399272 B2 JP 3399272B2
Authority
JP
Japan
Prior art keywords
slave
value
master
phase information
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP00499997A
Other languages
Japanese (ja)
Other versions
JPH10198378A (en
Inventor
千史 竹内
利文 国本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yamaha Corp
Original Assignee
Yamaha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamaha Corp filed Critical Yamaha Corp
Priority to JP00499997A priority Critical patent/JP3399272B2/en
Publication of JPH10198378A publication Critical patent/JPH10198378A/en
Application granted granted Critical
Publication of JP3399272B2 publication Critical patent/JP3399272B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、ディジタルシンセ
サイザなどの電子楽器類やその他、楽音発生機能を併せ
持つ各種電子機器(パソコン、ゲーム装置、カラオケ装
置など)に好適な楽音発生装置および楽音発生方法に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a musical tone generating apparatus and a musical tone generating method suitable for electronic musical instruments such as a digital synthesizer and other various electronic devices having a musical tone generating function (personal computer, game device, karaoke device, etc.). .

【0002】[0002]

【従来の技術】従来より、アナログシンセサイザとし
て、鋸波(鋸波状波)を基本波としたフィードバックF
M変調方式の波形発生部をマスター側とスレーブ側とで
計2系統備え、マスター側の基本波(周波数fmの鋸
波)の周期毎にスレーブ側の基本波(周波数fsの鋸
波)の発振器をリセットする発振器同期(オシレータシ
ンク)機能を有するものが存在する。このようなアナロ
グシンセサイザにおいて、スレーブ側の発振器のリセッ
トは、通常、マスター側の基本波の位相が0となった時
点でマスター側の発振器から出力されるパルスの入力を
契機に行われる。
2. Description of the Related Art Conventionally, a feedback F using a sawtooth wave (sawtooth wave) as a fundamental wave has been used as an analog synthesizer.
The M-modulation type waveform generator is provided on the master side and the slave side in total of two systems, and an oscillator of the slave side fundamental wave (frequency saw wave) at each cycle of the master side fundamental wave (frequency saw wave). Some have an oscillator synchronization function that resets the. In such an analog synthesizer, resetting of the slave oscillator is usually triggered by input of a pulse output from the master oscillator when the phase of the master fundamental wave becomes zero.

【0003】このようなアナログシンセサイザによれ
ば、マスター側の波形発生部から周波数fmの楽音信号
が出力され、スレーブ側の波形発生部から、周波数fs
を中心周波数としfmに対応したピッチ間隔でfs以外
のスペクトル成分を有する楽音信号が出力される。こう
して生成されたマスター側およびスレーブ側の楽音信号
は後段でミキシングされ、所望の音色が得られる。
According to such an analog synthesizer, a tone signal of frequency fm is output from the waveform generating section on the master side, and a frequency fs is output from the waveform generating section on the slave side.
A tone signal having a spectrum component other than fs is output at a pitch interval corresponding to fm with a center frequency of. The master-side and slave-side tone signals thus generated are mixed in a subsequent stage to obtain a desired tone color.

【0004】[0004]

【発明が解決しようとする課題】近年のディジタル信号
処理技術の急速な進歩などにより、多種のディジタルシ
ンセサイザが開発され、その性能や周辺機器との親和性
の高さなどの要因により、今日では、アナログシンセサ
イザよりも遥かに広く普及している。ディジタルシンセ
サイザは、アナログシンセサイザに比べて多様な機能を
有しており、このような点により圧倒的な支持を得てい
るが、前述の発振器同期機能のようなアナログシンセサ
イザが備えている機能を正確に模倣できる機能の装備を
要求する声も根強い。
Due to the rapid progress of digital signal processing technology in recent years, various kinds of digital synthesizers have been developed, and due to factors such as their performance and high affinity with peripheral devices, today, It is much more widely used than analog synthesizers. Digital synthesizers have more diverse functions than analog synthesizers, and although they have gained overwhelming support in this respect, they do not have the same functions as analog synthesizers, such as the oscillator synchronization function described above. There is also a strong demand for equipment that can be imitated.

【0005】ここで、アナログシンセサイザにおける発
振器同期機能のディジタル化について考察する。図12
は、アナログシンセサイザにおける発振器同期機能をそ
の原理に基づいて単純にディジタル化した場合のディジ
タルシンセサイザの概略構成を示すブロック図であり、
2系統の波形発生部1,2を備えている。
Here, the digitization of the oscillator synchronization function in the analog synthesizer will be considered. 12
Is a block diagram showing a schematic configuration of a digital synthesizer in a case where an oscillator synchronization function in an analog synthesizer is simply digitized based on its principle,
It is provided with two waveform generation units 1 and 2.

【0006】図12に示されるディジタルシンセサイザ
に、鍵盤や各種スイッチ等を介して、音色等を指示する
データが入力されると、演奏情報発生部3および音色指
定情報発生部4がそれぞれ、演奏情報(KC,KON)
および音色指定情報(TC)を発生する。これにより、
周波数情報生成手段5から、周波数fmに対応した値
(マスター側基本波周波数情報)と、周波数fsに対応
した値(スレーブ側基本波周波数情報)とがサンプリン
グ周期毎に出力される。
When data designating a tone color or the like is input to the digital synthesizer shown in FIG. 12 via a keyboard or various switches, the performance information generating section 3 and the tone color specifying information generating section 4 respectively perform the performance information. (KC, KON)
And tone color designation information (TC). This allows
From the frequency information generation means 5, a value corresponding to the frequency fm (master side fundamental wave frequency information) and a value corresponding to the frequency fs (slave side fundamental wave frequency information) are output for each sampling cycle.

【0007】図12に示される構成において、固定小数
点の演算における有効ビットを超えるビットを切り捨て
るモジュロ(mo)型加算器6と、加算器6による加算
結果を記憶し次回の加算時に加算器6へ供給する記憶素
子7とは、周波数情報生成手段5で生成されたマスター
側基本波周波数情報を計数するカウンタを構成してお
り、マスター側の発振器(マスターOSC)として機能
する。ただし、上記各カウンタの計数値は2の補数で表
され、初期値は0、有効ビットが表現可能な数値範囲は
−1〜1であるものとする。これと同様に、周波数情報
生成手段5で生成されたスレーブ側基本波周波数情報
は、加算器8および記憶素子9からなるカウンタ(スレ
ーブOSC)で計数される。
In the configuration shown in FIG. 12, a modulo (mo) type adder 6 for truncating bits exceeding the effective bits in fixed-point arithmetic and an addition result by the adder 6 are stored and are added to the adder 6 at the next addition. The memory element 7 to be supplied constitutes a counter for counting the master side fundamental wave frequency information generated by the frequency information generating means 5, and functions as a master side oscillator (master OSC). However, it is assumed that the count value of each counter is represented by 2's complement, the initial value is 0, and the numerical range in which the valid bit can be expressed is -1 to 1. Similarly, the slave side fundamental wave frequency information generated by the frequency information generating means 5 is counted by the counter (slave OSC) including the adder 8 and the storage element 9.

【0008】マスターOSCの計数結果、すなわちマス
ター側基本波位相情報「Pm」の推移は、図13に示さ
れるように、fmに応じた周期で上限「1」から下限
「−1」へ折り返り、各周期内でリニアに増加するとい
う鋸波状の推移となる。一方、スレーブOSCの計数結
果、すなわちスレーブ側基本波位相情報「Ps」の推移
は、リセット制御部10が加算器6のオーバーフロー検
出時に記憶素子9を0にリセットするので、fsに応じ
た周期で上限「1」から下限「−1」へ折り返り、かつ
各周期内でリニアに増加し、かつfmの周期毎に0にリ
セットされる、という推移となる。そして、各カウンタ
での計数結果は、それぞれ、PmおよびPsとして波形
発生部1および波形発生部2へ供給される。
As shown in FIG. 13, the master OSC counting result, that is, the transition of the master-side fundamental wave phase information "Pm" is returned from the upper limit "1" to the lower limit "-1" at a cycle corresponding to fm. , It becomes a sawtooth transition that increases linearly within each cycle. On the other hand, the count result of the slave OSC, that is, the transition of the slave-side fundamental wave phase information “Ps”, the reset control unit 10 resets the memory element 9 to 0 when the overflow of the adder 6 is detected. The transition is from the upper limit “1” to the lower limit “−1”, increasing linearly in each cycle, and being reset to 0 in each fm cycle. Then, the counting results of each counter are supplied to the waveform generating section 1 and the waveform generating section 2 as Pm and Ps, respectively.

【0009】ところで、図12に示される構成では、図
13に示されるように、Psのリセットタイミングにズ
レ(ジッタ)が生じ、得られる音質に悪影響を与えてし
まうという問題がある。このジッタは、加算器6のオー
バーフロー検出時点が、Pmの位相が0になった時点よ
りも遅れるために発生するジッタであり、実際の検出時
点は、Pmの位相が0になった時点後の最初のサンプリ
ングポイントになる。したがって、Pmの周期毎に、実
際にリセットされるタイミングと理想的なリセットポイ
ントとの時間的位置にズレが生じ、このズレがスレーブ
側でジッタを引き起こしてしまうのである。上記ジッタ
の発生は、ディジタル回路で構成されていることとサン
プリング周波数がfmの整数倍になるとは限らないこと
から、完全に防止することは不可能である。
By the way, the configuration shown in FIG. 12 has a problem in that, as shown in FIG. 13, a deviation (jitter) occurs in the reset timing of Ps, which adversely affects the obtained sound quality. This jitter is jitter that occurs when the overflow detection time of the adder 6 lags behind the time when the phase of Pm becomes 0. The actual detection time is after the time when the phase of Pm becomes 0. It will be the first sampling point. Therefore, a deviation occurs in the time position between the actual reset timing and the ideal reset point for each Pm cycle, and this deviation causes jitter on the slave side. The occurrence of the above-mentioned jitter cannot be completely prevented because it is composed of a digital circuit and the sampling frequency is not always an integral multiple of fm.

【0010】図12に示される構成においては、スレー
ブ側基本波周波数情報およびスレーブ側基本波周波数情
報は、サンプリング周期毎に累積加算される。サンプリ
ング周波数がfmの整数倍であれば、Pmの位相が0に
なった時点もサンプリングポイントとなり、ジッタは発
生しないが、fmは可変であるため、サンプリング周波
数をfmに対して十分に大とするか、サンプリング周波
数をfmの整数倍になるよう変動させる必要がある。前
者においては、fmが可変であることを考慮すると、十
分な音質を得るためにはサンプリング周波数を極めて高
くする必要があり、膨大な演算量が必要になってしま
う。
In the configuration shown in FIG. 12, the slave side fundamental wave frequency information and the slave side fundamental wave frequency information are cumulatively added for each sampling period. If the sampling frequency is an integral multiple of fm, the sampling point is also reached when the phase of Pm becomes 0, and jitter does not occur, but since fm is variable, the sampling frequency is set sufficiently higher than fm. Alternatively, it is necessary to change the sampling frequency to be an integral multiple of fm. In the former case, considering that fm is variable, the sampling frequency needs to be extremely high in order to obtain sufficient sound quality, and a huge amount of calculation is required.

【0011】また、ディジタル方式の音響機器ではサン
プリング周波数を固定(例えば、44.1kHz)とす
る場合がほとんどであり、さらに図12に示されるよう
なディジタル回路は、通常、DSP(Digital Signal P
rocessor)により実現され、DSPにおいて共通して使
用される周波数を採用するのが一般的であることから、
後者を採用することも困難である。そもそも、後者を採
用しても、fmが高い場合には演算量が膨大になってし
まう。本発明は、このような背景の下になされたもの
で、発振器同期機能を実現可能であり、ディジタルシン
セサイザなどの電子楽器類やその他、楽音発生機能を併
せ持つ各種電子機器(パソコン、ゲーム装置、カラオケ
装置など)に好適な楽音発生装置および楽音発生方法を
提供することを目的としている。
In most digital audio equipment, the sampling frequency is fixed (for example, 44.1 kHz), and the digital circuit shown in FIG.
Since it is common to adopt a frequency commonly used in DSP,
It is also difficult to adopt the latter. In the first place, even if the latter is adopted, the amount of calculation becomes enormous when fm is high. The present invention has been made under such a background, and is capable of realizing an oscillator synchronization function, electronic musical instruments such as a digital synthesizer, and various electronic devices (personal computer, game device, karaoke) that also have a tone generation function. It is an object of the present invention to provide a musical tone generating device and a musical tone generating method suitable for a device).

【0012】[0012]

【課題を解決するための手段】上述した課題を解決する
ために、この発明は、マスター側基本周波数情報の累算
を繰り返すとともに、累算値が上限値を越えたときには
その上限値からの超過分を累算値とし、前記マスター側
基本周波数情報の累算値を表すマスター側位相情報を出
力するマスター側発振器と、該マスター側位相情報に応
じた信号を発生するマスター側波形発生部とからなるマ
スター側基本波形発生部と、スレーブ側基本周波数情報
の累算を繰り返すとともに、累算値が上限値を越えたと
きにはその上限値からの超過分を累算値とし、前記スレ
ーブ側基本周波数情報の累算値を表すスレーブ側位相情
報を出力するスレーブ側発振器と、該スレーブ側位相情
報に応じた信号を発生するスレーブ側波形発生部とから
なるスレーブ側基本波形発生部と、前記マスター側位相
情報が前記上限値を越えたことを検出したとき、その時
点における前記マスター側位相情報に基づいて前記スレ
ーブ側位相情報の初期値を求め、該初期値を前記スレー
ブ側基本周波数情報の累算値として前記スレーブ側発振
器に設定する初期値設定手段とを具備することを特徴と
する楽音発生装置を提供する。また、この発明は、マス
ター側基本周波数情報の累算を繰り返すとともに、累算
値が上限値を越えたときにはその上限値からの超過分を
累算値とし、前記マスター側基本周波数情報の累算値を
表すマスター側位相情報を出力するマスター側発振器
と、該マスター側位相情報に応じた信号を発生するマス
ター側波形発生部とからなるマスター側基本波形発生部
と、スレーブ側基本周波数情報の累算を繰り返すととも
に、累算値が上限値に達したときにはその上限値からの
超過分を累算値とし、前記スレーブ側基本周波数情報の
累算値を表すスレーブ側位相情報を出力するスレーブ側
発振器と、該スレーブ側位相情報に応じた信号を発生す
るスレーブ側波形発生部とからなるスレーブ側基本波形
発生部と、前記マスター側位相情報が前記上限値を越え
たことを検出したとき、その時点における前記マスター
側位相情報と前記マスター側発振器の発振周波数と前記
スレーブ側発振器の発振周波数とに基づいて前記スレー
ブ側位相情報の初期値を求め、該初期値を前記スレーブ
側基本周波数情報の累算値として前記スレーブ側発振器
に設定する初期値設定手段とを具備することを特徴とす
る楽音発生装置を提供する。また、この発明は、マスタ
ー側基本周波数情報の累算を繰り返すとともに、累算値
が上限値に達したときにはその上限値からの超過分を累
算値とし、前記マスター側基本周波数情報の累算値を表
すマスター側位相情報を出力するマスター側発振器と、
該マスター側位相情報に応じた信号を発生するマスター
側波形発生部とからなるマスター側基本波形発生部と、
スレーブ側基本周波数情報の累算を繰り返すとともに、
累算値が上限値を越えたときにはその上限値からの超過
分を累算値とし、前記スレーブ側基本周波数情報の累算
値を表すスレーブ側位相情報を出力するスレーブ側発振
器と、該スレーブ側位相情報に応じた信号を発生するス
レーブ側波形発生部とからなるスレーブ側基本波形発生
部とを具備する楽音発生装置における楽音発生方法であ
って、前記マスター側位相情報が前記上限値を越えたこ
とを検出したとき、その時点における前記マスター側位
相情報に基づいて前記スレーブ側位相情報の初期値を求
め、該初期値を前記スレーブ側基本周波数情報の累算値
として前記スレーブ側発振器に設定することを特徴とす
る楽音発生方法を提供する。
In order to solve the above-mentioned problems, the present invention is directed to accumulating master side fundamental frequency information.
And the accumulated value exceeds the upper limit,
The excess from the upper limit is set as the accumulated value, and the master side
A master side basic waveform generating section including a master side oscillator that outputs master side phase information that represents the accumulated value of the basic frequency information , and a master side waveform generating section that generates a signal according to the master side phase information, and a slave Side fundamental frequency information
When the accumulated value exceeds the upper limit while repeating the accumulation of
In that case, the excess from the upper limit is regarded as the cumulative value, and the
Slave-side basic waveform generation unit including a slave-side oscillator that outputs slave-side phase information that represents the accumulated value of the slave- side basic frequency information , and a slave-side waveform generation unit that generates a signal according to the slave-side phase information When it is detected that the master side phase information exceeds the upper limit value, an initial value of the slave side phase information is obtained based on the master side phase information at that time, and the initial value is set to the slave value.
An initial value setting means for setting the slave side oscillator as an accumulated value of the basic frequency information on the slave side is provided. In addition, the present invention, mass
It repeats the accumulation of the basic frequency information on the target side and accumulates it.
When the value exceeds the upper limit value, the excess from the upper limit value
The cumulative value of the master side fundamental frequency information is used as the cumulative value.
A master oscillator for outputting a master phase information indicating a master-side basic waveform generation section composed of a master waveform generator for generating a signal corresponding to the master-side phase information, the accumulation of the slave side fundamental frequency information With repeating
When the accumulated value reaches the upper limit value,
The excess is used as a cumulative value, and the slave side basic frequency information
A slave side oscillator that outputs slave side phase information indicating an accumulated value, and a slave side basic waveform generation section that includes a slave side waveform generation section that generates a signal according to the slave side phase information, and the master side phase information. Exceeds the above upper limit
When it is detected, the initial value of the slave-side phase information based on the master-side phase information at that time, the oscillation frequency of the master-side oscillator, and the oscillation frequency of the slave-side oscillator, and the initial value is calculated. The slave
There is provided a musical tone generating device comprising: an initial value setting means for setting the slave side oscillator as an accumulated value of the side fundamental frequency information . In addition, this invention is a master
-Side fundamental frequency information is repeatedly accumulated and the accumulated value
Reaches the upper limit, the excess from the upper limit is accumulated.
The accumulated value of the basic frequency information on the master side is displayed.
Master side oscillator that outputs master side phase information,
A master that generates a signal according to the master side phase information
A master-side basic waveform generating section consisting of a side-side waveform generating section,
While repeating the accumulation of basic frequency information on the slave side,
When the accumulated value exceeds the upper limit value, it exceeds the upper limit value.
Minutes are used as the accumulated value and the slave side fundamental frequency information is accumulated.
Oscillation on the slave side that outputs phase information on the slave side that indicates the value
And a stage for generating a signal according to the phase information on the slave side.
Basic waveform generation on slave side consisting of waveform generation section on rave side
And a musical tone generating method in a musical tone generating device including a section.
Therefore, if the phase information on the master side exceeds the upper limit value,
When and are detected, the master position at that time
The initial value of the slave side phase information is calculated based on the phase information.
Therefore, the initial value is set to the accumulated value of the basic frequency information on the slave side.
The slave side oscillator is set as
A method of generating a musical tone is provided.

【0013】[0013]

【0014】[0014]

【0015】[0015]

【0016】[0016]

【0017】[0017]

【0018】[0018]

【0019】[0019]

【発明の実施の形態】本発明は、基本的に、リセット時
のスレーブ側基本波位相情報「Ps」を適正に制御する
ことによってジッタによる影響を抑制し、さらに、リセ
ット時近傍のPsにウィンドウ(窓)を掛けることでP
sの波形におけるエリアジングを抑制することによっ
て、アナログシンセサイザにおいて提供されていた発振
器同期機能を実現している。
BEST MODE FOR CARRYING OUT THE INVENTION The present invention basically suppresses the influence of jitter by properly controlling the slave side fundamental wave phase information "Ps" at the time of reset, and further, the window to Ps near reset is displayed. P by multiplying (window)
By suppressing aliasing in the waveform of s, the oscillator synchronization function provided in the analog synthesizer is realized.

【0020】ここで、本発明の基本となるリセット時の
Psの適正な制御について図2を参照して説明する。図
2は、図13からマスター側基本波位相情報「Pm」の
推移のグラフと理想上のPsの推移のグラフとを抜き出
し、サンプリング間隔を極めて長くした場合の各サンプ
リングポイントを時系列で表すサンプリング時間軸に対
応付けて描いた図であり、この図において、サンプリン
グポイントt1が、図12に示される回路において実際
にリセット処理が行われる時点である。
Now, the proper control of Ps at the time of reset, which is the basis of the present invention, will be described with reference to FIG. FIG. 2 is a graph showing the transition of the master-side fundamental wave phase information “Pm” and the ideal transition of Ps from FIG. 13 and sampling each sampling point in a time series when the sampling interval is extremely long. FIG. 13 is a diagram drawn in association with the time axis, and in this diagram, the sampling point t1 is the time when the reset process is actually performed in the circuit shown in FIG.

【0021】図2に示されるように、理想的なPsは、
サンプリングポイントt1において、既に0と異なる値
を有する。そこで、実際にリセット処理が行われるサン
プリングポイントt1において、理想的なPsをセット
することにより、ジッタによる音質への悪影響を低減す
るのが本発明の基本的制御手法である。実際のリセット
時の理想的なPsは、基本的に、マスター側基本波周波
数情報「fm」とリセット時のPmとからサンプリング
周波数が無限大の場合のリセット時点を推定し、このリ
セット時点とスレーブ側基本波周波数情報「fs」とか
ら求める。
As shown in FIG. 2, the ideal Ps is
It already has a value different from 0 at the sampling point t1. Therefore, the basic control method of the present invention is to reduce the adverse effect of jitter on the sound quality by setting an ideal Ps at the sampling point t1 where the reset process is actually performed. The ideal Ps at the time of actual reset is basically estimated from the master side fundamental wave frequency information “fm” and Pm at the time of reset at the reset time when the sampling frequency is infinite, and the reset time and the slave It is obtained from the side fundamental wave frequency information “fs”.

【0022】以下、具体的に、実際のリセット時の理想
的なPsを求める過程について説明する。ただし、以下
の説明において、0<fm<1、0<fs<1であるも
のとする。2つの鋸波において、周波数の比と波の歯の
部分の傾きの比とは等しい。また、図2において、Pm
の−1に折り返る時点とPsが0にリセットされるとは
一致しているから、同一のサンプリングポイントt1ま
でにPsおよびPmが増加した値の比Ps/Pm’は、
Pmの波の歯の部分の傾きに対するPsの波の歯の部分
の傾きの比に等しい。したがって、(1)式が成立す
る。
The process of obtaining the ideal Ps at the time of actual reset will be specifically described below. However, in the following description, it is assumed that 0 <fm <1 and 0 <fs <1. In the two sawtooth waves, the ratio of the frequency and the ratio of the slope of the tooth portion of the wave are equal. In addition, in FIG.
Since the time when the Ps is reset to -1 and the time when Ps is reset to 0 coincide with each other, the ratio Ps / Pm ′ of the values in which Ps and Pm have increased by the same sampling point t1 is
It is equal to the ratio of the inclination of the tooth portion of the Ps wave to the inclination of the tooth portion of the Ps wave. Therefore, the expression (1) is established.

【0023】 Ps/Pm’ = fs/fm …… (1) この(1)式より、(2)式が導出され、Pm’=Pm
+1であることから、(3)式が得られる。 Ps = Pm’/fm・fs …… (2) Ps = (Pm+1)/fm・fs …… (3) すなわち、実際のリセット時における理想的なPsは、
fm、fs、および実際のリセット時のPmにより得ら
れる。
Ps / Pm ′ = fs / fm (1) Equation (2) is derived from Equation (1), and Pm ′ = Pm
Since it is +1, the formula (3) is obtained. Ps = Pm ′ / fm · fs (2) Ps = (Pm + 1) / fm · fs (3) That is, the ideal Ps at the time of actual reset is
Obtained by fm, fs, and Pm at the actual reset.

【0024】以下、上述した基本的手法を適用した本発
明の実施形態について、図面を参照して説明する。な
お、各図において、共通する部分には同一の符号を付
し、重複する説明を省略する。 A.第1実施形態 図1(a)は本発明の第1実施形態による電子楽器の構
成を示すブロック図であり、この図に示される電子楽器
は、波形発生部として2系統のSAW(サインアナログ
波)発生器11(マスター側),12(スレーブ側)を
備えている。これらSAW発生器11,12は同一構成
であり、図1(b)に示されるようなフィードバックF
M方式での波形発生を実現する構成となっている。フィ
ードバックFM方式は、波形メモリへ順次するアドレス
(位相情報)を入力し、波形メモリからの出力の一部を
波形メモリの入力段へ帰還する構成を採り、帰還信号の
増幅率を変動させることにより、波形メモリの出力信号
の波形を所望の波形とする、という方式である。
An embodiment of the present invention to which the above-mentioned basic method is applied will be described below with reference to the drawings. In each drawing, common portions are denoted by the same reference numerals, and overlapping description will be omitted. A. First Embodiment FIG. 1A is a block diagram showing the configuration of an electronic musical instrument according to the first embodiment of the present invention. The electronic musical instrument shown in this figure has two SAW (sine analog wave) waveform generators. ) Generators 11 (master side) and 12 (slave side) are provided. These SAW generators 11 and 12 have the same structure, and the feedback F as shown in FIG.
It is configured to realize waveform generation in the M method. The feedback FM method adopts a configuration in which sequential addresses (phase information) are input to the waveform memory and a part of the output from the waveform memory is fed back to the input stage of the waveform memory, and the amplification factor of the feedback signal is changed. In this method, the waveform of the output signal of the waveform memory is set to a desired waveform.

【0025】具体的には、図1(b)に示されるよう
に、アドレスとして入力されたxはモジュロ型加算器F
M7を介してサインテーブルFM1へ入力され、ここ
で、例えば、図に示される式「y=−sin(π・
x)」によりyに変換される。このyはSAWとして出
力されるとともに、加算器FM2、増幅率aの増幅器F
M3、加算器FM4を介して記憶素子FM5へ供給さ
れ、ここで記憶される。記憶素子FM5に記憶された値
は、次のサンプリングタイミングで出力され、増幅器F
M6で増幅された後にモジュロ型加算器FM7へ帰還さ
れるとともに、加算器FM2の反転入力端および加算器
FM4の非反転入力端へ入力される。なお、上記各要素
FM2〜FM6は、例えば、IIR(無限長インパルス
応答)フィルタにより実現される。
Specifically, as shown in FIG. 1B, x input as an address is a modulo type adder F.
It is input to the sine table FM1 via M7, and here, for example, the expression “y = −sin (π ·
x) ”is converted to y. This y is output as SAW, and the adder FM2 and the amplifier F with the amplification factor a are
It is supplied to the storage element FM5 via M3 and the adder FM4 and stored therein. The value stored in the memory element FM5 is output at the next sampling timing, and the amplifier F
After being amplified by M6, it is fed back to the modulo type adder FM7, and also input to the inverting input terminal of the adder FM2 and the non-inverting input terminal of the adder FM4. Each of the elements FM2 to FM6 is realized by, for example, an IIR (infinite length impulse response) filter.

【0026】再び、図1(a)の構成について説明す
る。図1(a)中のマスター側において、13は固定小
数点の演算において有効ビットを超えるビットを切り捨
てるモジュロ(mo)型加算器、14は加算器13によ
る加算結果を記憶し次回の加算時に加算器13へ供給す
る記憶素子であり、加算器13および記憶素子14は入
力値を計数するカウンタ(マスターOSC)を構成して
いる。すなわち、マスターOSCは、マスター側の基本
波の周波数を表すマスター側基本波周波数情報「fm」
を計数し、計数結果であるマスター側基本波位相情報
「Pm」をSAW発生器11へ供給する。ただし、上記
各マスターOSCの計数値は2の補数で表され、初期値
は0であり、有効ビットが表現可能な数値範囲は−1〜
1であるものとする。
The configuration of FIG. 1A will be described again. On the master side in FIG. 1A, 13 is a modulo (mo) type adder that cuts off bits exceeding valid bits in fixed-point arithmetic, and 14 is an adder for storing the addition result of the adder 13 at the next addition. The adder 13 and the storage element 14 are storage elements that are supplied to the counter 13, and form a counter (master OSC) that counts input values. That is, the master OSC has the master-side fundamental frequency information “fm” indicating the frequency of the master-side fundamental wave.
And supplies the master side fundamental wave phase information “Pm”, which is the counting result, to the SAW generator 11. However, the count value of each master OSC is represented by 2's complement, the initial value is 0, and the numerical range in which the effective bit can be expressed is -1 to -1.
It shall be 1.

【0027】これと同様に、スレーブ側において、モジ
ュロ型加算器15および記憶素子16は、スレーブOS
Cを構成しており、スイッチ17が0側に切り換えられ
ている場合には、スレーブ側の基本波の周波数を表すス
レーブ側基本波周波数情報「fs」を計数し、計数結果
であるスレーブ側基本波位相情報「Ps」をSAW発生
器12へ供給する。
Similarly, on the slave side, the modulo type adder 15 and the storage element 16 are the slave OS.
When C is configured and the switch 17 is switched to the 0 side, the slave side fundamental wave frequency information “fs” indicating the frequency of the slave side fundamental wave is counted, and the slave side fundamental wave which is the counting result is counted. The wave phase information “Ps” is supplied to the SAW generator 12.

【0028】18はPmに定数「1」を加算しPm’を
出力するモジュロ型加算器、19はx入力端から入力さ
れるPm’をy入力端から入力されるfmで除算し商を
p出力端から出力する除算器、20はfsにp出力端か
らの出力値を乗算しリセット時のPsを算出する乗算器
であり、その出力端はスイッチ17の1側の端子に接続
されている。すなわち、加算器18、除算器19、およ
び乗算器20は、前記(3)式を実現するよう構成され
ている。
Reference numeral 18 is a modulo type adder for adding a constant "1" to Pm and outputting Pm '. Reference numeral 19 is for dividing Pm' input from the x input end by fm input from the y input end to obtain a quotient p. A divider for outputting from the output end, 20 is a multiplier for multiplying fs by the output value from the p output end to calculate Ps at the time of resetting, and the output end is connected to the 1-side terminal of the switch 17. . That is, the adder 18, the divider 19, and the multiplier 20 are configured to realize the above expression (3).

【0029】21はリセット検出器であり、加算器13
におけるオーバーフローを検出し、スイッチ17を1側
に切り換え、次のサンプリングポイントにおいてスイッ
チ17を0側に切り換える。なお、リセット検出器21
によるリセット検出は、マスターOSCのオーバーフロ
ーを直接的に検出するようにしてもよいし、前回のPm
より今回のPmが減少したことを検出してオーバーフロ
ーを検出するようにしてもよい。
Reference numeral 21 denotes a reset detector, which is an adder 13
Overflow is detected, the switch 17 is switched to the 1 side, and the switch 17 is switched to the 0 side at the next sampling point. The reset detector 21
For the reset detection by, the overflow of the master OSC may be directly detected.
Further, the overflow may be detected by detecting that the current Pm has decreased.

【0030】このような構成によれば、マスターOSC
でオーバーフローが発生していない場合、マスターOS
CからSAW発生器11へ周波数fmの鋸波のサンプリ
ング値を表すマスター側基本波位相情報が順次供給され
るとともに、スレーブOSCからSAW発生器12へ周
波数fsの鋸波のサンプリング値を表すスレーブ側基本
波位相情報が順次供給される。
According to such a configuration, the master OSC
If no overflow has occurred in the master OS
The master side fundamental wave phase information indicating the sampling value of the sawtooth wave of the frequency fm is sequentially supplied from C to the SAW generator 11, and the slave side indicating the sampling value of the sawtooth wave of the frequency fs is supplied from the slave OSC to the SAW generator 12. The fundamental wave phase information is sequentially supplied.

【0031】一方、マスターOSCでオーバーフローが
発生すると、リセット検出器21が当該オーバーフロー
を検出し、スイッチ17を1側に切り換える。これに平
行して、加算器18がPmに1を加算して得られるP
m’を出力し、除算器19が当該Pm’をfmで除算
し、乗算器20が当該除算の商にfsを乗じPsを1側
の端子へ出力する。
On the other hand, when an overflow occurs in the master OSC, the reset detector 21 detects the overflow and switches the switch 17 to the 1 side. In parallel with this, P is obtained by the adder 18 adding 1 to Pm.
m ′ is output, the divider 19 divides the Pm ′ by fm, and the multiplier 20 multiplies the quotient of the division by fs and outputs Ps to the terminal on the 1 side.

【0032】この結果、乗算器20から出力されたPs
がSAW発生器12および記憶素子16へ供給され、S
AW発生器12から理想的なPsに応じたスレーブSA
Wが出力される。また、乗算器20から出力されたPs
は記憶素子16に記憶され、次のサンプリングタイミン
グにおいて、加算器15へ供給される(次のサンプリン
グタイミングにおいてスイッチ17は0側へ切り換えら
れる)。これにより、以降のスレーブSAWは、理想的
なPsに応じた波形になる。
As a result, Ps output from the multiplier 20
Is supplied to the SAW generator 12 and the storage element 16, and S
Slave SA according to ideal Ps from AW generator 12
W is output. In addition, Ps output from the multiplier 20
Is stored in the storage element 16 and supplied to the adder 15 at the next sampling timing (the switch 17 is switched to the 0 side at the next sampling timing). As a result, the subsequent slave SAWs have a waveform corresponding to the ideal Ps.

【0033】なお、SAW発生器11,12における波
形発生の形式を、y=sin(π・x)ではなく、y=
−sin(π・x)としたのは、SAW発生器11,1
2がフィードバックFM方式の波形発生部であることに
起因する。前述した発振器同期機能により生成したスレ
ーブ側基本波位相情報(アドレス)をフィードバックF
M方式の波形発生部へ供給する場合、SAW発生器12
からの出力波形の傾きが正の部分でスレーブ側基本波位
相情報をリセットすると、SAW発生器12が正帰還ル
ープを構成していることから、極めて僅かな位相の違い
によっても出力波形にジャンプが生じたり生じなかった
りする等、SAW発生器12の不安定な動作を引き起こ
してしまう。
The format of waveform generation in the SAW generators 11 and 12 is y = sin (π · x), not y = sin (π · x).
-Sin (π · x) is the SAW generator 11, 1
2 is a feedback FM type waveform generator. Feedback of the slave side fundamental wave phase information (address) generated by the oscillator synchronization function described above.
When supplying to the M type waveform generator, the SAW generator 12
When the slave side fundamental wave phase information is reset when the slope of the output waveform from is positive, the SAW generator 12 forms a positive feedback loop, so even if the phase difference is extremely small, the output waveform jumps. This may cause unstable operation of the SAW generator 12, such as occurring or not occurring.

【0034】本実施形態では、スレーブ側基本波位相情
報が0付近(y=sin(π・x)で表される波の傾き
が正の最大値となる付近)でリセットされるため、y=
−sin(π・x)とすることによって、SAW発生器
12の出力波形の傾きが負の最大値となる付近でリセッ
トするようにしているのである。もちろん、サインテー
ブルの波形発生の形式をy=sin(π・x)とし、か
つリセット時のスレーブ側基本波位相情報をPs−1と
しても、上述と同様の結果となる。なお、リセット時の
スレーブ側基本波位相情報はスレーブ側基本波の周波数
が高いほどズレ易くなるため、これを補正するよう対策
を講じてもよい。
In the present embodiment, since the slave side fundamental wave phase information is reset near 0 (near the slope of the wave represented by y = sin (π · x) has a positive maximum value), y =
By setting −sin (π · x), the output waveform of the SAW generator 12 is reset near the maximum negative value. Of course, even if the waveform generation format of the sine table is set to y = sin (π · x) and the slave side fundamental wave phase information at the time of reset is set to Ps-1, the same result as above is obtained. Note that the slave-side fundamental wave phase information at the time of resetting tends to shift as the frequency of the slave-side fundamental wave increases, and therefore measures may be taken to correct this.

【0035】B.第2実施形態 図3は本発明の第2実施形態による電子楽器の構成を示
すブロック図であり、この図に示される電子楽器が図1
(a)に示されるものと大きく異なる点は、多くの演算
を必要とする除算を排除した点である。
B. Second Embodiment FIG. 3 is a block diagram showing the configuration of an electronic musical instrument according to a second embodiment of the present invention. The electronic musical instrument shown in this figure is shown in FIG.
A major difference from the one shown in (a) is that division, which requires many operations, is eliminated.

【0036】除算を排除するために、本実施形態では、
マスター側およびスレーブ側の基本波周波数情報を直接
入力せずに、これらの対数を入力し、マスター側基本波
周波数情報を割る数とした除算が必要とされる場合(リ
セット時)には指数変換を行う指数テーブルによりマス
ター側基本波周波数情報の逆数を求め、これを使用した
乗算を行うようにしている。
In order to eliminate the division, in this embodiment,
When inputting the logarithm of the fundamental wave frequency information of the master side and slave side without directly inputting it and dividing by the number dividing the master side fundamental wave frequency information (reset), exponential conversion The reciprocal of the master side fundamental wave frequency information is obtained by the exponent table and the multiplication using this is performed.

【0037】マスター側基本波周波数情報「fm」の対
数、スレーブ側基本波周波数情報「fs」の対数は、図
2中、Lm,Lsで表されており、これらLm,Lsの
値は−1〜1となるよう、マスター側、スレーブ側で独
立して対数の底が設定されている。図において、22,
23はマスター側およびスレーブ側に設けられた指数テ
ーブルであり、それぞれLm,Lsを入力し、fm,f
sを出力する。指数テーブル22,23から出力された
fm,fsは、第1の実施形態と同様、それぞれ、加算
器13,加算器15へ供給される。
The logarithm of the master side fundamental wave frequency information "fm" and the logarithm of the slave side fundamental wave frequency information "fs" are represented by Lm and Ls in FIG. 2, and the values of these Lm and Ls are -1. The bases of the logarithms are set independently on the master side and the slave side so that it becomes ~ 1. In the figure, 22,
Reference numeral 23 is an index table provided on the master side and the slave side. Inputting Lm and Ls respectively, fm and f
Output s. The fm and fs output from the index tables 22 and 23 are supplied to the adder 13 and the adder 15, respectively, as in the first embodiment.

【0038】また、24は定数「1」と反転入力端から
入力される−Lmとを加算するオーバーフロープロテク
ト加算(ov)型加算器、25は加算器24の演算結果
を入力し、1/(256・fm)を出力する指数テーブ
ルであり、対数の底を1/256としている。なお、o
v型加算器は演算結果を−1〜1に制限する加算器であ
り、この範囲を越える演算結果は1または−1にリミッ
トされる。また、本実施形態において、加算器のタイプ
(ov型/モジュロ型)を特にことわらない場合には、
ov型加算器であるものとする。
Further, 24 is an overflow protection addition (ov) type adder for adding a constant "1" and -Lm input from the inverting input terminal, and 25 is a calculation result of the adder 24 and 1 / ( 256 · fm) is an exponential table, and the base of the logarithm is 1/256. Note that o
The v-type adder is an adder that limits the operation result to -1 to 1, and the operation result exceeding this range is limited to 1 or -1. Further, in the present embodiment, when the type (ov type / modulo type) of the adder is not particularly specified,
It is assumed to be an ov type adder.

【0039】26は加算器18から出力されるPm’と
指数テーブル25から出力される1/(256・fm)
とを乗算する乗算器、27は乗算器26での乗算結果を
8ビット(256)だけ左シフトしPm’/fmを出力
する乗算器、28は、乗算器26から出力されるPm’
/fmと指数テーブル23から出力されるfsとを乗算
しスイッチ17の1側の端子へ供給する乗算器である。
すなわち、加算器18,加算器24,指数テーブル2
5,乗算器26,シフタ27,および乗算器28は、前
述の(2)式により、リセット時の理想的なPsを求め
るよう構成されている。
26 is Pm 'output from the adder 18 and 1 / (256.fm) output from the exponent table 25.
A multiplier for multiplying and, 27 is a multiplier for left-shifting the multiplication result in the multiplier 26 by 8 bits (256) and outputting Pm ′ / fm, and 28 is a Pm ′ output from the multiplier 26.
This is a multiplier that multiplies / fm and fs output from the index table 23 and supplies the result to the 1-side terminal of the switch 17.
That is, the adder 18, the adder 24, the index table 2
5, the multiplier 26, the shifter 27, and the multiplier 28 are configured to obtain the ideal Ps at the time of resetting according to the above equation (2).

【0040】このような構成によれば、Lmは指数テー
ブル22でfmに変換され、加算器13と記憶素子14
とからなるマスターOSCへ供給され、Lsは指数テー
ブル23でfsに変換され、加算器15と記憶素子16
とからなるスレーブOSCへ供給される。各OSC以降
の動作は第1の実施形態と同様であるため、説明を省略
する。
According to this structure, Lm is converted into fm by the exponent table 22, and the adder 13 and the storage element 14 are converted.
And Ls are converted into fs by the exponent table 23, and the adder 15 and the storage element 16 are supplied.
Is supplied to the slave OSC consisting of Since the operation after each OSC is the same as that of the first embodiment, the description is omitted.

【0041】一方、マスターOSCでオーバーフローが
発生すると、リセット検出器21が当該オーバーフロー
を検出し、スイッチ17を1側に切り換える。これに平
行して、加算器24が定数「1」に−Lmを加算し、指
数テーブル25が加算器24の加算結果を指数変換して
1/(256・fm)を出力する。さらに、指数テーブ
ル25の出力(1/(256・fm))と加算器18の
出力(Pm’)とが乗算され、当該乗算結果がシフタ2
7により8ビットだけ左シフトされる。
On the other hand, when an overflow occurs in the master OSC, the reset detector 21 detects the overflow and switches the switch 17 to the 1 side. In parallel with this, the adder 24 adds −Lm to the constant “1”, and the exponent table 25 exponentially converts the addition result of the adder 24 and outputs 1 / (256 · fm). Further, the output (1 / (256 · fm)) of the exponent table 25 and the output (Pm ′) of the adder 18 are multiplied, and the multiplication result is shifted.
7 is left-shifted by 8 bits.

【0042】シフタ27の出力は乗算器28において指
数テーブル23からのfsと乗算され、スイッチ17を
介してSAW発生器12および記憶素子16へ供給され
る。前述したように、乗算器28の乗算結果は、リセッ
ト時の理想的なPsとなるため、以降の動作は第1の実
施形態と同様である。このような動作により、第1実施
形態と同様の効果を奏することはもちろん、多くの演算
を必要とする除算を使用していないため、DSPにより
構成し易いという利点もある。
The output of the shifter 27 is multiplied by fs from the exponent table 23 in the multiplier 28 and supplied to the SAW generator 12 and the storage element 16 via the switch 17. As described above, the multiplication result of the multiplier 28 becomes the ideal Ps at the time of reset, and hence the subsequent operation is the same as that of the first embodiment. With such an operation, it is possible to obtain the same effect as that of the first embodiment, and it is also easy to configure by the DSP because the division which requires many operations is not used.

【0043】なお、本実施形態において、fmの正確な
逆数(実際には1/(256・fm))が得られるのは
fmが1/256〜1の範囲にある場合であり、fmが
当該範囲外にある場合には誤差が生じる。しかしなが
ら、fmは十分に小であるため(マスター側基本波の周
波数は十分に低いため)、当該誤差に起因するジッタを
無視しても問題ない。また、本実施形態では、演算の有
効桁数を確保するために指数テーブル25における対数
の底を1/256としたが、これに限定されるものでは
なく、指数テーブル25,シフタ27を所望の底に合わ
せて変更するだけで容易に変更することができる。
In this embodiment, the accurate reciprocal of fm (actually 1 / (256 · fm)) is obtained when fm is in the range of 1/256 to 1, and fm is If it is out of the range, an error occurs. However, since fm is sufficiently small (the frequency of the master side fundamental wave is sufficiently low), there is no problem in ignoring the jitter caused by the error. Further, in the present embodiment, the base of the logarithm in the exponent table 25 is set to 1/256 in order to secure the number of significant digits of the operation, but the exponent table 25 and the shifter 27 are not limited to this, and the exponent table 25 and the shifter 27 may have any desired values. You can easily change it just by changing it according to the bottom.

【0044】[変形例]図4は上述した第2実施形態に
よる電子楽器の変形例の構成を示すブロック図であり、
この図に示される変形例が図3に示されるものと大きく
異なる点は、スレーブ側基本波の周波数に関する情報
を、マスター側基本波の周波数に対する比で与えている
点である。
[Modification] FIG. 4 is a block diagram showing the structure of a modification of the electronic musical instrument according to the second embodiment.
The major difference between the modification shown in this figure and that shown in FIG. 3 is that the information on the frequency of the slave side fundamental wave is given by the ratio to the frequency of the master side fundamental wave.

【0045】図4において、frおよびLrは、それぞ
れ、マスター側基本波の周波数に対するスレーブ側基本
波の周波数の比(fs/fm)、およびその対数値を表
しており、本変形例は指数テーブル25にLrを入力
し、fr/256を得るとともに、シフタ27の出力が
直接スイッチ17の1側の端子に供給されるよう構成さ
れている。また、29は指数テーブル22から出力され
るfmと指数テーブル25から出力されるfr/256
を乗算する乗算器、シフタ30は乗算器29の演算結果
を8ビット(256)だけ左シフトするシフタであり、
当該左シフトの結果得られるfsを加算器15へ供給す
る。
In FIG. 4, fr and Lr respectively represent the ratio (fs / fm) of the frequency of the slave side fundamental wave to the frequency of the master side fundamental wave, and its logarithmic value. Lr is input to 25 to obtain fr / 256, and the output of the shifter 27 is directly supplied to the 1-side terminal of the switch 17. Further, 29 is fm output from the index table 22 and fr / 256 output from the index table 25.
The shifter 30 for multiplying by is a shifter for shifting the operation result of the multiplier 29 to the left by 8 bits (256),
The fs obtained as a result of the left shift is supplied to the adder 15.

【0046】このような構成によれば、マスター側の動
作は図3に示されるものと同様となる。スレーブ側で
は、Lrが指数テーブル25でfr/256に変換さ
れ、乗算器29でfmに基づいてfs/256に変換さ
れ、さらに、シフタ30でfsに変換されてスレーブO
SCへ供給される。以降の動作は図3に示されるものと
同様であるため、説明を省略する。
With such a configuration, the operation on the master side is similar to that shown in FIG. On the slave side, Lr is converted to fr / 256 in the exponent table 25, converted to fs / 256 based on fm in the multiplier 29, and further converted to fs in the shifter 30 to be slave O.
Supplied to SC. Subsequent operations are the same as those shown in FIG. 3, so description thereof will be omitted.

【0047】一方、マスターOSCでオーバーフローが
発生すると、リセット検出器21が当該オーバーフロー
を検出し、スイッチ17を1側に切り換える。これに平
行して、乗算器26において加算器18から出力された
Pm’と指数テーブル25から出力されたfr/256
とが乗算され、当該乗算結果(Pm’・fs/(256
・fm))が指数テーブル25により8ビットだけ左シ
フトされ、スイッチ17を介してSAW発生器12およ
び記憶素子16へ供給される。指数テーブル25から出
力される値は、リセット時の理想的なPs(具体的には
Pm0’/fm・fs)となるため、以降の動作は第1
の実施形態と同様である。
On the other hand, when an overflow occurs in the master OSC, the reset detector 21 detects the overflow and switches the switch 17 to the 1 side. In parallel with this, in the multiplier 26, Pm ′ output from the adder 18 and fr / 256 output from the exponent table 25 are output.
Are multiplied by and the multiplication result (Pm ′ · fs / (256
.Fm)) is left-shifted by 8 bits by the exponent table 25 and supplied to the SAW generator 12 and the storage element 16 via the switch 17. The value output from the index table 25 is an ideal Ps at the time of reset (specifically, Pm0 ′ / fm · fs), and hence the subsequent operation is the first.
It is similar to the embodiment.

【0048】上述したことから明らかなように、本変形
例によれば、図3のものが奏する効果に加えて、fmに
基づいてfsを生成するよう構成されているため、fm
のみを変更しても、fm/fsが一定(fr)となるよ
うなfsを生成することができる、すなわちfsをfm
に追従させることができるという効果を奏する。
As is apparent from the above description, according to this modification, in addition to the effect of the one shown in FIG. 3, fs is generated based on fm.
It is possible to generate fs such that fm / fs is constant (fr) even if only fs is changed, that is, fs is set to fm.
There is an effect that it can be followed.

【0049】なお、本変形例ではマスター側基本波の周
波数に関する情報を対数として与えているが、当該情報
をリニア(線形)に与えてもよく、この場合でも、除算
器を必要としないという利点がある。したがって、例え
ば、CPU(中央処理装置)等から直接的にリニアな周
波数情報(fm)を与えることができ、DSP等の演算
量を低減することができる。
In this modification, the information about the frequency of the master side fundamental wave is given as a logarithm, but the information may be given linearly, and in this case also, there is an advantage that the divider is not required. There is. Therefore, for example, linear frequency information (fm) can be directly provided from a CPU (central processing unit) or the like, and the amount of calculation of a DSP or the like can be reduced.

【0050】[改良すべき点]ところで、リセット時の
スレーブ側基本波位相情報を適正にしても、ある程度の
エリアジングは無くならない。その理由は、例えば、ウ
ェーブテーブル方式では、リセット時の波形の不連続に
より帯域制限の範囲を越えた倍音が発生するためであ
り、また、フィードバックFM方式では、フィードバッ
ク系(例えば、IIRフィルタ)に以前の値が残ってお
り、かつフィードバック系で負帰還がなされている時点
でリセットされることによりリセット直後の波形が乱れ
るためである。
[Points to be improved] By the way, even if the slave side fundamental wave phase information at the time of reset is proper, aliasing does not disappear to some extent. The reason for this is that, for example, in the wavetable system, overtones exceeding the band limitation range are generated due to discontinuity of the waveform at the time of reset, and in the feedback FM system, a feedback system (for example, IIR filter) is used. This is because the previous value remains, and the waveform immediately after the reset is disturbed by being reset when the negative feedback is performed in the feedback system.

【0051】したがって、リセット時にフィードバック
系に適当な初期値を設定すればエリアジングを改善でき
ると考えられるが、周波数およびリセット時の位相に依
存した初期値を簡単な演算で求めるのは困難である。し
かしながら、リセット時の折り返し雑音の原因になる可
能性があるため、上記エリアジングは抑制されるべきも
のである。以下、リセット時にフィードバック系に適当
な初期値を設定することなく、リセット直後のスレーブ
SAWの波形の乱れを補正する機能を備えた実施形態
(第3〜第5実施形態)について説明する。
Therefore, it is considered that aliasing can be improved by setting an appropriate initial value in the feedback system at the time of reset, but it is difficult to obtain the initial value depending on the frequency and the phase at reset by a simple calculation. . However, the aliasing should be suppressed because it may cause aliasing noise at reset. Hereinafter, embodiments (third to fifth embodiments) having a function of correcting the waveform disturbance of the slave SAW immediately after resetting without setting an appropriate initial value in the feedback system at the time of resetting will be described.

【0052】C.第3実施形態 図5は本発明の第3実施形態による電子楽器の構成を示
すブロック図であり、この図に示される電子楽器が図1
(a)に示されるものと異なる点は、Pmに基づいてウ
ィンドウを作成し、このウィンドウを用いてスレーブS
AWの波形におけるリセット時点に相当する部分を成形
するようにした点である。
C. Third Embodiment FIG. 5 is a block diagram showing the configuration of an electronic musical instrument according to a third embodiment of the present invention. The electronic musical instrument shown in this figure is shown in FIG.
The difference from that shown in (a) is that a window is created based on Pm, and the slave S
This is the point where the portion of the AW waveform corresponding to the reset time is shaped.

【0053】図5において、31は加算器13から出力
されるPmの絶対値を出力する絶対値生成回路、32は
絶対値生成回路31からの出力値を反転入力端に入力し
定数「1」を加算する加算器、33は加算器32での加
算結果に所定のウィンドウ幅「wr」を乗算する乗算
器、34は乗算器33での乗算結果を所定ビットだけ左
シフトし、上限値(ここでは「1」)で制限するシフタ
・リミッタ、35はシフタ・リミッタ34の出力値を補
正して当該出力値の系列で表されるウィンドウの境界を
滑らかにするウィンドウテーブルであり、入力値xに対
して以下の(4)式により出力値yを求める。 y = (1−cos(π・x))/2 …… (4) さらに、36はウィンドウテーブル35からの出力値と
SAW発生器12からの出力値とを乗算し、最終的なス
レーブSAWを出力する。
In FIG. 5, 31 is an absolute value generation circuit for outputting the absolute value of Pm output from the adder 13, 32 is the constant "1" when the output value from the absolute value generation circuit 31 is input to the inverting input terminal. Is added, 33 is a multiplier that multiplies the addition result of the adder 32 by a predetermined window width "wr", and 34 is a left-shift of the multiplication result of the multiplier 33 by a predetermined bit, and the upper limit value (here Then, a shifter limiter that limits by "1"), 35 is a window table that corrects the output value of the shifter limiter 34 and smoothes the boundary of the window represented by the series of the output value. On the other hand, the output value y is calculated by the following equation (4). y = (1-cos (π · x)) / 2 (4) Further, 36 multiplies the output value from the window table 35 and the output value from the SAW generator 12 to obtain the final slave SAW. Output.

【0054】このような構成によれば、図1(a)に示
されるものと同様、発振器同期に関する回路からPm
(図6の※1参照)およびPsが出力される。Pmは絶
対値生成回路31により絶対値をとられ(図6※2参
照)、加算器32において定数「1」から減算される
(図6※3参照)。そして、乗算器33において当該減
算結果に所定のウィンドウ幅「wr」が乗算され(図6
※4参照)、シフタ・リミッタ34を通して図6※5に
示す波形が得られる。なお、通常、wr≦1である。シ
フタ・リミッタ34からの出力波形は、ウィンドウテー
ブル35において滑らかな波形に成形され(図6※6参
照)、乗算器36へ供給される。
With such a configuration, as in the case shown in FIG. 1A, the circuit related to the oscillator synchronization is connected to Pm.
(See * 1 in FIG. 6) and Ps are output. The absolute value of Pm is obtained by the absolute value generation circuit 31 (see FIG. 6 * 2), and is subtracted from the constant “1” in the adder 32 (see FIG. 6 * 3). Then, the multiplier 33 multiplies the subtraction result by a predetermined window width "wr" (see FIG. 6).
6) and the shifter / limiter 34 to obtain the waveform shown in FIG. 6 * 5. Note that normally, wr ≦ 1. The output waveform from the shifter / limiter 34 is shaped into a smooth waveform in the window table 35 (see FIG. 6 * 6) and supplied to the multiplier 36.

【0055】一方、SAW発生器12から乗算器36へ
は図6の※7で示されるような波形が供給されており、
リセット時点付近で波形に乱れが生じている。乗算器3
6においては、SAW発生器12からの出力値にウィン
ドウテーブル35からの出力値が乗算され、最終的なス
レーブSAW(図6※8参照)として出力される。こう
して、スレーブSAWの波形におけるリセット時点に相
当する部分が「0」に抑制され、図6の※8に示される
ような波形の、エリアジングが十分に抑制されたスレー
ブSAWが得られる。
On the other hand, the waveform as shown by * 7 in FIG. 6 is supplied from the SAW generator 12 to the multiplier 36.
The waveform is disturbed near the reset time. Multiplier 3
In 6, the output value from the SAW generator 12 is multiplied by the output value from the window table 35 and output as the final slave SAW (see FIG. 6 * 8). In this way, a portion of the waveform of the slave SAW corresponding to the reset time is suppressed to "0", and a slave SAW having a waveform as shown by * 8 in FIG. 6 in which aliasing is sufficiently suppressed is obtained.

【0056】このように、本実施形態によれば、比較的
簡単な演算でエリアジングを十分に抑制することができ
る。なお、ウィンドウ幅「wr」は任意に設定可能であ
るが、wrが大の場合にはアナログに近い鋭い音、wr
が小の場合には滑らかでソフトな音となるので、所望の
音を得られるよう適宜設定する必要がある。特に、wr
が大の場合には、マスター周波数が高いと、エリアジン
グを抑えきれなくなり、折り返しノイズの発生を招く虞
があるので、このことにも留意して上記設定を行うべき
である。
As described above, according to this embodiment, aliasing can be sufficiently suppressed by a relatively simple calculation. The window width "wr" can be set arbitrarily, but when wr is large, a sharp sound close to analog, wr
When is small, the sound is smooth and soft, so it is necessary to appropriately set it so that a desired sound can be obtained. Especially wr
In the case of a large value, if the master frequency is high, aliasing cannot be suppressed enough, which may cause aliasing noise. Therefore, the above setting should be made with this in mind.

【0057】D.第4実施形態 図7は本発明の第4実施形態による電子楽器の構成を示
すブロック図であり、この図に示される電子楽器は、2
つのスレーブOSCを用い、リセットされた側のスレー
ブOSCをフェードイン、リセットされていない側のス
レーブOSCをフェードアウトするクロスフェードを、
交互に行うことによってエリアジングを抑制するという
ものである。
D. Fourth Embodiment FIG. 7 is a block diagram showing the arrangement of an electronic musical instrument according to the fourth embodiment of the present invention. The electronic musical instrument shown in this drawing has two components.
Cross-fade that uses two slave OSCs to fade in the slave OSC on the reset side and fade out the slave OSC on the non-reset side.
It is intended to suppress aliasing by performing them alternately.

【0058】図7において、図中左側の構成要素13〜
21からなる回路(便宜上、フェードアウト側回路と称
す)およびSAW発生器11は、図1(a)に示される
回路と同一構成であるため、その説明を省略する。一
方、図中右側の構成要素12,15〜21,37〜40
からなる回路(便宜上、フェードイン側回路と称す)
は、フェードアウト側回路と同一のfsを入力するとと
もに、除算器19およびリセット検出器21以降は図1
に示された回路と同一の構成を採っている。
In FIG. 7, the constituent elements 13 to
Since the circuit formed of 21 (referred to as a fade-out side circuit for convenience) and the SAW generator 11 have the same configuration as the circuit shown in FIG. 1A, description thereof will be omitted. On the other hand, the components 12, 15 to 21, 37 to 40 on the right side of the drawing
Circuit consisting of (for convenience, called the fade-in circuit)
Inputs the same fs as the circuit on the fade-out side, and the divider 19 and the reset detector 21 and thereafter are shown in FIG.
It has the same configuration as the circuit shown in FIG.

【0059】図中右側のフェードイン側回路において、
加算器38はmo型加算器であり、ノン・プロテクト
(np)型加算器37は、後段で使用されるウィンドウ
のデューティ比を指示するパルス幅「PW1」に定数
「−1」を加算した途中の値をプロテクトせずに−2〜
2の間で保持する。加算器38は、マスターOSCから
出力されるPmと加算器37の加算結果とを加算する。
記憶素子39は、加算器38での加算結果を次のサンプ
リングポイントまで保持する。加算器40は、加算器3
8での加算結果と反転入力端に入力される記憶素子39
からの値とを加算する。
In the fade-in circuit on the right side of the figure,
The adder 38 is a mo type adder, and the non-protect (np) type adder 37 is in the process of adding a constant “−1” to the pulse width “PW1” indicating the duty ratio of the window used in the subsequent stage. Without protecting the value of
Hold between two. The adder 38 adds Pm output from the master OSC and the addition result of the adder 37.
The storage element 39 holds the addition result of the adder 38 until the next sampling point. The adder 40 is the adder 3
8 and the storage element 39 input to the inverting input terminal
And the value from are added.

【0060】また、フェードイン側回路において、加算
器18は加算器38での加算結果を入力するよう設けら
れており、リセット検出器21は加算器38から加算器
40に入力される値の正側から負側への折り返りを検出
してスイッチ17を切り換えるよう設けられている。な
お、加算器40において、加算器38から入力される値
の正側から負側への折り返りは、加算器38から供給さ
れた値が負であり、かつ加算器40でオーバーフローが
生じたことを検出することにより実現される。
In the circuit on the fade-in side, the adder 18 is provided so as to input the addition result of the adder 38, and the reset detector 21 is a positive value of the value input from the adder 38 to the adder 40. The switch 17 is provided so as to switch the switch 17 by detecting the turning back from the negative side to the negative side. In addition, in the adder 40, when the value input from the adder 38 is folded back from the positive side to the negative side, the value supplied from the adder 38 is negative, and an overflow occurs in the adder 40. It is realized by detecting.

【0061】図中中央および下側には、クロスフェード
を行うためのウィンドウを生成し当該ウィンドウを使用
してクロスフェードを実現する回路が図示されている。
この回路において、41aはマスターOSCから出力さ
れるPmと予め設定されたウィンドウ幅「wr」との乗
算を行う乗算器、42aは乗算器41aの乗算結果にw
rを加算するov型加算器、43aは、シフタ・リミッ
タ34(図5参照)と同一機能のシフタ・リミッタであ
り、加算器42aでの加算結果を所定ビットだけ左シフ
トした後に、所定の値(ここでは「1」)でリミットを
かける。また、44はov型加算器であり、加算器37
での途中結果とPmとを加算し、乗算器41bへ供給す
る。乗算器41b,ov型加算器42b,シフタ・リミ
ッタ43bは、処理対象がPmではなく加算器44の加
算結果である点のみが乗算器41a,加算器42a,シ
フタ・リミッタ43aと異なっている。
In the center and the lower side of the figure, a circuit for generating a window for crossfading and realizing the crossfading using the window is shown.
In this circuit, 41a is a multiplier for multiplying Pm output from the master OSC by a preset window width "wr", and 42a is a multiplication result of the multiplier 41a.
An ov type adder 43a for adding r is a shifter / limiter having the same function as the shifter / limiter 34 (see FIG. 5), and the addition result of the adder 42a is left-shifted by a predetermined bit and then a predetermined value is added. (Here, "1") to set the limit. Further, 44 is an ov type adder, and the adder 37
The intermediate result in the above step and Pm are added and supplied to the multiplier 41b. The multiplier 41b, the ov-type adder 42b, and the shifter / limiter 43b differ from the multiplier 41a, the adder 42a, and the shifter / limiter 43a only in that the processing target is not Pm but the addition result of the adder 44.

【0062】加算器45はシフタ・リミッタ43aから
の出力と、反転入力端から入力されるシフタ・リミッタ
43bからの出力とを加算しウィンドウテーブル35へ
供給するよう設けられ、また、ウィンドウテーブル35
の出力は乗算器46a,46bへ供給されるよう構成さ
れている。乗算器46a,46bは、ウィンドウテーブ
ル35の出力に対して、それぞれ、フェードアウト側回
路のSAW発生器12からの出力、フェードイン側回路
のSAW発生器12からの出力を乗算する。
The adder 45 is provided so as to add the output from the shifter / limiter 43a and the output from the shifter / limiter 43b input from the inverting input terminal and supply the result to the window table 35.
Is configured to be supplied to the multipliers 46a and 46b. The multipliers 46a and 46b multiply the output of the window table 35 by the output from the SAW generator 12 of the fade-out side circuit and the output from the SAW generator 12 of the fade-in side circuit, respectively.

【0063】乗算器46bの後段には、ov型加算器4
7が設けられており、加算器47の反転入力端には乗算
器46bでの乗算結果が、非反転入力端にはフェードイ
ン側回路のSAW発生器12の出力が入力されるよう構
成されている。すなわち、乗算器46aからは作成され
たウィンドウ内のフェードアウト側の波形が、加算器4
7からは当該ウィンドウ外のフェードイン側の波形が出
力されるよう構成されている。さらに、ミキサ48は、
乗算器46aの出力と加算器47の出力とをミキシング
し、最終的なスレーブSAWを生成する。
The ov type adder 4 is provided after the multiplier 46b.
7 is provided so that the multiplication result of the multiplier 46b is input to the inverting input terminal of the adder 47, and the output of the SAW generator 12 of the fade-in side circuit is input to the non-inverting input terminal. There is. That is, the waveform on the fade-out side in the window created from the multiplier 46a is added by the adder 4
7 is configured to output the waveform on the fade-in side outside the window. In addition, the mixer 48
The output of the multiplier 46a and the output of the adder 47 are mixed to generate a final slave SAW.

【0064】このような構成において、fm,fsが入
力され、PW1,wrが入力または設定されると、加算
器13および記憶素子14からなるマスターOSCから
Pmが出力され(図8の※1参照)、このPmがSAW
発生器11、加算器38、乗算器41a、および加算器
44へ供給される。また、加算器37において反転入力
端から入力されるPW1(すなわち−PW1)と−1と
が加算され加算器38,加算器44へ供給される。
In this configuration, when fm and fs are input and PW1 and wr are input or set, Pm is output from the master OSC including the adder 13 and the storage element 14 (see * 1 in FIG. 8). ), This Pm is SAW
It is supplied to the generator 11, the adder 38, the multiplier 41 a, and the adder 44. Further, in the adder 37, PW1 (that is, −PW1) input from the inverting input terminal and −1 are added and supplied to the adder 38 and the adder 44.

【0065】加算器38では、Pmに加算器37の出力
値が加算され、Pmで表される波の位相がXだけ遅れる
(図8※2参照)。本実施形態では、X=π・(1+P
W1)であり、Pmで表される波の位相は、PW1が
0.5であれば1.5π(すなわち75%)だけ遅れ、
−0.5であれば0.5π(すなわち25%)だけ遅れ
る。なお、ここでは、図10および図11に合わせ、−
1<PW1<0であるものとして説明を進める。
In the adder 38, the output value of the adder 37 is added to Pm, and the phase of the wave represented by Pm is delayed by X (see FIG. 8 * 2). In this embodiment, X = π · (1 + P
W1), and the phase of the wave represented by Pm is delayed by 1.5π (that is, 75%) if PW1 is 0.5,
If it is −0.5, it is delayed by 0.5π (that is, 25%). In addition, here, in accordance with FIG. 10 and FIG.
The description will proceed assuming that 1 <PW1 <0.

【0066】加算器38の出力はフェードイン側回路の
除算器19のx入力端に入力され、ここでy入力端に入
力されたPmによって除算された後、乗算器20におい
てfsが乗算される。すなわち、加算器38の出力が正
から負へ折り返るサンプリングポイントにおいては、当
該時点の理想的なPsが求められ、スイッチ17の1側
の端子に供給される。また、リセット検出器21は、加
算器38の出力が正から負へ折り返るサンプリングポイ
ントを検出し、当該時点から次のサンプリングポイント
までスイッチ17を1側に切り換える。
The output of the adder 38 is input to the x input terminal of the divider 19 of the fade-in side circuit, divided by Pm input to the y input terminal thereof, and then multiplied by fs in the multiplier 20. . That is, at the sampling point where the output of the adder 38 turns from positive to negative, the ideal Ps at that time point is obtained and supplied to the 1-side terminal of the switch 17. Further, the reset detector 21 detects a sampling point at which the output of the adder 38 turns from positive to negative, and switches the switch 17 to the 1 side from that time point to the next sampling point.

【0067】したがって、フェードイン側回路のSAW
発生器12からの出力は、図8の※11に示されるよう
に、Pmで表される波の折り返り検出時点から当該波の
周期「T」の(PW1+1)/2[%]だけ遅れてリセ
ットされた波形となる。一方、フェードアウト側回路の
SAW発生器12からの出力は、第1実施形態と同様、
図8の※10に示されるように、Pmで表される波の折
り返り検出時点でリセットされた波形となる。
Therefore, the SAW of the fade-in side circuit
As shown by * 11 in FIG. 8, the output from the generator 12 is delayed by (PW1 + 1) / 2 [%] of the cycle “T” of the wave from the time when the turn-back of the wave represented by Pm is detected. The waveform will be reset. On the other hand, the output from the SAW generator 12 of the fade-out side circuit is the same as in the first embodiment.
As shown by * 10 in FIG. 8, the waveform becomes a reset waveform at the time when the turn-back of the wave represented by Pm is detected.

【0068】また、マスターOSCから乗算器41bに
供給されたPsは、ここでwrを掛けられ、加算器42
aにおいてwrを加算される(ただし、0<wr)。こ
の結果、図8の※4に示されるように、全ての値(振幅
値)が0以上2wr以下となる波形が得られる。加算器
42aの出力はシフタ・リミッタ43aへ供給され、こ
こで、所定ビットだけ左シフトされた後に上限値「1」
でリミットされる(図8※5参照)。
The Ps supplied from the master OSC to the multiplier 41b is multiplied by wr here, and the adder 42 is added.
wr is added in a (where 0 <wr). As a result, as shown by * 4 in FIG. 8, a waveform in which all values (amplitude values) are 0 or more and 2 wr or less is obtained. The output of the adder 42a is supplied to the shifter / limiter 43a, where it is left-shifted by a predetermined number of bits and then has an upper limit value of "1".
Is limited by (See Fig. 8 * 5).

【0069】また、加算器44において、マスターOS
CからのPmに加算器37の出力値が加算され、この加
算結果が乗算器41bへ供給される。すなわち、乗算器
41bには、図8の※3に示されるような波形が供給さ
れることになる。乗算器41b,加算器42b,シフタ
・リミッタ43bは、加算器44からの出力に対して、
乗算器41a,加算器42b,シフタ・リミッタ43b
と同様な処理を行うため、加算器42bおよびシフタ・
リミッタ43bからの出力値で表される波形は、図8の
※6および※7のような波形となる。
In addition, in the adder 44, the master OS
The output value of the adder 37 is added to Pm from C, and the addition result is supplied to the multiplier 41b. That is, the waveform as shown by * 3 in FIG. 8 is supplied to the multiplier 41b. The multiplier 41b, the adder 42b, and the shifter / limiter 43b, with respect to the output from the adder 44,
Multiplier 41a, adder 42b, shifter / limiter 43b
In order to perform the same processing as the above, the adder 42b and the shifter
The waveform represented by the output value from the limiter 43b is a waveform like * 6 and * 7 in FIG.

【0070】次に、加算器45では、シフタ・リミッタ
43aの出力とシフタ・リミッタ43bの出力の反転値
とが加算される。すなわち、※5に示されるような波形
から※7に示されるような波形が減算され、※8に示さ
れるような波形が得られる。加算器45の出力はウィン
ドウテーブル35へ入力され、ウィンドウテーブル35
から輪郭が滑らかなウィンドウを表す値が乗算器46a
および乗算器46bへ供給される(図8※9参照)。
Next, in the adder 45, the output of the shifter / limiter 43a and the inverted value of the output of the shifter / limiter 43b are added. That is, the waveform shown in * 7 is subtracted from the waveform shown in * 5 to obtain the waveform shown in * 8. The output of the adder 45 is input to the window table 35, and the window table 35
From the multiplier 46a is a value representing a window with a smooth contour.
And to the multiplier 46b (see FIG. 8 * 9).

【0071】乗算器46aでは、フェードアウト側回路
のSAW発生器12の出力信号(図8※10参照)とウ
ィンドウテーブル35の出力値とが乗算される。この結
果、乗算器46aからの出力信号は図8の※12に示さ
れるような、ウィンドウ内の部分のみが残った波形とな
る。一方、乗算器46bでは、フェードイン側回路のS
AW発生器12の出力信号(図8※11参照)とウィン
ドウテーブル35の出力値とが乗算される。乗算器46
bでの乗算結果は加算器47の反転入力端へ入力され、
ここで、フェードイン側回路のSAW発生器12の出力
信号が加算される。すなわち、図8の※9に示されるよ
うなウィンドウに入らなかった部分のみが残る(図8※
13参照)。
The multiplier 46a multiplies the output signal of the SAW generator 12 of the fade-out side circuit (see FIG. 8 * 10) by the output value of the window table 35. As a result, the output signal from the multiplier 46a has a waveform in which only the portion within the window remains, as shown by * 12 in FIG. On the other hand, in the multiplier 46b, S of the fade-in side circuit is
The output signal of the AW generator 12 (see FIG. 8 * 11) is multiplied by the output value of the window table 35. Multiplier 46
The multiplication result in b is input to the inverting input terminal of the adder 47,
Here, the output signals of the SAW generator 12 of the fade-in side circuit are added. That is, only the part that did not fit in the window as shown in * 9 of Fig. 8 remains (Fig. 8 *
13).

【0072】乗算器46aからの出力信号と、加算器4
7からの出力信号はミキサ48においてミキシングさ
れ、最終的なスレーブSAWとして出力される。以後、
フェードイン側回路とフェードアウト側回路とが交互に
役目を交代し、交互にクロスフェードを行っていくた
め、エリアジングのない滑らかなスレーブSAWが得ら
れる。
The output signal from the multiplier 46a and the adder 4
The output signal from 7 is mixed in the mixer 48 and output as the final slave SAW. After that,
Since the fade-in side circuit and the fade-out side circuit alternate their roles and alternately perform crossfades, a smooth slave SAW without aliasing can be obtained.

【0073】なお、ミキサ48では、例えば、乗算器4
6aの出力信号から乗算器46bの出力信号を減算した
り(図8※14a参照)、乗算器46aの出力信号と乗
算器46bの出力信号とを加算したり(図8※14b参
照)等、任意のミキシング処理を行うことができる。も
ちろん、ミキシング比を変えるなど、既存の様々なミキ
シング手法を適用可能である。
In the mixer 48, for example, the multiplier 4
The output signal of the multiplier 46b is subtracted from the output signal of 6a (see FIG. 8 * 14a), the output signal of the multiplier 46a and the output signal of the multiplier 46b are added (see FIG. 8 * 14b), etc. Any mixing process can be performed. Of course, various existing mixing methods such as changing the mixing ratio can be applied.

【0074】また、ウィンドウ幅「wr」を大とした場
合、加算器45からの出力値で表される波形は、図9の
※4’に示されるように、急激に立ち上がり立ち下がる
波形となる。この場合、ミキサ48から出力されるスレ
ーブSAWは、図9の※14’に示されるように、クロ
スフェード時点付近でも小刻みな変動を表現可能な波形
となる。逆に、wrを小とすることも可能であり、様々
なスレーブSAWを得ることができる。
Further, when the window width "wr" is made large, the waveform represented by the output value from the adder 45 is a waveform which sharply rises and falls as shown by * 4 'in FIG. . In this case, the slave SAW output from the mixer 48 has a waveform capable of expressing small fluctuations near the crossfade time, as indicated by * 14 'in FIG. On the contrary, it is possible to make wr small, and various slave SAWs can be obtained.

【0075】さらに、パルス幅「PW1」を変えること
により、ウィンドウ波形のデューティ比を変えることが
できる。上述したことから、本実施形態によれば、従来
のアナログシンセサイザでは得られなかった様々な波形
が得られることが分かる。
Furthermore, the duty ratio of the window waveform can be changed by changing the pulse width "PW1". From the above, it is understood that according to the present embodiment, various waveforms that cannot be obtained by the conventional analog synthesizer can be obtained.

【0076】E.第5実施形態 ところで、フィードバックFM方式の波形発生器を用い
た場合、基本的には鋸波しか得られない。ところが、ア
ナログシンセサイザでは、同期させた鋸波をコンパレー
タに通すだけで、同期したパルスやPWM波を簡単に得
ることができる(図14参照)。しかも、しきい値(図
14中th1,th2)を変えるだけで、出力パルスの
デューティ比を容易に変更できる。このことに鑑み、以
下、本発明を用いて同期したパルスやPWM波を得るこ
とができる第5実施形態について説明する。
E. Fifth Embodiment By the way, when a feedback FM type waveform generator is used, basically only a sawtooth wave is obtained. However, in the analog synthesizer, a synchronized pulse or PWM wave can be easily obtained only by passing the synchronized sawtooth wave through the comparator (see FIG. 14). Moreover, the duty ratio of the output pulse can be easily changed only by changing the threshold values (th1, th2 in FIG. 14). In view of this, a fifth embodiment capable of obtaining a synchronized pulse or PWM wave using the present invention will be described below.

【0077】図10は本発明の第5実施形態による電子
楽器の構成を示すブロック図であり、この図に示される
電子楽器は、基本的には、フィードバックFM方式のS
AW発生器を2つ用い、両SAW発生器から位相のズレ
た同一周期の信号を出力させ、これらを加算することに
よって、擬似的に同期したパルスやPWM波を得るとい
うものである。
FIG. 10 is a block diagram showing the arrangement of an electronic musical instrument according to the fifth embodiment of the present invention. The electronic musical instrument shown in this figure is basically an S-type feedback FM system.
By using two AW generators, both SAW generators output signals of the same cycle with a phase shift, and by adding these signals, a pseudo-synchronized pulse or PWM wave is obtained.

【0078】図10において、マスターSAWおよびス
レーブSAWを得るための構成(図中上側)は、図5に
示される構成と同一であるため、その説明を省略する。
なお、パルスを得るために設けられたパルス用信号発生
部GM,GSにおいても、図5と共通する部分には同一
の符号を付し、その説明を省略する。
In FIG. 10, the structure for obtaining the master SAW and the slave SAW (upper side in the drawing) is the same as the structure shown in FIG. 5, and therefore its explanation is omitted.
In the pulse signal generators GM and GS provided for obtaining the pulses, the same parts as those in FIG. 5 are designated by the same reference numerals and the description thereof will be omitted.

【0079】パルス用信号発生部GMにおいて、49は
fmと外部から入力されるパルス幅「PW2」とを乗算
する乗算器である。PW2は、最終的に得られるパルス
のデューティ比に応じた値であり、例えば、スレーブ側
のSAW発生器を使用して発生されるスレーブパルスの
デューティ比を0,50,100%にする場合には0,
0.5,1というように設定される。なお、本実施形態
においては、0≦PW2≦1であり、PW2と上記デュ
ーティ比とは比例関係にあるものとする。
In the pulse signal generator GM, 49 is a multiplier for multiplying fm by the pulse width "PW2" input from the outside. PW2 is a value corresponding to the duty ratio of the pulse finally obtained, and for example, when the duty ratio of the slave pulse generated by using the SAW generator on the slave side is set to 0, 50, 100%. Is 0,
It is set as 0.5, 1. In the present embodiment, 0 ≦ PW2 ≦ 1, and PW2 and the duty ratio are in a proportional relationship.

【0080】また、パルス用信号発生部GMは除算器1
9のx入力端に乗算器49の乗算結果が、y入力端にf
sが入力されるよう構成されている。50は除算器19
のp出力端からの出力を2倍するシフタ、51は反転入
力端に入力される除算器19の出力とPmとを加算する
mo型加算器であり、加算結果を出力する。この際、P
mで表される波に対する、加算器51での演算結果で表
される波の位相のズレ率は、fs/fmに反比例しPW
2に比例したズレ率となる。
The pulse signal generator GM is composed of the divider 1
The multiplication result of the multiplier 49 is applied to the x input terminal of 9 and f is applied to the y input terminal.
s is input. 50 is a divider 19
Is a shifter for doubling the output from the p output terminal, and 51 is a mo type adder for adding the output of the divider 19 input to the inverting input terminal and Pm, and outputs the addition result. At this time, P
The phase shift rate of the wave represented by the calculation result in the adder 51 with respect to the wave represented by m is inversely proportional to fs / fm, and PW
The shift rate is proportional to 2.

【0081】一方、パルス用信号発生部GSにおいて、
記憶素子52、mo型加算器53、およびリセット検出
器21は、図7中のフェードイン側回路における記憶素
子39、加算器40、およびリセット検出器21と同様
に、加算器51の出力値が正から負に折り返ったサンプ
リングポイントを検出し、スイッチ17を1側に切り換
えるよう設けられている。また、パルス用信号発生部G
Sは、加算器18および絶対値生成回路31に加算器5
1からの出力が供給され、かつ除算器19のy入力端に
fsが入力されるよう構成されている。
On the other hand, in the pulse signal generator GS,
The storage element 52, the mo type adder 53, and the reset detector 21 have the same output values as the storage element 39, the adder 40, and the reset detector 21 in the fade-in circuit in FIG. The switch 17 is provided so as to switch the switch 17 to the 1 side by detecting the sampling point that is turned from positive to negative. In addition, the pulse signal generator G
S is the adder 5 in the adder 18 and the absolute value generation circuit 31.
The output from 1 is supplied, and fs is input to the y input terminal of the divider 19.

【0082】また、56,57は増幅器であり、ぞれぞ
れ、スレーブSAW,パルス用信号発生部GSのSAW
発生器12からの出力信号を所定の増幅率(順に、0.
5,−0.5)で増幅する。増幅器56,57の後段に
は加算器59が設けられており、増幅器56,57の出
力信号を加算し、スレーブパルスとして出力する。
Reference numerals 56 and 57 denote amplifiers, which are the slave SAW and the SAW of the pulse signal generator GS, respectively.
The output signal from the generator 12 is converted into a predetermined amplification factor (in order, 0.
5, -0.5). An adder 59 is provided after the amplifiers 56 and 57, adds the output signals of the amplifiers 56 and 57, and outputs as a slave pulse.

【0083】このような構成において、fm,fs,P
W2が入力され、wrが入力あるいは予め設定される
と、マスターSAWおよびスレーブSAW(図11の※
1,※3参照)が出力されるとともに、パルス用信号発
生部GMでは、乗算器49においてfmとPW2が乗算
され、乗算結果が除算器19のx入力端に入力される。
除算器19のy入力端にはfsが入力されているため、
除算器19からfm・PW2/fsが出力され、これが
シフタ50で1ビットだけ左シフトされ、PH(すなわ
ち、2・fm・PW2/fs)が得られる。なお、シフ
タ50により2を掛ける(1ビットだけ左シフトする)
のは、PW2の変動範囲が0〜1であるのに対し、Ps
の変動範囲が−1〜1であり、後段の加算器51での加
算において両者のスケールを同一とするためには除算器
19の出力を2倍する必要があるためである。
In such a configuration, fm, fs, P
When W2 is input and wr is input or preset, master SAW and slave SAW (* in FIG. 11)
1 * 3), the pulse signal generator GM multiplies fm by PW2 in the multiplier 49, and the multiplication result is input to the x input terminal of the divider 19.
Since fs is input to the y input terminal of the divider 19,
The divider 19 outputs fm · PW2 / fs, which is left-shifted by 1 bit in the shifter 50 to obtain PH (that is, 2 · fm · PW2 / fs). It should be noted that the shifter 50 multiplies 2 (shifts left by 1 bit).
Of PW2 has a fluctuation range of 0 to 1, while Ps
This is because the variation range of -1 is -1 to 1 and the output of the divider 19 needs to be doubled in order to make the scales of both the same in the addition by the adder 51 in the subsequent stage.

【0084】シフタ50からの出力は、加算器51の反
転入力端に入力され、Psと加算される。これにより、
図11の※2に示されるような波形を表す値が得られ、
この値が出力される。図11の※2において、Xは最終
的に得られるスレーブパルスのパルス幅であり、このよ
うにXだけ位相がズレることは、PW2がスレーブSA
Wの周期「Ts」に対するXの比として与えられること
から明らかである。
The output from the shifter 50 is input to the inverting input terminal of the adder 51 and added with Ps. This allows
A value representing the waveform as shown in * 2 of FIG. 11 is obtained,
This value is output. In * 2 of FIG. 11, X is the pulse width of the slave pulse finally obtained, and the fact that the phase shifts by X in this way means that PW2 is the slave SA.
It is clear that it is given as the ratio of X to the period "Ts" of W.

【0085】一方、パルス用信号発生部GSでは、パル
ス用信号発生部GMの加算器51で得られた値(図11
※2参照)が単調増加している間、fsから得られるP
sに基づいてパルス用信号発生部GS内のSAW発生器
12からスレーブSAWと一致した信号を出力する。ま
た、パルス用信号発生部GSでは、パルス用信号発生部
GMの加算器51で得られる値が正から負へ折り返るサ
ンプリングポイントを検出し、当該サンプリングポイン
トにおいて理想的なPsを求め、これをパルス用信号発
生部GS内のSAW発生器12および記憶素子16へ供
給する。これらの動作およびパルス用信号発生部GS内
の構成要素31〜36による波形成形動作は、リセット
タイミングを除いて、図5の回路における動作と同一で
あるため、詳細な説明を省略するが、パルス用信号発生
部GSの乗算器36から増幅器57へは、図11の※4
に示されるような波形の信号が供給される。
On the other hand, in the pulse signal generator GS, the value obtained by the adder 51 of the pulse signal generator GM (see FIG. 11).
(See * 2), P obtained from fs while monotonically increasing
Based on s, the SAW generator 12 in the pulse signal generator GS outputs a signal that matches the slave SAW. In addition, the pulse signal generator GS detects a sampling point at which the value obtained by the adder 51 of the pulse signal generator GM returns from positive to negative, finds an ideal Ps at the sampling point, and determines this. The signal is supplied to the SAW generator 12 and the storage element 16 in the pulse signal generator GS. These operations and the waveform shaping operation by the components 31 to 36 in the pulse signal generator GS are the same as the operations in the circuit of FIG. 5 except for the reset timing, and thus detailed description thereof will be omitted. From the multiplier 36 of the use signal generator GS to the amplifier 57, * 4 in FIG.
A signal having a waveform as shown in is supplied.

【0086】よって、増幅器56がスレーブSAWを
0.5倍し、増幅器57がパルス用信号発生部GS内の
乗算器36からの出力信号を−0.5倍し、そして、加
算器59が両者を加算すると、デューティ比がX/T
s、すなわち100・PW2[%]のパルス(スレーブ
パルス)が加算器59から出力される(図11※5参
照)。
Therefore, the amplifier 56 multiplies the slave SAW by 0.5, the amplifier 57 multiplies the output signal from the multiplier 36 in the pulse signal generator GS by -0.5, and the adder 59 outputs both signals. Is added, the duty ratio becomes X / T
A pulse (slave pulse) of s, that is, 100 · PW2 [%] is output from the adder 59 (see FIG. 11 * 5).

【0087】このように、本実施形態によれば、任意の
デューティ比のパルスを発生することができる。こうし
て発生されたパルスは、そのまま音響信号として利用し
てもよいし、FM変調などの信号処理に利用してもよ
い。また、PW2を0〜1の範囲でデューティ比に比例
するよう設定したことにより、出力信号におけるデュー
ティ比を直接的に指定することができる。すなわち、人
間が理解しやすいインタフェースを提供することができ
る。
As described above, according to this embodiment, a pulse having an arbitrary duty ratio can be generated. The pulse thus generated may be used as it is as an acoustic signal or may be used for signal processing such as FM modulation. Further, by setting PW2 in proportion to the duty ratio in the range of 0 to 1, it is possible to directly specify the duty ratio in the output signal. That is, it is possible to provide an interface that is easy for humans to understand.

【0088】なお、上述した各実施形態では、フィード
バックFM方式の波形発生器を用いた例を示したが、ウ
ェーブテーブル方式の波形発生器を用いたり、帯域制限
した波形をピッチ毎に切り換える手法を採用する等、他
の様々な態様が考えられる。また、第4実施形態におけ
るPW1と第5実施形態におけるPW2は、固定値に限
定されるものではなく、LFOやEG、あるいはこれら
を組み合わせたもので変調した値でもよい。もちろん、
各パラメータは−1〜1、あるいは0〜1である必要は
なく、回路構成に応じて任意の体系および範囲のパラメ
ータを採用可能であることは言うまでもない。また、上
述した実施形態では、本発明を電子楽器に適用した例を
示したが、本発明は、これに限定されるものではなく、
楽音発生機能を併せ持つ各種電子機器(パソコン、ゲー
ム装置、カラオケ装置など)に適用可能である。
In each of the above-described embodiments, an example using a feedback FM type waveform generator is shown, but a method using a wavetable type waveform generator or switching the band-limited waveform for each pitch is also applicable. Various other modes, such as adoption, are possible. Further, PW1 in the fourth embodiment and PW2 in the fifth embodiment are not limited to fixed values, and may be values modulated by LFO, EG, or a combination thereof. of course,
It is needless to say that each parameter does not have to be -1 to 1 or 0-1 and that parameters of any system and range can be adopted according to the circuit configuration. Further, in the above-described embodiment, an example in which the present invention is applied to an electronic musical instrument is shown, but the present invention is not limited to this,
It can be applied to various electronic devices (personal computers, game devices, karaoke devices, etc.) that also have a musical sound generation function.

【0089】[0089]

【発明の効果】以上説明したように、本発明によれば、
マスター側基本波形発生部およびスレーブ側基本波形発
生部の各々の発振器を確実に同期させることができる。
よって、各波形発生部からの出力信号は正確に同期した
ものとなる。
As described above, according to the present invention,
Master side basic waveform generator and slave side basic waveform generator
It is possible to reliably synchronize the oscillators of the raw parts .
Therefore, the output signals from the waveform generators are accurately synchronized.

【図面の簡単な説明】[Brief description of drawings]

【図1】 (a)は本発明の第1実施形態による電子楽
器の構成、(b)は同電子楽器に包含されるSAW発生
部の構成を示すブロック図である。
1A is a block diagram showing a configuration of an electronic musical instrument according to a first embodiment of the present invention, and FIG. 1B is a block diagram showing a configuration of a SAW generation unit included in the electronic musical instrument.

【図2】 各情報の理想的な推移を、サンプリング間隔
を極めて長く設定したサンプリング時間軸に対応付けて
示す図である。
FIG. 2 is a diagram showing an ideal transition of each information in association with a sampling time axis in which a sampling interval is set to be extremely long.

【図3】 本発明の第2実施形態による電子楽器の構成
を示すブロック図である。
FIG. 3 is a block diagram showing a configuration of an electronic musical instrument according to a second embodiment of the present invention.

【図4】 同電子楽器の変形例の構成を示すブロック図
である。
FIG. 4 is a block diagram showing a configuration of a modified example of the electronic musical instrument.

【図5】 本発明の第3実施形態による電子楽器の構成
を示すブロック図である。
FIG. 5 is a block diagram showing a configuration of an electronic musical instrument according to a third embodiment of the present invention.

【図6】 同電子楽器の各部で得られる波形を示す図で
ある。
FIG. 6 is a diagram showing waveforms obtained in each unit of the electronic musical instrument.

【図7】 本発明の第4実施形態による電子楽器の構成
を示すブロック図である。
FIG. 7 is a block diagram showing a configuration of an electronic musical instrument according to a fourth embodiment of the present invention.

【図8】 同電子楽器の各部で得られる波形を示す図で
ある。
FIG. 8 is a diagram showing waveforms obtained in each unit of the electronic musical instrument.

【図9】 同電子楽器においてwrを大とした場合に得
られる波形を示す図である。
FIG. 9 is a diagram showing a waveform obtained when the electronic musical instrument has a large wr.

【図10】 本発明の第5実施形態による電子楽器の構
成を示すブロック図である。
FIG. 10 is a block diagram showing a configuration of an electronic musical instrument according to a fifth embodiment of the present invention.

【図11】 同電子楽器の各部で得られる波形を示す図
である。
FIG. 11 is a diagram showing waveforms obtained at various parts of the electronic musical instrument.

【図12】 アナログシンセサイザにおける発振器同期
機能をその原理に基づいて単純にディジタル回路化して
なる電子楽器の概略構成を示すブロック図である。
FIG. 12 is a block diagram showing a schematic configuration of an electronic musical instrument in which an oscillator synchronizing function in an analog synthesizer is simply made into a digital circuit based on its principle.

【図13】 同電子楽器におけるジッタの発生理由を説
明するための図である。
FIG. 13 is a diagram for explaining the reason for the occurrence of jitter in the electronic musical instrument.

【図14】 アナログシンセサイザにおいて、同期した
パルスを得る方法を説明するための図である。
FIG. 14 is a diagram for explaining a method of obtaining synchronized pulses in an analog synthesizer.

【符号の説明】[Explanation of symbols]

11…SAW発生器、12…SAW発生器、13…加算
器、14…記憶素子、15…加算器、16…記憶素子、
17…スイッチ、18…加算器、19…除算器、20…
乗算器、21…リセット検出器。
11 ... SAW generator, 12 ... SAW generator, 13 ... Adder, 14 ... Storage element, 15 ... Adder, 16 ... Storage element,
17 ... Switch, 18 ... Adder, 19 ... Divider, 20 ...
Multiplier, 21 ... Reset detector.

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G10H 7/00 - 7/12 ─────────────────────────────────────────────────── ─── Continuation of front page (58) Fields surveyed (Int.Cl. 7 , DB name) G10H 7/ 00-7/12

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 マスター側基本周波数情報の累算を繰り
返すとともに、累算値が上限値を越えたときにはその上
限値からの超過分を累算値とし、前記マスター側基本周
波数情報の累算値を表すマスター側位相情報を出力する
マスター側発振器と、該マスター側位相情報に応じた信
号を発生するマスター側波形発生部とからなるマスター
側基本波形発生部と、スレーブ側基本周波数情報の累算を繰り返すとともに、
累算値が上限値を越えたときにはその上限値からの超過
分を累算値とし、前記スレーブ側基本周波数情報の累算
値を表す スレーブ側位相情報を出力するスレーブ側発振
器と、該スレーブ側位相情報に応じた信号を発生するス
レーブ側波形発生部とからなるスレーブ側基本波形発生
部と、 前記マスター側位相情報が前記上限値を越えたことを検
出したとき、その時点における前記マスター側位相情報
に基づいて前記スレーブ側位相情報の初期値を求め、該
初期値を前記スレーブ側基本周波数情報の累算値として
前記スレーブ側発振器に設定する初期値設定手段とを具
備することを特徴とする楽音発生装置。
1. The master side fundamental frequency information is accumulated.
When returning, when the accumulated value exceeds the upper limit,
The excess from the limit value is used as the cumulative value
A master side basic waveform generating section including a master side oscillator that outputs master side phase information that represents the accumulated value of wave number information , and a master side waveform generating section that generates a signal according to the master side phase information, and a slave side While repeating the accumulation of basic frequency information,
When the accumulated value exceeds the upper limit value, it exceeds the upper limit value.
Minutes are used as the accumulated value and the slave side fundamental frequency information is accumulated.
A slave oscillator for outputting a slave phase information representing the value, the slave and the slave-side basic waveform generator comprising a slave waveform generator for generating a signal corresponding to the phase information, the master-side phase information the Check that the upper limit has been exceeded
When issued, obtains the initial value of the slave phase information based on the master-side phase information at that time, the <br/> the slave oscillator initial value as the accumulated value of the slave side fundamental frequency information A musical tone generating apparatus, comprising: an initial value setting means for setting.
【請求項2】 マスター側基本周波数情報の累算を繰り
返すとともに、累算値が上限値を越えたときにはその上
限値からの超過分を累算値とし、前記マスター側基本周
波数情報の累算値を表すマスター側位相情報を出力する
マスター側発振器と、該マスター側位相情報に応じた信
号を発生するマスター側波形発生部とからなるマスター
側基本波形発生部と、スレーブ側基本周波数情報の累算を繰り返すとともに、
累算値が上限値に達したときにはその上限値からの超過
分を累算値とし、前記スレーブ側基本周波数情報の累算
値を表す スレーブ側位相情報を出力するスレーブ側発振
器と、該スレーブ側位相情報に応じた信号を発生するス
レーブ側波形発生部とからなるスレーブ側基本波形発生
部と、 前記マスター側位相情報が前記上限値を越えたことを検
出したとき、その時点における前記マスター側位相情報
と前記マスター側発振器の発振周波数と前記スレーブ側
発振器の発振周波数とに基づいて前記スレーブ側位相情
報の初期値を求め、該初期値を前記スレーブ側基本周波
数情報の累算値として前記スレーブ側発振器に設定する
初期値設定手段とを具備することを特徴とする楽音発生
装置。
2. The master side fundamental frequency information is accumulated.
When returning, when the accumulated value exceeds the upper limit,
The excess from the limit value is used as the cumulative value
A master side basic waveform generating section including a master side oscillator that outputs master side phase information that represents the accumulated value of wave number information , and a master side waveform generating section that generates a signal according to the master side phase information, and a slave side While repeating the accumulation of basic frequency information,
Exceeding the upper limit when the accumulated value reaches the upper limit
Minutes are used as the accumulated value and the slave side fundamental frequency information is accumulated.
A slave-side oscillator that outputs slave-side phase information that represents a value, and a slave-side basic waveform generator that includes a slave-side waveform generator that generates a signal according to the slave-side phase information, and the master-side phase information is Check that the upper limit has been exceeded
When output, the initial value of the slave side phase information is obtained based on the master side phase information, the oscillation frequency of the master side oscillator, and the oscillation frequency of the slave side oscillator at that time, and the initial value is set to the slave side. Fundamental frequency
An initial value setting means for setting the slave side oscillator as an accumulated value of number information, the musical tone generating apparatus.
【請求項3】 前記スレーブ側波形発生部から出力され
信号の瞬時値の変動を前記スレーブ側位相情報の初期
値の設定が行われる時点付近において抑制することを特
徴とする請求項1または2記載の楽音発生装置。
3. The method according to claim 1, wherein the fluctuation of the instantaneous value of the signal output from the slave side waveform generator is suppressed near the time when the initial value of the slave side phase information is set. The musical tone generator described.
【請求項4】 前記マスター側位相情報に基づいて、前
記スレーブ側位相情報の初期値の設定時付近に相当する
部分のが他の部分のよりも小さい窓情報を生成し、
前記スレーブ側波形発生部から出力される信号に該窓情
報を掛けることを特徴とする請求項1または2記載の楽
音発生装置。
4. Based on the master side phase information, the value of a portion corresponding to the vicinity when setting the initial value of the slave phase information to generate a small window information than the value of the other portions,
3. The musical tone generating apparatus according to claim 1, wherein the window information is applied to a signal output from the slave side waveform generating section.
【請求項5】 前記スレーブ側基本波形発生部を2系統
有するとともに、前記2系統のスレーブ側基本波形発生
部の各出力信号を混合してパルスを出力するミキサを有
し、 前記マスター側基本波形発生部は、前記マスタ側周波数
情報の前記スレーブ側周波数情報に対する比と、前記ミ
キサから得るべきパルスのデューティ比との積に比例し
た位相差だけ相互に位相がずれた2系統のマスター側位
相情報を出力し、 前記初期値設定手段は、前記2系統のマスター側位相情
報の一方が前記上限値を通過したことを検出したとき
に、前記2系統のスレーブ側基本波形発生部のうち一方
のもののスレーブ側発振器に対する初期値の設定を行
い、前記2系統のマスター側位相情報の他方が前記上限
値を通過したことを検出したときに、前記2系統のスレ
ーブ側基本波形発生部のうち他方のもののスレーブ側発
振器に対する初期値の設定を行い、 前記ミキサは、前記2系統のスレーブ側基本波形発生部
の各々のスレーブ側発振器に対して初期値の設定が行わ
れるときに、各スレーブ側発振器から出力される信号を
クロスフェードして前記パルスを出力する ことを特徴と
する請求項1または2に記載の楽音発生装置。
5. The slave side basic waveform generating section has two systems, and the slave side basic waveform generation of the two systems.
With a mixer that mixes the output signals of the
However, the master side basic waveform generating unit is the master side frequency
The ratio of the information to the frequency information on the slave side,
Proportional to the product of the duty ratio of the pulse to be obtained from the mixer
The two master positions that are out of phase with each other by the phase difference
The phase information is output, and the initial value setting means outputs the phase information on the master side of the two systems.
When it is detected that one of the reports has passed the upper limit
One of the two slave side basic waveform generators
Set the initial value for the slave side oscillator of
The other side of the phase information on the master side of the two systems is the upper limit.
When it is detected that the value has passed,
From the slave side of the other one of the basic waveform generators on the slave side
An initial value is set for a shaker, and the mixer is a slave-side basic waveform generator of the two systems.
The initial value is set for each slave oscillator of
The signal output from each slave oscillator
It is characterized in that it cross-fades and outputs the pulse.
The musical sound generating device according to claim 1 or 2.
【請求項6】 前記マスター側基本周波数情報の対数を
指数変換して前記マ スター側基本周波数情報を生成する
指数テーブルと、前記スレーブ側基本周波数情報の対数
を指数変換して前記スレーブ側基本周波数情報を生成す
る指数テーブルとを具備し、 前記初期値設定手段は、前記マスター側基本周波数情報
の対数と前記スレーブ側基本周波数情報の対数とを用い
た演算により、前記スレーブ側位相情報の初期値を求め
ことを特徴とする請求項2記載の楽音発生装置。
6. A logarithm of the master side fundamental frequency information
And exponential conversion to produce the master side fundamental frequency information
Logarithm of the index table and the basic frequency information on the slave side
To generate the slave side fundamental frequency information
And an index table for setting the master side fundamental frequency information.
And the logarithm of the slave side fundamental frequency information are used.
Calculate the initial value of the slave side phase information
Musical tone generating apparatus according to claim 2, wherein the that.
【請求項7】 前記スレーブ側基本波形発生部のスレー
ブ側波形発生部の出力信号の信号値の時間的変化の傾き
が負であるときに、前記スレーブ側基本波形発生部のス
レーブ側発振器に対して前記スレーブ側位相情報の初期
値が設定されるように構成した ことを特徴とする請求項
1または2記載の楽音発生装置。
7. A slave of the slave side basic waveform generating section.
Slope of the change over time in the signal value of the output signal from the waveform generator
Is negative, the slave side basic waveform generator
Initialization of the slave side phase information for the Rabe side oscillator
Claims, characterized in that the value was configured to be set
The musical sound generating device described in 1 or 2.
【請求項8】 マスター側基本周波数情報の累算を繰り
返すとともに、累算値が上限値に達したときにはその上
限値からの超過分を累算値とし、前記マスター側基本周
波数情報の累算値を表すマスター側位相情報を出力する
マスター側発振器と、該マスター側位相情報に応じた信
号を発生するマスター側波形発生部とからなるマスター
側基本波形発生部と、 スレーブ側基本周波数情報の累算を繰り返すとともに、
累算値が上限値を越えたときにはその上限値からの超過
分を累算値とし、前記スレーブ側基本周波数情報の累算
値を表すスレーブ側位相情報を出力するスレーブ側発振
器と、該スレーブ側位相情報に応じた信号を発生するス
レーブ側波形発生部とからなるスレーブ側基本波形発生
部とを具備する楽音発生装置における楽音発生方法であ
って、 前記マスター側位相情報が前記上限値を越えたことを検
出したとき、その時点における前記マスター側位相情報
に基づいて前記スレーブ側位相情報の初期値を求め、該
初期値を前記スレーブ側基本周波数情報の累算値として
前記スレーブ側発振器に設定する ことを特徴とする楽音
発生方法。
8. The accumulation of basic frequency information on the master side is repeated.
When it returns, when the accumulated value reaches the upper limit,
The excess from the limit value is used as the cumulative value
Outputs phase information on the master side that indicates the cumulative value of wave number information
Master side oscillator and signal corresponding to the master side phase information
Master consisting of a master side waveform generator that generates a signal
Side basic waveform generator and repeat the accumulation of slave side basic frequency information,
When the accumulated value exceeds the upper limit value, it exceeds the upper limit value.
Minutes are used as the accumulated value and the slave side fundamental frequency information is accumulated.
Oscillation on the slave side that outputs phase information on the slave side that indicates the value
And a stage for generating a signal according to the phase information on the slave side.
Basic waveform generation on slave side consisting of waveform generation section on rave side
And a musical tone generating method in a musical tone generating device including a section.
It, validates that the master phase information exceeds the upper limit value
When issued, the master side phase information at that time
The initial value of the slave side phase information based on
The initial value as the accumulated value of the basic frequency information on the slave side
Musical sound characterized by setting to the slave side oscillator
Method of occurrence.
JP00499997A 1997-01-14 1997-01-14 Music sound generating apparatus and music sound generating method Expired - Fee Related JP3399272B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00499997A JP3399272B2 (en) 1997-01-14 1997-01-14 Music sound generating apparatus and music sound generating method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00499997A JP3399272B2 (en) 1997-01-14 1997-01-14 Music sound generating apparatus and music sound generating method

Publications (2)

Publication Number Publication Date
JPH10198378A JPH10198378A (en) 1998-07-31
JP3399272B2 true JP3399272B2 (en) 2003-04-21

Family

ID=11599296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00499997A Expired - Fee Related JP3399272B2 (en) 1997-01-14 1997-01-14 Music sound generating apparatus and music sound generating method

Country Status (1)

Country Link
JP (1) JP3399272B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589272B2 (en) 2005-01-03 2009-09-15 Korg, Inc. Bandlimited digital synthesis of analog waveforms

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4614131B2 (en) * 2005-09-14 2011-01-19 カシオ計算機株式会社 Waveform generator and waveform generation program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589272B2 (en) 2005-01-03 2009-09-15 Korg, Inc. Bandlimited digital synthesis of analog waveforms

Also Published As

Publication number Publication date
JPH10198378A (en) 1998-07-31

Similar Documents

Publication Publication Date Title
US9824673B2 (en) Apparatus for tracking the fundamental frequency of a signal with harmonic components stronger than the fundamental
JP2005198296A (en) Multi-stage numeric counter oscillator
JPH07140983A (en) Musical sound generator
JPH05165480A (en) Waveform generator
WO1993019457A1 (en) Electronic musical instrument using fm sound generation with delayed modulation effect
JP3399272B2 (en) Music sound generating apparatus and music sound generating method
JPS6047598B2 (en) Pulse modulation system in digital musical tone synthesizer
JP4549967B2 (en) DIGITAL SIGNAL GENERATION METHOD, DEVICE USING THE METHOD, PROGRAM, AND RECORDING MEDIUM
JP4095206B2 (en) Waveform generating method and apparatus
JP3715069B2 (en) Music signal synthesis method and apparatus, and recording medium
JP3082653B2 (en) Waveform generator
JP3844214B2 (en) Modulation waveform generator
JP4179243B2 (en) Waveform generator and program
JP2643717B2 (en) Music synthesizer
JP3765670B2 (en) Music signal generator
JP3758664B2 (en) Musical sound signal generator
JP3274503B2 (en) Music processing equipment
JP2683975B2 (en) Tone generator
JP2000352981A (en) Musical sound waveform signal generator
JP3799896B2 (en) Waveform generating method, recording medium, and waveform generating apparatus
JP3539164B2 (en) Waveform generator
US6806413B1 (en) Oscillator providing waveform having dynamically continuously variable waveshape
JP2001175264A (en) Musical sound signal synthesizer
JPH09260951A (en) Frequency synthesis circuit
JPH04372997A (en) Musical sound signal wave-form synthesizer

Legal Events

Date Code Title Description
S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313532

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080221

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090221

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090221

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100221

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110221

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120221

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees