JP3394003B2 - Driving method of plasma display panel - Google Patents

Driving method of plasma display panel

Info

Publication number
JP3394003B2
JP3394003B2 JP5933999A JP5933999A JP3394003B2 JP 3394003 B2 JP3394003 B2 JP 3394003B2 JP 5933999 A JP5933999 A JP 5933999A JP 5933999 A JP5933999 A JP 5933999A JP 3394003 B2 JP3394003 B2 JP 3394003B2
Authority
JP
Japan
Prior art keywords
sustain
scan
plasma display
pulse
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5933999A
Other languages
Japanese (ja)
Other versions
JP2000259119A (en
Inventor
邦啓 美馬
邦夫 関本
克己 足達
功 川原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP5933999A priority Critical patent/JP3394003B2/en
Publication of JP2000259119A publication Critical patent/JP2000259119A/en
Application granted granted Critical
Publication of JP3394003B2 publication Critical patent/JP3394003B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、プラズマディスプ
レイパネルに高品質な映像を表示させるためのプラズマ
ディスプレイパネルの駆動方法に関する。 【0002】 【従来の技術】現在フラットディスプレイデバイスとし
てプラズマディスプレイパネルが注目され、映像を高画
質に表示するプラズマディスプレイ駆動方法の開発が進
められている。図9はプラズマディスプレイパネルの上
部38および下部39にデータ電極を分割して配置した
デュアルスキャン駆動方式の場合のプラズマディスプレ
イパネルとデータ側駆動部,スキャン側駆動部およびサ
ステイン側駆動部の接続を示した図である。 【0003】プラズマディスプレイパネルの上部に配置
された複数本のデータ側電極30に上部データ側駆動部
34を接続し、同パネルの下部に前記データ側電極31
に配置された複数本のデータ側電極31に下部データ側
駆動部35を接続し、垂直に交差するn本(nは偶数)
のスキャン側電極32にスキャン側駆動部36を接続
し、スキャン側電極32に平行に配置されたn本のサス
テイン側電極33にサステイン側駆動部37を接続す
る。 【0004】図8は交流放電型プラズマディスプレイパ
ネルのセル構造の概略図である。図8のように前面板4
0の表面にはスキャン側電極32,サステイン側電極3
3,誘電体41および保護膜42が配置され、背面板4
4の表面にはデータ側電極 31,誘電体45,セル隔
壁43および蛍光体46が配置されている。またセル内
の空間には発光放電させる気体47が封入されている。 【0005】プラズマディスプレイパネルでは1フレー
ムの映像を複数のサブフィールド(以下、「S.F.」と
記載する。)に分割することによって階調表現をする方
式が用いられている。そして、交流放電型では一般的に
セル中の気体の放電を制御するために1S.F.を更に
4つの期間に分割する。この4つの期間について図7を
使用して説明する。 【0006】図7は、1S.F.中の従来の交流放電型
プラズマディスプレイの駆動波形である。セットアップ
期間1では放電が生じやすくするためにプラズマディス
プレイパネル内の全セルに均一的に壁電荷を蓄積させ
る。アドレス期間2では点灯させるセルの書き込み放電
を行う。サステイン期間3では前記アドレス期間2で書
き込まれたセルを点灯させその点灯を維持させる。イレ
ース期間4では壁電荷を消去させることによってセルの
点灯を停止させる。同図において、5は最終走査パル
ス、6は第1サステインパルス、7はサステイン側電極
印加電圧波形、8はn本(nは偶数)の走査ラインを持
つプラズマディスプレイパネル上部から1本目およびn
/2+1本目のスキャン側電極印加電圧波形、9は同パ
ネル上部から2本目およびn/2+2本目のスキャン側
電極印加電圧波形、10は同パネル上部からn/2本目
およびn本目のスキャン側電極印加電圧波形を表してい
る。 【0007】図10を使ってこの4つの期間について詳
しく述べる。ここではプラズマディスプレイパネルの下
部のセルを例にとって述べるが同パネル上部においても
同様のことが言える。図10は、セル内の放電を説明す
るためのセル断面図である。セットアップ期間1ではス
キャン側電極32にデータ側電極31および前記サステ
イン側電極33に比べ高い電圧を印加しセル内の気体4
7を放電させる(同図中a)。それによって発生した電
荷はデータ側電極31,スキャン側電極32およびサス
テイン側電極33間の電位差を打ち消すようにセルの壁
面に蓄積されるので、スキャン側電極32付近の保護膜
表面51には負の電荷が壁電荷として蓄積され、またデ
ータ側電極31付近の蛍光体層表面50およびサステイ
ン側電極33付近の保護膜表面52には正の電荷が壁電
荷として蓄積される。この壁電荷によりスキャン側電極
−データ側電極間には壁電位V1がスキャン側電極−サ
ステイン側電極間には壁電位V2が生じる(同図中
b)。 【0008】アドレス期間2ではセルを点灯させる場合
にはスキャン側電極32にデータ側電極31およびサス
テイン側電極33に比べ低い電圧を印加させることによ
り、つまりスキャン側電極−データ電極間には壁電位V
1と同方向に電圧を印加させるとともにスキャン側電極
−サステイン側電極間には壁電位V2と同方向に電圧を
印加させることにより書き込み放電を生じさせる(同図
中c)。これにより蛍光体層表面50、保護層表面52
には負の電荷が蓄積されスキャン側電極32付近の保護
層表面51には正の電荷が壁電荷として蓄積される(同
図中d)。これによりサステイン−スキャン側電極間に
は壁電位V3が生じる(同図中e)。 【0009】サステイン期間3ではスキャン側電極32
にサステイン側電極33に比べ高い電圧を印加させるこ
とにより、つまりサステイン側電極−スキャン側電極間
に壁電位V3と同方向に電圧を印加させることにより維
持放電を生じさせる(同図中fおよびg)。これにより
セル点灯を開始させることができる。そして、サステイ
ン側電極−スキャン側電極交互に極性が入れ替わるよう
にパルスを印加することにより断続的にパルス発光させ
ることができる。 【0010】 【発明が解決しようとする課題】ところで、セルピッチ
の大きいプラズマディスプレイパネルを点灯する場合で
は問題にならなかったが、セルピッチの細かい高精細な
プラズマディスプレイパネルを点灯させる場合、同パネ
ル上下部及び中央付近のセルに点灯障害が発生する。特
に同パネルの中央付近での点灯障害はディスプレイ装置
としては重大な課題となる。以下、その課題について説
明する。 【0011】点灯障害はプラズマディスプレイパネルの
セルサイズや駆動条件等によって異なり大きく以下の3
つに分類することができる。第1の点灯障害は図9中の
パネル上部38およびパネル下部39の下部に点灯不良
が帯状に発生するものである(以下、「帯状点灯障害」と
称する。)。この原因を本発明者らが探求したところ、
サステイン期間の初期のパルス印加時に過大な放電が生
じることにより壁電荷に異常をきたし維持放電が持続し
ないことにあり、更に、過大な放電は書き込み放電によ
ってセル内の気体が励起状態となっているところにサス
テインパルスを印加させることにより生じることが分か
った。 【0012】第2の点灯障害は図9中のパネル上部38
およびパネル下部39の下部に輝線が生じるものである
(以下、「過放電点灯障害」と称する。)。これはパネル
上部38およびパネル下部39の上部のセルの壁電荷に
比べパネル上部38およびパネル下部39の最下部のセ
ルの壁電荷が多く蓄積されるために生じる。このことを
図11を使って詳述する。図11はプラズマディスプレ
イパネル中央部のパネルの概略図である。上部データ側
電極30,下部データ側電極31,スキャン側電極3
2,サステイン側電極33およびセル隔壁43を同パネ
ル表面板から見た図となっている。図中アドレス方向に
従って順次書き込み放電が行われるため、あるセルで書
き込み放電が生じた後に同セル下部のセルに書き込みが
行われることによって、書き込み放電時の電荷の一部が
下部のセルへ順次移動する。しかし、図中上部パネル最
終走査ライン中のセルでは書き込み放電後同セルの下部
のセルでは書き込みが行われないため書き込み放電が生
じた後の余剰電荷が壁電荷として蓄積される。これによ
り図10中の壁電位V3が大きくなり、他のセルに比べ
低い電圧をサステイン電極−スキャン電極間に印加する
事で維持放電が発生し、表示映像上では輝線として現れ
る。 【0013】第3の点灯障害は図9中のパネル上部38
およびパネル下部39の上部のセルでは書き込み不良と
なる確率が他のセルに比べ高く、パネル中央付近で点灯
不良が生じる点灯障害である(以下、「書き込み不良点
灯障害」と称する。)。パネル上部38およびパネル下
部39の上部のセルではアドレス期間の一番最初に放電
がなされるので励起された気体が少ないため書き込み放
電が生じにくく、書き込み不良となる確率が他のセルに
比べ高くなることが原因である。 【0014】本発明は、かかる従来の課題を克服するた
めになされたもので、維持放電直前の前記気体中の電荷
量を調節すると共に書き込み放電の強度を調節すること
により高品質の映像を表示させるためのプラズマディス
プレイパネルの駆動方法を提供することを目的とする。 【0015】 【課題を解決するための手段】以上のような課題を解決
するために以下の方法を用いた。第1の点灯障害である
帯状点灯障害を抑えるために、最終走査パルスと第1サ
ステインパルスとの間にセル内の気体中の電荷を消滅さ
せるための期間を設ける。 【0016】第2の点灯障害である過放電点灯障害を抑
えるために、最終走査パルス印加時に他の走査パルス印
加時に比べサステイン電極印加電圧を減少させる。又
は、最終走査パルス印加時に他の走査パルス印加時に比
べ最終走査パルスのパルス幅を短縮する。第3の点灯障
害である書き込み不良点灯障害を抑えるために、パネル
上部及びパネル下部の1本目の走査ライン中のセルの書
き込み時に他のセルの書き込み時に比べサステイン電極
印加電圧を増加させる。 【0017】これらの方法を用いることによりセル内の
放電が安定に行われ高品質の映像を表示させることが可
能となる。 【0018】 【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照しながら説明する。 (実施の形態1)図1は本発明の実施の形態1に係るデ
ュアルスキャン方式によるプラズマディスプレイパネル
の駆動方法を示したものである。同図において、図7と
同様に1はセットアップ期間、2はアドレス期間、3は
サステイン期間、4はイレース期間、5は最終走査パル
ス、6は第1サステインパルス、7はサステイン側電極
印加電圧波形、8はn本(nは偶数)の走査ラインを持
つプラズマディスプレイパネル上部から1本目およびn
/2+1本目のスキャン側電極印加電圧波形、9は同パ
ネル上部から2本目およびn/2+2本目のスキャン側
電極印加電圧波形、10は同パネル上部からn/2本目
およびn本目のスキャン側電極印加電圧波形を表し、2
0は最終走査パルスから第1サステインパルスまでの時
間を表している。なお、図1で、電圧波形において図面
上方が高電位、図面下方が低電位を表す。また、アドレ
ス期間において実際に壁電荷が形成されるセルは、書き
込み信号パルスが印加されたデータ側電極と走査パルス
が印加されたスキャン側電極とが交差して構成されるセ
ルである。 【0019】ここで、第1の点灯障害の原因について説
明すると、書き込み放電によって生じた電荷がセルに封
入された気体が励起状態になっているところに、サステ
イン期間における最初のパルスである第1サステインパ
ルス6を印加させると過大な維持放電が生じ壁電荷が過
分に蓄積される。その後、第1サステインパルスの立ち
下がり時に壁電荷を放出して放電が生じ、次のサステイ
ンパルスが印加されたときの放電が弱まり維持放電を持
続させることができない。そのため帯状点灯障害が発生
する。 【0020】そこで、本実施形態では、この第1の点灯
障害の要因である書き込み放電による影響を回避するた
めに、最終走査パルス5を印加してから、書き込み放電
によって生じた前記気体の励起状態が時間を経て安定状
態になった後に、つまり、時間20を経過した後、第1
サステインパルス6を印加させることとし、これによっ
て過大な維持放電を抑える。ここで、時間20は、図1
に示すように最終走査パルス5の後縁5aから第1サス
テインパルス6の前縁6aまでの時間を指す。 【0021】この時間20は、少なくとも気体が励起状
態から安定状態になるまでの時間であれば、それを超え
る時間であっても構わないが、あまり長くすると、サス
テイン期間3が短くなり、印加するサステインパルス数
を減少させなければならなくなり輝度が低下するので、
サステイン期間が圧縮されることで輝度が低下しない程
度の時間であることが望ましい。 【0022】セル中の気体が励起状態から安定状態への
移行する時間は当該気体の種類および組成によって異な
るが、最終走査パルス5から第1サステインパルス6ま
での時間20を20μsから80μsにする事によって
帯状点灯障害を防ぐことができることを、発明者らは実
験的に確認した。気体が励起状態から安定状態に移行す
る期間は、次のようにして測定することができる。 【0023】スキャン側電極、サステイン側電極、デー
タ側電極それぞれに図2に示すようなパルスを印加する
ことによって測定する。すなわち、スキャン・サステイ
ン側電極に交互にパルスP1をT1の期間、印加させる
ことによってセル内の気体を放電させパネルを点灯させ
る。その後、T2の期間を経てデータ側電極に前記パル
スP1よりも細い時間幅のパルス(消去パルス)P2を
印加させる。その時に放電が生じるが、徐々にT2を長
くしてゆき、放電が生じないT2を測定する。これはセ
ル内の気体が励起状態にあれば前記消去パルスP2によ
って放電が生じるが、気体が安定状態になっていれば放
電が生じないことを利用したものである。このようにし
て決定される期間T2が気体が励起状態から安定状態に
移行する期間である。 【0024】なお、従来、最終走査パルス5が印加され
てから第1サステインパルスが印加されるまでの期間は
10μs程度であったと考えられる。以下述べる実施の
形態2、及び実施の形態3は、前述した第2の点灯障害
を解消するため創案されたプラズマディスプレイパネル
の駆動方法である。即ち、パネル上部、パネル下部の最
終ラインに余剰電荷が蓄積しないようにすることで、過
放電点灯障害を解消する手法の一例である。 【0025】第2の点灯障害である過放電点灯障害は、
n/2本目およびn本目の走査ライン中のセルは他の走
査ラインに比べ壁電荷が多く蓄積されるために生じる。
これは、1本目およびn/2+1本目の走査ラインから
書き込みを始め、n/2本目およびn本目の走査ライン
まで順次書き込みを行うために、最後に書き込みが行わ
れるn/2本目およびn本目の走査ラインは書き込み放
電された後の余剰電荷が壁電荷として蓄積されることに
よる。 【0026】パネル上部、パネル下部の最終ラインに余
剰電荷が蓄積しないようにするには、具体的に以下実施
形態2、実施形態3のようにして行う。 (実施の形態2)図3は本発明の実施の形態2における
プラズマディスプレイパネルの駆動方法を示したもので
あり、同図において、図1と同じ番号は同じ要素を表し
ている。図3において、21はスキャン側電極に最終走
査パルスが印加された時にサステイン電極印加電圧を低
下させることを示す。 【0027】上述のように最後に書き込みが行われるn
/2本目およびn本目の走査ラインは書き込み放電され
た後の余剰電荷が壁電荷として蓄積される。そのため他
の走査ラインと同じ条件で印加するとサステイン期間で
他のセルよりも低い電圧で維持放電が始まる。よって、
本実施形態では第2の点灯障害である過放電点灯障害を
抑えるために、図3中の21のように最後に書き込まれ
る走査ラインではサステイン電極−スキャン電極間に印
加する電圧を下げることとした。これにより書き込み放
電後にスキャン側電極−サステイン側電極間の電位差を
打ち消すようにセルの壁面に蓄積される電荷量を減少さ
せることで壁電荷量を調節することができる。そして、
アドレス期間終了時のセルの壁電荷を一様にし、映像を
高品質に表示させることができる。 【0028】(実施の形態3)図4は本発明の実施の形
態3に係るプラズマディスプレイパネルの駆動方法を示
したものであり、同図において、図1と同様の番号は、
同様の要素を表している。図4において、22は最終走
査パルスの幅を示す。第2の点灯障害である過放電点灯
障害を抑えるために、図4中の最終走査パルス幅22を
他の走査パルスよりも短縮することによって気体中の電
荷がセルの壁面に移動して蓄積されることを抑えること
で壁電荷量を調節する。これによりアドレス期間終了時
のセルの壁電荷を一様にし、映像を高品質に表示させる
ことができる。 【0029】(実施の形態4)図5は本発明の実施の形
態4に係るプラズマディスプレイパネルの駆動方法を示
したものであり、同図において、図1と同様の番号は、
同様の要素を表している。図5において、23はスキャ
ン側電極に最初の走査パルスが印加された時にサステイ
ン電極印加電圧を増加させることを示している。 【0030】第3の点灯障害である書き込み不良点灯障
害の原因は1本目およびn/2+1本目の走査ライン中
のセルでは前記気体が励起状態になっていないため書き
込み放電が生じる確率が他のセルに比べ低いことであ
る。第3の点灯障害である書き込み不良点灯障害を押さ
えるために図4中の23のようにサステイン電極−スキ
ャン電極間に高電圧を印加しセル中の気体に印加させる
電圧を増加させることとした。これによって同気体の放
電を促し、書き込み放電が生じる確率を高めることがで
きる。であるから、書き込み不良が低減され、プラズマ
ディスプレイパネル上部および中央部の不灯セルを減ら
し高品質の映像が表示することができる。 【0031】ここで、上記した電圧波形になるように各
電極駆動部を制御する回路の一例について説明する。図
6は、その回路の構成を示す図である。波形の調整は、
タイミング制御部60によって行う。タイミング制御部
60は、クロック発生部61、アドレス期間制御部6
2、及びサステイン期間制部御63とから構成されてい
る。クロック発生部61は、映像信号から分離された水
平、垂直同期信号を基にして、各電極に印加する電圧波
形を制御する際のタイミングの基準となるクロックパル
スを発生する回路であり、アドレス期間制御部62は、
アドレス期間における走査パルスの波形や印加するタイ
ミング、書き込み信号パルス生成のタイミングを制御
し、サステイン期間制御部63は、サステイン期間にお
けるサステインパルスの波形や印加するタイミングを制
御する。 【0032】アドレス期間制御部62は、カウンター部
62aと制御信号発生部62bとから構成され、サステ
イン期間制御部63は、カウンター部63aと制御信号
発生部63bとから構成されている。カウンター部62
a、63aは、クロック発生部61で発生されたクロッ
クパルスをカウントする。なお、カウンタ部62a、6
3aでのカウント値は、1S.Fが終了すればリセット
される。 【0033】制御信号発生部62bは、カウンター部6
2aのカウント値及びフレームメモリ65から読み出し
たサブフィールド情報に基づいて、データ側電極に印加
する書き込み信号パルスを発生させるタイミング信号を
生成して上部データ側駆動部34、下部データ側駆動部
35に出力する。また、この制御信号生成とともに、ス
キャン側駆動部36、サステイン側駆動部37に所定の
電圧のパルスを印加するように指示する。ここで、サブ
フィールド情報とは、各画素において該当する階調値を
表示するためにどのサブフィールドを点灯、非点灯とす
るかを表す情報である。なお、入力映像信号はA/D変
換器64、サブフィールド分割制御部65で画素ごとに
生成されたサブフィールド情報に変換されたのち、フレ
ームメモリ66に一旦格納され、制御信号生成部62b
により読み出される。 【0034】制御信号発生部63bは、カウンター部6
3aのカウント値に応じて、スキャン側電極に印加する
電圧の電位及びサステイン側電極に印加する走査パルス
の電位、タイミングを制御する制御信号を発生して、ス
キャン側駆動部36、サステイン側駆動部37に出力す
る。より具体的に説明すると、まず、クロック発生部6
1でクロックパルスが生成され、カウンター部62aで
これをカウントし、1ライン(行方向)相当のカウント
値になれば、フレームメモリ66からサブフィールド情
報を読み出し、1ラインに書き込みを行う。 【0035】これと並行して、カウンター部62a、6
3aでクロックパルスをカウントし、カウント値に応じ
た制御信号を各制御部62、63は発生させる。つま
り、実施の形態1の場合には、サステイン期間制御部6
3は、カウンター部63aのカウント値が予め定められ
た所定の値K1になれば、サステインパルスをスキャン
・サステイン側電極に印加するように制御信号発生部6
3bで生成された制御信号を各電極駆動部に出力してそ
の旨の指示を発する。ここで、カウント値K1は、第1
の点灯障害である帯状点灯障害を解消できるように各ラ
インへの書き込みが終了した時点から、つまり、最後の
走査パルスが印加された時点から前述した気体が安定状
態に移行する期間を考慮した値に設定されている。 【0036】次に、実施の形態2の場合には、アドレス
期間制御部62は、カウンター部62aのカウント値が
予め定められた所定の値K2になれば、次のラインへの
書き込みの際にはサステイン側電極に印加する電位を下
げるように、制御信号発生部62bで生成した信号をサ
ステイン側電極駆動部に出力してこれにその旨の指示を
発する。ここで、カウント値K2は、2分割画面におい
てパネル上部、パネル下部それぞれの(最終ライン−
1)本目のラインに書き込みが完了する値に設定してい
る。従って、最終ラインへの書き込みによって形成され
る壁電荷が過剰となるのが回避されるため、第2の点灯
障害である過放電点灯障害を解消することができる。 【0037】また、実施の形態3の場合には、カウンタ
ー部62aのカウント値が予め定められた所定の値K2
になれば、次のラインへの書き込みの際にはサステイン
側電極に印加するパルスの幅を狭めるように、アドレス
期間制御部62は、サステイン側電極駆動部に指示を発
する。これにより、最終ラインへの書き込みによって形
成される壁電荷が過剰となるのが回避されるため、第2
の点灯障害である過放電点灯障害を解消することができ
る。 【0038】更に、実施の形態4の場合には、アドレス
期間制御部62は、カウンター部62aのカウント値が
予め定められた所定の値K3になれば、スキャン側電極
に印加する電位を一時的に上げるように、制御信号発生
部62bで生成した制御信号をスキャン側電極駆動部に
出力することによりその旨を指示する。ここで、カウン
ト値K3は、2分割画面においてパネル上部、パネル下
部それぞれの1本目のラインに書き込みが開始する時点
の値に設定している。従って、第1ラインへの書き込み
時に書き込み不良が低減される。 【0039】なお、本発明はプラズマディスプレイパネ
ルをデータ側電極を上下に分割した場合の同パネルの上
端,下端および中央付近の点灯障害について述べたが、
データ側電極を分割せずに駆動したシングルスキャン方
式を用いた場合でも同パネルの上端および下端にと同様
な点灯障害が発生する。これを上記の方法を用いて点灯
障害の発生を抑えることができることは言うまでもな
い。 【0040】 【発明の効果】以上説明してきたように本発明のプラズ
マディスプレイパネルの駆動方法によれば以下のような
効果を奏する。即ち、最終走査パルスと第1サステイン
パルスとの間にセル内の気体中の電荷を消滅させるため
の期間を設けることにより維持放電が停止することを抑
え、帯状点灯障害を防ぐことができる。また、最終走査
パルス印加時に他の走査パルス印加時に比べサステイン
電極印加電圧を減少させること又は最終走査パルス印加
時に他の走査パルス印加時に比べ最終走査パルスのパル
ス幅を短縮することによって、書き込み放電後のセルの
壁電荷をパネル内で一様にし、過放電点灯障害を抑える
ことができる。更に、最上端の走査ライン(デュアルス
キャン方式であれば、2分割された画面の上部、下部そ
れぞれの1本目のライン)中のセルの書き込み時に他の
セルの書き込み時よりもサステイン電極印加電圧を増加
させることによって、書き込み放電を促し、書き込み不
良点灯障害を防ぐことができる。 【0041】このように、点灯障害を除去できるので、
高品質映像をセルピッチの細かい高精細パネルにおいて
実現することができる。特に、デュアルスキャン方式の
プラズマディスプレイパネルでの高品質の映像を表示さ
せる点で顕著な効果がある。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for driving a plasma display panel for displaying a high-quality image on the plasma display panel. 2. Description of the Related Art At present, a plasma display panel is attracting attention as a flat display device, and a plasma display driving method for displaying an image with high image quality is being developed. FIG. 9 shows the connection between the plasma display panel and the data-side drive unit, the scan-side drive unit, and the sustain-side drive unit in the case of the dual scan drive system in which data electrodes are divided and arranged on the upper part 38 and the lower part 39 of the plasma display panel. FIG. An upper data driver 34 is connected to a plurality of data electrodes 30 arranged on the upper portion of the plasma display panel, and the data electrode 31 is connected to a lower portion of the panel.
The lower data-side drive unit 35 is connected to a plurality of data-side electrodes 31 arranged in a row, and n lines (n is an even number) crossing vertically
The scan-side drive unit 36 is connected to the scan-side electrode 32, and the sustain-side drive unit 37 is connected to the n sustain-side electrodes 33 arranged in parallel with the scan-side electrode 32. FIG. 8 is a schematic diagram of a cell structure of an AC discharge type plasma display panel. As shown in FIG.
The scan side electrode 32 and the sustain side electrode 3
3, a dielectric 41 and a protective film 42 are arranged,
On the surface of 4, a data electrode 31, a dielectric 45, a cell partition 43 and a phosphor 46 are arranged. Further, a gas 47 for emitting and discharging light is sealed in the space in the cell. [0005] In a plasma display panel, a method of expressing gradation by dividing an image of one frame into a plurality of subfields (hereinafter referred to as "SF") is used. In the AC discharge type, generally, 1S. F. Is further divided into four periods. The four periods will be described with reference to FIG. [0006] FIG. F. 9 is a driving waveform of a conventional AC discharge type plasma display in FIG. In the setup period 1, wall charges are uniformly accumulated in all cells in the plasma display panel in order to easily generate discharge. In the address period 2, write discharge of the cell to be lit is performed. In the sustain period 3, the cells written in the address period 2 are turned on, and the lighting is maintained. In the erase period 4, lighting of the cell is stopped by erasing the wall charges. In the figure, 5 is the last scan pulse, 6 is the first sustain pulse, 7 is the sustain-side electrode applied voltage waveform, 8 is the first and nth n-th (n is an even number) scan lines from the top of the plasma display panel.
/ 2 + 1 scan-side electrode applied voltage waveform, 9 is the second and n / 2 + 2nd scan-side electrode applied voltage waveforms from the top of the same panel, 10 is the n / 2th and n-th scan-side electrode applied from the top of the same panel 5 shows a voltage waveform. The four periods will be described in detail with reference to FIG. Here, the lower cell of the plasma display panel will be described as an example, but the same can be said of the upper cell of the panel. FIG. 10 is a cell cross-sectional view for explaining discharge in the cell. In the setup period 1, a higher voltage is applied to the scan-side electrode 32 than the data-side electrode 31 and the sustain-side electrode 33 and the gas 4 in the cell is applied.
7 is discharged (a in the figure). The generated charges are accumulated on the wall surface of the cell so as to cancel the potential difference between the data-side electrode 31, the scan-side electrode 32, and the sustain-side electrode 33. The charges are accumulated as wall charges, and positive charges are accumulated as wall charges on the phosphor layer surface 50 near the data-side electrode 31 and the protective film surface 52 near the sustain-side electrode 33. Due to the wall charges, a wall potential V1 is generated between the scan side electrode and the data side electrode, and a wall potential V2 is generated between the scan side electrode and the sustain side electrode (b in the figure). In the address period 2, when the cell is turned on, a voltage lower than that of the data side electrode 31 and the sustain side electrode 33 is applied to the scan side electrode 32, that is, the wall potential is applied between the scan side electrode and the data electrode. V
1 and a voltage is applied between the scan-side electrode and the sustain-side electrode in the same direction as the wall potential V2, thereby generating a write discharge (c in the figure). Thereby, the phosphor layer surface 50 and the protective layer surface 52
, Negative charges are accumulated, and positive charges are accumulated as wall charges on the protective layer surface 51 near the scan-side electrode 32 (d in the figure). As a result, a wall potential V3 is generated between the sustain electrode and the scan-side electrode (e in the figure). In the sustain period 3, the scan side electrode 32
, A sustain discharge is generated by applying a voltage higher than that of the sustain-side electrode 33, that is, by applying a voltage between the sustain-side electrode and the scan-side electrode in the same direction as the wall potential V3 (f and g in FIG. ). Thereby, cell lighting can be started. By applying a pulse so that the polarity of the sustain-side electrode and the scan-side electrode is switched alternately, pulse emission can be performed intermittently. [0010] By the way, when a plasma display panel having a large cell pitch is turned on, this is not a problem. However, when a high-definition plasma display panel having a small cell pitch is turned on, the upper and lower portions of the panel are turned on. And a lighting failure occurs in the cell near the center. In particular, lighting failure near the center of the panel is a serious problem for a display device. Hereinafter, the problem will be described. The lighting failure depends on the cell size of the plasma display panel, the driving conditions, and the like, and is largely as follows.
Can be classified into one. In the first lighting failure, a lighting failure occurs in a band shape below the panel upper portion 38 and the panel lower portion 39 in FIG. 9 (hereinafter, referred to as a “band lighting failure”). When the present inventors investigated this cause,
Excessive discharge occurs during the initial pulse application of the sustain period, causing abnormalities in wall charges and sustaining discharge does not continue.Further, excessive discharging is a state in which the gas in the cell is in an excited state by writing discharge. However, it was found that this was caused by applying a sustain pulse. The second lighting failure is caused by the upper panel 38 in FIG.
In addition, a bright line is generated below the panel lower portion 39 (hereinafter, referred to as “over-discharge lighting failure”). This occurs because the wall charges of the lowermost cells of the panel upper part 38 and the panel lower part 39 are accumulated more than the wall charges of the upper cells of the panel upper part 38 and the panel lower part 39. This will be described in detail with reference to FIG. FIG. 11 is a schematic view of a panel at the center of the plasma display panel. Upper data side electrode 30, lower data side electrode 31, scan side electrode 3
2, the sustain-side electrode 33 and the cell partition 43 are viewed from the panel surface plate. Write discharge is performed sequentially in the address direction in the drawing, so that a write discharge is generated in a certain cell, and then a write is performed in a cell below the same cell, so that part of the charge at the time of the write discharge sequentially moves to the lower cell. I do. However, in the cell on the last scan line of the upper panel in the figure, after writing discharge, writing is not performed in a cell below the same cell, so that surplus charges after the writing discharge occurs are accumulated as wall charges. As a result, the wall potential V3 in FIG. 10 increases, and a sustain discharge is generated by applying a voltage lower than that of the other cells between the sustain electrode and the scan electrode, and appears as a bright line on a display image. The third lighting failure is the upper panel 38 in FIG.
In the upper cell of the lower panel 39, the probability of writing failure is higher than in other cells, and this is a lighting failure in which a lighting failure occurs near the center of the panel (hereinafter, referred to as a “writing failure lighting failure”). In the upper cells of the panel upper part 38 and the panel lower part 39, a discharge is generated at the very beginning of the address period. Therefore, the amount of excited gas is small, so that the writing discharge is hard to occur, and the probability of writing failure becomes higher than other cells. That is the cause. SUMMARY OF THE INVENTION The present invention has been made to overcome the above-mentioned conventional problems, and displays a high-quality image by adjusting the amount of charge in the gas immediately before the sustain discharge and the intensity of the write discharge. It is an object of the present invention to provide a driving method of a plasma display panel for driving the plasma display panel. [0015] The following method is used to solve the above-mentioned problems. In order to suppress the band-shaped lighting failure, which is the first lighting failure, a period is provided between the final scan pulse and the first sustain pulse for eliminating charges in the gas in the cell. In order to suppress the second discharge failure, that is, the over-discharge lighting failure, the voltage applied to the sustain electrode is reduced when the final scan pulse is applied as compared to when another scan pulse is applied. Alternatively, the pulse width of the final scan pulse is reduced when the final scan pulse is applied as compared with when another scan pulse is applied. In order to suppress a third lighting failure, that is, a writing failure lighting failure, the voltage applied to the sustain electrode is increased at the time of writing a cell in the first scan line at the top of the panel and at the bottom of the panel as compared to when writing other cells. By using these methods, the discharge in the cell is performed stably, and a high quality image can be displayed. Embodiments of the present invention will be described below with reference to the drawings. (Embodiment 1) FIG. 1 shows a method of driving a plasma display panel by a dual scan method according to Embodiment 1 of the present invention. 7, 1 is a setup period, 2 is an address period, 3 is a sustain period, 4 is an erase period, 5 is a final scan pulse, 6 is a first sustain pulse, 7 is a sustain-side electrode applied voltage waveform, as in FIG. , 8 are the first and n from the top of the plasma display panel having n (n is an even number) scan lines.
/ 2 + 1 scan-side electrode applied voltage waveform, 9 is the second and n / 2 + 2nd scan-side electrode applied voltage waveforms from the top of the same panel, 10 is the n / 2th and n-th scan-side electrode applied from the top of the same panel Represents the voltage waveform, 2
0 represents the time from the last scan pulse to the first sustain pulse. In FIG. 1, the upper part of the voltage waveform shows a high potential and the lower part of the figure shows a low potential. The cell in which wall charges are actually formed in the address period is a cell in which a data-side electrode to which a write signal pulse is applied and a scan-side electrode to which a scan pulse is applied intersect. Here, the cause of the first lighting failure will be described. When the charge generated by the write discharge is in a state where the gas sealed in the cell is in an excited state, the first pulse in the sustain period is the first pulse. When the sustain pulse 6 is applied, an excessive sustain discharge occurs and wall charges are excessively accumulated. Thereafter, the discharge is generated by discharging the wall charges at the falling of the first sustain pulse, and the discharge when the next sustain pulse is applied is weakened, so that the sustain discharge cannot be sustained. Therefore, a band-shaped lighting failure occurs. Therefore, in the present embodiment, in order to avoid the influence of the write discharge, which is the cause of the first lighting failure, the final scan pulse 5 is applied, and then the excited state of the gas generated by the write discharge is increased. Becomes stable after a lapse of time, that is, after a lapse of time 20, the first
The sustain pulse 6 is applied, thereby suppressing an excessive sustain discharge. Here, time 20 corresponds to FIG.
, The time from the trailing edge 5a of the final scan pulse 5 to the leading edge 6a of the first sustain pulse 6 is indicated. The time 20 may be longer than at least as long as the gas changes from an excited state to a stable state. However, if the time is too long, the sustain period 3 is shortened, and the voltage is applied. Since the number of sustain pulses must be reduced and the brightness decreases,
It is desirable that the sustain period is a time period such that the luminance is not reduced by being compressed. The time required for the gas in the cell to transition from the excited state to the stable state depends on the type and composition of the gas, but the time 20 from the last scan pulse 5 to the first sustain pulse 6 should be reduced from 20 μs to 80 μs. The inventors experimentally confirmed that the band-shaped lighting failure can be prevented by the method. The period during which the gas transitions from the excited state to the stable state can be measured as follows. The measurement is performed by applying a pulse as shown in FIG. 2 to each of the scan side electrode, the sustain side electrode, and the data side electrode. That is, by applying the pulse P1 to the scan-sustain side electrode alternately for the period of T1, the gas in the cell is discharged and the panel is lit. Thereafter, after a period of T2, a pulse (erase pulse) P2 having a smaller time width than the pulse P1 is applied to the data side electrode. At that time, discharge occurs, but T2 is gradually increased, and T2 at which no discharge occurs is measured. This is based on the fact that a discharge is generated by the erase pulse P2 when the gas in the cell is in an excited state, but no discharge is generated when the gas is in a stable state. The period T2 determined in this way is a period during which the gas shifts from the excited state to the stable state. Incidentally, conventionally, it is considered that a period from application of the final scan pulse 5 to application of the first sustain pulse was about 10 μs. Embodiments 2 and 3 described below are driving methods of a plasma display panel invented to solve the above-described second lighting failure. That is, this is an example of a method of eliminating an overdischarge lighting failure by preventing excess charges from accumulating in the last line of the upper panel and the lower panel. An overdischarge lighting failure, which is a second lighting failure, is as follows:
The cells in the n / 2-th and n-th scan lines are generated because more wall charges are accumulated than in the other scan lines.
This is because writing is started from the first and n / 2 + 1th scanning lines, and writing is sequentially performed up to the n / 2th and nth scanning lines, so that the n / 2th and nth writing lines to be written last are written. The scan line is due to the accumulation of surplus charges after the writing discharge as wall charges. In order to prevent the surplus electric charges from being accumulated in the last lines at the upper part of the panel and at the lower part of the panel, concretely, the following second and third embodiments are used. (Embodiment 2) FIG. 3 shows a method of driving a plasma display panel according to Embodiment 2 of the present invention. In FIG. 3, the same numbers as those in FIG. 1 represent the same elements. In FIG. 3, reference numeral 21 indicates that the voltage applied to the sustain electrode is reduced when the final scan pulse is applied to the scan-side electrode. As described above, n is the last to be written.
On the / 2nd and n-th scanning lines, surplus charges after the writing discharge are accumulated as wall charges. Therefore, when the voltage is applied under the same conditions as the other scan lines, the sustain discharge starts at a lower voltage than the other cells in the sustain period. Therefore,
In this embodiment, the voltage applied between the sustain electrode and the scan electrode is reduced in the last scan line as indicated by 21 in FIG. 3 in order to suppress the overdischarge lighting failure as the second lighting failure. . This makes it possible to adjust the amount of wall charge by reducing the amount of charge accumulated on the cell wall so as to cancel the potential difference between the scan side electrode and the sustain side electrode after the write discharge. And
The wall charge of the cell at the end of the address period can be made uniform, and the image can be displayed with high quality. (Embodiment 3) FIG. 4 shows a method of driving a plasma display panel according to Embodiment 3 of the present invention. In FIG.
Represents similar elements. In FIG. 4, reference numeral 22 denotes the width of the final scanning pulse. In order to suppress the overdischarge lighting failure, which is the second lighting failure, the final scan pulse width 22 in FIG. 4 is made shorter than the other scan pulses, so that the charges in the gas move to the cell wall and are accumulated. The amount of wall charge is adjusted by suppressing the occurrence of the charge. Thereby, the wall charges of the cell at the end of the address period can be made uniform, and the image can be displayed with high quality. (Embodiment 4) FIG. 5 shows a method of driving a plasma display panel according to Embodiment 4 of the present invention. In FIG. 5, the same reference numerals as those in FIG.
Represents similar elements. In FIG. 5, reference numeral 23 indicates that the voltage applied to the sustain electrode is increased when the first scan pulse is applied to the scan electrode. The third lighting failure, which is a writing failure lighting failure, is caused by the fact that the cells in the first and (n / 2 + 1) th scanning lines are not in the excited state of the gas, and the probability that a writing discharge will occur is caused by other cells. It is lower than. A high voltage is applied between the sustain electrode and the scan electrode as shown at 23 in FIG. 4 to increase the voltage applied to the gas in the cell, as indicated by 23 in FIG. Thereby, the discharge of the same gas is promoted, and the probability of occurrence of the write discharge can be increased. Therefore, writing defects are reduced, and unlit cells in the upper and central portions of the plasma display panel are reduced, so that high-quality images can be displayed. Here, an example of a circuit for controlling each electrode driving section so as to have the above-described voltage waveform will be described. FIG. 6 is a diagram showing the configuration of the circuit. To adjust the waveform,
This is performed by the timing control unit 60. The timing controller 60 includes a clock generator 61, an address period controller 6,
2 and a sustain period control unit 63. The clock generation unit 61 is a circuit that generates a clock pulse serving as a timing reference when controlling the voltage waveform applied to each electrode based on the horizontal and vertical synchronization signals separated from the video signal. The control unit 62
The sustain pulse control unit 63 controls the waveform and application timing of the scan pulse in the address period, and controls the waveform and application timing of the sustain pulse in the sustain period. The address period control section 62 includes a counter section 62a and a control signal generation section 62b, and the sustain period control section 63 includes a counter section 63a and a control signal generation section 63b. Counter 62
a and 63a count clock pulses generated by the clock generator 61. Note that the counters 62a, 6
3a is 1S. It is reset when F ends. The control signal generator 62b includes a counter 6
Based on the count value of 2a and the subfield information read from the frame memory 65, a timing signal for generating a write signal pulse to be applied to the data electrode is generated and transmitted to the upper data driver 34 and the lower data driver 35. Output. At the same time as the generation of the control signal, it instructs the scan driver 36 and the sustain driver 37 to apply a pulse of a predetermined voltage. Here, the subfield information is information indicating which subfield is to be turned on or off in order to display a corresponding gradation value in each pixel. Note that the input video signal is converted into subfield information generated for each pixel by the A / D converter 64 and the subfield division control unit 65, and then temporarily stored in the frame memory 66, where the control signal generation unit 62b
Is read. The control signal generator 63b includes a counter 6
In response to the count value 3a, a control signal for controlling the potential of the voltage applied to the scan-side electrode and the potential and timing of the scan pulse applied to the sustain-side electrode is generated, and the scan-side drive unit 36 and the sustain-side drive unit 37. More specifically, first, the clock generator 6
A clock pulse is generated at 1 and counted by the counter section 62a. When the count value reaches one line (row direction), the subfield information is read from the frame memory 66 and written to one line. At the same time, the counters 62a, 62
The clock pulses are counted in 3a, and the control units 62 and 63 generate control signals corresponding to the count value. That is, in the case of the first embodiment, the sustain period control unit 6
3 is a control signal generator 6 that applies a sustain pulse to the scan / sustain side electrode when the count value of the counter 63a reaches a predetermined value K1.
The control signal generated in 3b is output to each electrode drive unit to issue an instruction to that effect. Here, the count value K1 is equal to the first
A value that takes into account the period during which the gas transitions to a stable state from the point in time when writing to each line is completed, that is, from the point in time when the last scan pulse is applied, so that the strip-shaped lighting failure, which is the lighting failure, can be resolved. Is set to Next, in the case of the second embodiment, if the count value of the counter unit 62a reaches a predetermined value K2, the address period control unit 62 performs a write operation on the next line. Outputs the signal generated by the control signal generator 62b to the sustain electrode driver so as to lower the potential applied to the sustain electrode, and issues an instruction to that effect. Here, the count value K2 is determined by the (final line-
1) The value is set to a value at which writing to the first line is completed. Therefore, the wall charge formed by writing to the last line is prevented from becoming excessive, and the second discharge failure, that is, the over discharge discharge failure, can be solved. In the case of the third embodiment, the count value of the counter 62a is set to a predetermined value K2.
Then, when writing to the next line, the address period control unit 62 issues an instruction to the sustain-side electrode driving unit so as to reduce the width of the pulse applied to the sustain-side electrode. This avoids excessive wall charges formed by writing to the last line, so that the second
It is possible to eliminate the over-discharge lighting failure, which is the lighting failure of. Further, in the case of the fourth embodiment, when the count value of the counter section 62a reaches a predetermined value K3, the address period control section 62 temporarily changes the potential applied to the scan side electrode. The control signal generated by the control signal generation unit 62b is output to the scan-side electrode drive unit to instruct so. Here, the count value K3 is set to a value at the time when writing starts on the first line of each of the upper panel and the lower panel in the two-split screen. Therefore, writing defects at the time of writing to the first line are reduced. Although the present invention has described the lighting failure at the upper end, lower end and near the center of the plasma display panel when the data side electrodes are vertically divided,
Even in the case of using the single scan method in which the data-side electrodes are driven without being divided, the same lighting failure occurs at the upper and lower ends of the panel. It goes without saying that the occurrence of lighting failure can be suppressed by using the above method. As described above, according to the driving method of the plasma display panel of the present invention, the following effects can be obtained. That is, by providing a period for extinguishing the electric charge in the gas in the cell between the final scan pulse and the first sustain pulse, the suspension of the sustain discharge can be suppressed, and the strip-shaped lighting failure can be prevented. In addition, by reducing the voltage applied to the sustain electrode at the time of applying the final scan pulse compared with the time of applying the other scan pulse, or reducing the pulse width of the final scan pulse at the time of applying the final scan pulse as compared with the time of applying the other scan pulse, after the writing discharge. Cell uniform in the panel, and overdischarge lighting failure can be suppressed. Further, the voltage of the sustain electrode applied to the cells in the uppermost scan line (the first line in each of the upper and lower parts of the screen divided into two in the case of the dual scan method) is lower than in the other cells. By increasing the number, it is possible to promote write discharge and prevent write failure lighting failure. As described above, since the lighting failure can be eliminated,
High-quality images can be realized on a high-definition panel with a fine cell pitch. In particular, there is a remarkable effect in that a high-quality image is displayed on a dual scan type plasma display panel.

【図面の簡単な説明】 【図1】本発明の実施の形態1に係るプラズマディスプ
レイパネルの駆動方法を示す図である。 【図2】気体が励起状態から安定状態に移行する期間の
測定方法を説明する図である。 【図3】本発明の実施の形態2に係るプラズマディスプ
レイパネルの駆動方法を示す図である。 【図4】本発明の実施の形態3に係るプラズマディスプ
レイパネルの駆動方法を示す図である。 【図5】本発明の実施の形態4に係るプラズマディスプ
レイパネルの駆動方法を示す図である。 【図6】本発明の実施の形態に係るタイミング制御部の
構成を示す図である。 【図7】従来のプラズマディスプレイパネルの駆動方法
の一例を示す図である。 【図8】プラズマディスプレイパネルの構造の一例を示
す図である。 【図9】従来及び実施形態に係るプラズマディスプレイ
パネル、データ側駆動部、スキャン側駆動部およびサス
テイン側駆動部の接続を示した図である。 【図10】セル内の放電を説明するための図である。 【図11】プラズマディスプレイパネル中央部のセルの
書き込み放電を説明するための図である。 【符号の説明】 1 セットアップ期間 2 アドレス期間 3 サステイン期間 4 イレース期間 5 最終走査パルス 6 第1サステインパルス 7 サステイン側電極印加電圧波形 8 1本目およびn/2本目のスキャン側電極印加電
圧波形 9 2本目およびn/2+1本目のスキャン側電極印
加電圧波形 10 n/2−1本目およびn本目のスキャン側電極印
加電圧波形 20 最終走査パルスから第1サステインパルスまでの
時間 60 タイミング制御部 61 クロック発生部 62 アドレス期間制御部 62a カウンター部 62b 制御信号発生部 63 サステイン期間制御部 63a カウンター部 63b 制御信号発生部
BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a diagram showing a driving method of a plasma display panel according to Embodiment 1 of the present invention. FIG. 2 is a diagram illustrating a method for measuring a period during which a gas transitions from an excited state to a stable state. FIG. 3 is a diagram showing a method for driving a plasma display panel according to Embodiment 2 of the present invention. FIG. 4 is a diagram showing a driving method of a plasma display panel according to Embodiment 3 of the present invention. FIG. 5 is a diagram showing a driving method of a plasma display panel according to Embodiment 4 of the present invention. FIG. 6 is a diagram showing a configuration of a timing control unit according to the embodiment of the present invention. FIG. 7 is a diagram illustrating an example of a conventional driving method of a plasma display panel. FIG. 8 is a diagram showing an example of the structure of a plasma display panel. FIG. 9 is a diagram illustrating connections of a plasma display panel, a data-side drive unit, a scan-side drive unit, and a sustain-side drive unit according to the related art and the embodiment. FIG. 10 is a diagram for explaining a discharge in a cell. FIG. 11 is a diagram for explaining write discharge of a cell at the center of the plasma display panel. [Description of Signs] 1 Setup period 2 Address period 3 Sustain period 4 Erase period 5 Final scan pulse 6 First sustain pulse 7 Sustain side electrode applied voltage waveform 8 First and n / 2th scan side electrode applied voltage waveforms 9 2 The first and n / 2 + 1-th scan-side electrode applied voltage waveforms 10 The n / 2-1-th and n-th scan-side electrode applied voltage waveforms 20 Time from the last scan pulse to the first sustain pulse 60 Timing control unit 61 Clock generation unit 62 address period control unit 62a counter unit 62b control signal generation unit 63 sustain period control unit 63a counter unit 63b control signal generation unit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 川原 功 大阪府門真市大字門真1006番地 松下電 器産業株式会社内 (56)参考文献 特開 平10−83159(JP,A) 特開2000−113822(JP,A) 特開2000−214822(JP,A) 特開 平11−327505(JP,A) 特開2000−66636(JP,A) (58)調査した分野(Int.Cl.7,DB名) G09G 3/28 G09G 3/20 622 G09G 3/20 624 G09G 3/20 642 ────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Isao Kawahara 1006 Kazuma Kadoma, Osaka Prefecture Matsushita Electric Industrial Co., Ltd. (56) References JP-A-10-83159 (JP, A) JP-A-2000-113822 (JP, A) JP-A-2000-214822 (JP, A) JP-A-11-327505 (JP, A) JP-A-2000-66636 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB G09G 3/28 G09G 3/20 622 G09G 3/20 624 G09G 3/20 642

Claims (1)

(57)【特許請求の範囲】 【請求項1】プラズマディスプレイパネルの第1の領域
に配置された複数本の第1の列電極および第2の領域に
配置された複数本の第2の列電極と、前記列電極と交差
するように配置された複数本の第1の行電極と、前記第
1の行電極と平行に配置された複数本の第2の行電極を
有するプラズマディスプレイパネルにおいて、前記複数
の第1の行電極に順次走査パルスを印加するとともに映
像データに応じて前記列電極に書き込みパルスを印加す
ることによってセルの点灯または消灯を選択するアドレ
ス期間と、前記第1の行電極及び前記第2の行電極に交
互にサステインパルスを印加しセルの点灯を維持するサ
ステイン期間を繰り返すことによってプラズマディスプ
レイパネルに映像を表示させ、デュアルスキャン方式で
プラズマディスプレイパネルを駆動する駆動方法であっ
て、前記アドレス期間の最後に第1の行電極に印加され
る走査パルスの後縁から前記サステイン期間の始期に前
記第1の行電極及び前記第2の行電極に印加される最初
の前記サステインパルスの前縁までの間には、20μs
ec〜80μsecの時間幅を含むことを特徴とするプ
ラズマディスプレイパネルの駆動方法。
(57) Claims 1. A first region of a plasma display panel
A plurality of first column electrodes and a second region
A plurality of second column electrodes arranged, a plurality of first row electrodes arranged to intersect with the column electrodes, and a plurality of first row electrodes arranged in parallel with the first row electrodes. a plasma display panel having a second row electrode, the turning on or off of the cell by applying a write pulse to the column electrodes in accordance with image data with sequentially applies a scan pulse to said plurality of first row electrodes An image is displayed on a plasma display panel by repeating a selected address period and a sustain period for alternately applying a sustain pulse to the first row electrode and the second row electrode to maintain lighting of a cell, thereby displaying a dual scan. By formula
A driving method for driving a plasma display panel , wherein the first row electrode and the second row electrode are arranged at a beginning of a sustain period from a trailing edge of a scan pulse applied to a first row electrode at the end of the address period. 20 μs before the leading edge of the first sustain pulse applied to the row electrode
A method for driving a plasma display panel, comprising a time width of ec to 80 μsec .
JP5933999A 1999-03-05 1999-03-05 Driving method of plasma display panel Expired - Fee Related JP3394003B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5933999A JP3394003B2 (en) 1999-03-05 1999-03-05 Driving method of plasma display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5933999A JP3394003B2 (en) 1999-03-05 1999-03-05 Driving method of plasma display panel

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002220363A Division JP2003098995A (en) 2002-07-29 2002-07-29 Method of driving plasma display panel

Publications (2)

Publication Number Publication Date
JP2000259119A JP2000259119A (en) 2000-09-22
JP3394003B2 true JP3394003B2 (en) 2003-04-07

Family

ID=13110472

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5933999A Expired - Fee Related JP3394003B2 (en) 1999-03-05 1999-03-05 Driving method of plasma display panel

Country Status (1)

Country Link
JP (1) JP3394003B2 (en)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4229577B2 (en) * 2000-06-28 2009-02-25 パイオニア株式会社 AC type plasma display driving method
KR100373534B1 (en) * 2001-01-06 2003-02-25 엘지전자 주식회사 Driving Method of Plasma Display Panel
EP1365378A1 (en) * 2002-05-22 2003-11-26 Deutsche Thomson-Brandt Gmbh Method for driving plasma display panel
JP5140933B2 (en) * 2005-03-31 2013-02-13 パナソニック株式会社 Driving method of plasma display panel
CN100476926C (en) 2005-03-31 2009-04-08 松下电器产业株式会社 Driving method of plasma display panel
KR100793102B1 (en) * 2006-01-09 2008-01-10 엘지전자 주식회사 Plasma Display Apparatus and Driving Method threrof

Also Published As

Publication number Publication date
JP2000259119A (en) 2000-09-22

Similar Documents

Publication Publication Date Title
JP4100338B2 (en) Driving method of plasma display panel
US20080174524A1 (en) Driving method of plasma display panel
JPH0643829A (en) Method for driving plasma display
US7342557B2 (en) Driving method of plasma display panel and display device thereof
JPH11133913A (en) Method and device of driving plasma display
US6337673B1 (en) Driving plasma display device
JP3421578B2 (en) Driving method of PDP
JP2000172226A (en) Plasma display panel device
JPH10301528A (en) Driving method of plasma display
KR100726633B1 (en) Plasma display apparatus and driving method thereof
JP3457173B2 (en) Driving method of plasma display panel
JP2000356971A (en) Driving method for plasma display panel
US7499004B2 (en) Plasma display panels and methods for driving plasma display panel with reduced voltage notches
JP4100337B2 (en) Driving method of plasma display panel
JP3233120B2 (en) Driving method of AC discharge type plasma display panel
KR100338519B1 (en) Method of Address Plasma Display Panel
JP3394003B2 (en) Driving method of plasma display panel
JP3028087B2 (en) Driving method of plasma display panel
JP3420031B2 (en) Driving method of AC type PDP
JPH11167367A (en) Method of driving pdp
US6756950B1 (en) Method of driving plasma display panel and apparatus thereof
KR100877191B1 (en) Plasma Display Device
JP3638106B2 (en) Driving method of plasma display panel
JPH11265163A (en) Driving method for ac type pdp
JP2004093888A (en) Method for driving plasma display panel

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 5

Free format text: PAYMENT UNTIL: 20080131

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090131

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090131

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100131

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20110131

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 8

Free format text: PAYMENT UNTIL: 20110131

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 9

Free format text: PAYMENT UNTIL: 20120131

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130131

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 11

Free format text: PAYMENT UNTIL: 20140131

LAPS Cancellation because of no payment of annual fees