JP3390966B2 - 平方数を法とした剰余演算装置及びそのプログラム記録媒体 - Google Patents
平方数を法とした剰余演算装置及びそのプログラム記録媒体Info
- Publication number
- JP3390966B2 JP3390966B2 JP07935698A JP7935698A JP3390966B2 JP 3390966 B2 JP3390966 B2 JP 3390966B2 JP 07935698 A JP07935698 A JP 07935698A JP 7935698 A JP7935698 A JP 7935698A JP 3390966 B2 JP3390966 B2 JP 3390966B2
- Authority
- JP
- Japan
- Prior art keywords
- mod
- remainder
- input
- calculating
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【発明の属する技術分野】この発明は平方数を法とし
た、乗算、自乗、巾乗を行う装置、及びそのプログラム
記録媒体に関する。
た、乗算、自乗、巾乗を行う装置、及びそのプログラム
記録媒体に関する。
【０００２】
【従来の技術】ＲＳＡに代表される公開鍵暗号システム
では、ビット数の大きな自然数を法とした乗算剰余演
算、巾剰剰余演算、自乗剰余演算を多数処理する必要性
がある。多数の高速乗算法が提案されているが、従来、
良く知られている高速算法としては、くりかえし二乗法
などのように、一般の自然数に用いられるものと、特殊
な形の自然数に対する高速化の二種類に分類出来ると思
われる。高速算法については、Ｋｎｕｔｈ，Ｄ．Ｅ．
著，“準数値算法４”、サイエンス社を参照（以下、こ
の文献を文献１と称す）
では、ビット数の大きな自然数を法とした乗算剰余演
算、巾剰剰余演算、自乗剰余演算を多数処理する必要性
がある。多数の高速乗算法が提案されているが、従来、
良く知られている高速算法としては、くりかえし二乗法
などのように、一般の自然数に用いられるものと、特殊
な形の自然数に対する高速化の二種類に分類出来ると思
われる。高速算法については、Ｋｎｕｔｈ，Ｄ．Ｅ．
著，“準数値算法４”、サイエンス社を参照（以下、こ
の文献を文献１と称す）
【０００３】
【発明が解決しようとする課題】ほとんどの公開鍵暗号
の安全性は、ある種の数学の問題を計算量的観点から解
く難しさに依存しており、特に、ＲＳＡやその他多くの
公開鍵暗号は、素因数分解問題の難しさに依存してい
る。即ち、昨今の素因数分解問題の解法アルゴリズムの
進歩により、その安全性のパラメータとなる公開鍵のビ
ット数も必然的に大きくならざるを得ない。現在では、
ＲＳＡの公開鍵は、ビット数を１０２４ビットにとるこ
とが推奨されている。さらに、公開鍵暗号は、単純に暗
号に利用できるだけでなく、デジタル署名と呼ばれるも
のにも応用できることが知られているが、これは、電子
マネー等で使う場合を考えると、パワーの小さなＩＣカ
ード上での演算処理にも対応出来るようにする必要性が
あり、従って、乗算剰余演算、巾剰剰余演算、自乗剰余
演算を多数処理する必要性がある公開鍵暗号にとって
は、乗算剰余演算、巾剰剰余演算、自乗剰余演算の高速
化は非常に重要なものであると考えられる。デジタル署
名に関しては、岡本−山本共著、“現代暗号”、産業図
書を参照。（以下この文献を、文献２と称する）この発
明の目的は、ある種の公開鍵暗号やデジタル署名などで
使われる、modｐ2 のような、高巾の自然数を法とする
ものに対して有効な、高速な乗算剰余演算装置、巾剰剰
余演算装置及び自乗剰余演算装置とのプログラム記録媒
体、を提案することにある。このある種の公開鍵暗号に
ついては、ＩＥＩＣＥ Ｔｅｃｈｎｉｃａｌ Ｒｅｐｏ
ｒｔ ＩＳＥＣ９７−５５，ｖｏｌ．９７，ｐｐ．２５
−３１（１９９７）に、内山らによって、“Ａ Ｎｅｗ
Ｐｕｂｌｉｃ−ＫｅｙＣｒｙｐｔｏｓｙｓｔｅｍ ａ
ｓ Ｓｅｃｕｒｅ ａｓ Ｆａｃｔｏｒｉｎｇ”と題し
て、（以下、この文献を文献３と称す）論及されてお
り、またこの、あるデジタル署名については、ＩＥＥＥ
Ｔｒａｎｓ．Ｉｎｆ．Ｔｈｅｏｒｙ，ＩＴ−３６，ｖ
ｏｌ．１，ｐｐ．４７−５３（１９９０）に、岡本龍明
によって、“Ａ Ｆａｓｔ Ｓｉｇｎａｔｕｒｅ Ｓｃ
ｈｅｍｅ ｂａｓｅｄ ｏｎ Ｃｏｎｇｒｕｅｎｔｉａ
ｌ Ｐｏｌｙｎｏｍａｌ Ｏｐｅｒａｔｉｏｎｓ”と題
して論及されている。（以下、この文献を文献４と称
す）
の安全性は、ある種の数学の問題を計算量的観点から解
く難しさに依存しており、特に、ＲＳＡやその他多くの
公開鍵暗号は、素因数分解問題の難しさに依存してい
る。即ち、昨今の素因数分解問題の解法アルゴリズムの
進歩により、その安全性のパラメータとなる公開鍵のビ
ット数も必然的に大きくならざるを得ない。現在では、
ＲＳＡの公開鍵は、ビット数を１０２４ビットにとるこ
とが推奨されている。さらに、公開鍵暗号は、単純に暗
号に利用できるだけでなく、デジタル署名と呼ばれるも
のにも応用できることが知られているが、これは、電子
マネー等で使う場合を考えると、パワーの小さなＩＣカ
ード上での演算処理にも対応出来るようにする必要性が
あり、従って、乗算剰余演算、巾剰剰余演算、自乗剰余
演算を多数処理する必要性がある公開鍵暗号にとって
は、乗算剰余演算、巾剰剰余演算、自乗剰余演算の高速
化は非常に重要なものであると考えられる。デジタル署
名に関しては、岡本−山本共著、“現代暗号”、産業図
書を参照。（以下この文献を、文献２と称する）この発
明の目的は、ある種の公開鍵暗号やデジタル署名などで
使われる、modｐ2 のような、高巾の自然数を法とする
ものに対して有効な、高速な乗算剰余演算装置、巾剰剰
余演算装置及び自乗剰余演算装置とのプログラム記録媒
体、を提案することにある。このある種の公開鍵暗号に
ついては、ＩＥＩＣＥ Ｔｅｃｈｎｉｃａｌ Ｒｅｐｏ
ｒｔ ＩＳＥＣ９７−５５，ｖｏｌ．９７，ｐｐ．２５
−３１（１９９７）に、内山らによって、“Ａ Ｎｅｗ
Ｐｕｂｌｉｃ−ＫｅｙＣｒｙｐｔｏｓｙｓｔｅｍ ａ
ｓ Ｓｅｃｕｒｅ ａｓ Ｆａｃｔｏｒｉｎｇ”と題し
て、（以下、この文献を文献３と称す）論及されてお
り、またこの、あるデジタル署名については、ＩＥＥＥ
Ｔｒａｎｓ．Ｉｎｆ．Ｔｈｅｏｒｙ，ＩＴ−３６，ｖ
ｏｌ．１，ｐｐ．４７−５３（１９９０）に、岡本龍明
によって、“Ａ Ｆａｓｔ Ｓｉｇｎａｔｕｒｅ Ｓｃ
ｈｅｍｅ ｂａｓｅｄ ｏｎ Ｃｏｎｇｒｕｅｎｔｉａ
ｌ Ｐｏｌｙｎｏｍａｌ Ｏｐｅｒａｔｉｏｎｓ”と題
して論及されている。（以下、この文献を文献４と称
す）
【０００４】
【課題を解決するための手段】ｐを自然数、ｐのビット
数を｜ｐ｜で表すことにする。ｘ，ｙ∈Ｚ／ｐ2 Ｚ（Ｚ
／ｐ2 Ｚはｐ2 を法とする剰余群）に対して、ｘｙ mod
ｐ2 を計算することを考える。以下、処理量の比較を
するために、１単位を、｜ｐ｜ビットの自然数どうしの
乗算を１単位とする。すると、一般に、ｘｙ mod ｐ2
は１２単位かかることが知られている。これは、ｘ，ｙ
がＺ／ｐＺの元だとした時に、乗算ｘ×ｙに１単位、ｘ
ｙを mod ｐするのに、２単位かかり、従って３単位か
かるので、Ｚ／ｐ 2 Ｚの場合、ビット数が２倍、即ち、
処理量は４倍になり、１２単位かかることが分かる。
数を｜ｐ｜で表すことにする。ｘ，ｙ∈Ｚ／ｐ2 Ｚ（Ｚ
／ｐ2 Ｚはｐ2 を法とする剰余群）に対して、ｘｙ mod
ｐ2 を計算することを考える。以下、処理量の比較を
するために、１単位を、｜ｐ｜ビットの自然数どうしの
乗算を１単位とする。すると、一般に、ｘｙ mod ｐ2
は１２単位かかることが知られている。これは、ｘ，ｙ
がＺ／ｐＺの元だとした時に、乗算ｘ×ｙに１単位、ｘ
ｙを mod ｐするのに、２単位かかり、従って３単位か
かるので、Ｚ／ｐ 2 Ｚの場合、ビット数が２倍、即ち、
処理量は４倍になり、１２単位かかることが分かる。
【０００５】この高速化のために、 mod ｐでの乗算剰
余演算を全面的に援用する。ｘ＝ａ＋ｂｐ mod ｐ2 、
ｙ＝ｃ＋ｄｐ mod ｐ2 と表わされており、これらを、
それぞれｘ＝（ａ，ｂ），ｙ＝（ｃ，ｄ）と表す。なお
ｘ＝ｘ´mod ｐ2 とすると、ａはｘ´をｐで割った余り
であり、ｂはその商である。ここではｘ，ｙはこのよう
な関係で入力されるとしている。ｂｄｐ2 mod ｐ2 ＝０
であるから、ｘｙ＝ａｃ＋（ａｄ＋ｂｃ）ｐ mod ｐ2
となり、ｅ＝ａｃ mod ｐ、ｇ＝〔ａｃ／ｐ〕，ｆ＝ａ
ｄ＋ｂｃ＋ｇ mod ｐとおけば、上述の記号を用いてｘ
ｙ＝（ｅ，ｆ）と書ける。ここで、〔ｚ〕は、ｚを超え
ない最大の整数を表すとする。さて、今、これを次のよ
うに計算する。まず、ａｃの計算で１単位、ｅ，ｇはａ
ｃ mod ｐの計算で同時に求められるので、これが２単
位、次に、ａｄ，ｂｃの計算にそれぞれ１単位で２単
位、足し算は、かけ算に比べて処理量は無視出来、残り
のａｄ＋ｂｃ＋ｇ mod ｐは、２単位、従って、最終的
にかかる処理量は７単位であると見積もれる。
余演算を全面的に援用する。ｘ＝ａ＋ｂｐ mod ｐ2 、
ｙ＝ｃ＋ｄｐ mod ｐ2 と表わされており、これらを、
それぞれｘ＝（ａ，ｂ），ｙ＝（ｃ，ｄ）と表す。なお
ｘ＝ｘ´mod ｐ2 とすると、ａはｘ´をｐで割った余り
であり、ｂはその商である。ここではｘ，ｙはこのよう
な関係で入力されるとしている。ｂｄｐ2 mod ｐ2 ＝０
であるから、ｘｙ＝ａｃ＋（ａｄ＋ｂｃ）ｐ mod ｐ2
となり、ｅ＝ａｃ mod ｐ、ｇ＝〔ａｃ／ｐ〕，ｆ＝ａ
ｄ＋ｂｃ＋ｇ mod ｐとおけば、上述の記号を用いてｘ
ｙ＝（ｅ，ｆ）と書ける。ここで、〔ｚ〕は、ｚを超え
ない最大の整数を表すとする。さて、今、これを次のよ
うに計算する。まず、ａｃの計算で１単位、ｅ，ｇはａ
ｃ mod ｐの計算で同時に求められるので、これが２単
位、次に、ａｄ，ｂｃの計算にそれぞれ１単位で２単
位、足し算は、かけ算に比べて処理量は無視出来、残り
のａｄ＋ｂｃ＋ｇ mod ｐは、２単位、従って、最終的
にかかる処理量は７単位であると見積もれる。
【０００６】以上述べたこの発明の原理を適用した場合
の各演算装置における演算アルゴリズムは以下のように
なる。 （１）平方数を法とした場合の乗算剰余演算のアルゴリ
ズム 入力：ｘ＝（ａ，ｂ），ｙ＝（ｃ，ｄ），ｐ 出力：ｘｙ＝（ｅ，ｆ） ステップ１ ａｃ，ａｄ，ｂｃの計算。
の各演算装置における演算アルゴリズムは以下のように
なる。 （１）平方数を法とした場合の乗算剰余演算のアルゴリ
ズム 入力：ｘ＝（ａ，ｂ），ｙ＝（ｃ，ｄ），ｐ 出力：ｘｙ＝（ｅ，ｆ） ステップ１ ａｃ，ａｄ，ｂｃの計算。
【０００７】ステップ２ ｅ＝ａｃ mod ｐ，ｇ＝〔ａ
ｃ／ｐ〕の計算。 ステップ３ ｆ＝ａｄ＋ｂｃ＋ｇ mod ｐの計算。 （２）平方数を法とした場合の自乗剰余演算のアルゴリ
ズム 入力：ｘ＝（ａ，ｂ）ｐ 出力：ｘ2 ＝（ｅ，ｆ） ステップ１ ａ2 ，ａｂの計算。
ｃ／ｐ〕の計算。 ステップ３ ｆ＝ａｄ＋ｂｃ＋ｇ mod ｐの計算。 （２）平方数を法とした場合の自乗剰余演算のアルゴリ
ズム 入力：ｘ＝（ａ，ｂ）ｐ 出力：ｘ2 ＝（ｅ，ｆ） ステップ１ ａ2 ，ａｂの計算。
【０００８】ステップ２ ｅ＝ａ2 mod ｐ，ｇ＝〔ａ
2 ／ｐ〕の計算。 ステップ３ ｆ＝２ａｂ＋ｇ mod ｐの計算。 （３）平方数を法とした場合の巾乗剰余演算のアルゴリ
ズム 入力：ｘ＝（ａ，ｂ），ｍ，ｐ 出力：ｘm ＝（ｅ，ｆ） 局所変数ｉ，ｙを準備しておく、初期値ｉ＝ｙ＝１ ステップ１ ｍの下位ｉビット目が０であれば、ｙにｙ2 mod ｐ2
を代入し、そうでなければ、ｙに、ｙ2 ×ｘ mod ｐ2
を代入、ｉにｉ＋１を代入。 ステップ２ ｉ＜ｋであれば、ステップ１に戻る。そうでなければ、
修了して、ｙ＝（ｅ，ｆ）を出力する。ｋはｍのビット
数。
2 ／ｐ〕の計算。 ステップ３ ｆ＝２ａｂ＋ｇ mod ｐの計算。 （３）平方数を法とした場合の巾乗剰余演算のアルゴリ
ズム 入力：ｘ＝（ａ，ｂ），ｍ，ｐ 出力：ｘm ＝（ｅ，ｆ） 局所変数ｉ，ｙを準備しておく、初期値ｉ＝ｙ＝１ ステップ１ ｍの下位ｉビット目が０であれば、ｙにｙ2 mod ｐ2
を代入し、そうでなければ、ｙに、ｙ2 ×ｘ mod ｐ2
を代入、ｉにｉ＋１を代入。 ステップ２ ｉ＜ｋであれば、ステップ１に戻る。そうでなければ、
修了して、ｙ＝（ｅ，ｆ）を出力する。ｋはｍのビット
数。
【０００９】このアルゴリズム自体は例えば文献１に示
されていて公知であるがこの発明ではこのステップ１の
中で使われている、自乗演算、乗算剰余演算は上記
（２）、（１）の各アルゴリズムによるものとする。同
様に、二乗を考えると、前記（２）のアルゴリズムから
処理量は６単位であると考えられる。従って、乗算剰余
演算処理は、７／１２倍に出来る。次に、巾乗剰余演算
について、処理量を比較してみる。
されていて公知であるがこの発明ではこのステップ１の
中で使われている、自乗演算、乗算剰余演算は上記
（２）、（１）の各アルゴリズムによるものとする。同
様に、二乗を考えると、前記（２）のアルゴリズムから
処理量は６単位であると考えられる。従って、乗算剰余
演算処理は、７／１２倍に出来る。次に、巾乗剰余演算
について、処理量を比較してみる。
【００１０】自然数ｍに対して（ｋ＝｜ｍ｜とする）、
上述のｘを mod ｐ2 でｍ乗、即ち、ｘm mod ｐ2 を計
算することを考える。これは、くりかえし二乗法を用い
て、４×（３／２）×ｋ×３＝１８ｋ、即ち、１８ｋ単
位かかることが知られている。これを、この発明により
実行することを見積もれば、次のようになる。同じ、く
りかえし二乗法を用いて計算すると、ｙ2 mod ｐ2 に
６単位、ｙ2 ×ｘ modｐ2 に（６＋７）単位かかるから
｛６＋（６＋７）／２｝×ｋ＝１９ｋ／２、即ち、１９
ｋ／２単位かかり、結局（１／１８）／（１９／２）＝
１９／３６倍に出来る。
上述のｘを mod ｐ2 でｍ乗、即ち、ｘm mod ｐ2 を計
算することを考える。これは、くりかえし二乗法を用い
て、４×（３／２）×ｋ×３＝１８ｋ、即ち、１８ｋ単
位かかることが知られている。これを、この発明により
実行することを見積もれば、次のようになる。同じ、く
りかえし二乗法を用いて計算すると、ｙ2 mod ｐ2 に
６単位、ｙ2 ×ｘ modｐ2 に（６＋７）単位かかるから
｛６＋（６＋７）／２｝×ｋ＝１９ｋ／２、即ち、１９
ｋ／２単位かかり、結局（１／１８）／（１９／２）＝
１９／３６倍に出来る。
【００１１】
【発明の実施の形態】１．平方数を法とした場合の乗算
剰余演算装置の一実施例について図１を参照して説明す
る。まず、入力ｘ＝（ａ，ｂ）、ｙ（ｃ，ｄ）、ｐがレ
ジスタよりなる入力手段１１に入力保持される乗算器１
２が、入力手段１１からｘ＝（ａ，ｂ），ｙ＝（ｃ，
ｄ）を受けとると、ａｃ，ａｄ，ｂｃを計算し、ａｃを
レジスタ１３に格納して剰余器１４に、ａｄ，ｂｃをレ
ジスタ１５に格納して加算器１６にそれぞれ入力する。
剰余器１４には入力手段１１よりｐも入力されｅ＝ａｃ
mod ｐと〔ａｃ／ｐ〕をそれぞれ計算してｇ＝〔ａｃ
／ｐ〕をレジスタ１７を介して加算器１８に入力する。
加算器１６は、ａｄ＋ｂｃを出力し、これを加算器１８
に入力する。加算器１８は、ａｄ＋ｂｃ＋ｇを出力し、
これを剰余器１９に入力し、剰余器１９には入力手段１
１からｐも入力され、ｆ＝ａｄ＋ｂｃ＋ｇ mod ｐを計
算して出力して出力手段２１より外部へ出力する。また
剰余器１４で計算されたｅ＝ａｃ mod ｐが出力手段２
２を介して外部へ出力される。つまり最終的に、この乗
算剰余演算装置１００は、ｘｙ＝（ｅ，ｆ）を出力して
停止する。各部の順次制御各レジスタに対する格納、取
出しなどは制御部２３により行われる。
剰余演算装置の一実施例について図１を参照して説明す
る。まず、入力ｘ＝（ａ，ｂ）、ｙ（ｃ，ｄ）、ｐがレ
ジスタよりなる入力手段１１に入力保持される乗算器１
２が、入力手段１１からｘ＝（ａ，ｂ），ｙ＝（ｃ，
ｄ）を受けとると、ａｃ，ａｄ，ｂｃを計算し、ａｃを
レジスタ１３に格納して剰余器１４に、ａｄ，ｂｃをレ
ジスタ１５に格納して加算器１６にそれぞれ入力する。
剰余器１４には入力手段１１よりｐも入力されｅ＝ａｃ
mod ｐと〔ａｃ／ｐ〕をそれぞれ計算してｇ＝〔ａｃ
／ｐ〕をレジスタ１７を介して加算器１８に入力する。
加算器１６は、ａｄ＋ｂｃを出力し、これを加算器１８
に入力する。加算器１８は、ａｄ＋ｂｃ＋ｇを出力し、
これを剰余器１９に入力し、剰余器１９には入力手段１
１からｐも入力され、ｆ＝ａｄ＋ｂｃ＋ｇ mod ｐを計
算して出力して出力手段２１より外部へ出力する。また
剰余器１４で計算されたｅ＝ａｃ mod ｐが出力手段２
２を介して外部へ出力される。つまり最終的に、この乗
算剰余演算装置１００は、ｘｙ＝（ｅ，ｆ）を出力して
停止する。各部の順次制御各レジスタに対する格納、取
出しなどは制御部２３により行われる。
【００１２】２．平方数を法とした場合の自乗剰余演算
装置の一実施例について図２を参照して説明する。ま
ず、入力手段３１にｘ（ａ，ｂ），ｐが入力保持され
る、入力手段３１中のａが自乗器３２でａ2 の計算がな
され、その結果がレジスタ３３に格納されて剰余器３４
に入力される。剰余器３４には入力手段３１からｐも入
力され、ｅ＝ａ2 mod ｐとｇ＝〔ａ2 ／ｐ〕とを計算
して出力し、それぞれレジスタ３５，３６に格納する。
一方、入力手段３１からｘ＝（ａ，ｂ）を乗算器３８が
受けとると、乗算器３８はａｂを計算してシフト器３９
に入力し、シフト器３９はａｂを１ビット左シフトして
２ａｂを加算器４１に入力する。加算器４１にはレジス
タ３６のｇが入力され、２ａｂ＋ｇを出力し、これを剰
余器４２に入力して剰余器４２には入力手段３１からｐ
も入力されｆ＝２ａｂ＋ｇ mod ｐを計算して出力手段
４３を通じて外部へ出力する。レジスタ３５も出力手段
としてｅ＝ａ2 modｐを外部へ出力する。つまり最終的
に、自乗剰余演算装置２００は、ｘ2 ＝（ｅ，ｆ）を出
力して停止する。各部の制御、各レジスタに対する格
納、取出しなどは制御部４４が行う。
装置の一実施例について図２を参照して説明する。ま
ず、入力手段３１にｘ（ａ，ｂ），ｐが入力保持され
る、入力手段３１中のａが自乗器３２でａ2 の計算がな
され、その結果がレジスタ３３に格納されて剰余器３４
に入力される。剰余器３４には入力手段３１からｐも入
力され、ｅ＝ａ2 mod ｐとｇ＝〔ａ2 ／ｐ〕とを計算
して出力し、それぞれレジスタ３５，３６に格納する。
一方、入力手段３１からｘ＝（ａ，ｂ）を乗算器３８が
受けとると、乗算器３８はａｂを計算してシフト器３９
に入力し、シフト器３９はａｂを１ビット左シフトして
２ａｂを加算器４１に入力する。加算器４１にはレジス
タ３６のｇが入力され、２ａｂ＋ｇを出力し、これを剰
余器４２に入力して剰余器４２には入力手段３１からｐ
も入力されｆ＝２ａｂ＋ｇ mod ｐを計算して出力手段
４３を通じて外部へ出力する。レジスタ３５も出力手段
としてｅ＝ａ2 modｐを外部へ出力する。つまり最終的
に、自乗剰余演算装置２００は、ｘ2 ＝（ｅ，ｆ）を出
力して停止する。各部の制御、各レジスタに対する格
納、取出しなどは制御部４４が行う。
【００１３】３．平方数を法とした場合の巾乗剰余演算
装置の一実施例について図３を参照して説明する。 メ
モリ５２の中に局所変数ｉ，ｙの領域が確保され、それ
ぞれ、初期値ｉ＝ｙ＝１が設定されてある。まず、入力
手段５２にｘ＝（ａ，ｂ），ｍ，ｐが入力保持され、入
力ｘ＝（ａ，ｂ），ｍをビット判定器５３が受けとる
と、ビット判定器５３にはメモリ５１の中のｉ，ｙも入
力され、ｍの下位第ｉビット目が０なら、自乗剰余演算
装置５４にｙの値を入力し、自乗剰余演算装置５４には
入力手段５２からｐも入力され、ｙ2 mod ｐ2 の値を
計算してｙとしてメモリ５１に格納する。自乗剰余演算
装置５４，５５は共に図２に示した構成のものであっ
て、従ってｙ2 ＝ｃ＋ｄｐと表現して計算される。乗算
剰余演算装置５７は図１に示した構成のものでありｙ＝
（ｃ，ｄ）と表現されて計算される。
装置の一実施例について図３を参照して説明する。 メ
モリ５２の中に局所変数ｉ，ｙの領域が確保され、それ
ぞれ、初期値ｉ＝ｙ＝１が設定されてある。まず、入力
手段５２にｘ＝（ａ，ｂ），ｍ，ｐが入力保持され、入
力ｘ＝（ａ，ｂ），ｍをビット判定器５３が受けとる
と、ビット判定器５３にはメモリ５１の中のｉ，ｙも入
力され、ｍの下位第ｉビット目が０なら、自乗剰余演算
装置５４にｙの値を入力し、自乗剰余演算装置５４には
入力手段５２からｐも入力され、ｙ2 mod ｐ2 の値を
計算してｙとしてメモリ５１に格納する。自乗剰余演算
装置５４，５５は共に図２に示した構成のものであっ
て、従ってｙ2 ＝ｃ＋ｄｐと表現して計算される。乗算
剰余演算装置５７は図１に示した構成のものでありｙ＝
（ｃ，ｄ）と表現されて計算される。
【００１４】ビット判定器５３で下位第ｉビット目がゼ
ロでないときは、自乗剰余演算装置５５にｙの値を入力
してｙ2 mod ｐ2 を計算してレジスタ５６に格納し、
このレジスタ５６内の値をｙとして乗算剰余演算装置５
７に入力し、この装置５７にはｘ，ｐも入力し結局、ｙ
2 ｘ mod ｐ2 を計算して出力し、これをｙとしてメモ
リ５１に入力する。さらに、メモリ５１内のｉにｉ＋１
を加算器５８で行ってｉを更新する。次に、ビット判定
器５９において、ｉ＜ｋかどうか判定し、そうであれば
ビット判定器５３の処理に戻り上述を繰り返す。そうで
なければ、メモリ５１内のｙ＝（ｅ，ｆ）＝ｘm mod
ｐ2 をレジスタよりなる出力手段６０により出力して停
止する。各部の制御、各レジスタと、メモリに対する格
納、取出しなどは制御部６１で行う。自乗剰余演算装置
５４と５５は同一のものを用いてもよい。
ロでないときは、自乗剰余演算装置５５にｙの値を入力
してｙ2 mod ｐ2 を計算してレジスタ５６に格納し、
このレジスタ５６内の値をｙとして乗算剰余演算装置５
７に入力し、この装置５７にはｘ，ｐも入力し結局、ｙ
2 ｘ mod ｐ2 を計算して出力し、これをｙとしてメモ
リ５１に入力する。さらに、メモリ５１内のｉにｉ＋１
を加算器５８で行ってｉを更新する。次に、ビット判定
器５９において、ｉ＜ｋかどうか判定し、そうであれば
ビット判定器５３の処理に戻り上述を繰り返す。そうで
なければ、メモリ５１内のｙ＝（ｅ，ｆ）＝ｘm mod
ｐ2 をレジスタよりなる出力手段６０により出力して停
止する。各部の制御、各レジスタと、メモリに対する格
納、取出しなどは制御部６１で行う。自乗剰余演算装置
５４と５５は同一のものを用いてもよい。
【００１５】上述した各剰余演算装置による各機能はコ
ンピュータがプログラムを読出し、解読実行することに
よって行わせることもできる。
ンピュータがプログラムを読出し、解読実行することに
よって行わせることもできる。
【００１６】
【発明の効果】以上述べたようにこの発明によれば平方
数を法とした場合では、従来の、乗算剰余演算、巾乗剰
余演算及び自乗剰余演算に比べて、それぞれ１２／７
倍、３６／１９倍、２倍高速な処理が可能となり、文献
３，４で提案されているような自然数の巾を法とした剰
余演算を必要とする公開鍵暗号、デジタル署名等におけ
る処理時間の大幅な短縮が期待出来る。
数を法とした場合では、従来の、乗算剰余演算、巾乗剰
余演算及び自乗剰余演算に比べて、それぞれ１２／７
倍、３６／１９倍、２倍高速な処理が可能となり、文献
３，４で提案されているような自然数の巾を法とした剰
余演算を必要とする公開鍵暗号、デジタル署名等におけ
る処理時間の大幅な短縮が期待出来る。
【図１】この発明の平方数を法とした場合の「乗算剰余
演算装置」における一実施例の機能的構成を示す図
演算装置」における一実施例の機能的構成を示す図
【図２】この発明の平方数を法とした場合の「自乗剰余
演算装置」における一実施例の機能的構成を示す図
演算装置」における一実施例の機能的構成を示す図
【図３】この発明の平方数を法とした場合の「巾乗剰余
演算装置」における一実施例の機能的構成を示す図
演算装置」における一実施例の機能的構成を示す図
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
G09C 1/00 650
G09C 1/00 620
G06F 7/72
ＪＩＣＳＴファイル（ＪＯＩＳ)
Claims (6)
- 【請求項１】 ｘ＝ａ＋ｂｐ mod p2 、ｙ＝ｃ＋ｄｐ m
od ｐ2 、の関係があるａ、ｂ、ｃ、ｄ、ｐが入力され
てｘｙ mod ｐ2 ＝ｅ＋ｆｐ mod ｐ2 を出力する剰余
演算装置において、 上記入力に対し、ａｃ，ａｄ，ｂｃの各乗算を行う乗算
手段と、 上記ａｃと上記ｐとが入力されて、ｅ＝ａｃ mod ｐと
ｇ＝〔ａｃ／ｐ〕をそれぞれ演算する第１剰余手段と
（〔ｚ〕はｚを越えない整数値）上記ａｄ，ｂｃ，ｇを
加算する加算手段と、 上記ａｄ＋ａｃ＋ｇと上記ｐが入力されてｆ＝ａｄ＋ｂ
ｃ＋ｇ mod ｐを計算する第２剰余手段と、 上記ｅとｆを演算結果として出力する手段と、 上記各手段を順次動作させる制御手段と、 を具備する剰余演算装置。 - 【請求項２】 ｘ＝ａ＋ｂｐ mod ｐ2 の関係がある
ａ、ｂ、ｐが入力されてｘ2 ＝ｅ＋ｆｐ mod ｐ2 を出
力する剰余演算装置において、 上記ａが入力されてａ2 を計算出力する自乗手段と、 上記ａ2 と上記ｐが入力され、ｅ＝ａ2 mod ｐとｇ
〔ａ2 ／ｐ〕をそれぞれ計算する第１剰余手段と、 上記ａ，ｂが入力され、ａｂを計算する乗算手段と、 上記ａｂが入力され、１ビット左へシフトして２ａｂを
得るシフト手段と、 上記ｇと２ａｂが入力され、これらを加算する加算手段
と、 その加算手段の加算結果と上記ｐが入力されてｆ＝２ａ
ｂ＋ｇ mod ｐを計算する第２剰余手段と、 上記ｅ及び上記ｆを出力する手段と、 上記各手段を順次動作させる制御手段と、 を具備する剰余演算装置。 - 【請求項３】 ｘ＝ａ＋ｂｐ mod ｐ2 の関係がある
ａ、ｂ、ｐとｍが入力され、ｙ＝ｘm mod ｐ2 を出力
する剰余演算装置において、 初期値ｉ＝ｙ＝１の局所変数ｉ，ｙを記憶するメモリ
と、 上記ｙとｐが入力され、ｙ2 mod ｐ2 を計算してその
結果をｙとして出力する請求項２記載の剰余演算装置よ
りなる自乗剰余演算手段と、 上記自乗剰余演算手段の出力ｙと上記ｘとｐが入力され
て、ｙ・ｘ mod ｐ2を演算してその結果をｙとして出
力する請求項１記載の剰余演算装置よりなる乗算剰余演
算手段と、 上記ｍの下位第ｉビット目が０か否か判定する第１ビッ
ト判定手段と、 その第１ビット判定手段で０と判定されると、上記自乗
剰余演算手段による演算を行ってその結果の出力ｙで、
０と判定されないと上記自乗剰余演算手段及び上記乗算
剰余演算手段による各演算を行ってその結果の出力ｙ
で、上記メモリ内の局所変数ｙを更新する手段と、 上記メモリ内の局所変数ｉを＋１して更新する手段と、 上記更新されたｉがｍのビット数以下か否かを判定する
第２ビット判定手段と、 上記第２ビット判定手段の判定がｍのビット数以下であ
れば、上記第１ビット判定手段の判定、その判定結果に
もとづく、処理を繰返し、上記判定がｍのビット数以下
でなければ、その時のｙの値を外部へ出力するように各
手段を動作させる制御手段と、 を具備する剰余演算装置。 - 【請求項４】 請求項１に記載した剰余演算装置とし
て、コンピュータを機能させるためのプログラムを記録
したコンピュータ読み取り可能な記録媒体。 - 【請求項５】 請求項２に記載した剰余演算装置とし
て、コンピュータを機能させるためのプログラムを記録
したコンピュータ読み取り可能な記録媒体。 - 【請求項６】 請求項３に記載した剰余演算装置とし
て、コンピュータを機能させるためのプログラムを記録
したコンピュータ読み取り可能な記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07935698A JP3390966B2 (ja) | 1998-03-26 | 1998-03-26 | 平方数を法とした剰余演算装置及びそのプログラム記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07935698A JP3390966B2 (ja) | 1998-03-26 | 1998-03-26 | 平方数を法とした剰余演算装置及びそのプログラム記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11282349A JPH11282349A (ja) | 1999-10-15 |
| JP3390966B2 true JP3390966B2 (ja) | 2003-03-31 |
Family
ID=13687629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07935698A Expired - Fee Related JP3390966B2 (ja) | 1998-03-26 | 1998-03-26 | 平方数を法とした剰余演算装置及びそのプログラム記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3390966B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2696223C1 (ru) * | 2018-12-04 | 2019-07-31 | федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" | Арифметико-логическое устройство для формирования остатка по произвольному модулю от числа |
-
1998
- 1998-03-26 JP JP07935698A patent/JP3390966B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| ＨＡＮＤＢＯＯＫ ｏｆ ＡＰＰＬＩＥＤ ＣＲＹＰＴＯＧＲＡＰＨＹ，ｐ．５９５−５９６ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2696223C1 (ru) * | 2018-12-04 | 2019-07-31 | федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" | Арифметико-логическое устройство для формирования остатка по произвольному модулю от числа |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11282349A (ja) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8504602B2 (en) | Modular multiplication processing apparatus | |
| EP0917047B1 (en) | Apparatus for modular inversion for information security | |
| US6920473B2 (en) | Method and apparatus for modular multiplying and calculating unit for modular multiplying | |
| US20080044013A1 (en) | Koblitz Exponentiation with Bucketing | |
| EP0984357B1 (en) | Apparatus and method for elliptic-curve multiplication and recording medium having recorded thereon a program for implementing the method | |
| JP4351987B2 (ja) | モンゴメリ変換装置、演算装置、ｉｃカード、暗号装置、復号装置及びプログラム | |
| KR101154845B1 (ko) | 스칼라 배산기 및 스칼라 배산프로그램 | |
| JP3390966B2 (ja) | 平方数を法とした剰余演算装置及びそのプログラム記録媒体 | |
| JP4202701B2 (ja) | 多項式剰余系演算装置、方法及びプログラム | |
| CN113467752B (zh) | 用于隐私计算的除法运算装置、数据处理系统及方法 | |
| JP2007526513A (ja) | 要素の累乗またはスカラー乗算の方法 | |
| JP3460798B2 (ja) | 楕円積和演算計算方法、楕円積和演算計算装置及び楕円積和演算計算プログラムを記録した記録媒体 | |
| JP3638493B2 (ja) | 楕円曲線自乗演算装置、およびこのプログラム記録媒体 | |
| JP3626315B2 (ja) | 剰余算装置、情報処理装置及び剰余算方法 | |
| Kaihara et al. | A hardware algorithm for modular multiplication/division based on the extended Euclidean algorithm | |
| JP3515462B2 (ja) | 剰余系演算装置及び方法 | |
| JP2001265218A (ja) | 楕円曲線上の演算方法及び装置と、演算プログラムを記録した記録媒体 | |
| JP3842641B2 (ja) | モンゴメリ乗算を用いるコプロセッサを使用する演算装置及び方法 | |
| JP3992883B2 (ja) | 演算装置及び演算方法 | |
| US7337203B2 (en) | Exponent calculation apparatus and method, and program | |
| JP2003043915A (ja) | 演算装置及び演算方法及び演算プログラム | |
| JP2003216034A (ja) | べき乗剰余演算器 | |
| JP2001194995A (ja) | 楕円曲線上の演算計算方法及び装置と、演算計算プログラムを記録した記録媒体 | |
| JP2003271055A (ja) | ウインドウ処理装置、ウインドウ処理プログラムおよびその記録媒体 | |
| JP2001318598A (ja) | 楕円曲線上の演算方法及び装置と、演算プログラムを記録した記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080124 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090124 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130124 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |