JP3386907B2 - Synchronous rectifier converter - Google Patents

Synchronous rectifier converter

Info

Publication number
JP3386907B2
JP3386907B2 JP33187694A JP33187694A JP3386907B2 JP 3386907 B2 JP3386907 B2 JP 3386907B2 JP 33187694 A JP33187694 A JP 33187694A JP 33187694 A JP33187694 A JP 33187694A JP 3386907 B2 JP3386907 B2 JP 3386907B2
Authority
JP
Japan
Prior art keywords
voltage
fet
synchronous rectifier
synchronous
commutation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP33187694A
Other languages
Japanese (ja)
Other versions
JPH08168242A (en
Inventor
僖一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP33187694A priority Critical patent/JP3386907B2/en
Publication of JPH08168242A publication Critical patent/JPH08168242A/en
Application granted granted Critical
Publication of JP3386907B2 publication Critical patent/JP3386907B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 【0001】 【産業上の利用分野】本発明は同期整流コンバ−タの改
良に関するもので、特に他の直流電源と並列接続して用
いることのできる同期整流コンバ−タに関するものであ
る。 【0002】 【従来の技術】従来、この種の同期整流回路を用いたD
C−DCコンバ−タとしては、図3に示すように、直流
入力電源1の直流電圧を、半導体スイッチ2のスイッチ
ング動作によって矩形波パルス電圧に変換し、この矩形
波パルス電圧をトランス3によって所望の電圧に変換し
た後、半導体整流素子(同期整流FET)4および(転
流FET)5の整流回路と、チョ−クコイル6およびコ
ンデンサ7による平滑回路により整流・平滑して、その
平均値電圧として取り出すようにしている。なお、前記
した半導体スイッチ2のスイッチング動作の制御は、こ
の同期整流コンバ−タの出力電圧を検出する電圧検出制
御回路8により、その検出状況に基づいて制御される。 (2) 【0003】一般に同期整流回路の場合は、前述した図
3のように整流素子4、5として半導体スイッチを用い
て同期動作させる場合と、同期整流素子4のみに半導体
スイッチを用いて同期動作させる場合とがあるが、本発
明は変換効率の向上を重視した前者の回路、即ち、同期
整流素子4、5を共に電界効果型の半導体スイッチ(F
ET)を用いた回路を対象としている。そこで前記半導
体整流素子4を同期整流FET4、前記半導体整流素子
5を転流FET5と表現する。なお、転流FET5では
転流期間全域に亘ってゲ−ト信号を得ることができない
ので、通常は転流用ダイオ−ド9を付加してある。そし
て、このような同期整流コンバ−タは、小容量から大容
量のものまで取り揃え、負荷容量に応じた同期整流コン
バ−タを選択して用いられるようにしている。 【0004】 【発明が解決しようとする課題】しかし、負荷容量に応
じた同期整流コンバ−タを用意するということは、その
機種数を多くすることであり、各機種毎に在庫を必要と
することになるため、設計、生産および物品管理の上か
ら機種数の削減が望まれており、同一機種の並列接続に
よる大容量負荷への対応が検討されているが、図3に示
してある従来の同期整流コンバ−タを並列接続して用い
る場合や、他の直流電源(電池等)を並列接続して用い
る場合には、次のような問題が生ずる。即ち、出力端子
10、11に前述したように同種の他の同期整流コンバ
−タや、電池等の外部直流電源12が並列接続されてい
る場合において、この並列接続された他の電源の方が、
本同期整流コンバ−タの出力電圧よりも相対的に電圧が
高くなり、電圧検出制御回路8がこれを検知して半導体
スイッチ2の動作を停止させた場合や、本同期整流コン
バ−タがその保護装置の動作等により電力供給を停止し
た場合には、出力端子10、11から外部直流電源12
の電圧が供給されて、同期整流FET4および転流FE
T5のゲ−トに印加されることになり、両FET4、5
は導通状態が継続されることになる。これは、整流素子
としてFETを (3) 用いるとき、そのゲ−トのバイアスがソ−ス電位に対し
て正常であれば、この両FET4、5のドレイン−ソ−
ス間にはどちらの方向にも電流が流れることができるの
で出力端子から電流は逆流入し、やがては破壊される可
能性がある。 【0005】前記の不具合を解消するために我々は先に
図2に示す同期整流FET及び転流FETのゲ−ト信号
回路を提案した(特願平5−148410号)。本内容
は直流入力電圧をスイッチング素子により矩形波パルス
電圧に変換してトランスの1次巻線に印加し、そのトラ
ンスの2次巻線で取り出された所望の電圧パルスを同期
整流FET、転流FET、チョ−クコイルおよびコンデ
ンサ等により整流・平滑して直流電圧を出力する同期整
流コンバ−タであって、前記同期整流FETは当該同期
整流コンバ−タに並列接続される外部直流電源によって
は動作されないように構成された同期整流コンバ−タに
おいて、前記トランスの1次側または2次側の電流値を
検出し、その検出電流値が所定値以上になった場合に前
記転流FETを動作状態とせしめるスイッチ回路を設
け、当該同期整流コンバ−タに並列接続される外部直流
電源によっては前記転流FETが動作しないようにした
ものである。 【0006】図2の構成では電流検出の手段としてトラ
ンス1次側のパルス電流を電流トランス13とその出力
側に接がれた抵抗により電圧に変換している。電流トラ
ンス13の挿入場所は2次側のパルス回路でも良く、又
その他の電流検出手段としては、電流トランスの替わり
に低抵抗に置き換える等の方法が挙げられるが、これら
はいずれも回路中に電圧降下を発生させるので、この分
ロスの増加は免れない。 【0007】 【発明の目的】本発明は、出力端子10、11に並列接
続される外部直流電源12の電圧が、本体の同期整流コ
ンバ−タの出力電圧よりも高い電圧になることなどによ
って、本同期整流コンバ−タが不動作状態になった場合
においても、同期整流FET4および転流FET5が外
部直流電源12によってオン状態にならないようにする (4) と共にロスの少ない転流FET5のゲ−ト信号回路を備
えた同期整流コンバ−タを提供するものである。 【0008】 【課題を解決するための手段】本発明は直流入力電圧を
半導体スイッチ2により矩形波パルス電圧に変換してト
ランス1次巻線に印加し、その2次巻線で取り出された
電圧パルスを、同期整流FET4、転流FET5、チョ
−クコイル6、コンデンサ7で整流・平滑する同期整流
コンバ−タであって、前記同期整流FET4は当該同期
整流コンバ−タに並列接続される外部直流電源12によ
っては動作されないように構成された同期整流コンバ−
タにおいて、前記同期整流FET4のソ−ス・ドレイン
間に発生する電圧降下を検出し、その検出電圧値が所定
値以上になった場合に前記転流FET5を動作状態とす
るスイッチ回路23を設けたものである。 【0009】 【実施例】図1は本発明の第1の実施例を示す回路図、
図4はその各部動作波形図であり、従来例と同一部分は
同一符号で表している。最初に、本実施例における同期
整流FET4の動作状態について説明する。同期整流F
ET4は、負極性ラインに接続されているチョ−クコイ
ル6の出力側にそのゲ−トが接続されているので、本同
期整流コンバ−タの2次側に正常な矩形波パルスが出力
されていれば同期整流FET4は正常に動作するように
なっている。しかし、並列接続されている外部直流電源
12の電圧の方が本同期整流コンバ−タの出力電圧より
相対的に高くなったこと等により、本同期整流コンバ−
タが動作を停止した場合、外部直流電源12が出力端子
10、11に接続されていても、同期整流FET4はそ
のゲ−トに適正な正極性の電圧が印加されないため、外
部直流電源12によっては動作されないようになってい
る。 【0010】次に、転流FET5の動作について説明す
る。図1で半導体スイッチ2のオン・オフ動作に伴って
トランス3の2次側には図4(a)に示す電圧が現われ
る。 (5) 図4(a)の正極性電圧によって同期整流FET4がオ
ンするが、この時前記同期整流FET4のソ−ス・ドレ
イン間の電圧は図4(b)に示すようにオンした直後に
スパイク状の比較的大きな電圧降下が発生し、その後は
このFETのソ−ス・ドレイン間オン抵抗に起因する電
圧降下に落ち付く。このスパイク状電圧の発生する原因
は同期整流FETのゲ−ト電圧が充分印加しないうちに
ソ−スに電圧が印加するためである。通常NチャネルF
ETのソ−ス・ドレイン間にはFET内部でP−n接合
が形成されていることは良く知られているが、同期整流
FETではソ−スからドレインに電流を流すように接続
されるので、ゲ−トに信号が無くてもこの内部のP−n
接合を介して電流は流れる。但しこのP−n接合の電圧
降下はFETのソ−ス・ドレイン間のオン抵抗によるも
のに比べると格段に大きいので、ゲ−トに充分な電圧が
印加するまでは図4(b)のようなスパイク状の電圧と
なって表れる。 【0011】図4(b)のスパイク状電圧はトランジス
タ28のベ−スに電流を流すには充分な大きさがあるの
で、このスパイクの発生をしている期間トランジスタ2
8は導通し、スイッチ回路23のコンデンサ27の両端
の電圧を0にする。抵抗25は前記コンデンサ27の電
荷を充電するもので、その値はほぼ1周期に亘ってスイ
ッチ素子26(図の例ではPチャンネルFET)のゲ−
トが充分オン状態に保たれる様に選ばれる。この時のコ
ンデンサ27の電圧を図4(c)に示す。かくして半導
体スイッチ2がオン状態になった時、転流FET5のゲ
−トにはトランスのフライバック電圧がそのまま印加す
る。この様子を図4(d)に示す。図4(b)に示した
同期整流FET4の電圧降下は回路電流が小さくなると
ソ−ス・ドレイン間の容量成分等のためにスパイク状の
電圧は図4(e)のように消滅するのでトランジスタ2
8は動作出来なくなる。従ってコンデンサ27の電圧は
図4(f)に示すように充電されっぱなしになり、スイ
ッチ素子26はオフ状態のままになる。このとき転流F
ET5のゲ−トにかかる電圧は図4(g)に示すように
オフ状態を継続する。なお、ダイオ−ド24はコンデン
サ27に充電された電圧が抵抗25を通って (6) 放電するのを防ぐことが目的である。 【0012】この状態において、本同期整流コンバ−タ
の動作が、その外部直流電源12の電圧が相対的に高い
電圧になったことを電圧検出制御回路8で検出されて、
半導体スイッチ2へのスイッチングパルスの送出が停止
することにより、トランス3の2次側パルス電流もなく
なって、同期整流FET4のソ−ス・ドレイン間電圧降
下は発生しない。これにより転流FET5の動作を制御
するスイッチ回路23はオフ状態になる。このように、
転流FET5のオン・オフ状態の制御は同期整流FET
4のソ−ス・ドレイン間電圧降下によって行われるもの
であるため、出力端子10、11に外部直流電源12が
接続されていても、その出力端子10、11から転流F
ET5に電流が流れ込む逆流現象は生じない。なお、本
同期整流コンバ−タの負荷が無負荷または転流負荷時に
おいては、転流FET5のゲ−ト信号をオフにし、転流
FET5には電流が流れなくなるが、転流用ダイオ−ド
9の順方向には転流整流が流れる。また、図1の抵抗1
8はトランス3に電圧が発生していないときに転流FE
T5のゲ−ト回路のインピ−ダンスが高くなって誤動作
するのを防ぐ目的で設けられたものである。 【0013】 【発明の効果】以上述べたように本発明によれば、同期
整流コンバ−タの同期整流FETの電圧降下を検出し
て、その検出電圧が定められた値以上の場合にのみ転流
FETを動作させ(同期整流FETは他の手段により外
部直流電源の逆流電流阻止が行われる。)当該同期整流
コンバ−タに並列接続された外部直流電源によっては前
記同期整流FET、転流FETが動作されないようにし
たものであり、外部直流電源の並列接続運転を可能に
し、特に同種の同期整流コンバ−タを負荷容量に応じて
並列接続ができるようにしたもので、運転の安全性と共
に、同期整流コンバ−タの機種の削減を図り得る効果を
奏するものである。
Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improved synchronous rectifier converter, and more particularly to a synchronous rectifier converter which can be used in parallel with another DC power supply. It is about. 2. Description of the Related Art Conventionally, a digital rectifier using a synchronous rectifier of this kind has been proposed.
As shown in FIG. 3, a C-DC converter converts a DC voltage of a DC input power supply 1 into a rectangular wave pulse voltage by a switching operation of a semiconductor switch 2, and converts this rectangular wave pulse voltage to a desired voltage by a transformer 3. Rectified and smoothed by a rectifying circuit of semiconductor rectifying elements (synchronous rectifying FET) 4 and (commutation FET) 5 and a smoothing circuit of choke coil 6 and capacitor 7 to obtain an average voltage. I try to take it out. The control of the switching operation of the semiconductor switch 2 is controlled by a voltage detection control circuit 8 for detecting the output voltage of the synchronous rectifier based on the detection status. (2) Generally, in the case of a synchronous rectifier circuit, a synchronous operation is performed using semiconductor switches as the rectifiers 4 and 5 as shown in FIG. In some cases, the present invention focuses on improving the conversion efficiency, but the former circuit, that is, the synchronous rectifying elements 4 and 5 are both field-effect semiconductor switches (F).
ET). Therefore, the semiconductor rectifier 4 is referred to as a synchronous rectifier FET 4 and the semiconductor rectifier 5 is referred to as a commutation FET 5. Since the commutation FET 5 cannot obtain a gate signal over the entire commutation period, a commutation diode 9 is usually added. Such synchronous rectifier converters are available in small to large capacities, and the synchronous rectifier converter according to the load capacity is selected and used. [0004] However, preparing a synchronous rectifier converter according to the load capacity increases the number of models, and requires inventory for each model. Therefore, it is desired to reduce the number of models from the viewpoints of design, production and article management, and a study is being made to cope with large-capacity loads by connecting the same models in parallel. When the synchronous rectifier converters are connected in parallel, or when another DC power supply (battery or the like) is connected in parallel, the following problems occur. That is, when another synchronous rectifier converter of the same type or an external DC power supply 12 such as a battery is connected in parallel to the output terminals 10 and 11 as described above, the other power supply connected in parallel is better. ,
The voltage becomes relatively higher than the output voltage of the synchronous rectifier converter, and the voltage detection control circuit 8 detects this and stops the operation of the semiconductor switch 2, or the synchronous rectifier converter operates in the same manner. When the power supply is stopped due to the operation of the protection device or the like, the external DC power supply 12 is connected to the output terminals 10 and 11.
Is supplied to the synchronous rectification FET 4 and the commutation FE.
This is applied to the gate of T5, and both FETs 4, 5
Means that the conduction state is continued. This is because when the FET (3) is used as a rectifying element and the gate bias is normal with respect to the source potential, the drain-source of both FETs 4 and 5 is increased.
Since current can flow in either direction between the two terminals, current may flow backward from the output terminal and eventually break down. In order to solve the above problem, we have previously proposed a gate signal circuit of a synchronous rectification FET and a commutation FET shown in FIG. 2 (Japanese Patent Application No. 5-148410). This content converts a DC input voltage into a rectangular wave pulse voltage by a switching element and applies it to a primary winding of a transformer. A desired voltage pulse taken out by a secondary winding of the transformer is synchronously rectified by a FET. A synchronous rectifier converter for rectifying and smoothing a DC voltage with an FET, a choke coil, a capacitor, and the like, and outputting the DC voltage. The synchronous rectifier FET operates depending on an external DC power supply connected in parallel to the synchronous rectifier converter. In the synchronous rectifier converter, the current value on the primary side or the secondary side of the transformer is detected, and when the detected current value exceeds a predetermined value, the commutation FET is activated. A switch circuit is provided to prevent the commutation FET from operating by an external DC power supply connected in parallel to the synchronous rectifier converter. In the configuration shown in FIG. 2, as a means for current detection, a pulse current on the primary side of the transformer is converted into a voltage by a current transformer 13 and a resistor connected to its output side. The place where the current transformer 13 is inserted may be a pulse circuit on the secondary side, and other current detecting means may include a method of replacing the current transformer with a low resistance instead of the current transformer. Since a descent occurs, the increase in loss is inevitable. An object of the present invention is to reduce the voltage of the external DC power supply 12 connected in parallel to the output terminals 10 and 11 to a voltage higher than the output voltage of the synchronous rectifier converter of the main body. Even when the synchronous rectification converter is inoperative, the synchronous rectification FET 4 and the commutation FET 5 are not turned on by the external DC power supply 12 (4) and the gate of the commutation FET 5 with a small loss is provided. The present invention provides a synchronous rectifier converter provided with a synchronous signal circuit. According to the present invention, a DC input voltage is converted into a rectangular wave pulse voltage by a semiconductor switch 2 and applied to a primary winding of a transformer. A synchronous rectification converter for rectifying and smoothing a pulse with a synchronous rectification FET 4, a commutation FET 5, a choke coil 6, and a capacitor 7. Synchronous rectifier converter that is configured not to be operated by the power supply 12
A switching circuit for detecting a voltage drop occurring between the source and the drain of the synchronous rectification FET, and activating the commutation FET when the detected voltage exceeds a predetermined value. It is a thing. FIG. 1 is a circuit diagram showing a first embodiment of the present invention.
FIG. 4 is an operation waveform diagram of each part, and the same parts as those in the conventional example are denoted by the same reference numerals. First, an operation state of the synchronous rectification FET 4 in the present embodiment will be described. Synchronous rectification F
Since the gate of the ET 4 is connected to the output side of the choke coil 6 connected to the negative polarity line, a normal rectangular wave pulse is output to the secondary side of the synchronous rectifier converter. Then, the synchronous rectification FET 4 operates normally. However, since the voltage of the external DC power supply 12 connected in parallel is relatively higher than the output voltage of the synchronous rectifier converter, the synchronous rectifier converter is not used.
When the external DC power supply 12 stops operating, even if the external DC power supply 12 is connected to the output terminals 10 and 11, the synchronous rectification FET 4 does not receive an appropriate positive polarity voltage at its gate. Is not working. Next, the operation of the commutation FET 5 will be described. In FIG. 1, the voltage shown in FIG. 4A appears on the secondary side of the transformer 3 with the on / off operation of the semiconductor switch 2. (5) The synchronous rectification FET 4 is turned on by the positive voltage shown in FIG. 4A. At this time, the voltage between the source and the drain of the synchronous rectification FET 4 is immediately after being turned on as shown in FIG. A relatively large spike-like voltage drop occurs, and thereafter, the voltage drops due to the source-drain on-resistance of the FET. The reason why the spike voltage is generated is that the voltage is applied to the source before the gate voltage of the synchronous rectification FET is sufficiently applied. Normal N channel F
It is well known that a pn junction is formed inside the FET between the source and the drain of the ET, but a synchronous rectification FET is connected so that current flows from the source to the drain. , Even if there is no signal at the gate,
Current flows through the junction. However, since the voltage drop at the pn junction is much larger than that caused by the on-resistance between the source and drain of the FET, the voltage drop is as shown in FIG. 4B until a sufficient voltage is applied to the gate. It appears as a spike-like voltage. Since the spike voltage in FIG. 4B is large enough to allow a current to flow through the base of the transistor 28, the voltage of the transistor 2 during the spike is generated.
8 conducts, and makes the voltage across the capacitor 27 of the switch circuit 23 zero. The resistor 25 charges the electric charge of the capacitor 27, and its value is substantially equal to the gate voltage of the switch element 26 (P-channel FET in the example in the figure) over one period.
Selected to keep the switch fully on. FIG. 4C shows the voltage of the capacitor 27 at this time. Thus, when the semiconductor switch 2 is turned on, the flyback voltage of the transformer is directly applied to the gate of the commutation FET 5. This state is shown in FIG. The voltage drop of the synchronous rectification FET 4 shown in FIG. 4B becomes smaller as the circuit current becomes smaller due to the capacitance component between the source and drain, etc., so that the spike-like voltage disappears as shown in FIG. 2
8 cannot operate. Therefore, the voltage of the capacitor 27 remains charged as shown in FIG. 4F, and the switch element 26 remains off. At this time, the commutation F
The voltage applied to the gate of ET5 continues the off state as shown in FIG. The purpose of the diode 24 is to prevent the voltage charged in the capacitor 27 from being discharged through the resistor 25 (6). In this state, the operation of the synchronous rectifier converter is detected by the voltage detection control circuit 8 when the voltage of the external DC power supply 12 becomes relatively high.
When the sending of the switching pulse to the semiconductor switch 2 is stopped, the secondary-side pulse current of the transformer 3 is also eliminated, and the source-drain voltage drop of the synchronous rectification FET 4 does not occur. Thus, the switch circuit 23 that controls the operation of the commutation FET 5 is turned off. in this way,
Control of ON / OFF state of commutation FET5 is synchronous rectification FET
4 is performed by the source-drain voltage drop, even if the external DC power supply 12 is connected to the output terminals 10 and 11, the commutation F
The backflow phenomenon in which current flows into ET5 does not occur. When the load of the synchronous rectifier converter is no load or commutation load, the gate signal of the commutation FET 5 is turned off, and no current flows through the commutation FET 5, but the commutation diode 9 is used. Commutation rectification flows in the forward direction of. Also, the resistor 1 in FIG.
8 is a commutation FE when no voltage is generated in the transformer 3.
It is provided for the purpose of preventing the gate circuit of T5 from becoming high impedance and malfunctioning. As described above, according to the present invention, the voltage drop of the synchronous rectifier FET of the synchronous rectifier converter is detected, and only when the detected voltage is equal to or higher than a predetermined value, the inverter is turned on. The synchronous rectifier FET is operated (the synchronous rectifier FET prevents backflow current of the external DC power supply by other means.) Depending on the external DC power supply connected in parallel to the synchronous rectifier converter, the synchronous rectifier FET and commutation FET are operated. Is not operated, enabling parallel operation of external DC power supply, and in particular, the same type of synchronous rectifier converter can be connected in parallel according to the load capacity. This has the effect of reducing the number of types of synchronous rectifier converters.

【図面の簡単な説明】 (7) 【図1】本発明の一実施例回路図 【図2】従来回路図 【図3】従来回路図 【図4】本発明実施例回路の各部動作波形図 【符号の説明】 1 直流入力電源 2 半導体スイッチ 3 電圧変換トランス 4 同期整流FET 5 転流FET 6 チョ−クコイル 7、21、27 コンデンサ 8 電圧検出制御回路 9 転流用ダイオ−ド 10、11 出力端子 12 外部直流電源 13 電流トランス 14 電流検出制御回路 15、23 スイッチ回路 16、28 トランジスタ 17、26 制御用FET 18、19、22、25、29 抵抗 24 ダイオ−ド[Brief description of the drawings] (7) FIG. 1 is a circuit diagram of an embodiment of the present invention. FIG. 2 is a conventional circuit diagram. FIG. 3 is a conventional circuit diagram. FIG. 4 is an operation waveform diagram of each part of the circuit according to the embodiment of the present invention; [Explanation of symbols] 1 DC input power supply 2 Semiconductor switch 3 Voltage conversion transformer 4 Synchronous rectification FET 5 Commutation FET 6 choke coil 7, 21, 27 capacitors 8 Voltage detection control circuit 9 Diode for commutation 10, 11 output terminals 12 External DC power supply 13 Current transformer 14 Current detection control circuit 15,23 switch circuit 16, 28 transistor 17,26 Control FET 18, 19, 22, 25, 29 resistance 24 Diode

Claims (1)

(57)【特許請求の範囲】 【請求項1】 直流入力電圧をスイッチング素子により
矩形波パルス電圧に変換してトランスの1次巻線に印加
し、そのトランスの2次巻線で取り出された所望の電圧
パルスを、同期整流FET、転流FET,チョークコイ
ル、コンデンサ等により整流・平滑して直流電圧を出力
する同期整流コンバータであって、前記同期整流FET
は当該同期整流コンバータに並列接続される外部直流電
源によっては動作されないように構成された同期整流コ
ンバータにおいて、前記同期整流FETのソース・ドレ
イン間の電圧降下と前記同期整流FET内部のP−n接
合の電圧降下を検出し、前記同期整流FET内部のP−
n接合の電圧降下が表れた期間において、前記同期整流
FETのソースに接続したトランジスタを導通し、前記
コンデンサの両端の電圧を0にし、前記トランジスタの
エミッタ・コレクタにゲート・ドレインを接続した半導
体スイッチをオン状態にし、前記転流FETのゲートに
トランスのフライバック電圧を印加して、その検出電圧
値が所定値以上になった場合に前記転流FETを動作状
態とせしめるスイッチ回路を設けたことを特徴とする同
期整流コンバータ。
(57) [Claim 1] A DC input voltage is converted into a rectangular wave pulse voltage by a switching element, applied to a primary winding of a transformer, and extracted by a secondary winding of the transformer. A synchronous rectification converter for rectifying and smoothing a desired voltage pulse with a synchronous rectification FET, a commutation FET, a choke coil, a capacitor, etc., and outputting a DC voltage, wherein the synchronous rectification FET is
Is a synchronous rectifier converter configured so as not to be operated by an external DC power supply connected in parallel to the synchronous rectifier converter, wherein a voltage drop between a source and a drain of the synchronous rectifier FET and a pn connection inside the synchronous rectifier FET are
Voltage drop in the synchronous rectification FET is detected.
During the period when the voltage drop of the n-junction appears, the synchronous rectification is performed.
Conducting the transistor connected to the source of the FET,
The voltage across the capacitor is set to 0, and the
Semiconductor with gate and drain connected to emitter and collector
Turn on the body switch and connect to the gate of the commutation FET.
A synchronous rectifier converter, comprising: a switch circuit that applies a flyback voltage of a transformer and activates the commutation FET when the detected voltage value becomes equal to or greater than a predetermined value.
JP33187694A 1994-12-09 1994-12-09 Synchronous rectifier converter Expired - Fee Related JP3386907B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33187694A JP3386907B2 (en) 1994-12-09 1994-12-09 Synchronous rectifier converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33187694A JP3386907B2 (en) 1994-12-09 1994-12-09 Synchronous rectifier converter

Publications (2)

Publication Number Publication Date
JPH08168242A JPH08168242A (en) 1996-06-25
JP3386907B2 true JP3386907B2 (en) 2003-03-17

Family

ID=18248623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33187694A Expired - Fee Related JP3386907B2 (en) 1994-12-09 1994-12-09 Synchronous rectifier converter

Country Status (1)

Country Link
JP (1) JP3386907B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4142429B2 (en) * 2002-12-26 2008-09-03 古河電気工業株式会社 Current detection circuit

Also Published As

Publication number Publication date
JPH08168242A (en) 1996-06-25

Similar Documents

Publication Publication Date Title
JP4574930B2 (en) Resonant gate driver for synchronous rectifier
US6912143B2 (en) Synchronous rectifier with burst mode control
USRE37510E1 (en) Self-synchronized drive circuit for a synchronized rectifier in a clamped-mode power converter
US5956245A (en) Circuit and method for controlling a synchronous rectifier converter
US6643144B2 (en) Circuit configuration for applying a supply voltage to a load and method for such application
JP4395881B2 (en) Synchronous rectifier circuit for switching power supply
US20060028186A1 (en) Two stage boost converter topology
US6002597A (en) Synchronous rectifier having dynamically adjustable current rating and method of operation thereof
US6377477B1 (en) Self-driven synchronous rectifier by retention of gate charge
US20040264224A1 (en) Structure and method for an isolated boost converter
JP3202416B2 (en) Synchronous rectifier converter
EP1229635B1 (en) Active gate clamp circuit for self driven synchronous rectifiers
US6867634B2 (en) Method for detecting the null current condition in a PWM driven inductor and a relative driving circuit
US6487094B1 (en) High efficiency DC-DC power converter
JP3386907B2 (en) Synchronous rectifier converter
JP3294794B2 (en) Power supply
JP2963601B2 (en) Synchronous rectifier converter
JP3370201B2 (en) Synchronous rectifier converter
JP2963602B2 (en) Synchronous rectifier converter
JPH10508459A (en) Power supply with improved efficiency
JPH1169808A (en) Switching power supply unit
JPH05137326A (en) Flyback type switching regulator
JP4299570B2 (en) Power supply device and method of operating power supply device
JPH10210740A (en) Synchronous rectifier
JPH0320046Y2 (en)

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees