JP3386047B2 - Switching power supply - Google Patents
Switching power supplyInfo
- Publication number
- JP3386047B2 JP3386047B2 JP2000374300A JP2000374300A JP3386047B2 JP 3386047 B2 JP3386047 B2 JP 3386047B2 JP 2000374300 A JP2000374300 A JP 2000374300A JP 2000374300 A JP2000374300 A JP 2000374300A JP 3386047 B2 JP3386047 B2 JP 3386047B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- current
- superimposing
- superposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は主にＤＣ−ＤＣコン
バータとして用いられるスイッチング電源装置に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply device mainly used as a DC-DC converter.
【０００２】[0002]
【従来の技術】図１４にはフライバックコンバータタイ
プのスイッチング電源装置の主要回路構成例が示されて
おり、一次コイル３と二次コイル４と三次コイル５を有
するトランス６と、ＦＥＴ（電界効果トランジスタ）で
形成されたスイッチ素子７と、抵抗体８から成る電流セ
ンス回路９と、交流の入力電源１０と、ダイオードブリ
ッジ回路１１と、平滑コンデンサ１２と、起動抵抗体１
３と、ＩＣ入力コンデンサ１４と、ダイオード１５と、
ＯＳＣ（オシレータ）１６とＲＳフリップフロップ回路
１７とコンパレータ１８を有しＩＣ化されているスイッ
チ制御回路１９と、ダイオード２０と、コンデンサ２１
と、分圧抵抗体２２，２３とエラーアンプ２４とフォト
カプラ２５と基準電源２６を有する出力電圧検出回路２
７とを有して構成されている。2. Description of the Related Art FIG. 14 shows an example of a main circuit configuration of a flyback converter type switching power supply device, which includes a transformer 6 having a primary coil 3, a secondary coil 4 and a tertiary coil 5, an FET (electric field effect). A switch element 7 formed of a transistor), a current sense circuit 9 including a resistor 8, an AC input power source 10, a diode bridge circuit 11, a smoothing capacitor 12, and a starting resistor 1
3, an IC input capacitor 14, a diode 15,
A switch control circuit 19 having an OSC (oscillator) 16, an RS flip-flop circuit 17, and a comparator 18, which are integrated into an IC, a diode 20, and a capacitor 21.
And an output voltage detection circuit 2 having voltage dividing resistors 22 and 23, an error amplifier 24, a photocoupler 25, and a reference power supply 26.
And 7 are included.
【０００３】上記図１４に示す回路の回路動作を図１５
のタイムチャートに基づいて簡単に説明する。スイッチ
制御回路１９のＯＳＣ１６は図１５の（ｄ）に示す一定
周期のパルス信号をＲＳフリップフロップ回路１７のセ
ット入力端子（Ｓ）側に加えており、ＲＳフリップフロ
ップ回路１７は、セット入力端子（Ｓ）側にＯＳＣ１６
のパルス信号のオン出力（セットパルス）が加えられる
と同時に、出力端子（Ｑ）側から図１５の（ｆ）に示す
パルス信号（ゲートパルス信号）のオン出力をスイッチ
素子７のゲートＧに加え、スイッチ素子７はそのゲート
パルス信号のオン出力を受けてスイッチオンする。スイ
ッチ素子７がスイッチオンすると、入力電源１０と平滑
コンデンサ１２の充電電圧に基づいた電流ｉがトランス
６の一次コイル３と電流センス回路９（抵抗体８）を通
る経路で流れ、一次コイル３には電流ｉの通電による電
磁エネルギーが蓄積され、また、電流センス回路９は電
流ｉを電圧に変換し図１５の（ｃ）に示す検出電圧Ｖcs
としてコンパレータ１８の非反転入力端子側に出力す
る。FIG. 15 shows the circuit operation of the circuit shown in FIG.
A brief description will be given based on the time chart. The OSC 16 of the switch control circuit 19 applies a pulse signal having a constant cycle shown in FIG. 15D to the set input terminal (S) side of the RS flip-flop circuit 17, and the RS flip-flop circuit 17 has a set input terminal ( OSC16 on the S) side
When the ON output (set pulse) of the pulse signal is applied, the ON output of the pulse signal (gate pulse signal) shown in FIG. 15F is applied to the gate G of the switch element 7 from the output terminal (Q) side. The switch element 7 receives the ON output of the gate pulse signal and switches on. When the switch element 7 is switched on, the current i based on the charging voltage of the input power source 10 and the smoothing capacitor 12 flows in the path passing through the primary coil 3 of the transformer 6 and the current sense circuit 9 (resistor 8), and the current flows to the primary coil 3. Indicates that electromagnetic energy due to the energization of the current i is accumulated, and the current sense circuit 9 converts the current i into a voltage to detect the detection voltage Vcs shown in (c) of FIG.
Is output to the non-inverting input terminal side of the comparator 18.
【０００４】このスイッチオン期間、トランス６の出力
側ではコンデンサ２１の両端電圧が図１５の（ａ）に示
す出力電圧Ｖout として出力されると共に、この出力電
圧Ｖout は出力電圧検出回路２７の分圧抵抗体２２，２
３により分圧検出されエラーアンプ２４の反転入力端子
側に加えられる。エラーアンプ２４の非反転入力端子側
には予め定められた基準電源２６の基準電圧が加えられ
ており、エラーアンプ２４は前記出力電圧Ｖout の検出
電圧と基準電源２６の基準電圧との差に基づいて図１５
の（ｂ）に示す電圧Ｖe をフォトカプラ２５を介し図１
５の（ｃ）に示す出力電圧検出回路２７の検出電圧Ｖf
として前記コンパレータ１８の反転入力端子側に加え
る。During the switch-on period, the voltage across the capacitor 21 is output as the output voltage Vout shown in FIG. 15A on the output side of the transformer 6, and the output voltage Vout is divided by the output voltage detection circuit 27. Resistors 22, 2
The voltage division is detected by 3 and applied to the inverting input terminal side of the error amplifier 24. A predetermined reference voltage of the reference power source 26 is applied to the non-inverting input terminal side of the error amplifier 24, and the error amplifier 24 is based on the difference between the detection voltage of the output voltage Vout and the reference voltage of the reference power source 26. Fig. 15
The voltage Ve shown in (b) of FIG.
Detection voltage Vf of the output voltage detection circuit 27 shown in (c) of FIG.
Is added to the inverting input terminal side of the comparator 18.
【０００５】コンパレータ１８は、前記電流センス回路
９の検出電圧Ｖcsが前記出力電圧検出回路２７の検出電
圧Ｖf に達すると、図１５の（ｅ）に示すパルス信号の
オン出力（リセットパルス）をＲＳフリップフロップ回
路１７のリセット入力端子（Ｒ）側に加える。ＲＳフリ
ップフロップ回路１７は、前記リセットパルスを受ける
と同時に、図１５の（ｆ）に示すようにスイッチ素子７
へのゲートパルス信号のオン出力を停止し、スイッチ素
子７をスイッチオフさせる。When the detection voltage Vcs of the current sense circuit 9 reaches the detection voltage Vf of the output voltage detection circuit 27, the comparator 18 outputs the ON output (reset pulse) of the pulse signal shown in FIG. It is added to the reset input terminal (R) side of the flip-flop circuit 17. At the same time that the RS flip-flop circuit 17 receives the reset pulse, the RS flip-flop circuit 17 switches the switch element 7 as shown in FIG.
The ON output of the gate pulse signal is stopped, and the switch element 7 is switched off.
【０００６】スイッチ素子７がスイッチオフすると、ト
ランス６に蓄えられたエネルギーの電流が二次コイル４
とダイオード２０を通るループで出力電圧Ｖout として
供給され、同時に、スイッチオン期間に三次コイル５に
蓄積されたエネルギーの電流がダイオード１５を通って
ＩＣ入力コンデンサ１４に充電され、次のスイッチ素子
７のスイッチオンに備える。When the switch element 7 is switched off, the current of the energy stored in the transformer 6 is transferred to the secondary coil 4
Is supplied as an output voltage Vout in a loop that passes through the diode 20 and the diode 20, and at the same time, the current of the energy stored in the tertiary coil 5 during the switch-on period is charged in the IC input capacitor 14 through the diode 15 and the next switching element 7 Prepare to switch on.
【０００７】例えば、出力電圧Ｖout が、図１５の
（ａ）に示すように、設定の電圧値Ｖaよりも上昇し電
圧値Ｖb となったときには、図１５の（ｂ）に示すよう
に、出力電圧検出回路２７のエラーアンプ２４の出力電
圧Ｖe が低くなり、図１５の（ｃ）に示すように、出力
電圧検出回路２７の検出電圧Ｖf が低くなり、電流セン
ス回路９の検出電圧Ｖcsが前記検出電圧Ｖf に達するま
での時間が短くなる。つまり、ＲＳフリップフロップ回
路１７がスイッチ素子７へオン出力を開始してからコン
パレータ１８のリセットパルスを受けるまでの時間（ス
イッチ素子７のスイッチオン期間）が短くなり、一次コ
イル３に蓄積される電磁エネルギーが少なくなり、出力
電圧Ｖout は設定電圧値Ｖa に対する上昇分が補正され
安定化が成される。For example, when the output voltage Vout rises above the set voltage value Va to reach the voltage value Vb as shown in FIG. 15 (a), the output voltage Vout becomes as shown in FIG. 15 (b). The output voltage Ve of the error amplifier 24 of the voltage detection circuit 27 becomes low, the detection voltage Vf of the output voltage detection circuit 27 becomes low, and the detection voltage Vcs of the current sense circuit 9 becomes the above, as shown in FIG. The time required to reach the detection voltage Vf is shortened. That is, the time from when the RS flip-flop circuit 17 starts to output ON to the switch element 7 until it receives the reset pulse of the comparator 18 (switch-on period of the switch element 7) is shortened, and the electromagnetic waves accumulated in the primary coil 3 are reduced. The energy is reduced, and the output voltage Vout is stabilized by correcting the increase amount with respect to the set voltage value Va.
【０００８】また、反対に、出力電圧Ｖout が設定の電
圧値Ｖa よりも低くなったときには、上記とは逆に、ス
イッチ素子７のスイッチオン期間を長くして一次コイル
３に蓄積される電磁エネルギーが増加することで、出力
電圧Ｖout は設定の電圧値Ｖa に対する下降分が補償さ
れ安定化が行われることになる。On the contrary, when the output voltage Vout becomes lower than the set voltage value Va, contrary to the above, the switch-on period of the switch element 7 is lengthened and the electromagnetic energy accumulated in the primary coil 3 is increased. As a result, the output voltage Vout is stabilized by compensating for the decrease in the set voltage value Va.
【０００９】上記のように、回路に流れる電流を検出し
て電圧に変換し、この検出電圧と出力電圧に基づいてス
イッチ素子７のスイッチオン期間を制御して出力電圧の
安定化を行う制御方式は、一般に、カレントモード制御
方式として知られており、例えば、ボルテージモード制
御方式等の他の制御方式に比べ、回路電流を用いている
ために、出力電圧Ｖout の変動に対して安定制御の応答
性に優れたものである。As described above, the control method for detecting the current flowing in the circuit and converting it into a voltage, and controlling the switch-on period of the switch element 7 based on the detected voltage and the output voltage to stabilize the output voltage. Is generally known as a current mode control method. For example, compared to other control methods such as a voltage mode control method, a circuit current is used. Therefore, a stable control response to a change in the output voltage Vout is obtained. It has excellent properties.
【００１０】[0010]
【発明が解決しようとする課題】しかしながら、回路が
軽負荷や高入力電圧の状態になると、回路に流れる電流
ｉが小さくなり、必然的に電流ｉに対するノイズ成分の
割合が非常に大きくなる。つまり、電流ｉのＳＮ比が大
幅に悪化する。電流センス回路９はそのＳＮ比の悪化し
た電流ｉを電圧に変換して検出電圧Ｖcsとして出力する
ので、検出電圧ＶcsのＳＮ比は大幅に悪化し、その検出
電圧Ｖcsが加えられたスイッチ制御回路１９は、検出電
圧Ｖcsのノイズ成分の悪影響を受けて、スイッチ素子７
スイッチオン・オフ制御を正確に行うことができず、出
力電圧Ｖout の安定化が確実に行われないという問題が
ある。However, when the circuit is in a state of light load or high input voltage, the current i flowing through the circuit becomes small, and the ratio of the noise component to the current i inevitably becomes very large. That is, the SN ratio of the current i is significantly deteriorated. Since the current sense circuit 9 converts the current i having deteriorated SN ratio into a voltage and outputs it as the detection voltage Vcs, the SN ratio of the detection voltage Vcs is significantly deteriorated, and the switch control circuit to which the detection voltage Vcs is added. The switch element 7 is affected by the noise component of the detection voltage Vcs.
There is a problem that the switch on / off control cannot be performed accurately and the output voltage Vout is not stabilized.
【００１１】本発明は上記課題を解決するためになされ
たものであり、その目的は、軽負荷時や高入力電圧時に
おいても、電流センス回路の検出電圧のノイズ成分の悪
影響を受けずに、出力電圧を安定化すべくスイッチ素子
のスイッチオン・オフ制御を正確に行うことができるカ
レントモード制御タイプのスイッチング電源装置を提供
することにある。The present invention has been made to solve the above problems, and an object thereof is to prevent the noise component of the detection voltage of the current sense circuit from being adversely affected even at a light load or a high input voltage. It is an object of the present invention to provide a current mode control type switching power supply device capable of accurately performing switch on / off control of a switch element in order to stabilize an output voltage.
【００１２】[0012]
【課題を解決するための手段】上記目的を達成するため
に、本発明は次のような構成をもって前記課題を解決す
る手段としている。すなわち、第１の発明は、オン・オ
フのスイッチング動作によって出力電圧を供給するスイ
ッチ素子と、回路に流れる電流を電圧に変換して検出出
力する電流センス回路と、出力電圧を検出出力する出力
電圧検出回路と、前記出力電圧検出回路の検出電圧と前
記電流センス回路の検出電圧に基づいて前記出力電圧を
安定化すべく前記スイッチ素子のスイッチオン期間を制
御するカレントモード制御タイプのスイッチ制御回路と
を備えたスイッチング電源装置において、前記スイッチ
素子のスイッチオン期間に電流センス回路に重畳電流を
加える重畳回路を有し、前記回路に流れる電流を検出
し、この回路電流の検出値が設定値よりも低下したとき
のみ重畳回路の重畳動作を行わせる重畳制御回路を設
け、前記電流センス回路のＳＮ比の悪化を防止する構成
をもって前記課題を解決する手段としている。In order to achieve the above-mentioned object, the present invention has means for solving the above-mentioned problems by the following constitution. That is, a first aspect of the invention is a switch element that supplies an output voltage by an on / off switching operation, a current sense circuit that converts a current flowing in a circuit into a voltage and outputs the voltage, and an output voltage that detects and outputs the output voltage. A detection circuit, and a current mode control type switch control circuit for controlling the switch-on period of the switch element to stabilize the output voltage based on the detection voltage of the output voltage detection circuit and the detection voltage of the current sense circuit. In a switching power supply device provided with, a superimposing circuit that applies a superimposing current to a current sensing circuit during a switch-on period of the switch element, detects a current flowing in the circuit, and a detected value of the circuit current is lower than a set value. only set <br/> only the superimposition control circuit to perform the superimposing operation of the superimposition circuit when, evil SN ratio of the current sense circuit And a means for solving the problem with a configuration that to prevent.
【００１３】また、第2の発明は、オン・オフのスイッ
チング動作によって出力電圧を供給するスイッチ素子
と、回路に流れる電流を電圧に変換して検出出力する電
流センス回路と、出力電圧を検出出力する出力電圧検出
回路と、前記出力電圧検出回路の検出電圧と前記電流セ
ンス回路の検出電圧に基づいて前記出力電圧を安定化す
べく前記スイッチ素子のスイッチオン期間を制御するカ
レントモード制御タイプのスイッチ制御回路とを備えた
スイッチング電源装置において、前記スイッチ素子のス
イッチオン期間に電流センス回路に重畳電流および重畳
電圧を加える重畳回路を設け、前記電流センス回路のＳ
Ｎ比の悪化を防止する構成をもって前記課題を解決する
手段としている。A second aspect of the present invention is a switch element for supplying an output voltage by an ON / OFF switching operation, a current sense circuit for converting a current flowing in the circuit into a voltage for detection output, and a detection output for the output voltage. And an output voltage detection circuit for controlling the switch-on period of the switch element to stabilize the output voltage based on the detection voltage of the output voltage detection circuit and the detection voltage of the current sense circuit. in the switching power supply device including a circuit, the superposition circuit adding superimposed current and superimposed voltage to the current sense circuit to the switch-on period of the switching element is provided, S of the current sense circuit
With a you prevention structure deterioration N ratio is a means of solving the problems.
【００１４】さらに、第３の発明は、上記第２の発明を
構成する重畳電圧を加える回路は重畳電圧を発生する重
畳用ダイオードを有する構成をもって前記課題を解決す
る手段としている。Further, the third invention is a means for solving the above-mentioned problems, in that the circuit for applying the superposed voltage which constitutes the above-mentioned second invention has a superposition diode for generating the superposed voltage.
【００１５】さらに、第４の発明は、上記第２又は第３
の構成に加えて、回路電流を検出し、この回路電流の検
出値が設定値よりも低下したときのみ重畳回路の重畳動
作を行わせる重畳制御回路が設けられている構成をもっ
て前記課題を解決する手段としている。Further, a fourth invention is the above-mentioned second or third invention.
In addition to the above configuration, the above problem is solved by a configuration in which a superposition control circuit is provided which detects a circuit current and causes the superposition operation of the superposition circuit only when the detected value of the circuit current is lower than a set value. As a means.
【００１６】上記構成の発明において、例えば、重畳回
路はスイッチ素子のスイッチオン期間に電流センス回路
に設定の重畳電流を加え、電流センス回路は回路電流に
重畳電流を加えた電流を電圧に変換して検出出力し、一
方、出力電圧検出回路は出力電圧を検出出力する。前記
電流センス回路の検出電圧は重畳電流に基づく重畳成分
を含み、この重畳成分により下駄をはかされていること
から、回路が軽負荷や高入力電圧の状態になり回路電流
が小さくなっても、前記重畳成分を含むことで電流セン
ス回路で検出される電圧が大きくなり、検出電圧のＳＮ
比の大幅な悪化が回避される。したがって、軽負荷時や
高入力電圧時であっても、スイッチ制御回路は、電流セ
ンス回路の検出電圧のノイズ成分の悪影響を受けずに、
前記電流センス回路の検出電圧と前記出力電圧検出回路
の検出電圧に基づいて、出力電圧を安定化すべくスイッ
チ素子のスイッチオン・オフを正確に制御し、安定した
出力電圧を供給する。In the invention of the above structure, for example, the superimposing circuit applies a preset superimposing current to the current sense circuit during the switch-on period of the switch element, and the current sense circuit converts the current obtained by adding the superimposing current to the circuit current into a voltage. The output voltage detection circuit detects and outputs the output voltage. The detection voltage of the current sense circuit includes a superposition component based on the superposition current, and since the superposition component is clogged, even if the circuit is in a light load or high input voltage state and the circuit current becomes small. , The voltage detected by the current sense circuit increases due to the inclusion of the superimposed component, and the SN of the detected voltage is increased.
A large deterioration of the ratio is avoided. Therefore, even when the load is high or the input voltage is high, the switch control circuit is not affected by the noise component of the detection voltage of the current sense circuit,
Based on the detection voltage of the current sense circuit and the detection voltage of the output voltage detection circuit, the switch on / off of the switch element is accurately controlled to stabilize the output voltage, and a stable output voltage is supplied.
【００１７】[0017]
【発明の実施の形態】以下に本発明の実施形態例を図面
に基づいて説明する。なお、以下に説明する各実施形態
例の説明において、従来例と同一名称部分には同一符号
を付し、その重複説明は省略する。また、いずれの図面
でも、従来例に示す入力電源１０、ダイオードブリッジ
回路１１、平滑コンデンサ１２、起動抵抗体１３、ＩＣ
入力コンデンサ１４、三次コイル５、ダイオード１５の
図示は省略する。さらに、スイッチ制御回路１９は、従
来例同様、図１４に示すＯＳＣ１６とＲＳフリップフロ
ップ回路１７とコンパレータ１８を有して構成されＩＣ
化されているものであり、そのスイッチ素子７のスイッ
チ制御動作は従来例で述べた動作と同様である。さらに
また、出力電圧検出回路２７は、従来例同様、図１４に
示す分圧抵抗体２２，２３とエラーアンプ２４とフォト
カプラ２５と基準電源２６を有して構成されるもので、
その出力電圧検出動作は従来例で述べた動作と同様であ
る。BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. In the description of each embodiment described below, the same reference numerals are given to the same names as those in the conventional example, and the duplicated description will be omitted. In any of the drawings, the input power supply 10, the diode bridge circuit 11, the smoothing capacitor 12, the starting resistor 13, the IC shown in the conventional example are shown.
Illustration of the input capacitor 14, the tertiary coil 5, and the diode 15 is omitted. Further, the switch control circuit 19 is configured to have an OSC 16, an RS flip-flop circuit 17, and a comparator 18 shown in FIG.
The switch control operation of the switch element 7 is similar to the operation described in the conventional example. Furthermore, the output voltage detection circuit 27 is configured to have the voltage dividing resistors 22 and 23, the error amplifier 24, the photocoupler 25, and the reference power supply 26 shown in FIG.
The output voltage detecting operation is similar to the operation described in the conventional example.
【００１８】図１には第１の実施形態例におけるスイッ
チング電源装置の主要回路構成が示されている。第１の
実施形態例が従来例と異なる特徴的なことは、重畳回路
２と、重畳制御回路４２を設けたことであり、他の構成
は従来例と同様である。FIG. 1 shows the main circuit configuration of the switching power supply device according to the first embodiment. The first embodiment is different from the conventional example in that the superposition circuit 2 and the superposition control circuit 42 are provided, and other configurations are the same as those in the conventional example.
【００１９】重畳回路２は、抵抗体３２で形成され、一
次コイル３に並列に接続されている。The superposition circuit 2 is formed of a resistor 32 and is connected to the primary coil 3 in parallel.
【００２０】重畳制御回路４２は、抵抗体４３と、コン
デンサ４４と、コンパレータ４５と、フォトトランジス
タ４６とフォトダイオード４７から成るフォトカプラで
あるスイッチ素子４８と、基準電源４９とを有して構成
されており、抵抗体４３とコンデンサ４４の並列接続点
Ｅ側がコンパレータ４５の非反転入力端子側に接続さ
れ、抵抗体４３とコンデンサ４４の並列接続点Ｆ側が基
準電源４９を介してコンパレータ４５の反転入力端子側
に接続され、コンパレータ４５の出力側はスイッチ素子
（フォトカプラ）４８のフォトダイオード４７に接続さ
れ、スイッチ素子４８のフォトトランジスタ４６は重畳
回路２の出側に設けられている。The superposition control circuit 42 comprises a resistor 43, a capacitor 44, a comparator 45, a switch element 48 which is a photocoupler including a phototransistor 46 and a photodiode 47, and a reference power supply 49. The parallel connection point E side of the resistor 43 and the capacitor 44 is connected to the non-inverting input terminal side of the comparator 45, and the parallel connection point F side of the resistor 43 and the capacitor 44 is the inverting input of the comparator 45 via the reference power supply 49. It is connected to the terminal side, the output side of the comparator 45 is connected to the photodiode 47 of the switch element (photocoupler) 48, and the phototransistor 46 of the switch element 48 is provided on the output side of the superposition circuit 2.
【００２１】重畳制御回路４２は、抵抗体４３が回路電
流を電圧に変換して検出し、コンパレータ４５が、その
検出電圧（つまり、抵抗体４３とコンデンサ４４の並列
接続体の両端電圧）と、予め定められている基準電源４
９の基準電圧との差に基づいた電圧をスイッチ素子４８
に加える。第1の実施形態例では、前記検出電圧が基準
電圧よりも低下したとき、つまり、回路が軽負荷や高入
力電圧の状態となり回路電流が設定の電流値よりも低下
したときのみ、コンパレータ４５の出力低下によってフ
ォトダイオード４７が通電し、フォトトランジスタ４６
がスイッチオン（つまり、スイッチ素子４８がスイッチ
オン）するように構成されている。In the superposition control circuit 42, the resistor 43 converts the circuit current into a voltage and detects the voltage, and the comparator 45 detects the detected voltage (that is, the voltage across the resistor 43 and the capacitor 44 connected in parallel). Predetermined reference power source 4
The voltage based on the difference from the reference voltage of
Add to. In the first embodiment, the comparator 45 operates only when the detected voltage is lower than the reference voltage, that is, when the circuit is in a light load or high input voltage state and the circuit current is lower than the set current value. Due to the decrease in output, the photodiode 47 is energized and the phototransistor 46
Are switched on (that is, the switch element 48 is switched on).
【００２２】次に、第1の実施形態例におけるスイッチ
ング電源装置の動作について説明する。Next, the operation of the switching power supply device according to the first embodiment will be described.
【００２３】回路が軽負荷や高入力電圧の状態以外の場
合、すなわち回路が定常状態にある場合は、回路電流が
設定の電流値よりも低下しないため、フォトトランジス
タ４６はスイッチオフ状態に保持される。このため、ス
イッチ素子７のスイッチオン期間に、重畳回路２である
抵抗体３２には電流が流れず、図２（ｂ）および図２
（ｄ）に示すように、電流センス回路９には一次コイル
３と同じ電流ｉが流れる。When the circuit is not in a light load or high input voltage state, that is, when the circuit is in a steady state, the circuit current does not fall below the set current value, and therefore the phototransistor 46 is held in the switch-off state. It Therefore, during the switch-on period of the switch element 7, no current flows in the resistor 32 that is the superposition circuit 2, and the resistor 32 shown in FIG.
As shown in (d), the same current i as that of the primary coil 3 flows through the current sense circuit 9.
【００２４】次に、例えば、回路が軽負荷や高入力電圧
の状態となると、回路電流が設定の電流値よりも低下
し、フォトトランジスタ４６はスイッチオンする。この
ため、スイッチ素子７のスイッチオン期間には、一次コ
イル３に電流が流れると共に、重畳回路２である抵抗体
３２を一次コイル３に並列接続したので抵抗体３２にも
重畳電流が流れ、前記一次コイル３を流れる電流に重畳
回路２から重畳電流が付加されて電流センス回路９に流
れ込むことになる。すなわち、一次コイル３に流れる電
流ｉの値が図２の（ｂ）に示す電流ｉ'のように小さく
なっても、電流センス回路９に流れ込む電流は、前記の
如く、前記一次コイル３の電流ｉ'に一定の重畳電流ｉ1
が付加された電流ｉ'＋ｉ1 であり、重畳電流ｉ1によ
り下駄をはかされ大きくなっていることから、重畳電流
ｉ1 によってＳＮ比の悪化が防止され、電流センス回路
９は、軽負荷時や高入力電圧時であっても、ＳＮ比がよ
い検出電圧Ｖcsをスイッチ制御回路１９に加えることが
でき、スイッチ制御回路１９は検出電圧Ｖcsのノイズ成
分の悪影響を殆ど受けずにスイッチ素子７のスイッチオ
ン・オフ制御を行い、出力電圧Ｖout の安定化を確実に
行うことができる。Next, for example, when the circuit is in a state of light load or high input voltage, the circuit current becomes lower than the set current value, and the phototransistor 46 is switched on. Therefore, during the switch-on period of the switch element 7, a current flows through the primary coil 3 and the resistor 32, which is the superposition circuit 2, is connected in parallel with the primary coil 3, so that the superposed current also flows through the resistor 32. The superimposed current is added to the current flowing through the primary coil 3 from the superimposing circuit 2 and flows into the current sense circuit 9. That is, even if the value of the current i flowing through the primary coil 3 becomes small like the current i ′ shown in FIG. 2B, the current flowing into the current sensing circuit 9 is the current flowing through the primary coil 3 as described above. A constant superimposed current i 1 at i ′
There is a current i '+ i 1 which is added, from the fact that larger is bevel geta by superimposing currents i 1, deterioration of the SN ratio is prevented by superimposed current i 1, a current sensing circuit 9, a light load The detection voltage Vcs having a good SN ratio can be applied to the switch control circuit 19 even when the input voltage is high or the input voltage is high, and the switch control circuit 19 is hardly affected by the noise component of the detection voltage Vcs. It is possible to reliably stabilize the output voltage Vout by performing the switch on / off control.
【００２５】また、第1の実施形態例では、重畳制御回
路４２を設け、回路が軽負荷や高入力電圧の状態となり
回路電流が設定値よりも低下したときのみ重畳回路２の
電流重畳動作を行わせるように構成したので、軽負荷時
と高入力電圧時以外のときに重畳回路２での電力損失は
なくなり、重畳回路２の電力損失の低減を図ることがで
きる。In addition, in the first embodiment, the superposition control circuit 42 is provided, and the superposition circuit 2 performs the current superposition operation only when the circuit is in the state of light load or high input voltage and the circuit current is lower than the set value. Since it is configured to be performed, the power loss in the superimposing circuit 2 is eliminated except when the load is light and when the high input voltage is applied, and the power loss of the superimposing circuit 2 can be reduced.
【００２６】図３には第２の実施形態例が示されてい
る。なお、第２の実施形態例における重畳回路２の接続
位置および重畳制御回路４２の構成以外は第１の実施形
態例と同様であるため、それらの説明は省略する。FIG. 3 shows a second embodiment example. It should be noted that, except for the connection position of the superposition circuit 2 and the configuration of the superposition control circuit 42 in the second embodiment, they are the same as in the first embodiment, and therefore their explanations are omitted.
【００２７】抵抗体３２で形成した重畳回路２は、スイ
ッチ素子７のゲートＧ・ソースＳ間に並列に設けられ
る。このため、重畳回路２は、スイッチ制御回路１９か
らスイッチ素子７のゲートＧに加えられるオン出力を用
いて、設定の重畳電流ｉ1を電流センス回路９に加える
ように構成されている。The superposition circuit 2 formed by the resistor 32 is provided in parallel between the gate G and the source S of the switch element 7. Therefore, the superposition circuit 2 is configured to apply the set superposition current i 1 to the current sense circuit 9 by using the ON output applied from the switch control circuit 19 to the gate G of the switch element 7.
【００２８】重畳制御回路４２は、抵抗体５１と、コン
デンサ５２と、コンパレータ５３と、基準電源５４と、
トランジスタ５５とを有して構成されており、抵抗体５
１とコンデンサ５２による積分回路がスイッチ素子７の
スイッチオン期間にスイッチ素子７のゲート電圧を積分
検出し、その積分値（積分電圧値）が予め定められた基
準電源５４の基準電圧よりも低下したとき、つまり、回
路が軽負荷や高入力電圧の状態となり出力電圧Ｖout の
安定化のためにスイッチ素子７のスイッチオン期間を短
くすべくスイッチ素子７のゲートパルス信号のパルス幅
が短くなったとき、トランジスタ５５がスイッチオンす
るように構成されている。The superposition control circuit 42 includes a resistor 51, a capacitor 52, a comparator 53, a reference power source 54,
And a resistor 55.
The integration circuit of 1 and the capacitor 52 performs integral detection of the gate voltage of the switch element 7 during the switch-on period of the switch element 7, and the integrated value (integrated voltage value) becomes lower than the predetermined reference voltage of the reference power supply 54. In other words, when the circuit is in a state of light load or high input voltage and the pulse width of the gate pulse signal of the switch element 7 is shortened in order to shorten the switch-on period of the switch element 7 for stabilizing the output voltage Vout. , The transistor 55 is switched on.
【００２９】次に、第２の実施形態例におけるスイッチ
ング電源装置の動作について説明する。Next, the operation of the switching power supply unit according to the second embodiment will be described.
【００３０】回路が軽負荷や高入力電圧の状態以外の場
合、すなわち回路が定常状態にある場合は、トランジス
タ５５はスイッチオフする。このため、スイッチ素子７
のスイッチオン期間に、重畳回路２である抵抗体３２に
は電流が流れず、電流センス回路９には一次コイル３と
同じ電流が流れる。When the circuit is not under a light load or high input voltage condition, that is, when the circuit is in a steady state, the transistor 55 is switched off. Therefore, the switch element 7
During the switch-on period, no current flows through the resistor 32, which is the superposition circuit 2, and the same current as the primary coil 3 flows through the current sense circuit 9.
【００３１】次に、回路が軽負荷や高入力電圧の状態と
なると、トランジスタ５５はスイッチオンする。このた
め、スイッチ素子７のスイッチオン期間に、一次コイル
３に電流ｉが流れると共に、重畳回路２の抵抗体３２に
重畳電流ｉ1 が流れ、一次コイル３の電流ｉに重畳回路
２の重畳電流ｉ1 が付加されて電流ｉ＋ｉ1 が電流セン
ス回路９に流れ込むことになる。したがって、回路が軽
負荷や高入力電圧の状態となったときにも、前記第１の
実施形態例同様に、重畳電流ｉ1 によって、電流センス
回路９に流れ込む電流のＳＮ比の悪化が防止され、電流
センス回路９はＳＮ比がよい検出電圧Ｖcsをスイッチ制
御回路１９に加えることができ、スイッチ制御回路１９
は検出電圧Ｖcsのノイズ成分の悪影響を殆ど受けずにス
イッチ素子７のスイッチオン・オフ制御を行い、軽負荷
時や高入力電圧時であっても、出力電圧Ｖoutの安定化
を確実に行うことができる。Next, when the circuit is in a state of light load or high input voltage, the transistor 55 is switched on. Therefore, during the switch-on period of the switching element 7, the current i flows through the primary coil 3, the superimposed current i 1 flows through the resistor 32 of the superposition circuit 2, and the superposition current of the superposition circuit 2 is added to the current i of the primary coil 3. i 1 is added and the current i + i 1 flows into the current sense circuit 9. Therefore, even when the circuit is in a state of light load or high input voltage, deterioration of the SN ratio of the current flowing into the current sense circuit 9 is prevented by the superimposed current i 1 as in the first embodiment. The current sense circuit 9 can apply the detection voltage Vcs having a good SN ratio to the switch control circuit 19, and the switch control circuit 19
Performs switch on / off control of the switch element 7 with almost no adverse effects of the noise component of the detection voltage Vcs, and reliably stabilizes the output voltage Vout even under a light load or a high input voltage. You can
【００３２】また、スイッチ素子７のスイッチオン期間
に、一次コイル３の入側点Ｘは、例えば、約１００ Ｖ
の電圧であるのに対して、スイッチ素子７のゲート側と
重畳回路２の接続点Ｙは、例えば、１０〜２０Ｖの電圧
であるという如く、点Ｙの電圧は点Ｘの電圧よりも非常
に低いことから、前記第１の実施形態例のように重畳回
路２を一次コイル３に並列接続するよりも、第２の実施
形態例のように重畳回路２をスイッチ素子７のゲートＧ
・ソースＳ間に並列に設けた方が、重畳回路２での電力
損失を抑制することができる。During the switch-on period of the switch element 7, the input side point X of the primary coil 3 is, for example, about 100 V.
On the other hand, the connection point Y between the gate side of the switching element 7 and the superposition circuit 2 is a voltage of 10 to 20 V, for example, and the voltage at the point Y is much higher than the voltage at the point X. Since it is low, rather than connecting the superposition circuit 2 to the primary coil 3 in parallel as in the first embodiment, the superposition circuit 2 is connected to the gate G of the switch element 7 as in the second embodiment.
The power loss in the superposition circuit 2 can be suppressed by providing in parallel between the sources S.
【００３３】さらに、軽負荷時と高入力電圧時以外のと
きに重畳回路２での電力損失を零にすることができ、重
畳回路２の電力損失をより一層低減させることができ
る。Further, the power loss in the superimposing circuit 2 can be made zero when the load is not light and the high input voltage is not in effect, and the power loss in the superimposing circuit 2 can be further reduced.
【００３４】図４には第３の実施形態例が示されてい
る。第３の実施形態例が従来例と異なる特徴的なこと
は、重畳用ダイオード６０により構成した重畳回路２を
設けたことであり、他の構成は従来例と同様である。FIG. 4 shows a third embodiment. The third embodiment is different from the conventional example in that the superimposing circuit 2 including the superimposing diode 60 is provided, and the other configurations are the same as those in the conventional example.
【００３５】重畳回路２を構成する重畳用ダイオード６
０のアノード側は、電流センス回路９の抵抗体８のグラ
ンド側に接続され、重畳用ダイオード６０のカソード側
はグランドに接続されている。上記重畳用ダイオード６
０は、スイッチ素子７のスイッチオン期間、図５の
（Ｃ）に示す予め定めた順方向電圧Ｖdが印加するよう
に形成されており、上記順方向電圧Ｖdが重畳電圧とし
て電流センス回路９に加えられる。したがって、電流セ
ンス回路９は、スイッチ素子７のスイッチオン期間、図
５の（ｄ）に示すように、上記重畳電圧Ｖdにより下駄
をはかされた検出電圧Ｖcsをスイッチ制御回路１９に出
力する。Superimposing diode 6 constituting the superimposing circuit 2
The anode side of 0 is connected to the ground side of the resistor 8 of the current sense circuit 9, and the cathode side of the superimposing diode 60 is connected to the ground. The superimposing diode 6
0 is formed so that a predetermined forward voltage Vd shown in FIG. 5C is applied during the switch-on period of the switch element 7, and the forward voltage Vd is applied to the current sense circuit 9 as a superimposed voltage. Added. Therefore, the current sense circuit 9 outputs the detection voltage Vcs, which has been clogged by the superimposed voltage Vd, to the switch control circuit 19 as shown in FIG. 5D during the switch-on period of the switch element 7.
【００３６】第３の実施形態例によれば、重畳用ダイオ
ード６０により構成される重畳回路２を設けたので、ス
イッチ素子７のスイッチオン期間、電流センス回路９に
重畳電圧Ｖdを加えることができ、前記各実施形態例同
様に、軽負荷時や高入力時であっても、電流センス回路
９の検出電圧ＶcsのＳＮ比の悪化を防止することができ
る。このため、スイッチ制御回路１９は、検出電圧Ｖcs
のノイズの悪影響を受けずにスイッチ素子７のスイッチ
オン・オフ動作を制御し、出力電圧Ｖoutの安定化を良
好に行なうことができる。According to the third embodiment, since the superposition circuit 2 constituted by the superposition diode 60 is provided, the superposition voltage Vd can be applied to the current sense circuit 9 during the switch-on period of the switch element 7. As in the above-described respective embodiments, it is possible to prevent the deterioration of the SN ratio of the detection voltage Vcs of the current sense circuit 9 even when the load is light or the input is high. Therefore, the switch control circuit 19 detects the detection voltage Vcs.
It is possible to control the switch on / off operation of the switch element 7 without being adversely affected by the noise of (3) and to favorably stabilize the output voltage Vout.
【００３７】図６には第４の実施形態例が示されてい
る。なお、第４の実施形態例における重畳回路２の接続
位置および電流センス回路９の構成以外は第3の実施形
態例と同様であるため、重複説明は省略する。FIG. 6 shows a fourth embodiment. The third embodiment is the same as the third embodiment except for the connection position of the superimposing circuit 2 and the configuration of the current sense circuit 9 in the fourth embodiment, and therefore redundant description will be omitted.
【００３８】電流センス回路９は、カレントトランス３
８とリセット抵抗体３９とセンス抵抗体４０と整流ダイ
オード４１を有して構成されている。The current sense circuit 9 includes the current transformer 3
8, a reset resistor 39, a sense resistor 40, and a rectifying diode 41.
【００３９】電流センス回路９は、周知のように、スイ
ッチ素子７のスイッチオン期間に、一次コイル３に流れ
る電流ｉがカレントトランス３８の一次側に流れて二次
側に誘起され、その二次側の電流が整流ダイオード４１
を通ってセンス抵抗体４０に流れ電圧に変換され、その
電圧を検出電圧Ｖcsとして検出出力するものである。As is well known, in the current sense circuit 9, the current i flowing in the primary coil 3 flows to the primary side of the current transformer 38 and is induced in the secondary side during the switch-on period of the switch element 7, and its secondary Side current is rectifying diode 41
The voltage is converted to a voltage by passing through the sense resistor 40, and the detected voltage is detected and output as a detection voltage Vcs.
【００４０】重畳回路２は、重畳用ダイオード６０によ
り構成され、重畳用ダイオード６０は電流センス回路９
のセンス抵抗体４０のグランド側にアノード側をセンス
抵抗体４０側にして設けられており、スイッチ素子７の
スイッチオン期間に、予め定められた順方向電圧Ｖd が
印加するように形成されている。重畳回路２は、スイッ
チ素子７のスイッチオン期間に、上記重畳用ダイオード
６０に印加する順方向電圧を重畳電圧Ｖdとして電流セ
ンス回路９に加え、電流センス回路９は前記各実施形態
例同様に重畳電圧Ｖdにより下駄をはかされた検出電圧
Ｖcsをスイッチ制御回路１９に出力する。The superposition circuit 2 is composed of a superposition diode 60, and the superposition diode 60 is a current sense circuit 9.
Is provided on the ground side of the sense resistor 40 with the anode side being the sense resistor 40 side, and is formed so that a predetermined forward voltage Vd is applied during the switch-on period of the switch element 7. . The superposition circuit 2 adds the forward voltage applied to the superposition diode 60 as the superposition voltage Vd to the current sense circuit 9 during the switch-on period of the switch element 7, and the current sense circuit 9 superimposes as in each of the above-described embodiments. The detection voltage Vcs, which has been clogged with the voltage Vd, is output to the switch control circuit 19.
【００４１】第４の実施形態例によれば、重畳回路２を
設け、電流センス回路９に重畳電圧を加える構成にした
ので、軽負荷時や高入力電圧時であっても、電流センス
回路９の検出電圧ＶcsのＳＮ比の悪化を防止することが
でき、スイッチ制御回路１９は出力電圧Ｖoutの安定化
を良好に行なうことができる。また、前記第８の実施形
態例同様に重畳用ダイオード６０により重畳回路２を構
成したので、電力損失を非常に小さく抑えることができ
る。According to the fourth embodiment, since the superposition circuit 2 is provided and the superposition voltage is applied to the current sense circuit 9, the current sense circuit 9 is applied even when the load is light or the input voltage is high. It is possible to prevent the SN ratio of the detection voltage Vcs from being deteriorated and the switch control circuit 19 can favorably stabilize the output voltage Vout. Further, since the superimposing circuit 2 is composed of the superimposing diode 60 as in the case of the eighth embodiment, the power loss can be suppressed to a very small level.
【００４２】以下、第５の実施形態例を説明する。第５
の実施形態例において特徴的なことは、図８や図９や図
１０や図１１や図１２や図１３に示すように、抵抗体３
２と重畳用ダイオード６０により重畳回路２を構成した
ことであり、重畳電流と重畳電圧を共に電流センス回路
９に加える構成とした。それ以外の構成は前記各実施形
態例同様であるので、その重複説明は省略する。The fifth embodiment will be described below. Fifth
The characteristic of the embodiment is that the resistor 3 is used as shown in FIG. 8, FIG. 9, FIG. 10, FIG. 11, FIG. 12 and FIG.
2 and the superimposing diode 60 constitute the superimposing circuit 2, and both the superimposing current and the superimposing voltage are applied to the current sensing circuit 9. The other configurations are the same as those of the above-described respective embodiments, and thus the duplicate description thereof will be omitted.
【００４３】第５の実施形態例では、前記の如く、重畳
回路２は抵抗体３２と重畳用ダイオード６０により構成
され、抵抗体３２により電流センス回路９に重畳電流ｉ
1を加え、重畳用ダイオード６０により重畳電圧Ｖdを電
流センス回路９に加える構成となっている。In the fifth embodiment, as described above, the superimposing circuit 2 is composed of the resistor 32 and the superimposing diode 60, and the resistor 32 causes the superimposing current i in the current sensing circuit 9.
1 is added, and the superimposed voltage Vd is added to the current sense circuit 9 by the superimposing diode 60.
【００４４】第５の実施形態例によれば、電流センス回
路９に重畳電流ｉ1と重畳電圧Ｖdを加える重畳回路２を
設けたので、電流センス回路９は重畳電流ｉ1により下
駄をはかされた電流を電圧に変換し、その電圧にさらに
重畳電圧Ｖdを加えた電圧を検出電圧Ｖcsとしてスイッ
チ制御回路１９に出力する。このことから、軽負荷時や
高入力電圧時であっても、検出電圧ＶcsのＳＮ比の悪化
を確実に防止することができ、電流センス回路９は、Ｓ
Ｎ比がよい検出電圧Ｖcsをスイッチ制御回路１９に加え
ることができ、スイッチ制御回路１９は出力電圧Ｖout
の安定化をより確実に行なうことができる。According to the fifth embodiment, the current sense circuit 9 is provided with the superimposing circuit 2 for adding the superposed current i 1 and the superposed voltage Vd, so that the current sense circuit 9 removes the geta by the superposed current i 1. The generated current is converted into a voltage, and the voltage obtained by adding the superimposed voltage Vd to the voltage is output as the detection voltage Vcs to the switch control circuit 19. From this, it is possible to reliably prevent the SN ratio of the detection voltage Vcs from deteriorating even when the load is light or the input voltage is high, and the current sense circuit 9 is S.
The detection voltage Vcs having a good N ratio can be applied to the switch control circuit 19, and the switch control circuit 19 outputs the output voltage Vout.
Can be stabilized more reliably.
【００４５】また、上記の如く、重畳回路２は重畳電流
ｉ1と重畳電圧Ｖdを電流センス回路９に加えるので、前
記のように抵抗体３２だけが設けられているものより
も、重畳電流ｉ1を小さくすることが可能であり、その
ように重畳電流ｉ1を小さくすると、抵抗体３２での電
力損失を低減することが可能である。Further, since the superposition circuit 2 applies the superposition current i 1 and the superposition voltage Vd to the current sense circuit 9 as described above, the superposition current i is greater than that provided with only the resistor 32 as described above. It is possible to reduce 1 and, if the superimposed current i 1 is reduced in this way, it is possible to reduce power loss in the resistor 32.
【００４６】そのうえ、図１２や図１３に示すように、
前記第１や第２の実施形態例同様の重畳制御回路４２を
設けた場合には、重畳制御回路４２の動作によって、軽
負荷時や高入力電圧時以外の通常動作時には抵抗体３２
に電流は通電しないので、通常動作時には抵抗体３２で
の電力損失を零にすることができ、より一層電力損失の
低減を図ることができる。Moreover, as shown in FIG. 12 and FIG.
When the same superposition control circuit 42 as that of the first and second embodiments is provided, the resistor 32 is operated by the operation of the superposition control circuit 42 during a normal operation other than a light load or a high input voltage.
Since no current is applied to the resistor 32, the power loss in the resistor 32 can be reduced to zero during normal operation, and the power loss can be further reduced.
【００４７】ところで、トランス６の巻数比（一次コイ
ル３の巻数に対する二次コイル４の巻数の割合）が小さ
い回路で軽負荷になった場合のように、一次コイル３に
通電する電流が非常に小さくなったときには、前記図４
や図６に示す回路（重畳用ダイオード６０だけで重畳回
路２が構成されている回路）では、重畳用ダイオード６
０に通電する電流も小さくなる。このように、重畳用ダ
イオード６０に通電する電流が、例えば、図７に示すＩ
αのように小さくなると、図７に示すダイオードの順方
向電圧Ｖと通電電流Ｉの関係に示すように、重畳用ダイ
オード６０に印加する順方向電圧が予め定めた重畳電圧
Ｖdよりも小さくなり、電流センス回路９に予め定めた
重畳電圧Ｖdを加えることができない虞がある。By the way, as in the case of a light load in a circuit in which the winding ratio of the transformer 6 (ratio of the number of windings of the secondary coil 4 to the number of windings of the primary coil 3) is small, the current flowing through the primary coil 3 is very large. When it becomes small,
In the circuit shown in FIG. 6 (a circuit in which the superimposing circuit 2 is composed of only the superimposing diode 60), the superimposing diode 6
The current flowing to 0 also becomes small. In this way, the current flowing through the superimposing diode 60 is, for example, I shown in FIG.
When it becomes smaller as α, the forward voltage applied to the superimposing diode 60 becomes smaller than the predetermined superimposing voltage Vd as shown in the relationship between the forward voltage V of the diode and the conduction current I shown in FIG. There is a possibility that the predetermined superimposed voltage Vd cannot be applied to the current sense circuit 9.
【００４８】これに対して、本実施形態例のように、重
畳用ダイオード６０に加えて抵抗体３２を設けると、抵
抗体３２を通電した重畳電流ｉ1が電流センス回路９と
重畳用ダイオード６０を流れ、重畳用ダイオード６０の
通電電流は重畳電流ｉ1により嵩上される。この嵩上さ
れた電流により、予め定められた順方向電圧が重畳用ダ
イオード６０に印加し、重畳用ダイオード６０は予め定
めた重畳電圧Ｖdを電流センス回路９に加えることがで
きる。On the other hand, when the resistor 32 is provided in addition to the superimposing diode 60 as in the present embodiment, the superimposing current i 1 flowing through the resistor 32 causes the current sensing circuit 9 and the superimposing diode 60. And the current flowing through the superimposing diode 60 is increased by the superimposing current i 1 . By this increased current, a predetermined forward voltage is applied to the superimposing diode 60, and the superimposing diode 60 can apply the predetermined superimposing voltage Vd to the current sense circuit 9.
【００４９】なお、本発明は上記各実施形態例に限定さ
れるものではなく、様々な実施の形態を採り得る。例え
ば、上記各実施形態例では、トランス６を有するフライ
バックコンバータタイプのスイッチング電源装置を例に
して説明したが、フライバックコンバータタイプ以外の
他のコンバータタイプでも、カレントモード制御方式に
よりスイッチ素子の制御を行うスイッチング電源装置で
あれば、重畳回路あるいは重畳回路と重畳制御回路を設
けることによって、上記各実施形態例同様の優れた効果
を奏することができる。The present invention is not limited to the above embodiments, but various embodiments can be adopted. For example, in each of the above embodiments, the flyback converter type switching power supply device having the transformer 6 has been described as an example, but other converter types other than the flyback converter type can also control the switching elements by the current mode control method. In the case of the switching power supply device that performs the above, by providing the superimposing circuit or the superimposing circuit and the superimposing control circuit, it is possible to achieve the same excellent effects as in the above-described respective embodiments.
【００５０】[0050]
【発明の効果】本発明によれば、重畳回路を設け、スイ
ッチ素子のスイッチオン期間に電流センス回路に重畳電
流あるいは重畳電圧を加える構成にしたので、重畳回路
が電流センス回路に重畳電流を加える場合には、電流セ
ンス回路は回路電流に重畳電流を重畳した電流を電圧に
変換し検出電圧としてスイッチ制御回路に加えることに
なり、また、重畳回路が電流センス回路に重畳電圧を加
える場合には、電流センス回路は回路電流を電圧に変換
しその電圧に重畳電圧を重畳したものを検出電圧として
スイッチ制御回路に加えることになる。上記のように重
畳回路の重畳動作によって、電流センス回路の検出電圧
には設定の重畳成分が含まれることから、回路が軽負荷
や高入力電圧の状態となり回路電流が小さくなっても、
電流センス回路の検出電圧のＳＮ比の大幅な悪化が防止
され、軽負荷時や高入力電圧時であっても、スイッチ制
御回路は電流センス回路の検出電圧のノイズ成分の悪影
響を殆ど受けずにスイッチ素子のスイッチオン・オフ動
作を制御し、出力電圧の安定化を確実に行うことができ
る。According to the present invention, since the superposition circuit is provided and the superposition current or the superposition voltage is applied to the current sense circuit during the switch-on period of the switch element, the superposition circuit applies the superposition current to the current sense circuit. In this case, the current sense circuit converts the current obtained by superimposing the superimposed current on the circuit current into a voltage and applies it as a detection voltage to the switch control circuit. Further, when the superimposing circuit applies the superimposed voltage to the current sense circuit, The current sense circuit converts the circuit current into a voltage and superimposes the superimposed voltage on the voltage, and adds the voltage as a detection voltage to the switch control circuit. Since the detection voltage of the current sense circuit includes the setting superposition component due to the superposition operation of the superposition circuit as described above, even if the circuit becomes a light load or a high input voltage state and the circuit current becomes small,
The S / N ratio of the detected voltage of the current sense circuit is prevented from being significantly deteriorated, and the switch control circuit is hardly affected by the noise component of the detected voltage of the current sense circuit even under a light load or a high input voltage. The switch on / off operation of the switch element can be controlled to reliably stabilize the output voltage.
【００５１】電流センス回路に重畳電流と重畳電圧を共
に加える重畳回路を設ける構成にあっては、重畳回路は
重畳電流と重畳電圧を共に電流センス回路に加え、電流
センス回路は回路電流に重畳電流を加えた電流を電圧に
変換し、さらに、その電圧に重畳電圧を加えた電圧を検
出電圧として、スイッチ制御回路に加える。したがっ
て、軽負荷時や高入力電圧時であっても、電流センス回
路の検出電圧のＳＮ比の悪化を確実に防止することがで
き、スイッチ制御回路は出力電圧の安定化をより正確に
行なうことができる。In the configuration in which the superimposing circuit for adding both the superposed current and the superposed voltage to the current sense circuit is provided, the superposed circuit adds both the superposed current and the superposed voltage to the current sense circuit, and the current sense circuit adds the superposed current to the circuit current. Is converted into a voltage, and the voltage obtained by adding the superimposed voltage to the voltage is applied as a detection voltage to the switch control circuit. Therefore, even when the load is high or the input voltage is high, the SN ratio of the detection voltage of the current sense circuit can be reliably prevented from deteriorating, and the switch control circuit can more accurately stabilize the output voltage. You can
【００５２】重畳回路が重畳用ダイオードを有して形成
されている構成にあっては、重畳回路は重畳電圧を電流
センス回路に加えることができ、上記の如く、電流セン
ス回路は回路電流を電圧に変換しその電圧に重畳電圧を
重畳したものを検出電圧としてスイッチ制御回路に加え
ることができ、軽負荷時や高入力電圧時であっても、電
流センス回路の検出電圧のＳＮ比の悪化を確実に防止す
ることができ、スイッチ制御回路は出力電圧の安定化を
確実に行なうことができる。そのうえ、重畳用ダイオー
ドの通電時における該ダイオードでの電力損失は非常に
小さく、重畳回路での電力損失を大幅に低減させること
が可能である。In the structure in which the superimposing circuit is formed to have the superimposing diode, the superimposing circuit can apply the superimposing voltage to the current sense circuit. As described above, the current sense circuit converts the circuit current into the voltage. Can be added to the switch control circuit as a detection voltage by superimposing the superimposed voltage on that voltage, and even if the load is light or the input voltage is high, the SN ratio of the detection voltage of the current sense circuit will not deteriorate. This can be surely prevented, and the switch control circuit can surely stabilize the output voltage. In addition, the power loss in the superimposing diode when the diode is energized is very small, and the power loss in the superimposing circuit can be significantly reduced.
【００５３】重畳制御回路を設けた構成にあっては、回
路が軽負荷や高入力電圧の状態となり回路電流が設定値
よりも低下したときのみ重畳回路の重畳動作を行わせる
ようにしたので、軽負荷時と高入力電圧時以外のときに
は重畳回路は回路動作を行わず、重畳回路での電力損失
を零にすることができ、重畳回路の電力損失の低減を図
ることができるものである。In the configuration having the superposition control circuit, the superposition operation of the superposition circuit is performed only when the circuit is in a state of light load or high input voltage and the circuit current is lower than the set value. The superimposing circuit does not perform a circuit operation except when the load is light and when the high input voltage is applied, so that the power loss in the superimposing circuit can be reduced to zero and the power loss in the superimposing circuit can be reduced.
【図１】第１の実施形態例を示す回路図である。FIG. 1 is a circuit diagram showing a first embodiment example.
【図２】図１の重畳回路の電流重畳動作を示すタイムチ
ャートである。FIG. 2 is a time chart showing a current superimposing operation of the superimposing circuit of FIG.
【図３】第２の実施形態例を示す回路図である。FIG. 3 is a circuit diagram showing a second embodiment example.
【図４】第３の実施形態例を示す回路図である。FIG. 4 is a circuit diagram showing a third exemplary embodiment.
【図５】図４の重畳回路の電流重畳動作を示すタイムチ
ャートである。5 is a time chart showing a current superimposing operation of the superimposing circuit of FIG.
【図６】第４の実施形態例を示す回路図である。FIG. 6 is a circuit diagram showing a fourth exemplary embodiment.
【図７】ダイオードの順方向電圧と通電電流の関係を示
すグラフである。FIG. 7 is a graph showing a relationship between a forward voltage of a diode and a conduction current.
【図８】重畳電流と重畳電圧を電流センス回路に加える
重畳回路の一実施形態例を示す回路図である。FIG. 8 is a circuit diagram showing an example of an embodiment of a superimposing circuit that adds a superimposing current and a superimposing voltage to a current sensing circuit.
【図９】重畳電流と重畳電圧を電流センス回路に加える
重畳回路のその他の実施形態例を示す回路図である。FIG. 9 is a circuit diagram showing another embodiment example of a superimposing circuit that applies a superimposing current and a superimposing voltage to a current sensing circuit.
【図１０】重畳電流と重畳電圧を電流センス回路に加え
る重畳回路のさらにその他の実施形態例を示す回路図で
ある。FIG. 10 is a circuit diagram showing yet another embodiment of a superimposing circuit that applies a superimposing current and a superimposing voltage to a current sensing circuit.
【図１１】重畳電流と重畳電圧を電流センス回路に加え
る重畳回路のさらにその他の実施形態例を示す回路図で
ある。FIG. 11 is a circuit diagram showing yet another embodiment of a superimposing circuit that applies a superimposing current and a superimposing voltage to a current sensing circuit.
【図１２】重畳電流と重畳電圧を電流センス回路に加え
る重畳回路のさらにその他の実施形態例を示す回路図で
ある。FIG. 12 is a circuit diagram showing yet another embodiment of a superimposing circuit that applies a superimposing current and a superimposing voltage to a current sensing circuit.
【図１３】重畳電流と重畳電圧を電流センス回路に加え
る重畳回路のさらにその他の実施形態例を示す回路図で
ある。FIG. 13 is a circuit diagram showing still another embodiment of a superimposing circuit that applies a superimposing current and a superimposing voltage to a current sensing circuit.
【図１４】従来例を示す回路図である。FIG. 14 is a circuit diagram showing a conventional example.
【図１５】図１４の回路の回路動作を示すタイムチャー
トである。15 is a time chart showing the circuit operation of the circuit of FIG.
２ 重畳回路 ７ スイッチ素子 ９ 電流センス回路 １９ スイッチ制御回路 ２７ 出力電圧検出回路 ４２ 重畳制御回路 ６０ 重畳用ダイオード 2 superposition circuit 7 switch element 9 Current sense circuit 19 Switch control circuit 27 Output voltage detection circuit 42 Superposition control circuit 60 Superimposing diode
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−178169（ＪＰ，Ａ) 特開 平７−64660（ＪＰ，Ａ) 実開 昭60−38081（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/28 H02M 3/335 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP 62-178169 (JP, A) JP 7-64660 (JP, A) Actual development Sho 60-38081 (JP, U) (58) Field (Int.Cl. 7 , DB name) H02M 3/28 H02M 3/335
Claims (4)
出力電圧を供給するスイッチ素子と、回路に流れる電流
を電圧に変換して検出出力する電流センス回路と、出力
電圧を検出出力する出力電圧検出回路と、前記出力電圧
検出回路の検出電圧と前記電流センス回路の検出電圧に
基づいて前記出力電圧を安定化すべく前記スイッチ素子
のスイッチオン期間を制御するカレントモード制御タイ
プのスイッチ制御回路とを備えたスイッチング電源装置
において、前記スイッチ素子のスイッチオン期間に電流
センス回路に重畳電流を加える重畳回路を有し、前記回
路に流れる電流を検出し、この回路電流の検出値が設定
値よりも低下したときのみ重畳回路の重畳動作を行わせ
る重畳制御回路を設け、前記電流センス回路のＳＮ比の
悪化を防止することを特徴とするスイッチング電源装
置。1. A switch element for supplying an output voltage by an on / off switching operation, a current sense circuit for converting a current flowing in the circuit into a voltage and detecting and outputting the voltage, and an output voltage detecting circuit for detecting and outputting the output voltage. A switching control circuit of a current mode control type for controlling a switch-on period of the switch element to stabilize the output voltage based on a detection voltage of the output voltage detection circuit and a detection voltage of the current sense circuit. The power supply device has a superimposing circuit that applies a superimposing current to the current sensing circuit during the switch-on period of the switch element, detects the current flowing in the circuit, and only when the detected value of the circuit current becomes lower than the set value. A superposition control circuit for performing a superposition operation of the superposition circuit is provided , and the SN ratio of the current sense circuit is
Switching power supply characterized in that to prevent deterioration.
出力電圧を供給するスイッチ素子と、回路に流れる電流
を電圧に変換して検出出力する電流センス回路と、出力
電圧を検出出力する出力電圧検出回路と、前記出力電圧
検出回路の検出電圧と前記電流センス回路の検出電圧に
基づいて前記出力電圧を安定化すべく前記スイッチ素子
のスイッチオン期間を制御するカレントモード制御タイ
プのスイッチ制御回路とを備えたスイッチング電源装置
において、前記スイッチ素子のスイッチオン期間に電流
センス回路に重畳電流および重畳電圧を加える重畳回路
を設け、前記電流センス回路のＳＮ比の悪化を防止する
ことを特徴とするスイッチング電源装置。2. A switch element for supplying an output voltage by an ON / OFF switching operation, a current sense circuit for converting a current flowing in the circuit into a voltage and detecting and outputting the voltage, and an output voltage detecting circuit for detecting and outputting the output voltage. A switching control circuit of a current mode control type for controlling a switch-on period of the switch element to stabilize the output voltage based on a detection voltage of the output voltage detection circuit and a detection voltage of the current sense circuit. In a power supply device, a superposition circuit for applying a superposition current and a superposition voltage to a current sense circuit during a switch-on period of the switch element.
To prevent deterioration of the SN ratio of the current sense circuit.
Switching power supply you wherein a.
する重畳用ダイオードを有して構成されていることを特
徴とする請求項２記載のスイッチング電源装置。3. The switching power supply device according to claim 2, wherein the circuit for applying the superposed voltage has a superposing diode for generating the superposed voltage.
値が設定値よりも低下したときのみ重畳回路の重畳動作
を行わせる重畳制御回路が設けられている請求項２又は
請求項３記載のスイッチング電源装置。4. A superimposing control circuit for detecting a circuit current and performing a superimposing operation of the superimposing circuit only when a detected value of the circuit current is lower than a set value. Switching power supply.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000374300A JP3386047B2 (en) | 1995-11-17 | 2000-12-08 | Switching power supply |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-323655 | 1995-11-17 | ||
| JP32365595 | 1995-11-17 | ||
| JP2000374300A JP3386047B2 (en) | 1995-11-17 | 2000-12-08 | Switching power supply |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25747496A Division JP3198944B2 (en) | 1995-11-17 | 1996-09-06 | Switching power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001190064A JP2001190064A (en) | 2001-07-10 |
| JP3386047B2 true JP3386047B2 (en) | 2003-03-10 |
Family
ID=26571261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000374300A Expired - Fee Related JP3386047B2 (en) | 1995-11-17 | 2000-12-08 | Switching power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3386047B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2023276666A1 (en) * | 2021-07-01 | 2023-01-05 |
-
2000
- 2000-12-08 JP JP2000374300A patent/JP3386047B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001190064A (en) | 2001-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3198944B2 (en) | Switching power supply | |
| JP3365356B2 (en) | DC-DC converter | |
| JP3337009B2 (en) | Switching power supply | |
| JP2002281742A (en) | Current mode dc-dc converter | |
| JPH07241075A (en) | Current detection device and method in power conversion | |
| JPH07118918B2 (en) | DC / DC power supply | |
| JP3351464B2 (en) | Self-oscillation type switching power supply | |
| JP3230475B2 (en) | Control power supply circuit | |
| JP3386047B2 (en) | Switching power supply | |
| JP3883857B2 (en) | Switching power supply device and power supply control method | |
| US5668704A (en) | Self-exciting flyback converter | |
| JP2002320385A (en) | Switching converter | |
| JP3000829B2 (en) | DC-DC converter parallel connection device | |
| JPH07288976A (en) | Multi-output converter | |
| JP3642397B2 (en) | Standby power reduction circuit for DC / DC converter | |
| JP3571959B2 (en) | Switching power supply | |
| JP2001268903A (en) | Overcurrent protection circuit | |
| JPH1032982A (en) | Inrush-current preventive circuit | |
| JP3171068B2 (en) | Switching power supply | |
| JP2000134924A (en) | Power circuit | |
| JPH06273476A (en) | Voltage application current measurement circuit | |
| JPH04299061A (en) | Power supply | |
| JP3570246B2 (en) | High voltage power supply | |
| JP2005312203A (en) | Overcurrent controller | |
| JP2000253657A (en) | Switching power supply and control thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100110 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120110 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130110 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130110 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140110 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |