JP2002320385A - Switching converter - Google Patents

Switching converter

Info

Publication number
JP2002320385A
JP2002320385A JP2001120721A JP2001120721A JP2002320385A JP 2002320385 A JP2002320385 A JP 2002320385A JP 2001120721 A JP2001120721 A JP 2001120721A JP 2001120721 A JP2001120721 A JP 2001120721A JP 2002320385 A JP2002320385 A JP 2002320385A
Authority
JP
Japan
Prior art keywords
switch element
circuit
switching
switching converter
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001120721A
Other languages
Japanese (ja)
Other versions
JP4265112B2 (en
Inventor
Seiichi Noguchi
聖一 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2001120721A priority Critical patent/JP4265112B2/en
Publication of JP2002320385A publication Critical patent/JP2002320385A/en
Application granted granted Critical
Publication of JP4265112B2 publication Critical patent/JP4265112B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)
  • Rectifiers (AREA)

Abstract

PROBLEM TO BE SOLVED: To effectively prevent a surge generated in the secondary side, of a switching converter providing a synchronous rectifying circuit and an active clamp circuit, when the power supply is turned OFF. SOLUTION: This switching converter comprises the active clamp circuit which receives a DC input voltage with a primary coil of a transformer means via a main switch element, converts an AC voltage generated in a secondary coil of the transformer means to a DC output voltage by smoothing this AC voltage with a synchronous rectifying circuit, and is configured with a series circuit of a reset switch element and a clamping capacitor connected in parallel with the primary coil. In this switching converter, a diode is connected in parallel to the capacitor.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、同期整流回路並び
にアクティブクランプ回路を具時するスイッチングコン
バータにおける電源オフ時の特性改善に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to improvement of characteristics when a power supply is turned off in a switching converter having a synchronous rectifier circuit and an active clamp circuit.

【0002】[0002]

【従来の技術】特許開平8−331842号で開示され
ている、同期整流回路並びにアクティブクランプ回路を
具時するフォワード型スイッチングコンバータの例を図
4に示す。
2. Description of the Related Art FIG. 4 shows an example of a forward-type switching converter having a synchronous rectifier circuit and an active clamp circuit disclosed in Japanese Patent Application Laid-Open No. 8-331842.

【0003】図4において、入力端子1、2間に接続さ
れた直流電源3より導かれる直流入力電圧Viは、鎖線
で示したトランス手段4の1次巻線N1とMOS型FE
Tよりなるメインスイッチ素子Q1の直列回路に印加さ
れる。
In FIG. 4, a DC input voltage Vi derived from a DC power supply 3 connected between input terminals 1 and 2 is connected to a primary winding N1 of a transformer means 4 and a MOS type FE indicated by a chain line.
This is applied to a series circuit of a main switch element Q1 made of T.

【0004】トランス手段4の2次巻線N2には、MO
S型FETよりなる同期整流用スイッチ素子Q2、Q3
が接続され、その整流出力がチョークコイル5、コンデ
ンサ6よりなる低域フィルタを介して出力端子7、8に
接続される負荷9に直流出力電圧V0を供給している。
The secondary winding N2 of the transformer means 4 has an MO
Synchronous rectification switch elements Q2, Q3 composed of S-type FETs
The rectified output supplies a DC output voltage V0 to a load 9 connected to output terminals 7 and 8 via a low-pass filter including a choke coil 5 and a capacitor 6.

【0005】N3及びN4は、トランス手段4に形成さ
れた補助巻線であり、これらに発生する交流電圧は、適
当なインピーダンス手段(抵抗等)Z1及びZ2を介し
て同期整流用スイッチ素子Q2、Q3のゲートに導か
れ、これらスイッチ素子を可逆的にオンオフ制御する。
[0005] N3 and N4 are auxiliary windings formed in the transformer means 4. The AC voltage generated in these auxiliary windings is supplied to the synchronous rectification switch elements Q2, Q2 through appropriate impedance means (resistances and the like) Z1 and Z2. Guided to the gate of Q3, these switch elements are reversibly on / off controlled.

【0006】更に、トランス手段4のリセットのため
に、リセットスイッチ素子Q4とクランプコンデンサ5
の直列回路よりなるアクティブクランプ回路が、1次巻
線N1と並列に接続されている。
Further, for resetting the transformer means 4, a reset switch element Q4 and a clamp capacitor 5 are provided.
Is connected in parallel with the primary winding N1.

【0007】11は、スイッチング制御回路であり、こ
のスイッチングコンバータを定電圧スイッチング電源と
して構成する場合は、直流出力電圧V0を導き、これに
比例した参照電圧と自身の有する基準電圧を比較し、誤
差増幅した信号に基づきメインスイッチ素子Q1のオン
オフ比(デューティー)を制御する信号S1をQ1のゲ
ートに供給する。
Reference numeral 11 denotes a switching control circuit. When this switching converter is configured as a constant voltage switching power supply, a DC output voltage V0 is derived, a reference voltage proportional to the DC output voltage V0 is compared with its own reference voltage, and an error is generated. A signal S1 for controlling an on / off ratio (duty) of the main switch element Q1 based on the amplified signal is supplied to the gate of Q1.

【0008】信号S2は、リセットスイッチ素子Q4の
ゲートに供給され、Q4のオンオフを制御する。図5
(A)、(B)は、信号S1と信号S2の位相関係を示
し、両者は互いに逆位相であり、同時にオンの期間がな
いよう、共通したオフ状態の期間t1〜t2、t3〜t
4を有している。
[0008] The signal S2 is supplied to the gate of the reset switch element Q4 to control the on / off of Q4. FIG.
(A) and (B) show the phase relationship between the signal S1 and the signal S2, which are in opposite phases to each other and have a common off-state period t1 to t2 and t3 to t so that there is no ON period at the same time.
Four.

【0009】図5(C)は1次巻線N1の電圧Vbの波
形図、(D)は1次巻線N1への励磁電流Ibの波形図
である。信号S2によりリセットスイッチ素子Q4がt
2〜t3でオンに制御される期間では、クランプコンデ
ンサ5の電圧Vcが1次巻線N1に逆極性に印加され、
逆方向に励磁電流が流れ、トランス手段4がリセットさ
れる。
FIG. 5C is a waveform diagram of the voltage Vb of the primary winding N1, and FIG. 5D is a waveform diagram of the exciting current Ib to the primary winding N1. The reset switch element Q4 is set to t by the signal S2.
During the period in which the on-state voltage is controlled from 2 to t3, the voltage Vc of the clamp capacitor 5 is applied to the primary winding N1 with the opposite polarity,
The exciting current flows in the reverse direction, and the transformer means 4 is reset.

【0010】[0010]

【発明が解決しようとする課題】このような構成におい
て、電源停止時の動作を図6により説明する。(A)は
2次巻線N2に流れる電流Irの波形図、(B)は2次
巻線N2に発生する電圧Vrの波形図、(C)はメイン
スイッチ素子Q1のドレイン・ソース間電圧Vdsの波
形図である。
The operation when the power supply is stopped in such a configuration will be described with reference to FIG. (A) is a waveform diagram of the current Ir flowing through the secondary winding N2, (B) is a waveform diagram of the voltage Vr generated in the secondary winding N2, and (C) is a drain-source voltage Vds of the main switch element Q1. FIG.

【0011】電源が停止すると、メインスイッチ素子Q
1はオフ状態を維持し、リセットスイッチ素子Q4はオ
ン状態となる。従って、クランプコンデンサ10の電荷
はリセットスイッチ素子Q4を介して放電される。
When the power supply stops, the main switch element Q
1 maintains the off state, and the reset switch element Q4 is turned on. Therefore, the charge of the clamp capacitor 10 is discharged via the reset switch element Q4.

【0012】この放電により、クランプコンデンサ10
のキャパシタと1次巻線N1のインダクタの間で共振現
象が発生し、クランプコンデンサ10は図示した極性と
逆極性に充電されるようになり、メインスイッチ素子Q
1のドレイン・ソース間電圧Vdsは0V近くまで減少
する。
This discharge causes the clamp capacitor 10
Of the primary winding N1 and the inductor of the primary winding N1, the clamp capacitor 10 is charged to the polarity opposite to the illustrated polarity, and the main switch element Q
The drain-source voltage Vds of 1 decreases to near 0V.

【0013】この変化は補助巻線N3を介して同期整流
用スイッチ素子Q2をオンに駆動する。このときスイッ
チ素子Q2を流れる電流Irは定常の電流方向とは逆方
向となる。この逆方向電流はクランプコンデンサ10の
キャパシタと1次巻線N1のインダクタの間で発生した
共振現象によるものである。
This change drives the synchronous rectification switch element Q2 ON through the auxiliary winding N3. At this time, the current Ir flowing through the switch element Q2 is in a direction opposite to the steady current direction. This reverse current is due to a resonance phenomenon generated between the capacitor of the clamp capacitor 10 and the inductor of the primary winding N1.

【0014】その後、共振によりメインスイッチ素子Q
1のドレイン・ソース間電圧Vdsが再び高くなるとス
イッチ素子Q2はオフとなるが、この時スイッチ素子Q
2には高いサージ電圧が発生し、スイッチ素子Q2を破
壊する場合がある。
Thereafter, the main switch element Q
When the drain-source voltage Vds of No. 1 is increased again, the switching element Q2 is turned off.
2, a high surge voltage is generated, which may destroy the switching element Q2.

【0015】本発明は、簡単な回路構成で、電源オフ時
に同期整流用スイッチ素子に発生する高いストレスを防
止したスイッチングコンバータの実現を目的とする。
An object of the present invention is to realize a switching converter which has a simple circuit configuration and prevents high stress generated in a synchronous rectification switching element when power is turned off.

【課題を解決するための手段】このような課題を達成す
るために、本発明のうち請求項1記載発明の特徴は、直
流入力電圧を、メインスイッチ素子を介してトランス手
段の1次巻線に受け、前記トランス手段の2次巻線に発
生する交流電圧を、同期整流回路を介して平滑して直流
出力電圧に変換すると共に、前記1次巻線に並列に接続
されたリセットスイッチ素子とクランプコンデンサとの
直列回路で構成されるアクティブクランプ回路を具備す
るスイッチングコンバータにおいて、前記コンデンサに
ダイオードを並列接続した点にある。
In order to achieve the above object, a feature of the present invention is that a DC input voltage is supplied to a primary winding of a transformer means via a main switch element. The AC voltage generated in the secondary winding of the transformer means is converted to a DC output voltage by smoothing through a synchronous rectifier circuit, and a reset switch element connected in parallel to the primary winding is provided. In a switching converter including an active clamp circuit formed of a series circuit with a clamp capacitor, a diode is connected in parallel to the capacitor.

【0016】請求項2記載発明の特徴は、直流入力電圧
を、メインスイッチ素子を介してトランス手段の1次巻
線に受け、前記トランス手段の2次巻線に発生する交流
電圧を、同期整流回路を介して平滑して直流出力電圧に
変換すると共に、前記1次巻線に並列に接続されたリセ
ットスイッチ素子とクランプコンデンサとの直列回路で
構成されるアクティブクランプ回路を具備するスイッチ
ングコンバータにおいて、前記コンデンサにツェナーダ
イオードを並列接続した点にある。
A second aspect of the present invention is characterized in that a DC input voltage is received by a primary winding of a transformer means via a main switch element, and an AC voltage generated in a secondary winding of the transformer means is synchronously rectified. A switching converter that includes an active clamp circuit configured by a series circuit of a reset switch element and a clamp capacitor connected in parallel with the primary winding while smoothing and converting to a DC output voltage through a circuit; The point is that a Zener diode is connected in parallel to the capacitor.

【0017】請求項3記載発明の特徴は、前記同期整流
回路は、一対のスイッチング素子よりなる点にある。
A feature of the third aspect of the present invention is that the synchronous rectifier circuit includes a pair of switching elements.

【0018】請求項4記載発明の特徴は、スイッチング
制御回路を具備し、このスイッチング制御回路により、
前記リセットスイッチ素子は、前記メインスイッチ素子
と同時オンの期間がないように同時オフの期間が設けら
れて逆位相に制御される点にある。
According to a fourth aspect of the present invention, a switching control circuit is provided.
The reset switch element is provided with a simultaneous OFF period so as not to have a simultaneous ON period with the main switch element, and is controlled in an opposite phase.

【0019】請求項5記載発明の特徴は、前記同期整流
回路を形成する一対のスイッチング素子のオンオフが、
前記トランス手段に形成された1対の補助巻線に誘起す
る交流電圧により制御される点にある。
A fifth aspect of the present invention is characterized in that a pair of switching elements forming the synchronous rectifier circuit are turned on and off.
It is controlled by an AC voltage induced in a pair of auxiliary windings formed in the transformer means.

【0020】請求項6記載発明の特徴は、前記同期整流
回路を形成する一対のスイッチング素子のオンオフが、
前記スイッチング制御回路の信号で制御される点にあ
る。
A sixth feature of the present invention is that a pair of switching elements forming the synchronous rectifier circuit are turned on and off.
It is controlled by a signal from the switching control circuit.

【0021】請求項7記載発明の特徴は、前記同期整流
回路を形成する一対のスイッチング素子のオンオフが、
前記ス平滑回路を形成するチョークコイル手段の補助巻
線に誘起する交流電圧により制御される点にある。
According to a seventh aspect of the present invention, the on / off of a pair of switching elements forming the synchronous rectifier circuit is as follows.
It is controlled by an AC voltage induced in the auxiliary winding of the choke coil means forming the smoothing circuit.

【0022】請求項8記載発明の特徴は、前記メインス
イッチ素子、リセットスイッチ素子、同期整流回路のス
イッチング素子が、MOS型FETにより実現される点
にある。
A feature of the present invention is that the main switch element, the reset switch element, and the switching element of the synchronous rectifier circuit are realized by MOS FETs.

【0023】請求項9記載発明の特徴は、前記トランス
手段と前記チョークコイル手段とがインテグレートされ
た点にある。
According to a ninth aspect of the present invention, the transformer means and the choke coil means are integrated.

【0024】[0024]

【発明の実施の形態】以下本発明実施態様を、図面を用
いて説明する。図1は、本発明をフォワード型スイッチ
ングコンバータに適用した具体的実施例を示すものであ
り、図4で説明した従来構成と同一要素には同一符号を
付し、説明を省略する。(0000)点線のブロック1
2は、本発明の特徴部であるサージ防止回路である。こ
の回路の構成は極めて単純であり、クランプコンデンサ
10に並列接続されたダイオード13で実現される。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows a specific embodiment in which the present invention is applied to a forward-type switching converter. The same elements as those in the conventional configuration described with reference to FIG. (0000) Dotted block 1
Reference numeral 2 denotes a surge prevention circuit which is a feature of the present invention. The configuration of this circuit is extremely simple, and is realized by a diode 13 connected in parallel to the clamp capacitor 10.

【0025】このような構成において、電源停止時の動
作を図6に対応する図2により説明する。図6と同様
に、(A)は2次巻線N2に流れる電流Irの波形図、
(B)は2次巻線N2に発生する電圧Vrの波形図、
(C)はメインスイッチ素子Q1のドレイン・ソース間
電圧Vdsの波形図である。
The operation at the time of stopping the power supply in such a configuration will be described with reference to FIG. 2 corresponding to FIG. 6, (A) is a waveform diagram of the current Ir flowing through the secondary winding N2,
(B) is a waveform diagram of the voltage Vr generated in the secondary winding N2,
(C) is a waveform diagram of a drain-source voltage Vds of the main switch element Q1.

【0026】電源が停止すると、メインスイッチ素子Q
1はオフ状態を維持し、リセットスイッチ素子Q4はオ
ン状態となる。従って、クランプコンデンサ10の電荷
はリセットスイッチ素子Q4を介して放電される。
When the power supply stops, the main switch element Q
1 maintains the off state, and the reset switch element Q4 is turned on. Therefore, the charge of the clamp capacitor 10 is discharged via the reset switch element Q4.

【0027】この放電により、クランプコンデンサ10
のキャパシタと1次巻線N1のインダクタの間で共振現
象が発生し、メインスイッチ素子Q1のドレイン・ソー
ス間電圧Vdsは次第に低下してゆく。
This discharge causes the clamp capacitor 10
A resonance phenomenon occurs between the first capacitor N1 and the inductor of the primary winding N1, and the drain-source voltage Vds of the main switch element Q1 gradually decreases.

【0028】この時、クランプコンデンサ10はダイオ
ード13の順方向電圧でクランプされるので、図示した
極性と逆極性に充電されることはなく、共振現象は繰り
返し発生することはなく、1回の変動で終了する。
At this time, since the clamp capacitor 10 is clamped by the forward voltage of the diode 13, it is not charged with the polarity opposite to the polarity shown in the figure, the resonance phenomenon does not occur repeatedly, and only one fluctuation occurs. Ends with

【0029】メインスイッチ素子Q1のドレイン・ソー
ス間電圧Vdsが変動しないので、補助巻線N3を介し
て同期整流用スイッチ素子Q2はオフを維持し、スイッ
チ素子Q2を流れる電流Irはゼロである。
Since the drain-source voltage Vds of the main switch element Q1 does not fluctuate, the synchronous rectification switch element Q2 is kept off via the auxiliary winding N3, and the current Ir flowing through the switch element Q2 is zero.

【0030】従って、従来回路で発生した、共振の継続
によるスイッチ素子Q2への高いサージ電圧は本質的に
発生することはなく、スイッチ素子Q2を破壊するスト
レスは有効に防止される。
Therefore, a high surge voltage to the switching element Q2 due to the continuation of the resonance, which is generated in the conventional circuit, does not occur essentially, and the stress that destroys the switching element Q2 is effectively prevented.

【0031】図3は、本発明の特徴部であるサージ防止
回路12の他の実施例であり、図1との相違は、ダイオ
ード13に代えてツェナーダイオード14で実現した構
成にある。サージ防止に関し、ダイオードとしての役割
は図1と同様である。
FIG. 3 shows another embodiment of the surge prevention circuit 12 which is a feature of the present invention. The difference from FIG. 1 lies in the configuration realized by a Zener diode 14 instead of the diode 13. With respect to surge prevention, the role as a diode is the same as in FIG.

【0032】スイッチングコンバータが軽負荷時に、コ
ンバータ損失低減のために一時的に電源をオフとするバ
ースト動作をさせることがある。この時上流側に位置す
るリセットスイッチ素子Q4はブートストラップ回路で
構成されている場合では、駆動電力を得る事が困難とな
り、オフとなってしまうことがある。
When the switching converter has a light load, a burst operation of temporarily turning off the power may be performed to reduce converter loss. At this time, if the reset switch element Q4 located on the upstream side is formed of a bootstrap circuit, it becomes difficult to obtain the driving power, and the reset switch element Q4 may be turned off.

【0033】この時、クランプコンデンサ10の電荷は
放電されることなく上昇するので、メインスイッチ素子
Q1のドレイン・ソース間電圧Vdsの耐圧を超え、破
壊するおそれがある。尚、商用電源等の外部環境のダイ
ナミックな変動や、サージの影響でクランプコンデンサ
10が過大電圧までチャージされる場合でも、メインス
イッチ素子Q1のドレイン・ソース間電圧Vdsの耐圧
を超え、破壊するおそれがある。
At this time, since the charge of the clamp capacitor 10 rises without being discharged, it may exceed the withstand voltage of the drain-source voltage Vds of the main switch element Q1 and may be destroyed. Incidentally, even when the clamp capacitor 10 is charged to an excessive voltage due to dynamic fluctuation of an external environment such as a commercial power supply or a surge, the voltage may exceed the withstand voltage of the drain-source voltage Vds of the main switch element Q1 and may be destroyed. There is.

【0034】ツェナーダイオード14の接続により、ク
ランプコンデンサ10の電圧はツェナー電圧Vz以上に
は上昇しない。従って、メインスイッチ素子Q1のドレ
イン・ソース間電圧Vdsは、Vi+Vz以上になら
ず、破壊から保護される。
Due to the connection of the Zener diode 14, the voltage of the clamp capacitor 10 does not rise above the Zener voltage Vz. Therefore, the drain-source voltage Vds of the main switch element Q1 does not exceed Vi + Vz and is protected from destruction.

【0035】以上説明した実施例では、同期整流回路を
形成する一対のスイッチング素子Q2、Q3のオンオフ
が、トランス手段に形成された1対の補助巻線の誘起す
る交流電圧により制御されているが、これらのオンオフ
を、スイッチング制御回路11のからの信号で制御して
もよく、平滑回路を形成するチョークコイル手段5に形
成された補助巻線に誘起する交流電圧により制御される
ようにしても良い。
In the embodiment described above, the on / off of the pair of switching elements Q2 and Q3 forming the synchronous rectification circuit is controlled by the AC voltage induced by the pair of auxiliary windings formed in the transformer means. The on / off of these may be controlled by a signal from the switching control circuit 11, or may be controlled by an AC voltage induced in an auxiliary winding formed in the choke coil means 5 forming a smoothing circuit. good.

【0036】更に、トランス手段4とチョークコイル手
段5とがインテグレーとされた構成のスイッチングコン
バータであっても本発明を有効に適用することが可能で
ある。また、スイッチングコンバータのトポロジーにつ
いても、フォワード型を例示したが、フライバック型等
他のトポロジーをとるスイッチングコンバータにも本発
明を有効に適用することが可能である。
Further, the present invention can be effectively applied to a switching converter having a configuration in which the transformer means 4 and the choke coil means 5 are integrated. Further, the topology of the switching converter is illustrated as a forward type, but the present invention can be effectively applied to a switching converter having another topology such as a flyback type.

【0037】[0037]

【発明の効果】以上説明したように、本発明によれば、
同期整流回路並びにアクティブクランプ回路を具時する
スイッチングコンバータにおける電源オフ時に2次側に
発生するサージを有効に防止したスイッチングコンバー
タを簡単な回路構成で実現することができる。
As described above, according to the present invention,
In a switching converter having a synchronous rectifier circuit and an active clamp circuit, a switching converter that effectively prevents a surge generated on the secondary side when power is turned off can be realized with a simple circuit configuration.

【0038】更に、本発明によれば、コンバータ損失低
減のために一時的に電源をオフとするバースト動作をさ
せる場合、又は商用電源等の外部環境のダイナミックな
変動やサージの影響でクランプコンデンサ10が過大電
圧までチャージされる場合でも、メインスイッチ素子Q
1のドレイン・ソース間電圧Vdsは、Vi+Vz以下
に保持することができ、破壊から保護される。
Further, according to the present invention, when a burst operation for temporarily turning off the power supply is performed to reduce converter loss, or when a dynamic fluctuation or surge of an external environment such as a commercial power supply causes an influence of a surge, the clamp capacitor 10 may be used. The main switching element Q
The drain-source voltage Vds of No. 1 can be maintained at Vi + Vz or lower, and is protected from destruction.

【図面の簡単な説明】[Brief description of the drawings]

【図1】同期整流回路並びにアクティブクランプ回路を
具時するフォワード型スイッチングコンバータに本発明
を適用した実施例を示す回路構成図である。
FIG. 1 is a circuit diagram showing an embodiment in which the present invention is applied to a forward-type switching converter having a synchronous rectifier circuit and an active clamp circuit.

【図2】図1における電源オフ時の各部の信号波形図で
ある。
FIG. 2 is a signal waveform diagram of each unit when the power is turned off in FIG.

【図3】本発明の他の実施例を示す主要部の回路構成図
である。
FIG. 3 is a circuit configuration diagram of a main part showing another embodiment of the present invention.

【図4】同期整流回路並びにアクティブクランプ回路を
具時する従来のフォワード型スイッチングコンバータの
構成図である。
FIG. 4 is a configuration diagram of a conventional forward-type switching converter including a synchronous rectifier circuit and an active clamp circuit.

【図5】図5の動作を説明する各部の信号波形図であ
る。
FIG. 5 is a signal waveform diagram of each section for explaining the operation of FIG. 5;

【図6】図5における電源オフ時の各部の信号波形図で
ある。
6 is a signal waveform diagram of each unit when the power is turned off in FIG.

【符号の説明】[Explanation of symbols]

1, 2 入力端子 3 直流電源 4 トランス手段 5 チョークコイル 6 コンデンサ 7, 8 出力端子 9 負荷 10 クランプコンデンサ 11 スイッチング制御回路 12 サージ防止回路 13 ダイオード Q1 メインスイッチ素子 Q2, Q3 同期整流用スイッチ素子 Q4 リセットスイッチ素子 N1 1次巻線 N2 2次巻線 N3 補助巻線 N4 補助巻線 1, 2 input terminal 3 DC power supply 4 transformer means 5 choke coil 6 capacitor 7, 8 output terminal 9 load 10 clamp capacitor 11 switching control circuit 12 surge prevention circuit 13 diode Q1 main switch element Q2, Q3 synchronous rectification switch element Q4 reset Switch element N1 Primary winding N2 Secondary winding N3 Auxiliary winding N4 Auxiliary winding

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】直流入力電圧を、メインスイッチ素子を介
してトランス手段の1次巻線に受け、前記トランス手段
の2次巻線に発生する交流電圧を、同期整流回路を介し
て平滑して直流出力電圧に変換すると共に、前記1次巻
線に並列に接続されたリセットスイッチ素子とクランプ
コンデンサとの直列回路で構成されるアクティブクラン
プ回路を具備するスイッチングコンバータにおいて、 前記コンデンサにダイオードを並列接続したことを特徴
とするスイッチングコンバータ。
1. A DC input voltage is received by a primary winding of a transformer means via a main switch element, and an AC voltage generated on a secondary winding of the transformer means is smoothed via a synchronous rectifier circuit. A switching converter for converting to a DC output voltage and having an active clamp circuit configured by a series circuit of a reset switch element and a clamp capacitor connected in parallel to the primary winding, wherein a diode is connected in parallel to the capacitor. A switching converter characterized by the following.
【請求項2】直流入力電圧を、メインスイッチ素子を介
してトランス手段の1次巻線に受け、前記トランス手段
の2次巻線に発生する交流電圧を、同期整流回路を介し
て平滑して直流出力電圧に変換すると共に、前記1次巻
線に並列に接続されたリセットスイッチ素子とクランプ
コンデンサとの直列回路で構成されるアクティブクラン
プ回路を具備するスイッチングコンバータにおいて、 前記コンデンサにツェナーダイオードを並列接続したこ
とを特徴とするスイッチングコンバータ。
2. A DC input voltage is received by a primary winding of a transformer means via a main switch element, and an AC voltage generated on a secondary winding of the transformer means is smoothed via a synchronous rectifier circuit. A switching converter that converts an output voltage into a DC output voltage and includes an active clamp circuit including a series circuit of a reset switch element and a clamp capacitor connected in parallel to the primary winding, wherein a zener diode is connected in parallel to the capacitor. A switching converter characterized by being connected.
【請求項3】前記同期整流回路は一対のスイッチング素
子よりなる請求項1又は2記載のスイッチングコンバー
タ。
3. The switching converter according to claim 1, wherein said synchronous rectifier circuit comprises a pair of switching elements.
【請求項4】スイッチング制御回路を具備し、このスイ
ッチング制御回路により、前記リセットスイッチ素子
は、前記メインスイッチ素子と同時オンの期間がないよ
うに同時オフの期間が設けられて逆位相に制御されるこ
とを特徴とする請求項1乃至3の何れかに記載されたス
イッチングコンバータ。
4. A switching control circuit, wherein the switching control circuit controls the reset switch element to have a simultaneous OFF period so as not to have a simultaneous ON period with the main switch element, and to be controlled to an opposite phase. The switching converter according to any one of claims 1 to 3, wherein
【請求項5】前記同期整流回路を形成する一対のスイッ
チング素子のオンオフが、前記トランス手段に形成され
た1対の補助巻線に誘起する交流電圧により制御される
ことを特徴とする請求項3記載のスイッチングコンバー
タ。
5. An on / off control of a pair of switching elements forming said synchronous rectifier circuit is controlled by an AC voltage induced in a pair of auxiliary windings formed in said transformer means. The switching converter as described.
【請求項6】前記同期整流回路を形成する一対のスイッ
チング素子のオンオフが、前記スイッチング制御回路の
信号で制御されることを特徴とする請求項3記載のスイ
ッチングコンバータ。
6. The switching converter according to claim 3, wherein on / off of a pair of switching elements forming the synchronous rectification circuit is controlled by a signal of the switching control circuit.
【請求項7】前記同期整流回路を形成する一対のスイッ
チング素子のオンオフが、前記ス平滑回路を形成するチ
ョークコイル手段の補助巻線に誘起する交流電圧により
制御されることを特徴とする請求項3記載のスイッチン
グコンバータ。
7. An on / off control of a pair of switching elements forming the synchronous rectifier circuit is controlled by an AC voltage induced in an auxiliary winding of a choke coil means forming the smoothing circuit. 3. The switching converter according to 3.
【請求項8】前記メインスイッチ素子、リセットスイッ
チ素子、同期整流回路のスイッチング素子が、MOS型
FETにより実現されることを特徴とする請求項1乃至
7の何れかに記載されたスイッチングコンバータ。
8. The switching converter according to claim 1, wherein the main switch element, the reset switch element, and the switching element of the synchronous rectifier circuit are realized by MOS-type FETs.
【請求項9】前記トランス手段と前記チョークコイル手
段とがインテグレートされたことを特徴とする請求項1
乃至8の何れかに記載されたスイッチングコンバータ。
9. The system according to claim 1, wherein said transformer means and said choke coil means are integrated.
9. The switching converter according to any one of claims 1 to 8.
JP2001120721A 2001-04-19 2001-04-19 Switching converter Expired - Fee Related JP4265112B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001120721A JP4265112B2 (en) 2001-04-19 2001-04-19 Switching converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001120721A JP4265112B2 (en) 2001-04-19 2001-04-19 Switching converter

Publications (2)

Publication Number Publication Date
JP2002320385A true JP2002320385A (en) 2002-10-31
JP4265112B2 JP4265112B2 (en) 2009-05-20

Family

ID=18970715

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001120721A Expired - Fee Related JP4265112B2 (en) 2001-04-19 2001-04-19 Switching converter

Country Status (1)

Country Link
JP (1) JP4265112B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003081759A1 (en) * 2002-03-27 2003-10-02 Commergy Technologies Limited 'a power converter'
JP2009207350A (en) * 2009-06-04 2009-09-10 Fuji Electric Device Technology Co Ltd Printed circuit board
WO2013012301A2 (en) * 2011-07-21 2013-01-24 Lg Innotek Co., Ltd. Apparatus for controlling surge voltage
KR101360498B1 (en) 2011-07-21 2014-02-07 엘지이노텍 주식회사 Apparatus for controlling surge voltage
CN104901551A (en) * 2015-06-24 2015-09-09 航天长峰朝阳电源有限公司 High power density low voltage output synchronous rectification power supply module
JP2017017846A (en) * 2015-06-30 2017-01-19 キヤノン株式会社 Power supply and image formation apparatus

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003081759A1 (en) * 2002-03-27 2003-10-02 Commergy Technologies Limited 'a power converter'
US7277305B2 (en) 2002-03-27 2007-10-02 Commergy Technologies Limited Power converter
JP2009207350A (en) * 2009-06-04 2009-09-10 Fuji Electric Device Technology Co Ltd Printed circuit board
WO2013012301A2 (en) * 2011-07-21 2013-01-24 Lg Innotek Co., Ltd. Apparatus for controlling surge voltage
WO2013012301A3 (en) * 2011-07-21 2013-04-25 Lg Innotek Co., Ltd. Apparatus for controlling surge voltage
KR101360498B1 (en) 2011-07-21 2014-02-07 엘지이노텍 주식회사 Apparatus for controlling surge voltage
US9667150B2 (en) 2011-07-21 2017-05-30 Lg Innotek Co., Ltd. Apparatus for controlling surge voltage in DC-DC converter including snubber circuit
CN104901551A (en) * 2015-06-24 2015-09-09 航天长峰朝阳电源有限公司 High power density low voltage output synchronous rectification power supply module
JP2017017846A (en) * 2015-06-30 2017-01-19 キヤノン株式会社 Power supply and image formation apparatus

Also Published As

Publication number Publication date
JP4265112B2 (en) 2009-05-20

Similar Documents

Publication Publication Date Title
US6125046A (en) Switching power supply having a high efficiency starting circuit
US5661642A (en) Switching power supply
US6867634B2 (en) Method for detecting the null current condition in a PWM driven inductor and a relative driving circuit
US6625042B2 (en) Power supply arrangement comprising a DC/DC converter with primary-side control loop
JP2002320385A (en) Switching converter
JPH1169802A (en) Synchronous rectification circuit
US6239993B1 (en) Circuit associated with a power converter and method of operation thereof
JP4876530B2 (en) DC converter
JPH08111975A (en) Dc power unit
US7092260B2 (en) Short-circuiting rectifier for a switched-mode power supply
JP4403663B2 (en) DC / DC converter
JP2003299359A (en) Switching power supply
CA2214217C (en) Switching power supply apparatus
EP0949751A2 (en) Generator for arc welding machines with forward topology and active clamp
JP2001103755A (en) Phase control post regulator, operation thereof, and power converter therewith
JPH10309078A (en) Switching dc power unit
JPH04101666A (en) Surge current limiting circuit for switching power supply
JP3171068B2 (en) Switching power supply
JP3543287B2 (en) Power supply circuit
JP3366588B2 (en) Synchronous rectifier converter
JP2600224Y2 (en) Switching power supply
JPH07312871A (en) D.c. power supply
JP2023057497A (en) Power supply circuit and power supply device
JP2500989Y2 (en) Switching power supply
JPH1169815A (en) Power supply unit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090127

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090209

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees