JP3382547B2 - Ａ／ｄ変換装置 - Google Patents
Ａ／ｄ変換装置Info
- Publication number
- JP3382547B2 JP3382547B2 JP29365198A JP29365198A JP3382547B2 JP 3382547 B2 JP3382547 B2 JP 3382547B2 JP 29365198 A JP29365198 A JP 29365198A JP 29365198 A JP29365198 A JP 29365198A JP 3382547 B2 JP3382547 B2 JP 3382547B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- converter
- input
- level
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は入力された広いレベ
ル範囲を有するアナログの入力信号をＡ／Ｄ変換してデ
ジタルの出力信号として出力するＡ／Ｄ変換装置に関す
る。 【０００２】 【従来の技術】例えば、各種電子部品単体や、これらの
電子部品が多数組込まれた増幅器、フィルタ、発振器、
送信機、受信機、中継器等の各種電子装置の特性を測定
する測定装置においては、一般に、電子部品や電子装置
の測定対象に対して試験信号を印加して、この測定対象
からの出力信号の信号レベルや周波数特性を測定する。 【０００３】このような測定対象に印加する試験信号の
レベル範囲は、例えば、数十ｄＢ〜百数十ｄＢと非常に
広い。したがって、このような測定対象の特性を高い精
度で測定するためには、測定対象に印加する数十ｄＢ〜
百数十ｄＢのレベル範囲を有する試験信号を高い精度で
校正しておく必要がある。 【０００４】この試験信号の信号レベルを高い精度で測
定するレベル測定装置においては、入力されたアナログ
の試験信号をＡ／Ｄ変換装置でデジタルの試験信号に変
換して、このデジタルの試験信号に対して平均化処理等
を含む種々の評価処理が実施される。 【０００５】したがって、このレベル測定装置内に組込
まれるＡ／Ｄ変換装置においても広いダイナミックレン
ジと高い直線性が要求される。この高い直線性を実現す
るために、アナログの入力信号に対して所定の周波数範
囲を有する雑音を加算して、この加算信号の信号レベル
を故意に広範囲に分布させ、この加算信号をＡ／Ｄ変換
器でＡ／Ｄ変換し、このＡ／Ｄ変換された後のデジタル
の加算信号に含まれる雑音の周波数成分をデジタルフィ
ルタで除去して、元のアナログの入力信号に対するデジ
タルの出力信号を得るようにしたＡ／Ｄ変換装置が実用
化されている。 【０００６】このように、加算信号の瞬時的な信号レベ
ルを故意に広範囲に分布させることによって、Ａ／Ｄ変
換器における各信号レベルに対応する多くの入力電圧値
を使用してデジタル値に変換できる。その結果、最終的
にデジタルフィルタから出力されるデジタルの出力信号
の信号レベルは、Ａ／Ｄ変換器における前記入力信号の
信号レベルに対応する特定の入力電圧値のみを使用して
得られたものではなく、多数の入力電圧値を使用して得
られたものである。 【０００７】したがって、多数の入力電圧値を用いた変
換による平均化の効果が働き、たとえ、入力信号の信号
レベルに対応する特定の入力電圧値が、他の入力電圧値
に対して、直線性を有していない場合であっても、Ａ／
Ｄ変換装置全体としては、入力信号に対して高い直線性
を確保できる。 【０００８】このような機能を有したＡ／Ｄ変換装置は
例えば図１３に示すように構成されている。入力端子１
から入力された図１４に示す信号波形を有するアナログ
の入力信号ａは信号加算回路２へ入力される。この入力
信号ａは例えば図１５の周波数特性図に示すようにほぼ
単一の周波数ｆS を有する。 【０００９】雑音発生回路３内には、例えばノイズダイ
オードとバンドパスフィルタが組込まれている。そし
て、ノイズダイオードで作成されたホワイトノイズ（熱
雑音）をバンドパスフィルタで、例えば図１５の周波数
特性図に示すように、周波数ｆNLから周波数ｆNHまでの
前記入力信号ａの周波数ｆS を含まない所定の周波数
範囲に制限して、この雑音発生回路３から雑音ｂとして
信号加算回路２へ送出する。 【００１０】信号加算回路２は、アナログの入力信号ａ
と雑音ｂとを加算してアナログの加算信号ｃとして次の
Ａ／Ｄ変換器４へ送出する。Ａ／Ｄ変換器４は入力され
たアナログの加算信号ｃを例えばｎビット構成のデジタ
ルの加算信号ｄにＡ／Ｄ変換して、デジタルフィルタ５
へ送出する。したがって、このデジタルの加算信号ｄに
は、図１５の周波数特性図に示すように、入力信号ａの
周波数ｆS の周波数成分と雑音ｂの周波数ｆNLから周
波数ｆNHまでの周波数成分とが含まれる。 【００１１】デジタルフィルタ５は、入力されたｎビッ
ト構成のデジタルの加算信号ｄから、雑音ｂの周波数ｆ
NLから周波数ｆNHまでの周波数成分を除去して、前記ア
ナログの入力信号ａに対応するｎビット構成のデジタル
の出力信号ｅとして、出力端子６を介して外部へ送出す
る。 【００１２】このような構成のＡ／Ｄ変換装置において
は、Ａ／Ｄ変換器４は入力信号ａと雑音ｂとを加算した
加算信号ｃをＡ／Ｄ変換するので、前述したように、Ａ
／Ｄ変換装置全体として入力信号ａに対して高い直線性
を確保できる。 【００１３】 【発明が解決しようとする課題】しかしながら、図１３
に示す従来のＡ／Ｄ変換装置においても、まだ改良すべ
き課題がある。ここで、Ａ／Ｄ変換装置の各部に入出力
される各信号の信号レベルについて検証する。図１６
は、Ａ／Ｄ変換器４のダイナミックレンジＤA/D に対
する入力信号ａの信号レベルＤS 、雑音ｂの信号レベル
ＤN 、加算信号ｃの信号レベルＤSNの相対関係を示す模
式図である。 【００１４】前述したように、入力信号ａと雑音ｂとを
加算した加算信号ｃが、Ａ／Ｄ変換器４におけるできる
だけの多くの入力電圧値を使用して変換されることが望
ましい。このためには、加算信号ｃの信号レベルＤSNを
Ａ／Ｄ変換器４の入力ダイナミックレンジＤA/D に近
似させるのが望ましい。したがって、雑音発生回路３か
ら出力される雑音ｂの信号レベルＤN をできるだけ大き
く設定する必要がある。 【００１５】しかし、この雑音ｂの信号レベルＤN を過
度に大きく設定すると、Ａ／Ｄ変換装置全体としての直
線性は向上するが、入力信号ａの信号レベルＤS が制限
される。すなわち、Ａ／Ｄ変換装置全体としての入力信
号ａに対するダイナミックレンジが狭くなる。 【００１６】逆に、雑音ｂの信号レベルＤN を小さく設
定すると、入力信号ａの取りうる信号レベルＤS の範囲
が広くなり、Ａ／Ｄ変換装置全体としての入力信号ａに
対するダイナミックレンジが広くなるが、雑音ｂの信号
レベルＤN が小さくなり、平均化の効果が小さくなる。 【００１７】本発明は、このような事情に鑑みてなされ
たものであり、入力信号に加算する交流付加信号の信号
レベルを可変制御することによって、簡単な構成で入力
信号に対する広いダイナミックレンジとＡ／Ｄ変換時に
おける高い直線性とを同時に確保できるＡ／Ｄ変換装置
を提供することを目的とする。 【００１８】 【課題を解決するための手段】上記課題を解消するため
に、本発明のＡ／Ｄ変換装置においては、アナログの交
流付加信号を出力する付加信号発生回路と、所定の信号
レベル及び所定の周波数範囲を有する雑音を出力する雑
音発生回路と、入力されたアナログの入力信号と交流付
加信号と雑音とを加算して加算信号として出力する信号
加算部と、この信号加算部から出力された加算信号をＡ
／Ｄ変換するＡ／Ｄ変換器と、このＡ／Ｄ変換器でＡ／
Ｄ変換されたデジタルの加算信号に含まれる交流付加信
号の周波数成分及び雑音の周波数成分を除去してアナロ
グの入力信号に対応するデジタルの出力信号として出力
するデジタルフィルタと、信号加算部から出力された加
算信号の信号レベルを検出する信号レベル検出器と、Ａ
／Ｄ変換器のダイナミックレンジより若干小さい基準レ
ベルを発生する基準電圧発生回路と、基準電圧発生回路
で発生された基準レベルから信号レベル検出器で検出さ
れた信号レベルを減算してその偏差を偏差信号として送
出する比較回路と、偏差信号の偏差が零になるように付
加信号発生回路から入力される交流付加信号の信号レベ
ルを制御する減衰器とを備え、Ａ／Ｄ変換器へ入力され
る加算信号の信号レベルがＡ／Ｄ変換器のダイナミック
レンジに基づいて定まる一定値となるようにしている。 【００１９】このように構成されたＡ／Ｄ変換装置にお
いては、Ａ／Ｄ変換器へ入力される加算信号の信号レベ
ルが一定値になるように交流付加信号の信号レベルか制
御される。この一定値はＡ／Ｄ変換器のダイナミックレ
ンジに基づいて定まる。 【００２０】その結果、加算信号の信号レベルの取りう
る範囲が広くなり、多数の入力電圧値を用いて変換され
ることになり、Ａ／Ｄ変換時における高い直線性が確保
される。 【００２１】また、入力信号の信号レベルが低い場合は
交流付加信号の信号レベルが自動的に高くなり、入力信
号の信号レベルが高い場合は交流付加信号の信号レベル
が自動的に低くなる。その結果、Ａ／Ｄ変換装置として
入力信号に対する広いダイナミックレンジを確保でき
る。 【００２２】よって、入力信号に対する広いダイナミッ
クレンジとＡ／Ｄ変換時における高い直線性とを同時に
確保できる。 【００２３】さらに、Ａ／Ｄ変換器へ入力される加算信
号は、力信号及び交流付加信号の他に雑音が加算され
る。そして、検出された加算信号の信号レベルを用い
て、入力信号と交流付加信号と雑音とが加算された加算
信号がＡ／Ｄ変換器のダイナミックレンジより若干小さ
い基準レベルになるように、交流付加信号の信号レベル
が可変制御される。 【００２４】また、加算信号に雑音が含まれるので、加
算信号の信号レベルはより多くの分割割位置（ビット位
置）を用いて変換されることになり、より高い直線性を
確保できる。 【００２５】 【００２６】 【００２７】 【発明の実施の形態】以下、本発明の各実施形態を図面
を用いて説明する。 （第１実施形態）図１は本発明の第１実施形態に係わる
Ａ／Ｄ変換装置の概略構成を示すブロック図である。図
１３に示す従来のＡ／Ｄ変換装置と同一部分には同一符
号が付してある。したがって、重複部分の詳細説明は省
略する。 【００２８】入力端子１から入力された図４に示す信号
波形を有するアナログの入力信号ａは信号加算部として
の信号加算回路２へ入力される。この入力信号ａは例え
ば図６の周波数特性図に示すようにほぼ単一の周波数ｆ
S を有する。雑音発生回路３は、例えば図６に示すよう
に、周波数ｆNLから周波数ｆNHまでの前記入力信号ａの
周波数ｆS を含まない所定の周波数範囲を有する雑音
ｂを信号加算回路２へ送出する。 【００２９】付加信号発生回路７は、例えば正弦波発振
器で構成されており、図４に示す正弦波形を有する交流
付加信号ｇを出力する。この交流付加信号ｇは、例えば
図６の周波数特性図に示すように、前記入力信号ａの周
波数ｆS からかなり離れたほぼ単一の周波数ｆA を有
する。付加信号発生回路７から出力された交流付加信号
ｇは減衰器８でその信号レベルＤA が制御された後、信
号加算回路２へ入力される。 【００３０】信号加算回路２は、信号レベルＤS を有す
るアナログの入力信号ａと、信号レベルＤN を有する雑
音ｂと、信号レベルＤA が制御された交流付加信号ｇ
とを加算してアナログの加算信号ｃとして次のＡ／Ｄ変
換器４へ送出する。 【００３１】信号加算回路２から出力されてＡ／Ｄ変換
器４へ入力される加算信号ｃはダイオードからなる整流
器９へ入力される。整流器９は加算信号ｃを整流して、
この加算信号ｃの信号レベルＤSAN を検出して次の比較
回路１０へ送出する。すなわち、この整流器９は信号レ
ベル検出器を構成する。 【００３２】基準電圧発生回路１１は、図２に示すよう
に、Ａ／Ｄ変換器４のダイナミックレンジＤA/D より若
干小さい一定の基準レベルＤB を示す基準電圧を比較回
路１０へ送出する。 【００３３】比較回路１０は、基準レベルＤB から加算
信号ｃの信号レベルＤSAN を減算してその偏差（ＤB −
ＤSAN ）を偏差信号ｈとして減衰器８の制御端子へ送出
する。減衰器８は、偏差信号ｈの偏差（ＤB −ＤSAN ）
が零［０］になる方向に付加信号発生回路７から入力さ
れた交流付加信号ｇの信号レベルＤA を制御する。 【００３４】よって、Ａ／Ｄ変換器４へ入力される加算
信号ｃの信号レベルＤSAN は、たとえ入力信号ａの信号
レベルＤS が大きく変化したとしても、Ａ／Ｄ変換器４
のダイナミックレンジＤA/D より若干小さい一定の基準
レベルＤB を維持する。 【００３５】したがって、基準電圧発生回路１１、比較
回路１０及び減衰器８は、交流付加信号ｇの信号レベル
ＤA を制御する信号レベル制御回路を形成する。Ａ／Ｄ
変換器４は入力されたアナログの加算信号ｃを例えばｎ
ビット構成のデジタルの加算信号ｄにＡ／Ｄ変換して、
デジタルフィルタ５へ送出する。 【００３６】したがって、このデジタルの加算信号ｄに
は、図６の周波数特性図で示すように、入力信号ａの周
波数ｆS の周波数成分と、雑音ｂの周波数ｆNLから周
波数ｆNHまでの周波数成分と、交流付加信号ｇの周波数
ｆA の周波数成分とが含まれる。 【００３７】デジタルフィルタ５は、入力されたｎビッ
ト構成のデジタルの加算信号ｄから、雑音ｂの周波数ｆ
NL〜周波数ｆNHの周波数成分と、交流付加信号ｇの周波
数ｆA の周波数成分とを除去して、図４に示すように、
前記アナログの入力信号ａに対応するｎビット構成のデ
ジタルの出力信号ｅとして、出力端子６を介して外部へ
送出する。 【００３８】このように構成された第１実施形態のＡ／
Ｄ変換装置においては、図２、図３に示すように、Ａ／
Ｄ変換器４へ入力される入力信号ａと雑音ｂと交流付加
信号ｇとが加算された加算信号ｃの信号レベルＤSAN
が、このＡ／Ｄ変換器４のダイナミックレンジＤA/D
より余裕をみた若干低い基準レベルＤB に制御される。 【００３９】その結果、加算信号ｃにおける瞬時的な信
号レベルＤSAN の取りうる範囲が広くなり、多数の入
力電圧値を用いて変換されることになり、Ａ／Ｄ変換時
における高い直線性が確保される。 【００４０】さらに、加算信号ｃに雑音ｂが含まれるの
で、加算信号ｃの信号レベルＤSANはより多くの入力電
圧値を用いて変換されることになり、より高い直線性を
確保できる。 【００４１】図５は、アナログの入力信号ａの信号レベ
ル（減衰量 ｄＢ）を変化させていった場合における、
デジタルの出力信号ｅの直線性誤差（ｄＢ）の変化を示
す実験結果を示す図である。 【００４２】破線で示す従来装置においては、入力信号
ａの信号レベルが一定レベル以下に低下すると、直線性
誤差（ｄＢ）は急激に増加する。これに対して、実線で
示す実施形態装置においては、たとえ、入力信号ａの信
号レベルが一定レベル以下に低下したとしても、直線性
誤差（ｄＢ）は殆ど増加しないことが確認できた。 【００４３】なお、本発明は上述した第１実施形態装置
に限定されるものではない。第１実施形態装置において
は、図６の周波数特性図に示すように、交流付加信号ｇ
の周波数ｆA 及び雑音ｂの周波数範囲（ｆNL〜ｆNH）を
入力信号ａの周波数ｆS より高く設定したが、入力信号
ａの周波数ｆS より低く設定してもよい。 【００４４】さらに、第１実施形態装置においては、Ａ
／Ｄ変換器４へ入力される加算信号ｃを入力信号ａと雑
音ｂと交流付加信号ｇとを加算して構成した。しかし、
雑音ｂを除去して、加算信号ｃを入力信号ａと交流付加
信号ｇとを加算して構成することも可能である。このよ
うに、雑音ｂを除去したとしても交流付加信号ｇが含ま
れるので、Ａ／Ｄ変換時における高い直線性は十分確保
される。 【００４５】（第２実施形態）図７は、本発明の第２実
施形態に係わるＡ／Ｄ変換装置の概略構成を示すブロッ
ク図である。図１に示す第１実施形態のＡ／Ｄ変換装置
と同一部分には、同一符号が付してある。したがって、
重複する部分の詳細説明は省略する。 【００４６】この第２実施形態のＡ／Ｄ変換装置におい
ては、雑音発生回路３から出力された雑音ｂと付加信号
発生回路７から出力された交流付加信号ｇとが信号加算
回路２ａで加算され、新たな信号（ｇ＋ｂ）として減衰
器８で信号レベル（ＤS ＋ＤN ）が調整された後、信号
加算回路２へ入力される。 【００４７】信号加算回路２は、入力信号ａと、雑音ｂ
と交流付加信号ｇとの信号（ｇ＋ｂ）を加算して加算信
号ｃとしてＡ／Ｄ変換器４へ送出する。したがって、こ
の加算信号ｃには入力信号ａと雑音ｂと交流付加信号ｇ
とが含まれる。そして、この加算信号ｃの信号レベルＤ
SAN が基準レベルＤB に一致するように雑音ｂと交流付
加信号Ｂとを加算した信号（ｇ＋ｂ）の信号レベル（Ｄ
S ＋ＤN ）が制御される。 【００４８】したがって、図１に示した第１実施形態の
Ａ／Ｄ変換装置とほぼ同様の効果を得ることができる。
なお、この第２実施形態装置においては、交流付加信号
ｇの信号レベルＤA のみならず、雑音ｂの信号レベルＤ
N も同時に制御される。 【００４９】（第３実施形態）図８は、本発明の第３実
施形態に係わるＡ／Ｄ変換装置の概略構成を示すブロッ
ク図である。図１に示す第１実施形態のＡ／Ｄ変換装置
と同一部分には同一符号が付してある。したがって、重
複する部分の詳細説明は省略する。 【００５０】この第３実施形態のA ／Ｄ変換装置におい
ては、入力端子１とＡ／Ｄ変換器４との間に２台の信号
加算回路２，２ｂが介挿されている。一方の信号加算回
路２には、入力端子１からの入力信号ａと、付加信号発
生回路７から出力されて減衰器８で信号レベルＤA が制
御された交流付加信号ｇとが入力される。 【００５１】他方の信号加算回路２ｂには、一方の信号
加算回路２から出力された入力信号ａと交流付加信号ｇ
との加算信号ｃ1 と、雑音発生回路３から出力された信
号レベルＤN を有する雑音ｂが入力される。したがっ
て、この信号加算回路２ｂは、結果的に、入力信号ａと
交流付加信号ｇと雑音ｂとを加算した加算信号ｃをＡ／
Ｄ変換器４へ送出する。 【００５２】整流器９は、一方の信号加算回路２から出
力された入力信号ａと交流付加信号ｇとの加算信号ｃ1
の信号レベルＤSAを検出して比較器１０へ送出する。基
準電圧発生回路１１は、第１実施形態装置における基準
レベルＤB から雑音ｂの信号レベルＤN を減じた基準レ
ベルＤB1（＝ＤB ―ＤN ）の基準電圧を比較回路１０へ
送出する。比較回路１０は、基準レベルＤB1（＝ＤB ―
ＤN ）と加算信号ｃ1の信号レベルＤSAとの偏差信号ｈ
を減衰器８へ印加する。 【００５３】したがって、加算信号ｃ1 の信号レベルＤ
SAは基準レベルＤB1に制御される。その結果、Ａ／Ｄ変
換器４へ入力される加算信号ｃの信号レベルＤSAN はＡ
／Ｄ変換器４のダイナミックレンジＤA/D より若干小さ
い一定の基準レベルＤB に制御される。 【００５４】よって、第１実施形態のＡ／Ｄ変換装置と
ほぼ同様の効果を奏することが可能である。 （第４実施形態）図９は、本発明の第４実施形態に係わ
るＡ／Ｄ変換装置の概略構成を示すブロック図である。
図１に示す第１実施形態のＡ／Ｄ変換装置と同一部分に
は同一符号が付してある。したがって、重複する部分の
詳細説明は省略する。 【００５５】この第４実施形態のA ／Ｄ変換装置におい
ては、入力端子１とＡ／Ｄ変換器４との間に２台の信号
加算回路２，２ｃが介挿されている。一方の信号加算回
路２には、入力端子１からの入力信号ａと、付加信号発
生回路７から出力されて減衰器８で信号レベルＤA が制
御された交流付加信号ｇとが入力される。 【００５６】他方の信号加算回路２ｃには、一方の信号
加算回路２から出力された入力信号ａと交流付加信号ｇ
との加算信号ｃ1 と、雑音発生回路３から出力された信
号レベルＤN を有する雑音ｂが入力される。したがっ
て、この信号加算回路２ｃは、結果的に、入力信号ａと
交流付加信号ｇと雑音ｂとを加算した加算信号ｃをＡ／
Ｄ変換器４へ送出する。 【００５７】整流器９は、他方の信号加算回路２から出
力されてＡ／Ｄ変換器４へ入力される加算信号ｃの信号
レベルＤSAN を検出して比較器１０へ送出する。基準
電圧発生回路１１は第１実施形態装置における基準レベ
ルＤB を有する基準電圧を比較器１０へ送出する。 【００５８】その結果、Ａ／Ｄ変換器４へ入力される加
算信号ｃの信号レベルＤSAN はＡ／Ｄ変換器４のダイナ
ミックレンジＤA/D より若干小さい一定の基準レベルＤ
B に制御される。 【００５９】よって、第１実施形態のＡ／Ｄ変換装置と
ほぼ同様の効果を奏することが可能である。 （第５実施形態）図１０は、本発明の第５実施形態に係
わるＡ／Ｄ変換装置の概略構成を示すブロック図であ
る。図１に示す第１実施形態のＡ／Ｄ変換装置と同一部
分には同一符号が付してある。したがって、重複する部
分の詳細説明は省略する。 【００６０】この第５実施形態のA ／Ｄ変換装置におい
ては、入力端子１から入力された入力信号ａは信号加算
回路２へ送出されると共に整流器９へ印加される。整流
器９は入力信号ａの信号レベルＤS を検出して比較回路
１０へ送出する。 【００６１】基準電圧発生回路１１は、第１実施形態装
置における基準レベルＤB から雑音ｂの信号レベルＤN
を減じた基準レベルＤB1（＝ＤB ―ＤN ）の基準電圧を
比較回路１０へ送出する。比較回路１０は、基準レベル
ＤB1（＝ＤB ―ＤN ）と入力信号ａの信号レベルＤS と
の偏差信号ｈを減衰器８ａへ印加する。 【００６２】減衰器８ａは、付加信号発生回路７から出
力された交流付加信号ｇの信号レベルＤA を偏差信号ｈ
の偏差値（ＤB1―ＤS ＝ＤB ―ＤN ―ＤS ）に制御す
る。したがって、Ａ／Ｄ変換器４へ入力される加算信号
ｃの信号レベルＤSAN はＡ／Ｄ変換器４のダイナミック
レンジＤA/D より若干小さい一定の基準レベルＤＢに制
御される。 【００６３】よって、第１実施形態のＡ／Ｄ変換装置と
ほぼ同様の効果を奏することが可能である。 （第６実施形態）図１１は、本発明の第６実施形態に係
わるＡ／Ｄ変換装置の概略構成を示すブロック図であ
る。図１０に示す第５実施形態のＡ／Ｄ変換装置と同一
部分には同一符号が付してある。したがって、重複する
部分の詳細説明は省略する。 【００６４】この第６実施形態のＡ ／Ｄ変換装置にお
いては、入力端子１とＡ／Ｄ変換器４との間に２台の信
号加算回路２，２ｂが介挿されている。一方の信号加算
回路２には、入力端子１からの入力信号ａと、付加信号
発生回路７から出力されて減衰器８で信号レベルＤA が
制御された交流付加信号ｇとが入力される。 【００６５】他方の信号加算回路２ｂには、一方の信号
加算回路２から出力された入力信号ａと交流付加信号ｇ
との加算信号ｃ1 と、雑音発生回路３から出力された信
号レベルＤN を有する雑音ｂが入力される。したがっ
て、この信号加算回路２ｂは、結果的に、入力信号ａと
交流付加信号ｇと雑音ｂとを加算した加算信号ｃをＡ／
Ｄ変換器４へ送出する。 【００６６】また、入力端子１から入力された入力信号
ａは信号加算回路２へ送出されると共に整流器９へ印加
される。整流器９は入力信号ａの信号レベルＤS を検出
して比較回路１０へ送出する。 【００６７】基準電圧発生回路１１は、第１実施形態装
置における基準レベルＤB から雑音ｂの信号レベルＤN
を減じた基準レベルＤB1（＝ＤB ―ＤN ）の基準電圧を
比較回路１０へ送出する。比較回路１０は、基準レベル
ＤB1（＝ＤB ―ＤN ）と入力信号ａの信号レベルＤS と
の偏差信号ｈを減衰器８a へ印加する。 【００６８】減衰器８ａは、付加信号発生回路７から出
力された交流付加信号ｇの信号レベルＤA を偏差信号ｈ
の偏差値（ＤB1 ―ＤS ＝ＤB ―ＤN ―ＤS ）に制御
する。 【００６９】したがって、Ａ／Ｄ変換器４へ入力される
加算信号ｃの信号レベルＤSAN はＡ／Ｄ変換器４のダイ
ナミックレンジＤA/D より若干小さい一定の基準レベル
ＤBに制御される。 【００７０】よって、第１実施形態のＡ／Ｄ変換装置と
ほぼ同様の効果を奏することが可能である。 （第７実施形態）図１２は、本発明の第７実施形態に係
わるＡ／Ｄ変換装置の概略構成を示すブロック図であ
る。図７に示す第２実施形態のＡ／Ｄ変換装置と同一部
分には同一符号が付してある。したがって、重複する部
分の詳細説明は省略する。 【００７１】この第７実施形態のA ／Ｄ変換装置におい
ては、雑音発生回路３から出力された雑音ｂと付加信号
発生回路７から出力された交流付加信号ｇとが信号加算
回路２ａで加算され、新たな信号（ｇ＋ｂ）として減衰
器８a で信号レベル（ＤS ＋ＤN ）が調整された後、信
号加算回路２へ入力される。 【００７２】信号加算回路２は、入力信号ａと、雑音ｂ
と交流付加信号ｇとの信号（ｇ＋ｂ）を加算して加算信
号ｃとしてＡ／Ｄ変換器４へ送出する。したがって、こ
の加算信号ｃには入力信号ａと雑音ｂと交流付加信号ｇ
とが含まれる。 【００７３】また、入力端子１から入力された入力信号
ａは信号加算回路２へ送出されると共に整流器９へ印加
される。整流器９は入力信号ａの信号レベルＤS を検出
して比較回路１０へ送出する。 【００７４】基準電圧発生回路１１は、第１実施形態装
置における基準レベルＤB の基準電圧を比較回路１０へ
送出する。比較回路１０は、基準レベルＤB と入力信号
ａの信号レベルＤS との偏差信号ｈを減衰器８a へ印加
する。 【００７５】減衰器８ａは、信号加算回路２ａで加算さ
れた新たな信号（ｇ＋ｂ）の信号レベル（ＤA ＋ＤN ）
を、偏差信号ｈの偏差値（ＤB ―ＤS ）に制御す
る。したがって、Ａ／Ｄ変換器４へ入力される加算信号
ｃの信号レベルＤSAN はＡ／Ｄ変換器４のダイナミック
レンジＤA/D より若干小さい一定の基準レベルＤBに制
御される。 【００７６】よって、第１実施形態のＡ／Ｄ変換装置と
ほぼ同様の効果を奏することが可能である。なお、この
第７実施形態装置においては、交流付加信号ｇの信号レ
ベルＤA のみならず、雑音ｂの信号レベルＤN も同時に
制御される。 【００７７】 【発明の効果】以上説明したように、本発明のＡ／Ｄ変
換装置においては、Ａ／Ｄ変換器に入力される入力信号
と交流付加信号との加算信号の信号レベルを、このＡ／
Ｄ変換器のダイナミックレンジより若干小さい基準レベ
ルになるように、入力信号に加算する交流付加信号の信
号レベルを可変制御している。 【００７８】したがって、簡単な構成で入力信号に対す
る広いダイナミックレンジとＡ／Ｄ変換時における高い
直線性とを同時に確保できる。さらに、Ａ／Ｄ変換器に
入力される加算信号に入力信号と交流付加信号の他に雑
音を加えている。よって、加算信号の信号レベルはより
多くの入力電圧値を用いて変換されることになり、より
高い直線性を確保できる。
ル範囲を有するアナログの入力信号をＡ／Ｄ変換してデ
ジタルの出力信号として出力するＡ／Ｄ変換装置に関す
る。 【０００２】 【従来の技術】例えば、各種電子部品単体や、これらの
電子部品が多数組込まれた増幅器、フィルタ、発振器、
送信機、受信機、中継器等の各種電子装置の特性を測定
する測定装置においては、一般に、電子部品や電子装置
の測定対象に対して試験信号を印加して、この測定対象
からの出力信号の信号レベルや周波数特性を測定する。 【０００３】このような測定対象に印加する試験信号の
レベル範囲は、例えば、数十ｄＢ〜百数十ｄＢと非常に
広い。したがって、このような測定対象の特性を高い精
度で測定するためには、測定対象に印加する数十ｄＢ〜
百数十ｄＢのレベル範囲を有する試験信号を高い精度で
校正しておく必要がある。 【０００４】この試験信号の信号レベルを高い精度で測
定するレベル測定装置においては、入力されたアナログ
の試験信号をＡ／Ｄ変換装置でデジタルの試験信号に変
換して、このデジタルの試験信号に対して平均化処理等
を含む種々の評価処理が実施される。 【０００５】したがって、このレベル測定装置内に組込
まれるＡ／Ｄ変換装置においても広いダイナミックレン
ジと高い直線性が要求される。この高い直線性を実現す
るために、アナログの入力信号に対して所定の周波数範
囲を有する雑音を加算して、この加算信号の信号レベル
を故意に広範囲に分布させ、この加算信号をＡ／Ｄ変換
器でＡ／Ｄ変換し、このＡ／Ｄ変換された後のデジタル
の加算信号に含まれる雑音の周波数成分をデジタルフィ
ルタで除去して、元のアナログの入力信号に対するデジ
タルの出力信号を得るようにしたＡ／Ｄ変換装置が実用
化されている。 【０００６】このように、加算信号の瞬時的な信号レベ
ルを故意に広範囲に分布させることによって、Ａ／Ｄ変
換器における各信号レベルに対応する多くの入力電圧値
を使用してデジタル値に変換できる。その結果、最終的
にデジタルフィルタから出力されるデジタルの出力信号
の信号レベルは、Ａ／Ｄ変換器における前記入力信号の
信号レベルに対応する特定の入力電圧値のみを使用して
得られたものではなく、多数の入力電圧値を使用して得
られたものである。 【０００７】したがって、多数の入力電圧値を用いた変
換による平均化の効果が働き、たとえ、入力信号の信号
レベルに対応する特定の入力電圧値が、他の入力電圧値
に対して、直線性を有していない場合であっても、Ａ／
Ｄ変換装置全体としては、入力信号に対して高い直線性
を確保できる。 【０００８】このような機能を有したＡ／Ｄ変換装置は
例えば図１３に示すように構成されている。入力端子１
から入力された図１４に示す信号波形を有するアナログ
の入力信号ａは信号加算回路２へ入力される。この入力
信号ａは例えば図１５の周波数特性図に示すようにほぼ
単一の周波数ｆS を有する。 【０００９】雑音発生回路３内には、例えばノイズダイ
オードとバンドパスフィルタが組込まれている。そし
て、ノイズダイオードで作成されたホワイトノイズ（熱
雑音）をバンドパスフィルタで、例えば図１５の周波数
特性図に示すように、周波数ｆNLから周波数ｆNHまでの
前記入力信号ａの周波数ｆS を含まない所定の周波数
範囲に制限して、この雑音発生回路３から雑音ｂとして
信号加算回路２へ送出する。 【００１０】信号加算回路２は、アナログの入力信号ａ
と雑音ｂとを加算してアナログの加算信号ｃとして次の
Ａ／Ｄ変換器４へ送出する。Ａ／Ｄ変換器４は入力され
たアナログの加算信号ｃを例えばｎビット構成のデジタ
ルの加算信号ｄにＡ／Ｄ変換して、デジタルフィルタ５
へ送出する。したがって、このデジタルの加算信号ｄに
は、図１５の周波数特性図に示すように、入力信号ａの
周波数ｆS の周波数成分と雑音ｂの周波数ｆNLから周
波数ｆNHまでの周波数成分とが含まれる。 【００１１】デジタルフィルタ５は、入力されたｎビッ
ト構成のデジタルの加算信号ｄから、雑音ｂの周波数ｆ
NLから周波数ｆNHまでの周波数成分を除去して、前記ア
ナログの入力信号ａに対応するｎビット構成のデジタル
の出力信号ｅとして、出力端子６を介して外部へ送出す
る。 【００１２】このような構成のＡ／Ｄ変換装置において
は、Ａ／Ｄ変換器４は入力信号ａと雑音ｂとを加算した
加算信号ｃをＡ／Ｄ変換するので、前述したように、Ａ
／Ｄ変換装置全体として入力信号ａに対して高い直線性
を確保できる。 【００１３】 【発明が解決しようとする課題】しかしながら、図１３
に示す従来のＡ／Ｄ変換装置においても、まだ改良すべ
き課題がある。ここで、Ａ／Ｄ変換装置の各部に入出力
される各信号の信号レベルについて検証する。図１６
は、Ａ／Ｄ変換器４のダイナミックレンジＤA/D に対
する入力信号ａの信号レベルＤS 、雑音ｂの信号レベル
ＤN 、加算信号ｃの信号レベルＤSNの相対関係を示す模
式図である。 【００１４】前述したように、入力信号ａと雑音ｂとを
加算した加算信号ｃが、Ａ／Ｄ変換器４におけるできる
だけの多くの入力電圧値を使用して変換されることが望
ましい。このためには、加算信号ｃの信号レベルＤSNを
Ａ／Ｄ変換器４の入力ダイナミックレンジＤA/D に近
似させるのが望ましい。したがって、雑音発生回路３か
ら出力される雑音ｂの信号レベルＤN をできるだけ大き
く設定する必要がある。 【００１５】しかし、この雑音ｂの信号レベルＤN を過
度に大きく設定すると、Ａ／Ｄ変換装置全体としての直
線性は向上するが、入力信号ａの信号レベルＤS が制限
される。すなわち、Ａ／Ｄ変換装置全体としての入力信
号ａに対するダイナミックレンジが狭くなる。 【００１６】逆に、雑音ｂの信号レベルＤN を小さく設
定すると、入力信号ａの取りうる信号レベルＤS の範囲
が広くなり、Ａ／Ｄ変換装置全体としての入力信号ａに
対するダイナミックレンジが広くなるが、雑音ｂの信号
レベルＤN が小さくなり、平均化の効果が小さくなる。 【００１７】本発明は、このような事情に鑑みてなされ
たものであり、入力信号に加算する交流付加信号の信号
レベルを可変制御することによって、簡単な構成で入力
信号に対する広いダイナミックレンジとＡ／Ｄ変換時に
おける高い直線性とを同時に確保できるＡ／Ｄ変換装置
を提供することを目的とする。 【００１８】 【課題を解決するための手段】上記課題を解消するため
に、本発明のＡ／Ｄ変換装置においては、アナログの交
流付加信号を出力する付加信号発生回路と、所定の信号
レベル及び所定の周波数範囲を有する雑音を出力する雑
音発生回路と、入力されたアナログの入力信号と交流付
加信号と雑音とを加算して加算信号として出力する信号
加算部と、この信号加算部から出力された加算信号をＡ
／Ｄ変換するＡ／Ｄ変換器と、このＡ／Ｄ変換器でＡ／
Ｄ変換されたデジタルの加算信号に含まれる交流付加信
号の周波数成分及び雑音の周波数成分を除去してアナロ
グの入力信号に対応するデジタルの出力信号として出力
するデジタルフィルタと、信号加算部から出力された加
算信号の信号レベルを検出する信号レベル検出器と、Ａ
／Ｄ変換器のダイナミックレンジより若干小さい基準レ
ベルを発生する基準電圧発生回路と、基準電圧発生回路
で発生された基準レベルから信号レベル検出器で検出さ
れた信号レベルを減算してその偏差を偏差信号として送
出する比較回路と、偏差信号の偏差が零になるように付
加信号発生回路から入力される交流付加信号の信号レベ
ルを制御する減衰器とを備え、Ａ／Ｄ変換器へ入力され
る加算信号の信号レベルがＡ／Ｄ変換器のダイナミック
レンジに基づいて定まる一定値となるようにしている。 【００１９】このように構成されたＡ／Ｄ変換装置にお
いては、Ａ／Ｄ変換器へ入力される加算信号の信号レベ
ルが一定値になるように交流付加信号の信号レベルか制
御される。この一定値はＡ／Ｄ変換器のダイナミックレ
ンジに基づいて定まる。 【００２０】その結果、加算信号の信号レベルの取りう
る範囲が広くなり、多数の入力電圧値を用いて変換され
ることになり、Ａ／Ｄ変換時における高い直線性が確保
される。 【００２１】また、入力信号の信号レベルが低い場合は
交流付加信号の信号レベルが自動的に高くなり、入力信
号の信号レベルが高い場合は交流付加信号の信号レベル
が自動的に低くなる。その結果、Ａ／Ｄ変換装置として
入力信号に対する広いダイナミックレンジを確保でき
る。 【００２２】よって、入力信号に対する広いダイナミッ
クレンジとＡ／Ｄ変換時における高い直線性とを同時に
確保できる。 【００２３】さらに、Ａ／Ｄ変換器へ入力される加算信
号は、力信号及び交流付加信号の他に雑音が加算され
る。そして、検出された加算信号の信号レベルを用い
て、入力信号と交流付加信号と雑音とが加算された加算
信号がＡ／Ｄ変換器のダイナミックレンジより若干小さ
い基準レベルになるように、交流付加信号の信号レベル
が可変制御される。 【００２４】また、加算信号に雑音が含まれるので、加
算信号の信号レベルはより多くの分割割位置（ビット位
置）を用いて変換されることになり、より高い直線性を
確保できる。 【００２５】 【００２６】 【００２７】 【発明の実施の形態】以下、本発明の各実施形態を図面
を用いて説明する。 （第１実施形態）図１は本発明の第１実施形態に係わる
Ａ／Ｄ変換装置の概略構成を示すブロック図である。図
１３に示す従来のＡ／Ｄ変換装置と同一部分には同一符
号が付してある。したがって、重複部分の詳細説明は省
略する。 【００２８】入力端子１から入力された図４に示す信号
波形を有するアナログの入力信号ａは信号加算部として
の信号加算回路２へ入力される。この入力信号ａは例え
ば図６の周波数特性図に示すようにほぼ単一の周波数ｆ
S を有する。雑音発生回路３は、例えば図６に示すよう
に、周波数ｆNLから周波数ｆNHまでの前記入力信号ａの
周波数ｆS を含まない所定の周波数範囲を有する雑音
ｂを信号加算回路２へ送出する。 【００２９】付加信号発生回路７は、例えば正弦波発振
器で構成されており、図４に示す正弦波形を有する交流
付加信号ｇを出力する。この交流付加信号ｇは、例えば
図６の周波数特性図に示すように、前記入力信号ａの周
波数ｆS からかなり離れたほぼ単一の周波数ｆA を有
する。付加信号発生回路７から出力された交流付加信号
ｇは減衰器８でその信号レベルＤA が制御された後、信
号加算回路２へ入力される。 【００３０】信号加算回路２は、信号レベルＤS を有す
るアナログの入力信号ａと、信号レベルＤN を有する雑
音ｂと、信号レベルＤA が制御された交流付加信号ｇ
とを加算してアナログの加算信号ｃとして次のＡ／Ｄ変
換器４へ送出する。 【００３１】信号加算回路２から出力されてＡ／Ｄ変換
器４へ入力される加算信号ｃはダイオードからなる整流
器９へ入力される。整流器９は加算信号ｃを整流して、
この加算信号ｃの信号レベルＤSAN を検出して次の比較
回路１０へ送出する。すなわち、この整流器９は信号レ
ベル検出器を構成する。 【００３２】基準電圧発生回路１１は、図２に示すよう
に、Ａ／Ｄ変換器４のダイナミックレンジＤA/D より若
干小さい一定の基準レベルＤB を示す基準電圧を比較回
路１０へ送出する。 【００３３】比較回路１０は、基準レベルＤB から加算
信号ｃの信号レベルＤSAN を減算してその偏差（ＤB −
ＤSAN ）を偏差信号ｈとして減衰器８の制御端子へ送出
する。減衰器８は、偏差信号ｈの偏差（ＤB −ＤSAN ）
が零［０］になる方向に付加信号発生回路７から入力さ
れた交流付加信号ｇの信号レベルＤA を制御する。 【００３４】よって、Ａ／Ｄ変換器４へ入力される加算
信号ｃの信号レベルＤSAN は、たとえ入力信号ａの信号
レベルＤS が大きく変化したとしても、Ａ／Ｄ変換器４
のダイナミックレンジＤA/D より若干小さい一定の基準
レベルＤB を維持する。 【００３５】したがって、基準電圧発生回路１１、比較
回路１０及び減衰器８は、交流付加信号ｇの信号レベル
ＤA を制御する信号レベル制御回路を形成する。Ａ／Ｄ
変換器４は入力されたアナログの加算信号ｃを例えばｎ
ビット構成のデジタルの加算信号ｄにＡ／Ｄ変換して、
デジタルフィルタ５へ送出する。 【００３６】したがって、このデジタルの加算信号ｄに
は、図６の周波数特性図で示すように、入力信号ａの周
波数ｆS の周波数成分と、雑音ｂの周波数ｆNLから周
波数ｆNHまでの周波数成分と、交流付加信号ｇの周波数
ｆA の周波数成分とが含まれる。 【００３７】デジタルフィルタ５は、入力されたｎビッ
ト構成のデジタルの加算信号ｄから、雑音ｂの周波数ｆ
NL〜周波数ｆNHの周波数成分と、交流付加信号ｇの周波
数ｆA の周波数成分とを除去して、図４に示すように、
前記アナログの入力信号ａに対応するｎビット構成のデ
ジタルの出力信号ｅとして、出力端子６を介して外部へ
送出する。 【００３８】このように構成された第１実施形態のＡ／
Ｄ変換装置においては、図２、図３に示すように、Ａ／
Ｄ変換器４へ入力される入力信号ａと雑音ｂと交流付加
信号ｇとが加算された加算信号ｃの信号レベルＤSAN
が、このＡ／Ｄ変換器４のダイナミックレンジＤA/D
より余裕をみた若干低い基準レベルＤB に制御される。 【００３９】その結果、加算信号ｃにおける瞬時的な信
号レベルＤSAN の取りうる範囲が広くなり、多数の入
力電圧値を用いて変換されることになり、Ａ／Ｄ変換時
における高い直線性が確保される。 【００４０】さらに、加算信号ｃに雑音ｂが含まれるの
で、加算信号ｃの信号レベルＤSANはより多くの入力電
圧値を用いて変換されることになり、より高い直線性を
確保できる。 【００４１】図５は、アナログの入力信号ａの信号レベ
ル（減衰量 ｄＢ）を変化させていった場合における、
デジタルの出力信号ｅの直線性誤差（ｄＢ）の変化を示
す実験結果を示す図である。 【００４２】破線で示す従来装置においては、入力信号
ａの信号レベルが一定レベル以下に低下すると、直線性
誤差（ｄＢ）は急激に増加する。これに対して、実線で
示す実施形態装置においては、たとえ、入力信号ａの信
号レベルが一定レベル以下に低下したとしても、直線性
誤差（ｄＢ）は殆ど増加しないことが確認できた。 【００４３】なお、本発明は上述した第１実施形態装置
に限定されるものではない。第１実施形態装置において
は、図６の周波数特性図に示すように、交流付加信号ｇ
の周波数ｆA 及び雑音ｂの周波数範囲（ｆNL〜ｆNH）を
入力信号ａの周波数ｆS より高く設定したが、入力信号
ａの周波数ｆS より低く設定してもよい。 【００４４】さらに、第１実施形態装置においては、Ａ
／Ｄ変換器４へ入力される加算信号ｃを入力信号ａと雑
音ｂと交流付加信号ｇとを加算して構成した。しかし、
雑音ｂを除去して、加算信号ｃを入力信号ａと交流付加
信号ｇとを加算して構成することも可能である。このよ
うに、雑音ｂを除去したとしても交流付加信号ｇが含ま
れるので、Ａ／Ｄ変換時における高い直線性は十分確保
される。 【００４５】（第２実施形態）図７は、本発明の第２実
施形態に係わるＡ／Ｄ変換装置の概略構成を示すブロッ
ク図である。図１に示す第１実施形態のＡ／Ｄ変換装置
と同一部分には、同一符号が付してある。したがって、
重複する部分の詳細説明は省略する。 【００４６】この第２実施形態のＡ／Ｄ変換装置におい
ては、雑音発生回路３から出力された雑音ｂと付加信号
発生回路７から出力された交流付加信号ｇとが信号加算
回路２ａで加算され、新たな信号（ｇ＋ｂ）として減衰
器８で信号レベル（ＤS ＋ＤN ）が調整された後、信号
加算回路２へ入力される。 【００４７】信号加算回路２は、入力信号ａと、雑音ｂ
と交流付加信号ｇとの信号（ｇ＋ｂ）を加算して加算信
号ｃとしてＡ／Ｄ変換器４へ送出する。したがって、こ
の加算信号ｃには入力信号ａと雑音ｂと交流付加信号ｇ
とが含まれる。そして、この加算信号ｃの信号レベルＤ
SAN が基準レベルＤB に一致するように雑音ｂと交流付
加信号Ｂとを加算した信号（ｇ＋ｂ）の信号レベル（Ｄ
S ＋ＤN ）が制御される。 【００４８】したがって、図１に示した第１実施形態の
Ａ／Ｄ変換装置とほぼ同様の効果を得ることができる。
なお、この第２実施形態装置においては、交流付加信号
ｇの信号レベルＤA のみならず、雑音ｂの信号レベルＤ
N も同時に制御される。 【００４９】（第３実施形態）図８は、本発明の第３実
施形態に係わるＡ／Ｄ変換装置の概略構成を示すブロッ
ク図である。図１に示す第１実施形態のＡ／Ｄ変換装置
と同一部分には同一符号が付してある。したがって、重
複する部分の詳細説明は省略する。 【００５０】この第３実施形態のA ／Ｄ変換装置におい
ては、入力端子１とＡ／Ｄ変換器４との間に２台の信号
加算回路２，２ｂが介挿されている。一方の信号加算回
路２には、入力端子１からの入力信号ａと、付加信号発
生回路７から出力されて減衰器８で信号レベルＤA が制
御された交流付加信号ｇとが入力される。 【００５１】他方の信号加算回路２ｂには、一方の信号
加算回路２から出力された入力信号ａと交流付加信号ｇ
との加算信号ｃ1 と、雑音発生回路３から出力された信
号レベルＤN を有する雑音ｂが入力される。したがっ
て、この信号加算回路２ｂは、結果的に、入力信号ａと
交流付加信号ｇと雑音ｂとを加算した加算信号ｃをＡ／
Ｄ変換器４へ送出する。 【００５２】整流器９は、一方の信号加算回路２から出
力された入力信号ａと交流付加信号ｇとの加算信号ｃ1
の信号レベルＤSAを検出して比較器１０へ送出する。基
準電圧発生回路１１は、第１実施形態装置における基準
レベルＤB から雑音ｂの信号レベルＤN を減じた基準レ
ベルＤB1（＝ＤB ―ＤN ）の基準電圧を比較回路１０へ
送出する。比較回路１０は、基準レベルＤB1（＝ＤB ―
ＤN ）と加算信号ｃ1の信号レベルＤSAとの偏差信号ｈ
を減衰器８へ印加する。 【００５３】したがって、加算信号ｃ1 の信号レベルＤ
SAは基準レベルＤB1に制御される。その結果、Ａ／Ｄ変
換器４へ入力される加算信号ｃの信号レベルＤSAN はＡ
／Ｄ変換器４のダイナミックレンジＤA/D より若干小さ
い一定の基準レベルＤB に制御される。 【００５４】よって、第１実施形態のＡ／Ｄ変換装置と
ほぼ同様の効果を奏することが可能である。 （第４実施形態）図９は、本発明の第４実施形態に係わ
るＡ／Ｄ変換装置の概略構成を示すブロック図である。
図１に示す第１実施形態のＡ／Ｄ変換装置と同一部分に
は同一符号が付してある。したがって、重複する部分の
詳細説明は省略する。 【００５５】この第４実施形態のA ／Ｄ変換装置におい
ては、入力端子１とＡ／Ｄ変換器４との間に２台の信号
加算回路２，２ｃが介挿されている。一方の信号加算回
路２には、入力端子１からの入力信号ａと、付加信号発
生回路７から出力されて減衰器８で信号レベルＤA が制
御された交流付加信号ｇとが入力される。 【００５６】他方の信号加算回路２ｃには、一方の信号
加算回路２から出力された入力信号ａと交流付加信号ｇ
との加算信号ｃ1 と、雑音発生回路３から出力された信
号レベルＤN を有する雑音ｂが入力される。したがっ
て、この信号加算回路２ｃは、結果的に、入力信号ａと
交流付加信号ｇと雑音ｂとを加算した加算信号ｃをＡ／
Ｄ変換器４へ送出する。 【００５７】整流器９は、他方の信号加算回路２から出
力されてＡ／Ｄ変換器４へ入力される加算信号ｃの信号
レベルＤSAN を検出して比較器１０へ送出する。基準
電圧発生回路１１は第１実施形態装置における基準レベ
ルＤB を有する基準電圧を比較器１０へ送出する。 【００５８】その結果、Ａ／Ｄ変換器４へ入力される加
算信号ｃの信号レベルＤSAN はＡ／Ｄ変換器４のダイナ
ミックレンジＤA/D より若干小さい一定の基準レベルＤ
B に制御される。 【００５９】よって、第１実施形態のＡ／Ｄ変換装置と
ほぼ同様の効果を奏することが可能である。 （第５実施形態）図１０は、本発明の第５実施形態に係
わるＡ／Ｄ変換装置の概略構成を示すブロック図であ
る。図１に示す第１実施形態のＡ／Ｄ変換装置と同一部
分には同一符号が付してある。したがって、重複する部
分の詳細説明は省略する。 【００６０】この第５実施形態のA ／Ｄ変換装置におい
ては、入力端子１から入力された入力信号ａは信号加算
回路２へ送出されると共に整流器９へ印加される。整流
器９は入力信号ａの信号レベルＤS を検出して比較回路
１０へ送出する。 【００６１】基準電圧発生回路１１は、第１実施形態装
置における基準レベルＤB から雑音ｂの信号レベルＤN
を減じた基準レベルＤB1（＝ＤB ―ＤN ）の基準電圧を
比較回路１０へ送出する。比較回路１０は、基準レベル
ＤB1（＝ＤB ―ＤN ）と入力信号ａの信号レベルＤS と
の偏差信号ｈを減衰器８ａへ印加する。 【００６２】減衰器８ａは、付加信号発生回路７から出
力された交流付加信号ｇの信号レベルＤA を偏差信号ｈ
の偏差値（ＤB1―ＤS ＝ＤB ―ＤN ―ＤS ）に制御す
る。したがって、Ａ／Ｄ変換器４へ入力される加算信号
ｃの信号レベルＤSAN はＡ／Ｄ変換器４のダイナミック
レンジＤA/D より若干小さい一定の基準レベルＤＢに制
御される。 【００６３】よって、第１実施形態のＡ／Ｄ変換装置と
ほぼ同様の効果を奏することが可能である。 （第６実施形態）図１１は、本発明の第６実施形態に係
わるＡ／Ｄ変換装置の概略構成を示すブロック図であ
る。図１０に示す第５実施形態のＡ／Ｄ変換装置と同一
部分には同一符号が付してある。したがって、重複する
部分の詳細説明は省略する。 【００６４】この第６実施形態のＡ ／Ｄ変換装置にお
いては、入力端子１とＡ／Ｄ変換器４との間に２台の信
号加算回路２，２ｂが介挿されている。一方の信号加算
回路２には、入力端子１からの入力信号ａと、付加信号
発生回路７から出力されて減衰器８で信号レベルＤA が
制御された交流付加信号ｇとが入力される。 【００６５】他方の信号加算回路２ｂには、一方の信号
加算回路２から出力された入力信号ａと交流付加信号ｇ
との加算信号ｃ1 と、雑音発生回路３から出力された信
号レベルＤN を有する雑音ｂが入力される。したがっ
て、この信号加算回路２ｂは、結果的に、入力信号ａと
交流付加信号ｇと雑音ｂとを加算した加算信号ｃをＡ／
Ｄ変換器４へ送出する。 【００６６】また、入力端子１から入力された入力信号
ａは信号加算回路２へ送出されると共に整流器９へ印加
される。整流器９は入力信号ａの信号レベルＤS を検出
して比較回路１０へ送出する。 【００６７】基準電圧発生回路１１は、第１実施形態装
置における基準レベルＤB から雑音ｂの信号レベルＤN
を減じた基準レベルＤB1（＝ＤB ―ＤN ）の基準電圧を
比較回路１０へ送出する。比較回路１０は、基準レベル
ＤB1（＝ＤB ―ＤN ）と入力信号ａの信号レベルＤS と
の偏差信号ｈを減衰器８a へ印加する。 【００６８】減衰器８ａは、付加信号発生回路７から出
力された交流付加信号ｇの信号レベルＤA を偏差信号ｈ
の偏差値（ＤB1 ―ＤS ＝ＤB ―ＤN ―ＤS ）に制御
する。 【００６９】したがって、Ａ／Ｄ変換器４へ入力される
加算信号ｃの信号レベルＤSAN はＡ／Ｄ変換器４のダイ
ナミックレンジＤA/D より若干小さい一定の基準レベル
ＤBに制御される。 【００７０】よって、第１実施形態のＡ／Ｄ変換装置と
ほぼ同様の効果を奏することが可能である。 （第７実施形態）図１２は、本発明の第７実施形態に係
わるＡ／Ｄ変換装置の概略構成を示すブロック図であ
る。図７に示す第２実施形態のＡ／Ｄ変換装置と同一部
分には同一符号が付してある。したがって、重複する部
分の詳細説明は省略する。 【００７１】この第７実施形態のA ／Ｄ変換装置におい
ては、雑音発生回路３から出力された雑音ｂと付加信号
発生回路７から出力された交流付加信号ｇとが信号加算
回路２ａで加算され、新たな信号（ｇ＋ｂ）として減衰
器８a で信号レベル（ＤS ＋ＤN ）が調整された後、信
号加算回路２へ入力される。 【００７２】信号加算回路２は、入力信号ａと、雑音ｂ
と交流付加信号ｇとの信号（ｇ＋ｂ）を加算して加算信
号ｃとしてＡ／Ｄ変換器４へ送出する。したがって、こ
の加算信号ｃには入力信号ａと雑音ｂと交流付加信号ｇ
とが含まれる。 【００７３】また、入力端子１から入力された入力信号
ａは信号加算回路２へ送出されると共に整流器９へ印加
される。整流器９は入力信号ａの信号レベルＤS を検出
して比較回路１０へ送出する。 【００７４】基準電圧発生回路１１は、第１実施形態装
置における基準レベルＤB の基準電圧を比較回路１０へ
送出する。比較回路１０は、基準レベルＤB と入力信号
ａの信号レベルＤS との偏差信号ｈを減衰器８a へ印加
する。 【００７５】減衰器８ａは、信号加算回路２ａで加算さ
れた新たな信号（ｇ＋ｂ）の信号レベル（ＤA ＋ＤN ）
を、偏差信号ｈの偏差値（ＤB ―ＤS ）に制御す
る。したがって、Ａ／Ｄ変換器４へ入力される加算信号
ｃの信号レベルＤSAN はＡ／Ｄ変換器４のダイナミック
レンジＤA/D より若干小さい一定の基準レベルＤBに制
御される。 【００７６】よって、第１実施形態のＡ／Ｄ変換装置と
ほぼ同様の効果を奏することが可能である。なお、この
第７実施形態装置においては、交流付加信号ｇの信号レ
ベルＤA のみならず、雑音ｂの信号レベルＤN も同時に
制御される。 【００７７】 【発明の効果】以上説明したように、本発明のＡ／Ｄ変
換装置においては、Ａ／Ｄ変換器に入力される入力信号
と交流付加信号との加算信号の信号レベルを、このＡ／
Ｄ変換器のダイナミックレンジより若干小さい基準レベ
ルになるように、入力信号に加算する交流付加信号の信
号レベルを可変制御している。 【００７８】したがって、簡単な構成で入力信号に対す
る広いダイナミックレンジとＡ／Ｄ変換時における高い
直線性とを同時に確保できる。さらに、Ａ／Ｄ変換器に
入力される加算信号に入力信号と交流付加信号の他に雑
音を加えている。よって、加算信号の信号レベルはより
多くの入力電圧値を用いて変換されることになり、より
高い直線性を確保できる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係わるＡ／Ｄ変換装置
の概略構成を示すブロック図 【図２】同第１実施形態のＡ／Ｄ変換装置の各部に入出
力される各信号の信号レベルとＡ／Ｄ変換器のダイナミ
ックレンジとの相対関係を示す図 【図３】同じく入力信号の信号レベルが高い場合におけ
る各信号の信号レベルとＡ／Ｄ変換器のダイナミックレ
ンジとの相対関係を示す図 【図４】同第１実施形態のＡ／Ｄ変換装置の各部に入出
力される各信号の波形図 【図５】同第１実施形態のＡ／Ｄ変換装置と従来のＡ／
Ｄ変換装置との特性の差異を示す実測結果を示す図 【図６】同第１実施形態のＡ／Ｄ変換装置における加算
信号の周波数特性図 【図７】本発明の第２実施形態に係わるＡ／Ｄ変換装置
の概略構成を示すブロック図 【図８】本発明の第３実施形態に係わるＡ／Ｄ変換装置
の概略構成を示すブロック図 【図９】本発明の第４実施形態に係わるＡ／Ｄ変換装置
の概略構成を示すブロック図 【図１０】本発明の第５実施形態に係わるＡ／Ｄ変換装
置の概略構成を示すブロック図 【図１１】本発明の第６実施形態に係わるＡ／Ｄ変換装
置の概略構成を示すブロック図 【図１２】本発明の第７実施形態に係わるＡ／Ｄ変換装
置の概略構成を示すブロック図 【図１３】従来のＡ／Ｄ変換装置の概略構成を示すブロ
ック図 【図１４】同従来のＡ／Ｄ変換装置の各部に入出力され
る各信号の波形図 【図１５】同従来のＡ／Ｄ変換装置における加算信号の
周波数特性図 【図１６】同従来のＡ／Ｄ変換装置の各部に入出力され
る各信号の信号レベルとＡ／Ｄ変換器のダイナミックレ
ンジとの相対関係を示す図 【符号の説明】 １…入力端子 ２，２ａ，２ｂ…信号加算回路 ３…雑音発生回路 ４…Ａ／Ｄ変換器 ５…デジタルフィルタ ６…出力端子 ７…付加信号発生回路 ８，８ａ…減衰器 ９…整流器 １０…比較回路 １１…基準電圧発生回路
の概略構成を示すブロック図 【図２】同第１実施形態のＡ／Ｄ変換装置の各部に入出
力される各信号の信号レベルとＡ／Ｄ変換器のダイナミ
ックレンジとの相対関係を示す図 【図３】同じく入力信号の信号レベルが高い場合におけ
る各信号の信号レベルとＡ／Ｄ変換器のダイナミックレ
ンジとの相対関係を示す図 【図４】同第１実施形態のＡ／Ｄ変換装置の各部に入出
力される各信号の波形図 【図５】同第１実施形態のＡ／Ｄ変換装置と従来のＡ／
Ｄ変換装置との特性の差異を示す実測結果を示す図 【図６】同第１実施形態のＡ／Ｄ変換装置における加算
信号の周波数特性図 【図７】本発明の第２実施形態に係わるＡ／Ｄ変換装置
の概略構成を示すブロック図 【図８】本発明の第３実施形態に係わるＡ／Ｄ変換装置
の概略構成を示すブロック図 【図９】本発明の第４実施形態に係わるＡ／Ｄ変換装置
の概略構成を示すブロック図 【図１０】本発明の第５実施形態に係わるＡ／Ｄ変換装
置の概略構成を示すブロック図 【図１１】本発明の第６実施形態に係わるＡ／Ｄ変換装
置の概略構成を示すブロック図 【図１２】本発明の第７実施形態に係わるＡ／Ｄ変換装
置の概略構成を示すブロック図 【図１３】従来のＡ／Ｄ変換装置の概略構成を示すブロ
ック図 【図１４】同従来のＡ／Ｄ変換装置の各部に入出力され
る各信号の波形図 【図１５】同従来のＡ／Ｄ変換装置における加算信号の
周波数特性図 【図１６】同従来のＡ／Ｄ変換装置の各部に入出力され
る各信号の信号レベルとＡ／Ｄ変換器のダイナミックレ
ンジとの相対関係を示す図 【符号の説明】 １…入力端子 ２，２ａ，２ｂ…信号加算回路 ３…雑音発生回路 ４…Ａ／Ｄ変換器 ５…デジタルフィルタ ６…出力端子 ７…付加信号発生回路 ８，８ａ…減衰器 ９…整流器 １０…比較回路 １１…基準電圧発生回路
─────────────────────────────────────────────────────
フロントページの続き
(56)参考文献 特開 平５−347560（ＪＰ，Ａ)
特開 昭62−159918（ＪＰ，Ａ)
特開 平８−79079（ＪＰ，Ａ)
特開 平５−347559（ＪＰ，Ａ)
特開 平６−130098（ＪＰ，Ａ)
実開 昭62−112221（ＪＰ，Ｕ)
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 アナログの交流付加信号を出力する付加
信号発生回路（７）と、所定の信号レベル及び 所定の周波数範囲を有する雑音を
出力する雑音発生回路（３）と、 入力されたアナログの入力信号と前記交流付加信号と前
記雑音とを加算して加算信号として出力する信号加算部
（２）と、 この信号加算部から出力された加算信号をＡ／Ｄ変換す
るＡ／Ｄ変換器（４）と、 このＡ／Ｄ変換器でＡ／Ｄ変換されたデジタルの加算信
号に含まれる前記交流付加信号の周波数成分及び前記雑
音の周波数成分を除去して前記アナログの入力信号に対
応するデジタルの出力信号として出力するデジタルフィ
ルタ（５）と、 前記信号加算部から出力された加算信号の信号レベルを
検出する信号レベル検出器（９）と、前記Ａ／Ｄ変換器のダイナミックレンジより若干小さい
基準レベルを発生する基準電圧発生回路（１１）と、 この基準電圧発生回路で発生された基準レベルから前記
信号レベル検出器で検出された信号レベルを減算してそ
の偏差を偏差信号として送出する比較回路（１０）と、 前記偏差信号の偏差が零になるように前記付加信号発生
回路から入力される交流付加信号の信号レベルを制御す
る減衰器（８）とを備え、 前記Ａ／Ｄ変換器へ入力される加算信号の信号レベルが
前記Ａ／Ｄ変換器のダイナミックレンジに基づいて定ま
る一定値となるようにしたことを特徴とするＡ／Ｄ変換
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29365198A JP3382547B2 (ja) | 1998-10-15 | 1998-10-15 | Ａ／ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29365198A JP3382547B2 (ja) | 1998-10-15 | 1998-10-15 | Ａ／ｄ変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000124804A JP2000124804A (ja) | 2000-04-28 |
| JP3382547B2 true JP3382547B2 (ja) | 2003-03-04 |
Family
ID=17797482
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29365198A Expired - Fee Related JP3382547B2 (ja) | 1998-10-15 | 1998-10-15 | Ａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3382547B2 (ja) |
-
1998
- 1998-10-15 JP JP29365198A patent/JP3382547B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000124804A (ja) | 2000-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9716945B2 (en) | Signal processing for MEMS capacitive transducers | |
| JP4851537B2 (ja) | 時間連続シグマデルタ変換器のフィルタ調整 | |
| JP4589443B2 (ja) | ディジタルーアナログ変換器における直流オフセット補正のための方法及び装置 | |
| US9880802B2 (en) | Systems and methods for reducing audio artifacts from switching between paths of a multi-path signal processing system | |
| US7493052B2 (en) | Wide dynamic range sensor signal processing method & circuitry for analog and digital information signals | |
| US7519338B2 (en) | Apparatus and method for pulse measurement | |
| US6449569B1 (en) | Calibration and compensation of delta sigma ADC's and DAC's by correlating noise signals | |
| JP2001267922A (ja) | Ａｄ変換器を有する集積回路 | |
| US7783062B2 (en) | Automatic audio distortion control method and apparatus | |
| CN112449280B (zh) | 监测电气负载的方法、对应的电路、放大器和音频系统 | |
| JP4185527B2 (ja) | 対数ｒｍｓ／ｄｃコンバータにおける伝達関数リプルを低減するシステム及び方法 | |
| US6970528B2 (en) | Method and apparatus to measure jitter | |
| JP3382547B2 (ja) | Ａ／ｄ変換装置 | |
| US7526701B2 (en) | Method and apparatus for measuring group delay of a device under test | |
| US5933013A (en) | Calibration circuit for calibrating frequency characteristics of an AC/DC converter | |
| US6433723B1 (en) | Analog-to-digital conversion with reduced error | |
| KR100560319B1 (ko) | 오디오 신호 처리 회로를 포함하는 오디오 시스템 | |
| CN115639400A (zh) | 一种高精度交流电能计量方法 | |
| US8803560B2 (en) | Audio frequency device for audible eyes off measurements | |
| JP4754701B2 (ja) | 直流分検出装置 | |
| JPS6158323A (ja) | デ−タ変換器の試験方法 | |
| JPH10198355A (ja) | 周波数検出装置 | |
| JP2005340575A (ja) | 電流電圧変換器 | |
| JPH10341121A (ja) | ディジタル減衰器 | |
| Belcher | A double comb filter method for testing of quantisers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071220 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081220 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |