JP3378844B2 - A / D conversion circuit and audio signal recording device including the same - Google Patents

A / D conversion circuit and audio signal recording device including the same

Info

Publication number
JP3378844B2
JP3378844B2 JP2000030131A JP2000030131A JP3378844B2 JP 3378844 B2 JP3378844 B2 JP 3378844B2 JP 2000030131 A JP2000030131 A JP 2000030131A JP 2000030131 A JP2000030131 A JP 2000030131A JP 3378844 B2 JP3378844 B2 JP 3378844B2
Authority
JP
Japan
Prior art keywords
audio signal
converter
calibration
control clock
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000030131A
Other languages
Japanese (ja)
Other versions
JP2001223583A (en
Inventor
勝行 松本
雅直 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2000030131A priority Critical patent/JP3378844B2/en
Publication of JP2001223583A publication Critical patent/JP2001223583A/en
Application granted granted Critical
Publication of JP3378844B2 publication Critical patent/JP3378844B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、アナログ信号をデ
ジタル信号に変換するA/D変換回路と、A/D変換回
路を具えた音声信号記録装置に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an A / D conversion circuit for converting an analog signal into a digital signal, and an audio signal recording device equipped with the A / D conversion circuit.

【0002】[0002]

【従来の技術】近年、ICを内蔵したメモリカードを信
号記録媒体として、メモリカードにオーディオ信号を圧
縮して記録することが可能なICレコーダが開発されて
いる。この様なICレコーダにおいては、マイクロホン
から入力されるアナログ音声信号をA/Dコンバータに
供給して、アナログ音声信号をデジタル音声信号に変換
し、これによって得られるデジタル音声信号を圧縮して
メモリカードに記録する。
2. Description of the Related Art In recent years, an IC recorder capable of compressing and recording an audio signal in a memory card has been developed using a memory card having a built-in IC as a signal recording medium. In such an IC recorder, an analog audio signal input from a microphone is supplied to an A / D converter to convert the analog audio signal into a digital audio signal, and the resulting digital audio signal is compressed to a memory card. To record.

【0003】一般にA/Dコンバータは、電源の投入に
よって、マスタークロックMCK、オーディオシリアル
データクロックSCLK、及び入出力チャンネルクロッ
クLRCKの3つの周波数の異なるクロックを受けて、
先ず、DCオフセットをキャンセルするためのキャリブ
レーションを実行する。図4(a)(b)(c)はこれら3種
類のクロックを表わしており、図示する例では、マスタ
ークロックMCKは2,048MHz、オーディオシリ
アルデータクロックSCLKは512KHz、入出力チ
ャンネルクロックLRCKは8KHzである。図示の如
く、キャリブレーションは、例えば入出力チャンネルク
ロックLRCKを8,224パルスだけ入力することに
よって完了し、その後、A/Dコンバータの本来の動作
であるデータサンプリングが開始される。この様なA/
Dコンバータとしては、例えば旭化成社製「AK451
8」が知られている。
Generally, an A / D converter receives three clocks having different frequencies, that is, a master clock MCK, an audio serial data clock SCLK, and an input / output channel clock LRCK when the power is turned on,
First, the calibration for canceling the DC offset is executed. FIGS. 4A, 4B, and 4C show these three types of clocks. In the illustrated example, the master clock MCK is 2,048 MHz, the audio serial data clock SCLK is 512 KHz, and the input / output channel clock LRCK is 8 KHz. Is. As shown in the figure, the calibration is completed by inputting, for example, only 8,224 pulses of the input / output channel clock LRCK, and then the data sampling which is the original operation of the A / D converter is started. A / like this
As the D converter, for example, "AK451 manufactured by Asahi Kasei Co., Ltd.
8 ”is known.

【0004】[0004]

【発明が解決しようとする課題】ところで、光磁気ディ
スクプレーヤの如く、記録媒体に対する信号の記録や再
生に際して、各種のサーボ動作やTOCの読取り等が実
行されるオーディオ機器においては、電源を投入してか
ら実際の録音動作に入るまでに一定の待ち時間が必要と
なるが、ユーザはこの待ち時間の必要性を認識している
ため、録音開始の多少の遅れが操作感上の大きな問題と
なることはない。
By the way, in a magneto-optical disc player, such as a magneto-optical disc player, various servo operations, TOC reading, and the like are performed when a signal is recorded or reproduced on a recording medium. A certain waiting time is required from the beginning to the actual recording operation, but since the user is aware of the need for this waiting time, some delay in the start of recording is a major operational problem. There is no such thing.

【0005】しかしながら、ICレコーダの如く、信号
記録のための機械的なメカニズム(ピックアップ装置)を
装備していない音声信号記録装置においては、電源投入
によって即時に録音動作が可能になるものと一般に認識
されており、それにも拘わらず、前述のキャリブレーシ
ョンのために電源投入から録音開始までに待ち時間が発
生することは、操作感上の大きな問題となっていた。例
えばA/Dコンバータのサンプリング周波数、即ち入出
力チャンネルクロックLRCKの周波数が8KHzの場
合、図4中に記載しているように、キャリブレーション
に1秒を越える時間が必要となり、ICレコーダにおい
ては致命的な問題となる。
However, it is generally recognized that in an audio signal recording device such as an IC recorder which is not equipped with a mechanical mechanism (pickup device) for recording a signal, the recording operation can be performed immediately by turning on the power. However, in spite of that, a waiting time from the power-on to the start of recording due to the above-mentioned calibration has been a serious problem in operation feeling. For example, when the sampling frequency of the A / D converter, that is, the frequency of the input / output channel clock LRCK is 8 KHz, it takes more than 1 second to calibrate as shown in FIG. 4, which is fatal in the IC recorder. Problem.

【0006】本発明の目的は、記録媒体に対する記録可
能時間を短縮することなく、キャリブレーションによる
待ち時間を短縮することが出来るA/D変換回路、及び
これを具えた音声信号記録装置を提供することである。
An object of the present invention is to provide an A / D conversion circuit capable of shortening the waiting time due to calibration without shortening the recordable time on a recording medium, and an audio signal recording device having the same. That is.

【0007】[0007]

【課題を解決する為の手段】A/D変換回路において上
述のキャリブレーション期間を短縮するには、サンプリ
ング周波数を上げればよく、これによって音質は向上す
る。ところが、ビットレートの上昇によってICメモリ
カードの録音可能時間が短くなるため、会議の録音等に
用いられるICレコーダで実施することは難しい。そこ
で本発明は、キャリブレーション時のサンプリング周波
数を上げてキャリブレーション期間を短縮し、その後の
データサンプリングではサンプリング周波数を元の適正
値に戻すことによって、上記問題点を解決した。
In order to shorten the above-mentioned calibration period in the A / D conversion circuit, the sampling frequency may be raised, which improves the sound quality. However, since the recordable time of the IC memory card is shortened due to the increase of the bit rate, it is difficult to carry out with an IC recorder used for recording a conference or the like. Therefore, the present invention solves the above-mentioned problems by increasing the sampling frequency at the time of calibration to shorten the calibration period and returning the sampling frequency to the original proper value in the subsequent data sampling.

【0008】即ち、本発明に係るA/D変換回路は、デ
ータサンプリングのために所定周波数の制御クロックの
供給を受けて、アナログ信号をデジタル信号に変換する
A/Dコンバータと、前記制御クロックを生成してA/
Dコンバータへ供給する制御回路とを具えており、前記
制御回路は、A/Dコンバータのオフセットをキャンセ
ルするためのキャリブレーションにおいて、制御クロッ
クの周波数を前記所定周波数よりも高く設定し、キャリ
ブレーション終了後のデータサンプリングにおいて、制
御クロックの周波数を前記所定周波数に設定する。
That is, the A / D conversion circuit according to the present invention is supplied with a control clock of a predetermined frequency for data sampling, and an A / D converter for converting an analog signal into a digital signal, and the control clock. Generate and A /
And a control circuit for supplying the D converter, wherein the control circuit sets the frequency of the control clock higher than the predetermined frequency in the calibration for canceling the offset of the A / D converter, and ends the calibration. In the subsequent data sampling, the frequency of the control clock is set to the predetermined frequency.

【0009】又、本発明に係る音声信号記録装置は、上
記本発明のA/D変換回路を具えたものであって、該A
/D変換回路から得られる音声信号を記録媒体に記録す
る。
The audio signal recording apparatus according to the present invention comprises the above A / D conversion circuit of the present invention.
The audio signal obtained from the / D conversion circuit is recorded on the recording medium.

【0010】上記本発明のA/D変換回路及び音声信号
記録装置において、制御クロックの周波数とキャリブレ
ーション期間とは反比例するので、キャリブレーション
では、制御クロックの周波数が前記所定周波数よりも高
く設定されることによって、キャリブレーション期間は
従来よりも短縮される。又、その後のデータサンプリン
グにおいては、制御クロックの周波数が従来と同じ所定
周波数に設定されるので、ICメモリカード等の記録媒
体に対する記録可能時間が短縮されることはなく、例え
ば会議の録音等に用いられるICレコーダに実施するこ
とが可能である。
In the above A / D conversion circuit and audio signal recording apparatus of the present invention, since the frequency of the control clock and the calibration period are inversely proportional, the frequency of the control clock is set higher than the predetermined frequency in the calibration. By doing so, the calibration period is shortened as compared with the conventional case. Further, in the subsequent data sampling, the frequency of the control clock is set to the same predetermined frequency as the conventional one, so that the recordable time for a recording medium such as an IC memory card is not shortened, and for example, for recording a conference, etc. It can be implemented in the IC recorder used.

【0011】[0011]

【発明の効果】本発明に係るA/D変換回路及びこれを
具えた音声信号記録装置によれば、記録媒体に対する記
録可能時間を短縮することなく、キャリブレーションに
よる待ち時間を短縮することが可能であり、これによっ
て良好な操作感を得ることが出来る。
According to the A / D conversion circuit and the audio signal recording apparatus including the same according to the present invention, it is possible to shorten the waiting time due to the calibration without shortening the recordable time on the recording medium. Therefore, a good operation feeling can be obtained.

【0012】[0012]

【発明の実施の形態】以下、本発明をICレコーダに実
施した形態につき、図面に沿って具体的に説明する。図
1は、本発明に係るICレコーダの主要構成を表わして
おり、記録媒体となるメモリカード(8)の装填が可能と
なっている。マイクロホン(6)から入力されたアナログ
音声信号は増幅器AMP(5)を経て増幅された後、A/
Dコンバータ(4)を経てデジタル音声信号に変換され
る。A/Dコンバータ(4)から得られるデジタル音声信
号はデジタル信号処理回路DSP(3)へ供給されて、圧
縮などの信号処理が施された後、メモリカードコントロ
ーラ(7)によってメモリカード(8)に書き込まれる。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, an embodiment in which the present invention is applied to an IC recorder will be specifically described with reference to the drawings. FIG. 1 shows the main configuration of an IC recorder according to the present invention, in which a memory card (8) as a recording medium can be loaded. The analog audio signal input from the microphone (6) is amplified by the amplifier AMP (5) and then A /
It is converted into a digital audio signal through the D converter (4). The digital audio signal obtained from the A / D converter (4) is supplied to the digital signal processing circuit DSP (3) and subjected to signal processing such as compression, and then the memory card controller (7) performs the memory card (8). Written in.

【0013】CPU(1)は発振器(2)を具えており、該
発振器(2)から得られる16.38MHzの基準クロッ
クに基づいて、2.048MHzのマスタークロックM
CK、512KHzのオーディオシリアルデータクロッ
クSCLK、及び8KHzの入出力チャンネルクロック
LRCKを生成し、A/Dコンバータ(4)へ供給する。
A/Dコンバータ(4)は、これらのクロックに基づいて
キャリブレーション及びサンプリングを実行し、アナロ
グ音声信号をデジタル音声信号に変換する。
The CPU (1) comprises an oscillator (2), and based on a reference clock of 16.38 MHz obtained from the oscillator (2), a master clock M of 2.048 MHz is provided.
CK, an audio serial data clock SCLK of 512 KHz, and an input / output channel clock LRCK of 8 KHz are generated and supplied to the A / D converter (4).
The A / D converter (4) performs calibration and sampling based on these clocks and converts an analog audio signal into a digital audio signal.

【0014】図3(a)(b)(c)は、キャリブレーション
及びサンプリングにおけるマスタークロックMCK、オ
ーディオシリアルデータクロックSCLK、及び入出力
チャンネルクロックLRCKを表わしている。キャリブ
レーションにおいて、マスタークロックMCKは12.
288MHz、オーディオシリアルデータクロックSC
LKは3.072MHz、入出力チャンネルクロックL
RCKは48KHzに設定される。これらの周波数はそ
れぞれ、図4に示す従来の制御クロックの周波数の6倍
の高周波数となっており、これによって、キャリブレー
ション期間は従来の1/6、即ち1.028秒から0.1
713秒に短縮されることになる。
FIGS. 3A, 3B and 3C show the master clock MCK, the audio serial data clock SCLK and the input / output channel clock LRCK in the calibration and sampling. In calibration, the master clock MCK is 12.
288MHz, audio serial data clock SC
LK is 3.072MHz, input / output channel clock L
RCK is set to 48 KHz. Each of these frequencies is a high frequency which is 6 times as high as the frequency of the conventional control clock shown in FIG. 4, whereby the calibration period is ⅙ of the conventional period, that is, from 1.028 seconds to 0.1.
It will be shortened to 713 seconds.

【0015】キャリブレーション完了後、マスタークロ
ックMCKは2.048MHz、オーディオシリアルデ
ータクロックSCLKは512KHz、入出力チャンネ
ルクロックLRCKは8KHzに設定され、それぞれ従
来と同じ低周波数に戻される。これによって、従来と同
じ音質と録音可能時間が得られることになる。
After the calibration is completed, the master clock MCK is set to 2.048 MHz, the audio serial data clock SCLK is set to 512 KHz, and the input / output channel clock LRCK is set to 8 KHz, which are returned to the same low frequencies as in the conventional case. As a result, the same sound quality and recordable time as before can be obtained.

【0016】図2は、CPU(1)による制御クロック切
り替えの動作を表わしている。ステップS1にて本体の
電源がオンとなったか否かを判断し、イエスと判断され
ると、ステップS2に移行して、A/Dコンバータの電
源をオンとする。続いて、ステップS3にて、制御クロ
ック(マスタークロックMCK、オーディオシリアルデ
ータクロックSCLK及び入出力チャンネルクロックL
RCK)をそれぞれ前記の高周波数に設定して、A/D
コンバータ(4)へ出力する。これに応じてA/Dコンバ
ータ(4)はキャリブレーションを開始する。
FIG. 2 shows the control clock switching operation by the CPU (1). In step S1, it is determined whether or not the power of the main body is turned on, and if the result is YES, the process proceeds to step S2 and the power of the A / D converter is turned on. Then, in step S3, control clocks (master clock MCK, audio serial data clock SCLK, and input / output channel clock L
RCK) is set to the above high frequency, and A / D
Output to converter (4). In response to this, the A / D converter (4) starts calibration.

【0017】その後、ステップS4では、キャリブレー
ションの実行に必要な所定時間が経過したかどうかを判
断し、イエスと判断されたときは、ステップS5へ移行
して、制御クロック(マスタークロックMCK、オーデ
ィオシリアルデータクロックSCLK及び入出力チャン
ネルクロックLRCK)をそれぞれ前記の低周波数に設
定して、A/Dコンバータ(4)へ出力する。これに応じ
てA/Dコンバータ(4)はサンプリングを開始し、アナ
ログ音声信号をデジタル音声信号に変換する。
Thereafter, in step S4, it is determined whether or not a predetermined time required for executing the calibration has elapsed. If the determination is YES, the process proceeds to step S5, and the control clock (master clock MCK, audio The serial data clock SCLK and the input / output channel clock LRCK) are respectively set to the above low frequencies and output to the A / D converter (4). In response to this, the A / D converter (4) starts sampling and converts the analog audio signal into a digital audio signal.

【0018】上記本発明のICレコーダによれば、メモ
リカード(8)に対する録音可能時間を従来と同じ長さに
維持した上で、A/Dコンバータ(4)に電源が投入され
てから録音が開始されるまでの待ち時間を大幅に短縮す
ることが出来、これによって、良好な操作感を得ること
が出来る。
According to the above-mentioned IC recorder of the present invention, recording is possible after the A / D converter (4) is powered on while maintaining the recordable time for the memory card (8) at the same length as before. It is possible to significantly reduce the waiting time until the start, and it is possible to obtain a good operational feeling.

【0019】尚、本発明の各部構成は上記実施の形態に
限らず、特許請求の範囲に記載の技術的範囲内で種々の
変形が可能である。例えば、本発明はICレコーダに限
らず、種々の音声信号記録装置に実施することが可能で
ある。又、制御クロックとしては上述のマスタークロッ
クMCK、オーディオシリアルデータクロックSCLK
及び入出力チャンネルクロックLRCKに限らず、サン
プリング周波数を規定するものであれば、他の種類のク
ロックであってもよい。
The constitution of each part of the present invention is not limited to the above-mentioned embodiment, and various modifications can be made within the technical scope described in the claims. For example, the present invention is not limited to the IC recorder and can be implemented in various audio signal recording devices. As the control clock, the master clock MCK and the audio serial data clock SCLK described above are used.
In addition to the input / output channel clock LRCK, any other type of clock may be used as long as it defines the sampling frequency.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明に係るICレコーダの主要構成を表わす
ブロック図である。
FIG. 1 is a block diagram showing a main configuration of an IC recorder according to the present invention.

【図2】CPUの制御クロック切り替え動作を表わすフ
ローチャートである。
FIG. 2 is a flowchart showing a control clock switching operation of a CPU.

【図3】キャリブレーション及びサンプリング時の制御
クロックを表わすタイムチャートである。
FIG. 3 is a time chart showing a control clock at the time of calibration and sampling.

【図4】従来のキャリブレーション及びサンプリング時
の制御クロックを表わすタイムチャートである。
FIG. 4 is a time chart showing a control clock at the time of conventional calibration and sampling.

【符号の説明】[Explanation of symbols]

(1) CPU (2) 発振器 (3) DSP (4) A/Dコンバータ (5) 増幅器 (6) マイクロホン (7) メモリカードコントローラ (8) メモリカード (1) CPU (2) Oscillator (3) DSP (4) A / D converter (5) Amplifier (6) Microphone (7) Memory card controller (8) Memory card

フロントページの続き (56)参考文献 特開 平7−221645(JP,A) 特開 平6−90170(JP,A) 特開 昭57−138218(JP,A) 特開 平9−331258(JP,A) (58)調査した分野(Int.Cl.7,DB名) H03M 1/00 - 1/88 Continuation of the front page (56) Reference JP-A-7-221645 (JP, A) JP-A-6-90170 (JP, A) JP-A-57-138218 (JP, A) JP-A-9-331258 (JP , A) (58) Fields investigated (Int.Cl. 7 , DB name) H03M 1/00-1/88

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 データサンプリングのために所定周波数
の制御クロックの供給を受けて、アナログ信号をデジタ
ル信号に変換するA/Dコンバータと、前記制御クロッ
クを生成してA/Dコンバータへ供給する制御回路とを
具えたA/D変換回路において、前記制御回路は、A/
Dコンバータのオフセットをキャンセルするためのキャ
リブレーションにて、制御クロックの周波数を前記所定
周波数よりも高く設定し、キャリブレーション終了後の
データサンプリングにて、制御クロックの周波数を前記
所定周波数に設定することを特徴とするA/D変換回
路。
1. An A / D converter which receives a control clock having a predetermined frequency for data sampling and converts an analog signal into a digital signal, and a control which generates the control clock and supplies the control clock to the A / D converter. In the A / D conversion circuit including a circuit, the control circuit is
In the calibration for canceling the offset of the D converter, the frequency of the control clock is set higher than the predetermined frequency, and in the data sampling after the end of the calibration, the frequency of the control clock is set to the predetermined frequency. An A / D conversion circuit characterized by:
【請求項2】 内蔵せるA/D変換回路から得られる音
声信号を記録媒体に記録することが可能な音声信号記録
装置において、A/D変換回路は、データサンプリング
のために所定周波数の制御クロックの供給を受けて、ア
ナログ信号をデジタル信号に変換するA/Dコンバータ
と、前記制御クロックを生成してA/Dコンバータへ供
給する制御回路とを具え、該制御回路は、A/Dコンバ
ータのオフセットをキャンセルするためのキャリブレー
ションにて、制御クロックの周波数を前記所定周波数よ
りも高く設定し、キャリブレーション終了後のデータサ
ンプリングにて、制御クロックの周波数を前記所定周波
数に設定することを特徴とする音声信号記録装置。
2. An audio signal recording apparatus capable of recording an audio signal obtained from an internal A / D conversion circuit on a recording medium, wherein the A / D conversion circuit has a control clock of a predetermined frequency for data sampling. Is supplied to the A / D converter for converting an analog signal into a digital signal, and a control circuit for generating the control clock and supplying the control clock to the A / D converter. In the calibration for canceling the offset, the frequency of the control clock is set higher than the predetermined frequency, and in the data sampling after the calibration is completed, the frequency of the control clock is set to the predetermined frequency. Audio signal recording device.
JP2000030131A 2000-02-08 2000-02-08 A / D conversion circuit and audio signal recording device including the same Expired - Fee Related JP3378844B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000030131A JP3378844B2 (en) 2000-02-08 2000-02-08 A / D conversion circuit and audio signal recording device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000030131A JP3378844B2 (en) 2000-02-08 2000-02-08 A / D conversion circuit and audio signal recording device including the same

Publications (2)

Publication Number Publication Date
JP2001223583A JP2001223583A (en) 2001-08-17
JP3378844B2 true JP3378844B2 (en) 2003-02-17

Family

ID=18555185

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000030131A Expired - Fee Related JP3378844B2 (en) 2000-02-08 2000-02-08 A / D conversion circuit and audio signal recording device including the same

Country Status (1)

Country Link
JP (1) JP3378844B2 (en)

Also Published As

Publication number Publication date
JP2001223583A (en) 2001-08-17

Similar Documents

Publication Publication Date Title
JP4574780B2 (en) Audio recording device
JP3308567B2 (en) Digital voice processing apparatus and digital voice processing method
JP2002149428A (en) Audio signal processor, and method for rewriting inside data of the audio signal processor
JP3378844B2 (en) A / D conversion circuit and audio signal recording device including the same
EP1530198A1 (en) Method of recording and playing compact disk quality sound signals for a doorbell system, and a receiver embodying such method
US6101474A (en) Voice recording/reproducing apparatus
JPH1152995A (en) Voice reproducing device
JPS6017797A (en) Recorder/reproducer
KR910001140Y1 (en) A replaying device for a language practicing set
JPH07271400A (en) Audio data recorder
JP2624826B2 (en) Audio signal playback device
TWI243364B (en) Keypad device allowing to listen MP3 (MPEG layer 3) format
JP2002268692A (en) Data reproducing device
JPS63179499A (en) Sound recording and reproducing device
JP2000194398A (en) Portable sound recording/reproducing device
JPH0744199A (en) Speech sound recording and reproducing device
JPH04343553A (en) Voice recording/reproducing lsi
JP2000132190A (en) Voice recording and reproducing device
JPH0551985B2 (en)
JPS63282961A (en) Adding device for tape recorder
JPH01211000A (en) Voice reproducing device
JPS61120378A (en) Reproducing device
JP2000194397A (en) Data recorder
JP2002056629A (en) Data recorder
JPS63212888A (en) Audio alarm clock

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees