JP3376376B2 - Liquid crystal display device and electronic device using the same - Google Patents

Liquid crystal display device and electronic device using the same

Info

Publication number
JP3376376B2
JP3376376B2 JP7680499A JP7680499A JP3376376B2 JP 3376376 B2 JP3376376 B2 JP 3376376B2 JP 7680499 A JP7680499 A JP 7680499A JP 7680499 A JP7680499 A JP 7680499A JP 3376376 B2 JP3376376 B2 JP 3376376B2
Authority
JP
Japan
Prior art keywords
liquid crystal
circuit
substrate
display device
shielding film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP7680499A
Other languages
Japanese (ja)
Other versions
JP2000275676A (en
Inventor
宏勇 張
Original Assignee
富士通ディスプレイテクノロジーズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通ディスプレイテクノロジーズ株式会社 filed Critical 富士通ディスプレイテクノロジーズ株式会社
Priority to JP7680499A priority Critical patent/JP3376376B2/en
Priority to TW088118811A priority patent/TWI245950B/en
Priority to US09/431,596 priority patent/US6396470B1/en
Priority to KR1019990053401A priority patent/KR100660578B1/en
Publication of JP2000275676A publication Critical patent/JP2000275676A/en
Application granted granted Critical
Publication of JP3376376B2 publication Critical patent/JP3376376B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は液晶表示装置および
それを用いた電子機器に関するものであり、より詳細に
は、各画素ごとにスイッチング素子として薄膜トランジ
スタ(以下「TFT」という。)等の半導体能動素子が
設けられているアクティブマトリックス型液晶表示装置
及びそれを用いた電子機器に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device and an electronic device using the same, and more specifically, a semiconductor active device such as a thin film transistor (hereinafter referred to as "TFT") as a switching element for each pixel. The present invention relates to an active matrix liquid crystal display device provided with an element and an electronic device using the same.

【0002】[0002]

【従来の技術】アクティブマトリックス型液晶表示装置
では、複数本の走査線が行方向に配置され、複数本の信
号線が列方向に配置されている。マトリックスの各交差
部には、画素が配置されている。各画素は、画素電極と
該画素電極に接続されたスイッチング用の素子とを含ん
でいる。アクティブマトリックス型液晶表示装置の画素
情報は、スイッチング用の素子によってオン/オフ制御
される。表示媒体としては液晶が用いられる。
2. Description of the Related Art In an active matrix type liquid crystal display device, a plurality of scanning lines are arranged in a row direction and a plurality of signal lines are arranged in a column direction. Pixels are arranged at each intersection of the matrix. Each pixel includes a pixel electrode and a switching element connected to the pixel electrode. The pixel information of the active matrix liquid crystal display device is on / off controlled by a switching element. Liquid crystal is used as the display medium.

【0003】スイッチング素子として、MIM(Met
al-Insulator-Metal)や三端子素子、
特にゲート、ソース、ドレインを有する電界効果型薄膜
トランジスタ(以下「TFT」という。)が用いられ
る。本明細書においては、画素電極に接続される電流端
子をドレイン、信号線に接続される他方の電流端子をソ
ースと呼ぶ。画素電極と薄膜トランジスタとを含む単位
セルを画素と称し、多数の画素がマトリックス(行列)
状に配置された表示部により画像を表示する。
A MIM (Met) is used as a switching element.
al-Insulator-Metal) and three-terminal element,
In particular, a field effect thin film transistor (hereinafter referred to as “TFT”) having a gate, a source and a drain is used. In this specification, the current terminal connected to the pixel electrode is called a drain, and the other current terminal connected to the signal line is called a source. A unit cell including a pixel electrode and a thin film transistor is called a pixel, and a large number of pixels are in a matrix.
The image is displayed on the display units arranged in a line.

【0004】行に平行に配置された走査線(ゲート線)
が当該行に対応する薄膜トランジスタのゲート電極に接
続されている。列に平行に配置された信号線(ソース
線)が当該列に対応する薄膜トランジスタのソース電極
に接続されている。走査線を駆動する回路を走査線駆動
回路、信号線を駆動する回路を信号線駆動回路と称す
る。走査線駆動回路と信号線駆動回路とを含み、表示部
を駆動する回路を周辺回路と総称する。
Scan lines (gate lines) arranged in parallel to rows
Are connected to the gate electrodes of the thin film transistors corresponding to the row. A signal line (source line) arranged in parallel to a column is connected to the source electrode of the thin film transistor corresponding to the column. A circuit that drives a scan line is referred to as a scan line drive circuit, and a circuit that drives a signal line is referred to as a signal line drive circuit. A circuit that includes a scan line driver circuit and a signal line driver circuit and drives a display portion is generically referred to as a peripheral circuit.

【0005】各画素電極ごとにスイッチング素子として
TFTを用いるアクティブマトリックス型液晶表示装置
は、一対の基板上に交差電極を形成した単純マトリック
ス型液晶表示装置と比較すると、多画素化に適し、画面
が鮮明である。近年、パーソナルコンピュータの表示画
面やビデオカメラのビューファインダ等の表示装置とし
ては、アクティブマトリックス型液晶表示装置が主流と
なってきている。
An active matrix type liquid crystal display device using a TFT as a switching element for each pixel electrode is suitable for a larger number of pixels than a simple matrix type liquid crystal display device in which cross electrodes are formed on a pair of substrates, and the screen is It is clear. In recent years, active matrix liquid crystal display devices have become the mainstream as display devices such as display screens of personal computers and viewfinders of video cameras.

【0006】このアクティブマトリックス型液晶表示装
置では、通常、透明ガラス基板上に多数の画素電極と薄
膜トランジスタとを形成する必要がある。透明ガラス基
板に対しては、高温でのアニールによるシリコンの結晶
化プロセスを適用することは困難である。液晶表示装置
に用いられる薄膜トランジスタとしては、低温でも形成
可能なアモルファスシリコンを用いたアモルファスシリ
コン薄膜トランジスタが用いられてきた。
In this active matrix type liquid crystal display device, it is usually necessary to form a large number of pixel electrodes and thin film transistors on a transparent glass substrate. It is difficult to apply a silicon crystallization process by annealing at a high temperature to a transparent glass substrate. As a thin film transistor used in a liquid crystal display device, an amorphous silicon thin film transistor using amorphous silicon that can be formed even at a low temperature has been used.

【0007】しかし、アモルファスシリコン中での電子
及び正孔の移動度は、約1cm2/Vsと小さい。アモル
ファスシリコンをチャネル層として用いるアモルファス
シリコン薄膜トランジスタでは、高速のスイッチング動
作は困難である。そこで、通常の単結晶シリコン基板上
に別途形成された周辺回路チップを、ガラス基板上に別
途外付け配置するか、または、周辺回路チップが配置さ
れているフレキシブル基板上をガラス基板上に貼り付け
る構造が採用されている。
However, the mobility of electrons and holes in amorphous silicon is as small as about 1 cm 2 / Vs. Amorphous silicon thin film transistors using amorphous silicon as a channel layer are difficult to perform high-speed switching operation. Therefore, a peripheral circuit chip separately formed on a normal single crystal silicon substrate is externally arranged on the glass substrate, or a flexible substrate on which the peripheral circuit chip is arranged is pasted on the glass substrate. The structure is adopted.

【0008】さらに、レーザーアニールにより、アモル
ファスシリコンを多結晶化する技術も用いられてきてい
る。
Further, a technique of polycrystallizing amorphous silicon by laser annealing has also been used.

【0009】[0009]

【発明が解決しようとする課題】液晶表示装置の製造コ
ストを低減し、かつ製造工程を効率化するためには、表
示部と周辺回路とを同一基板上に一体形成することが好
ましい。
In order to reduce the manufacturing cost of the liquid crystal display device and to improve the efficiency of the manufacturing process, it is preferable to integrally form the display unit and the peripheral circuit on the same substrate.

【0010】本発明の目的は、周辺回路の高速性を維持
しつつ周辺回路を表示部と一体化した液晶表示装置を提
供することである。
An object of the present invention is to provide a liquid crystal display device in which a peripheral circuit is integrated with a display portion while maintaining high speed of the peripheral circuit.

【0011】[0011]

【課題を解決するための手段】本発明の一観点によれ
ば、第一の基板と、前記第一の基板上に形成され、行列
状に配置された複数個の画素と、行方向に沿って延在す
る複数本の走査線と、列方向に沿って延在する複数本の
信号線とを含み、前記走査線と前記信号線との各交点に
前記画素の1つが接続され、各画素は半導体能動素子と
画素電極とを含む表示部と、前記第一の基板の行方向端
部上に配置され、半導体能動素子を含み、前記走査線を
駆動する走査線駆動回路を含む第一の周辺回路と、前記
第一の基板の列方向端部上に配置され、半導体能動素子
を含み、前記信号線を駆動する信号線駆動回路を含む第
二の周辺回路と、前記第一の基板に対向して配置された
透明な第二の基板と、前記第一及び第二の基板間に挟持
された液晶層と、前記第一、第二の周辺回路のうち、相
対的に高速性が要求される回路の上方にに配置された絶
縁性黒色遮光膜と、相対的に高速性が要求されない回路
の上方に配置された導電性遮光膜と、を有する液晶表示
装置が提供される。
According to one aspect of the present invention, a first substrate, a plurality of pixels formed on the first substrate and arranged in a matrix, and arranged in a row direction. Including a plurality of scanning lines extending in a row direction and a plurality of signal lines extending in the column direction, one of the pixels is connected to each intersection of the scanning line and the signal line, and each pixel is A first display section including a semiconductor active element and a pixel electrode; and a first section including a scanning line driving circuit that is disposed on a row-direction end of the first substrate, includes a semiconductor active element, and drives the scanning line. A peripheral circuit, a second peripheral circuit that is disposed on an end portion in the column direction of the first substrate, includes a semiconductor active element, and includes a signal line drive circuit that drives the signal line, and the second substrate on the first substrate. A transparent second substrate arranged facing each other, a liquid crystal layer sandwiched between the first and second substrates, and Of the first and second peripheral circuits, the insulating black light-shielding film is arranged above the circuit requiring relatively high speed, and the insulating black light shielding film is arranged above the circuit not requiring relatively high speed. A liquid crystal display device having a conductive light shielding film is provided.

【0012】[0012]

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.

【0013】最近、エキシマレーザーなどを用いたレー
ザーアニール、結晶化前のアモルファスシリコンにNi
やGeをドープして結晶化を促進する技術等の低温結晶
化技術の発展に伴って、ガラス基板上に形成されたアモ
ルファスシリコンをエキシマレーザーの照射により結晶
化して多結晶シリコン(ポリシリコン)を形成する技術
が開発されている。
Recently, laser annealing using an excimer laser or the like, Ni on amorphous silicon before crystallization is performed.
With the development of low-temperature crystallization techniques such as the technique of accelerating crystallization by doping Ge or Ge, amorphous silicon formed on a glass substrate is crystallized by irradiation of an excimer laser to form polycrystalline silicon (polysilicon). Forming techniques are being developed.

【0014】多結晶シリコンのチャネル層の電子および
正孔の移動度は、50から100cm2/Vs程度であ
り、従来のアモルファスシリコンの移動度と比較して格
段に大きい。従って、多結晶シリコンTFTを用いれ
ば、従来のアモルファスシリコンTFTを用いた場合と
比べて、著しく高速のスイッチング動作が可能となる。
The mobility of electrons and holes in the channel layer of polycrystalline silicon is about 50 to 100 cm 2 / Vs, which is significantly higher than the mobility of conventional amorphous silicon. Therefore, when the polycrystalline silicon TFT is used, the switching operation can be performed at a remarkably high speed as compared with the case where the conventional amorphous silicon TFT is used.

【0015】図1から図8までを参照して本発明の第1
の実施の形態による液晶表示装置を説明する。
The first aspect of the present invention with reference to FIGS.
A liquid crystal display device according to the embodiment will be described.

【0016】図1に、画像表示を行う表示部と表示部の
制御を行う周辺回路部とを同一基板上に一体形成したア
クティブマトリックス型液晶表示装置Aの平面配置例を
示す。この液晶表示装置は、画像を表示するための概略
長方形の表示部Bと、表示部Bの周辺に配置され、表示
部Bを駆動する周辺回路部Cとを含む。
FIG. 1 shows an example of a planar arrangement of an active matrix type liquid crystal display device A in which a display section for displaying an image and a peripheral circuit section for controlling the display section are integrally formed on the same substrate. This liquid crystal display device includes a display unit B having a substantially rectangular shape for displaying an image, and a peripheral circuit unit C arranged around the display unit B and driving the display unit B.

【0017】周辺回路部は、走査線の延在先である表示
部Bの短辺(左右)に配置される第一の周辺回路(以
下、「走査線駆動回路」という。)C1と信号線の延在
先である長辺側(上下)に配置される第二の周辺回路
(以下、「信号線駆動回路」という。)C2とを含む。
走査線駆動回路C1上には、Crにより形成されるブラ
ックマトリックス(BM)1が導電性遮光膜として配置
されている。信号線駆動回路C2上には、絶縁性黒色樹
脂により形成される絶縁性黒色遮光膜201が配置され
ている。
The peripheral circuit section includes a first peripheral circuit (hereinafter referred to as "scanning line driving circuit") C1 and a signal line which are arranged on the short sides (left and right) of the display section B where the scanning lines extend. A second peripheral circuit (hereinafter, referred to as a “signal line drive circuit”) C2 arranged on the long side (upper and lower sides) of the extension destination.
A black matrix (BM) 1 formed of Cr is arranged as a conductive light-shielding film on the scanning line driving circuit C1. An insulating black light-shielding film 201 made of an insulating black resin is arranged on the signal line drive circuit C2.

【0018】周辺回路Cの外周部は、液晶を収容空間内
に封止するためのシール材5により囲まれている。表示
部Bと周辺回路部Cとは、ともに分散配置され、多結晶
シリコンを半導体層として有する複数のTFTを含む。
The peripheral portion of the peripheral circuit C is surrounded by a sealing material 5 for sealing the liquid crystal in the accommodation space. The display section B and the peripheral circuit section C both include a plurality of TFTs which are dispersedly arranged and have polycrystalline silicon as a semiconductor layer.

【0019】図2は、アクティブマトリックス型液晶表
示装置Aの全体の回路構成例を示す等価回路図である。
前述のように、液晶表示装置Aは、表示部Bと周辺回路
部Cとを含む。
FIG. 2 is an equivalent circuit diagram showing an example of the entire circuit configuration of the active matrix type liquid crystal display device A.
As described above, the liquid crystal display device A includes the display section B and the peripheral circuit section C.

【0020】表示部Bには、例えば合計2400本の信
号線11,11,11・・・が列方向に走っている。3
本の信号線により、RGB等のカラー情報が伝達され
る。すなわち、2400本の信号線により800個の画
像情報が伝達できる。
In the display section B, for example, a total of 2400 signal lines 11, 11, 11 ... Run in the column direction. Three
Color information such as RGB is transmitted through the signal line of the book. That is, 800 image information can be transmitted by 2400 signal lines.

【0021】表示部Bには、さらに、たとえば合計60
0本の走査線15、15、15・・・が信号線11と交
差して行方向に走っている。信号線と走査線との各交点
に画素21が配置される。表示部B全体には、合計24
00×600個の画素21、21,21・・・がマトリ
ックス状に配置されている。3個の画素で構成される各
表示単位ごとにRGBの3色が表示可能であり、表示部
全体として800×600のカラー画像情報が表示でき
る。
The display section B further has, for example, a total of 60
0 scanning lines 15, 15, 15 ... Cross the signal line 11 and run in the row direction. A pixel 21 is arranged at each intersection of the signal line and the scanning line. 24 in total on the display unit B
00 × 600 pixels 21, 21, 21 ... Are arranged in a matrix. Three display colors of RGB can be displayed for each display unit composed of three pixels, and 800 × 600 color image information can be displayed on the entire display unit.

【0022】画素21は、液晶セル23と画素TFT2
5と蓄積容量27とを含んでいる。画素TFT25は、
図2ではダブルゲートTFTで例示されているが、シン
グルゲートTFTを用いても良い。リーク電流を低減す
るためには、ダブルゲートTFTを用いることが有効で
ある。
The pixel 21 includes a liquid crystal cell 23 and a pixel TFT 2
5 and storage capacity 27. The pixel TFT 25 is
Although a double gate TFT is illustrated in FIG. 2, a single gate TFT may be used. In order to reduce the leak current, it is effective to use the double gate TFT.

【0023】画素TFT25のソース電極Sは、信号線
11と接続されている。画素TFT25のゲート電極G
は、走査線15と接続されている。画素TFT25のド
レイン電極D側には、液晶セル23と蓄積容量27とが
並列に接続されている。
The source electrode S of the pixel TFT 25 is connected to the signal line 11. Gate electrode G of the pixel TFT 25
Are connected to the scanning line 15. The liquid crystal cell 23 and the storage capacitor 27 are connected in parallel to the drain electrode D side of the pixel TFT 25.

【0024】画素21に含まれる蓄積容量27は、信号
線11から注入された信号電荷を蓄積する。蓄積容量2
7は、例えば画素TFT25のリーク電流が無視できな
い場合にも、蓄積された電荷を保持するのに有効であ
る。尚、蓄積容量27は、必要に応じて設けられる。
The storage capacitor 27 included in the pixel 21 stores the signal charge injected from the signal line 11. Storage capacity 2
7 is effective for holding the accumulated charges even when the leak current of the pixel TFT 25 cannot be ignored. The storage capacitor 27 is provided as needed.

【0025】多数の画素21は、走査線駆動回路C1に
より駆動される600本の走査線15、15、15・・
・により、順次行単位で走査される。各画素21は、該
当走査期間中に信号線駆動回路C2によって駆動される
計2400本の信号線11から画像情報を受ける。
The large number of pixels 21 includes 600 scanning lines 15, 15, 15 ... Which are driven by the scanning line driving circuit C1.
・ By, the line is scanned in sequence. Each pixel 21 receives image information from a total of 2400 signal lines 11 driven by the signal line drive circuit C2 during the corresponding scanning period.

【0026】図3は、表示部Bに含まれる画素TFTの
構造例を示す断面図である。
FIG. 3 is a sectional view showing a structural example of the pixel TFT included in the display section B.

【0027】図3(a)は、ボトムゲート型のTFTの
構造例を示す。
FIG. 3A shows an example of the structure of a bottom gate type TFT.

【0028】図3(a)に示されるボトムゲート型のT
FT25は、透明基板31上にCr等の金属により形成
されたゲート電極Gを有する。ゲート電極G上には、ゲ
ート絶縁膜として機能するSiN、SiO2等の絶縁膜
33が形成され、さらにその上には、チャネル層として
機能するチャネル用のポリシリコン膜35が堆積されて
いる。チャネル用のポリシリコン膜35のゲート電極G
の両側の領域上には、チャネル用のポリシリコン膜35
よりも高濃度にドーピングされたポリシリコン高濃度層
37、37が形成されている。このポリシリコン高濃度
層37、37上には、ソース電極S及びドレイン電極D
が形成される。このようにして形成された画素TFT2
5を、窒化膜または酸化膜等により形成された層間絶縁
膜41で覆い、周囲から絶縁保護する。層間絶縁膜41
にコンタクト孔を開口し、その上にITOからなる画素
電極45を形成する。画素電極45は、画素TFT25
のドレイン電極Dと接続される。
The bottom gate type T shown in FIG.
The FT 25 has a gate electrode G formed of a metal such as Cr on the transparent substrate 31. An insulating film 33 such as SiN or SiO 2 that functions as a gate insulating film is formed on the gate electrode G, and a polysilicon film 35 for a channel that functions as a channel layer is further deposited thereon. Gate electrode G of polysilicon film 35 for channel
A polysilicon film 35 for the channel is formed on the regions on both sides of
Highly doped polysilicon high concentration layers 37, 37 are formed. A source electrode S and a drain electrode D are formed on the polysilicon high concentration layers 37, 37.
Is formed. Pixel TFT 2 formed in this way
5 is covered with an interlayer insulating film 41 formed of a nitride film, an oxide film, or the like to insulate and protect the surroundings. Interlayer insulation film 41
A contact hole is opened in the above, and a pixel electrode 45 made of ITO is formed thereon. The pixel electrode 45 is the pixel TFT 25.
Of the drain electrode D.

【0029】ポリシリコン膜は、例えばアモルファスシ
リコン膜を堆積し、このアモルファスシリコン膜を結晶
化することにより得られる。結晶化工程としては、XeCl
(波長308nm)又はKrF(波長248nm)光源を
用いた低温でのエキシマレーザーによるレーザーアニー
ル結晶化技術を用いることが好ましい。レーザーアニー
ル結晶化技術を用いれば、例えば高速動作が必要とされ
る信号線駆動回路を構成するTFT部分のみ又は周辺回
路のTFT部分にみを結晶化することも可能である。こ
の場合、レーザービームを走査する面積を低減すること
ができる。
The polysilicon film is obtained, for example, by depositing an amorphous silicon film and crystallizing the amorphous silicon film. As a crystallization process, XeCl
It is preferable to use a laser annealing crystallization technique using an excimer laser at a low temperature using a (wavelength 308 nm) or KrF (wavelength 248 nm) light source. If the laser annealing crystallization technique is used, for example, it is possible to crystallize only the TFT portion forming the signal line driving circuit that requires high-speed operation or only the TFT portion of the peripheral circuit. In this case, the area for scanning the laser beam can be reduced.

【0030】図3(b)は、トップゲート型のTFTの
構造例を示す。
FIG. 3B shows a structural example of a top gate type TFT.

【0031】図3(b)に示すトップゲート型のTFT
25において、透明基板31上にチャネル層として機能
するポリシリコン膜35が形成され、その上には、ゲー
ト絶縁膜として機能するSiN、SiO2等の絶縁膜3
3が形成される。絶縁膜33上に、Cr等の金属により
形成されたゲート電極Gが形成される。
Top gate type TFT shown in FIG.
25, a polysilicon film 35 functioning as a channel layer is formed on the transparent substrate 31, and an insulating film 3 such as SiN or SiO 2 functioning as a gate insulating film is formed thereon.
3 is formed. A gate electrode G formed of a metal such as Cr is formed on the insulating film 33.

【0032】ポリシリコン膜35上のソース領域及びド
レイン領域には、チャネル用ポリシリコン層35よりも
高濃度にドーピングされたポリシリコン高濃度層37、
37が形成されている。このポリシリコン高濃度層3
7、37上には、ソース電極S及びドレイン電極Dが形
成される。
In the source region and the drain region on the polysilicon film 35, a polysilicon high-concentration layer 37 doped at a higher concentration than the channel polysilicon layer 35,
37 is formed. This polysilicon high concentration layer 3
A source electrode S and a drain electrode D are formed on the layers 7 and 37.

【0033】このようにして形成された画素TFT25
を、窒化膜、酸化膜等により形成された層間絶縁膜41
で覆い、周囲から絶縁保護する。層間絶縁膜41にコン
タクト孔を開口し、その上にITOからなる画素電極4
5を形成する。画素電極45は、画素TFT25のドレ
イン電極Dと接続される。
The pixel TFT 25 formed in this way
Is an interlayer insulating film 41 formed of a nitride film, an oxide film, or the like.
Cover with and protect from the surroundings. A contact hole is opened in the interlayer insulating film 41, and the pixel electrode 4 made of ITO is formed on the contact hole.
5 is formed. The pixel electrode 45 is connected to the drain electrode D of the pixel TFT 25.

【0034】尚、Cr層の代わりに、Ti/Al/Tiの
積層を用いても良い。チャネル用ポリシリコン層35の
所望領域を高濃度に不純物ドーピングし、ポリシリコン
高濃度層37を省略してもよい。また画素電極以外の部
分で周辺回路用TFTを形成することもできる。
A Ti / Al / Ti laminated layer may be used instead of the Cr layer. The desired region of the channel polysilicon layer 35 may be doped with a high concentration of impurities and the high concentration polysilicon layer 37 may be omitted. Further, the peripheral circuit TFT can be formed in a portion other than the pixel electrode.

【0035】図4は、図1のIVa-IVb線断面図に相当す
る。図4に示す液晶表示装置Aには、表示部Bと、表示
部Bの外側に設けられている周辺回路部Cとが設けられ
ている。液晶表示装置Aは、第一の透明基板31と第二
の透明基板51と、これらの透明基板の間に形成されて
いる液晶収容空間81内に充填される液晶材Eとを含
む。
FIG. 4 corresponds to a sectional view taken along line IVa-IVb of FIG. The liquid crystal display device A shown in FIG. 4 is provided with a display section B and a peripheral circuit section C provided outside the display section B. The liquid crystal display device A includes a first transparent substrate 31, a second transparent substrate 51, and a liquid crystal material E filled in a liquid crystal housing space 81 formed between these transparent substrates.

【0036】表示部Bには、複数の画素21が形成され
ている。
In the display section B, a plurality of pixels 21 are formed.

【0037】画素21は、第一の透明基板31の内側表
面上に形成された画素TFT25と画素電極45とを含
む。
The pixel 21 includes a pixel TFT 25 and a pixel electrode 45 formed on the inner surface of the first transparent substrate 31.

【0038】図4に示されるように、表示部Bよりも周
辺側には、周辺回路部Cが配置される。図中、第一の透
明基板31上に形成されている周辺回路が、第一の周辺
回路(走査線駆動回路)C1である。走査線駆動回路C
1は、能動駆動素子として多結晶薄膜トランジスタ、す
なわち周辺回路用TFT85を含んでいる。
As shown in FIG. 4, a peripheral circuit section C is arranged on the peripheral side of the display section B. In the figure, the peripheral circuit formed on the first transparent substrate 31 is a first peripheral circuit (scan line driving circuit) C1. Scan line drive circuit C
1 includes a polycrystalline thin film transistor, that is, a peripheral circuit TFT 85 as an active driving element.

【0039】画素TFT25と周辺回路用TFT85に
よる凹凸は、第一の透明基板31上に形成される平坦化
膜73bにより平坦化される。画素電極45は平坦化膜
73B上に設けられる。表示部B領域の画素電極45及
び平坦化膜73b上には、配向膜75bが形成されてい
る。
The unevenness due to the pixel TFT 25 and the peripheral circuit TFT 85 is flattened by the flattening film 73b formed on the first transparent substrate 31. The pixel electrode 45 is provided on the flattening film 73B. An alignment film 75b is formed on the pixel electrode 45 and the flattening film 73b in the display area B.

【0040】画素21は、第二の透明基板51の内側表
面上(第一の透明基板31側)にそれぞれ設けられた赤
色(R)、緑色(G)、青色(B)のカラー樹脂61、
63、65と、各カラー樹脂61,63,65の下部に
形成された共通電極71とを含む。カラー樹脂61,6
3,65は、画素電極45と対向する位置に設けられて
いる。
The pixel 21 includes red (R), green (G), and blue (B) color resins 61 provided on the inner surface of the second transparent substrate 51 (on the side of the first transparent substrate 31).
63, 65, and a common electrode 71 formed under each color resin 61, 63, 65. Color resin 61,6
3, 65 are provided at positions facing the pixel electrode 45.

【0041】カラー樹脂61,63,65間には、Cr
により形成され、画素TFT25を遮光するためのブラ
ックマトリックス(BM)1が設けられている。さら
に、周辺回路用TFT85の上方であって、第二の透明
基板51の内側表面上には、周辺回路用TFT85を覆
う遮光膜であるCr製のブラックマトリックス(BM)
1、1、1・・・が形成されている。
Between the color resins 61, 63 and 65, Cr is used.
And a black matrix (BM) 1 for shielding the pixel TFT 25 from light. Further, above the peripheral circuit TFT 85 and on the inner surface of the second transparent substrate 51, a black matrix (BM) made of Cr which is a light shielding film for covering the peripheral circuit TFT 85.
1, 1, 1, ... Are formed.

【0042】カラー樹脂61、63、65及びブラック
マトリックスBM1は、平坦化絶縁膜73aにより被覆
されている。平坦化絶縁膜73aが凹凸のあるカラー樹
脂61、63、65の表面を覆い、平坦な表面を形成す
る。全画素に対向する共通電極71は、この平坦な表面
上に形成される。共通電極71の表面は、ポリイミド等
の樹脂製の配向膜75aにより覆われている。
The color resins 61, 63, 65 and the black matrix BM1 are covered with a flattening insulating film 73a. The planarization insulating film 73a covers the surfaces of the color resins 61, 63, and 65 having irregularities to form a flat surface. The common electrode 71 facing all the pixels is formed on this flat surface. The surface of the common electrode 71 is covered with an alignment film 75a made of a resin such as polyimide.

【0043】絶縁性黒色樹脂としては、黒色の着色顔料
を入れたポリイミドを用いることができる。尚、絶縁性
黒色樹脂の材料として感光性ポリイミドを用いれば、別
途マスクを形成することなく、所望の位置、例えば第二
の周辺回路のうちの高速性が要求される回路、例えばシ
フトレジスタ回路のみを覆うように遮光膜を形成でき
る。
As the insulating black resin, polyimide containing a black color pigment can be used. If photosensitive polyimide is used as the material of the insulating black resin, only a desired position, for example, a circuit of the second peripheral circuit that requires high speed, such as a shift register circuit, is formed without forming a separate mask. A light-shielding film can be formed so as to cover the.

【0044】第一の透明基板31と第二の透明基板51
との間であって、周辺回路部Cの外側には、ポリイミド
により形成されたシール材5が介装されている。第一の
透明基板31と第二の透明基板51は、シール材5とと
もに液晶収容空間81を画定する。液晶収容空間81内
には、液晶材Eが充填される。
First transparent substrate 31 and second transparent substrate 51
And a sealing material 5 made of polyimide is interposed outside the peripheral circuit portion C. The first transparent substrate 31 and the second transparent substrate 51 define a liquid crystal storage space 81 together with the seal material 5. A liquid crystal material E is filled in the liquid crystal storage space 81.

【0045】液晶セル23(図2)は、ITOにより形
成されている画素電極45と、ITOにより形成されて
いる共通電極71と、両者の間に充填されている液晶材
Eとを含む。
The liquid crystal cell 23 (FIG. 2) includes a pixel electrode 45 made of ITO, a common electrode 71 made of ITO, and a liquid crystal material E filled between the two.

【0046】周辺回路部Cの回路構成について詳細に説
明する。
The circuit configuration of the peripheral circuit section C will be described in detail.

【0047】図5は、150段構成の走査線駆動回路C
1のうち1段分の駆動回路を示す回路図である。走査線
駆動回路C1には、図5に示される駆動回路が150
段、直列に接続されている。図5に示されている1段分
の駆動回路は、走査方法の切り替えをするための双方向
スイッチ部111と、走査信号を生成するためのシフト
レジスタ部115と、走査信号のタイミングを決めるた
めのマルチプレクサ部117と、駆動能力を増強するた
めの3段の直列インバータ121a、121a、121a
を含む出力バッファー部121とを含む。
FIG. 5 shows a scanning line drive circuit C having 150 stages.
3 is a circuit diagram showing a drive circuit for one stage of FIG. The scanning line drive circuit C1 includes the drive circuit shown in FIG.
Stages, connected in series. The drive circuit for one stage shown in FIG. 5 is for bidirectional switch unit 111 for switching the scanning method, shift register unit 115 for generating the scanning signal, and for determining the timing of the scanning signal. Multiplexer section 117 and three-stage serial inverters 121a, 121a, 121a for increasing the driving capability.
And an output buffer unit 121 including

【0048】フリップフロップ回路125の電源電圧は
VDDとGNDである。フリップフロップ回路125か
らの出力は、NANDゲートおよびインバータを介して
マルチプレクサ部117に出力される。マルチプレクサ
部117において、フリップフロップ回路125からの
出力信号は、4本の出力信号線に分岐される。分岐され
た4本の出力信号は、マルチプレクス信号MP1〜MP
4との論理積をとった後、出力バッファー部121に供
給される。
The power supply voltages of the flip-flop circuit 125 are VDD and GND. The output from the flip-flop circuit 125 is output to the multiplexer unit 117 via the NAND gate and the inverter. In the multiplexer unit 117, the output signal from the flip-flop circuit 125 is branched into four output signal lines. The four branched output signals are multiplexed signals MP1 to MP
It is supplied to the output buffer unit 121 after being logically ANDed with 4.

【0049】出力バッファー部121は、マルチプレク
サ部117からの4信号について、負荷に対する駆動能
力を増加させて出力する。出力バッファー部121は、
4本の出力端子を有している。出力バッファー部121
の各出力端子は、それぞれ、走査線を介して表示部Bの
画素TFT25のゲートGに接続される。走査線駆動回
路C1は150段構成であり、各1段が4本の出力端子
を有している。従って、走査線駆動回路C1は600本
の走査線15、15、15、・・・を走査する。
The output buffer section 121 increases the driving capability for the load and outputs the four signals from the multiplexer section 117. The output buffer unit 121 is
It has four output terminals. Output buffer unit 121
Each output terminal of is connected to the gate G of the pixel TFT 25 of the display section B via a scanning line. The scanning line drive circuit C1 has a 150-stage configuration, and each stage has four output terminals. Therefore, the scanning line driving circuit C1 scans 600 scanning lines 15, 15, 15, ....

【0050】走査線駆動回路C1の回路動作を説明す
る。走査線駆動回路C1は、クロック信号CLまたはそ
の反転信号である(−CL)に同期させて走査線15を
順次走査する。一本の走査線15に連結されている全て
の画素TFT25は、一時的に一斉にオン状態にされ
る。各行ごとに順次走査されるため、走査線駆動信号
は、1画面当り600個であり、シフトレジスタ部11
5は、マルチプレクス前の1画面当り150個の信号を
形成すればよい。従って、走査線側のシフトレジスタ部
115には、それほどの高速性を要求されない。走査線
駆動回路C1のシフトレジスタ部115のクロック信号
CLおよびその反転クロック信号(−CL)のパルス周
波数は40から60kHzである。
The circuit operation of the scanning line drive circuit C1 will be described. The scanning line drive circuit C1 sequentially scans the scanning lines 15 in synchronization with the clock signal CL or its inverted signal (-CL). All pixel TFTs 25 connected to one scanning line 15 are temporarily turned on all at once. Since each row is sequentially scanned, the number of scanning line drive signals is 600 per screen, and the shift register unit 11
5 may form 150 signals per one screen before multiplexing. Therefore, the shift register unit 115 on the scanning line side is not required to have such high speed. The pulse frequency of the clock signal CL of the shift register unit 115 of the scanning line driving circuit C1 and its inverted clock signal (-CL) is 40 to 60 kHz.

【0051】信号線駆動回路C2の構成について説明す
る。
The configuration of the signal line drive circuit C2 will be described.

【0052】図2には、信号線駆動回路C2の概略構成
が示されている。
FIG. 2 shows a schematic structure of the signal line drive circuit C2.

【0053】信号線駆動回路C2は、アナログスイッチ
151と、該アナログスイッチ151を制御するアナロ
グスイッチ制御部161と、アナログスイッチ151と
アナログスイッチ制御部161とを接続するアナログス
イッチ制御信号線181とを含む。
The signal line drive circuit C2 includes an analog switch 151, an analog switch control section 161 for controlling the analog switch 151, and an analog switch control signal line 181 for connecting the analog switch 151 and the analog switch control section 161. Including.

【0054】図示しないビデオ信号発生部から発生され
たビデオ信号は、ビデオ信号線17を介してアナログス
イッチ151に伝達される。ビデオ信号は、アナログス
イッチ151がオンであれば、信号線11を介して画素
TFT25のソース電極Sに伝達される。
The video signal generated from the video signal generator (not shown) is transmitted to the analog switch 151 via the video signal line 17. If the analog switch 151 is on, the video signal is transmitted to the source electrode S of the pixel TFT 25 via the signal line 11.

【0055】アナログスイッチ制御部161は、アナロ
グスイッチをオン/オフすることにより、ビデオ信号を
画素TFT25のソース電極Sに伝達するか否かの制御
を行う図6に、アナログスイッチ151と該アナログス
イッチ151を制御するアナログスイッチ制御部161
とを含む信号線駆動回路C2と、ビデオ信号線17と表
示部Bの画素21との接続関係を示す。
The analog switch control section 161 controls whether or not the video signal is transmitted to the source electrode S of the pixel TFT 25 by turning on / off the analog switch. FIG. 6 shows the analog switch 151 and the analog switch 151. Analog switch control unit 161 for controlling 151
The connection relationship between the signal line drive circuit C2 including, the video signal line 17, and the pixel 21 of the display section B is shown.

【0056】表示部Bの画素21の総数は、画素No.
1から画素No.800までの800画素である。1つ
の画素21は、RGBの3色の各サブ画素を含む。表示
部Bのサブ画素数は、2400(800×3)である。
The total number of pixels 21 in the display section B is the pixel number.
1 to the pixel number. There are 800 pixels up to 800. One pixel 21 includes sub-pixels of three colors of RGB. The number of sub-pixels in the display unit B is 2400 (800 × 3).

【0057】ビデオ信号線17の本数は、24本であ
る。ビデオ信号線17は、RGBの3色に対応して、ビ
デオ信号線R1からビデオ信号線R8まで、ビデオ信号
線G1〜ビデオ信号線G8まで、およびビデオ信号線B
1〜ビデオ信号線B8までの合計24本である。
The number of video signal lines 17 is 24. The video signal line 17 corresponds to three colors of RGB, from the video signal line R1 to the video signal line R8, the video signal line G1 to the video signal line G8, and the video signal line B.
There are a total of 24 from 1 to the video signal line B8.

【0058】アナログスイッチ151の総数は、アナロ
グスイッチNo.1からアナログスイッチNo.2400
までの2400個である。各アナログスイッチ151
は、p型TFTとn型TFTで一対を成すCMOS型T
FTを含んでいる。
The total number of analog switches 151 is from analog switch No. 1 to analog switch No. 2400.
Up to 2400. Each analog switch 151
Is a CMOS type T which is a pair of a p-type TFT and an n-type TFT.
Includes FT.

【0059】アナログスイッチ制御部161は、100
段のフリップフロップ回路173、173、173・・
・が直列に連結されて構成されるシフトレジスタ回路1
71と、シフトレジスタ回路171を構成するフリップ
フロップ173の各出力に接続されているバッファー回
路175と、バッファー回路175の出力とアナログス
イッチの制御電極とを結ぶアナログスイッチ制御信号線
181とを含んでいる。
The analog switch control section 161 is 100
-Stage flip-flop circuits 173, 173, 173 ...
Shift register circuit 1 configured by connecting in series
71, a buffer circuit 175 connected to each output of the flip-flop 173 forming the shift register circuit 171, and an analog switch control signal line 181 connecting the output of the buffer circuit 175 and the control electrode of the analog switch. There is.

【0060】100段のフリップフロップ回路のクロッ
ク端子には、各段に共通のクロック信号CK及び反転ク
ロック信号(−CK)が入力される。100段のフリッ
プフロップ回路のうち、初段のフリップフロップ回路1
73の入力端子Dには、SP信号が入力する。初段のフ
リップフロップ回路173の出力端子Qから、第1段目
のフリップフロップ回路173の出力信号が供給され、
第1段目のバッファー回路175に入力される。
The clock signal CK and the inverted clock signal (-CK) common to each stage are input to the clock terminals of the 100-stage flip-flop circuit. Of the 100-stage flip-flop circuit, the first-stage flip-flop circuit 1
The SP signal is input to the input terminal D of 73. The output signal of the first-stage flip-flop circuit 173 is supplied from the output terminal Q of the first-stage flip-flop circuit 173,
It is input to the first stage buffer circuit 175.

【0061】さらに、初段のフリップフロップ回路17
3の出力Qは、次段(第2段目)の入力端子Dに入力さ
れる。第2段目のフリップフロップ回路の出力は、第2
段目のバッファー回路175の入力端子に接続される。
以下、順次、フリップフロップ回路173の出力は次段
のフリップフロップ回路173の入力端子に接続される
とともに、次段の出力バッファー回路175の多入力端
子に接続される。
Further, the first-stage flip-flop circuit 17
The output Q of No. 3 is input to the input terminal D of the next stage (second stage). The output of the second-stage flip-flop circuit is the second
It is connected to the input terminal of the buffer circuit 175 of the stage.
Hereinafter, the output of the flip-flop circuit 173 is sequentially connected to the input terminal of the next-stage flip-flop circuit 173 and also to the multiple input terminals of the next-stage output buffer circuit 175.

【0062】バッファー回路175の出力は、フリップ
フロップ回路173側から数えて3段目のインバータ1
76cと4段目のインバータ176dとの間で2本の線
に分岐されている。分岐された2本の線のうち一方は、
さらに1個のインバータ176fを介してn出力され
る。分岐された他方の線は、さらに2個のインバータ1
76dおよび176eを介してp出力される。
The output of the buffer circuit 175 is the inverter 1 of the third stage counting from the flip-flop circuit 173 side.
It is branched into two lines between the 76c and the fourth stage inverter 176d. One of the two branched lines is
Further, n outputs are made via one inverter 176f. The other branched line has two more inverters 1
P output through 76d and 176e.

【0063】図7は、シフトレジスタ回路171を構成
するフリップフロップ回路173の回路図(図7(a))
と、バッファー回路175(図7(b))の詳細な回路図
である。
FIG. 7 is a circuit diagram of the flip-flop circuit 173 which constitutes the shift register circuit 171 (FIG. 7 (a)).
9 is a detailed circuit diagram of the buffer circuit 175 (FIG. 7B).

【0064】フリップフロップ回路173は、直列に接
続された3段のCMOS回路173a、173b、17
3cを含む。電源電圧はVDD、GNDである第1段目
のCMOS回路173aは、クロックドインバータであ
り、その接地端子側には、n型MOSトランジスタ17
4aが連結されている。このn型MOSトランジスタ1
74aのゲート電極端子には、反転クロック信号(−C
K)が入力する。第1段目のCMOS回路の電源電圧V
DD端子側には、p型MOSトランジスタ174bが連
結されている。p型MOSトランジスタ174bのゲー
ト電極端子には、クロック信号CKが入力される。
The flip-flop circuit 173 is a three-stage CMOS circuit 173a, 173b, 17 connected in series.
3c is included. The first-stage CMOS circuit 173a whose power supply voltages are VDD and GND is a clocked inverter, and the n-type MOS transistor 17 is provided on the ground terminal side thereof.
4a are connected. This n-type MOS transistor 1
The inverted clock signal (-C
K) inputs. Power supply voltage V of the first stage CMOS circuit
A p-type MOS transistor 174b is connected to the DD terminal side. The clock signal CK is input to the gate electrode terminal of the p-type MOS transistor 174b.

【0065】第1段目のCMOS回路173aの入力
は、シフトレジスタ回路171全体の入力端子Dに接続
されている。第2段目のCMOS回路173bはインバ
ータであり、その入力は、第1段目のCMOS回路17
3aの出力端子と連結されている。第2段目のCMOS
回路173bの出力は、第3段目のクロックドインバー
タである入力端子と連結している。
The input of the first-stage CMOS circuit 173a is connected to the input terminal D of the entire shift register circuit 171. The CMOS circuit 173b of the second stage is an inverter, and its input is the CMOS circuit 17 of the first stage.
It is connected to the output terminal of 3a. Second stage CMOS
The output of the circuit 173b is connected to the input terminal which is the third stage clocked inverter.

【0066】第3段目のCMOS回路173cの接地端
子側には、n型MOSトランジスタ174cが連結され
ている。n型MOSトランジスタ174cのゲートに
は、クロック信号(CK)が入力する。第3段目のCM
OS回路173cの電源電圧VDD端子側には、p型M
OSトランジスタ174dが連結されている。p型MO
Sトランジスタ174dのゲートには、反転クロック信
号(−CK)が入力する。
An n-type MOS transistor 174c is connected to the ground terminal side of the third stage CMOS circuit 173c. A clock signal (CK) is input to the gate of the n-type MOS transistor 174c. CM of the third stage
On the power supply voltage VDD terminal side of the OS circuit 173c, a p-type M
The OS transistor 174d is connected. p-type MO
The inverted clock signal (-CK) is input to the gate of the S transistor 174d.

【0067】第3段目のCMOS回路173cの入力端
子は、フリップフロップ回路173全体の出力端子Qに
連結されており。さらに、第3段目のCMOS回路17
3cの入力端子は、第2段目のシフトレジスタ回路17
1の入力端子Dと連結されている。第3段目のCMOS
回路173cの出力は、第1段目のCMOS回路173
aの出力と第2段目のCMOS回路173bの入力とを
連結する線と接続されている。
The input terminal of the third-stage CMOS circuit 173c is connected to the output terminal Q of the entire flip-flop circuit 173. Furthermore, the CMOS circuit 17 of the third stage
The input terminal of 3c is connected to the shift register circuit 17 of the second stage.
1 is connected to the input terminal D. Third stage CMOS
The output of the circuit 173c is the CMOS circuit 173 of the first stage.
It is connected to a line connecting the output of a and the input of the second-stage CMOS circuit 173b.

【0068】図7(b)に、バッファー回路175のう
ちp出力側の回路の詳細を示す。
FIG. 7B shows details of the circuit on the p output side of the buffer circuit 175.

【0069】図7(b)に示すように、p出力側のバッ
ファー回路175は、CMOSインバータ回路176
a、176b、176c、176d、176eの5段の直
列接続により構成されている。バッファー回路175の
入力は、図7(a)に示した各フリップフロップ173
の出力Qに接続されている。バッファー回路175のp
出力は、分岐されたn出力(図6)とともにアナログス
イッチ153の制御端子に接続されている。
As shown in FIG. 7B, the buffer circuit 175 on the p output side is a CMOS inverter circuit 176.
It is configured by a series connection of five stages a, 176b, 176c, 176d, 176e. The input of the buffer circuit 175 is the flip-flops 173 shown in FIG.
Connected to the output Q of. P of the buffer circuit 175
The output is connected to the control terminal of the analog switch 153 along with the branched n output (FIG. 6).

【0070】フリップフロップ回路173の入力端子D
に信号が入力されると、クロック信号CKおよびクロッ
ク信号の反転信号(−CK)に応じて、出力信号Qが出
力される。各段のフリップフロップ回路173の出力Q
は、出力バッファー回路175を通して各アナログスイ
ッチ151を制御する。フリップフロップ回路173の
各段の出力信号Qは、次段の入力Dに出力される。
Input terminal D of flip-flop circuit 173
When a signal is input to the output signal Q, the output signal Q is output according to the clock signal CK and the inverted signal (-CK) of the clock signal. Output Q of flip-flop circuit 173 of each stage
Controls each analog switch 151 through the output buffer circuit 175. The output signal Q of each stage of the flip-flop circuit 173 is output to the input D of the next stage.

【0071】図6に示すように、例えば、No.1から
No.24までの24個のアナログスイッチ151は、
各2個(p型のTFTとn型のTFT)、合計48個の
TFTから構成されている。24個のアナログスイッチ
151は、シフトレジスタの1段分の出力信号(例えば
出力1、pとnの2極性)を共有している。
As shown in FIG. 1 to No. 24 analog switches 151 up to 24 are
Two TFTs each (a p-type TFT and an n-type TFT), for a total of 48 TFTs. The 24 analog switches 151 share an output signal for one stage of the shift register (for example, output 1, two polarities of p and n).

【0072】より詳細には、シフトレジスタのnの出力
は、アナログスイッチ制御信号線181aを介して、2
4個のアナログスイッチの全てのn型TFTのゲート電
極と連結されている。シフトレジスタのp出力は、アナ
ログスイッチ制御信号線181bを介して、24個のア
ナログスイッチの全てのp型TFTのゲート電極と連結
されている。
More specifically, the n output of the shift register is 2 via the analog switch control signal line 181a.
The gate electrodes of all n-type TFTs of the four analog switches are connected. The p output of the shift register is connected to the gate electrodes of all p-type TFTs of the 24 analog switches via the analog switch control signal line 181b.

【0073】図6に基づいて、回路動作について説明す
る。
The circuit operation will be described with reference to FIG.

【0074】1段のシフトレジスタ173からの制御信
号が、24個のアナログスイッチ151(例えば、N
o.1からNo.24までの24個のアナログスイッ
チ)のオン/オフを同時に制御する。1段のシフトレジ
スタ173からの制御信号により、同じタイミングで2
4個のアナログスイッチ151が同時にオンされ、信号
線11を介して、(RGB各8個)のサブ画素へのデー
タの書き込みを行う。いわゆる8データ分割の点順次書
き込み方式である。
The control signal from the shift register 173 of one stage is sent to 24 analog switches 151 (for example, N
o. 1 to No. ON / OFF of 24 analog switches up to 24) is controlled at the same time. 2 at the same timing by the control signal from the shift register 173 of one stage.
The four analog switches 151 are turned on at the same time, and data is written to the (8 for each RGB) sub-pixels via the signal line 11. This is a so-called dot-sequential writing method of dividing 8 data.

【0075】具体的には、液晶表示装置において、以下
のような回路動作が行われる。
Specifically, in the liquid crystal display device, the following circuit operation is performed.

【0076】走査線駆動回路C1が1本の走査線15を
選択し、その走査線15にゲートが接続される画素TF
T25が全て導通状態になった時点で、シフトレジスタ
回路171の第1段目のフリップフロップ回路173に
接続される出力バッファ175のn端子とp端子との2
つの出力1から出力されるアナログスイッチ制御信号に
より、No.1からNo.24までのアナログスイッチ
151に含まれる24個のp型TFTと24個のn型T
FTが、同時に“オン”する。
The scanning line driving circuit C1 selects one scanning line 15, and the pixel TF whose gate is connected to the scanning line 15 is selected.
At the time when all of T25 are turned on, two of the n terminal and the p terminal of the output buffer 175 connected to the first-stage flip-flop circuit 173 of the shift register circuit 171 are connected.
By the analog switch control signal output from the two outputs 1, No. 1 to No. 24 p-type TFTs and 24 n-type T's included in up to 24 analog switches 151
The FT's turn on at the same time.

【0077】アナログスイッチ151がオンされると、
表示部Bの走査線15からの信号により既に導通状態に
なっている画素TFT25を介して、ビデオ信号線17
のうち、R1からR8まで、G1からG8まで、B1か
らB8までの各表示信号の内容に対応して、各画素セル
(液晶セル23と蓄積容量27)に電荷を供給し、画素
に画像情報を書き込む。
When the analog switch 151 is turned on,
The video signal line 17 is transmitted through the pixel TFT 25 which is already in a conductive state by the signal from the scanning line 15 of the display section B.
Among these, charges are supplied to each pixel cell (the liquid crystal cell 23 and the storage capacitor 27) corresponding to the contents of each display signal from R1 to R8, G1 to G8, and B1 to B8, and image information is supplied to the pixel. Write.

【0078】シフトレジスタ回路171が、第1段から
第100段まで順次制御信号を出力し、No.1からN
o.2400までのアナログスイッチ151を、順次
“オン”させる。ビデオ信号線17からのビデオ信号
(表示信号)は、1段のフリップフロップ回路173当
り24画素ずつに分割されて、最終的にNo.1からN
o.2400までのサブ画素に転送される。
The shift register circuit 171 sequentially outputs the control signals from the first stage to the 100th stage, and No. 1 to N
The analog switches 151 up to 2400 are sequentially turned on. The video signal (display signal) from the video signal line 17 is divided into 24 pixels per one-stage flip-flop circuit 173, and finally No. 1 to N
The data is transferred to sub-pixels up to 2400.

【0079】走査線駆動回路C1が次の走査線15を選
択すると、それまで選択されていた画素TFT25は、
非導通状態になる。液晶セル23と蓄積容量27とは、
信号線11から電気的に切断され、150本の走査線1
5が順次走査される1水平期間中、供給された画像情報
を次の走査まで保持する。
When the scanning line driving circuit C1 selects the next scanning line 15, the pixel TFTs 25 that have been selected until then are
It becomes non-conductive. The liquid crystal cell 23 and the storage capacitor 27 are
150 scanning lines 1 electrically disconnected from the signal line 11
During one horizontal period in which 5 is sequentially scanned, the supplied image information is held until the next scan.

【0080】以上に述べた動作を順次繰り返すことによ
り画像表示を行う。
An image is displayed by sequentially repeating the operation described above.

【0081】信号線駆動回路C2中のシフトレジスタの
動作速度は、4.88MHzであり、走査線駆動回路の
シフトレジスタと比較して高速である。
The operating speed of the shift register in the signal line driving circuit C2 is 4.88 MHz, which is higher than that of the shift register in the scanning line driving circuit.

【0082】図8に、図1のVIIIa−VIIIb線視断面図
に相当する信号線駆動回路を含む液晶表示装置の周辺部
の断面を示す。周辺回路用TFT85としては、ポリシ
リコンTFTを用いることができる。表示部Bの構造
は、図4に示されている図1のIVa−IVb線視断面図と
同様である。
FIG. 8 shows a cross section of a peripheral portion of a liquid crystal display device including a signal line drive circuit corresponding to the cross sectional view taken along the line VIIIa-VIIIb of FIG. A polysilicon TFT can be used as the peripheral circuit TFT 85. The structure of the display unit B is the same as the sectional view taken along the line IVa-IVb of FIG. 1 shown in FIG.

【0083】図8には、第1の透明基板31上に形成さ
れ、多結晶TFT85を半導体能動素子として用いる信
号線駆動回路C2が示されている。図8の構造では、信
号線駆動回路C2の上方(第2の透明基板51側)にお
いて信号線駆動回路C2を遮光する遮光膜が、ブラック
マトリックス(BM)、すなわち導電性遮光膜でなく、
絶縁性黒色樹脂膜201で形成されている。絶縁性黒色
樹脂膜201は、好ましくはカラーフィルタ61、6
3、65とほぼ等しい厚さを有する。
FIG. 8 shows a signal line drive circuit C2 formed on the first transparent substrate 31 and using the polycrystalline TFT 85 as a semiconductor active element. In the structure of FIG. 8, the light shielding film that shields the signal line driving circuit C2 above the signal line driving circuit C2 (on the side of the second transparent substrate 51) is not a black matrix (BM), that is, a conductive light shielding film,
It is formed of an insulating black resin film 201. The insulating black resin film 201 is preferably the color filters 61, 6
It has a thickness approximately equal to 3,65.

【0084】表示部B側の第2の透明基板51上には、
画素間の光の漏れを防止し、カラー表示特性を改善する
為に、カラーフィルタ61、63、65と一部オーバー
ラップするようにブラックマトリックス(BM)1,
1,1、・・・が設けられている。ブラックマトリック
スは周辺回路C2上まで延在し、絶縁性黒色樹脂膜20
1とも一部オーバラップしている。このオーバーラップ
により連続した遮光構造が形成され、遮光性が向上す
る。
On the second transparent substrate 51 on the display section B side,
In order to prevent light leakage between pixels and improve the color display characteristics, the black matrix (BM) 1, so that it partially overlaps the color filters 61, 63, 65.
1, 1, ... Are provided. The black matrix extends over the peripheral circuit C2, and the insulating black resin film 20
Both 1 and 1 partially overlap. This overlap forms a continuous light-shielding structure, which improves the light-shielding property.

【0085】樹脂系の絶縁性黒色樹脂膜201を形成す
る材料としては、好ましくは、黒色の着色顔料を混入し
たポリイミドが用いられる。その他の材料としては、黒
色の着色顔料を混入したアクリル系またはエポキシ系の
樹脂を用いてもよい。感光性樹脂を用いれば、別途フォ
トレジスト膜を形成することがなく、露光、現像工程に
より黒色樹脂膜をパターニングすることができる。
As a material for forming the resin-based insulating black resin film 201, polyimide containing a black color pigment is preferably used. As another material, an acrylic or epoxy resin mixed with a black color pigment may be used. If a photosensitive resin is used, the black resin film can be patterned by the exposure and development processes without separately forming a photoresist film.

【0086】黒色樹脂膜201により、第2の透明基板
5側から信号線周辺回路C2に入射する光(主として可
視光)を遮光する。斜めの入射光に対しても、ブラック
マトリックス1と黒色樹脂膜201との連続遮光構造
が、十分な遮光性能を発揮する。
The black resin film 201 shields light (mainly visible light) incident on the signal line peripheral circuit C2 from the second transparent substrate 5 side. The continuous light-shielding structure of the black matrix 1 and the black resin film 201 exhibits sufficient light-shielding performance even for obliquely incident light.

【0087】信号線周辺回路C2の近傍に配置される遮
光構造は、黒色樹脂201のみであり、絶縁体である黒
色樹脂膜201と周辺回路C2のTFT85とが形成す
る寄生容量は、極めて小さくすることができる。従っ
て、遮光構造を設けても、その寄生容量により周辺回路
C2の動作速度を遅くすることは少ない。
The light-shielding structure arranged near the signal line peripheral circuit C2 is only the black resin 201, and the parasitic capacitance formed by the black resin film 201 as an insulator and the TFT 85 of the peripheral circuit C2 is made extremely small. be able to. Therefore, even if the light shielding structure is provided, the operating speed of the peripheral circuit C2 is unlikely to be slowed down due to its parasitic capacitance.

【0088】次に、液晶表示装置の製造方法について説
明する。液晶表示装置の製造方法は、以下に説明する一
般的なアクティブマトリックス型の液晶表示装置の製造
方法が用いられる。
Next, a method of manufacturing the liquid crystal display device will be described. As a method for manufacturing the liquid crystal display device, a general method for manufacturing an active matrix type liquid crystal display device described below is used.

【0089】トップゲート型TFTを半導体能動素子と
して用いた場合の、第一の透明基板側の表示部Bと周辺
回路部Cとの製造方法について、以下に説明する。
A method of manufacturing the display section B and the peripheral circuit section C on the first transparent substrate side when the top gate type TFT is used as a semiconductor active element will be described below.

【0090】図16は、図3(b)に示した構造と同様
の構造を有するトップゲート型TFTを、画素TFT及
び周辺回路用TFTの両方に用いた場合の液晶表示装置
の一例を示す断面図である。
FIG. 16 is a cross section showing an example of a liquid crystal display device in which a top gate type TFT having a structure similar to that shown in FIG. 3B is used for both a pixel TFT and a peripheral circuit TFT. It is a figure.

【0091】図16には、第1の透明基板側31側の構
造を示す。
FIG. 16 shows the structure on the first transparent substrate side 31 side.

【0092】第一の透明基板31上には、ポリシリコン
膜35、SiO2からなるゲート絶縁膜、ゲート電極G
が順次形成されている。ゲートの両側のポリシリコン層
は、n型不純物又はp型不純物をイオン注入することに
より形成された高濃度層37、37によりソース及びド
レイン領域が形成されている。
On the first transparent substrate 31, a polysilicon film 35, a gate insulating film made of SiO 2 , and a gate electrode G are formed.
Are sequentially formed. In the polysilicon layer on both sides of the gate, source and drain regions are formed by high-concentration layers 37, 37 formed by ion-implanting n-type impurities or p-type impurities.

【0093】第一の透明基板上には、第一の層間絶縁膜
41aが形成されている。第一の層間絶縁膜41aに
は、ソース、ゲート、ドレインとコンタクトを形成する
ためのコンタクトホールが開口される。コンタクトホー
ルを介して、Ti/Al/Tiによるソース電極S、ゲー
ト電極G、ドレイン電極Dが、第一の層間絶縁膜41a
上に形成されている。
A first interlayer insulating film 41a is formed on the first transparent substrate. Contact holes for forming contacts with the source, the gate and the drain are opened in the first interlayer insulating film 41a. The source electrode S, the gate electrode G, and the drain electrode D made of Ti / Al / Ti are connected to the first interlayer insulating film 41a through the contact holes.
Formed on.

【0094】第一の層間絶縁膜41a上には、第二の層
間絶縁膜41bが形成されている。
A second interlayer insulating film 41b is formed on the first interlayer insulating film 41a.

【0095】画素TFT25のドレイン電極D上には、
第二の層間絶縁膜41bを開口するコンタクトホールが
形成されている。
On the drain electrode D of the pixel TFT 25,
A contact hole is formed to open the second interlayer insulating film 41b.

【0096】第二の層間絶縁膜41b上には、ITOに
より形成された画素電極45が形成されている。画素電
極45は、表示部Bの画素TFT25のドレイン電極D
と接続される。
A pixel electrode 45 made of ITO is formed on the second interlayer insulating film 41b. The pixel electrode 45 is the drain electrode D of the pixel TFT 25 of the display section B.
Connected with.

【0097】周辺回路部Cの周辺回路用TFTは、n型
のTFT85aとp型TFT85bとを含んでいる。イ
オン注入することにより高濃度層37、37をに形成し
ているため、同一基板上にn型のTFT85aとp型T
FT85bを形成することが容易である。相補型回路
(CMOS回路)を形成することができるため、周辺回
路Cの高速化と低消費電力化が可能となる。
The peripheral circuit TFT of the peripheral circuit section C includes an n-type TFT 85a and a p-type TFT 85b. Since the high-concentration layers 37, 37 are formed by ion implantation, the n-type TFT 85a and the p-type T 85 are formed on the same substrate.
It is easy to form the FT85b. Since a complementary circuit (CMOS circuit) can be formed, the peripheral circuit C can be operated at high speed and low power consumption.

【0098】液晶表示装置の詳細な製造工程について以
下に説明する。
Detailed manufacturing steps of the liquid crystal display device will be described below.

【0099】 第一の透明基板31の上に、CVD法
を用いてアモルファスシリコン膜を1000オングスト
ローム堆積する。
An amorphous silicon film of 1000 angstrom is deposited on the first transparent substrate 31 by the CVD method.

【0100】 エキシマレーザー法を用いて、アモル
ファスシリコン膜を結晶化する。この結晶化工程によ
り、アモルファスシリコン膜は多結晶シリコン膜35と
なる。
The amorphous silicon film is crystallized by using the excimer laser method. By this crystallization process, the amorphous silicon film becomes the polycrystalline silicon film 35.

【0101】 多結晶シリコン膜35を、通常のフォ
トリソグラフィー工程とエッチング工程により島状に加
工して、TFT用のチャネル層を形成する。
The polycrystalline silicon film 35 is processed into an island shape by an ordinary photolithography process and etching process to form a channel layer for TFT.

【0102】 PECVDにより、ゲート絶縁膜33
を形成する。ゲート絶縁膜33を所定の形状に加工す
る。PECVDの代わりにスパッタリングを用いても良
い。
The gate insulating film 33 is formed by PECVD.
To form. The gate insulating film 33 is processed into a predetermined shape. Sputtering may be used instead of PECVD.

【0103】 TFTのゲート電極の両脇に形成され
るソース電極及びドレイン電極のコンタクト抵抗を低減
するために、イオン注入により、チャネル層よりも高不
純物濃度にドープされた多結晶シリコン層37をチャネ
ル用多結晶シリコン膜33の両脇に形成する。ここで、
周辺回路部Cには、異なるドーピングイオンを用いたイ
オン注入により、n型のTFT85aとp型TFT85
bを形成する。
In order to reduce the contact resistance of the source electrode and the drain electrode formed on both sides of the gate electrode of the TFT, the polycrystalline silicon layer 37 doped with an impurity concentration higher than that of the channel layer is channeled by ion implantation. It is formed on both sides of the polycrystalline silicon film 33 for use. here,
The n-type TFT 85a and the p-type TFT 85 are implanted into the peripheral circuit section C by ion implantation using different doping ions.
b is formed.

【0104】 第一の透明基板31上に、第一の層間
絶縁膜41aを形成する。
A first interlayer insulating film 41a is formed on the first transparent substrate 31.

【0105】第一の層間絶縁膜41aに、ゲート、およ
びソース/ドレインコンタクトを形成するためのコンタ
クトホールを開口する。
Contact holes for forming gate and source / drain contacts are opened in the first interlayer insulating film 41a.

【0106】コンタクトホールを介して、Ti/Al/
Tiによるソース電極S、ゲート電極G、ドレイン電極
Dを、第一の層間絶縁膜41a上に形成する。
Ti / Al / through the contact hole
The source electrode S, the gate electrode G, and the drain electrode D made of Ti are formed on the first interlayer insulating film 41a.

【0107】 第一の透明基板31の全面に、酸化膜
により形成される層間絶縁膜41bを堆積する。酸化膜
に代えて窒化膜やポリイミド膜を用いることもできる。
層間絶縁膜膜41bにコンタクト孔を開口し、ITO
(インジウム錫酸化物)よりなる画素電極45を形成す
る。
An interlayer insulating film 41b formed of an oxide film is deposited on the entire surface of the first transparent substrate 31. A nitride film or a polyimide film may be used instead of the oxide film.
A contact hole is opened in the interlayer insulating film 41b, and ITO is
A pixel electrode 45 made of (indium tin oxide) is formed.

【0108】以上の工程により、トップゲート型TFT
が完成する。
Through the above steps, the top gate type TFT
Is completed.

【0109】図4及び図8を参照しつつ、カラーフィル
タと第二のコモン電極とを備えた第二の透明基板51側
の画素構造の製造方法について説明する。
A method of manufacturing the pixel structure on the second transparent substrate 51 side provided with the color filter and the second common electrode will be described with reference to FIGS.

【0110】 第二の透明基板51上に、厚さ200
0オングストロームのCr膜を形成し、所定の形状のマ
スクを用いたエッチングを行うことにより、表示部Bの
画素TFT25及び周辺回路部Cの第一の周辺回路C1
上を覆う遮光膜であるブラックマトリックス(BM)
1、1、1・・・を形成する。
On the second transparent substrate 51, the thickness 200
By forming a 0 angstrom Cr film and performing etching using a mask having a predetermined shape, the pixel TFT 25 of the display section B and the first peripheral circuit C1 of the peripheral circuit section C are formed.
Black matrix (BM) that is a light-shielding film that covers the top
1, 1, 1 ...

【0111】 第二の透明基板51の上に、厚さ1.
5μmの赤色のカラーレジストを塗布し、乾燥、露光、
現像を含む通常のフォトレジスト工程により、表示部B
に赤色のカラーフィルタ61を形成する。
On the second transparent substrate 51, the thickness 1.
Apply 5 μm red color resist, dry, expose,
By the usual photoresist process including development, the display area B
Then, the red color filter 61 is formed.

【0112】 緑色のカラーフィルタ63及び青色の
カラーフィルタ65を、と同様の工程により形成す
る。上記のカラーフィルタ61、63、65は、ブラッ
クマトリックス(BM)1、1、1と端部をオーバーラ
ップさせて形成される。
The green color filter 63 and the blue color filter 65 are formed by the same process as described above. The color filters 61, 63, 65 are formed by overlapping the ends with the black matrix (BM) 1, 1, 1.

【0113】 周辺回路部Cのうち第二の周辺回路C
2上を覆うように、第二の透明基板51の内側に黒色樹
脂膜を塗布し、所定のパターン形成工程により絶縁性黒
色遮光膜201を形成する。
The second peripheral circuit C of the peripheral circuit section C
A black resin film is applied to the inside of the second transparent substrate 51 so as to cover the upper surface of the second transparent substrate 51, and an insulating black light-shielding film 201 is formed by a predetermined pattern forming process.

【0114】 カラーフィルタ61、63、65及び
絶縁性黒色遮光膜201を保護するとともに、カラーフ
ィルタと絶縁性黒色遮光膜201とにより形成されてい
る凹凸を平坦化するために樹脂製の平坦化膜73aを形
成する。
A flattening film made of resin for protecting the color filters 61, 63, 65 and the insulating black light-shielding film 201 and flattening the unevenness formed by the color filter and the insulating black light-shielding film 201. 73a is formed.

【0115】 スパッタ法により厚さ1000オング
ストロームのITO膜を成膜し、次いで所定のパターン
形成工程により共通電極71を形成する。
An ITO film having a thickness of 1000 Å is formed by a sputtering method, and then a common electrode 71 is formed by a predetermined pattern forming process.

【0116】 共通電極71を覆うように、ポリイミ
ド等の配向膜75aを形成する。
An alignment film 75a made of polyimide or the like is formed so as to cover the common electrode 71.

【0117】以上の工程により、第二の透明基板51側
の構造が完成する。
Through the above steps, the structure on the second transparent substrate 51 side is completed.

【0118】尚、上記の工程に代えて、第二の透明基
板51の外側に絶縁性黒色遮光膜又は導電性遮光膜を形
成し、第二の周辺回路上を覆うこともできる。また、第
一の透明基板側に絶縁性黒色遮光膜を形成し、第二の周
辺回路上を覆うことも出来る。
Instead of the above steps, an insulating black light-shielding film or a conductive light-shielding film may be formed on the outside of the second transparent substrate 51 to cover the second peripheral circuit. It is also possible to form an insulating black light-shielding film on the first transparent substrate side to cover the second peripheral circuit.

【0119】上記のようにして製造された、第一の透明
基板31と第二の透明基板51とを張り合わせて液晶表
示装置を形成する工程について以下に説明する。
A process of forming the liquid crystal display device by laminating the first transparent substrate 31 and the second transparent substrate 51 manufactured as described above will be described below.

【0120】 第一の透明基板31と第二の透明基板
51とに形成した配向膜75a、75bを必要に応じ、
加熱、硬化させる。
If necessary, the alignment films 75a and 75b formed on the first transparent substrate 31 and the second transparent substrate 51 may be formed.
Heat and cure.

【0121】 配向膜75a、75bを、バフ(buf
f)布で一定方向に擦るラビング工程を行う。この工程
により、配向膜75a、75bには、配向構造が形成さ
れる。
The alignment films 75a and 75b are buffed (buf).
f) Perform a rubbing process of rubbing in one direction with a cloth. By this step, an alignment structure is formed on the alignment films 75a and 75b.

【0122】 第一の透明基板31上に、ポリマー
系、ガラス系、シリカ系などの球状体スペーサを散布す
る。
On the first transparent substrate 31, spherical spacers made of polymer, glass, silica or the like are dispersed.

【0123】 第一の透明基板31の周辺回路部Cの
さらに外周部に、シール用樹脂をディスペンサにより塗
布する。シールは、第一の透明基板31上に第二の透明
基板51を重ね、加熱加圧してシール用樹脂を硬化させ
る。第一の透明基板31と第二の透明基板51とがシー
ル材により張り合わされる。球状体スペーサが両基板間
の距離を所定の値に保つ。
A sealing resin is applied to the outer peripheral portion of the peripheral circuit portion C of the first transparent substrate 31 by a dispenser. The seal is obtained by stacking the second transparent substrate 51 on the first transparent substrate 31 and heating and pressing to cure the sealing resin. The first transparent substrate 31 and the second transparent substrate 51 are attached to each other with a sealing material. The spherical spacer keeps the distance between both substrates at a predetermined value.

【0124】 液晶材Eを、図示しない液晶注入口よ
り液晶収容空間81に注入した後、液晶注入口を封止す
る。
After the liquid crystal material E is injected into the liquid crystal housing space 81 from a liquid crystal injection port (not shown), the liquid crystal injection port is sealed.

【0125】信号線駆動回路C2の上に絶縁性黒色樹脂
膜201が設けられる。絶縁性黒色遮光膜201は、第
二の透明基板51側から信号線駆動回路C2に入射する
光を遮光する。信号線駆動回路C2に用いられている半
導体能動素子、すなわち周辺回路用TFT85の、光に
起因する誤動作の確率を低減することができる。従っ
て、信号線駆動回路C2は入射光の有無によらずに安定
に動作し、液晶表示装置事態の動作も安定化する。
An insulating black resin film 201 is provided on the signal line drive circuit C2. The insulating black light shielding film 201 shields the light incident on the signal line drive circuit C2 from the second transparent substrate 51 side. It is possible to reduce the probability of malfunction of the semiconductor active element used in the signal line drive circuit C2, that is, the peripheral circuit TFT 85 due to light. Therefore, the signal line drive circuit C2 operates stably regardless of the presence or absence of incident light, and the operation of the liquid crystal display device is also stabilized.

【0126】液晶の比誘電率(ε)は、5〜11程度で
ある。第一の透明基板と第二の透明基板との間のギャッ
プは4〜5ミクロン程度である。従って、信号線駆動回
路C2を4.88MHzで動作させる場合には、周辺回路
用TFT85の寄生容量に起因する回路動作の速度低下が
問題となる。
The relative permittivity (ε) of the liquid crystal is about 5-11. The gap between the first transparent substrate and the second transparent substrate is about 4-5 microns. Therefore, when the signal line drive circuit C2 is operated at 4.88 MHz, there is a problem that the circuit operation speed is reduced due to the parasitic capacitance of the peripheral circuit TFT 85.

【0127】高速動作すべき信号線駆動回路C2の遮光
膜として金属製BMを用いると、TFTとBMとの間に
形成される寄生容量が信号線駆動回路C2の高速動作を
阻害する。絶縁性遮光膜を用いることにより、寄生容量
の増加を防止し、動作速度の低下を防止することができ
る。
When a metal BM is used as the light-shielding film of the signal line drive circuit C2 that should operate at high speed, the parasitic capacitance formed between the TFT and BM hinders the high speed operation of the signal line drive circuit C2. By using the insulating light-shielding film, it is possible to prevent an increase in parasitic capacitance and prevent a decrease in operating speed.

【0128】本願実施例の液晶表示装置においては、1
ミクロン以下の薄い絶縁性黒色遮光膜で遮光体を形成す
ることもできる。
In the liquid crystal display device of the present embodiment, 1
It is also possible to form the light shield with a thin insulating black light-shielding film having a thickness of micron or less.

【0129】周辺回路、特に信号線駆動回路上を、第二
の透明基板51の外側(第一の透明基板31と反対側)
に設けられた液晶表示装置の外周に配置されている額縁
(ベゼル)211によって覆うことにより遮光する方法
も考えられる。しかしながら、広い額縁を用いる遮光構
造は、液晶表示装置の大画面化(液晶表示装置の狭額縁
化)の妨げになる。
Outside the second transparent substrate 51 (on the side opposite to the first transparent substrate 31) on the peripheral circuit, especially on the signal line drive circuit.
A method of shielding light by covering with a frame (bezel) 211 arranged on the outer periphery of the liquid crystal display device provided in the above can be considered. However, the light-shielding structure using a wide frame hinders an increase in the screen size of the liquid crystal display device (narrowing the frame size of the liquid crystal display device).

【0130】信号線駆動回路(第二の周辺回路)を遮光
する遮光体として、カーボン系の黒色樹脂を用いること
もできる。
A carbon black resin can be used as a light shield for shielding the signal line drive circuit (second peripheral circuit).

【0131】カーボン樹脂の中には、電気伝導率が10
6Ωm以下と、半絶縁性を示す材料が存在する。このよ
うな半絶縁性のカーボン樹脂を用いると、絶縁性遮光膜
を用いた場合と比較して遮光膜に起因する寄生容量が大
きくなる。但し、半絶縁性のカーボン樹脂を用いた遮光
膜は、絶縁性遮光膜と比べて遮光性が良好である。寄生
容量との兼ね合いで、遮光性を優先させる必要がある場
合には、好ましく用いられる。
Carbon resin has an electric conductivity of 10
There is a material exhibiting a semi-insulating property of 6 Ωm or less. When such a semi-insulating carbon resin is used, the parasitic capacitance due to the light-shielding film becomes larger than that when an insulating light-shielding film is used. However, the light-shielding film using the semi-insulating carbon resin has a better light-shielding property than the insulating light-shielding film. It is preferably used when it is necessary to prioritize the light shielding property in consideration of the parasitic capacitance.

【0132】図9は、本発明の第1の実施の形態による
液晶表示装置の変形例である。
FIG. 9 shows a modification of the liquid crystal display device according to the first embodiment of the invention.

【0133】図9に示す液晶表示装置においては、第二
の透明基板51の内側に設けられた絶縁性黒色樹脂膜2
01とともに、第一の透明基板31側にも、第二の周辺
回路C2を覆う絶縁性黒色樹脂膜301が設けられてい
る。
In the liquid crystal display device shown in FIG. 9, the insulating black resin film 2 provided inside the second transparent substrate 51.
01, an insulating black resin film 301 that covers the second peripheral circuit C2 is also provided on the first transparent substrate 31 side.

【0134】第一の透明基板側に設けられた遮光膜30
1も、信号線駆動回路C2の上方を覆うように設けられ
ている。
Light-shielding film 30 provided on the first transparent substrate side
1 is also provided so as to cover the upper side of the signal line drive circuit C2.

【0135】図9に示す液晶表示装置においては、信号
線駆動回路C2の上方に二重の遮光膜として、絶縁性遮
光膜201、301が形成される。従って、信号線駆動
回路C2に関する遮光性が向上し、第1の実施の形態に
よる液晶表示装置と比べて、周辺回路、特に信号線駆動
回路の動作が、より一層安定になる。
In the liquid crystal display device shown in FIG. 9, insulating light-shielding films 201 and 301 are formed above the signal line drive circuit C2 as double light-shielding films. Therefore, the light-shielding property of the signal line drive circuit C2 is improved, and the operations of the peripheral circuits, particularly the signal line drive circuit, are more stable than those of the liquid crystal display device according to the first embodiment.

【0136】図10に、本発明の第2の実施の形態によ
る液晶表示装置を示す。第2の実施の形態においては、
第1の実施の形態による液晶表示装置と同一部分につい
ては、同一符号を付してその説明を省略する。
FIG. 10 shows a liquid crystal display device according to the second embodiment of the present invention. In the second embodiment,
The same parts as those of the liquid crystal display device according to the first embodiment are designated by the same reference numerals and the description thereof will be omitted.

【0137】図10は、液晶表示装置の周辺部の構造を
示す断面図であり、信号線駆動回路(第二の周辺回路)
C2を含んでいる。この図は、第1の実施の形態による
液晶表示装置における図8に対応する図面である。
FIG. 10 is a cross-sectional view showing the structure of the peripheral portion of the liquid crystal display device, and a signal line drive circuit (second peripheral circuit).
Includes C2. This drawing corresponds to FIG. 8 in the liquid crystal display device according to the first embodiment.

【0138】図10に示した液晶表示装置においては、
信号線駆動回路C2上を覆う遮光膜401が、第2の透
明基板51の外側(第1の透明基板31の存在する方向
と反対側)、すなわち液晶表示装置のパネルの外側に設
けられている。この液晶表示装置においても、遮光膜4
01が第二の透明基板51の外側から信号線駆動回路C
2側に入射する光を遮る。
In the liquid crystal display device shown in FIG. 10,
A light shielding film 401 that covers the signal line drive circuit C2 is provided outside the second transparent substrate 51 (on the side opposite to the direction in which the first transparent substrate 31 exists), that is, outside the panel of the liquid crystal display device. . Also in this liquid crystal display device, the light shielding film 4
01 is the signal line drive circuit C from the outside of the second transparent substrate 51.
Blocks light that enters the 2 side.

【0139】信号線駆動回路C2と遮光膜401との間
に厚い絶縁体である第二の透明基板51が介在する。従
って、第1の実施の形態で用いた絶縁性黒色樹脂の代わ
りに半絶縁性のカーボン系黒色樹脂を用いることがで
き、導電性の遮光膜を用いることも可能となる。遮光膜
の材料選択の自由度が増すとともに、例えば半絶縁性の
カーボン系黒色樹脂や導電性の遮光膜を用いた場合に
は、絶縁性の遮光膜を用いた場合と比較して遮光性が一
層向上するという効果を発揮する。
The second transparent substrate 51, which is a thick insulator, is interposed between the signal line drive circuit C2 and the light shielding film 401. Therefore, a semi-insulating carbon black resin can be used instead of the insulating black resin used in the first embodiment, and a conductive light-shielding film can also be used. The degree of freedom in selecting the material of the light-shielding film is increased, and, for example, when a semi-insulating carbon black resin or a conductive light-shielding film is used, the light-shielding property is higher than that when an insulating light-shielding film is used. It has the effect of further improving.

【0140】第二の透明基板51の外側にパネル外遮光
体401を形成しているため、第一の透明基板31と第
二の透明基板51との間の狭いギャップの内側に遮光膜
を形成する場合と比較して遮光膜形成工程が容易にな
る。遮光膜形成工程としては、パネル組立工程の前に、
予め第2の透明基板51の外側にパネル外遮光膜401
を形成しておくことも可能である。パネル組立工程終了
後にパネル外遮光膜401を形成することも可能であ
る。
Since the panel outside light-shielding body 401 is formed outside the second transparent substrate 51, a light-shielding film is formed inside the narrow gap between the first transparent substrate 31 and the second transparent substrate 51. The light-shielding film forming process becomes easier than the case. As the light-shielding film forming process, before the panel assembling process,
The outside-panel light-shielding film 401 is previously formed on the outside of the second transparent substrate 51.
It is also possible to form. It is also possible to form the outside-panel light-shielding film 401 after the panel assembly process is completed.

【0141】従って、第1の実施の形態による液晶表示
装置と比べて、装置の組立工程の自由度が増す。
Therefore, as compared with the liquid crystal display device according to the first embodiment, the degree of freedom in the process of assembling the device is increased.

【0142】パネル外遮光膜401としては、黒色樹脂
膜の他にも、樹脂系黒色インクを用いることも可能であ
る。樹脂系黒色インクを用いて第二の透明基板51上に
遮光膜を塗布する場合には、例えば油性の黒色フェルト
ペンを用いて第二の透明基板51上に描画することも可
能である。
As the outside-panel light-shielding film 401, it is possible to use resin-based black ink other than the black resin film. When the light-shielding film is applied on the second transparent substrate 51 using the resin-based black ink, it is also possible to draw on the second transparent substrate 51 using, for example, an oil-based black felt-tip pen.

【0143】黒色フェルトペンを用いて描画すれば、第
二の透明基板51上の所望の位置に遮光体を形成するこ
とも容易になる。樹脂系黒色インクの塗布により遮光膜
を形成すれば、第一の実施の形態又は第二の実施の形態
による液晶表示装置と比較して、より簡便な方法で遮光
膜を形成できる。また、遮光性粘着テープ、遮光性黒色
フィルム等を用いて遮光体を形成してもよい。
If a black felt-tip pen is used for drawing, it becomes easy to form a light shield at a desired position on the second transparent substrate 51. When the light-shielding film is formed by applying the resin-based black ink, the light-shielding film can be formed by a simpler method as compared with the liquid crystal display device according to the first embodiment or the second embodiment. Further, the light blocking body may be formed using a light blocking adhesive tape, a light blocking black film, or the like.

【0144】インクジェット法などを用いた印刷技術に
よって黒色遮光膜を形成することも可能である。印刷技
術を用いた方法は、遮光膜の形成に関する量産性と経済
性に優れる。
It is also possible to form the black light-shielding film by a printing technique using an inkjet method or the like. The method using the printing technique is excellent in mass productivity and economical efficiency in forming the light shielding film.

【0145】尚、上記の方法を採用すると、第二の透明
基板51の厚さが0.7μm程度であり、第一と第二の
透明基板31、51のギャップが5μm程度であるた
め、斜め入射による迷光の可能性がある。
If the above method is adopted, the thickness of the second transparent substrate 51 is about 0.7 μm, and the gap between the first and second transparent substrates 31 and 51 is about 5 μm. There is a possibility of stray light due to incidence.

【0146】図11には、第2の実施の形態による液晶
表示装置の第1の変形例を示す。
FIG. 11 shows a first modification of the liquid crystal display device according to the second embodiment.

【0147】図11に示した液晶表示装置においては、
信号線駆動回路C2を覆う遮光膜として、第二の透明基
板51の外側のみでなく、第二の透明基板51の内側に
も第二の透明基板51を挟んでパネル外遮光膜401と
対向する位置に絶縁性遮光膜405が設けられている。
このパネル内遮光膜405も、信号線駆動回路C2の上
方を覆う。
In the liquid crystal display device shown in FIG. 11,
As a light-shielding film that covers the signal line drive circuit C2, it faces the outside-panel light-shielding film 401 with the second transparent substrate 51 sandwiched not only outside the second transparent substrate 51 but also inside the second transparent substrate 51. An insulating light-shielding film 405 is provided at the position.
The in-panel light-shielding film 405 also covers the upper part of the signal line drive circuit C2.

【0148】信号線駆動回路C2の上方に二重の遮光膜
が形成されるため遮光性が向上し、斜め入射による迷光
の可能性が低減する。
Since the double light-shielding film is formed above the signal line drive circuit C2, the light-shielding property is improved and the possibility of stray light due to oblique incidence is reduced.

【0149】図12には、第2の実施の形態として示し
た液晶表示装置の第2の変形例を示す。
FIG. 12 shows a second modification of the liquid crystal display device shown as the second embodiment.

【0150】図12に示した液晶表示装置では、パネル
外遮光膜401とパネル内の絶縁性遮光膜201とが、
上方からみた場合に異なる位置に設けられている。例え
ば、パネル外遮光膜401は信号線駆動回路C2のうち
のシフトレジスタ回路部(制御回路B’)上を覆ってお
り、絶縁性黒色樹脂により形成されるパネル内遮光膜2
01は、制御回路A’(アナログ制御スイッチ部)を覆
っている。制御回路C’(出力パッファ部)上には、導
電性遮光膜(BM)1が設けられている。遮光構造と回
路との組み合わせは、上述のものに限らず種々変更する
ことができる。
In the liquid crystal display device shown in FIG. 12, the light shielding film 401 outside the panel and the insulating light shielding film 201 inside the panel are
It is provided at a different position when viewed from above. For example, the outside-panel light-shielding film 401 covers the shift register circuit portion (control circuit B ′) of the signal line drive circuit C2, and the inside-panel light-shielding film 2 formed of an insulating black resin.
Reference numeral 01 covers the control circuit A ′ (analog control switch section). A conductive light-shielding film (BM) 1 is provided on the control circuit C ′ (output puffer section). The combination of the light-shielding structure and the circuit is not limited to the above-described one, and various changes can be made.

【0151】信号線駆動回路のうち異なる回路部に、そ
れぞれの回路部の特徴、例えば遮光性と回路の動作速度
とに応じて構造や位置の異なる遮光膜を適宜設けてい
る。
In different circuit parts of the signal line drive circuit, a light shielding film having a different structure or position is appropriately provided according to the characteristics of each circuit part, for example, the light shielding property and the operating speed of the circuit.

【0152】この構造では、製造工程の自由度が増すと
ともに、遮光膜と信号線駆動回路との位置関係をきめ細
かく設計することができ、周辺回路の高速性と周辺回路
の遮光性とを最適化することができる。
With this structure, the degree of freedom in the manufacturing process is increased, and the positional relationship between the light-shielding film and the signal line drive circuit can be finely designed to optimize the high-speed performance of the peripheral circuits and the light-shielding performance of the peripheral circuits. can do.

【0153】図13及び図14に、本発明の第3の実施
の形態による液晶表示装置を示す。
13 and 14 show a liquid crystal display device according to the third embodiment of the present invention.

【0154】第3の実施の形態において、第1及び第2
の実施の形態による液晶表示装置と同一部分について
は、同一符号を付してその説明を省略する。
In the third embodiment, the first and second
The same parts as those of the liquid crystal display device according to the embodiment are designated by the same reference numerals and the description thereof will be omitted.

【0155】図13は、液晶表示装置の全体構成の平面
図である。この平面図は、第1の実施の形態による液晶
表示装置における図1に対応する図面である。
FIG. 13 is a plan view of the overall structure of the liquid crystal display device. This plan view corresponds to FIG. 1 in the liquid crystal display device according to the first embodiment.

【0156】図13に示すように、液晶表示装置は表示
部Bと周辺回路部Cとを含む。周辺回路部Cは、走査線
駆動回路(第一の周辺回路)C1と信号線駆動回路(第
二の周辺回路)C2とを含む。
As shown in FIG. 13, the liquid crystal display device includes a display portion B and a peripheral circuit portion C. The peripheral circuit section C includes a scanning line drive circuit (first peripheral circuit) C1 and a signal line drive circuit (second peripheral circuit) C2.

【0157】走査線駆動回路C1上には、Crにより形
成されるブラックマトリックス(BM)遮光膜1が設け
られている。信号線駆動回路C2上には、絶縁性黒色樹
脂により形成される遮光膜503が設けられている。
A black matrix (BM) light shielding film 1 made of Cr is provided on the scanning line driving circuit C1. A light shielding film 503 made of an insulating black resin is provided on the signal line driving circuit C2.

【0158】図14は、図13のXa−Xb線視断面図で
あり、第1の実施の形態による液晶表示装置における図
8に対応する図である。
FIG. 14 is a sectional view taken along line Xa-Xb in FIG. 13, and is a view corresponding to FIG. 8 in the liquid crystal display device according to the first embodiment.

【0159】この第3の実施の形態として示した液晶表
示装置では、図14に示すように、液晶材Eを収容する
液晶材収容空間81をシールするためのシール部材50
1の構成が第1の実施の形態による液晶表示装置と異な
っている。
In the liquid crystal display device shown as the third embodiment, as shown in FIG. 14, a seal member 50 for sealing the liquid crystal material accommodation space 81 for accommodating the liquid crystal material E.
1 is different from the liquid crystal display device according to the first embodiment.

【0160】第3の実施の形態による液晶表示装置で
は、矩形の表示部Bの短辺側に配置されている走査線駆
動回路C1のさらに外側に、第1の実施の形態による液
晶表示装置と同様にシール材501が設けられている。
矩形の表示部Bの長辺側に配置されている信号線駆動回
路C2側のシール材503は、信号線駆動回路C2の上
部を覆うように設けられている。シール材501、50
3は周辺回路部Cの外周をループ状に取り巻いている。
In the liquid crystal display device according to the third embodiment, the liquid crystal display device according to the first embodiment is provided outside the scanning line driving circuit C1 arranged on the short side of the rectangular display portion B. Similarly, a sealing material 501 is provided.
The sealing material 503 on the signal line drive circuit C2 side, which is arranged on the long side of the rectangular display portion B, is provided so as to cover the upper portion of the signal line drive circuit C2. Seal material 501, 50
3 surrounds the outer periphery of the peripheral circuit section C in a loop shape.

【0161】シール部材の形成工程としては、まず、通
常の樹脂性のシール部材501を、走査線駆動回路C1
の外側に設ける。次いで遮光性の黒色樹脂製のシール部
材503により信号線駆動回路C2上を覆う。
In the step of forming the seal member, first, the normal resin seal member 501 is attached to the scanning line drive circuit C1.
It is provided outside of. Next, the signal line drive circuit C2 is covered with a light-shielding black resin seal member 503.

【0162】本実施の形態による液晶表示装置では、シ
ール部材501、503が、液晶収容空間81に充填さ
れている液晶材Eをシールする。さらに、絶縁性黒色樹
脂で形成されたシール部材503が信号線駆動回路C2
上を覆い遮光する。絶縁性黒色樹脂で形成されたシール
部材503は、液晶材Eをシールするとともに、信号線
駆動回路C2に含まれる周辺回路用多結晶TFT85を
遮光することにより、光に起因するTFTのリーク電流
を抑制する。
In the liquid crystal display device according to this embodiment, the seal members 501 and 503 seal the liquid crystal material E filled in the liquid crystal storage space 81. Further, the seal member 503 formed of the insulating black resin is used as the signal line driving circuit C2.
Cover the top and block light. The seal member 503 formed of an insulating black resin seals the liquid crystal material E and shields the peripheral circuit polycrystalline TFT 85 included in the signal line drive circuit C2 from light, thereby preventing the leak current of the TFT caused by light. Suppress.

【0163】本実施の形態による液晶表示装置では、第
一の透明基板31と第二の透明基板51との間の遮光膜
503が樹脂製である。樹脂の比誘電率εは3程度であ
るため、液晶材Eの比誘電率(ε=5〜11程度)より
も小さい。従って、第一の透明基板と第二の透明基板と
の間に液晶材が充填されている場合と比較して、信号線
駆動回路C2に関連する寄生容量が低減する。
In the liquid crystal display device according to the present embodiment, the light shielding film 503 between the first transparent substrate 31 and the second transparent substrate 51 is made of resin. Since the relative permittivity ε of the resin is about 3, it is smaller than the relative permittivity of the liquid crystal material E (ε = about 5 to 11). Therefore, as compared with the case where the liquid crystal material is filled between the first transparent substrate and the second transparent substrate, the parasitic capacitance associated with the signal line drive circuit C2 is reduced.

【0164】さらに、シール材と遮光膜とを兼用するこ
とにより、スペース効率が向上する。液晶表示装置の一
層の狭額縁化が可能となる。
Further, the space efficiency is improved by using the sealing material and the light shielding film as well. It is possible to further narrow the frame of the liquid crystal display device.

【0165】尚、走査線駆動回路の外側に配置するシー
ル部材と信号線駆動回路を覆うように配置するシール部
材とを一体化し、両方のシール部材として遮光性のシー
ル部材を用いてもよい。シール部材の製造工程を簡単化
することが可能である。
A sealing member arranged outside the scanning line driving circuit and a sealing member arranged so as to cover the signal line driving circuit may be integrated, and a light shielding sealing member may be used as both sealing members. It is possible to simplify the manufacturing process of the seal member.

【0166】図15に、本発明の第4の実施の形態によ
る携帯用電子機器を示す。この携帯用電子機器(パーソ
ナルコンピュータ)は、第1から第3までの実施の形態
において説明した液晶表示装置を用いている。
FIG. 15 shows a portable electronic device according to the fourth embodiment of the present invention. This portable electronic device (personal computer) uses the liquid crystal display device described in the first to third embodiments.

【0167】図15に示すパーソナルコンピュータで
は、表示部Bと周辺回路部Cとを含む液晶表示装置Aを
用いている。
The personal computer shown in FIG. 15 uses a liquid crystal display device A including a display section B and a peripheral circuit section C.

【0168】パーソナルコンピュータのその他の構成要
素は、一般的なパーソナルコンピュータと同じである。
すなわち、折りたたむと液晶表示装置Aと一体化する箱
体601中には、図示しない中央演算処理装置(CPU)
や記憶回路が収納されている。箱体601の側面には、
外部記憶装置の挿入口603が設けられ、箱体601の
上面には、入力手段(キーボード)605が配置されて
いる。
Other components of the personal computer are the same as those of a general personal computer.
That is, a central processing unit (CPU) (not shown) is provided in the box 601 which is integrated with the liquid crystal display device A when folded.
And a memory circuit are stored. On the side of the box 601,
An insertion port 603 of the external storage device is provided, and an input unit (keyboard) 605 is arranged on the upper surface of the box body 601.

【0169】本実施の形態による液晶表示装置を用いた
パーソナルコンピュータでは、周辺回路部Cを第一の透
明基板上に一体化して形成する。周辺回路部Cを外付け
した液晶表示装置と比べて、液晶表示装置Aの額縁を狭
くすることができる。本体部の寸法が同じ場合に、表示
部Bを大画面化することが可能となる。信号線駆動回路
の能動半導体素子として多結晶TFTを用いるため、パ
ーソナルコンピュータの高速性を維持することができ
る。周辺回路部、特に第二の周辺回路上を絶縁性の遮光
膜で覆うため、光入射による多結晶TFTの誤動作を防
止することができる。
In the personal computer using the liquid crystal display device according to this embodiment, the peripheral circuit section C is integrally formed on the first transparent substrate. The frame of the liquid crystal display device A can be made narrower than that of the liquid crystal display device to which the peripheral circuit section C is externally attached. When the dimensions of the main body are the same, the display B can be enlarged. Since the polycrystalline TFT is used as the active semiconductor element of the signal line driving circuit, the high speed of the personal computer can be maintained. Since the peripheral circuit portion, particularly the second peripheral circuit, is covered with the insulating light-shielding film, it is possible to prevent malfunction of the polycrystalline TFT due to light incidence.

【0170】以上、本発明の実施の形態について説明し
たが、本発明はこれらに制限されるものではない。
The embodiments of the present invention have been described above, but the present invention is not limited to these.

【0171】例えば、セル外遮光膜は、第2の透明基板
に対して、直接または第2の透明基板の上に設けられた
偏光板の上に間接に設けてもよい。
For example, the outside-cell light-shielding film may be provided directly on the second transparent substrate or indirectly on the polarizing plate provided on the second transparent substrate.

【0172】また、BMに関しては、単層または多層の
金属膜が使用できる。
As for BM, a single-layer or multi-layer metal film can be used.

【0173】周辺回路上の遮光膜をすべて絶縁性遮光膜
にすることも可能である。
It is also possible to use all the light shielding films on the peripheral circuit as insulating light shielding films.

【0174】第1及び第2の透明基板として、ガラス製
の基板を用いたが、石英または有機質のフィルムでも良
い。反射型の液晶表示装置の場合には、第一の基板は透
明である必要がない。セラミックス基板、絶縁膜で被覆
されたシリコン基板等を用いることもできる。
Although glass substrates are used as the first and second transparent substrates, quartz or organic films may be used. In the case of a reflective liquid crystal display device, the first substrate does not need to be transparent. A ceramic substrate, a silicon substrate covered with an insulating film, or the like can also be used.

【0175】反射型の表示パネルの場合には、第一の透
明基板側のITO電極は、Al等の他の金属材料に置換
可能である。
In the case of a reflection type display panel, the ITO electrode on the first transparent substrate side can be replaced with another metal material such as Al.

【0176】白黒の表示パネルであれば、画素部のカラ
ーフィルタは不要である。
In the case of a monochrome display panel, the color filter in the pixel section is unnecessary.

【0177】基板上の平坦化膜の代わりに、窒化珪素ま
たは酸化珪素を用いても良い。第二の透明基板側には、
平坦化膜を設けなくてもよい。
Instead of the flattening film on the substrate, silicon nitride or silicon oxide may be used. On the second transparent substrate side,
The flattening film may not be provided.

【0178】本発明の液晶表示装置は、パーソナルコン
ピュータの表示装置としてのみではなく、携帯用通信機
器、テレビジョン、産業用モニタ装置等に用いても好適
である。
The liquid crystal display device of the present invention is suitable not only as a display device for a personal computer but also for a portable communication device, a television, an industrial monitor device and the like.

【0179】その他、種々の変更、改良、組み合わせ等
が可能なことは当業者には自明あろう。
It will be apparent to those skilled in the art that various other modifications, improvements, combinations and the like can be made.

【0180】[0180]

【発明の効果】周辺回路一体化型液晶表示装置におい
て、信号線駆動回路を構成する周辺回路用薄膜トランジ
スタのうちの少なくとも一部を覆う絶縁性遮光膜を設け
ることにより、光入射によるTFTの誤動作を防止し、
かつ、寄生容量の増大を防止して、周辺回路の高速性を
維持することが可能となる。
EFFECTS OF THE INVENTION In the peripheral circuit integrated type liquid crystal display device, by providing an insulating light-shielding film that covers at least a part of the peripheral circuit thin film transistors forming the signal line drive circuit, malfunction of the TFT due to light incidence can be prevented. Prevent,
In addition, it is possible to prevent the parasitic capacitance from increasing and maintain the high speed of the peripheral circuit.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施の形態による液晶表示装置
の平面図である。
FIG. 1 is a plan view of a liquid crystal display device according to a first embodiment of the present invention.

【図2】本発明の第1の実施の形態による液晶表示装置
の等価回路図である。
FIG. 2 is an equivalent circuit diagram of the liquid crystal display device according to the first embodiment of the present invention.

【図3】本発明の第1の実施の形態による液晶表示装置
のうち画素TFTを中心とした部分の断面図であり、
(a)はボトムゲートTFTを用いた場合、(b)はト
ップゲートTFTを用いた場合を示す。
FIG. 3 is a cross-sectional view of a portion centering on a pixel TFT in the liquid crystal display device according to the first embodiment of the present invention,
(A) shows the case where a bottom gate TFT is used, and (b) shows the case where a top gate TFT is used.

【図4】本発明の第1の実施の形態による液晶表示装置
の走査線駆動回路側の断面図であり、図1のIVa-IV
b線に沿う断面図を示す。
FIG. 4 is a cross-sectional view of the liquid crystal display device according to the first embodiment of the present invention on the scanning line driving circuit side, which is taken along line IVa-IV of FIG.
A sectional view taken along the line b is shown.

【図5】本発明の第1の実施の形態による液晶表示装置
の回路図であり、走査線駆動回路側の回路を示す。
FIG. 5 is a circuit diagram of the liquid crystal display device according to the first embodiment of the present invention, showing a circuit on a scanning line driving circuit side.

【図6】本発明の第1の実施の形態による液晶表示装置
の回路図であり、信号線駆動回路側の回路を示す。
FIG. 6 is a circuit diagram of the liquid crystal display device according to the first embodiment of the present invention, showing a circuit on a signal line drive circuit side.

【図7】本発明の第1の実施の形態による液晶表示装置
の回路図であり、信号線駆動回路側の回路を示す。
(a)は、シフトレジスタを構成するフリップフロップ
回路の回路図、(b)は、バッファー回路の回路図を示
す。
FIG. 7 is a circuit diagram of the liquid crystal display device according to the first embodiment of the present invention, showing a circuit on a signal line drive circuit side.
(A) is a circuit diagram of a flip-flop circuit forming a shift register, and (b) is a circuit diagram of a buffer circuit.

【図8】本発明の第1の実施の形態による液晶表示装置
の信号線駆動回路側の断面図である。図1のVIIIa-
VIIIb線断面図を示す。
FIG. 8 is a cross-sectional view of a signal line drive circuit side of the liquid crystal display device according to the first embodiment of the present invention. VIIIa- in FIG.
A VIIIb line sectional view is shown.

【図9】本発明の第1の実施の形態の液晶表示装置の変
形例である信号線駆動回路側の断面図であり、図1のV
IIIa-VIIIb線断面図を示す。
9 is a cross-sectional view of a signal line drive circuit side, which is a modification of the liquid crystal display device according to the first embodiment of the present invention, showing V of FIG.
The IIIa-VIIIb sectional view taken on the line is shown.

【図10】本発明の第2の実施の形態による液晶表示装
置の信号線駆動回路側の断面図であり、図1のVIII
a-VIIIb線断面図を示す。
10 is a cross-sectional view of the liquid crystal display device according to the second embodiment of the present invention on the signal line drive circuit side, and FIG.
The a-VIIIb sectional view is shown.

【図11】本発明の第2の実施の形態の液晶表示装置の
第1変形例である液晶表示装置の断面図であり、信号線
駆動回路側の断面を示す。
FIG. 11 is a cross-sectional view of a liquid crystal display device that is a first modification of the liquid crystal display device according to the second embodiment of the present invention, showing a cross section on the signal line drive circuit side.

【図12】本発明の第2の実施の形態の第2変形例であ
る液晶表示装置の信号線駆動回路側の断面図であり、図
1のVIIIa-VIIIb線断面図を示す。
12 is a cross-sectional view of a liquid crystal display device which is a second modification of the second embodiment of the present invention on the signal line drive circuit side, and is a cross-sectional view taken along the line VIIIa-VIIIb of FIG.

【図13】本発明の第3の実施の形態による液晶表示装
置の平面図である。
FIG. 13 is a plan view of a liquid crystal display device according to a third embodiment of the present invention.

【図14】本発明の第3の実施の形態による液晶表示装
置の信号線駆動回路側の断面図であり、図1のVIII
a-VIIIb線断面図を示す。
14 is a cross-sectional view of the liquid crystal display device according to the third embodiment of the present invention on the signal line drive circuit side, and FIG.
The a-VIIIb sectional view is shown.

【図15】本発明の第1から第3までの実施の形態によ
る液晶表示装置のうちのいずれかを用いた電子機器の斜
視図であり、本発明の第4の実施の形態による電子機器
を示す。
FIG. 15 is a perspective view of an electronic device using any one of the liquid crystal display devices according to the first to third embodiments of the present invention, showing the electronic device according to the fourth embodiment of the present invention. Show.

【図16】本発明の第1の実施の形態による液晶表示装
置の画素部と周辺回路とを示す断面図であり、図1のI
Va-IVb線に沿う断面図を示す。
16 is a cross-sectional view showing a pixel portion and a peripheral circuit of the liquid crystal display device according to the first embodiment of the present invention, which is I in FIG.
A sectional view taken along the line Va-IVb is shown.

【符号の説明】[Explanation of symbols]

A 液晶表示装置 B 表示部 C 周辺回路部 C1 走査線駆動回路 C2 信号線駆動回路 S ソース D ドレイン G ゲート E 液晶材 1 遮光膜(BM) 5 シール材 11 信号線 15 走査線 21 画素 23 液晶セル 25 画素TFT 31 第一の透明基板 45 画素電極 51 第2の透明基板(対向基板) 71 共通電極 85 周辺回路用TFT 201 絶縁性黒色樹脂 401 パネル外遮光体 501 シール材 503 遮光性シール材 A liquid crystal display B display C peripheral circuit C1 scanning line drive circuit C2 signal line drive circuit S source D drain G Gate E Liquid crystal material 1 Light-shielding film (BM) 5 Seal material 11 signal line 15 scan lines 21 pixels 23 Liquid crystal cell 25 pixel TFT 31 First transparent substrate 45 pixel electrode 51 Second transparent substrate (counter substrate) 71 common electrode 85 Peripheral circuit TFT 201 Insulating black resin 401 Outside panel light shield 501 sealing material 503 Light-shielding sealing material

フロントページの続き (56)参考文献 特開 平9−311342(JP,A) 特開 平11−52328(JP,A) 特開 平10−268288(JP,A) 特開 平10−170935(JP,A) 特開 平11−15021(JP,A) 特開 平5−241124(JP,A) 特開 平3−12635(JP,A) 特開 平7−168151(JP,A) 特開 平9−325347(JP,A) 特開 平5−45668(JP,A) 特開 平9−97909(JP,A) 実開 平4−6030(JP,U) (58)調査した分野(Int.Cl.7,DB名) G02F 1/136 Continuation of the front page (56) Reference JP-A-9-311342 (JP, A) JP-A-11-52328 (JP, A) JP-A-10-268288 (JP, A) JP-A-10-170935 (JP , A) JP-A-11-15021 (JP, A) JP-A-5-241124 (JP, A) JP-A-3-12635 (JP, A) JP-A-7-168151 (JP, A) JP-A-7-168151 (JP, A) 9-325347 (JP, A) JP-A-5-45668 (JP, A) JP-A-9-97909 (JP, A) Fukuihei 4-6030 (JP, U) (58) Fields investigated (Int. Cl. 7 , DB name) G02F 1/136

Claims (7)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 第一の基板と、 前記第一の基板上に形成され、行列状に配置された複数
個の画素と、行方向に沿って延在する複数本の走査線
と、列方向に沿って延在する複数本の信号線とを含み、
前記走査線と前記信号線との各交点に前記画素の1つが
接続され、各画素は半導体能動素子と画素電極とを含む
表示部と、 前記第一の基板の行方向端部上に配置され、半導体能動
素子を含み、前記走査線を駆動する走査線駆動回路を含
む第一の周辺回路と、 前記第一の基板の列方向端部上に配置され、半導体能動
素子を含み、前記信号線を駆動する信号線駆動回路を含
む第二の周辺回路と、 前記第一の基板に対向して配置された透明な第二の基板
と、 前記第一及び第二の基板間に挟持された液晶層と、 前記第一、第二の周辺回路のうち、相対的に高速性が要
求される回路の上方にに配置された絶縁性黒色遮光膜
と、相対的に高速性が要求されない回路の上方に配置さ
れた導電性遮光膜と、 を有する液晶表示装置。
1. A first substrate, a plurality of pixels formed on the first substrate and arranged in a matrix, a plurality of scanning lines extending along a row direction, and a column direction. And a plurality of signal lines extending along
One of the pixels is connected to each intersection of the scan line and the signal line, and each pixel is disposed on a display portion including a semiconductor active element and a pixel electrode, and on a row direction end portion of the first substrate. A first peripheral circuit including a semiconductor active element and including a scan line driving circuit for driving the scan line; and a semiconductor active element disposed on an end portion in the column direction of the first substrate and including the signal line. A second peripheral circuit including a signal line drive circuit for driving the liquid crystal, a transparent second substrate arranged to face the first substrate, and a liquid crystal sandwiched between the first and second substrates. A layer, an insulating black light-shielding film disposed above the circuit that requires relatively high speed among the first and second peripheral circuits, and above the circuit that does not require relatively high speed. And a conductive light-shielding film disposed in the liquid crystal display device.
【請求項2】 前記絶縁性黒色遮光膜が前記第二の周辺
回路上方で前記第二の基板の内側表面上に形成され、前
記導電性遮光膜が、前記第一の周辺回路上方で前記第二
の基板の内側表面上に形成されている請求項1記載の液
晶表示装置。
2. The insulating black light shielding film is formed on the inner surface of the second substrate above the second peripheral circuit, and the conductive light shielding film is formed above the first peripheral circuit. The liquid crystal display device according to claim 1, which is formed on the inner surface of the second substrate.
【請求項3】 さらに、前記第一の基板の内側表面上に
配置され、前記第二の周辺回路のうちの少なくとも一部
を覆う他の絶縁性黒色遮光膜を有する請求項2に記載の
液晶表示装置。
3. The liquid crystal according to claim 2, further comprising another insulating black light-shielding film which is disposed on the inner surface of the first substrate and covers at least a part of the second peripheral circuit. Display device.
【請求項4】 前記絶縁性黒色遮光膜の少なくとも一部
が前記第一及び第二の基板間で、前記液晶層をシールす
るシール材を兼ねている請求項2に記載の液晶表示装
置。
4. The liquid crystal display device according to claim 2, wherein at least a part of the insulating black light-shielding film also serves as a sealing material that seals the liquid crystal layer between the first and second substrates.
【請求項5】 前記第二の周辺回路上方の一部領域に前
記絶縁性黒色遮光膜が設けられ、前記第二の周辺回路上
方の他の一部領域に前記導電性遮光膜が設けられている
請求項2記載の液晶表示装置。
5. The insulating black light-shielding film is provided in a partial region above the second peripheral circuit, and the conductive light-shielding film is provided in another partial region above the second peripheral circuit. The liquid crystal display device according to claim 2.
【請求項6】 さらに前記第二の基板の外側表面上に設
けられた絶縁性黒色遮光膜又は導電性遮光膜を有する請
求項5に記載の液晶表示装置。
6. The liquid crystal display device according to claim 5, further comprising an insulating black light-shielding film or a conductive light-shielding film provided on the outer surface of the second substrate.
【請求項7】 第一の基板と、 前記第一の基板上に形成され、行列状に配置された複数
個の画素と、行方向に沿って延在する複数本の走査線
と、列方向に沿って延在する複数本の信号線とを含み、
前記走査線と前記信号線との各交点に前記画素の1つが
接続され、各画素は半導体能動素子と画素電極とを含む
表示部と、 前記第一の基板の行方向端部上に配置され、半導体能動
素子を含み、前記走査線を駆動する走査線駆動回路を含
む第一の周辺回路と、 前記第一の基板の列方向端部上に配置され、半導体能動
素子を含み、前記信号線を駆動する信号線駆動回路を含
む第二の周辺回路と、 前記第一の基板に対向して配置された透明な第二の基板
と、 前記第一及び第二の基板間に挟持された液晶層と、 前記第一、第二の周辺回路のうち、相対的に高速性が要
求される回路の上方にに配置された絶縁性黒色遮光膜
と、相対的に高速性が要求されない回路の上方に配置さ
れた導電性遮光膜と、 を有する液晶表示装置と; 電子回路を有する箱体と; を含む電子機器。
7. A first substrate, a plurality of pixels formed on the first substrate and arranged in a matrix, a plurality of scanning lines extending along a row direction, and a column direction. And a plurality of signal lines extending along
One of the pixels is connected to each intersection of the scan line and the signal line, and each pixel is disposed on a display portion including a semiconductor active element and a pixel electrode, and on a row direction end portion of the first substrate. A first peripheral circuit including a semiconductor active element and including a scan line driving circuit for driving the scan line; and a semiconductor active element disposed on an end portion in the column direction of the first substrate and including the signal line. A second peripheral circuit including a signal line drive circuit for driving the liquid crystal, a transparent second substrate arranged to face the first substrate, and a liquid crystal sandwiched between the first and second substrates. A layer, an insulating black light-shielding film disposed above the circuit that requires relatively high speed among the first and second peripheral circuits, and above the circuit that does not require relatively high speed. And a liquid crystal display device including: a conductive light-shielding film; And electronic devices including;
JP7680499A 1999-03-19 1999-03-19 Liquid crystal display device and electronic device using the same Expired - Fee Related JP3376376B2 (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP7680499A JP3376376B2 (en) 1999-03-19 1999-03-19 Liquid crystal display device and electronic device using the same
TW088118811A TWI245950B (en) 1999-03-19 1999-10-29 Liquid crystal display apparatus
US09/431,596 US6396470B1 (en) 1999-03-19 1999-11-01 Liquid crystal display apparatus
KR1019990053401A KR100660578B1 (en) 1999-03-19 1999-11-29 Liquid crystal display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7680499A JP3376376B2 (en) 1999-03-19 1999-03-19 Liquid crystal display device and electronic device using the same

Publications (2)

Publication Number Publication Date
JP2000275676A JP2000275676A (en) 2000-10-06
JP3376376B2 true JP3376376B2 (en) 2003-02-10

Family

ID=13615854

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7680499A Expired - Fee Related JP3376376B2 (en) 1999-03-19 1999-03-19 Liquid crystal display device and electronic device using the same

Country Status (1)

Country Link
JP (1) JP3376376B2 (en)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001051303A (en) * 1999-08-05 2001-02-23 Fujitsu Ltd Liquid crystal display device and its production
KR100437593B1 (en) * 2000-12-29 2004-06-26 비오이 하이디스 테크놀로지 주식회사 Liquid crystal display
JP4460784B2 (en) 2001-01-31 2010-05-12 シャープ株式会社 Liquid crystal display
JP3669351B2 (en) 2001-10-04 2005-07-06 セイコーエプソン株式会社 Electro-optical device and electronic apparatus
KR101125252B1 (en) * 2004-12-31 2012-03-21 엘지디스플레이 주식회사 Poly Liquid Crystal Dispaly Panel and Method of Fabricating The Same
KR101177720B1 (en) 2005-09-20 2012-08-28 엘지디스플레이 주식회사 LCD and Method of fabricating of the same
KR101430525B1 (en) 2007-01-15 2014-08-14 삼성디스플레이 주식회사 Liquid crystal display device
US9625764B2 (en) 2012-08-28 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
US20150316814A1 (en) * 2012-12-12 2015-11-05 Sharp Kabushiki Kaisha Liquid-crystal display panel, liquid-crystal display, and method for manufacturing liquid-crystal display panels
CN103472606B (en) * 2013-09-27 2017-02-01 京东方科技集团股份有限公司 Liquid crystal display panel and display device
JP2016015404A (en) 2014-07-02 2016-01-28 株式会社ジャパンディスプレイ Liquid crystal display device
CN107579005B (en) * 2017-09-11 2020-03-17 京东方科技集团股份有限公司 Thin film transistor, preparation method, array substrate and display device
KR20220090115A (en) * 2020-12-22 2022-06-29 엘지디스플레이 주식회사 Gate driver and Display Device including the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2905498B2 (en) * 1989-06-09 1999-06-14 シャープ株式会社 Liquid crystal display
JP2505046Y2 (en) * 1990-05-01 1996-07-24 カシオ計算機株式会社 Liquid crystal display
JPH0545668A (en) * 1991-08-09 1993-02-26 Sanyo Electric Co Ltd Liquid crystal display device
JP3069930B2 (en) * 1992-02-28 2000-07-24 キヤノン株式会社 Liquid crystal display
JP3407370B2 (en) * 1993-12-16 2003-05-19 セイコーエプソン株式会社 Display device and drive circuit
JP3256110B2 (en) * 1995-09-28 2002-02-12 シャープ株式会社 Liquid crystal display
JPH09311342A (en) * 1996-05-16 1997-12-02 Semiconductor Energy Lab Co Ltd Display device
JP3727416B2 (en) * 1996-05-31 2005-12-14 株式会社半導体エネルギー研究所 Display device
JP3365233B2 (en) * 1996-12-10 2003-01-08 セイコーエプソン株式会社 Liquid crystal panel and projection display
JP3343645B2 (en) * 1997-03-25 2002-11-11 シャープ株式会社 Liquid crystal display device and method of manufacturing the same
JP3812068B2 (en) * 1997-06-26 2006-08-23 セイコーエプソン株式会社 Liquid crystal panel, liquid crystal panel substrate, electronic device, and projection display device
JP3215359B2 (en) * 1997-07-31 2001-10-02 シャープ株式会社 Liquid crystal display

Also Published As

Publication number Publication date
JP2000275676A (en) 2000-10-06

Similar Documents

Publication Publication Date Title
TWI245950B (en) Liquid crystal display apparatus
KR100661850B1 (en) A method of manufacturing a semiconductor device
KR100501128B1 (en) Active matrix display device with secondary capacitance to each pixel
US6433767B1 (en) Electrooptical apparatus, method of producing the same and electronic apparatus
JP3900714B2 (en) Electro-optical device and electronic apparatus
WO2011135908A1 (en) Circuit board and display device
JP2001051303A (en) Liquid crystal display device and its production
JP4456806B2 (en) Liquid crystal display device, electro-optical device and manufacturing method thereof, electronic apparatus
JP3376376B2 (en) Liquid crystal display device and electronic device using the same
JP2010239108A (en) Thin film semiconductor device, electrochemical device, and electronic device
JP3657702B2 (en) Liquid crystal display
JP3792749B2 (en) Liquid crystal display
JP3956562B2 (en) Electro-optic device
US7046315B2 (en) Array substrate of liquid crystal display device having color filter on thin film transistor structure and method of fabricating the same
JPH06130418A (en) Active matrix substrate
US6894755B2 (en) Liquid crystal display device integrating driving circuit on matrix substrate
JP2002303873A (en) Active matrix type liquid crystal display device
JPH11183925A (en) Liquid crystal device, and manufacture thereof
JP2002297060A (en) Active matrix type display device
JP4013401B2 (en) ELECTRO-OPTICAL DEVICE, MANUFACTURING METHOD THEREOF, AND ELECTRONIC DEVICE
JP3918782B2 (en) Electro-optical substrate manufacturing method, electro-optical device manufacturing method
JP2000171775A (en) Electrooptical device and electronic equipment
JPH07140455A (en) Liquid crystal display device
JP2019168695A (en) Display device
JP2001083550A (en) Active matrix substrate

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
R150 Certificate of patent or registration of utility model

Ref document number: 3376376

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071206

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081206

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091206

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101206

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111206

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111206

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121206

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121206

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees