JP3375457B2 - Switching power supply - Google Patents

Switching power supply

Info

Publication number
JP3375457B2
JP3375457B2 JP12485795A JP12485795A JP3375457B2 JP 3375457 B2 JP3375457 B2 JP 3375457B2 JP 12485795 A JP12485795 A JP 12485795A JP 12485795 A JP12485795 A JP 12485795A JP 3375457 B2 JP3375457 B2 JP 3375457B2
Authority
JP
Japan
Prior art keywords
voltage
control
power supply
control voltage
fet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP12485795A
Other languages
Japanese (ja)
Other versions
JPH08322243A (en
Inventor
正二 戸塚
崇彦 長谷川
隆 小堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP12485795A priority Critical patent/JP3375457B2/en
Publication of JPH08322243A publication Critical patent/JPH08322243A/en
Application granted granted Critical
Publication of JP3375457B2 publication Critical patent/JP3375457B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は直流電圧をスイッチング
して電圧を変換して負荷に供給するスイッチング電源装
置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a switching power supply device for switching a DC voltage to convert the voltage and supplying the voltage to a load.

【0002】[0002]

【従来の技術】従来のスイッチング電源装置を図3を参
照して説明する。図3において、1は直流電源、2は直
流電圧をスイッチングするFET、3はFET2をオン
オフさせる制御回路、4および5はスイッチングされた
電圧を平滑するコイルおよびコンデンサ、6はリターン
回路を形成するためのダイオード、7および8は負荷電
圧を分圧する抵抗、9,11は抵抗、10は負荷であ
る。
2. Description of the Related Art A conventional switching power supply device will be described with reference to FIG. In FIG. 3, 1 is a DC power supply, 2 is a FET for switching a DC voltage, 3 is a control circuit for turning on / off the FET 2, 4 and 5 are coils and capacitors for smoothing the switched voltage, and 6 is for forming a return circuit. , The resistors 7 and 8 divide the load voltage, 9 and 11 are resistors, and 10 is a load.

【0003】制御回路3は一定の繰返し周期パルスを出
力し、抵抗7および8で分圧された負荷電圧が設定値よ
り低くなると出力パルス巾を大にし、高くなると狭くし
たパルスを出力する。図4は制御回路3より出力される
パルス電圧を示しており、パルス電圧が0VになるとF
ETのゲート電圧が低下してFET2はオン状態とな
り、パルス電圧が+Vになるとオフ状態となる。
The control circuit 3 outputs a pulse having a constant repetitive cycle. When the load voltage divided by the resistors 7 and 8 is lower than a set value, the output pulse width is increased, and when the load voltage is increased, the pulse is narrowed. FIG. 4 shows the pulse voltage output from the control circuit 3, and when the pulse voltage becomes 0 V, F
When the gate voltage of ET is lowered and the FET2 is turned on, when the pulse voltage becomes + V, it is turned off.

【0004】FET2がオンオフされると、オン時にコ
イル4に蓄えられたエネルギはオフ時にダイオード6を
介し、コンデンサ5で平滑されて負荷10に供給され
る。
When the FET 2 is turned on and off, the energy stored in the coil 4 at the time of turning on is smoothed by the capacitor 5 via the diode 6 at the time of turning off and supplied to the load 10.

【0005】[0005]

【発明が解決しようとする課題】前述したように、従来
のスイッチング電源装置においては、制御回路より出力
されるパルス電圧でFETをオンオフさせていた。FE
Tのゲートソース間には容量が存在し、この容量が存在
するために、図4の実線で示す制御信号を印加したとし
ても点線で示すように制御が行なわれ、この間に損失が
発生して効率が悪くなる。
As described above, in the conventional switching power supply device, the FET is turned on / off by the pulse voltage output from the control circuit. FE
There is a capacitance between the gate and source of T, and because of this capacitance, control is performed as shown by the dotted line even if the control signal shown by the solid line in FIG. 4 is applied, and loss occurs during this period. It becomes less efficient.

【0006】本発明は効率が良くなるよう改良したスイ
ッチング電源装置を提供することを目的とする。
An object of the present invention is to provide a switching power supply device improved so as to have high efficiency.

【0007】[0007]

【課題を解決するための手段】前述の課題を解決するた
めに本発明が採用した手段を説明する。直流電圧をスイ
ッチングするスイッチング素子と、出力電圧に応じて前
記スイッチング素子をオンオフさせる制御電圧を発生さ
せる制御電圧発生手段と、前記制御電圧発生手段よりの
制御電圧に基づいて直流電圧をオンオフさせて前記制御
電圧に重畳する電圧加算手段とを備え、前記電圧加算手
段の直流電圧をオンオフさせるための駆動手段を、直流
電圧を抵抗で分圧し、分圧された電圧をダイオードを介
して前記制御電圧発生手段の出力に接続すると共に分圧
された電圧をバッファ手段を介して駆動信号を得るよう
にする。
Means adopted by the present invention for solving the above-mentioned problems will be described. A switching element for switching a DC voltage, a control voltage generating means for generating a control voltage for turning on / off the switching element according to an output voltage, and a DC voltage for turning on / off the DC voltage based on a control voltage from the control voltage generating means. A driving means for turning on / off the direct current voltage of the voltage adding means, the direct current voltage is divided by a resistor, and the divided voltage is generated through the diode to generate the control voltage. It connects to the output of the means and the divided voltage is obtained as a drive signal via the buffer means.

【0008】また第2の発明においては、前記駆動信号
を出力するバッファ手段に入力する電圧を、分圧された
電圧を定電圧素子を介して入力する。
In the second aspect of the invention, the divided voltage of the voltage input to the buffer means for outputting the drive signal is input via the constant voltage element.

【0009】また第3の発明においては、前記スイッチ
ング素子をFET、前記電圧加算手段の直流電圧のオン
オフをトランジスタ、また前記駆動手段のバッファをト
ランジスタで構成する。
In the third invention, the switching element is composed of a FET, the DC voltage of the voltage adding means is turned on and off by a transistor, and the buffer of the driving means is composed of a transistor.

【0010】また第4の発明においては、前記スイッチ
ング素子のFETのゲートに抵抗を介して直流電圧を供
給し、またゲートに抵抗を接続して前記制御電圧発生手
段よりの制御電圧を供給する。
In the fourth invention, a DC voltage is supplied to the gate of the FET of the switching element via a resistor, and a resistor is connected to the gate to supply a control voltage from the control voltage generating means.

【0011】[0011]

【作用】制御電圧発生手段より発生する制御電圧によっ
てスイッチング素子は直流電圧をオンオフさせる。電圧
加算手段は制御電圧発生手段よりの制御電圧に基づいて
直流電圧をオンオフさせて制御電圧に重畳する。
The switching element turns on / off the DC voltage by the control voltage generated by the control voltage generating means. The voltage adding means turns on / off the DC voltage based on the control voltage from the control voltage generating means and superimposes it on the control voltage.

【0012】また電圧加算手段を駆動する駆動手段は、
直流電圧を分圧し、分圧された電圧をダイオードを介し
て制御電圧発生手段の出力に接続し、分圧された電圧を
バッファ手段を介して電圧加算手段を駆動する。またバ
ッファ手段に入力する電圧を、分圧された電圧を定電圧
素子を介して入力する。
The driving means for driving the voltage adding means is
The DC voltage is divided, the divided voltage is connected to the output of the control voltage generating means via the diode, and the divided voltage is driven to the voltage adding means via the buffer means. Further, the voltage input to the buffer means is input as a divided voltage via the constant voltage element.

【0013】またスイッチング素子をFET、電圧加算
手段の直流電圧のオンオフをトランジスタ、またバッフ
ァ手段をトランジスタで構成する。またスイッチング素
子のFETのゲートに抵抗を介して直流電圧を供給し、
またゲートに抵抗を介して制御電圧発生手段よりの制御
電圧を供給する。
Further, the switching element is constituted by an FET, the DC voltage of the voltage adding means is turned on / off by a transistor, and the buffer means is constituted by a transistor. In addition, a DC voltage is supplied to the gate of the FET of the switching element via a resistor,
Further, the control voltage from the control voltage generating means is supplied to the gate through the resistor.

【0014】以上のように、スイッチング素子による直
流電圧のオンオフの制御を制御電圧発生手段よりの制御
電圧に加えて、制御電圧に基づいて直流電圧をオンオフ
させた電圧を重畳するようにしたので、スイッチング素
子のオンオフ特性が改善されて損失が少なくなり効率を
向上させることができる。
As described above, since the on / off control of the DC voltage by the switching element is added to the control voltage from the control voltage generating means, the voltage obtained by turning on / off the DC voltage based on the control voltage is superimposed. The on / off characteristics of the switching element are improved, the loss is reduced, and the efficiency can be improved.

【0015】また、制御電圧に重畳する電圧加算手段の
駆動を、直流電圧を分圧し、分圧された電圧をダイオー
ドを介して制御電圧発生手段の出力に接続し、分圧され
た電圧をバッファを介して得るようにしたので、直流電
圧値にかかわらず容易に駆動電圧を得ることができる。
Further, the driving of the voltage adding means to be superimposed on the control voltage is divided into a DC voltage, the divided voltage is connected to the output of the control voltage generating means via a diode, and the divided voltage is buffered. The drive voltage can be easily obtained regardless of the DC voltage value.

【0016】またバッファに入力する電圧を、分圧され
た電圧を定電圧素子を介して入力するようにしたので、
直流電圧の変動に左右されることなく動作させることが
できる。また、スイッチング素子をFET、電圧加算手
段およびバッファをトランジスタで構成するようにした
ので、高効率のスイッチング電源装置を構成することが
できる。
Further, since the voltage input to the buffer is the divided voltage input via the constant voltage element,
It can be operated without being influenced by the fluctuation of the DC voltage. Further, since the switching element is constituted by the FET, the voltage adding means and the buffer are constituted by the transistor, a highly efficient switching power supply device can be constituted.

【0017】またFETのゲートに直流電圧を抵抗を介
して接続し、またゲートに抵抗を介して制御電圧を供給
するようにしたので、FETのオンオフ動作を効率よく
行なわすことができる。
Further, since the DC voltage is connected to the gate of the FET through the resistor and the control voltage is supplied to the gate through the resistor, the ON / OFF operation of the FET can be efficiently performed.

【0018】[0018]

【実施例】本発明の一実施例を図1を参照して説明す
る。図1は本発明の実施例の構成図である。図1におい
て、電源装置1、FET2、制御回路3、コイル4、コ
ンデンサ5、ダイオード6、抵抗7〜9、および負荷1
0については図3で説明した通りである。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described with reference to FIG. FIG. 1 is a block diagram of an embodiment of the present invention. In FIG. 1, the power supply device 1, the FET 2, the control circuit 3, the coil 4, the capacitor 5, the diode 6, the resistors 7 to 9, and the load 1
0 is as described in FIG.

【0019】また、12および13はトランジスタ、1
1および14〜17は抵抗、18はツェナダイオード、
19はダイオードである。制御回路3より出力される制
御パルスによってFET2がオンオフされ負荷10に変
換された電圧が供給される動作は従来例の図3で説明し
た通りである。
Further, 12 and 13 are transistors, 1
1 and 14 to 17 are resistors, 18 is a Zener diode,
19 is a diode. The operation in which the FET 2 is turned on / off by the control pulse output from the control circuit 3 and the converted voltage is supplied to the load 10 is as described in FIG. 3 of the conventional example.

【0020】図2(A)に示すように、制御回路3より
パルスが送出されると、電圧が0Vのときはダイオード
19を介して電流が流れて抵抗16と17で分圧された
電圧が低下し、トランジスタ13は図2(B)で示すよ
うにオンオフ動作する。トランジスタ13が図2(B)
で示すようにオンオフされるとトランジスタ12は図2
(C)で示すようにオンオフ動作が行なわれ、FETの
ゲートに直流電圧を重畳する。
As shown in FIG. 2A, when a pulse is sent from the control circuit 3, when the voltage is 0 V, a current flows through the diode 19 and the voltage divided by the resistors 16 and 17 is generated. Then, the transistor 13 is turned on and off as shown in FIG. The transistor 13 is shown in FIG.
When the transistor 12 is turned on and off as shown in FIG.
The on / off operation is performed as shown in (C), and a DC voltage is superimposed on the gate of the FET.

【0021】したがって、図4で説明したように、制御
回路3よりの出力が0Vより+Vに変化したときにはト
ランジスタ12もオンとなって直流電圧をFETのゲー
トに重畳され、ゲートの入力容量の放電がトランジスタ
12を介して行なわれるため立上りの早い電圧が供給さ
れることになり損失を少なくすることができる。
Therefore, as described with reference to FIG. 4, when the output from the control circuit 3 changes from 0V to + V, the transistor 12 is also turned on and the DC voltage is superimposed on the gate of the FET, and the input capacitance of the gate is discharged. Is performed via the transistor 12, a voltage with a fast rise is supplied, and the loss can be reduced.

【0022】なお実施例ではスイッチング素子としてF
ETを使用するようにしていたが、トランジスタで行な
うようにしても良い。またトランジスタ13のベースに
ツェナダイオードを介して分圧された電圧を供給するよ
うにしていたが、ツェナダイオードの代りに抵抗を用い
ても良いが、ツェナダイオードを用いることにより直流
電圧が変化しても動作を確実に行なわせることができ
る。
In the embodiment, the switching element is F
Although ET is used, a transistor may be used. Further, although the divided voltage is supplied to the base of the transistor 13 via the Zener diode, a resistor may be used instead of the Zener diode, but the DC voltage changes by using the Zener diode. Can be surely performed.

【0023】[0023]

【発明の効果】以上説明したように、本発明によれば次
の効果が得られる。スイッチング素子による直流電圧の
オンオフの制御を制御電圧発生手段よりの制御電圧に加
えて、制御電圧に基づいて直流電圧をオンオフさせた電
圧を重畳するようにしたので、スイッチング素子のオン
オフ特性が改善されて損失が少なくなり効率を向上させ
ることができる。
As described above, according to the present invention, the following effects can be obtained. Since the on / off control of the DC voltage by the switching element is added to the control voltage from the control voltage generating means and the voltage obtained by turning on / off the DC voltage based on the control voltage is superimposed, the on / off characteristics of the switching element are improved. The loss can be reduced and the efficiency can be improved.

【0024】また、制御電圧に重畳する電圧加算手段の
駆動を、直流電圧を分圧し、分圧された電圧をダイオー
ドを介して制御電圧発生手段の出力に接続し、分圧され
た電圧をバッファを介して得るようにしたので、直流電
圧値にかかわらず容易に駆動電圧を得ることができる。
Further, the driving of the voltage adding means to be superimposed on the control voltage is divided into a DC voltage, the divided voltage is connected to the output of the control voltage generating means through a diode, and the divided voltage is buffered. The drive voltage can be easily obtained regardless of the DC voltage value.

【0025】またバッファに入力する電圧を、分圧され
た電圧を定電圧素子を介して入力するようにしたので、
直流電圧の変動に左右されることなく動作させることが
できる。また、スイッチング素子をFET、電圧加算手
段およびバッファをトランジスタで構成するようにした
ので、高効率のスイッチング電源装置を構成することが
できる。
Further, since the voltage input to the buffer is input as the divided voltage via the constant voltage element,
It can be operated without being influenced by the fluctuation of the DC voltage. Further, since the switching element is constituted by the FET, the voltage adding means and the buffer are constituted by the transistor, a highly efficient switching power supply device can be constituted.

【0026】またFETのゲートに直流電圧を抵抗を介
して接続し、またゲートに抵抗を介して制御電圧を供給
するようにしたので、FETのオンオフ動作を効率よく
行なわすことができる。
Further, since the DC voltage is connected to the gate of the FET through the resistor and the control voltage is supplied to the gate through the resistor, the ON / OFF operation of the FET can be efficiently performed.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例の構成図である。FIG. 1 is a configuration diagram of an embodiment of the present invention.

【図2】同実施例の動作説明図である。FIG. 2 is an operation explanatory diagram of the embodiment.

【図3】従来例の構成図である。FIG. 3 is a configuration diagram of a conventional example.

【図4】従来例の動作説明図である。FIG. 4 is an operation explanatory diagram of a conventional example.

【符号の説明】[Explanation of symbols]

1 電源装置 2 FET 3 制御回路 4 コイル 5 コンデンサ 6,19 ダイオード 7〜9,11,14〜17 抵抗 10 負荷 12,13 トランジスタ 18 ツェナダイオード 1 power supply 2 FET 3 control circuit 4 coils 5 capacitors 6,19 Diode 7-9, 11, 14-17 resistance 10 load 12, 13 transistors 18 Zener diode

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−153773(JP,A) 特開 平4−150765(JP,A) (58)調査した分野(Int.Cl.7,DB名) H02M 3/155 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-5-153773 (JP, A) JP-A-4-150765 (JP, A) (58) Fields investigated (Int.Cl. 7 , DB name) H02M 3/155

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 直流電圧をスイッチングするスイッチン
グ素子と、 出力電圧に応じて前記スイッチング素子をオンオフさせ
る制御電圧を発生させる制御電圧発生手段と、 前記制御電圧発生手段よりの制御電圧に基づいて直流電
圧をオンオフさせて前記制御電圧に重畳する電圧加算手
段とを備え前記電圧加算手段の直流電圧をオンオフさせるための駆
動手段を、直流電圧を抵抗で分圧し、分圧された電圧を
ダイオードを介して前記制御電圧発生手段の出力に接続
すると共に分圧された電圧をバッファ手段を介して駆動
信号を得るようにした ことを特徴とするスイッチング電
源装置。
1. A switching element for switching a DC voltage, a control voltage generating means for generating a control voltage for turning on / off the switching element according to an output voltage, and a DC voltage based on the control voltage from the control voltage generating means. and a voltage adding means for superimposing the control voltage by turning on and off the, driving for turning on and off a DC voltage of said voltage adding means
The operating means divides the DC voltage with a resistor and divides the divided voltage.
Connected to the output of the control voltage generator via a diode
And drive the divided voltage through the buffer means.
A switching power supply device characterized in that a signal is obtained .
【請求項2】 前記駆動信号を出力するバッファ手段に
入力する電圧を、分圧された電圧を定電圧素子を介して
入力するようにしたことを特徴とする請求項記載のス
イッチング電源装置。
Wherein said voltage to be input to the buffer means for outputting a drive signal, the switching power supply unit of the divided voltage according to claim 1, characterized in that so as to input via the constant voltage element.
【請求項3】 前記スイッチング素子をFET、前記電
圧加算手段の直流電圧のオンオフをトランジスタ、また
前記駆動手段のバッファをトランジスタで構成したこと
を特徴とする請求項または記載のスイッチング電源
装置。
Wherein the switching element FET, said voltage transistor on and off of the DC voltage of the adding means and the switching power supply device according to claim 1 or 2, characterized in that it has a transistor buffer of said drive means.
【請求項4】 前記スイッチング素子のFETのゲート
に抵抗を介して直流電圧を供給し、またゲートに抵抗を
接続して前記制御電圧発生手段よりの制御電圧を供給す
るようにしたことを特徴とする請求項記載のスイッチ
ング電源装置。
4. A DC voltage is supplied to the gate of the FET of the switching element via a resistor, and a resistor is connected to the gate to supply the control voltage from the control voltage generating means. The switching power supply device according to claim 3 .
JP12485795A 1995-05-24 1995-05-24 Switching power supply Expired - Fee Related JP3375457B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12485795A JP3375457B2 (en) 1995-05-24 1995-05-24 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12485795A JP3375457B2 (en) 1995-05-24 1995-05-24 Switching power supply

Publications (2)

Publication Number Publication Date
JPH08322243A JPH08322243A (en) 1996-12-03
JP3375457B2 true JP3375457B2 (en) 2003-02-10

Family

ID=14895822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12485795A Expired - Fee Related JP3375457B2 (en) 1995-05-24 1995-05-24 Switching power supply

Country Status (1)

Country Link
JP (1) JP3375457B2 (en)

Also Published As

Publication number Publication date
JPH08322243A (en) 1996-12-03

Similar Documents

Publication Publication Date Title
JP3304129B2 (en) Motor drive device and method
JPH1080182A (en) Drive control apparatus for motor
US5455758A (en) Self-generating resonant power supply and method of producing power for transistor switching circuit
JPH10184973A (en) Solenoid valve driving device
JP3375457B2 (en) Switching power supply
JPH08331839A (en) Power supply
JPH061974B2 (en) DC-DC boost power supply
JP4161901B2 (en) Booster circuit and load drive circuit
JP6965817B2 (en) In-vehicle DC-AC inverter
JP3559051B2 (en) Relay drive circuit
US6483280B2 (en) Electronic circuit for optimizing switching losses in current-driven power devices
JP3906329B2 (en) Driving method of electromagnetic actuator
JPH1055729A (en) Power source circuit
JP2681324B2 (en) Electric discharge machine
JPS61196725A (en) Booster/driver
JPH1141969A (en) Drive circuit for inverter for motor drive
JP3210894B2 (en) Power supply device that outputs square waves
JP2685873B2 (en) Electromagnet coil drive
JP2993249B2 (en) Driving power supply for capacitive element
JP3281834B2 (en) Gate drive circuit
JPH0623189Y2 (en) Switching power supply
JP3045633B2 (en) Current power supply for electromagnet
JPH10225104A (en) Dc-dc converter
JPH06237576A (en) Dc-dc converter
KR950013321A (en) Electronic ballast

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20021022

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071129

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081129

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081129

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091129

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101129

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111129

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees