JP3364134B2 - Wafer cassette - Google Patents
Wafer cassetteInfo
- Publication number
- JP3364134B2 JP3364134B2 JP28634197A JP28634197A JP3364134B2 JP 3364134 B2 JP3364134 B2 JP 3364134B2 JP 28634197 A JP28634197 A JP 28634197A JP 28634197 A JP28634197 A JP 28634197A JP 3364134 B2 JP3364134 B2 JP 3364134B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- tray
- probe card
- wafer tray
- cassette
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 114
- 239000000523 sample Substances 0.000 claims description 103
- 239000000758 substrate Substances 0.000 claims description 67
- 238000007689 inspection Methods 0.000 description 35
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000001105 regulatory effect Effects 0.000 description 4
- 230000003014 reinforcing effect Effects 0.000 description 4
- 239000000428 dust Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 101100160821 Bacillus subtilis (strain 168) yxdJ gene Proteins 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Packaging Frangible Articles (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、半導体ウェハ上に
形成された複数の半導体集積回路素子の電気特性をウェ
ハ状態で一括してバーンインするためのウェハカセット
に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wafer cassette for collectively burning in electrical characteristics of a plurality of semiconductor integrated circuit elements formed on a semiconductor wafer in a wafer state.
【0002】[0002]
【従来の技術】従来、半導体集積回路装置は、半導体集
積回路素子とリードフレームとがボンディングワイヤに
よって電気的に接続された後、半導体集積回路素子とリ
ードフレームのリードとが樹脂又はセラミックスにより
封止された状態で供給されて、プリント基板に実装され
る。2. Description of the Related Art Conventionally, in a semiconductor integrated circuit device, after the semiconductor integrated circuit element and the lead frame are electrically connected by a bonding wire, the semiconductor integrated circuit element and the lead of the lead frame are sealed with resin or ceramics. It is supplied in the state of being mounted and mounted on a printed circuit board.
【0003】ところが、電子機器の小型化及び低価格化
の要求から、半導体集積回路装置を半導体ウェハから切
り出したままのベアチップ状態で回路基板に実装する方
法が開発されており、品質が保証されたベアチップを低
価格で供給することが望まれている。However, due to the demand for downsizing and cost reduction of electronic equipment, a method of mounting a semiconductor integrated circuit device on a circuit board in a bare chip state as it is cut out from a semiconductor wafer has been developed, and its quality is guaranteed. It is desired to supply bare chips at a low price.
【0004】ベアチップに対して品質保証を行なうため
には、半導体集積回路素子の電気的特性をウェハ状態で
一括してバーンインを行なう必要がある。In order to guarantee the quality of the bare chip, it is necessary to burn-in the electrical characteristics of the semiconductor integrated circuit elements collectively in a wafer state.
【0005】そこで、例えば、NIKKEI MICRODEVICES 19
97年 7月号に記載されているように、複数の半導体集積
回路素子が形成された半導体ウェハを保持するウェハト
レイと、該ウェハトレイに保持された半導体ウェハと対
向するように設けられ、該半導体ウェハの半導体集積回
路素子の検査用端子と接続されるバンプを有するプロー
ブカードとを備えた検査用カセットが提案されている。Therefore, for example, NIKKEI MICRODEVICES 19
As described in the July 1997 issue, a wafer tray holding a semiconductor wafer on which a plurality of semiconductor integrated circuit elements are formed, and a semiconductor wafer held on the wafer tray are provided so as to face each other. There has been proposed an inspection cassette including a probe card having bumps connected to the inspection terminals of the semiconductor integrated circuit device.
【0006】以下、前記の検査用カセットについて、図
6及び図7を参照しながら説明する。図6は検査用カセ
ットの断面構造を示し、図7は検査用カセットの部分拡
大面構造を示している。The inspection cassette will be described below with reference to FIGS. 6 and 7. 6 shows a sectional structure of the inspection cassette, and FIG. 7 shows a partially enlarged surface structure of the inspection cassette.
【0007】図6及び図7に示すように、半導体ウェハ
10を保持したウェハトレイ11と、配線基板13に保
持されたプローブカード12とが対向するように設けら
れていると共に、ウェハトレイ11の周縁部に環状のシ
ール材14が設けられており、ウェハトレイ11とプロ
ーブカード12とを接近させると、ウェハトレイ11、
プローブカード12及びシール部材14によって密封空
間15が形成される。As shown in FIGS. 6 and 7, a wafer tray 11 holding a semiconductor wafer 10 and a probe card 12 held on a wiring board 13 are provided so as to face each other, and a peripheral portion of the wafer tray 11 is provided. An annular seal material 14 is provided on the wafer tray 11. When the wafer tray 11 and the probe card 12 are brought close to each other, the wafer tray 11,
A sealed space 15 is formed by the probe card 12 and the seal member 14.
【0008】図7に示すように、半導体ウェハ10上の
各半導体集積回路素子には外部電極16が形成されてい
る。As shown in FIG. 7, an external electrode 16 is formed on each semiconductor integrated circuit element on the semiconductor wafer 10.
【0009】図6及び図7に示すように、プローブカー
ド12における、半導体ウェハ10上の半導体集積回路
素子の外部電極16と対応する部位にはバンプ17が設
けられていると共に、プローブカード12の周縁部は剛
性のリング18により保持されている。As shown in FIG. 6 and FIG. 7, bumps 17 are provided on the probe card 12 at positions corresponding to the external electrodes 16 of the semiconductor integrated circuit element on the semiconductor wafer 10, and the probe card 12 has The peripheral portion is held by a rigid ring 18.
【0010】また、図6及び図7に示すように、配線基
板13には、電源電圧、接地電圧又は信号電圧等の検査
用電圧を供給する検査装置25に接続するためのコネク
タ19と、一端側がコネクタ19に接続された多層配線
20と、該多層配線20の他端側とプローブカード12
のバンプ17とを接続する異方導電性ゴム21とが設け
られている。Further, as shown in FIGS. 6 and 7, the wiring board 13 has a connector 19 for connecting to an inspection device 25 for supplying an inspection voltage such as a power supply voltage, a ground voltage or a signal voltage, and one end. The multilayer wiring 20 whose side is connected to the connector 19, the other end of the multilayer wiring 20, and the probe card 12
And an anisotropic conductive rubber 21 for connecting to the bumps 17 are provided.
【0011】図6に示すように、ウェハトレイ11に
は、該ウェハトレイ11、プローブカード12及びシー
ル部材14によって形成される密封空間15を減圧する
ための真空ポンプ26に接続される開閉弁22が設けら
れている。As shown in FIG. 6, the wafer tray 11 is provided with an opening / closing valve 22 connected to a vacuum pump 26 for depressurizing the sealed space 15 formed by the wafer tray 11, the probe card 12 and the seal member 14. Has been.
【0012】図6に示す状態で、ウェハトレイ11の開
閉弁22を真空ポンプ26に接続した後、真空ポンプ2
6を作動させて、ウェハトレイ11、プローブカード1
2及びシール部材14により形成される密封空間15を
減圧すると、ウェハトレイ11とプローブカード12と
が一層接近して、図7に示すように、半導体ウェハ10
上の半導体集積回路素子の外部電極16とプローブカー
ド12のバンプ17とが電気的に確実に接続する。その
後、検査装置25を配線基板13のコネクタ19に接続
して、検査用電圧を検査装置25からコネクタ19、多
層配線20、異方導電性ゴム21及びバンプ17を介し
て半導体ウェハ10上の各半導体集積回路素子の外部電
極16に印加すると共に、各半導体集積回路素子からの
出力信号を検査装置25に入力して、検査装置25によ
り各半導体集積回路素子の電気特性を評価する。In the state shown in FIG. 6, after connecting the on-off valve 22 of the wafer tray 11 to the vacuum pump 26, the vacuum pump 2
6 to operate the wafer tray 11 and the probe card 1
When the pressure in the sealed space 15 formed by 2 and the seal member 14 is reduced, the wafer tray 11 and the probe card 12 come closer to each other, and as shown in FIG.
The external electrodes 16 of the upper semiconductor integrated circuit element and the bumps 17 of the probe card 12 are electrically and reliably connected. After that, the inspection device 25 is connected to the connector 19 of the wiring board 13, and the inspection voltage is supplied from the inspection device 25 to each of the semiconductor wafer 10 via the connector 19, the multilayer wiring 20, the anisotropic conductive rubber 21 and the bumps 17. The output signal from each semiconductor integrated circuit element is input to the inspection device 25 while being applied to the external electrode 16 of the semiconductor integrated circuit element, and the inspection device 25 evaluates the electrical characteristics of each semiconductor integrated circuit element.
【0013】[0013]
【発明が解決しようとする課題】本件発明者等は、図6
及び図7に示される検査用カセットを用いて、半導体ウ
ェハ上に形成された複数の半導体集積回路素子の電気特
性をウェハ状態で一括してバーンインするために、図8
に示すようなウェハバーンインシステムを考案した。DISCLOSURE OF THE INVENTION The inventors of the present invention have shown in FIG.
In order to collectively burn-in the electrical characteristics of a plurality of semiconductor integrated circuit elements formed on a semiconductor wafer in a wafer state by using the inspection cassette shown in FIG.
We devised a wafer burn-in system as shown in.
【0014】以下、図8に示すウェハバーンインシステ
ムについて説明する。The wafer burn-in system shown in FIG. 8 will be described below.
【0015】図8において、Aは半導体ウェハ10をプ
ローブカード12に対して位置合わせするアライメント
装置であり、Bは半導体ウェハ10に形成されている各
半導体集積回路素子の電気特性を高温下で評価するバー
ンイン装置であり、Cは半導体ウェハ10をウェハトレ
イ11から取り出すウェハ取出し装置である。In FIG. 8, A is an alignment device for aligning the semiconductor wafer 10 with the probe card 12, and B is an electrical characteristic of each semiconductor integrated circuit element formed on the semiconductor wafer 10 evaluated at high temperature. C is a wafer take-out device for taking out the semiconductor wafer 10 from the wafer tray 11.
【0016】まず、プローブカード12を保持している
配線基板13と、半導体ウェハ10を保持するためウェ
ハトレイ11とをアライメント装置Aの左側部分に搬入
すると共に、半導体ウェハ10を保持している搬送用カ
セットDをアライメント装置Aの右側部分に搬入する。
アライメント装置Aは、半導体ウェハ10を搬送用カセ
ットDから取り出し、取り出した半導体ウェハ10をウ
ェハトレイ11上に載置して保持させた後、ウェハトレ
イ11に保持されている半導体ウェハ10を配線基板1
3に保持されているプローブカード12に対して位置合
わせする。半導体ウェハ10のプローブカード12に対
する位置合わせが完了すると、ウェハトレイ11の開閉
弁22を真空ポンプ26に接続した後、真空ポンプ26
を作動させて、ウェハトレイ11、配線基板13及びシ
ール部材14により形成される密封空間15を減圧し、
半導体ウェハ10を保持しているウェハトレイ11とプ
ローブカード12を保持している配線基板13とを一体
化する(図6及び図7を参照)。これにより、半導体ウ
ェハ10は、ウェハトレイ11とプローブカード12と
を備えた検査用カセットEに、半導体ウェハ10の各外
部電極16とプローブカード12の各バンプ17とが電
気的に接続された状態で収納される。First, the wiring board 13 holding the probe card 12 and the wafer tray 11 for holding the semiconductor wafer 10 are carried into the left side portion of the alignment apparatus A, and the semiconductor wafer 10 is held by the wafer tray 11. The cassette D is carried into the right side portion of the alignment apparatus A.
The alignment apparatus A takes out the semiconductor wafer 10 from the transport cassette D, places the taken-out semiconductor wafer 10 on the wafer tray 11 and holds it, and then holds the semiconductor wafer 10 held by the wafer tray 11 in the wiring board 1.
The probe card 12 held by No. 3 is aligned. When the alignment of the semiconductor wafer 10 with the probe card 12 is completed, the opening / closing valve 22 of the wafer tray 11 is connected to the vacuum pump 26, and then the vacuum pump 26 is connected.
Is operated to reduce the pressure in the sealed space 15 formed by the wafer tray 11, the wiring board 13, and the seal member 14,
The wafer tray 11 holding the semiconductor wafer 10 and the wiring board 13 holding the probe card 12 are integrated (see FIGS. 6 and 7). As a result, the semiconductor wafer 10 is in a state in which the external electrodes 16 of the semiconductor wafer 10 and the bumps 17 of the probe card 12 are electrically connected to the inspection cassette E including the wafer tray 11 and the probe card 12. It is stored.
【0017】半導体ウェハ10を収納した検査用カセッ
トEはアライメント装置Aからバーンイン装置Bに搬送
され、バーンイン装置Bは半導体ウェハ10に対してウ
ェハバーンインを行なう。すなわち、バーンイン装置B
の内部に設けられた検査装置により半導体ウェハ10上
の各半導体集積回路素子の電気特性を高温下で評価す
る。The inspection cassette E containing the semiconductor wafer 10 is transferred from the alignment apparatus A to the burn-in apparatus B, and the burn-in apparatus B performs wafer burn-in on the semiconductor wafer 10. That is, the burn-in device B
The electrical characteristics of each semiconductor integrated circuit element on the semiconductor wafer 10 are evaluated at a high temperature by an inspection device provided inside.
【0018】バーンインが完了すると、半導体ウェハ1
0を収納している検査用カセットEはバーンイン装置B
からウェハ取出し装置Cに搬送される。ウェハ取出し装
置Cは、検査用カセットEから半導体ウェハ10を取り
出し、取り出した半導体ウェハ10を搬送用カセットD
に収納する。これにより、半導体ウェハ10は出荷され
る状態になる。一方、半導体ウェハ10が取り出された
検査用カセットEは、プローブカード12を保持してい
る配線基板13とウェハトレイ11とに分離された後、
再びアライメント装置Aに搬送される。When the burn-in is completed, the semiconductor wafer 1
The inspection cassette E containing 0 is a burn-in device B
From the wafer to the wafer unloading device C. The wafer take-out device C takes out the semiconductor wafer 10 from the inspection cassette E and carries the taken-out semiconductor wafer 10 to the carrying cassette D.
To store. As a result, the semiconductor wafer 10 is ready to be shipped. On the other hand, the inspection cassette E from which the semiconductor wafer 10 is taken out is separated into the wiring substrate 13 holding the probe card 12 and the wafer tray 11,
It is again transported to the alignment apparatus A.
【0019】ところで、前記のウェハバーンインシステ
ムにおいては、以下に説明するような2つの問題があ
る。By the way, the above-mentioned wafer burn-in system has the following two problems.
【0020】第1の問題は、アライメント装置Aにおい
て、半導体ウェハ10のプローブカード12に対する位
置決めと、ウェハトレイ11のプローブカード12に対
する位置決めとを行なわねばならないと言うことであ
る。The first problem is that the alignment apparatus A must position the semiconductor wafer 10 with respect to the probe card 12 and the wafer tray 11 with respect to the probe card 12.
【0021】以下、第1の問題について図6及び図7を
参照しながら説明する。The first problem will be described below with reference to FIGS. 6 and 7.
【0022】半導体ウェハ10の外部電極16とプロー
ブカード12のバンプ17とを電気的に接続するため
に、半導体ウェハ10をプローブカード12に対して位
置決めする必要があると共に、ウェハトレイ11の開閉
弁22が真空ポンプ26に確実に接続されるように、ウ
ェハトレイ11を真空ポンプ26に対して位置決めする
必要がある。In order to electrically connect the external electrodes 16 of the semiconductor wafer 10 and the bumps 17 of the probe card 12, the semiconductor wafer 10 needs to be positioned with respect to the probe card 12, and the opening / closing valve 22 of the wafer tray 11 is also required. The wafer tray 11 needs to be positioned with respect to the vacuum pump 26 so that the wafer tray 11 is securely connected to the vacuum pump 26.
【0023】ところが、ウェハトレイ11の開閉弁22
が真空ポンプ26に確実に接続されるように、ウェハト
レイ11を真空ポンプ26に対して位置決めすると、ウ
ェハトレイ11に保持されている半導体ウェハ10とプ
ローブカード12との間の位置関係が狂ってしまい、半
導体ウェハ10の外部電極16がプローブカード12の
バンプ17に接続されなくなってしまう。一方、半導体
ウェハ10の外部電極16がプローブカード12のバン
プ17に確実に接続されるように、半導体ウェハ10を
プローブカード12に対して位置決めすると、ウェハト
レイ11と真空ポンプ26との間の位置関係が狂ってし
まい、ウェハトレイ11の開閉弁22が真空ポンプ26
に接続されなくなってしまう。However, the opening / closing valve 22 of the wafer tray 11
If the wafer tray 11 is positioned with respect to the vacuum pump 26 so that the semiconductor wafer 10 is reliably connected to the vacuum pump 26, the positional relationship between the semiconductor wafer 10 held on the wafer tray 11 and the probe card 12 is changed, The external electrodes 16 of the semiconductor wafer 10 are no longer connected to the bumps 17 of the probe card 12. On the other hand, when the semiconductor wafer 10 is positioned with respect to the probe card 12 so that the external electrodes 16 of the semiconductor wafer 10 are securely connected to the bumps 17 of the probe card 12, the positional relationship between the wafer tray 11 and the vacuum pump 26 is determined. And the open / close valve 22 of the wafer tray 11 is changed to the vacuum pump 26.
Will not be connected to.
【0024】前記の問題は、ウェハトレイ11の開閉弁
22を真空ポンプ26に接続し、ウェハトレイ11、プ
ローブカード12及びシール部材14により形成される
密封空間15を減圧する場合について説明したが、これ
に限られず、半導体ウェハ10を保持するウェハトレイ
11を、半導体ウェハ10の温度を調節する温度調節装
置(図示は省略している。)の上に載置する場合におい
ても同様に発生し、ウェハトレイ11を温度調節装置に
対して位置決めすると、半導体ウェハ10とプローブカ
ード12との間の位置関係が狂い、半導体ウェハ10を
プローブカード12に対して位置決めすると、ウェハト
レイ11と温度調節装置との間の位置関係が狂ってしま
う。The above problem has been described in connection with the case where the opening / closing valve 22 of the wafer tray 11 is connected to the vacuum pump 26 and the sealed space 15 formed by the wafer tray 11, the probe card 12 and the seal member 14 is depressurized. The present invention is not limited to this, and also occurs when the wafer tray 11 holding the semiconductor wafer 10 is placed on a temperature adjusting device (not shown) that adjusts the temperature of the semiconductor wafer 10. If the semiconductor wafer 10 and the probe card 12 are positioned relative to the temperature adjustment device, the positional relationship between the semiconductor wafer 10 and the probe card 12 is misaligned. If the semiconductor wafer 10 is positioned relative to the probe card 12, the wafer tray 11 and the temperature adjustment device are related to each other. Goes crazy.
【0025】以上説明したように、プローブカードを検
査装置に対する所定位置に保持した状態において、半導
体ウェハを保持しているウェハトレイをプローブカード
に対して位置決めすると、ウェハトレイの外部装置(真
空ポンプや温度調節装置等)に対する位置関係が狂い、
ウェハトレイを外部装置に対して位置決めすると、ウェ
ハトレイに保持されている半導体ウェハのプローブカー
ドに対する位置関係が狂ってしまうという問題がある。As described above, when the wafer tray holding the semiconductor wafer is positioned with respect to the probe card in a state where the probe card is held at a predetermined position with respect to the inspection device, an external device (vacuum pump or temperature control) of the wafer tray is used. The positional relationship with respect to
When the wafer tray is positioned with respect to the external device, there is a problem that the positional relationship of the semiconductor wafer held on the wafer tray with respect to the probe card is changed.
【0026】尚、プローブカードが接続される検査装置
とウェハトレイが接続される外部装置とは予め相対的な
位置を規制しておくことが可能である。従って、ウェハ
トレイをプローブカードに対して位置決めすると、ウェ
ハトレイは外部装置に対して位置決めされることになる
ので、前記のウェハバーンインシステムにおいては、半
導体ウェハをプローブカードに対して位置決めすること
及びウェハトレイをプローブカードに対して位置決めす
ることが必要になる。The relative position of the inspection device to which the probe card is connected and the external device to which the wafer tray is connected can be regulated in advance. Therefore, when the wafer tray is positioned with respect to the probe card, the wafer tray is positioned with respect to the external device. Therefore, in the above wafer burn-in system, the semiconductor wafer is positioned with respect to the probe card and the wafer tray is positioned with the probe card. It will need to be positioned relative to the card.
【0027】第2の問題は、検査用カセットEの搬送上
の問題である。すなわち、ウェハトレイ11、配線基板
13及びシール部材14により形成される密封空間15
を減圧することにより一体化された検査用カセットE
は、アライメント装置Aからバーンイン装置Bに搬送さ
れると共に、バーンイン装置Bからウェハ取出し装置C
に搬送されるが、搬送中において、何らかの原因により
密封空間15の減圧状態が低下すると、ウェハトレイ1
1と配線基板13とが分離してしまうため、半導体ウェ
ハ10及びウェハトレイ11をプローブカード12に対
して再び位置合わせする必要が生じたり、半導体ウェハ
10が破損してしまうという問題がある。The second problem is a problem in transporting the inspection cassette E. That is, the sealed space 15 formed by the wafer tray 11, the wiring board 13, and the seal member 14.
Inspection cassette E integrated by depressurizing
Is transferred from the alignment apparatus A to the burn-in apparatus B, and at the same time, from the burn-in apparatus B to the wafer unloading apparatus C.
However, if the depressurized state of the sealed space 15 is lowered for some reason during the transfer, the wafer tray 1
Since 1 and the wiring board 13 are separated, there is a problem that the semiconductor wafer 10 and the wafer tray 11 need to be realigned with the probe card 12 or the semiconductor wafer 10 is damaged.
【0028】前記に鑑み、本発明は、半導体ウェハのプ
ローブカードに対する位置決め及びウェハトレイのプロ
ーブカードに対する位置決めを簡易且つ確実に行なえる
ようにすることを第1の目的とし、ウェハトレイとプロ
ーブカード(配線基板)とを一体化している減圧状態が
低下しても、ウェハトレイとプローブカード(配線基
板)とが分離しないようにすることを第2の目的とす
る。In view of the above, it is a first object of the present invention to make it possible to easily and reliably position a semiconductor wafer with respect to a probe card and a wafer tray with respect to a probe card. The second object is to prevent the wafer tray and the probe card (wiring board) from being separated even if the reduced pressure state in which the above (1) and (3) are integrated is reduced.
【0029】[0029]
【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る第1のウェハカセットは、複数の半導
体集積回路素子が形成された半導体ウェハを保持するウ
ェハトレイと、ウェハトレイのウェハ保持部と対向する
ように設けられ、半導体集積回路素子の外部電極と接続
されるプローブ端子を有するプローブカードと、ウェハ
トレイとプローブカードとの相対位置を規制する位置決
め手段とを備えている。To achieve the above object, a first wafer cassette according to the present invention comprises a wafer tray for holding a semiconductor wafer on which a plurality of semiconductor integrated circuit elements are formed, and a wafer holding for the wafer tray. A probe card having a probe terminal connected to the external electrode of the semiconductor integrated circuit element and a positioning means for restricting the relative position between the wafer tray and the probe card.
【0030】第1のウェハカセットによると、ウェハト
レイとプローブカードとの相対位置を規制する位置決め
手段を備えているため、該第1のウェハカセットが搬入
されるアライメント装置、バーンイン装置又はウェハ取
出し装置に設けられる真空ポンプ等の外部装置とプロー
ブカードとの位置関係を予め規制しておくと、ウェハト
レイの外部装置に対する位置決めが自動的に行なわれ
る。According to the first wafer cassette, since the first wafer cassette is provided with the positioning means for regulating the relative position between the wafer tray and the probe card, the first wafer cassette can be used as an alignment device, a burn-in device, or a wafer unloading device. If the positional relationship between an external device such as a vacuum pump provided and the probe card is regulated in advance, the wafer tray is automatically positioned with respect to the external device.
【0031】第1のウェハカセットは、プローブカード
を保持している保持基板と、保持基板に設けられ、複数
の半導体集積回路素子の電気的特性を検査する検査装置
に接続される外部接続用電極と、保持基板に設けられ、
プローブカードのプローブ端子と外部接続用電極とを電
気的に接続する配線とをさらに備えていることが好まし
い。The first wafer cassette is a holding substrate holding the probe card, and electrodes for external connection which are provided on the holding substrate and are connected to an inspection device for inspecting the electrical characteristics of the plurality of semiconductor integrated circuit elements. And provided on the holding substrate,
It is preferable to further include wiring for electrically connecting the probe terminal of the probe card and the external connection electrode.
【0032】第1のウェハカセットは、プローブカード
を保持している保持基板をさらに備えており、位置決め
手段は、ウェハトレイに分散して形成された複数の係合
凹部と、保持基板に内外方向に移動可能に設けられ、内
側に移動したときに先端部がウェハトレイの各係合凹部
に係止される複数の係合部材とからなることが好まし
い。The first wafer cassette further comprises a holding substrate holding the probe card, and the positioning means has a plurality of engaging recesses formed dispersedly on the wafer tray and the holding substrate inward and outward directions. It is preferable that the front end portion is movably provided and has a plurality of engaging members whose end portions are locked in the respective engaging recesses of the wafer tray when moved inward.
【0033】本発明に係る第2のウェハカセットは、複
数の半導体集積回路素子が形成された半導体ウェハを保
持するウェハトレイと、ウェハトレイのウェハ保持部と
対向するように設けられ、半導体集積回路素子の外部電
極と接続されるプローブ端子を有するプローブカード
と、プローブカードを保持している保持基板と、ウェハ
トレイとプローブカードとの間に設けられ、ウェハトレ
イ及びプローブカードと共に密封空間を形成する環状の
シール部材と、密封空間と外部とを連通する連通路を開
閉する開閉弁と、ウェハトレイと保持基板とを分離可能
に固定する固定手段とを備えている。A second wafer cassette according to the present invention is provided so as to face a wafer tray holding a semiconductor wafer on which a plurality of semiconductor integrated circuit elements are formed and a wafer holding portion of the wafer tray, and A probe card having a probe terminal connected to an external electrode, a holding substrate holding the probe card, and an annular seal member provided between the wafer tray and the probe card to form a sealed space together with the wafer tray and the probe card. And an opening / closing valve that opens and closes a communication path that connects the sealed space and the outside, and a fixing unit that detachably fixes the wafer tray and the holding substrate.
【0034】第2のウェハカセットによると、ウェハト
レイと保持基板とを分離可能に固定する固定手段を備え
ているため、ウェハトレイと保持基板とを固定手段によ
り一体化して搬送することができると共に、ウェハトレ
イ上に半導体ウェハを保持するときには、ウェハトレイ
と保持基板とを分離することができる。According to the second wafer cassette, since the fixing means for fixing the wafer tray and the holding substrate to each other in a separable manner is provided, the wafer tray and the holding substrate can be integrally conveyed by the fixing means and the wafer tray can be conveyed. When holding the semiconductor wafer on top, the wafer tray and the holding substrate can be separated.
【0035】第2のウェハカセットにおいて、保持基板
は、複数の半導体集積回路素子の電気的特性を検査する
検査装置に接続される外部接続用電極と、プローブカー
ドのプローブ端子と外部接続用電極とを電気的に接続す
る配線とを有していることが好ましい。In the second wafer cassette, the holding substrate has electrodes for external connection connected to an inspection device for inspecting electrical characteristics of a plurality of semiconductor integrated circuit elements, probe terminals of a probe card, and electrodes for external connection. It is preferable to have a wiring for electrically connecting
【0036】第2のウェハカセットにおいて、固定手段
は、ウェハトレイに分散して形成された複数の係合凹部
と、保持基板に内外方向へ移動可能に設けられ、内側に
移動したときに先端部がウェハトレイの各係合凹部に係
止される複数の係合部材とからなることが好ましい。In the second wafer cassette, the fixing means is provided with a plurality of engaging concave portions formed dispersedly on the wafer tray and the holding substrate so as to be movable inward and outward, and the tip end portion when moved inward. It is preferably composed of a plurality of engaging members that are locked in the respective engaging recesses of the wafer tray.
【0037】第2のウェハカセットにおいて、環状のシ
ール部材は、ウェハトレイと保持基板とが固定手段によ
り固定されているときに、ウェハトレイ及びプローブカ
ードと共に密封空間を形成するような断面形状を有して
いることが好ましい。In the second wafer cassette, the annular seal member has a cross-sectional shape that forms a sealed space together with the wafer tray and the probe card when the wafer tray and the holding substrate are fixed by the fixing means. Is preferred.
【0038】第1又は第2のウェハカセットにおいて、
保持基板は方形の平面形状を有していることが好まし
い。In the first or second wafer cassette,
The holding substrate preferably has a rectangular planar shape.
【0039】[0039]
【発明の実施の形態】以下、本発明の一実施形態に係る
ウェハカセット(前記の検査用カセットに相当する。)
及びその動作について図1〜図3を参照しながら説明す
る。BEST MODE FOR CARRYING OUT THE INVENTION A wafer cassette according to one embodiment of the present invention (corresponding to the above-mentioned inspection cassette).
And its operation will be described with reference to FIGS.
【0040】図1は、一実施形態に係るウェハカセット
の全体構成を示す斜視図であり、図2(a)〜(d)は
一実施形態に係るウェハカセットの動作を説明する部分
断面図であり、図3は一実施形態に係るウェハカセット
を構成するウェハトレイの裏面図である。FIG. 1 is a perspective view showing the overall structure of a wafer cassette according to one embodiment, and FIGS. 2A to 2D are partial sectional views for explaining the operation of the wafer cassette according to one embodiment. Yes, FIG. 3 is a rear view of the wafer tray that constitutes the wafer cassette according to the embodiment.
【0041】本発明の一実施形態に係るウェハカセット
は、半導体ウェハ10上の各半導体集積回路素子に形成
されている外部電極16にプローブカード12の各バン
プ17を接続して、各半導体集積回路素子に対してウェ
ハ状態で一括してバーンインするための装置である(図
6及び図7を参照)。尚、図1〜図3においては、半導
体ウェハ10上の各半導体集積回路素子に形成されてい
る外部電極16及びプローブカード12に形成されてい
るバンプ17については、図示の都合上省略している。In the wafer cassette according to the embodiment of the present invention, the bumps 17 of the probe card 12 are connected to the external electrodes 16 formed on the semiconductor integrated circuit elements on the semiconductor wafer 10 to form the semiconductor integrated circuits. This is a device for collectively burning in elements in a wafer state (see FIGS. 6 and 7). 1 to 3, the external electrodes 16 formed on each semiconductor integrated circuit element on the semiconductor wafer 10 and the bumps 17 formed on the probe card 12 are omitted for convenience of illustration. .
【0042】図3に示すように、ウェハ保持部100a
で半導体ウェハ10を保持するウェハトレイ100にお
ける一の直径方向(図3における左右方向)の周縁部に
は一対の突出部101が設けられており、各突出部10
1の下面には互いに間隔をおいて一対の係合凹部102
が形成されている。また、ウェハトレイ100における
前記一の直径方向に対して垂直な他の直径方向(図3に
おける上下方向)の周縁部には、前述した真空ポンプと
接続される開閉弁103が設けられている。As shown in FIG. 3, the wafer holder 100a
In the wafer tray 100 that holds the semiconductor wafer 10, a pair of protrusions 101 is provided at one peripheral edge in the diametrical direction (horizontal direction in FIG. 3).
On the lower surface of 1, a pair of engaging recesses 102 spaced from each other are provided.
Are formed. Further, an opening / closing valve 103 connected to the above-described vacuum pump is provided on the peripheral portion of the wafer tray 100 in the other diameter direction (vertical direction in FIG. 3) perpendicular to the one diameter direction.
【0043】図2に示すように、ウェハトレイ100の
ウェハ保持部100aに保持された半導体ウェハ10の
外側には、弾性体よりなる環状のシール部材105が設
けられている。また、ウェハトレイ100に保持された
半導体ウェハ10と対向する位置には、図6及び図7に
示した構造と同様の構造を有しバンプ17が形成されて
いる円形状のプローブカード12が配置されており、該
プローブカード12の周縁部は剛性のリング18により
保持されている。As shown in FIG. 2, an annular seal member 105 made of an elastic body is provided outside the semiconductor wafer 10 held by the wafer holding portion 100a of the wafer tray 100. At a position facing the semiconductor wafer 10 held on the wafer tray 100, a circular probe card 12 having a structure similar to the structure shown in FIGS. The periphery of the probe card 12 is held by a rigid ring 18.
【0044】プローブカード12の上面側には、例えば
ガラスエポキシよりなる方形状の保持基板110が配置
され、該保持基板110は配線基板13を保持してお
り、これにより、プローブカード12は配線基板13を
介して保持基板110に保持されている。On the upper surface side of the probe card 12, a rectangular holding substrate 110 made of, for example, glass epoxy is arranged, and the holding substrate 110 holds the wiring substrate 13, so that the probe card 12 has a wiring substrate. It is held on the holding substrate 110 via 13.
【0045】図1に示すように、保持基板110の上面
の周縁部には、例えば金属よりなる方形枠状の補強部材
112が固定されている。保持基板110及び補強部材
112における、ウェハトレイ100の突出部101が
設けられている方の一対の側辺部には切欠き部113が
形成されていると共に、補強部材112の上面における
切欠き部113と対応する部位には平面視ハット状の連
結部材114が取り付けられており、補強部材112は
一体化されている。As shown in FIG. 1, a rectangular frame-shaped reinforcing member 112 made of, for example, metal is fixed to the peripheral portion of the upper surface of the holding substrate 110. The holding substrate 110 and the reinforcing member 112 are provided with a notch 113 in a pair of side portions of the wafer tray 100 on which the protruding portion 101 is provided, and the notch 113 on the upper surface of the reinforcing member 112. A connecting member 114 having a hat shape in plan view is attached to a portion corresponding to, and the reinforcing member 112 is integrated.
【0046】保持基板110の上面における切欠き部1
13が形成されていない方の一対の側縁部には、検査用
電圧を供給する検査装置に接続するためのコネクタ11
9が設けられていると共に、保持基板110の内部に
は、図示を省略したが、一端側がコネクタ119に接続
され他端側がプローブカード12のバンプ17と接続さ
れる多層配線が形成されている。Notch 1 on the upper surface of the holding substrate 110
A pair of side edge portions on which 13 is not formed are provided with connectors 11 for connecting to an inspection device that supplies an inspection voltage.
Although not shown, multilayer wiring is formed inside the holding substrate 110, one end side of which is connected to the connector 119 and the other end side of which is connected to the bump 17 of the probe card 12.
【0047】連結部材114の先端部には、互いに平行
な一対の回転軸115が貫通して延びており、各回転軸
115の両端部にはそれぞれ下方に延びる揺動部材11
6が固定されている。各揺動部材116の下端部には、
ウェハトレイ側に水平に延びると共にウェハトレイ10
0の係合凹部102に挿入可能な形状の先端部117a
を有する係合部材117に連結されている。一対の回転
軸115のうちの外側の回転軸115の中央部にはレバ
ー118が固定されている。従って、レバー118の自
由端側を上下動すると、外側の回転軸115が回転する
ため、外側の揺動部材116の下端部は円弧状に内外方
向へ揺動し、これに伴って、内側の揺動部材16の下端
部及び係合部材117は内外方向へ移動する。尚、本発
明の一実施形態においては、レバー118の自由端が固
定端に対して水平状態にあるときには、係合部材117
の先端部117aは内側に移動してウェハトレイ100
の係合凹部102に挿入され(図2(a)を参照)、レ
バー118の自由端が少し上方に回転したときには、係
合部材117の先端部117aは外側に少し移動して係
合凹部102から離脱し(図2(b)を参照)、レバー
118の自由端が大きく上方に回転したときには、係合
部材117の先端部117aは外側に大きく移動してウ
ェハトレイ100から完全に離れる(図2(c)を参
照)。A pair of rotating shafts 115 that are parallel to each other extend through the tip of the connecting member 114, and the swinging member 11 extends downward at both ends of each rotating shaft 115.
6 is fixed. At the lower end of each swing member 116,
The wafer tray 10 extends horizontally to the wafer tray side.
No. 117a of a shape that can be inserted into the engaging recess 102 of 0
Is connected to the engaging member 117 having the. A lever 118 is fixed to the central portion of the outer rotary shaft 115 of the pair of rotary shafts 115. Therefore, when the free end side of the lever 118 is moved up and down, the outer rotating shaft 115 rotates, so that the lower end portion of the outer swinging member 116 swings in an arcuate direction inward and outward, and accordingly The lower end of the rocking member 16 and the engaging member 117 move inward and outward. In the embodiment of the present invention, when the free end of the lever 118 is horizontal to the fixed end, the engaging member 117
The tip 117a of the wafer tray 100 moves inward to move the wafer tray 100
2 (see FIG. 2A), and when the free end of the lever 118 rotates slightly upward, the tip 117a of the engaging member 117 moves slightly outward and the engaging concave 102 (See FIG. 2B), and when the free end of the lever 118 rotates largely upward, the tip 117a of the engaging member 117 largely moves outward and completely separates from the wafer tray 100 (FIG. 2). (See (c)).
【0048】以下、本発明の一実施形態に係るウェハカ
セットの動作及び該ウェハカセットを用いてウェハバー
ンインする方法について、図2(a)〜(d)及び図5
を参照しながら説明する。尚、図5は本発明の一実施形
態に係るウェハカセットを用いてウェハバーンインを行
なうウェハバーンインシステムを示す図である。The operation of the wafer cassette according to the embodiment of the present invention and the method of wafer burn-in using the wafer cassette will be described below with reference to FIGS. 2 (a) to 2 (d) and FIG.
Will be described with reference to. FIG. 5 is a diagram showing a wafer burn-in system for carrying out wafer burn-in using the wafer cassette according to the embodiment of the present invention.
【0049】まず、図2(a)に示すように、ウェハト
レイ100を、保持基板110に保持されたプローブカ
ード12の下側に接近させて配置した状態で、一対のレ
バー118の自由端をそれぞれ下側に移動する。このよ
うにすると、4つの係合部材117の先端部117aは
内側に移動してウェハトレイ100の各係合凹部102
に挿入されるので、ウェハトレイ100が保持基板11
0ひいてはプローブカード12に対して位置決めされた
状態で、ウェハトレイ100は保持基板110に一体的
に保持される。すなわち、保持基板110に設けられた
係合部材117とウェハトレイ100に形成された係合
凹部102とによって、ウェハトレイ100とプローブ
カード12との相対位置を規制する位置決め手段及びウ
ェハトレイ100と保持基板110とを分離可能に固定
する固定手段が構成されており、ウェハトレイ100の
プローブカード12に対する位置決め動作と、保持基板
110によるウェハトレイ100の保持動作とを同時に
行なうことができる。First, as shown in FIG. 2A, with the wafer tray 100 placed close to the lower side of the probe card 12 held by the holding substrate 110, the free ends of the pair of levers 118 are respectively set. Move down. By doing so, the tip portions 117a of the four engaging members 117 move inward to move the engaging concave portions 102 of the wafer tray 100.
Wafer tray 100 is inserted into the holding substrate 11
The wafer tray 100 is integrally held by the holding substrate 110 in a state where the wafer tray 100 is positioned with respect to the probe card 12. That is, the positioning member that regulates the relative position between the wafer tray 100 and the probe card 12 by the engagement member 117 provided on the holding substrate 110 and the engagement recess 102 formed on the wafer tray 100, and the wafer tray 100 and the holding substrate 110. Is configured so as to be separably fixed, and the positioning operation of the wafer tray 100 with respect to the probe card 12 and the holding operation of the wafer tray 100 by the holding substrate 110 can be simultaneously performed.
【0050】次に、図5に示すように、ウェハトレイ1
00と保持基板110とが一体化されてなるウェハカセ
ットFをアライメント装置Aの左側部分に搬入すると共
に、半導体ウェハ10を保持している搬送用カセットD
をアライメント装置Aの右側部分に搬入する。この場
合、ウェハカセットFを構成する保持基板110が方形
状であるため、ウェハカセットFひいてはウェハトレイ
100及び保持基板110は、アライメント装置Aに搬
入されたときに該アライメント装置Aに対して自動的に
位置決めされる。従って、アライメント装置Aに設けら
れている真空ポンプの負圧弁を、搬入されるウェハトレ
イ100の開閉弁103と対応する位置に予め設けてお
くと共に、アライメント装置Aに設けられているコンタ
クト検査装置のコネクタを、搬入される保持基板110
のコネクタ119と対応する位置に予め設けておくと、
ウェハカセットFをアライメント装置Aに搬入したとき
に、ウェハトレイ100の真空ポンプに対する位置決め
及び保持基板110のコンタクト検査装置に対する位置
決めが自動的に行なわれる。Next, as shown in FIG. 5, the wafer tray 1
00 and the holding substrate 110 are integrated into the wafer cassette F to the left side portion of the alignment apparatus A, and the carrying cassette D holding the semiconductor wafer 10 is held.
Is carried into the right side portion of the alignment apparatus A. In this case, since the holding substrate 110 that constitutes the wafer cassette F has a rectangular shape, the wafer cassette F, and thus the wafer tray 100 and the holding substrate 110 are automatically moved to the alignment apparatus A when they are carried into the alignment apparatus A. Positioned. Therefore, the negative pressure valve of the vacuum pump provided in the alignment apparatus A is previously provided at a position corresponding to the opening / closing valve 103 of the wafer tray 100 to be carried in, and the connector of the contact inspection apparatus provided in the alignment apparatus A is provided. Holding substrate 110 to be loaded
If it is provided at a position corresponding to the connector 119 of
When the wafer cassette F is loaded into the alignment apparatus A, the wafer tray 100 is automatically positioned with respect to the vacuum pump and the holding substrate 110 is positioned with respect to the contact inspection apparatus.
【0051】アライメント装置Aの内部においては、レ
バー118の自由端を上方へ大きく移動して、図2
(c)に示すように、係合部材117の先端部117a
をウェハトレイ100から完全に離脱させた後、ウェハ
トレイ100のウェハ載置部100aに半導体ウェハ1
0を保持する。その後、半導体ウェハ10をプローブカ
ード12に対して位置合わせした後、半導体ウェハ1
0、プローブカード12及びシール部材105により形
成される密封空間を減圧して、図2(d)に示すよう
に、半導体ウェハ10の外部電極16とプローブカード
12のバンプ17とを確実に接続する。その後、レバー
118の自由端を下方へ大きく移動して、図2(a)に
示すように、係合部材117の先端部117aをウェハ
トレイ100の係合凹部102に挿入する。このように
すると、半導体ウェハ10は、プローブカード12に対
する位置決めが完了した状態で、ウェハトレイ100及
び保持基板110よりなるウェハカセットFに収納され
る。Inside the alignment apparatus A, the free end of the lever 118 is largely moved upward to
As shown in (c), the tip portion 117a of the engaging member 117.
After the wafer is completely removed from the wafer tray 100, the semiconductor wafer 1 is placed on the wafer mounting portion 100a of the wafer tray 100.
Holds 0. Then, after aligning the semiconductor wafer 10 with the probe card 12, the semiconductor wafer 1
0, the sealed space formed by the probe card 12 and the seal member 105 is decompressed, and the external electrodes 16 of the semiconductor wafer 10 and the bumps 17 of the probe card 12 are reliably connected as shown in FIG. 2D. . After that, the free end of the lever 118 is largely moved downward to insert the tip 117a of the engaging member 117 into the engaging recess 102 of the wafer tray 100, as shown in FIG. By doing so, the semiconductor wafer 10 is stored in the wafer cassette F including the wafer tray 100 and the holding substrate 110 in a state where the positioning with respect to the probe card 12 is completed.
【0052】半導体ウェハ10を収納したウェハカセッ
トFはアライメント装置Aから取り出された後、カセッ
トラックGに収納されてバーンイン装置Bに搬送され
る。この際、係合部材117の先端部117aがウェハ
トレイ100の係合凹部102に挿入されているため、
ウェハトレイ100ひいては半導体ウェハ10は、保持
基板110に確実に保持された状態すなわちウェハカセ
ットFに確実に収納された状態でアライメント装置Aか
らバーンイン装置Bに搬送されるので、仮に半導体ウェ
ハ10、プローブカード12及びシール部材105によ
り形成される密封空間の減圧状態が低下しても、半導体
ウェハ10が破損する恐れがないと共に半導体ウェハ1
0のプローブカード12に対する位置決めをやり直す必
要がない。The wafer cassette F accommodating the semiconductor wafer 10 is taken out from the alignment apparatus A, then accommodated in the cassette rack G and conveyed to the burn-in apparatus B. At this time, since the tip portion 117a of the engaging member 117 is inserted into the engaging concave portion 102 of the wafer tray 100,
The wafer tray 100 and thus the semiconductor wafer 10 are transported from the alignment apparatus A to the burn-in apparatus B while being reliably held by the holding substrate 110, that is, in the state of being reliably stored in the wafer cassette F. Even if the depressurized state of the sealed space formed by 12 and the seal member 105 is lowered, the semiconductor wafer 10 is not damaged and the semiconductor wafer 1
There is no need to reposition the 0 probe card 12.
【0053】また、バーンイン装置Bに設けられている
真空ポンプの負圧弁を、搬入されるウェハトレイ100
の開閉弁103と対応する位置に予め設けておくと共
に、バーンイン装置Bに設けられている電気特性検査装
置のコネクタを、搬入される保持基板110のコネクタ
119と対応する位置に予め設けておくと、ウェハカセ
ットFをバーンイン装置Bに搬入したときに、ウェハト
レイ100の真空ポンプに対する位置決め及び保持基板
110の電気特性検査装置に対する位置決めが自動的に
行なわれる。In addition, the negative pressure valve of the vacuum pump provided in the burn-in device B is loaded into the wafer tray 100.
When the connector of the electrical characteristic inspection device provided in the burn-in device B is provided in advance at a position corresponding to the on-off valve 103 of FIG. When the wafer cassette F is loaded into the burn-in system B, the wafer tray 100 is automatically positioned with respect to the vacuum pump and the holding substrate 110 is positioned with respect to the electrical characteristic inspection device.
【0054】半導体ウェハ10に対するバーンインが完
了すると、ウェハカセットFはバーンイン装置Bから取
り出された後、カセットラックGに収納されてウェハ取
出し装置Cに搬送される。ウェハ取出し装置Cは、ウェ
ハカセットFから半導体ウェハ10を取り出し、取り出
した半導体ウェハ10を搬送用カセットDに収納する。
バーンイン装置Bからウェハ取出し装置Cへの搬送中
に、半導体ウェハ10、プローブカード12及びシール
部材105により形成される密封空間の減圧状態が解放
されてしまっても、半導体ウェハ10は破損しない。When the burn-in to the semiconductor wafer 10 is completed, the wafer cassette F is taken out from the burn-in device B, then stored in the cassette rack G and conveyed to the wafer take-out device C. The wafer take-out device C takes out the semiconductor wafer 10 from the wafer cassette F and stores the taken-out semiconductor wafer 10 in the carrying cassette D.
Even if the depressurized state of the sealed space formed by the semiconductor wafer 10, the probe card 12 and the seal member 105 is released during the transfer from the burn-in device B to the wafer unloading device C, the semiconductor wafer 10 is not damaged.
【0055】尚、ウェハカセットFから半導体ウェハ1
0を取り出す際に、ウェハトレイ100と保持基板11
0とが分離しない場合には、前記の密封空間を加圧して
ウェハトレイ100と保持基板110とを分離してか
ら、半導体ウェハ10を取り出してもよい。この場合に
は、ウェハ取出し装置Cに、搬入されるウェハトレイ1
00の開閉弁103と対応する位置に加圧弁を有する加
圧ポンプを設けておくことが好ましい。このようにする
と、ウェハカセットFを取出し装置Cに搬入したとき
に、ウェハトレイ100の加圧ポンプに対する位置決め
が自動的に行なわれる。Incidentally, from the wafer cassette F to the semiconductor wafer 1
When taking out 0, the wafer tray 100 and the holding substrate 11
If 0 is not separated, the sealed space may be pressurized to separate the wafer tray 100 and the holding substrate 110, and then the semiconductor wafer 10 may be taken out. In this case, the wafer tray 1 loaded into the wafer unloading apparatus C is
It is preferable to provide a pressurizing pump having a pressurizing valve at a position corresponding to the on-off valve 103 of 00. With this arrangement, when the wafer cassette F is taken into the unloading device C, the wafer tray 100 is automatically positioned with respect to the pressure pump.
【0056】半導体ウェハ10はウェハカセットFから
取り出されると出荷される状態になる。一方、半導体ウ
ェハ10が取り出されたウェハカセットFは、ウェハト
レイ100と保持基板110とが一体化された状態で再
びアライメント装置Aに搬送される。When the semiconductor wafer 10 is taken out from the wafer cassette F, it is in a shipping state. On the other hand, the wafer cassette F from which the semiconductor wafer 10 is taken out is again transported to the alignment apparatus A in a state where the wafer tray 100 and the holding substrate 110 are integrated.
【0057】尚、図2(a)に示すように、保持基板1
10の係合部材117の先端部117aがウェハトレイ
100の係合凹部102に挿入されて、ウェハトレイ1
00が保持基板110に一体的に保持されているときに
シール部材105の先端部がプローブカード12に接触
すると共に、図2(d)に示すように、半導体ウェハ1
0、プローブカード12及びシール部材105により形
成される密封空間が減圧されたときにシール部材105
の先端側が外側に拡がるように、シール部材105の断
面形状を形成しておくと、ウェハトレイ100と保持基
板110とが一体化されてなるウェハカセットFを搬送
する際に、ウェハトレイ100とプローブカード12と
の隙間からダストが侵入しないので、半導体ウェハ10
の表面にダストが付着する事態を回避できる。As shown in FIG. 2A, the holding substrate 1
The tip portion 117 a of the engaging member 117 of No. 10 is inserted into the engaging concave portion 102 of the wafer tray 100, and the wafer tray 1
00 is held integrally with the holding substrate 110, the tip of the seal member 105 contacts the probe card 12, and as shown in FIG.
0, the seal member 105 when the sealed space formed by the probe card 12 and the seal member 105 is decompressed.
If the cross-sectional shape of the seal member 105 is formed so that the front end side of the wafer tray 100 expands to the outside, the wafer tray 100 and the probe card 12 are transferred when the wafer cassette F in which the wafer tray 100 and the holding substrate 110 are integrated is transported. Since dust does not enter through the gap between the semiconductor wafer 10 and
The situation that dust adheres to the surface of the can be avoided.
【0058】図4(a)、(b)は、前記一実施形態に
係るウェハカセットの変形例を示しており、ウェハトレ
イ100のウェハ載置部100aに保持された半導体ウ
ェハ10の外側には、円形状の中空部を有するシール部
材120が設けられている。シール部材120が中空部
を有していると、シール部材120の高さを大きくする
ことが容易になるので、ウェハトレイ100が保持基板
110に一体的に保持されているときに、シール部材1
20の先端部がプローブカード12に接触している構造
を確実に実現できる。4 (a) and 4 (b) show a modified example of the wafer cassette according to the above-described embodiment, in which the semiconductor wafer 10 held on the wafer mounting portion 100a of the wafer tray 100 is provided on the outside. A seal member 120 having a circular hollow portion is provided. When the seal member 120 has a hollow portion, it is easy to increase the height of the seal member 120. Therefore, when the wafer tray 100 is integrally held by the holding substrate 110, the seal member 1
A structure in which the tip portion of 20 contacts the probe card 12 can be reliably realized.
【0059】[0059]
【発明の効果】本発明に係る第1のウェハカセットによ
ると、ウェハトレイとプローブカードとの相対位置を規
制する位置決め手段を備えているため、外部装置をプロ
ーブカードに対して予め位置決めしておくことにより、
ウェハトレイの外部装置に対する位置決め及びウェハト
レイのプローブカードに対する位置決めを自動的に行な
うことができる。According to the first wafer cassette of the present invention, the external device is preliminarily positioned with respect to the probe card because it is provided with the positioning means for regulating the relative position between the wafer tray and the probe card. Due to
The wafer tray can be automatically positioned with respect to the external device and the wafer tray can be automatically positioned with respect to the probe card.
【0060】第1のウェハカセットが、プローブカード
を保持している保持基板と、保持基板に設けられた外部
接続用電極及び配線とを備えていると、半導体ウェハ上
に形成された複数の半導体集積回路素子の電気的特性を
検査する検査装置に接続される外部接続用電極、及びプ
ローブカードのプローブ端子と外部接続用電極とを電気
的に接続する配線と有する配線基板を別途設ける必要が
ないので、第1のウェハカセットの構造がシンプルにな
る。When the first wafer cassette includes the holding substrate holding the probe card and the external connection electrodes and wirings provided on the holding substrate, a plurality of semiconductors formed on the semiconductor wafer are provided. There is no need to separately provide a wiring board having an external connection electrode connected to an inspection device that inspects the electrical characteristics of the integrated circuit element and a wiring that electrically connects the probe terminal of the probe card and the external connection electrode. Therefore, the structure of the first wafer cassette is simplified.
【0061】第1のウェハカセットがプローブカードを
保持している保持基板を備え、位置決め手段が、ウェハ
トレイに形成された複数の係合凹部と、保持基板に内外
方向へ移動可能に設けられた複数の係合部材とからなる
と、ウェハトレイのプローブカードに対する位置決めを
簡易且つ確実に行なうことができる。The first wafer cassette is provided with a holding substrate holding the probe card, and the positioning means is provided with a plurality of engaging concave portions formed in the wafer tray and a plurality of holding substrates provided so as to be movable inward and outward. With the engaging member, the wafer tray can be easily and surely positioned with respect to the probe card.
【0062】本発明に係る第2のウェハカセットによる
と、ウェハトレイと保持基板とを分離可能に固定する固
定手段を備えているため、ウェハトレイと保持基板とを
固定手段により一体化して搬送できるので、搬送中にウ
ェハトレイとプローブカードとを一体化している減圧状
態が低下しても、ウェハトレイとプローブカードとが分
離せず、半導体ウェハが破損する事態及び半導体ウェハ
のプローブカードに対する位置合わせが狂う事態を回避
できる。また、ウェハトレイと保持基板とを分離する
と、ウェハトレイ上に半導体ウェハを収納することがで
きる。According to the second wafer cassette of the present invention, since the fixing means for separating the wafer tray and the holding substrate is provided so as to be separable, the wafer tray and the holding substrate can be integrated and conveyed by the fixing means. Even if the depressurized state in which the wafer tray and the probe card are integrated during transportation is lowered, the wafer tray and the probe card are not separated, and the semiconductor wafer is damaged and the semiconductor wafer is misaligned with the probe card. It can be avoided. Further, when the wafer tray and the holding substrate are separated, the semiconductor wafer can be stored on the wafer tray.
【0063】第2のウェハカセットにおいて、保持基板
が外部接続用電極及び配線を備えていると、半導体ウェ
ハ上に形成された複数の半導体集積回路素子の電気的特
性を検査する検査装置に接続される外部接続用電極、及
びプローブカードのプローブ端子と外部接続用電極とを
電気的に接続する配線を有する配線基板を別途設ける必
要がないので、第2のウェハカセットの構造がシンプル
になる。In the second wafer cassette, when the holding substrate is provided with the electrodes for external connection and the wiring, it is connected to the inspection device for inspecting the electrical characteristics of the plurality of semiconductor integrated circuit elements formed on the semiconductor wafer. Since it is not necessary to separately provide a wiring board having an external connection electrode and a wiring for electrically connecting the probe terminal of the probe card and the external connection electrode, the structure of the second wafer cassette becomes simple.
【0064】第2のウェハカセットにおいて、固定手段
が、ウェハトレイに形成された複数の係合凹部と、保持
基板に回動可能に設けられた複数の係合部材とからなる
と、ウェハトレイの保持基板に対する固定を簡易且つ確
実に行なうことができる。In the second wafer cassette, if the fixing means is composed of a plurality of engaging concave portions formed on the wafer tray and a plurality of engaging members rotatably provided on the holding substrate, the holding substrate of the wafer tray is held. It can be fixed easily and reliably.
【0065】第2のウェハカセットにおいて、環状のシ
ール部材が、ウェハトレイと保持基板とが固定手段によ
り固定されているときに密封空間を形成するような断面
形状を有していると、ウェハトレイと保持基板とが一体
化されてなるウェハカセットを搬送する際に、ウェハト
レイとプローブカードとの間からダストが侵入して、半
導体ウェハの表面にダストが付着する事態を回避するこ
とができる。In the second wafer cassette, when the annular seal member has a cross-sectional shape that forms a sealed space when the wafer tray and the holding substrate are fixed by the fixing means, the wafer tray and the holding substrate are held. It is possible to prevent dust from entering between the wafer tray and the probe card and adhering to the surface of the semiconductor wafer when the wafer cassette in which the substrate is integrated is transported.
【0066】第1又は第2のウェハカセットにおいて、
保持基板が方形の平面形状を有していると、保持基板に
保持されたプローブカード及び保持基板に固定されたウ
ェハトレイの外部装置に対する位置決めが容易になる。In the first or second wafer cassette,
When the holding substrate has a rectangular planar shape, the probe card held by the holding substrate and the wafer tray fixed on the holding substrate can be easily positioned with respect to an external device.
【図1】本発明の一実施形態に係るウェハカセットの斜
視図である。FIG. 1 is a perspective view of a wafer cassette according to an embodiment of the present invention.
【図2】(a)〜(d)は本発明の一実施形態に係るウ
ェハカセットの動作を説明する断面図である。2A to 2D are cross-sectional views illustrating the operation of the wafer cassette according to the embodiment of the present invention.
【図3】本発明の一実施形態に係るウェハカセットにお
けるウェハトレイの裏面の平面図である。FIG. 3 is a plan view of the back surface of the wafer tray in the wafer cassette according to the embodiment of the present invention.
【図4】本発明の一実施形態に係るウェハカセットを用
いて行なうウェハバーンインシステムの全体図である。FIG. 4 is an overall view of a wafer burn-in system performed using the wafer cassette according to the embodiment of the present invention.
【図5】(a)及び(b)は本発明の一実施形態に係る
ウェハカセットにおけるシール部材の変形例を示す断面
図である。5A and 5B are cross-sectional views showing a modified example of the seal member in the wafer cassette according to the embodiment of the present invention.
【図6】従来のウェハカセットの断面図である。FIG. 6 is a sectional view of a conventional wafer cassette.
【図7】従来のウェハカセットの部分拡大断面図であ
る。FIG. 7 is a partially enlarged sectional view of a conventional wafer cassette.
【図8】従来のウェハカセットを用いて行なうウェハバ
ーンインシステムの全体図である。FIG. 8 is an overall view of a wafer burn-in system performed using a conventional wafer cassette.
A アライメント装置 B バーンイン装置 C ウェハ取出し装置 D 搬送用カセット E 検査用カセット F ウェハカセット 10 半導体ウェハ 12 プローブカード 13 配線基板 16 外部電極 17 バンプ 18 剛性のリング 100 ウェハトレイ 100a ウェハ保持部 101 突出部 102 係合凹部 103 開閉弁 105 シール部材 110 保持基板 112 補強部材 113 切欠き部 114 連結部材 115 回転軸 116 揺動部材 117 係合部材 117a 先端部 118 レバー 119 コネクタ 120 シール部材 A alignment device B burn-in equipment C Wafer take-out device D transport cassette E inspection cassette F wafer cassette 10 Semiconductor wafer 12 probe cards 13 wiring board 16 external electrodes 17 bumps 18 Rigid ring 100 wafer tray 100a Wafer holder 101 protrusion 102 engaging recess 103 open / close valve 105 seal member 110 holding substrate 112 Reinforcement member 113 Notch 114 Connection member 115 rotation axis 116 rocking member 117 Engagement member 117a tip 118 lever 119 connector 120 seal member
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平8−5666(JP,A) 特開 平7−283280(JP,A) 特開 平8−50146(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/66 B65D 85/86 H01L 21/68 ─────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-8-5666 (JP, A) JP-A-7-283280 (JP, A) JP-A-8-50146 (JP, A) (58) Field (Int.Cl. 7 , DB name) H01L 21/66 B65D 85/86 H01L 21/68
Claims (5)
半導体ウェハを保持するウェハトレイと、 前記ウェハトレイのウェハ保持部と対向するように設け
られ、前記半導体集積回路素子の外部電極と接続される
プローブ端子を有するプローブカードと、前記プローブカードを保持する保持基板と、 前記ウェハトレイと前記プローブカードとの相対位置を
規制する位置決め手段とを備え、 前記位置決め手段は、前記ウエハトレイに設けられた複
数の係合凹部と、前記保持基板に設けられた複数の係合
部材とからなり、前記複数の係合部材のそれぞれの先端
部が対応する前記係合凹部に係止されることにより、前
記保持基板に保持されているプローブカードと前記ウエ
ハトレイとが位置決めされると共に、前記保持基板と前
記ウエハトレイとが一体化される ことを特徴とするウェ
ハカセット。1. A wafer tray holding a semiconductor wafer on which a plurality of semiconductor integrated circuit elements are formed, and a probe which is provided so as to face a wafer holding portion of the wafer tray and is connected to an external electrode of the semiconductor integrated circuit element. A probe card having a terminal, a holding substrate for holding the probe card, and a positioning means for restricting a relative position between the wafer tray and the probe card are provided, and the positioning means includes a plurality of positioning means provided on the wafer tray.
Number of engagement recesses and a plurality of engagements provided on the holding substrate
And a tip of each of the plurality of engaging members.
Since the parts are locked in the corresponding engaging recesses,
The probe card held on the holding substrate and the wafer
The hat tray is positioned, and the holding substrate and the front
A wafer cassette characterized by being integrated with a wafer tray.
が対応する前記係合凹部から離脱すると、前記保持基板
と前記ウエハトレイとが分離することを特徴とする請求
項1に記載のウェハカセット。2. A tip portion of each of the plurality of engaging members.
Is released from the corresponding engaging recess, the holding substrate
The wafer cassette according to claim 1, wherein the wafer tray is separated from the wafer tray.
との間に設けられ、前記ウェハトレイ及びプローブカー
ドと共に密封空間を形成する環状のシール部材をさらに
備えていることを特徴とする請求項1に記載のウェハカ
セット。3. The wafer tray and the probe card
Is provided between the wafer tray and the probe car.
With an annular seal member that forms a sealed space with the
Wafer cassette according to claim 1, characterized in that it comprises.
有していることを特徴とする請求項3に記載のウェハカ
セット。 4. The circular seal member has a circular hollow portion.
The wafer cassette according to claim 3, which has .
部とを連通させる連通路を開閉する開閉弁を有している
ことを特徴とする請求項3に記載のウェハカセット。 5. The wafer tray is provided outside the sealed space.
It has an on-off valve that opens and closes a communication passage that communicates with the
The wafer cassette according to claim 3, wherein the wafer cassette is a wafer cassette.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28634197A JP3364134B2 (en) | 1997-10-20 | 1997-10-20 | Wafer cassette |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28634197A JP3364134B2 (en) | 1997-10-20 | 1997-10-20 | Wafer cassette |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11121550A JPH11121550A (en) | 1999-04-30 |
JP3364134B2 true JP3364134B2 (en) | 2003-01-08 |
Family
ID=17703139
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28634197A Expired - Fee Related JP3364134B2 (en) | 1997-10-20 | 1997-10-20 | Wafer cassette |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3364134B2 (en) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100751068B1 (en) * | 1999-07-14 | 2007-08-22 | 에어 테스트 시스템즈 | Wafer level burn-in and electrical test system and method |
AU6747300A (en) * | 1999-07-14 | 2001-01-30 | Aehr Test Systems Inc. | Wafer-level burn-in and test cartridge and methods |
US7762822B2 (en) * | 2005-04-27 | 2010-07-27 | Aehr Test Systems | Apparatus for testing electronic devices |
JP2008227148A (en) * | 2007-03-13 | 2008-09-25 | Micronics Japan Co Ltd | Test method for semiconductor wafer and apparatus therefor |
US8030957B2 (en) * | 2009-03-25 | 2011-10-04 | Aehr Test Systems | System for testing an integrated circuit of a device and its method of use |
CN114188253B (en) * | 2021-12-03 | 2022-12-09 | 北京北方华创微电子装备有限公司 | Wafer boat temporary storage device of semiconductor equipment and semiconductor equipment |
-
1997
- 1997-10-20 JP JP28634197A patent/JP3364134B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11121550A (en) | 1999-04-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7141997B2 (en) | Method for testing using a universal wafer carrier for wafer level die burn-in | |
US5539324A (en) | Universal wafer carrier for wafer level die burn-in | |
JP2000306961A (en) | Probe card and method of testing semiconductor device | |
JP2000162275A (en) | Method and apparatus for testing semiconductor | |
JPH0777556A (en) | Test receptacle and preparation of kgd using test receptacle | |
JP3364134B2 (en) | Wafer cassette | |
US20050196901A1 (en) | Device mounting method and device transport apparatus | |
US6278128B1 (en) | Semiconductor device having external connection terminals formed in two-dimensional area | |
JPH11121569A (en) | Burn-in device | |
US6838312B2 (en) | Semiconductor device having a primary chip with bumps in joined registration with bumps of a plurality of secondary chips | |
US5291127A (en) | Chip-lifetime testing instrument for semiconductor devices | |
JP3249078B2 (en) | Semiconductor wafer unloader | |
TW201604549A (en) | Improved structure of test probe card | |
JPH0611541A (en) | Burn-in receptacle | |
JP2005347470A (en) | Relay substrate for semiconductor package, semiconductor sub package and semiconductor device | |
JP5030739B2 (en) | IC handler | |
JP3441939B2 (en) | Alignment method | |
JP2932999B2 (en) | Semiconductor chip | |
JP2917553B2 (en) | Aging method for semiconductor device | |
JPH07174818A (en) | Test receptacle and preparation of kgd using test receptacle | |
TW202410310A (en) | Semiconductor package | |
JPH03215950A (en) | Outer lead bonder | |
JPH08227920A (en) | Inspection equipment and burn-in method for semiconductor chip | |
KR20010049022A (en) | Mount frame for using the ball grid array package | |
TW201743387A (en) | Method for mounting components in semiconductor fabrication process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021008 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071025 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081025 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091025 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091025 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101025 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111025 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121025 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131025 Year of fee payment: 11 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |