JP3362602B2 - Active filter - Google Patents

Active filter

Info

Publication number
JP3362602B2
JP3362602B2 JP16457296A JP16457296A JP3362602B2 JP 3362602 B2 JP3362602 B2 JP 3362602B2 JP 16457296 A JP16457296 A JP 16457296A JP 16457296 A JP16457296 A JP 16457296A JP 3362602 B2 JP3362602 B2 JP 3362602B2
Authority
JP
Japan
Prior art keywords
circuit
active filter
buffer circuit
stage buffer
network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16457296A
Other languages
Japanese (ja)
Other versions
JPH1028028A (en
Inventor
英司 玉田
直人 吉岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP16457296A priority Critical patent/JP3362602B2/en
Publication of JPH1028028A publication Critical patent/JPH1028028A/en
Application granted granted Critical
Publication of JP3362602B2 publication Critical patent/JP3362602B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、アクティブフィル
タに関し、特に、バッファ回路を2段構成としたバッフ
ァアンプ回路であるダイアモンド型バッファ回路を内蔵
したアクティブフィルタに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active filter, and more particularly to an active filter incorporating a diamond type buffer circuit which is a buffer amplifier circuit having a two-stage buffer circuit configuration.

【0002】[0002]

【従来の技術】図9に、従来より周知であるバッファア
ンプ回路を内蔵したアクティブフィルタの構成図を示
す。アクティブフィルタ50は、入力端子INと出力端
子OUTとの間に直列接続されたCR回路網1とバッフ
ァアンプ回路2とで構成される。この際、バッファアン
プ回路2は、前段部バッファ回路3と、後段部バッファ
回路4と、抵抗RO ’の直列回路で構成される。そし
て、後段部バッファ回路4の出力側からCR回路網1に
対して帰還経路5が設けられている。
2. Description of the Related Art FIG. 9 is a block diagram of an active filter having a buffer amplifier circuit which is well known in the art. The active filter 50 is composed of a CR network 1 and a buffer amplifier circuit 2 which are connected in series between an input terminal IN and an output terminal OUT. At this time, the buffer amplifier circuit 2 is composed of a series circuit of a front stage buffer circuit 3, a rear stage buffer circuit 4 and a resistor R O ′. A feedback path 5 is provided from the output side of the rear stage buffer circuit 4 to the CR network 1.

【0003】図10に、従来のアクティブフィルタ50
の具体的な回路図を示す。この具体的な回路図において
は、バッファアンプ回路2として、ダイアモンド型バッ
ファ回路を挙げている。この際、前段部バッファ回路3
は、各々のベースが共通接続されたNPNトランジスタ
Q1及びPNPトランジスタQ2等で構成され、後段部
バッファ回路4は、ブッシュブル回路を形成するように
接続されたNPNトランジスタQ3及びPNPトランジ
スタQ4等で構成される。
FIG. 10 shows a conventional active filter 50.
The concrete circuit diagram of is shown. In this concrete circuit diagram, a diamond type buffer circuit is used as the buffer amplifier circuit 2. At this time, the front stage buffer circuit 3
Is composed of an NPN transistor Q1 and a PNP transistor Q2 whose bases are commonly connected, and the rear stage buffer circuit 4 is composed of an NPN transistor Q3 and a PNP transistor Q4 which are connected so as to form a bushable circuit. To be done.

【0004】そして、CR回路網1の出力は、前段部バ
ッファアンプ回路3の入力側、すなわち前段部バッファ
回路3をなすNPNトランジスタQ1のベース及びPN
PトランジスタQ2のベースに接続され、前段部バッフ
ァアンプ回路3の出力側、すなわち前段部バッファ回路
3をなすNPNトランジスタQ1のエミッタ及びPNP
トランジスタQ2のエミッタは、後段部バッファ回路4
の入力側、すなわち後段部バッファ回路4をなすNPN
トランジスタQ3のベース及びPNPトランジスタQ4
のベースに接続される。また、後段部バッファ回路4の
出力側、すなわち後段部バッファ回路4をなすNPNト
ランジスタQ3のエミッタ及びPNPトランジスタQ4
のエミッタは、抵抗RO ’の一端に接続されるととも
に、帰還経路5を介してCR回路網1にも接続される。
The output of the CR network 1 is the input side of the pre-stage buffer amplifier circuit 3, that is, the base and PN of the NPN transistor Q1 forming the pre-stage buffer circuit 3.
It is connected to the base of the P-transistor Q2 and is on the output side of the pre-stage buffer amplifier circuit 3, that is, the emitter of the NPN transistor Q1 forming the pre-stage buffer circuit 3 and the PNP.
The emitter of the transistor Q2 is the latter stage buffer circuit 4
Input side, that is, the NPN forming the rear stage buffer circuit 4
Base of transistor Q3 and PNP transistor Q4
Connected to the base of. Further, the output side of the rear stage buffer circuit 4, that is, the emitter of the NPN transistor Q3 forming the rear stage buffer circuit 4 and the PNP transistor Q4.
The emitter of is connected to one end of the resistor R O 'and is also connected to the CR network 1 via the feedback path 5.

【0005】次に、従来のアクティブフィルタ50の動
作を説明する。今、出力端子OUTからみた出力インピ
ーダンスをZO ’とすると、ZO ’は下記の(1)式の
ように表される。(ただし、説明を簡潔にするため、前
段部バッファ回路3及び後段部バッファ回路4を構成す
る各トランジスタQ1〜Q4の電流増幅率は同一と仮定
し、βとする。) ZO ’=RO ’+rO ’//ZRC (1) この際、rO ’=ZRC’/β2 :アクティブフィルタ5
0の内部抵抗、 ZRC:後段部バッファ回路4の出力側からみたインピー
ダンス ZRC’:前段部バッファ回路3の入力側からみたインピ
ーダンス そして、この(1)式を展開すると、 ZO ’=RO ’+1/(1/ZRC+β2 /ZRC’) (2) となる。
Next, the operation of the conventional active filter 50 will be described. Now, assuming that the output impedance seen from the output terminal OUT is Z O ′, Z O ′ is expressed by the following equation (1). (However, in order to simplify the description, it is assumed that the current amplification factors of the transistors Q1 to Q4 forming the front stage buffer circuit 3 and the rear stage buffer circuit 4 are the same, and β is assumed.) Z O ′ = R O '+ R O ' // Z RC (1) At this time, r O '= Z RC ' / β 2 : Active filter 5
Internal resistance of 0, Z RC : Impedance seen from the output side of the rear stage buffer circuit 4 Z RC ': Impedance seen from the input side of the front stage buffer circuit 3 Then, when this equation (1) is expanded, Z O ' = R O '+ 1 / (1 / Z RC + β 2 / Z RC ') (2)

【0006】[0006]

【発明が解決しようとする課題】ところが、上記の従来
のアクティブフィルタのように後段部バッファ回路の出
力側からCR回路網へ帰還をかける場合には、上述の
(2)式からも明らかなように、出力インピーダンスZ
O ’が、周波数に応じて変化するZRC、ZRC’に大きく
依存しているため、周波数によって大きく変化するとい
う問題点があった。
However, when feedback is applied from the output side of the rear stage buffer circuit to the CR network as in the above-mentioned conventional active filter, it is apparent from the above equation (2). And output impedance Z
Since O'depends largely on ZRC and ZRC 'which change depending on the frequency, there is a problem in that it greatly changes depending on the frequency.

【0007】本発明は、このような問題点を解決するた
めになされたものであり、周波数による出力インピーダ
ンスの変化を少なくし、かつ良好なフィルタ特性を得る
ことができるアクティブフィルタを提供することを目的
とする。
The present invention has been made in order to solve such a problem, and it is an object of the present invention to provide an active filter capable of reducing the change in output impedance due to frequency and obtaining good filter characteristics. To aim.

【0008】[0008]

【課題を解決するための手段】上述する問題点を解決す
るため本発明は、少なくとも、CR回路網と、その後段
に設けられたバッファアンプ回路と、で構成され、前記
バッファアンプ回路は、前段部バッファ回路及び後段部
バッファ回路からなるダイアモンド型バッファ回路であ
り、前記前段部バッファ回路の出力側と前記CR回路網
との間に帰還経路を有することを特徴とする。
In order to solve the above-mentioned problems, the present invention provides at least a CR network and a subsequent stage.
A buffer amplifier circuit provided, in the configuration, the
The buffer amplifier circuit is composed of a front stage buffer circuit and a rear stage unit.
It is a diamond type buffer circuit consisting of a buffer circuit.
In addition , a feedback path is provided between the output side of the front stage buffer circuit and the CR network.

【0009】また、前記前段部バッファ回路の出力側に
エミッタフォロワ回路を設け、該エミッタフォロワ回路
の出力側と前記CR回路網との間に帰還経路を有するこ
とを特徴とする。
Also, an emitter follower circuit is provided on the output side of the preceding stage buffer circuit, and a feedback path is provided between the output side of the emitter follower circuit and the CR circuit network.

【0010】また、前記バッファアンプ回路の前段部バ
ッファ回路を構成するNPNトランジスタあるいはPN
Pトランジスタのいずれか一方が、インバーテッド・ダ
ーリントン接続になることを特徴とする。
Further, an NPN transistor or a PN which constitutes the preceding stage buffer circuit of the buffer amplifier circuit.
One of the P transistors is an inverted Darlington connection.

【0011】また、前記バッファアンプ回路の後段部バ
ッファ回路を構成するNPNトランジスタあるいはPN
Pトランジスタのいずれか一方のベースと、グランドと
の間にコンデンサを接続することを特徴とする。
Further, an NPN transistor or a PN that constitutes the latter stage buffer circuit of the buffer amplifier circuit.
A feature is that a capacitor is connected between the base of either one of the P transistors and the ground.

【0012】また、前記バッファアンプ回路の前段部バ
ッファ回路の出力側と前記CR回路網との間の帰還経路
に、直流阻止手段を設けることを特徴とする。
Further, a direct current blocking means is provided in a feedback path between the output side of the preceding stage buffer circuit of the buffer amplifier circuit and the CR network.

【0013】本発明のアクティブフィルタによれば、前
段部バッファ回路の出力側とCR回路網との間に帰還経
路を設けるため、周波数に応じて変化するZRC、ZRC
の出力インピーダンスZO への影響を小さくすることが
できる。
According to the active filter of the present invention, since the feedback path is provided between the output side of the pre-stage buffer circuit and the CR network, Z RC and Z RC 'which change according to the frequency are provided.
Can reduce the influence on the output impedance Z O.

【0014】[0014]

【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。なお、各実施例中において、従来例と
同一もしくは同等の部分には同一番号を付し、その詳細
な説明は省略する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. In each of the embodiments, the same or equivalent parts as those of the conventional example are designated by the same reference numerals, and detailed description thereof will be omitted.

【0015】図1に、本発明のアクティブフィルタの構
成図を示す。アクティブフィルタ10は、従来のアクテ
ィブフィルタ50と同様に、入力端子INと出力端子O
UTとの間に直列接続されたCR回路網1とバッファア
ンプ回路2とで構成される。この際、バッファアンプ回
路2は、前段部バッファ回路3と、後段部バッファ回路
4と、抵抗RO の直列回路で構成される。そして、前段
部バッファ回路3の出力側からCR回路網1に帰還経路
5が設けられている。
FIG. 1 shows a block diagram of an active filter of the present invention. The active filter 10 is similar to the conventional active filter 50 in that it has an input terminal IN and an output terminal O.
It is composed of a CR network 1 and a buffer amplifier circuit 2 which are connected in series with the UT. At this time, the buffer amplifier circuit 2 is composed of a series circuit of a front stage buffer circuit 3, a rear stage buffer circuit 4, and a resistor R O. A feedback path 5 is provided from the output side of the front stage buffer circuit 3 to the CR network 1.

【0016】図2に、本発明に係るアクティブフィルタ
の第1の実施例の回路図を示す。アクティブフィルタ1
0は、従来のアクティブフィルタ50とほぼ同様の構成
をしているが、前段部バッファ回路3の出力側、例えば
前段部バッファ回路3をなすNPNトランジスタQ1の
エミッタが、帰還経路5を介してCR回路網1に接続さ
れる点で異なる。
FIG. 2 shows a circuit diagram of a first embodiment of the active filter according to the present invention. Active filter 1
0 has almost the same configuration as the conventional active filter 50, but the output side of the front stage buffer circuit 3, for example, the emitter of the NPN transistor Q1 forming the front stage buffer circuit 3 is CR through the feedback path 5. They differ in that they are connected to the network 1.

【0017】次に、第1の実施例のアクティブフィルタ
10の動作を説明する。今、出力端子OUTからみた出
力インピーダンスをZO とすると、ZO は下記の(3)
式のように表される。(ただし、説明を簡潔にするた
め、前段部バッファ回路3及び後段部バッファ回路4を
構成する各トランジスタQ1〜Q4の電流増幅率は同一
と仮定し、βとする。) ZO =RO +rO (3) この際、rO =(ZRC//ZRC’/β)/β :アクティブフィルタ10の内部抵抗 ZRC:前段部バッファ回路3の出力側からみたインピー
ダンス ZRC’:前段部バッファ回路3の入力側からみたインピ
ーダンス そして、この(3)式を展開すると、 ZO =RO +1/(β/ZRC+β2 /ZRC’) (4) となる。
Next, the operation of the active filter 10 of the first embodiment will be described. Now, assuming that the output impedance seen from the output terminal OUT is Z O , Z O is the following (3)
It is expressed as an expression. (However, in order to simplify the explanation, it is assumed that the current amplification factors of the transistors Q1 to Q4 forming the front-stage buffer circuit 3 and the rear-stage buffer circuit 4 are the same, and is β.) Z O = R O + r O (3) At this time, r O = (Z RC // Z RC '/ β) / β: Internal resistance of the active filter 10 Z RC : Impedance viewed from the output side of the pre-stage buffer circuit 3 Z RC ': Pre-stage the impedance viewed from the input side of the buffer circuit 3 and then expanding this equation (3), Z O = R O + 1 / (β / Z RC + β 2 / Z RC ') become (4).

【0018】ここで、上記の(2)式(従来例)と
(4)式(本実施例)において、各式の第2項を比較す
ると、βが50〜200の値を有することにより、 1/ZRC<β/ZRC となるため、 1/ZRC+β2 /ZRC’<β/ZRC+β2 /ZRC’ となり、 1/(1/ZRC+β2 /ZRC’)>1/(β/ZRC+β
2 /ZRC’) となる。
In the above equation (2) (conventional example) and equation (4) (this embodiment), comparing the second term of each equation, β has a value of 50 to 200. Since 1 / Z RC <β / Z RC , 1 / Z RC + β 2 / Z RC '<β / Z RC + β 2 / Z RC ' and 1 / (1 / Z RC + β 2 / Z RC ') > 1 / (β / Z RC + β
2 / Z RC ').

【0019】上述したように、第1の実施例のアクティ
ブフィルタ10によれば、出力インピーダンスZO 、Z
O ’は、同一のある所定の値(例えば75Ω)に設定す
るため、(4)式及び(2)式の第2項の値、すなわち
周波数に依存する項の値が、出力インピーダンスZO
O ’に占める割合は、(2)式に較べ、(4)式の方
が小さくなる。従って、出力インピーダンスZO の周波
数依存性を、従来の出力インピーダンスZO ’よりも小
さくすることができる。
As described above, according to the active filter 10 of the first embodiment, the output impedances Z O and Z 0.
Since O ′ is set to the same predetermined value (for example, 75Ω), the value of the second term of the equations (4) and (2), that is, the value of the term depending on the frequency, is output impedance Z O ,
The ratio occupied by Z O 'is smaller in the formula (4) than in the formula (2). Thus, the frequency dependence of the output impedance Z O, can be made smaller than the conventional output impedance Z O '.

【0020】図3に、本発明に係るアクティブフィルタ
の第2の実施例の回路図を示す。アクティブフィルタ1
5は、第1の実施例のアクティブフィルタ10と比較し
て、前段部バッファ回路3の出力側、例えば前段部バッ
ファ回路3をなすNPNトランジスタQ1のエミッタ
が、エミッタフォロワ回路16、例えばPNPトランジ
スタQ5のベースに接続され、エミッタフォロワ回路1
6の出力側、すなわちPNPトランジスタQ5のエミッ
タが、帰還経路5を介してCR回路網1に接続される点
で異なる。
FIG. 3 shows a circuit diagram of a second embodiment of the active filter according to the present invention. Active filter 1
5 is different from the active filter 10 of the first embodiment in that the output side of the front stage buffer circuit 3, for example, the emitter of the NPN transistor Q1 forming the front stage buffer circuit 3 is connected to the emitter follower circuit 16, for example, the PNP transistor Q5. Emitter-follower circuit 1 connected to the base of
The difference is that the output side of 6, ie the emitter of the PNP transistor Q5, is connected to the CR network 1 via the feedback path 5.

【0021】上述したように、第2の実施例のアクティ
ブフィルタ15によれば、前段部バッファ回路3の出力
側にエミッタフォロワ回路16を設け、エミッタフォロ
ワ回路16の出力側とCR回路網1との間に帰還経路5
を有しているため、より良好なフィルタ特性を得ること
ができる。
As described above, according to the active filter 15 of the second embodiment, the emitter follower circuit 16 is provided on the output side of the front stage buffer circuit 3, and the output side of the emitter follower circuit 16 and the CR network 1 are connected. Return path 5 between
Since it has, it is possible to obtain better filter characteristics.

【0022】図4に、本発明に係るアクティブフィルタ
の第3の実施例の回路図を示す。アクティブフィルタ2
0は、第1の実施例のアクティブフィルタ10と比較し
て、前段部バッファ回路3を構成するPNPトランジス
タQ2がインバーデッド・ダーリントン接続になり、そ
の出力側が、帰還経路5を介してCR回路網1に接続さ
れる点で異なる。
FIG. 4 shows a circuit diagram of a third embodiment of the active filter according to the present invention. Active filter 2
Compared with the active filter 10 of the first embodiment, 0 is an inverted Darlington connection of the PNP transistor Q2 forming the pre-stage buffer circuit 3, and its output side is CR network via the feedback path 5. They differ in that they are connected to 1.

【0023】すなわち前段部バッファ回路3を構成する
PNPトランジスタQ2のコレクタにNPNトランジス
タQ6のベースが接続され、そのNPNトランジスタQ
6のコレクタに前段部バッファ回路3を構成するPNP
トランジスタQ2のエミッタが接続され、PNPトラン
ジスタQ2のエミッタ及びNPNトランジスタQ6のコ
レクタが、帰還経路5を介してCR回路網1に接続され
る。
That is, the base of the NPN transistor Q6 is connected to the collector of the PNP transistor Q2 which constitutes the front stage buffer circuit 3, and the NPN transistor Q6 is connected.
PNP which forms the former stage buffer circuit 3 in the collector of 6
The emitter of the transistor Q2 is connected, and the emitter of the PNP transistor Q2 and the collector of the NPN transistor Q6 are connected to the CR network 1 via the feedback path 5.

【0024】次に、表1に、第3の実施例のアクティブ
フィルタ20と従来のアクティブフィルタ50における
出力インピーダンスの周波数依存性の結果を示す。
Next, Table 1 shows the results of the frequency dependence of the output impedance in the active filter 20 of the third embodiment and the conventional active filter 50.

【0025】[0025]

【表1】 [Table 1]

【0026】この結果から、周波数を1MHzから20
MHzに変化させた場合の出力インピーダンスの増加率
が、従来のアクティブフィルタ50では58.3%、第
3の実施例のアクティブフィルタ20では10.6%と
なり、第3の実施例のアクティブフィルタ20における
出力インピーダンスの周波数による変化が、従来のアク
ティブフィルタ50に較べ、小さくなっていることが理
解できる。
From this result, the frequency is changed from 1 MHz to 20 MHz.
The increase rate of the output impedance when changing to MHz is 58.3% in the conventional active filter 50 and 10.6% in the active filter 20 of the third embodiment, and the active filter 20 of the third embodiment is increased. It can be understood that the change in the output impedance with respect to the frequency is smaller than that of the conventional active filter 50.

【0027】上述したように、第3の実施例のアクティ
ブフィルタ20によれば、前段部バッファ回路3を構成
するPNPトランジスタQ2がインバーデッド・ダーリ
ントン接続になり、その出力側が、帰還経路5を介して
CR回路網1に接続されるため、出力インピーダンスの
周波数依存性がさらに小さくなり、かつさらに良好なフ
ィルタ特性を得ることができる。
As described above, according to the active filter 20 of the third embodiment, the PNP transistor Q2 forming the front stage buffer circuit 3 is in the inverted Darlington connection, and its output side is connected via the feedback path 5. Since the output impedance is connected to the CR circuit network 1, the frequency dependence of the output impedance is further reduced, and a better filter characteristic can be obtained.

【0028】図5に、本発明に係るアクティブフィルタ
の第4の実施例の回路図を示す。アクティブフィルタ2
5は、第3の実施例のアクティブフィルタ20と比較し
て、後段部バッファ回路4の入力側、すなわち後段部バ
ッファ回路4をなすNPNトランジスタQ3のベース及
びPNPトランジスタQ4のベースとグランドとの間に
コンデンサC1、C2が接続される点で異なる。
FIG. 5 shows a circuit diagram of a fourth embodiment of the active filter according to the present invention. Active filter 2
5 is, compared with the active filter 20 of the third embodiment, an input side of the rear stage buffer circuit 4, that is, between the base of the NPN transistor Q3 forming the rear stage buffer circuit 4 and the base of the PNP transistor Q4 and the ground. The difference is that the capacitors C1 and C2 are connected to.

【0029】図6に、第3の実施例のアクティブフィル
タ20と第4の実施例のアクティブフィルタ25のフィ
ルタ特性を示す。図6中において、実線が第3の実施例
のアクティブフィルタ20の場合を、破線が第4の実施
例のアクティブフィルタ25の場合を示す。この図か
ら、第4の実施例のアクティブフィルタ25は、第3の
実施例のアクティブフィルタ20に1次LPF(低域通
過フィルタ)を加えた場合と同様の特性になっているこ
とが理解できる。
FIG. 6 shows the filter characteristics of the active filter 20 of the third embodiment and the active filter 25 of the fourth embodiment. In FIG. 6, the solid line shows the case of the active filter 20 of the third embodiment, and the broken line shows the case of the active filter 25 of the fourth embodiment. From this figure, it can be understood that the active filter 25 of the fourth embodiment has the same characteristics as the active filter 20 of the third embodiment to which a first-order LPF (low-pass filter) is added. .

【0030】上述したように、第4の実施例のアクティ
ブフィルタ25によれば、後段部バッファ回路4をなす
NPNトランジスタQ3のベース及びPNPトランジス
タQ4のベースとグランドとの間にコンデンサC1、C
2が接続されるため、第3の実施例のアクティブフィル
タ20に1次LPFを加えた場合と同様の動作をさせる
ことができる。
As described above, according to the active filter 25 of the fourth embodiment, the capacitors C1 and C are provided between the base of the NPN transistor Q3 and the base of the PNP transistor Q4 forming the rear buffer circuit 4 and the ground.
Since 2 is connected, the same operation as in the case where the first-order LPF is added to the active filter 20 of the third embodiment can be performed.

【0031】図7に、本発明に係るアクティブフィルタ
の第5の実施例の回路図を示す。アクティブフィルタ3
0は、第3の実施例のアクティブフィルタ20と比較し
て、前段部バッファ回路3とCR回路網1との間の帰還
経路5に、直流阻止手段、例えばコンデンサC3が接続
される点で異なる。
FIG. 7 shows a circuit diagram of a fifth embodiment of the active filter according to the present invention. Active filter 3
0 is different from the active filter 20 of the third embodiment in that a DC blocking means, for example, a capacitor C3, is connected to the feedback path 5 between the pre-stage buffer circuit 3 and the CR network 1. .

【0032】上述したように、第5の実施例のアクティ
ブフィルタ30によれば、帰還経路5にコンデンサC3
を設けるため、CR回路網1へ流れる不必要な直流電流
を削減することができるとともに、バッファアンプ回路
2の直流動作をCR回路網1の抵抗とは独立して設定す
ることができる。従って、CR回路網1及びバッファア
ンプ回路2の動作をさらに良好とすることができ、出力
インピーダンスの周波数依存性がさらに小さく、かつさ
らに良好なフィルタ特性を得るることができる。
As described above, according to the active filter 30 of the fifth embodiment, the capacitor C3 is provided in the feedback path 5.
Since it is possible to reduce unnecessary DC current flowing to the CR network 1, the DC operation of the buffer amplifier circuit 2 can be set independently of the resistance of the CR network 1. Therefore, the operations of the CR circuit network 1 and the buffer amplifier circuit 2 can be further improved, the frequency dependence of the output impedance can be further reduced, and a further better filter characteristic can be obtained.

【0033】なお、第1乃至第5の実施例におけるCR
回路網としては、例えば図8に示すような4つの抵抗R
1〜R4及び4つのコンデンサC1〜C4からなるTW
IN−T型BRF回路がある。
The CR in the first to fifth embodiments
As the circuit network, for example, four resistors R as shown in FIG. 8 are used.
TW consisting of 1 to R4 and four capacitors C1 to C4
There is an IN-T type BRF circuit.

【0034】また、第3乃至第5の実施例のバッファア
ンプ回路では、前段部バッファ回路を構成するPNPト
ランジスタにNPNトランジスタを付加してインバーテ
ッド・ダーリントン接続しているが、前段部バッファ回
路を構成するNPNトランジスタにPNPトランジスタ
を付加してインバーテッド・ダーリントン接続とし、こ
のバッファアンプ回路の出力側からCR回路網に帰還経
路を設けてもよい。
Further, in the buffer amplifier circuits of the third to fifth embodiments, the NPN transistor is added to the PNP transistor forming the pre-stage buffer circuit to make the inverted Darlington connection. A PNP transistor may be added to the constituent NPN transistor to make an inverted Darlington connection, and a feedback path may be provided from the output side of this buffer amplifier circuit to the CR network.

【0035】さらに、前段部バッファ回路を構成するP
NPトランジスタにNPNトランジスタを、NPNトラ
ンジスタにPNPトランジスタをそれぞれ付加して2つ
のインバーテッド・ダーリントン接続によるコンプリメ
ンタル・インバーテッド・ダーリントン接続としてもよ
い。
Further, P which constitutes the preceding stage buffer circuit
An NPN transistor may be added to the NP transistor, and a PNP transistor may be added to the NPN transistor to form two inverted Darlington connections, which are complementary inverted Darlington connections.

【0036】また、インバーテッド・ダーリントン接続
に抵抗を接続して後方のトランジスタから前方のトラン
ジスタに電圧帰還をかけてもよい。この場合には、電圧
帰還により利得を稼げるとともに、よりQの高いフィル
タ特性が得られる。
Also, a resistor may be connected to the inverted Darlington connection to apply voltage feedback from the rear transistor to the front transistor. In this case, gain is gained by voltage feedback, and a filter characteristic with higher Q is obtained.

【0037】さらに、第2の実施例では、前段部バッフ
ァ回路をなすPNPトランジスタのエミッタにエミッタ
フォロワ回路を設ける場合について説明したが、NPN
トランジスタのエミッタにエミッタフォロワ回路を設け
てもよい。
Further, in the second embodiment, the case where the emitter follower circuit is provided at the emitter of the PNP transistor which forms the front stage buffer circuit has been described.
An emitter follower circuit may be provided in the emitter of the transistor.

【0038】また、第4の実施例では、後段部バッファ
回路をなすNPNトランジスタのベース及びPNPトラ
ンジスタのベースとグランドとの間にコンデンサを接続
する場合について説明したが、NPNトランジスタのベ
ース、あるいはPNPトランジスタのベースのどちらか
一方とグランドとの間にコンデンサを接続してもよい。
In the fourth embodiment, the case where a capacitor is connected between the base of the NPN transistor forming the latter stage buffer circuit and the base of the PNP transistor and the ground has been described. However, the base of the NPN transistor or the PNP is connected. A capacitor may be connected between either one of the bases of the transistor and the ground.

【0039】[0039]

【発明の効果】請求項1のアクティブフィルタによれ
ば、前段部バッファ回路の出力側とCR回路網との間に
帰還経路を設けるため、周波数により変化するZRC、Z
RC’の出力インピーダンスZO への影響を、従来よりも
小さくすることができる。従って、出力インピーダンス
O の周波数依存性を、従来の出力インピーダンス
O ’よりも小さくすることができる。
According to the active filter of the first aspect, since a feedback path is provided between the output side of the pre-stage buffer circuit and the CR network, Z RC , Z which changes depending on the frequency.
The influence of RC 'on the output impedance Z O can be made smaller than before. Thus, the frequency dependence of the output impedance Z O, can be made smaller than the conventional output impedance Z O '.

【0040】請求項2のアクティブフィルタによれば、
前段部バッファ回路の出力側にエミッタフォロワ回路を
設け、そのエミッタフォロワ回路の出力側とCR回路網
との間に帰還経路を有しているため、より良好なフィル
タ特性を得ることができる。
According to the active filter of claim 2,
Since the emitter follower circuit is provided on the output side of the front stage buffer circuit and the feedback path is provided between the output side of the emitter follower circuit and the CR network, better filter characteristics can be obtained.

【0041】請求項3のアクティブフィルタによれば、
前段部バッファ回路を構成するNPNトランジスタある
いはPNPトランジスタのいずれか一方が、インバーデ
ッド・ダーリントン接続になり、前段部バッファ回路の
出力側が、帰還経路を介してCR回路網に接続されるた
め、出力インピーダンスの周波数依存性が小さくなり、
かつ良好なフィルタ特性が得られる。
According to the active filter of claim 3,
Either the NPN transistor or the PNP transistor forming the pre-stage buffer circuit is in the inverted Darlington connection, and the output side of the pre-stage buffer circuit is connected to the CR network through the feedback path. The frequency dependence of
And good filter characteristics can be obtained.

【0042】請求項4のアクティブフィルタによれば、
後段部バッファ回路を構成するNPNトランジスタある
いはPNPトランジスタのいずれか一方のベースと、グ
ランドとの間にコンデンサを接続するため、1次LPF
を加えた場合と同様の動作をさせることができる。
According to the active filter of claim 4,
Since a capacitor is connected between the base of either the NPN transistor or the PNP transistor that constitutes the latter stage buffer circuit and the ground, the primary LPF
The same operation as in the case of adding can be performed.

【0043】請求項5のアクティブフィルタによれば、
前段部バッファ回路の出力側とCR回路網との間の帰還
経路に、直流阻止手段を設けるため、CR回路網へ流れ
る不必要な直流電流を削減することができるとともに、
バッファアンプ回路の直流動作をCR回路網の抵抗とは
独立して設定することができる。従って、CR回路網及
びバッファアンプ回路の動作をさらに良好とすることが
でき、出力インピーダンスの周波数依存性がさらに小さ
くなり、かつさらに良好なフィルタ特性が得られる。
According to the active filter of claim 5,
Since a DC blocking means is provided in the feedback path between the output side of the front stage buffer circuit and the CR network, unnecessary DC current flowing to the CR network can be reduced, and
The DC operation of the buffer amplifier circuit can be set independently of the resistance of the CR network. Therefore, the operations of the CR circuit network and the buffer amplifier circuit can be further improved, the frequency dependence of the output impedance can be further reduced, and further better filter characteristics can be obtained.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のアクティブフィルタの構成図である。FIG. 1 is a configuration diagram of an active filter of the present invention.

【図2】本発明のアクティブフィルタに係る第1の実施
例の回路図である。
FIG. 2 is a circuit diagram of a first embodiment according to the active filter of the present invention.

【図3】本発明のアクティブフィルタに係る第2の実施
例の回路図である。
FIG. 3 is a circuit diagram of a second embodiment according to the active filter of the present invention.

【図4】本発明のアクティブフィルタに係る第3の実施
例の回路図である。
FIG. 4 is a circuit diagram of a third embodiment according to the active filter of the present invention.

【図5】本発明のアクティブフィルタに係る第4の実施
例の回路図である。
FIG. 5 is a circuit diagram of a fourth embodiment according to the active filter of the present invention.

【図6】図4のアクティブフィルタと図5のアクティブ
フィルタのフィルタ特性を示す図である。
6 is a diagram showing filter characteristics of the active filter of FIG. 4 and the active filter of FIG.

【図7】本発明のアクティブフィルタに係る第5の実施
例の回路図である。
FIG. 7 is a circuit diagram of a fifth embodiment according to the active filter of the present invention.

【図8】CR回路網の例であるTWIN−T型BRF回
路用の接続図である。
FIG. 8 is a connection diagram for a TWIN-T type BRF circuit which is an example of a CR network.

【図9】従来のアクティブフィルタの構成図である。FIG. 9 is a configuration diagram of a conventional active filter.

【図10】図9のアクティブフィルタの具体的な回路図
である。
FIG. 10 is a specific circuit diagram of the active filter of FIG.

【符号の説明】[Explanation of symbols]

10、15、20、25、30 アクティブフィル
タ 1 CR回路網 2 バッファアンプ回路 3 前段部バッファ回路 4 後段部バッファ回路 5 帰還経路 16 エミッタフォロワ回路 Q1、Q3 NPNトランジスタ Q2、Q4 PNPトランジスタ C1、C2 コンデンサ C3 直流阻止手段(コンデンサ)
10, 15, 20, 25, 30 Active filter 1 CR circuit network 2 Buffer amplifier circuit 3 Front stage buffer circuit 4 Rear stage buffer circuit 5 Feedback path 16 Emitter follower circuit Q1, Q3 NPN transistor Q2, Q4 PNP transistor C1, C2 Capacitor C3 DC blocking means (capacitor)

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03H 11/12 H03H 11/04 ─────────────────────────────────────────────────── ─── Continuation of the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H03H 11/12 H03H 11/04

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 少なくとも、CR回路網と、その後段に
設けられたバッファアンプ回路と、で構成され、前記バッファアンプ回路は、前段部バッファ回路及び後
段部バッファ回路からなるダイアモンド型バッファ回路
であり、 前記前段部バッファ回路の出力側と前記CR回路網との
間に帰還経路を有することを特徴とするアクティブフィ
ルタ。
1. At least a CR network and a subsequent stage
A buffer amplifier circuit provided, and the buffer amplifier circuit comprises a front stage buffer circuit and a rear stage buffer circuit.
Diamond type buffer circuit consisting of step buffer circuit
, And the active filter and having a feedback path between the output side and the CR network of the first part a buffer circuit.
【請求項2】 前記前段部バッファ回路の出力側にエミ
ッタフォロワ回路を設け、該エミッタフォロワ回路の出
力側と前記CR回路網との間に帰還経路を有することを
特徴とする請求項1に記載のアクティブフィルタ。
2. The emitter follower circuit is provided on the output side of the front stage buffer circuit, and a feedback path is provided between the output side of the emitter follower circuit and the CR network. Active filter.
【請求項3】 前記バッファアンプ回路の前段部バッフ
ァ回路を構成するNPNトランジスタあるいはPNPト
ランジスタのいずれか一方が、インバーテッド・ダーリ
ントン接続になることを特徴とする請求項1あるいは請
求項2に記載のアクティブフィルタ。
3. The inverted Darlington connection of one of an NPN transistor and a PNP transistor forming a front stage buffer circuit of the buffer amplifier circuit, according to claim 1 or claim 2. Active filter.
【請求項4】 前記バッファアンプ回路の後段部バッフ
ァ回路を構成するNPNトランジスタあるいはPNPト
ランジスタのいずれか一方のベースと、グランドとの間
にコンデンサを接続することを特徴とする請求項1乃至
請求項3のいずれかに記載のアクティブフィルタ。
4. A capacitor is connected between the base of either one of an NPN transistor or a PNP transistor which forms the latter stage buffer circuit of the buffer amplifier circuit and the ground. 3. The active filter according to any one of 3 above.
【請求項5】 前記バッファアンプ回路の前段部バッフ
ァ回路の出力側と前記CR回路網との間の帰還経路に、
直流阻止手段を設けることを特徴とする請求項1乃至請
求項4のいずれかに記載のアクティブフィルタ。
5. A feedback path between the output side of the preceding stage buffer circuit of the buffer amplifier circuit and the CR network,
5. The active filter according to claim 1, further comprising a DC blocking means.
JP16457296A 1996-05-10 1996-06-25 Active filter Expired - Fee Related JP3362602B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16457296A JP3362602B2 (en) 1996-05-10 1996-06-25 Active filter

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-116242 1996-05-10
JP11624296 1996-05-10
JP16457296A JP3362602B2 (en) 1996-05-10 1996-06-25 Active filter

Publications (2)

Publication Number Publication Date
JPH1028028A JPH1028028A (en) 1998-01-27
JP3362602B2 true JP3362602B2 (en) 2003-01-07

Family

ID=26454615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16457296A Expired - Fee Related JP3362602B2 (en) 1996-05-10 1996-06-25 Active filter

Country Status (1)

Country Link
JP (1) JP3362602B2 (en)

Also Published As

Publication number Publication date
JPH1028028A (en) 1998-01-27

Similar Documents

Publication Publication Date Title
JPH0746045A (en) Low noise active mixer
JPH11251845A (en) Low voltage amplifier
JP2622321B2 (en) High frequency cross junction folded cascode circuit
JP3362602B2 (en) Active filter
JP2834000B2 (en) Intermediate frequency amplifier circuit
JP2561025B2 (en) Unbalance-balance conversion circuit
JP2966902B2 (en) Current difference and operational amplifier combination circuit
JP2003258567A (en) High frequency circuit
US4348643A (en) Constant phase limiter
JPH0239888B2 (en)
JPH0677739A (en) Gain control circuit
JP3108551B2 (en) Filter circuit
JPS63244922A (en) Capacitance circuit
JP2809994B2 (en) Positive feedback bipolar junction transistor biquad filter based on fully differential non-operational amplifier
JP3438014B2 (en) Ground isolation circuit
JPS60153612A (en) Current inverting circuit
JP2982326B2 (en) DC feedback amplifier
JP3341702B2 (en) Frequency divider
JP3099361B2 (en) Transistor amplifier
JPH0746060A (en) Arithmetic amplifier
JPH06224692A (en) Method and circuit for obtaining impedance, and impedance circuit
JPS6330012A (en) Differential amplifier circuit
JPS6040015Y2 (en) wideband amplifier circuit
JP4103165B2 (en) Active transmission network circuit
JPH0241929Y2 (en)

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071025

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081025

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees