JP3356974B2 - Signal transmission circuit - Google Patents
Signal transmission circuitInfo
- Publication number
- JP3356974B2 JP3356974B2 JP28485997A JP28485997A JP3356974B2 JP 3356974 B2 JP3356974 B2 JP 3356974B2 JP 28485997 A JP28485997 A JP 28485997A JP 28485997 A JP28485997 A JP 28485997A JP 3356974 B2 JP3356974 B2 JP 3356974B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- output
- circuit
- reference potential
- voltage pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
- Logic Circuits (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】この発明は信号伝達回路に関
し、例えば回路の基準電位が異なる複数の回路間の信号
伝達に利用して特に有効な技術に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal transmission circuit, and more particularly to a technique particularly effective when used for signal transmission between a plurality of circuits having different reference potentials.
【０００２】[0002]
【従来の技術】一般に回路の基準電位が異なる回路同士
の信号のやりとりには比較的安価で使い方が簡単なフォ
トカプラーが多用されている。2. Description of the Related Art Generally, a photocoupler that is relatively inexpensive and easy to use is frequently used for exchanging signals between circuits having different reference potentials.
【０００３】[0003]
【発明が解決しようとする課題】フォトカプラーは汎用
部品として市販されているため、簡便に使用できるこ
と、１５００Ｖ以上の絶縁耐力があるなどの利点がある
反面、（１）通常数ｍＡ以上の駆動電流が必要なため、
駆動電力が大きく装置の低消費電力化を図る場合の大き
な障害になる。（２）シリコン基板に形成されるＩＣ，
ＬＳＩと同一基板上で作れないため、外付け部品にな
り、装置の小型化を図る場合の障害になる。（３）シリ
コンＩＣに比べて特性の経時変化が大きいため、製品寿
命や長期の信頼性の点で問題になる場合がある。Since photocouplers are commercially available as general-purpose components, they have the advantages of being easily used and having an insulation strength of 1500 V or more, but (1) usually have a drive current of several mA or more. Is required,
The driving power is large, which is a major obstacle in reducing the power consumption of the device. (2) IC formed on a silicon substrate,
Since it cannot be formed on the same substrate as the LSI, it becomes an external component and becomes an obstacle when miniaturizing the device. (3) Since the characteristics change over time as compared with the silicon IC, there may be a problem in terms of product life and long-term reliability.
【０００４】[0004]
【課題を解決するための手段】第１の基準電位を基準に
した電圧パルス−電流パルス変換回路とその出力を所定
倍増幅する電流増幅器とその出力を第２の基準電位を基
準にした電圧パルスに変換する電流パルス−電圧パルス
変換回路とその出力をインピーダンス変換して出力する
電圧バッファ回路とを設ける。A voltage pulse-current pulse conversion circuit based on a first reference potential, a current amplifier for amplifying its output by a predetermined factor, and a voltage pulse based on a second reference potential based on a second reference potential And a voltage buffer circuit that converts the output of the current pulse-voltage pulse conversion circuit into an impedance and outputs the result.
【０００５】上記した手段によれば、トランジスタの許
容耐圧の範囲内で異なる基準電位で動作する回路間の信
号伝達が可能になる。このため、上記フォトカプラーの
欠点がすべて解消され、装置の小型化，低消費電力化を
図ることができる。[0005] According to the above means, it is possible to transmit signals between circuits operating at different reference potentials within the range of the allowable breakdown voltage of the transistor. For this reason, all the disadvantages of the photocoupler are eliminated, and the size and power consumption of the device can be reduced.
【０００６】[0006]
【発明の実施の形態】以下、本発明の実施例について説
明する。Embodiments of the present invention will be described below.
【０００７】図１は本発明の第１の実施例を示してい
る。図において、１０５は接地（ゼロボルト）を基準電
位とする電圧パルス信号の入力端子、１１０は接地を基
準電位として動作する吸い込み電流出力型の電圧パルス
−電流パルス変換回路であり、その具体例が図５に示さ
れている。１２０はその電流を所定倍増幅する電流吐き
出し型の電流増幅回路であり、その具体例が図６に示さ
れている。１３０は接地電位より低い電圧Ｖ３を基準電
位として動作する吸い込み入力型の電流パルス−電圧パ
ルス変換回路であり、その具体例が図７に示されてい
る。１４０は電流パルス−電圧パルス変換回路の出力を
インピーダンス変換する電圧バッファ回路であり、その
具体例が図８に示されている。本実施例によれば、フォ
トカプラーなどの外付部品を使用することなく電流増幅
回路１２０の出力トランジスタの耐圧が許容される範囲
内で接地を基準電位とする回路のパルス信号をそれより
低い任意の電圧Ｖ３を基準電位とする回路のパルス信号
として伝達することができる。なお、本実施例図におい
て、各電源電圧の電位関係はＶ１＞０，Ｖ２＞Ｖ３，Ｖ
３＜０である。FIG. 1 shows a first embodiment of the present invention. In the drawing, reference numeral 105 denotes an input terminal of a voltage pulse signal having ground (zero volt) as a reference potential, and reference numeral 110 denotes a sink current output type voltage pulse-current pulse conversion circuit which operates using ground as a reference potential. It is shown in FIG. Reference numeral 120 denotes a current source type current amplifier circuit for amplifying the current by a predetermined factor, and a specific example thereof is shown in FIG. Reference numeral 130 denotes a suction input type current pulse-to-voltage pulse conversion circuit which operates using a voltage V3 lower than the ground potential as a reference potential, and a specific example thereof is shown in FIG. Reference numeral 140 denotes a voltage buffer circuit that converts the output of the current pulse-voltage pulse conversion circuit into an impedance, and a specific example thereof is shown in FIG. According to the present embodiment, the pulse signal of a circuit whose ground is the reference potential is set lower than that within a range where the withstand voltage of the output transistor of the current amplifier circuit 120 is allowed without using external components such as a photocoupler. Can be transmitted as a pulse signal of a circuit having the reference voltage V3 as a reference potential. In this embodiment, the relationship between the potentials of the power supply voltages is V1> 0, V2> V3, V
3 <0.
【０００８】図２は本発明の第２の実施例を示してい
る。図において、２０５は接地（ゼロボルト）を基準電
位とする電圧パルス信号の入力端子、２１０は接地を基
準電位として動作する吐き出し電流出力型の電圧パルス
−電流パルス変換回路であり、その具体例が図９に示さ
れている。２２０は接地電位より低い電圧Ｖ３を基準電
位として動作する吸い込み入力型の電流パルス−電圧パ
ルス変換回路であり、その具体例が図７に示されてい
る。２３０は電流パルス−電圧パルス変換回路の出力を
インピーダンス変換する電圧バッファであり、その具体
例が図８に示されている。本実施例によれば、フォトカ
プラーなどの外付部品を使用することなく電圧パルス−
電流パルス変換回路２１０の出力トランジスタの耐圧が
許容される範囲内で接地を基準電位とする回路のパルス
信号をそれより低い任意の電圧Ｖ３を基準電位とする回
路のパルス信号として伝達することができる。なお、本
実施例図において、各電源電圧の電位関係はＶ１＞０，
Ｖ２＞Ｖ３，Ｖ３＜０である。図３は本発明の第３の実
施例を示している。図において、３０５は接地（ゼロボ
ルト）を基準電位とする電圧パルス信号の入力端子、３
１０は接地を基準電位として動作する吐き出し電流出力
型の電圧パルス−電流パルス変換回路であり、その具体
例が図９に示されている。３２０はその電流を所定倍増
幅する吸い込み電流出力型の電流増幅器であり、その具
体例が図１０に示されている。３３０は接地電位より高
い電圧Ｖ３を基準電位として動作する吐き出し入力型の
電流パルス−電圧パルス変換回路であり、その具体例が
図１１に示されている。３４０は電流パルス−電圧パル
ス変換回路の出力をインピーダンス変換する電圧バッフ
ァであり、その具体例が図８に示されている。本実施例
によれば、フォトカプラーなどの外付部品を使用するこ
となく電流増幅器３２０の出力トランジスタの耐圧が許
容される範囲内で接地を基準電位とする回路のパルス出
力をそれより高い任意の電圧Ｖ３を基準電位とする回路
のパルス信号として伝達することができる。なお、本実
施例図において、各電源電圧の電位関係はＶ３＞Ｖ２＞
Ｖ１＞０である。FIG. 2 shows a second embodiment of the present invention. In the figure, reference numeral 205 denotes an input terminal of a voltage pulse signal having ground (zero volt) as a reference potential, and reference numeral 210 denotes a discharge current output type voltage pulse-current pulse conversion circuit which operates using ground as a reference potential. 9. Reference numeral 220 denotes a suction-input-type current pulse-to-voltage pulse conversion circuit which operates using a voltage V3 lower than the ground potential as a reference potential, and a specific example thereof is shown in FIG. Reference numeral 230 denotes a voltage buffer that converts the output of the current pulse-voltage pulse conversion circuit into an impedance, and a specific example thereof is shown in FIG. According to the present embodiment, the voltage pulse can be reduced without using an external component such as a photocoupler.
A pulse signal of a circuit having ground as a reference potential can be transmitted as a pulse signal of a circuit having any lower voltage V3 as a reference potential within a range where the withstand voltage of the output transistor of current pulse conversion circuit 210 is allowable. . In this embodiment, the potential relationship between the power supply voltages is V1> 0,
V2> V3 and V3 <0. FIG. 3 shows a third embodiment of the present invention. In the figure, reference numeral 305 denotes an input terminal of a voltage pulse signal having ground (zero volt) as a reference potential;
Reference numeral 10 denotes a discharge current output type voltage pulse-current pulse conversion circuit that operates using the ground as a reference potential, and a specific example thereof is shown in FIG. Reference numeral 320 denotes a sink current output type current amplifier for amplifying the current by a predetermined factor, and a specific example thereof is shown in FIG. Reference numeral 330 denotes a discharge-input-type current pulse-to-voltage pulse conversion circuit that operates using a voltage V3 higher than the ground potential as a reference potential, and a specific example thereof is shown in FIG. Reference numeral 340 denotes a voltage buffer for converting the output of the current pulse-voltage pulse conversion circuit into an impedance, and a specific example thereof is shown in FIG. According to the present embodiment, the pulse output of a circuit whose ground is the reference potential is set higher than the pulse output of the circuit within the range in which the withstand voltage of the output transistor of the current amplifier 320 is allowable without using an external component such as a photocoupler. It can be transmitted as a pulse signal of a circuit having the voltage V3 as a reference potential. In this embodiment, the relationship between the potentials of the power supply voltages is V3>V2>.
V1> 0.
【０００９】図４は本発明の第４の実施例を示してい
る。図において、４０５は接地（ゼロボルト）を基準電
位とする電圧パルス信号の入力端子、４１０は接地を基
準電位として動作する吸い込み電流出力型の電圧パルス
−電流パルス変換回路であり、その具体例が図５に示さ
れている。４２０は接地電位より高い電圧Ｖ３を基準電
位として動作する吐き出し入力型の電流パルス−電圧パ
ルス変換回路であり、その具体例が図１１に示されてい
る。４３０は電流パルス−電圧パルス変換回路の出力を
インピーダンス変換する電圧バッファであり、その具体
例が図８に示されている。本実施例によれば、フォトカ
プラーなどの外付部品を使用することなく電圧パルス−
電流パルス変換回路４１０の出力トランジスタの耐圧が
許容される範囲内で接地を基準電位とする回路のパルス
信号をそれより高い任意の電圧Ｖ３を基準電位とする回
路のパルス信号として伝達することができる。なお、本
実施例図において、各電源電圧の電位関係はＶ３＞Ｖ２
＞Ｖ１＞０である。FIG. 4 shows a fourth embodiment of the present invention. In the figure, reference numeral 405 denotes an input terminal of a voltage pulse signal having ground (zero volts) as a reference potential, and reference numeral 410 denotes a sink current output type voltage pulse-current pulse conversion circuit which operates using ground as a reference potential. It is shown in FIG. Reference numeral 420 denotes a source-type current pulse-to-voltage pulse conversion circuit which operates using a voltage V3 higher than the ground potential as a reference potential, and a specific example thereof is shown in FIG. A voltage buffer 430 converts the output of the current pulse-to-voltage pulse conversion circuit into an impedance. A specific example is shown in FIG. According to the present embodiment, the voltage pulse can be reduced without using an external component such as a photocoupler.
A pulse signal of a circuit having ground as a reference potential can be transmitted as a pulse signal of a circuit having an arbitrary higher voltage V3 as a reference potential as long as the withstand voltage of the output transistor of current pulse conversion circuit 410 is allowable. . In this embodiment, the potential relationship between the power supply voltages is V3> V2.
>V1> 0.
【００１０】図５は吸い込み電流出力型の電圧パルス−
電流パルス変換回路の実施例を示している。図におい
て、５０５は電圧パルス入力端子、５１５は電流パルス
出力端子である。また、５１０，５２０はＮＰＮトラン
ジスタであり、５１０のコレクタは電流出力端子５１５
にベースは抵抗５３０の一端にエミッタは抵抗５４０の
一端に接続されている。５２０のコレクタは抵抗５３０
の一端にベースは抵抗５４０の一端にエミッタは接地に
接続されている。なお、抵抗５３０の他端は電圧パルス
入力端子５０５に、抵抗５４０の他端は接地に接続され
ている。この回路で入力端子５０５に低レベルの電圧
（例えば０ボルト）が印加された場合の動作は次のよう
になる。この時、ＮＰＮトランジスタ５１０はベース電
流が流れないためオフであり、抵抗５４０の両端の電位
差もゼロになる。このためＮＰＮトランジスタ５２０も
オフである。したがって、電流出力端子５１５を流れる
吸い込み電流はゼロである。次に入力端子５０５に高レ
ベルの電圧(例えば５ボルト)が印加された場合の動作は
次のようになる。この時、ＮＰＮトランジスタ５１０に
は抵抗５３０を通してベース電流が流れオンになる。こ
のため抵抗５４０の両端に電位差が生じ、ＮＰＮトラン
ジスタ５２０もオンになる。したがって、電流出力端子
５１５に所定の吸い込み電流が流れる。この時の電流値
はＮＰＮトランジスタ５２０のベース・エミッタ間電圧
ＶＢＥ（約０.７Ｖ ）を抵抗５４０の値で除した大きさ
になる。FIG. 5 shows a voltage pulse of a sink current output type.
4 shows an embodiment of a current pulse conversion circuit. In the figure, reference numeral 505 denotes a voltage pulse input terminal, and 515 denotes a current pulse output terminal. 510 and 520 are NPN transistors, and the collector of 510 is a current output terminal 515.
The base is connected to one end of the resistor 530, and the emitter is connected to one end of the resistor 540. The collector of 520 is a resistor 530
The base is connected to one end of the resistor 540 and the emitter is connected to the ground. The other end of the resistor 530 is connected to the voltage pulse input terminal 505, and the other end of the resistor 540 is connected to ground. The operation when a low level voltage (for example, 0 volt) is applied to the input terminal 505 in this circuit is as follows. At this time, the NPN transistor 510 is off because no base current flows, and the potential difference between both ends of the resistor 540 becomes zero. Therefore, the NPN transistor 520 is also off. Therefore, the sink current flowing through the current output terminal 515 is zero. Next, the operation when a high-level voltage (for example, 5 volts) is applied to the input terminal 505 is as follows. At this time, a base current flows through the NPN transistor 510 through the resistor 530 to be turned on. Therefore, a potential difference is generated between both ends of the resistor 540, and the NPN transistor 520 is also turned on. Therefore, a predetermined sink current flows through the current output terminal 515. The current value at this time is a value obtained by dividing the base-emitter voltage VBE (about 0.7 V) of the NPN transistor 520 by the value of the resistor 540.
【００１１】図６は吐き出し電流出力型電流増幅回路の
実施例を示している。図において、６１５は電流パルス
入力端子、６２５は電流パルス出力端子である。また、
610，６２０はＰＮＰトランジスタであり、６１０のコ
レクタとベースは電流パルス入力端子６１５に共通接続
され、エミッタは電源端子６０５に接続されている。６
２０のコレクタは電流出力端子６２５にベースはPNP610
のコレクタとベースにエミッタは電源端子６０５に接続
されている。この回路は周知のカレントミラー回路であ
り、入力端子６１５の電流Ｉinがゼロの場合、出力端子
６２５の電流Ｉout もゼロになる。次に入力端子６１５
の電流Ｉinがゼロでない場合、出力端子６２５の電流Ｉ
out はＩinのＭ倍になる。ここで、Ｍ＞０であり、PNP6
10,620のエミッタサイズの比の選択や各エミッタと電源
端子６０５との間に設けた抵抗（図示しない）の比を選
択することにより任意の値に設定することが出来る。FIG. 6 shows an embodiment of a discharge current output type current amplifier circuit. In the figure, 615 is a current pulse input terminal, and 625 is a current pulse output terminal. Also,
610 and 620 are PNP transistors. The collector and base of 610 are commonly connected to the current pulse input terminal 615, and the emitter is connected to the power supply terminal 605. 6
The collector of 20 is the current output terminal 625 and the base is PNP610
Are connected to a power supply terminal 605. This circuit is a well-known current mirror circuit. When the current Iin at the input terminal 615 is zero, the current Iout at the output terminal 625 is also zero. Next, the input terminal 615
If the current Iin of the output terminal 625 is not zero,
out is M times Iin. Here, M> 0 and PNP6
An arbitrary value can be set by selecting a ratio of the emitter sizes of 10,620 and a ratio of a resistor (not shown) provided between each emitter and the power supply terminal 605.
【００１２】図７は本発明の吸い込み入力型の電流パル
ス−電圧パルス変換回路の実施例を示している。図にお
いて、７０５は電流パルス入力端子、７２５は基準電源
端子である。また、７１０，７２０はダイオードと抵抗
である。ダイオードのアノードは電流入力端子７０５に
カソードは抵抗７２０の一端に抵抗７２０の他端は基準
電源端子７２５に接続されている。電圧パルス出力はダ
イオード７１０のカソードとアノードの両方から取り出
される。ここでダイオード７１０は何らかの不都合で基
準電源端子７２５に高電圧が印加され電流入力端子７０
５に向かって電流が逆流するのを防止する役割と通常動
作時に基準電源端子７２５を基準とした出力電圧パルス
とそれよりもダイオードの順方向電圧（約０.７Ｖ ）分
シフトアップされた出力電圧パルスの両方を得るための
役割をしている。FIG. 7 shows an embodiment of a current-to-voltage pulse conversion circuit of the suction input type according to the present invention. In the figure, 705 is a current pulse input terminal, and 725 is a reference power supply terminal. 710 and 720 are a diode and a resistor. The anode of the diode is connected to the current input terminal 705, the cathode is connected to one end of the resistor 720, and the other end of the resistor 720 is connected to the reference power supply terminal 725. The voltage pulse output is taken from both the cathode and anode of diode 710. Here, the diode 710 has a high voltage applied to the reference power supply terminal 725 due to some inconvenience, and the current input terminal 70
5. The role of preventing the current from flowing backward toward 5, the output voltage pulse with reference to the reference power supply terminal 725 during the normal operation, and the output voltage shifted up by the forward voltage of the diode (about 0.7 V). The pulse plays a role in getting both.
【００１３】図８はインピーダンス変換バッファ回路の
実施例を示している。図において、８２０はコレクタが
高電位電源ＶＨにベースが第２の入力Ｖi2にエミッタが
出力Ｖout に接続されたＮＰＮトランジスタ、８３０は
コレクタが低電位電源ＶＬにベースが第１の入力Ｖi1に
エミッタが出力Ｖout に接続されたＰＮＰトランジスタ
である。この回路は二つの入力を持つコンプリメンタリ
エミッタフォロワ回路であり、入力Ｖi2とＶi1の両方が
高レベルの時出力Ｖout は高レベルになり、入力Ｖi2と
Ｖi1の両方が低レベルの時出力Ｖout は低レベルにな
る。FIG. 8 shows an embodiment of the impedance conversion buffer circuit. In the figure, reference numeral 820 denotes an NPN transistor having a collector connected to the high-potential power supply VH, a base connected to the second input Vi2, and an emitter connected to the output Vout; 830, a collector connected to the low-potential power supply VL; A PNP transistor connected to the output Vout. This circuit is a complementary emitter follower circuit having two inputs. When both inputs Vi2 and Vi1 are at a high level, the output Vout is at a high level. When both inputs Vi2 and Vi1 are at a low level, the output Vout is at a low level. become.
【００１４】図９は吐き出し電流出力型の電圧パルス−
電流パルス変換回路の実施例を示している。図におい
て、９０５は電圧パルス入力端子、９１５は電流パルス
出力端子である。また、９１０，９２０はＰＮＰトラン
ジスタであり、９１０のコレクタは電流出力端子９１５
にベースは抵抗９３０の一端にエミッタは抵抗９４０の
一端に接続されている。９２０のコレクタは抵抗９３０
の一端にベースは抵抗９４０の一端にエミッタは電源Ｖ
ccに接続されている。なお、抵抗９３０の他端は電圧パ
ルス入力端子９０５に、抵抗９４０の他端は電源Ｖccに
接続されている。この回路で入力端子９０５に高レベル
の電圧（例えば５ボルト）が印加された場合の動作は次
のようになる。この時、ＰＮＰトランジスタ９１０はベ
ース電流が流れないためオフであり、抵抗９４０の両端
の電位差もゼロになる。このためＰＮＰトランジスタ９
２０もオフである。したがって、電流出力端子９１５を
流れる吐き出し電流はゼロである。次に入力端子９０５
に低レベルの電圧（例えば０ボルト）が印加された場合
の動作は次のようになる。この時、ＰＮＰトランジスタ
９１０には抵抗９３０を通してベース電流が流れオンに
なる。このため抵抗９４０の両端に電位差が生じ、ＰＮ
Ｐトランジスタ９２０もオンになる。したがって、電流
出力端子９１５に所定の吐き出し電流が流れる。この時
の電流値はＰＮＰトランジスタ９２０のベース・エミッ
タ間電圧ＶＢＥ（約０.７Ｖ ）を抵抗９４０の値で除し
た大きさになる。FIG. 9 shows a voltage pulse of a discharge current output type.
4 shows an embodiment of a current pulse conversion circuit. In the figure, 905 is a voltage pulse input terminal, and 915 is a current pulse output terminal. 910 and 920 are PNP transistors, and the collector of 910 is a current output terminal 915.
The base is connected to one end of the resistor 930, and the emitter is connected to one end of the resistor 940. The collector of 920 is a resistor 930
The base is connected to one end of the resistor 940 and the emitter is connected to the power supply V.
Connected to cc. The other end of the resistor 930 is connected to the voltage pulse input terminal 905, and the other end of the resistor 940 is connected to the power supply Vcc. The operation when a high level voltage (for example, 5 volts) is applied to the input terminal 905 in this circuit is as follows. At this time, the PNP transistor 910 is off because the base current does not flow, and the potential difference between both ends of the resistor 940 is also zero. Therefore, the PNP transistor 9
20 is also off. Therefore, the discharge current flowing through the current output terminal 915 is zero. Next, the input terminal 905
The operation when a low-level voltage (for example, 0 volt) is applied to the switch is as follows. At this time, a base current flows through the PNP transistor 910 through the resistor 930 to be turned on. As a result, a potential difference occurs between both ends of the resistor 940, and PN
P transistor 920 is also turned on. Therefore, a predetermined discharge current flows through the current output terminal 915. The current value at this time has a value obtained by dividing the base-emitter voltage VBE (about 0.7 V) of the PNP transistor 920 by the value of the resistor 940.
【００１５】図１０は吸い込み電流出力型電流増幅回路
の実施例を示している。図において、１０１５は電流パ
ルス入力端子、１０２５は電流パルス出力端子である。
また、１０１０，１０２０はＮＰＮトランジスタであ
り、１０１０のコレクタとベースは電流パルス入力端子
１０１５に共通接続され、エミッタは接地電位に接続さ
れている。１０２０のコレクタは電流出力端子１０２５
にベースはＮＰＮトランジスタ１０１０のコレクタとベ
ースに接続されたエミッタは接地電位に接続されてい
る。この回路は周知のカレントミラー回路であり、入力
端子１０１５の電流Ｉinがゼロの場合、出力端子１０２
５の電流Ｉout もゼロになる。次に入力端子１０１５の
電流Ｉinがゼロでない場合、出力端子１０２５の電流Ｉ
out はＩinのＭ倍になる。ここで、Ｍ＞０であり、ＮＰ
Ｎトランジスタ１０１０，１０２０のエミッタサイズの
比の選択や各エミッタと接地電位との間に設けた抵抗
（図示しない）の比を選択することにより任意の値に設
定することが出来る。FIG. 10 shows an embodiment of a sink current output type current amplifier circuit. In the figure, 1015 is a current pulse input terminal and 1025 is a current pulse output terminal.
Reference numerals 1010 and 1020 denote NPN transistors. The collector and base of 1010 are commonly connected to a current pulse input terminal 1015, and the emitter is connected to the ground potential. The collector of 1020 is a current output terminal 1025
The base is connected to the collector and base of the NPN transistor 1010, and the emitter is connected to the ground potential. This circuit is a well-known current mirror circuit. When the current Iin of the input terminal 1015 is zero, the output terminal 102
5 also becomes zero. Next, when the current Iin of the input terminal 1015 is not zero, the current Iin of the output terminal 1025 is
out is M times Iin. Here, M> 0 and NP
An arbitrary value can be set by selecting the ratio of the emitter size of the N transistors 1010 and 1020 and the ratio of the resistance (not shown) provided between each emitter and the ground potential.
【００１６】図１１は本発明の吐き出し入力型の電流パ
ルス−電圧パルス変換回路の別の実施例を示している。
図において、１１２５は電流パルス入力端子、１１０５
は基準電源端子である。また、１１１０，１１２０は抵
抗とダイオードである。ダイオードのカソードは電流入
力端子１１２５にアノード抵抗１１１０の一端は抵抗１
１１０の他端は基準電源端子１１０５に接続されてい
る。電圧パルス出力はダイオード１１２０のカソードと
アノードの両方から取り出される。ここでダイオード１
１２０は何らかの不都合で基準電源端子１１０５に電流
パルス入力端子よりも低電圧が印加され電流入力端子１
１２５から電源端子１１０５に向かって電流が逆流する
のを防止する役割と通常動作時に基準電源端子１１０５
を基準とした出力電圧パルスとそれよりもダイオードの
順方向電圧（約０.７Ｖ ）分シフトダウンされた出力電
圧パルスの両方を得るための役割をしている。FIG. 11 shows another embodiment of the source-pulse current / voltage pulse conversion circuit of the present invention.
In the figure, 1125 is a current pulse input terminal, 1105
Is a reference power supply terminal. 1110 and 1120 are a resistor and a diode. The cathode of the diode is connected to the current input terminal 1125 and one end of the anode resistor 1110 is connected to the resistor 1
The other end of 110 is connected to reference power supply terminal 1105. The voltage pulse output is taken from both the cathode and anode of diode 1120. Here diode 1
Reference numeral 120 denotes a voltage applied to the reference power supply terminal 1105 which is lower than that of the current pulse input terminal due to some inconvenience.
The role of preventing a current from flowing backward from the power supply terminal 1105 to the power supply terminal 1105 and the reference power supply terminal 1105 during normal operation.
And the output voltage pulse shifted down by the forward voltage of the diode (about 0.7 V).
【００１７】図１２は本発明の吸い込み入力型電流パル
ス−電圧パルス変換バッファ回路の実施例を示してい
る。図において、１２０５は電流パルス入力端子であ
り、NPNトランジスタ１２３０のベースとダイオード１
２１０のアノードに接続されている。ダイオード１２１
０のカソードはＰＮＰトランジスタ１２４０のベースと
抵抗１２２０の一端に接続されている。抵抗１２２０の
他端は低電位電源ＶＬに接続されている。また、ＮＰＮ
トランジスタ１２３０のコレクタは高電位電源ＶＨにエ
ミッタは回路の出力Ｖout に接続されている。ＰＮＰト
ランジスタ１２４０のコレクタは低電位電源ＶＬにエミ
ッタは回路の出力Ｖout に接続されている。この回路の
動作は次のようになる。いま、入力電流Ｉinがゼロの
時、ＮＰＮトランジスタ１２３０はベース電流が流れな
いためオフである。一方ＰＮＰトランジスタ１２４０は
ベース電流が抵抗１２２０を通して低電位電源ＶＬに流
れるのでオンになる。その結果出力Ｖout は低レベルに
なる。次に、入力電流Ｉinが所定の値の時、ＮＰＮトラ
ンジスタ１２３０にはベース電流が流れてオンになる。
この時のベース電圧は低電位電源ＶＬに入力電流と抵抗
１２２０の積を加えさらにダイオード１２１０の順方向
電圧（約０.７Ｖ）を加えたものになる。出力Ｖoutの電
圧は上記ベース電圧からＮＰＮトランジスタ１２３０の
ベース・エミッタ間電圧Ｖbe（約０.７Ｖ ）を差し引い
た電圧になる。一方この時、ＰＮＰトランジスタ１２４
０はベースとエミッタはほぼ同電位になるため、オフで
ある。FIG. 12 shows an embodiment of a suction input type current pulse-to-voltage pulse conversion buffer circuit according to the present invention. In the figure, reference numeral 1205 denotes a current pulse input terminal, which is connected to the base of the NPN transistor 1230 and the diode 1
210 is connected to the anode. Diode 121
The cathode of 0 is connected to the base of the PNP transistor 1240 and one end of the resistor 1220. The other end of the resistor 1220 is connected to the low potential power supply VL. Also, NPN
The collector of the transistor 1230 is connected to the high potential power supply VH, and the emitter is connected to the output Vout of the circuit. The collector of the PNP transistor 1240 is connected to the low potential power supply VL, and the emitter is connected to the output Vout of the circuit. The operation of this circuit is as follows. Now, when the input current Iin is zero, the NPN transistor 1230 is off because no base current flows. On the other hand, the PNP transistor 1240 is turned on because the base current flows to the low potential power supply VL through the resistor 1220. As a result, the output Vout goes low. Next, when the input current Iin has a predetermined value, a base current flows through the NPN transistor 1230 to turn it on.
At this time, the base voltage is obtained by adding the product of the input current and the resistor 1220 to the low potential power supply VL, and further adding the forward voltage (about 0.7 V) of the diode 1210. The voltage of the output Vout is a voltage obtained by subtracting the base-emitter voltage Vbe (about 0.7 V) of the NPN transistor 1230 from the base voltage. On the other hand, at this time, the PNP transistor 124
0 is off because the base and the emitter have almost the same potential.
【００１８】図１３は本発明の吐き出し入力型の電流パ
ルス−電圧パルス変換バッファ回路の実施例を示してい
る。図において、１３０５は電流パルス入力端子であ
り、ＰＮＰトランジスタ１３４０のベースとダイオード
１３１０のカソードに接続されている。ダイオード１３
１０のアノードはＮＰＮトランジスタ１３３０のベース
と抵抗１３２０の一端に接続されている。抵抗１３２０
の他端は高電位電源ＶＨに接続されている。また、ＮＰ
Ｎトランジスタ１３３０のコレクタは高電位電源ＶＨに
エミッタ回路の出力Ｖout に接続されている。ＰＮＰト
ランジスタ１３４０のコレクタは低電位電源ＶＬにエミ
ッタは回路の出力Ｖout に接続されている。この回路の
動作は次のようになる。いま、入力電流Ｉinがゼロの
時、ＰＮＰトランジスタ１３４０はベース電流が流れな
いためオフである。一方NPNトランジスタ１３３０は高
電位電源ＶＨから抵抗１３２０を通してベース電流が流
れるのでオンになる。その結果出力Ｖout は高レベルに
なる。次に、入力電流Ｉinが所定の値の時、ＰＮＰトラ
ンジスタ１３４０のベース電圧は高電位電源ＶＨから入
力電流Ｉinと抵抗１２２０の積と差し引いたものからさ
らにダイオード１３１０の順方向電圧（約０.７Ｖ ）を
差し引いたものになる。そして出力Ｖout の電圧は上記
ベース電圧からさらにＰＮＰトランジスタ１３４０のベ
ース・エミッタ間電圧Ｖbe（約０.７Ｖ ）を足した電圧
になる。一方ＮＰＮトランジスタ１３３０はベースとエ
ミッタがほぼ同じ電位になるため、オフである。FIG. 13 shows an embodiment of a source-pulse current / voltage pulse conversion buffer circuit according to the present invention. In the figure, reference numeral 1305 denotes a current pulse input terminal, which is connected to the base of the PNP transistor 1340 and the cathode of the diode 1310. Diode 13
The anode of 10 is connected to the base of NPN transistor 1330 and one end of resistor 1320. Resistance 1320
Is connected to a high potential power supply VH. Also, NP
The collector of the N transistor 1330 is connected to the high potential power supply VH and the output Vout of the emitter circuit. The collector of the PNP transistor 1340 is connected to the low potential power supply VL, and the emitter is connected to the output Vout of the circuit. The operation of this circuit is as follows. Now, when the input current Iin is zero, the PNP transistor 1340 is off because no base current flows. On the other hand, the NPN transistor 1330 is turned on because a base current flows from the high potential power supply VH through the resistor 1320. As a result, the output Vout goes high. Next, when the input current Iin has a predetermined value, the base voltage of the PNP transistor 1340 is obtained by subtracting the product of the input current Iin and the resistor 1220 from the high potential power supply VH, and the forward voltage of the diode 1310 (about 0.7 V). ) Is subtracted. The voltage of the output Vout is a voltage obtained by further adding the base-emitter voltage Vbe (about 0.7 V) of the PNP transistor 1340 to the base voltage. On the other hand, the NPN transistor 1330 is off because the base and the emitter have substantially the same potential.
【００１９】図１４は本発明のＤＣ−ＤＣコンバータの
実施例を示している。図において、１４００はＤＣ−Ｄ
Ｃ変換用の制御回路であり、パルス幅変調，パルス周波
数変調などの制御方式によりＤＣ−ＤＣコンバータの出
力が所定の電圧になるように制御する。なお、１４００
は接地電位と＋５Ｖ，−４８Ｖの電源で動作する回路が
含まれている。１４１０は、接地電位を基準にしたパル
ス信号を−４８Ｖ基準のパルス信号に変換してNMOS1420
のゲートに伝達する回路である。１４２０はスイッチン
グ用のＮＭＯＳであり、ソースは−４８Ｖに、ゲートは
信号伝達回路１４１０の出力に接続されている。また、
ドレインはトランス１４３０の一次巻線の一端に接続さ
れ、一次巻線の他端は接地電位に接続されている。１４
４０はトランスの二次巻線に現われる交流電圧をＤＣ電
圧に変換する整流ダイオード、コイル１４５０とコンデ
ンサ１４６０，１４７０は整流出力のリップルを除去す
るためのフィルタである。１４８０は出力電圧検出回路
であり、その出力はＤＣ−ＤＣ制御回路１４００に帰還
されている。なお、１４９０は負荷である。ここで、１
４１０は本発明実施例の図１または図２に示された信号
伝達回路であり、接地電位を基準にしたパルス信号を−
４８Ｖ基準のパルス信号に変換してソースが−４８Ｖの
基準電位に接続されたＮＭＯＳトランジスタ１４２０の
ゲートに伝達し、そのオン／オフを制御する。本発明実
施例のパルス伝達回路によると、伝達先の回路の基準電
位は接地電位より低い任意の電圧であっても良いという
特徴がある。FIG. 14 shows an embodiment of the DC-DC converter according to the present invention. In the figure, 1400 is DC-D
A control circuit for C conversion, which controls the output of the DC-DC converter to a predetermined voltage by a control method such as pulse width modulation and pulse frequency modulation. 1400
Includes a circuit that operates with a ground potential and a power supply of + 5V and -48V. An NMOS 1420 converts a pulse signal based on the ground potential into a pulse signal based on -48 V, and
This is a circuit that transmits the signal to the gate. A switching NMOS 1420 has a source connected to −48 V and a gate connected to the output of the signal transmission circuit 1410. Also,
The drain is connected to one end of a primary winding of the transformer 1430, and the other end of the primary winding is connected to the ground potential. 14
Reference numeral 40 denotes a rectifier diode for converting an AC voltage appearing in the secondary winding of the transformer into a DC voltage, and a coil 1450 and capacitors 1460 and 1470 are filters for removing a ripple of a rectified output. Reference numeral 1480 denotes an output voltage detection circuit whose output is fed back to the DC-DC control circuit 1400. 1490 is a load. Where 1
Reference numeral 410 denotes a signal transmission circuit according to the embodiment of the present invention shown in FIG. 1 or FIG.
The signal is converted into a 48V reference pulse signal, and transmitted to the gate of the NMOS transistor 1420 whose source is connected to the -48V reference potential, to control on / off thereof. The pulse transmission circuit according to the embodiment of the present invention is characterized in that the reference potential of the transmission destination circuit may be any voltage lower than the ground potential.
【００２０】[0020]
【発明の効果】本発明によると基準電位の異なる回路同
士の信号伝達をフォトカプラーなどの個別部品を使わな
いでモノリシック回路で実現できるため、電子装置の小
型化，低消費電力化に有効である。According to the present invention, signal transmission between circuits having different reference potentials can be realized by a monolithic circuit without using individual components such as a photocoupler, which is effective for miniaturization and low power consumption of an electronic device. .
【図１】本発明の第１の実施例を示す図。FIG. 1 is a diagram showing a first embodiment of the present invention.
【図２】本発明の第２の実施例を示す図。FIG. 2 is a diagram showing a second embodiment of the present invention.
【図３】本発明の第３の実施例を示す図。FIG. 3 is a diagram showing a third embodiment of the present invention.
【図４】本発明の第４の実施例を示す図。FIG. 4 is a diagram showing a fourth embodiment of the present invention.
【図５】電圧パルス−電流パルス変換回路の実施例。FIG. 5 is an embodiment of a voltage pulse-current pulse conversion circuit.
【図６】電流増幅回路の実施例。FIG. 6 is an embodiment of a current amplifier circuit.
【図７】電流パルス−電圧パルス変換回路の実施例。FIG. 7 shows an embodiment of a current pulse-voltage pulse conversion circuit.
【図８】バッファ回路の実施例。FIG. 8 shows an embodiment of a buffer circuit.
【図９】電圧パルス−電流パルス変換回路の別の実施
例。FIG. 9 shows another embodiment of the voltage pulse-current pulse conversion circuit.
【図１０】電流増幅回路の別の実施例。FIG. 10 shows another embodiment of the current amplifier circuit.
【図１１】電流パルス−電圧パルス変換回路の別の実施
例。FIG. 11 shows another embodiment of the current pulse-voltage pulse conversion circuit.
【図１２】本発明の電流パルス−電圧パルス変換バッフ
ァ回路。FIG. 12 is a current pulse-voltage pulse conversion buffer circuit according to the present invention.
【図１３】本発明の別の電流パルス−電圧パルス変換バ
ッファ回路。FIG. 13 is another current pulse-voltage pulse conversion buffer circuit of the present invention.
【図１４】本発明のスイッチング電源装置。FIG. 14 shows a switching power supply device according to the present invention.
１１０…電圧パルス−電流パルス変換回路、１２０…電
流増幅回路、１３０…電流パルス−電圧パルス変換回
路、１４０…電圧バッファ回路、５１０，５２０…ＮＰ
Ｎトランジスタ、５３０，５４０…抵抗、６１０，６２
０…ＰＮＰトランジスタ、７１０…ダイオード、１４０
０…制御回路、１４１０…信号伝達回路、１４２０…Ｎ
ＭＯＳトランジスタ、１４３０…トランス、１４５０…
コイル、１４６０，１４７０…コンデンサ、１４８０…
電圧検出器、１４９０…負荷。110: voltage pulse-current pulse conversion circuit, 120: current amplification circuit, 130: current pulse-voltage pulse conversion circuit, 140: voltage buffer circuit, 510, 520: NP
N transistors, 530, 540... Resistors, 610, 62
0: PNP transistor, 710: diode, 140
0 ... control circuit, 1410 ... signal transmission circuit, 1420 ... N
MOS transistor, 1430 ... transformer, 1450 ...
Coil, 1460, 1470 ... condenser, 1480 ...
Voltage detector, 1490 ... Load.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 助川 圭一 茨城県日立市弁天町三丁目10番２号 日 立原町電子工業株式会社内 (56)参考文献 特開 平９−270693（ＪＰ，Ａ) 特開 昭62−39911（ＪＰ，Ａ) 特開 平９−205352（ＪＰ，Ａ) 特開 平６−140906（ＪＰ，Ａ) 実開 平１−143526（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 19/00 ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Keiichi Sukekawa 3-1-2, Bentencho, Hitachi City, Ibaraki Prefecture Inside Tachihara-cho Electronic Industry Co., Ltd. (56) References JP-A-9-270693 (JP, A) JP-A-62-39911 (JP, A) JP-A-9-205352 (JP, A) JP-A-6-140906 (JP, A) JP-A-1-143526 (JP, U) (58) Fields investigated (Int.Cl. 7 , DB name) H03K 19/00
Claims (8)
を第１の基準電位より低い第２の基準電位を基準にした
デジタル信号として伝達する信号伝達回路において、 第１の基準電位を基準にした電圧パルス信号を電流パル
スに変換する吸い込み出力型電圧パルス−電流パルス変
換回路と、 該電圧パルス−電流パルス変換回路の出力をＭ倍（Ｍ＞
０）して出力する吐き出し出力型の電流増幅器と、 該電流増幅器の出力を前記第２の基準電位を基準にした
電圧パルス信号に変換する吸い込み入力型電流パルス−
電圧パルス変換回路と、 該電流パルス−電圧パルス変換回路の出力をインピーダ
ンス変換して前記第２の基準電位を基準として出力する
バッファ回路とからなることを特徴とする信号伝達回
路。A signal transmission circuit for transmitting a digital signal based on a first reference potential as a digital signal based on a second reference potential lower than the first reference potential, wherein the first reference potential is used as a reference. A voltage pulse-current pulse conversion circuit for converting the converted voltage pulse signal into a current pulse; and multiplying the output of the voltage pulse-current pulse conversion circuit by M times (M>
0) to the discharging output type current amplifier output, said current suction input type current pulse output is converted into a voltage pulse signal relative to the second reference potential of the amplifier -
A signal transmission circuit, comprising : a voltage pulse conversion circuit; and a buffer circuit that performs impedance conversion on an output of the current pulse-voltage pulse conversion circuit and outputs the output with reference to the second reference potential .
を第１の基準電位より低い第２の基準電位を基準にした
デジタル信号として伝達する信号伝達回路において、 第１の基準電位を基準にした電圧パルス信号を電流パル
スに変換する吐き出し出力型電圧パルス−電流パルス変
換回路と、 該電圧パルス−電流パルス変換回路の出力を前記第２の
基準電位を基準にした電圧パルス信号に変換する吸い込
み入力型電流パルス−電圧パルス変換回路と、 該電流パルス−電圧パルス変換回路の出力をインピーダ
ンス変換して前記第２の基準電位を基準として出力する
バッファ回路とからなることを特徴とする信号伝達回
路。2. A signal transmission circuit for transmitting a digital signal based on a first reference potential as a digital signal based on a second reference potential lower than the first reference potential. to the voltage pulse signal current pulses into a discharging output type voltage pulses - converted into a voltage pulse signal in which the output of the current pulse converter based on the second reference potential - current pulse conversion circuit, the voltage pulse A signal transmission, comprising : a suction input type current pulse-to-voltage pulse conversion circuit; and a buffer circuit that performs impedance conversion on an output of the current pulse-to-voltage pulse conversion circuit and outputs the output with reference to the second reference potential. circuit.
を第１の基準電位より高い第２の基準電位を基準にした
デジタル信号として伝達する信号伝達回路において、 第１の基準電位を基準にした電圧パルス信号を電流パル
スに変換する吐き出し出力型電圧パルス−電流パルス変
換回路と、 該電圧パルス−電流パルス変換回路の出力をＭ倍（Ｍ＞
０）して出力する吸い込み出力型電流増幅器と、 該電流増幅器の出力を前記第２の基準電位を基準にした
電圧パルス信号に変換する吐き出し入力型電流パルス−
電圧パルス変換回路と、 該電流パルス−電圧パルス変換回路の出力をインピーダ
ンス変換して前記第２の基準電位を基準として出力する
バッファ回路とからなることを特徴とする信号伝達回
路。3. A signal transmission circuit for transmitting a digital signal based on a first reference potential as a digital signal based on a second reference potential higher than the first reference potential, wherein the first reference potential is used as a reference. An output-type voltage pulse-current pulse conversion circuit for converting the converted voltage pulse signal into a current pulse; and multiplying the output of the voltage pulse-current pulse conversion circuit by M times (M>
0) to the suction outputs output type current amplifier and, discharging the input type current pulses for converting an output of the current amplifier to the voltage pulse signal relative to the second reference potential -
A signal transmission circuit, comprising : a voltage pulse conversion circuit; and a buffer circuit that performs impedance conversion on an output of the current pulse-voltage pulse conversion circuit and outputs the output with reference to the second reference potential .
を第１の基準電位より高い第２の基準電位を基準にした
デジタル信号として伝達する信号伝達回路において、 第１の基準電位を基準にした電圧パルス信号を電流パル
スに変換する吸い込み出力型電圧パルス−電流パルス変
換回路と、 該電圧パルス−電流パルス変換回路の出力を前記第２の
基準電位を基準にした電圧パルス信号に変換する吸い込
み入力型電流パルス−電圧パルス変換回路と、該電流パ
ルス−電圧パルス変換回路の出力をインピーダンス変換
して前記第２の基準電位を基準として出力するバッファ
回路とからなることを特徴とする信号伝達回路。4. A signal transmission circuit for transmitting a digital signal based on a first reference potential as a digital signal based on a second reference potential higher than the first reference potential, wherein the first reference potential is used as a reference. converted into a voltage pulse signal in which the output of the current pulse converter based on the second reference potential - current pulse conversion circuit, the voltage pulses - a voltage pulse signal suction output type voltage pulse into a current pulse to A signal transmission, comprising : a suction input type current pulse-to-voltage pulse conversion circuit; and a buffer circuit that performs impedance conversion on an output of the current pulse-to-voltage pulse conversion circuit and outputs the output with reference to the second reference potential. circuit.
の信号伝達回路において、 前記吸い込み入力型電流パルス−電圧パルス変換回路
が、 ダイオードと抵抗の直列接続からなり、該 ダイオードのアノードが電流入力端子に、カソードが
抵抗の一端に接続し、該抵抗の他端が所定の基準電位に
接続され、前記 ダイオードのカソードとアノードからそれぞれ第
１，第２の電圧パルス出力を取り出すことを特徴とする
信号伝達回路。5. The method according to claim 1, wherein
Signal transmission circuit, wherein the suction input type current pulse-voltage pulse conversion circuit
But made a series connection of a diode and a resistor, the anode to the current input terminal of the diode, the cathode is connected to one end of a resistor, the other end of the resistor is connected to a predetermined reference potential, the cathode and anode of the diode and wherein retrieving the first and second voltage pulses outputted from the
Signal transmission circuit .
が、 ダイオードと抵抗の直列接続からなり、該 ダイオードのアノードが電流入力端子に、カソードが
抵抗の一端に接続し、 該抵抗の他端が所定の基準電位に
接続され、前記 ダイオードのカソードとアノードからそれぞれ第
１，第２の電圧パルス出力を取り出すことを特徴とする
信号伝達回路。6. A signal transmission circuit according to claim 3, wherein said source-input type current pulse-to-voltage pulse conversion circuit is provided.
But made a series connection of a diode and a resistor, the anode to the current input terminal of the diode, the cathode is connected to one end of a resistor, the other end of the resistor is connected to a predetermined reference potential, the cathode and anode of the diode and wherein retrieving the first and second voltage pulses outputted from the
Signal transmission circuit .
て、前記信号伝達回路が、 ダイオードと抵抗の直列接続からなり、該 ダイオードのアノードが電流入力端子に、カソードが
抵抗の一端に接続し、該抵抗の他端が所定の基準電位に
接続され、前記 ダイオードのカソードとアノードからそれぞれ第
１，第２の電圧パルス出力を取り出す電流パルス−電圧
パルス変換回路と、 コレクタが高電位電源にベースがダイオードのアノード
にエミッタが出力端子に接続されたＮＰＮトランジスタ
とコレクタが低電位電源にベースがダイオードのカソー
ドにエミッタが出力端子に接続されたＰＮＰトランジス
タとからなる吸い込み入力型電流パルス−電圧パルス変
換バッファ回路とを備えていることを特徴とする信号伝
達回路。7. Any odor of claim 1 or claim 2
Te, the signal transmitting circuit is comprised of a series connection of a diode and a resistor, the anode of the diode to a current input terminal and a cathode connected to one end of a resistor, the other end of the resistor is connected to a predetermined reference potential, A current pulse-voltage pulse conversion circuit for extracting first and second voltage pulse outputs from a cathode and an anode of the diode, an NPN transistor having a collector connected to a high potential power supply, a base connected to the anode of the diode, and an emitter connected to the output terminal signal Den, characterized in that it comprises a voltage pulse converter buffer circuit - collector suction input type current pulse consists of a PNP transistor having a base to the low-potential power supply emitter to the cathode of the diode is connected to the output terminal and
Circuit .
て、前記信号伝達回路が、 ダイオードと抵抗の直列接続からなり、 ダイオードのカソードが電流入力端子にアノードが抵抗
の一端に抵抗の他端が所定の高電圧電源に接続され、 ダイオードのカソードとアノードからそれぞれ第１，第
２の電圧パルス出力を取り出す電流パルス−電圧パルス
変換回路と、 コレクタが高電位電源にベースがダイオードのアノード
にエミッタが出力端子に接続されたＮＰＮトランジスタ
とコレクタが低電位電源にベースがダイオードのカソー
ドにエミッタが出力端子に接続されたＰＮＰトランジス
タとからなる吐き出し入力型電流パルス−電圧パルス変
換バッファ回路とを備えていることを特徴とする信号伝
達回路。8. The method according to claim 3, wherein
The signal transmission circuit comprises a diode and a resistor connected in series, a cathode of the diode is connected to a current input terminal, an anode is connected to one end of the resistor, and the other end of the resistor is connected to a predetermined high-voltage power supply. first respectively from the second current pulse is taken out a voltage pulse output - voltage pulse conversion circuit and a collector NPN transistor and collector base to the high potential power supply emitter to the anode of the diode is connected to the output terminal a low-potential power supply input type current pulse discharging base composed of a PNP transistor whose emitter is connected to the output terminal to the cathode of the diode - signals Den, characterized in that it comprises a voltage pulse converter buffer circuit
Circuit .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28485997A JP3356974B2 (en) | 1997-10-17 | 1997-10-17 | Signal transmission circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28485997A JP3356974B2 (en) | 1997-10-17 | 1997-10-17 | Signal transmission circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11122090A JPH11122090A (en) | 1999-04-30 |
| JP3356974B2 true JP3356974B2 (en) | 2002-12-16 |
Family
ID=17683960
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28485997A Expired - Fee Related JP3356974B2 (en) | 1997-10-17 | 1997-10-17 | Signal transmission circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3356974B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2137809A1 (en) | 2007-03-22 | 2009-12-30 | Thomson Licensing | Apparatus for supplying isolated regulated dc power to electronics devices |
| CN109001526A (en) * | 2018-09-18 | 2018-12-14 | 郭丰齐 | Isolated voltage collection circuit |
-
1997
- 1997-10-17 JP JP28485997A patent/JP3356974B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11122090A (en) | 1999-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6642696B2 (en) | DC-DC converter with a feedback controller | |
| US7209335B2 (en) | Switching power supply apparatus and electric applianance therewith | |
| US4415960A (en) | Line variable overcurrent protection for a voltage conversion circuit | |
| US20060109693A1 (en) | Switching power supply device and switching method | |
| US7218164B2 (en) | Emitter switching driving network to control the storage time | |
| EP0669717A1 (en) | Comparator capable of preventing large noise voltage | |
| US5455501A (en) | Multiple output DC-DC converter with different ranges of output assurance and capable of tolerating load transients | |
| EP0085812A1 (en) | Base drive circuit | |
| US5304863A (en) | Transformer driver having unlimited duty cycle capability by inserting narrow pulses during unlimited duty cycles | |
| US6937091B2 (en) | Class D amplifier | |
| JP3566201B2 (en) | Chopper type regulator | |
| JP3356974B2 (en) | Signal transmission circuit | |
| USRE37778E1 (en) | Current limiting circuit | |
| CN116054592A (en) | DC converter with secondary control mode and control method thereof | |
| US20190036439A1 (en) | Current pulse transformer for isolating electrical signals | |
| JP3998394B2 (en) | Switching regulator | |
| JPH1169781A (en) | Pulse-width modulation circuit and comparator used for it | |
| US20060145671A1 (en) | Circuit for preventing latch-up in DC-DC converter | |
| JPH0555887B2 (en) | ||
| JPH09182416A (en) | Synchronous rectifying circuit using current transformer | |
| JP3470648B2 (en) | Driver circuit | |
| US6054845A (en) | Current limiting circuit | |
| US11955880B2 (en) | Overcurrent protection circuit, power supply control device, inverting type switching power supply | |
| EP0197704A2 (en) | Electric signal amplifiers | |
| JP3283591B2 (en) | Overcurrent protection circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081004 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091004 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091004 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101004 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111004 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121004 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131004 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |