JP3347637B2 - High voltage power supply - Google Patents
High voltage power supplyInfo
- Publication number
- JP3347637B2 JP3347637B2 JP05737797A JP5737797A JP3347637B2 JP 3347637 B2 JP3347637 B2 JP 3347637B2 JP 05737797 A JP05737797 A JP 05737797A JP 5737797 A JP5737797 A JP 5737797A JP 3347637 B2 JP3347637 B2 JP 3347637B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- transistor
- differential amplifier
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は高電圧電源に関し、
更に詳しくはコッククロフト・ウォルトン回路を用いた
高電圧電源の改良に関する。The present invention relates to a high voltage power supply,
More specifically, the present invention relates to improvement of a high voltage power supply using a Cockcroft-Walton circuit.
【０００２】[0002]
【従来の技術】電子顕微鏡等に用いられる高電圧電源
は、出力の高安定化が必要となる。このため、帰還回路
を含むコッククロフト・ウォルトン回路（ＣＷＣ）が用
いられる。この回路は高安定である代わりに帯域が狭い
ので、開ループゲインを高くするようにしている。この
開ループゲインを高くする方法として、ＣＷＣ前段に、
プリアンプ、差動増幅器、昇圧トランスを挿入してい
る。2. Description of the Related Art A high-voltage power supply used for an electron microscope or the like requires a high output stability. Therefore, a Cockcroft-Walton circuit (CWC) including a feedback circuit is used. Since this circuit has a narrow bandwidth instead of being highly stable, the open loop gain is increased. As a method of increasing the open loop gain, a pre-CWC stage
A preamplifier, differential amplifier, and step-up transformer are inserted.
【０００３】図３は従来回路の構成例を示す図である。
図において、Ｕ１はリファレンス電圧（基準電圧）を受
けるプリアンプ、１は該プリアンプＵ１の出力を受ける
差動増幅器である。該差動増幅器１は、トランジスタＱ
３，Ｑ４，抵抗Ｒ１，Ｒ２，Ｒ３及びＲ４から構成され
ている。トランジスタＱ３は出力端側トランジスタであ
り、トランジスタＱ４はリファレンス用トランジスタで
ある。FIG. 3 is a diagram showing a configuration example of a conventional circuit.
In the figure, U1 is a preamplifier receiving a reference voltage (reference voltage), and 1 is a differential amplifier receiving an output of the preamplifier U1. The differential amplifier 1 includes a transistor Q
3, Q4, resistors R1, R2, R3 and R4. The transistor Q3 is an output terminal side transistor, and the transistor Q4 is a reference transistor.
【０００４】トランジスタＱ３のコレクタには抵抗Ｒ１
が接続され、Ｒ１の他端は電源電圧＋ＶＣＣに接続され
ている。トランジスタＱ３のエミッタには抵抗Ｒ２が接
続されている。トランジスタＱ４のベースは接地され、
コレクタは電源電圧ＶＣＣに接続され、エミッタには抵
抗Ｒ３が接続されている。A resistor R1 is connected to the collector of the transistor Q3.
And the other end of R1 is connected to the power supply voltage + VCC. The resistor R2 is connected to the emitter of the transistor Q3. The base of transistor Q4 is grounded,
The collector is connected to the power supply voltage VCC, and the emitter is connected to the resistor R3.
【０００５】前記抵抗Ｒ２とＲ３とは共通接続され、抵
抗Ｒ４はＲ２とＲ３の共通接続点に接続されており、抵
抗Ｒ４の他端は電源電圧−ＶＣＣに接続されている。差
動増幅器１の出力はトランジスタＱ３のコレクタから取
り出される。そして、該出力はトランジスタＱ２のベー
スに入っている。該トランジスタＱ２のコレクタには固
定の直流電圧が印加されている。従って、トランジスタ
Ｑ２のエミッタには、コレクタに入力される直流電圧
と、ベースに入力される差動増幅器出力とのバイアスに
応じた直流電圧が出力される。The resistors R2 and R3 are commonly connected, the resistor R4 is connected to a common connection point between R2 and R3, and the other end of the resistor R4 is connected to a power supply voltage -VCC. The output of the differential amplifier 1 is taken out from the collector of the transistor Q3. The output is in the base of the transistor Q2. A fixed DC voltage is applied to the collector of the transistor Q2. Therefore, a DC voltage corresponding to the bias between the DC voltage input to the collector and the output of the differential amplifier input to the base is output to the emitter of the transistor Q2.
【０００６】この直流電圧は、昇圧トランスＴの１次側
に接続され、スイッチングトランジスタＱ１によりスイ
ッチングされる。スイッチングトランジスタＱ１のベー
スには、励振周波数が印加され、この励振周波数に応じ
てトランジスタＱ１はオン／オフする。[0006] This DC voltage is connected to the primary side of the step-up transformer T, and is switched by the switching transistor Q1. An excitation frequency is applied to the base of the switching transistor Q1, and the transistor Q1 is turned on / off according to the excitation frequency.
【０００７】この結果、昇圧トランスＴの２次側には高
電圧の高周波交流が発生する。この高周波交流は、ダイ
オードＤとコンデンサＣとが多段接続されたコッククロ
フト・ウォルトン回路（ＣＷＣ）２に入り、該コックク
ロフト・ウォルトン回路２の出力からは高電圧が発生す
る。この高電圧は、抵抗Ｒ６とコンデンサＣ１の並列回
路が複数個直列接続された帰還回路により前記プリアン
プＵ１の入力段にフィードバックされる。As a result, a high-voltage high-frequency alternating current is generated on the secondary side of the step-up transformer T. This high-frequency AC enters a Cockcroft-Walton circuit (CWC) 2 in which a diode D and a capacitor C are connected in multiple stages, and a high voltage is generated from the output of the Cockcroft-Walton circuit 2. This high voltage is fed back to the input stage of the preamplifier U1 by a feedback circuit in which a plurality of parallel circuits of a resistor R6 and a capacitor C1 are connected in series.
【０００８】そして、図に示す回路は、出力高電圧が所
定の値となるように、負帰還制御を行なう。即ち、プリ
アンプＵ１の基準電圧と、帰還電圧との差分が一定とな
るような負帰還制御を行なう。励振周波数は固定である
ので、トランジスタＱ２のベースにかかる電圧が変化
し、出力高電圧が一定となるように制御される。The circuit shown in the drawing performs negative feedback control so that the output high voltage becomes a predetermined value. That is, negative feedback control is performed so that the difference between the reference voltage of the preamplifier U1 and the feedback voltage is constant. Since the excitation frequency is fixed, the voltage applied to the base of the transistor Q2 changes so that the output high voltage is controlled to be constant.
【０００９】[0009]
【発明が解決しようとする課題】前記した従来の回路で
は、励振器の電源がオンになると、図に示すループＬで
電流が流れ、トランジスタＱ２のエミッタには微小電圧
が絶えず出力されているので、この電圧が昇圧回路に入
って、コッククロフト・ウォルトン（ＣＷＣ）の高電圧
出力にはある程度の電圧が発生し、結果として０Ｖから
コントロールできないという問題がある。In the conventional circuit described above, when the power supply of the exciter is turned on, a current flows in a loop L shown in the figure, and a minute voltage is constantly output to the emitter of the transistor Q2. When this voltage enters the booster circuit, a certain voltage is generated in the high voltage output of Cockcroft-Walton (CWC), and as a result, there is a problem that the voltage cannot be controlled from 0V.
【００１０】本発明はこのような課題に鑑みてなされた
ものであって、その出力電圧を０Ｖからコントロールで
きる高電圧電源を提供することを目的としている。The present invention has been made in view of such problems, and has as its object to provide a high-voltage power supply capable of controlling its output voltage from 0V.
【００１１】[0011]
【課題を解決するための手段】前記した課題を解決する
本発明は、基準電圧を受ける差動増幅器の出力を昇圧ト
ランスに接続し、該昇圧トランスの１次巻線をスイッチ
ングし、該昇圧トランス２次側をコッククロフト・ウォ
ルトン回路に接続して高電圧を得る高電圧電源におい
て、前記コッククロフト・ウォルトン回路の出力を基準
電圧入力段に帰還して出力の安定化を図ると共に、前記
差動増幅器を構成するリファレンス用トランジスタのベ
ースに、その絶対値が差動増幅器の出力端側トランジス
タのコレクタ−ベース間電位差相当分の負電位を与える
電位調整回路を設けたことを特徴としている。In order to solve the above-mentioned problems, the present invention connects an output of a differential amplifier receiving a reference voltage to a step-up transformer, switches a primary winding of the step-up transformer, and switches the primary winding of the step-up transformer. In a high-voltage power supply that obtains a high voltage by connecting the secondary side to a Cockcroft-Walton circuit, the output of the Cockcroft-Walton circuit is fed back to a reference voltage input stage to stabilize the output, and the differential amplifier is A potential adjusting circuit is provided at the base of the reference transistor to provide a negative potential whose absolute value is equivalent to the potential difference between the collector and the base of the transistor on the output side of the differential amplifier.
【００１２】この発明の構成によれば、前記差動増幅器
を構成するリファレンス用トランジスタのベースに、当
該ベース電位をその絶対値が差動増幅器の出力端側トラ
ンジスタのコレクタ−ベース間電位差相当分の負電位を
与える電位調整回路を設けることにより、出力電圧を０
にしたい時にはトランジスタＱ２をオフにする。これに
より、スイッチングトランジスタＱ１がオン／オフ動作
を行なっても、０電圧をスイッチングしていることにな
るので、ＣＷＣ出力には電圧は現れない。従って、本発
明によれば、その出力電圧を０Ｖからコントロールでき
る高電圧電源を提供することができる。According to the structure of the present invention, the absolute value of the base potential of the reference transistor constituting the differential amplifier is equivalent to the potential difference between the collector and the base of the output-side transistor of the differential amplifier. By providing a potential adjusting circuit for giving a negative potential, the output voltage can be reduced to 0
To turn off the transistor Q2, the transistor Q2 is turned off. As a result, even if the switching transistor Q1 performs an on / off operation, no voltage appears at the CWC output because 0 voltage is switched. Therefore, according to the present invention, it is possible to provide a high-voltage power supply whose output voltage can be controlled from 0V.
【００１３】[0013]
【発明の実施の形態】以下、図面を参照して本発明の実
施の形態例を詳細に説明する。図１は本発明の一実施の
形態例を示す回路図である。図３と同一のものは、同一
の符号を付して示す。図に示す実施の形態例は、リファ
レンス内トランジスタＱ４のベースに、差動増幅器１の
出力端側トランジスタＱ３のコレクタ−ベース間の電位
差相当分の負電位を与える電位調整回路を設けたもので
ある。図において、３がこの電位調整回路であり、ツェ
ナーダイオードＤ１と抵抗Ｒ５の直列回路より構成され
ている。Embodiments of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a circuit diagram showing an embodiment of the present invention. The same components as those in FIG. 3 are denoted by the same reference numerals. In the embodiment shown in the figure, a potential adjusting circuit for providing a negative potential corresponding to the potential difference between the collector and the base of the output-side transistor Q3 of the differential amplifier 1 is provided at the base of the reference transistor Q4. . In the figure, reference numeral 3 denotes this potential adjusting circuit, which is constituted by a series circuit of a Zener diode D1 and a resistor R5.
【００１４】抵抗Ｒ５はツェナーダイオードＤ１に所定
の動作電流を与えるべくその抵抗値が決定される。抵抗
Ｒ５の他端は電源電圧−ＶＣＣに接続されている。ツェ
ナーダイオードＤ１のカソード側は接地されている。そ
して、ツェナーダイオードＤ１のツェナー電圧は、リフ
ァレンス用トランジスタＱ４のベースに与えられてい
る。ツェナーダイオードＤ１のツェナー電圧としては、
例えば数Ｖ程度が用いられる。The resistance of the resistor R5 is determined so as to supply a predetermined operating current to the Zener diode D1. The other end of the resistor R5 is connected to the power supply voltage -VCC. The cathode side of the Zener diode D1 is grounded. The Zener voltage of the Zener diode D1 is given to the base of the reference transistor Q4. The Zener voltage of the Zener diode D1 is:
For example, about several volts are used.
【００１５】その他の構成は、図３のそれと同じであ
る。このように構成された回路の動作を説明すれば、以
下の通りである。 （通常動作時）プリアンプＵ１に基準電圧が入力される
と、プリアンプＵ１はこの入力電圧とフィードバック電
圧（出力電圧）との差分を増幅し、差動増幅器１に与え
る。そして、トランジスタＱ３のコレクタからは、該ト
ランジスタＱ３のベース電圧と、トランジスタＱ４のベ
ース電圧との差電圧に応じた電圧が出力され、トランジ
スタＱ２のベースに与えられる。この結果、トランジス
タＱ２のエミッタには、所定の直流電圧が出力される。The other structure is the same as that of FIG. The operation of the circuit thus configured will be described as follows. (During normal operation) When a reference voltage is input to the preamplifier U1, the preamplifier U1 amplifies the difference between the input voltage and the feedback voltage (output voltage) and supplies the difference to the differential amplifier 1. Then, a voltage corresponding to a difference voltage between the base voltage of the transistor Q3 and the base voltage of the transistor Q4 is output from the collector of the transistor Q3 and applied to the base of the transistor Q2. As a result, a predetermined DC voltage is output to the emitter of transistor Q2.
【００１６】この直流電圧がスイッチングトランジスタ
Ｑ１に与えられる励振周波数でオン／オフし、昇圧トラ
ンスＴを駆動する。この結果、昇圧トランスＴの２次巻
線には高電圧の高周波交流が発生する。この発生した高
周波交流は、コッククロフト・ウォルトン回路２より高
電圧直流となり出力される。This DC voltage is turned on / off at the excitation frequency given to the switching transistor Q1, and drives the step-up transformer T. As a result, a high-voltage high-frequency alternating current is generated in the secondary winding of the step-up transformer T. The generated high-frequency alternating current becomes a high-voltage direct current from the Cockcroft-Walton circuit 2 and is output.
【００１７】このコッククロフト・ウォルトン回路２の
出力電圧は、帰還回路によりプリアンプＵ１の入力段に
フィードバックされる。該プリアンプＵ１は、基準電圧
と出力電圧の差分に応じた信号を差動増幅器１に与え、
トランジスタＱ２のベースに印加する電圧を調整する。
この結果、コッククロフト・ウォルトン回路２の出力で
ある高電圧は一定値に維持される。The output voltage of the Cockcroft-Walton circuit 2 is fed back to the input stage of the preamplifier U1 by a feedback circuit. The preamplifier U1 supplies a signal corresponding to the difference between the reference voltage and the output voltage to the differential amplifier 1,
The voltage applied to the base of the transistor Q2 is adjusted.
As a result, the high voltage output from the Cockcroft-Walton circuit 2 is maintained at a constant value.
【００１８】（出力オフ時）出力オフ時には、電位調整
回路３のツェナーダイオードＤ１のツェナー電圧である
−数ボルトの電圧がリファレンス用トランジスタＱ４の
ベースに与える。ここで、出力端側トランジスタＱ３の
コレクタ−ベース間電位差に相当する負電位を前記ツェ
ナーダイオードＤ１のアノード側からトランジスタＱ４
のベースに与える。(When the output is off) When the output is off, a voltage of minus several volts, which is the Zener voltage of the Zener diode D1 of the potential adjusting circuit 3, is applied to the base of the reference transistor Q4. Here, a negative potential corresponding to the potential difference between the collector and the base of the output terminal side transistor Q3 is applied from the anode side of the Zener diode D1 to the transistor Q4.
Give to the base.
【００１９】この電圧の絶対値は０．５Ｖ以下であるの
で、リファレンス用トランジスタＱ４のベース電位を−
１Ｖ程度に設定すれば、出力端側トランジスタＱ３のベ
ースとほぼ同じ電位になり、該トランジスタＱ３の出力
（差動増幅器の出力）を０にする。これによりトランジ
スタＱ２はオフになる。この結果、トランジスタＱ２の
エミッタからは直流電圧が出力されないので、スイッチ
ングトランジスタＱ１は０電圧をスイッチングすること
になり、コッククロフト・ウォルトン回路２には出力が
発生しない。即ち、その出力は０である。Since the absolute value of this voltage is 0.5 V or less, the base potential of the reference transistor Q4 is set to-
If the voltage is set to about 1 V, the potential becomes almost the same as the base of the transistor Q3 on the output side, and the output of the transistor Q3 (output of the differential amplifier) is set to zero. This turns off the transistor Q2. As a result, since no DC voltage is output from the emitter of the transistor Q2, the switching transistor Q1 switches 0 voltage, and no output is generated in the Cockcroft-Walton circuit 2. That is, its output is zero.
【００２０】図２は本発明の出力特性例を示す図であ
る。（ａ）は従来例を、（ｂ）は本発明の特性をそれぞ
れ示す。従来例の場合には、入力０でも出力にはΔＶだ
けの出力が発生し、数ｋＶ程度となる。これに対して、
本願発明の場合には、図に示すように入力０で出力０と
なり、入力と出力との関係がリニアになる。FIG. 2 is a diagram showing an output characteristic example of the present invention. (A) shows the conventional example, and (b) shows the characteristics of the present invention. In the case of the conventional example, even if the input is 0, an output of ΔV is generated at the output, which is about several kV. On the contrary,
In the case of the present invention, as shown in the figure, the input becomes 0 and the output becomes 0, and the relationship between the input and the output becomes linear.
【００２１】このように、本発明によれば、差動増幅器
１を構成するリファレンス用トランジスタＱ４のベース
に、その絶対値が差動増幅器の出力端側トランジスタの
コレクタ−ベース間電位差相当分の負電位を与える電位
調整回路３を設け、出力電圧を０にしたい時にはトラン
ジスタＱ２をオフし、これにより、スイッチングトラン
ジスタＱ１がオン／オフ動作を行なっても、０電圧をス
イッチングしていることになるので、ＣＷＣ出力には電
圧は現れない。従って、本発明によれば、その出力電圧
を０Ｖからコントロールできる高電圧電源を提供するこ
とができる。As described above, according to the present invention, the base of the reference transistor Q4 constituting the differential amplifier 1 has a negative value corresponding to the collector-base potential difference of the output-side transistor of the differential amplifier. A potential adjusting circuit 3 for applying a potential is provided, and when it is desired to reduce the output voltage to 0, the transistor Q2 is turned off. This means that the 0 voltage is switched even when the switching transistor Q1 performs on / off operation. , CWC output, no voltage appears. Therefore, according to the present invention, it is possible to provide a high-voltage power supply whose output voltage can be controlled from 0V.
【００２２】上述の実施の形態例では、電位調整回路と
してツェナーダイオードを用いた場合を例にとったが、
本発明はこれに限るものではなく、所定の安定化電圧を
出力できる構成のものであれば、どのような回路であっ
てもよい。In the above-described embodiment, the case where a Zener diode is used as the potential adjusting circuit is taken as an example.
The present invention is not limited to this, and may be any circuit having a configuration capable of outputting a predetermined stabilized voltage.
【００２３】[0023]
【発明の効果】以上、詳細に説明したように、本発明に
よれば、基準電圧を受ける差動増幅器の出力を昇圧トラ
ンスに接続し、該昇圧トランスの１次巻線をスイッチン
グし、該昇圧トランス２次側をコッククロフト・ウォル
トン回路に接続して高電圧を得る高電圧電源において、
前記コッククロフト・ウォルトン回路の出力を基準電圧
入力段に帰還して出力の安定化を図ると共に、前記差動
増幅器を構成するリファレンス用トランジスタのベース
に、その絶対値が差動増幅器の出力端側トランジスタの
コレクタ−ベース間電位差相当分の負電位を与える電位
調整回路を設けることにより、基準電圧入力が０の時
に、出力電圧も０にすることができ、その出力電圧を０
Ｖからコントロールできる高電圧電源を提供することが
できる。As described above in detail, according to the present invention, the output of the differential amplifier receiving the reference voltage is connected to the step-up transformer, the primary winding of the step-up transformer is switched, and the step-up is performed. In a high-voltage power supply that obtains a high voltage by connecting the transformer secondary to a Cockcroft-Walton circuit,
The output of the Cockcroft-Walton circuit is fed back to a reference voltage input stage to stabilize the output, and the absolute value of the reference transistor constituting the differential amplifier is provided at the output terminal side of the differential amplifier. By providing a potential adjusting circuit for applying a negative potential corresponding to the potential difference between the collector and the base, the output voltage can be made zero when the reference voltage input is zero, and the output voltage can be made zero.
A high-voltage power supply that can be controlled from V can be provided.
【図１】本発明の一実施の形態例を示す回路図である。FIG. 1 is a circuit diagram showing an embodiment of the present invention.
【図２】本発明の特性例を示す図である。FIG. 2 is a diagram showing a characteristic example of the present invention.
【図３】従来回路の構成例を示す図である。FIG. 3 is a diagram illustrating a configuration example of a conventional circuit.
１ 差動増幅器 ２ コッククロフト・ウォルトン回路 Ｕ１ プリアンプ Ｒ１ 抵抗 Ｒ２ 抵抗 Ｒ３ 抵抗 Ｒ４ 抵抗 Ｒ５ 抵抗 Ｒ６ 抵抗 Ｑ１ トランジスタ Ｑ２ トランジスタ Ｑ３ トランジスタ Ｑ４ トランジスタ Ｄ ダイオード Ｃ コンデンサ Ｃ１ コンデンサ Ｄ１ ツェナーダイオード Reference Signs List 1 differential amplifier 2 Cockcroft-Walton circuit U1 preamplifier R1 resistor R2 resistor R3 resistor R4 resistor R5 resistor R6 resistor Q1 transistor Q2 transistor Q3 transistor Q4 transistor D diode C capacitor C1 capacitor D1 Zener diode
Claims (1)
圧トランスに接続し、該昇圧トランスの１次巻線をスイ
ッチングし、該昇圧トランス２次側をコッククロフト・
ウォルトン回路に接続して高電圧を得る高電圧電源にお
いて、 前記コッククロフト・ウォルトン回路の出力を基準電圧
入力段に帰還して出力の安定化を図ると共に、 前記差動増幅器を構成するリファレンス用トランジスタ
のベースに、その絶対値が差動増幅器の出力端側トラン
ジスタのコレクタ−ベース間電位差相当分の負電位を与
える電位調整回路を設けたことを特徴とする高電圧電
源。An output of a differential amplifier receiving a reference voltage is connected to a step-up transformer, a primary winding of the step-up transformer is switched, and a secondary side of the step-up transformer is connected to a cockcroft.
In a high-voltage power supply that obtains a high voltage by connecting to a Walton circuit, the output of the Cockcroft-Walton circuit is fed back to a reference voltage input stage to stabilize the output, and the reference transistor of the differential amplifier is A high-voltage power supply characterized in that a base is provided with a potential adjusting circuit whose absolute value provides a negative potential corresponding to the potential difference between the collector and the base of the output-side transistor of the differential amplifier.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05737797A JP3347637B2 (en) | 1997-03-12 | 1997-03-12 | High voltage power supply |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05737797A JP3347637B2 (en) | 1997-03-12 | 1997-03-12 | High voltage power supply |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10257763A JPH10257763A (en) | 1998-09-25 |
| JP3347637B2 true JP3347637B2 (en) | 2002-11-20 |
Family
ID=13053918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05737797A Expired - Fee Related JP3347637B2 (en) | 1997-03-12 | 1997-03-12 | High voltage power supply |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3347637B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5544879B2 (en) * | 2009-12-28 | 2014-07-09 | 三菱電機株式会社 | Power supply |
-
1997
- 1997-03-12 JP JP05737797A patent/JP3347637B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10257763A (en) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5043599A (en) | CMOS differential comparator with offset voltage | |
| US5825248A (en) | Low power consuming balanced transformer less amplifier device | |
| CA2299525A1 (en) | A buck boost switching regulator | |
| KR940018892A (en) | Drive Circuit for a Cathode Ray Tube | |
| KR0157187B1 (en) | Controlled pc voltage stabilizer | |
| JP3347637B2 (en) | High voltage power supply | |
| JPH0577206B2 (en) | ||
| EP0083216B1 (en) | Stabilizing power supply apparatus | |
| JP2004312594A (en) | Class d amplifier circuit | |
| US6683500B2 (en) | Auto bias circuit for power amplifier using power MOSFET | |
| JP2002136127A (en) | Power converter circuit | |
| JPH11185986A (en) | Lighting system | |
| JPH1079630A (en) | Power supply circuit | |
| JP3036618B2 (en) | Power supply | |
| JP2707581B2 (en) | Switching stabilized power supply | |
| US4559501A (en) | Signal translating circuit | |
| JPH03159417A (en) | High voltage parabolic wave generating device | |
| JP2000287463A (en) | Extra-high voltage generating circuit | |
| JP3459470B2 (en) | Power circuit | |
| JPH11355053A (en) | Amplifier circuit | |
| JPS59228475A (en) | Video output amplifier | |
| JP2814293B2 (en) | Constant voltage circuit | |
| JPH087538B2 (en) | Horizontal deflection circuit | |
| JP3469608B2 (en) | Voltage generation circuit | |
| JPH10225109A (en) | Positive/negative voltage output dc-dc converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020820 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080906 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090906 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100906 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110906 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |