JP3341719B2 - Semiconductor circuit cooling device and display device using the same - Google Patents
Semiconductor circuit cooling device and display device using the sameInfo
- Publication number
- JP3341719B2 JP3341719B2 JP19342499A JP19342499A JP3341719B2 JP 3341719 B2 JP3341719 B2 JP 3341719B2 JP 19342499 A JP19342499 A JP 19342499A JP 19342499 A JP19342499 A JP 19342499A JP 3341719 B2 JP3341719 B2 JP 3341719B2
- Authority
- JP
- Japan
- Prior art keywords
- display device
- electrode
- heat
- light
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 72
- 238000001816 cooling Methods 0.000 title claims description 36
- 239000000463 material Substances 0.000 claims description 40
- 239000000758 substrate Substances 0.000 claims description 29
- 230000005679 Peltier effect Effects 0.000 claims description 14
- 230000005855 radiation Effects 0.000 claims description 11
- 238000010521 absorption reaction Methods 0.000 claims description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 claims 2
- 229910052804 chromium Inorganic materials 0.000 claims 2
- 239000011651 chromium Substances 0.000 claims 2
- 239000010409 thin film Substances 0.000 description 44
- 229910052751 metal Inorganic materials 0.000 description 19
- 239000002184 metal Substances 0.000 description 19
- 239000010408 film Substances 0.000 description 17
- 239000011159 matrix material Substances 0.000 description 13
- 239000011521 glass Substances 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 238000000059 patterning Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ion Chemical class 0.000 description 1
- 239000013039 cover film Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、光を遮り又は電磁
波を遮る材質からなるペルチェ効果素子を備える半導体
回路冷却装置及びそれを用いた表示装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor circuit cooling device having a Peltier effect element made of a material that blocks light or electromagnetic waves, and a display device using the same.
【０００２】[0002]
【従来の技術】従来、薄膜トランジスタ素子などの半導
体素子を備えた半導体回路を作動すると、熱が発生す
る。薄膜トランジスタ素子は、熱により素子特性が変化
するため、それを防止して薄膜トランジスタ素子に所望
の動作をさせるためには、冷却が必要である。ここで、
半導体回路で発生した熱は、半導体薄膜の熱伝導性が該
薄膜を形成した絶縁基板のそれよりも極端に低いため、
基板の方に伝わり基板に蓄積され易い。2. Description of the Related Art Conventionally, when a semiconductor circuit having a semiconductor element such as a thin film transistor element is operated, heat is generated. Since the characteristics of the thin film transistor element change due to heat, cooling is necessary to prevent the change and to cause the thin film transistor element to perform a desired operation. here,
The heat generated in the semiconductor circuit is extremely low because the thermal conductivity of the semiconductor thin film is extremely lower than that of the insulating substrate on which the thin film is formed.
It is easily transmitted to the substrate and accumulated on the substrate.
【０００３】そのため、基板を冷却するために、放熱用
冷却ファンなどを取り付ける。そして、それを駆動する
ことにより基板に風を当てて、基板から熱を放出させて
冷却する。[0003] Therefore, in order to cool the substrate, a cooling fan for heat dissipation and the like are attached. Then, the substrate is driven to blow air to release heat from the substrate and cool the substrate.
【０００４】しかし、この手法は、空気による熱伝達を
利用するものであるため、熱発生源である薄膜トランジ
スタ素子などを含む半導体回路は、間接的にしか冷却さ
れず、薄膜トランジスタ素子等の回路素子の冷却は十分
に行われない。そこで、たとえば特開昭６３−７６４６
３号公報に、薄膜トランジスタ素子を冷却する冷却装置
について掲載されている。However, since this technique utilizes heat transfer by air, a semiconductor circuit including a thin film transistor element, which is a heat generating source, is only indirectly cooled, and a circuit element such as a thin film transistor element is not cooled. Cooling is not sufficient. Thus, for example, Japanese Patent Application Laid-Open No. 63-7646.
No. 3 discloses a cooling device for cooling a thin film transistor element.
【０００５】図７は、上記公報に掲載されて冷却装置の
構成図である。この冷却装置について簡単に説明する。
図７に示す冷却装置では、薄膜構造の熱電材料１８を、
薄膜トランジスタなどの冷却対象物１６の下部に絶縁膜
１９を介して配置している。熱電材料１８の両端には、
導体電極１７を設けている。FIG. 7 is a block diagram of a cooling device disclosed in the above publication. This cooling device will be briefly described.
In the cooling device shown in FIG. 7, the thermoelectric material 18 having a thin film structure is
It is arranged below a cooling object 16 such as a thin film transistor via an insulating film 19. At both ends of the thermoelectric material 18,
A conductor electrode 17 is provided.
【０００６】導体電極１７間に電流を流すと、ペルチェ
効果によって、熱電材料１８との接合部２０では吸熱が
生じ、接合部２１では放熱が生じる。これにより、冷却
対象物１６が絶縁膜１９、熱電材料１８を介して冷却さ
れる。When a current flows between the conductor electrodes 17, heat is absorbed at the junction 20 with the thermoelectric material 18 and heat is released at the junction 21 due to the Peltier effect. Thereby, the cooling object 16 is cooled via the insulating film 19 and the thermoelectric material 18.
【０００７】また、さらに効率のよい冷却方法が、特開
平６−３１８７３６号公報に掲載されている。図８は、
この公報に掲載されている冷却装置の構成図である。こ
の冷却装置について簡単に説明する。A more efficient cooling method is disclosed in Japanese Patent Application Laid-Open No. Hei 6-318736. FIG.
It is a block diagram of the cooling device described in this publication. This cooling device will be briefly described.
【０００８】図８に示す冷却装置は、基板２２上に１層
目吸熱電極２５を介して、Ｎ型熱電半導体２４とＰ型熱
電半導体２６とを設けている。また、１層目吸熱電極２
５上には、絶縁層３２を介して２層目吸熱電極２９が設
けられており、２層目吸熱電極２９を介してＮ型熱半導
体２８とＰ型熱半導体３０とを設けている。In the cooling device shown in FIG. 8, an N-type thermoelectric semiconductor 24 and a P-type thermoelectric semiconductor 26 are provided on a substrate 22 via a first-layer heat absorbing electrode 25. In addition, the first layer heat absorbing electrode 2
On 5, a second layer heat absorbing electrode 29 is provided via an insulating layer 32, and an N type thermal semiconductor 28 and a P type thermal semiconductor 30 are provided via the second layer heat absorbing electrode 29.
【０００９】放熱電極２３から放熱電極３１へ電流を流
すと、Ｎ型熱電半導体２４から１層目吸熱電極２５を介
して、Ｐ型熱電半導体２６へ電流が流れる。この電流
は、つぎに放熱電極２７を通過し、Ｎ型熱電半導体２８
から２層目吸熱電極２９を介してＰ型熱電半導体３０へ
流れ、放熱電極３１へ至る。When a current flows from the heat radiation electrode 23 to the heat radiation electrode 31, a current flows from the N-type thermoelectric semiconductor 24 to the P-type thermoelectric semiconductor 26 via the first layer heat absorbing electrode 25. This electric current then passes through the heat radiation electrode 27 and the N-type thermoelectric semiconductor 28
Flows through the second layer heat absorbing electrode 29 to the P-type thermoelectric semiconductor 30 and reaches the heat radiation electrode 31.
【００１０】このように電流が流れると、１層目吸熱電
極２５とＮ型熱電半導体２４及び１層目吸熱電極２５と
Ｐ型熱電半導体２６との界面において吸熱が生じる。ま
た、２層目吸熱電極２９とＮ型熱電半導体２８及び２層
目吸熱電極２９とＰ型熱電半導体３０との界面において
も吸熱が生じ、放熱電極２３、２７及び３１において放
熱が発生する。したがって、２層目絶縁層３３上部での
冷却効率は向上する。When the current flows as described above, heat is absorbed at the interface between the first layer heat absorbing electrode 25 and the N-type thermoelectric semiconductor 24 and at the interface between the first layer heat absorbing electrode 25 and the P-type thermoelectric semiconductor 26. Further, heat is absorbed at the interface between the second layer heat absorbing electrode 29 and the N-type thermoelectric semiconductor 28 and also at the interface between the second layer heat absorbing electrode 29 and the P-type thermoelectric semiconductor 30, and heat is generated at the heat radiation electrodes 23, 27 and 31. Therefore, the cooling efficiency above the second insulating layer 33 is improved.
【００１１】[0011]
【発明が解決しようとする課題】上記のように、薄膜ト
ランジスタ素子を、ペルチェ効果素子により冷却するこ
とで、熱による素子特性の変動を防止することができ
る。しかし、薄膜トランジスタ素子は、電磁ノイズや光
などによっても、素子特性が変動する場合がある。As described above, by cooling the thin film transistor element by the Peltier effect element, it is possible to prevent a change in element characteristics due to heat. However, the element characteristics of a thin film transistor element may fluctuate due to electromagnetic noise, light, or the like.
【００１２】ここで、たとえば液晶ディスプレイなどの
表示装置は、半導体素子を含む駆動回路を備えており、
そのためペルチェ効果素子などによる冷却が必要であ
る。また、表示装置は、駆動回路、画素に備える半導体
素子からなるスイッチング素子に光が入射することによ
り、リーク電流が発生するのを防止するために、光源か
らの光を遮光するブラックマトリクスを備えている。Here, for example, a display device such as a liquid crystal display has a drive circuit including a semiconductor element.
Therefore, cooling by a Peltier effect element or the like is necessary. In addition, the display device includes a driving circuit and a black matrix that blocks light from a light source in order to prevent a leak current from being generated by light entering a switching element including a semiconductor element included in a pixel. I have.
【００１３】しかし、表示装置へ入射した光の一部は、
表示装置内で反射、拡散等することにより、駆動回路、
スイッチング素子などに入射する場合がある。However, part of the light incident on the display device is
By reflecting and diffusing in the display device, a driving circuit,
It may be incident on a switching element or the like.
【００１４】そこで、本発明は、半導体回路を冷却する
と共に、半導体素子が電磁波、光などの影響を受けない
ようにすることを課題とする。SUMMARY OF THE INVENTION It is an object of the present invention to cool a semiconductor circuit and prevent a semiconductor element from being affected by electromagnetic waves, light, and the like.
【００１５】また、本発明は、スイッチング素子、駆動
回路及びこれらの接続線を冷却すると共に、半導体素子
が電磁波、光などの影響を受けないようにすることを課
題とする。It is another object of the present invention to cool a switching element, a drive circuit, and a connection line thereof, and to prevent a semiconductor element from being affected by electromagnetic waves, light, and the like.
【００１６】[0016]
【課題を解決するための手段】上記課題を解決するため
に、本発明は、半導体素子を備えた半導体回路の発熱を
冷却するペルチェ効果素子を有する半導体回路冷却装置
において、前記ペルチェ効果素子は、前記半導体回路へ
入射する光を遮り、且つ電磁波を遮る材質からなる吸熱
電極を有し、前記半導体素子は透明基板の第１面上に設
けられており、前記吸熱電極は前記透明基板の第２面に
よる内面反射光が前記半導体素子に入射するのを遮る位
置に形成する。According to the present invention, there is provided a semiconductor circuit cooling apparatus having a Peltier effect element for cooling heat generated in a semiconductor circuit having a semiconductor element, wherein the Peltier effect element comprises: the intercept light entering the semiconductor circuit, and electromagnetic waves have a heat absorbing electrode made of a material that blocks, the semiconductor element is set on the first surface of the transparent substrate
And the heat absorbing electrode is provided on the second surface of the transparent substrate.
To block the internal reflected light from entering the semiconductor element.
Formed in place .
【００１７】また、本発明は、画素に備えるスイッチン
グ素子と、前記スイッチング素子を駆動する駆動回路
と、前記スイッチング素子と前記駆動回路とを接続する
接続線とを備える表示装置において、前記スイッチング
素子、前記駆動回路及び前記接続線に光が入射しないよ
うに、前記光を遮り材質からなる吸熱電極を有するペル
チェ効果素子を備え、前記スイッチング素子、前記駆動
回路及び前記接続線は透明基板の第１面上に設けられて
おり、前記吸熱電極は前記透明基板の第２面による内面
反射光が前記スイッチング素子、前記駆動回路及び前記
接続線に入射するのを遮る位置に形成する。The present invention also provides a display device comprising: a switching element provided for a pixel; a driving circuit for driving the switching element; and a connection line connecting the switching element and the driving circuit. A switching element, the driving element including a Peltier effect element having a heat absorbing electrode made of a material that blocks the light so that light does not enter the driving circuit and the connection line;
The circuit and the connection line are provided on a first surface of the transparent substrate.
And the heat absorbing electrode is an inner surface of the transparent substrate by the second surface.
The reflected light is the switching element, the drive circuit and the
It is formed at a position that blocks incidence on the connection line .
【００１８】[0018]
【発明の実施の形態】（実施形態１）図１は、本発明の
半導体回路冷却装置の一実施形態としての薄膜トランジ
スタ回路冷却装置の上面図である。図２は、図１のＡ−
Ａ’間の断面図である。図１及び図２に示すように、本
実施形態の薄膜トランジスタ回路冷却装置は、ガラス基
板１上に、薄膜トランジスタ回路（薄膜トランジスタ以
外の回路素子を有していてもよい）７へ電磁波、光など
が当たるのを防止する金属電極２を備えている。(Embodiment 1) FIG. 1 is a top view of a thin film transistor circuit cooling device as one embodiment of a semiconductor circuit cooling device of the present invention. FIG. 2 is a cross-sectional view of FIG.
It is sectional drawing between A '. As shown in FIGS. 1 and 2, in the thin-film transistor circuit cooling device of the present embodiment, an electromagnetic wave, light, or the like is applied to a thin-film transistor circuit (which may have a circuit element other than a thin-film transistor) 7 on a glass substrate 1. And a metal electrode 2 for preventing the occurrence of the heat.
【００１９】金属電極２上には両端において、Ｎ型熱電
半導体材料層３及びＰ型熱電半導体材料層４が形成され
ている。また、金属電極２上の両端以外の部分には、絶
縁膜５を成膜しており、Ｎ型熱電半導体材料層３及びＰ
型熱電半導体材料層４の各々の上部には、放熱電極６を
備えている。Ｎ型熱電半導体材料層３及びＰ型熱電半導
体材料層４及び放熱電極６及び金属電極２は、ペルチェ
効果素子を構成する。An N-type thermoelectric semiconductor material layer 3 and a P-type thermoelectric semiconductor material layer 4 are formed on both ends of the metal electrode 2. An insulating film 5 is formed on portions other than both ends on the metal electrode 2, and the N-type thermoelectric semiconductor material layer 3 and the P-type
A heat radiation electrode 6 is provided above each of the thermoelectric semiconductor material layers 4. The N-type thermoelectric semiconductor material layer 3, the P-type thermoelectric semiconductor material layer 4, the heat radiation electrode 6, and the metal electrode 2 constitute a Peltier effect element.
【００２０】ここで、金属電極２は、薄膜トランジスタ
素子の特性を変動させるような電磁波や光を通過しない
材質からなるものであればよく、本実施形態では、たと
えば、Ｃｒ薄膜を用いている。Here, the metal electrode 2 only needs to be made of a material that does not transmit electromagnetic waves or light that fluctuates the characteristics of the thin film transistor element. In the present embodiment, for example, a Cr thin film is used.
【００２１】つづいて、図１、図２に示す薄膜トランジ
スタ回路冷却装置の動作について説明する。まず、図示
しない電源から電力を供給することにより、薄膜トラン
ジスタ回路７を作動させると、薄膜トランジスタ回路７
に発熱が生じる。そのため、薄膜トランジスタ回路７を
冷却すべく、Ｎ型熱電半導体材料層３からＰ型熱電半導
体材料層４へ電流を流す。Next, the operation of the thin film transistor circuit cooling device shown in FIGS. 1 and 2 will be described. First, when the thin film transistor circuit 7 is operated by supplying power from a power supply (not shown), the thin film transistor circuit 7
Generates heat. Therefore, an electric current flows from the N-type thermoelectric semiconductor material layer 3 to the P-type thermoelectric semiconductor material layer 4 in order to cool the thin film transistor circuit 7.
【００２２】すると、ペルチェ効果により、Ｎ型熱電半
導体材料層３と金属電極２及びＰ型熱電半導体材料層４
と金属電極２の界面で吸熱が生じ、放熱電極６で放熱が
生じる。そのため、金属電極２全体が冷却される。ま
た、薄膜トランジスタ回路７で発生した熱は、絶縁膜５
を介して金属電極２に伝わる。したがって、薄膜トラン
ジスタ回路７は冷却される。Then, due to the Peltier effect, the N-type thermoelectric semiconductor material layer 3, the metal electrode 2, and the P-type thermoelectric semiconductor material layer 4
Heat is generated at the interface between the metal electrode 2 and the metal electrode 2 and heat is generated at the heat radiation electrode 6. Therefore, the entire metal electrode 2 is cooled. The heat generated in the thin film transistor circuit 7 is transferred to the insulating film 5.
Through to the metal electrode 2. Therefore, the thin film transistor circuit 7 is cooled.
【００２３】具体的には、Ｎ型熱電半導体材料層３から
Ｐ型熱電半導体材料層４へ流す電流量を２０mＡとする
と、金属電極２とＮ型熱電半導体材料層３、及び金属電
極２とＰ型熱電半導体材料層４の双方を合わせて、およ
そ５０mWの吸熱が生じる。Specifically, assuming that the current flowing from the N-type thermoelectric semiconductor material layer 3 to the P-type thermoelectric semiconductor material layer 4 is 20 mA, the metal electrode 2 and the N-type thermoelectric semiconductor material layer 3 and the metal electrode 2 and the P-type A total of about 50 mW of heat absorption occurs in both the thermoelectric semiconductor material layers 4.
【００２４】つづいて、本実施形態の薄膜トランジスタ
回路冷却装置の製造方法について説明する。まず、ＬＰ
−ＣＶＤなどによって、カバー膜としてＳｉＯ2膜をた
とえば５０００Åの厚さでガラス板上に堆積して、ガラ
ス基板１を得る。つづいて、ガラス基板１上に、Ｃｒ薄
膜を、スパッタ法によってたとえば２０００Åの厚さで
堆積する。そして、フォトレジストなどにより、Ｃｒ膜
のパターンエッチングを行って金属電極２を形成する。Next, a method of manufacturing the thin film transistor circuit cooling device according to this embodiment will be described. First, LP
A glass substrate 1 is obtained by depositing an SiO 2 film as a cover film on the glass plate at a thickness of, for example, 5000 ° by CVD or the like. Subsequently, a Cr thin film is deposited on the glass substrate 1 to a thickness of, for example, 2000 ° by a sputtering method. Then, the metal electrode 2 is formed by pattern etching of the Cr film using a photoresist or the like.
【００２５】つぎに、金属電極２の上部に、ＰＥ−ＣＶ
Ｄなどによって、絶縁膜５としてのＳｉＯ2膜を、たと
えば１００００Åの厚さの堆積する。そして、絶縁膜５
の上部に、薄膜トランジスタ回路７を作り込む。Next, the PE-CV
By D or the like, an SiO 2 film as the insulating film 5 is deposited to a thickness of, for example, 10000 °. And the insulating film 5
A thin film transistor circuit 7 is formed on the upper part of FIG.
【００２６】薄膜トランジスタ回路７は以下のように形
成する。まず、アモルファスＳｉ薄膜などをＬＰ−ＣＶ
Ｄなどによって、たとえば７５０Åの厚さで形成する。
このあと、線状にビーム整形したＫｒＦエキシマレーザ
を、たとえば４００ｍＪ／ｃｍ2のレーザ強度で照射し
て、アモルファスＳｉ薄膜をｐｏｌｙ-Ｓｉ薄膜とす
る。The thin film transistor circuit 7 is formed as follows. First, LP-CV
D and the like, for example, to a thickness of 750 °.
Thereafter, a linearly shaped KrF excimer laser is irradiated at a laser intensity of, for example, 400 mJ / cm 2 to convert the amorphous Si thin film into a poly-Si thin film.
【００２７】ｐｏｌｙ-Ｓｉ膜は、フォトレジストなど
を用いて、島状にパターンニングしてエッチングする。
その後、たとえば１０００Åの厚さのゲートシリコン酸
化膜を、ＬＰ−ＣＶＤなどによって成膜する。The poly-Si film is patterned into an island shape using a photoresist or the like and etched.
Thereafter, a gate silicon oxide film having a thickness of, for example, 1000 成膜 is formed by LP-CVD or the like.
【００２８】つづいて、たとえば薄膜トランジスタ回路
７がＣＭＯＳトランジスタを備える場合には、まず、Ｐ
型ＭＯＳトランジスタのソース領域、ドレイン領域を作
成するために、フォトレジストによるパターンニングを
行い、ボロンのイオンドーピングを行う。Subsequently, for example, when the thin film transistor circuit 7 includes a CMOS transistor, first, P
In order to form the source region and the drain region of the type MOS transistor, patterning with a photoresist is performed, and boron ion doping is performed.
【００２９】その後、Ｎ型ＭＯＳトランジスタも同様
に、ソース領域、ドレイン領域を作成するために、フォ
トレジストによるパターンニングを行い、リンのイオン
ドーピングを行う。そして、ゲート電極材料としてのＷ
Ｓｉを、スパッタ法などによって、たとえば１０００Å
の厚さで、全面に成膜した後に、フォトレジストなどに
よってパターンニングしてゲート電極を作成する。Thereafter, the N-type MOS transistor is similarly patterned by using a photoresist to form a source region and a drain region, and is ion-doped with phosphorus. And W as a gate electrode material
Si is sputtered by, for example, 1000 °
After forming a film over the entire surface with a thickness of, a gate electrode is formed by patterning with a photoresist or the like.
【００３０】つづいて、水素化処理をたとえば３５０℃
の温度で行い、その後、シリコン窒化膜をたとえばＰＥ
ＣＶＤによって全面成膜する。そして、たとえばフォト
レジストによってパターンニングし、エッチングによっ
て、Ｐ型ＭＯＳトランジスタ、Ｎ型ＭＯＳトランジスタ
の各々のソース領域、ドレイン領域、ゲート電極の上部
に、コンタクトホールを形成する。Subsequently, the hydrogenation treatment is performed, for example, at 350 ° C.
Then, the silicon nitride film is
The entire surface is formed by CVD. Then, patterning is performed with, for example, a photoresist, and contact holes are formed by etching, above the source region, drain region, and gate electrode of each of the P-type MOS transistor and the N-type MOS transistor.
【００３１】そして、アルミニウム膜を、たとえばスパ
ッタ法によって成膜して、フォトレジストなどによって
パターンニングしてエッチングを行って配線を形成し、
薄膜トランジスタ回路７を得る。Then, an aluminum film is formed by, for example, a sputtering method, patterned by a photoresist or the like, and etched to form a wiring.
A thin film transistor circuit 7 is obtained.
【００３２】つぎに、Ｎ型熱電半導体材料層３、Ｐ型熱
電半導体材料層４を作成するために、フォトレジストに
よって絶縁膜５をパターンニングして、金属電極２に達
する深さまでエッチングを行う。そして、Ｎ型熱電半導
体材料層３、Ｐ型熱電半導体材料層４を形成する。Ｎ型
熱電半導体材料には、ＳｅドープＢｉＴｅなど用い、Ｐ
型熱電半導体材料には、ＳｂドープＢｉＴｅなどを用
い、各々たとえば５０００Åの厚さで、スパッタ法によ
って形成する。Next, in order to form the N-type thermoelectric semiconductor material layer 3 and the P-type thermoelectric semiconductor material layer 4, the insulating film 5 is patterned with a photoresist and etched to a depth reaching the metal electrode 2. Then, an N-type thermoelectric semiconductor material layer 3 and a P-type thermoelectric semiconductor material layer 4 are formed. Se-doped BiTe or the like is used for the N-type thermoelectric semiconductor material.
As the type thermoelectric semiconductor material, Sb-doped BiTe or the like is used, and is formed to a thickness of, for example, 5000 ° by a sputtering method.
【００３３】さらに、Ｎ型熱電半導体材料層３及びＰ型
熱電半導体材料層４の上部に、放熱電極６として、たと
えばアルミニウムを５０００Å堆積したのち、フォトレ
ジストによるパターンニング，エッチングを行う。その
あと、ＢｉＴｅの焼成温度１５０℃で１時間保つ。この
ような製造工程によって、図１、図２に示す薄膜トラン
ジスタ回路冷却装置を製造する。Further, for example, aluminum is deposited on the N-type thermoelectric semiconductor material layer 3 and the P-type thermoelectric semiconductor material layer 3 as a heat radiation electrode 6 by 5000 .ANG., And then patterning and etching with a photoresist are performed. Then, it is kept at a firing temperature of BiTe of 150 ° C. for 1 hour. Through such a manufacturing process, the thin film transistor circuit cooling device shown in FIGS. 1 and 2 is manufactured.
【００３４】（実施形態２）図３は、実施形態１の薄膜
トランジスタ回路冷却装置を備えたポリシリコン小型高
精細投射型の液晶パネル（表示装置）の分解斜視図であ
る。図４は、図３の平面図であり、図５及び図６は、図
４のＢ−Ｂ’、Ｃ−Ｃ’の断面図である。なお、図４〜
図６において、一部の部材の図示を省略している。(Embodiment 2) FIG. 3 is an exploded perspective view of a polysilicon small-sized high-definition projection type liquid crystal panel (display device) provided with the thin film transistor circuit cooling device of Embodiment 1. FIG. 4 is a plan view of FIG. 3, and FIGS. 5 and 6 are cross-sectional views taken along the lines BB 'and CC' of FIG. In addition, FIG.
In FIG. 6, illustration of some members is omitted.
【００３５】これらの図に示すように、本実施形態の液
晶パネルは、ガラス基板１に画素電極９と薄膜トランジ
スタなどからなるスイッチング素子８とを備える。ま
た、ガラス基板１に対向してブラックマトリクス１１及
び共通電極４１、偏光板４２を有する対向基板１０を備
えている。画素電極９と共通電極４１との間に液晶が介
在する。なお、ブラックマトリクス１１は、対向基板１
０側に備えるのではなく、ガラス基板１側に備えてもよ
い。As shown in these figures, the liquid crystal panel of the present embodiment is provided with a pixel electrode 9 on a glass substrate 1 and a switching element 8 composed of a thin film transistor or the like. Further, a counter substrate 10 having a black matrix 11, a common electrode 41, and a polarizing plate 42 facing the glass substrate 1 is provided. Liquid crystal is interposed between the pixel electrode 9 and the common electrode 41. The black matrix 11 is provided on the opposite substrate 1.
Instead of being provided on the 0 side, it may be provided on the glass substrate 1 side.
【００３６】Ｎ型熱電半導体材料層３及びＰ型熱電半導
体材料層４と金属電極２とは実施形態１と同様に接合し
ており、また、金属電極２は、画素電極９を透過した光
が投射できるような開口部分を有している。なお、図３
では、３×３画素の液晶パネルを図示しているが、実際
は、たとえば５１２×５１２画素が配列されている。さ
らに、実施形態１と同様の部材には、同一の符号を付し
ている。なお、本実施形態では、絶縁膜５及び画素電極
９は透過性を有する。The N-type thermoelectric semiconductor material layer 3 and the P-type thermoelectric semiconductor material layer 4 are joined to the metal electrode 2 in the same manner as in the first embodiment, and the metal electrode 2 receives light transmitted through the pixel electrode 9. It has an opening for projection. Note that FIG.
FIG. 1 shows a liquid crystal panel having 3 × 3 pixels, but actually, for example, 512 × 512 pixels are arranged. Further, the same members as those in the first embodiment are denoted by the same reference numerals. Note that, in the present embodiment, the insulating film 5 and the pixel electrode 9 have transparency.
【００３７】また、本実施形態では、図示しない光源
は、赤色、青色、黄色のいずれかの投射光１３を出射す
る場合を例に説明するが、対向基板１０にカラーフィル
タを備える場合には、、単色光を出射する光源を用いて
もよい。Further, in this embodiment, a case where the light source (not shown) emits any one of red, blue, and yellow projection light 13 will be described as an example. Alternatively, a light source that emits monochromatic light may be used.
【００３８】つぎに、図示しない光源からの投射光１３
の光路について説明する。光源からの投射光１３は、対
向基板１０に入射する。入射光は、ブラックマトリクス
１１で遮光され又は開口部分から画素電極９へ入射す
る。ブラックマトリクス１１は、薄膜トランジスタ回路
７及びスイッチング素子８さらにはこれらを接続するＸ
−Ｙマトリクス配線４３に対応して形成されているの
で、投射光１３は薄膜トランジスタ回路７、スイッチン
グ素子８へ入射しない。Next, the projection light 13 from a light source (not shown)
Will be described. The projection light 13 from the light source is incident on the counter substrate 10. The incident light is blocked by the black matrix 11 or enters the pixel electrode 9 from the opening. The black matrix 11 includes a thin film transistor circuit 7 and a switching element 8 and an X connecting these elements.
The projection light 13 does not enter the thin film transistor circuit 7 and the switching element 8 because it is formed corresponding to the -Y matrix wiring 43.
【００３９】一方、画素電極９へ入射した投射光１３
は、画素電極を介してガラス基板１へ達する。そして、
投射光１３のほとんどは、ガラス基板１を透過して、表
示装置の外部へ出射する。しかし、投射光１３の一部
は、ガラス基板１の裏面で反射、拡散して、対向基板１
０の方へ光路を変更し、反射光１４となる。On the other hand, the projection light 13 incident on the pixel electrode 9
Reaches the glass substrate 1 via the pixel electrode. And
Most of the projection light 13 passes through the glass substrate 1 and exits the display device. However, part of the projection light 13 is reflected and diffused on the back surface of the glass
The optical path is changed to 0, and becomes the reflected light 14.
【００４０】しかし、金属電極２は、薄膜トランジスタ
回路７、スイッチング素子８及びマトリクス配線４３に
対応する位置に存在するので、薄膜トランジスタ回路
７、スイッチング素子８及びマトリクス配線４３へと向
かう反射光１４を遮ることができる。このため、反射光
１４は、薄膜トランジスタ回路７、スイッチング素子８
及びマトリクス配線４３には入射しない。However, since the metal electrode 2 exists at a position corresponding to the thin film transistor circuit 7, the switching element 8, and the matrix wiring 43, the reflected light 14 traveling toward the thin film transistor circuit 7, the switching element 8, and the matrix wiring 43 is blocked. Can be. Therefore, the reflected light 14 is transmitted to the thin film transistor circuit 7 and the switching element 8.
And does not enter the matrix wiring 43.
【００４１】すなわち、投射光１３に対しては、ブラッ
クマトリクス１１により遮光することで、薄膜トランジ
スタ７、スイッチング素子８及びマトリクス配線４３へ
の入射を防止し、ガラス基板１からの反射光１４に対し
ては、金属電極２により遮光することで薄膜トランジス
タ７、スイッチング素子８及びマトリクス配線４３への
入射を防止している。That is, the projection light 13 is shielded from light by the black matrix 11, thereby preventing the light from entering the thin film transistor 7, the switching element 8 and the matrix wiring 43. Prevents light from entering the thin film transistor 7, the switching element 8, and the matrix wiring 43 by shielding light from the metal electrode 2.
【００４２】以上、本実施形態では、表示装置として、
投射型の液晶パネルを例に説明したが、反射型の表示装
置にも適用することができる。また、表示装置は、液晶
パネルに限定されるものではなく、ＣＲＴディスプレ
イ、プラズマディスプレイにも適用することができる。As described above, in the present embodiment, as the display device,
Although the projection type liquid crystal panel has been described as an example, the invention can be applied to a reflection type display device. Further, the display device is not limited to a liquid crystal panel, but can be applied to a CRT display and a plasma display.
【００４３】[0043]
【発明の効果】以上説明したように、本発明の半導体回
路冷却装置は、半導体回路へ入射する光を遮り、又は半
導体回路の周辺で発生する電磁波を遮る材質からなるペ
ルチェ効果素子を備えている。そのため、半導体素子を
冷却すると共に、半導体素子が電磁波、光などの影響を
受けないようにすることができる。As described above, the semiconductor circuit cooling device of the present invention includes a Peltier effect element made of a material that blocks light incident on the semiconductor circuit or blocks electromagnetic waves generated around the semiconductor circuit. . Therefore, the semiconductor element can be cooled and the semiconductor element can be prevented from being affected by electromagnetic waves, light, and the like.
【００４４】また、本発明の表示装置は、画素に備える
スイッチング素子と、スイッチング素子を駆動する駆動
回路と、スイッチング素子と駆動回路とを接続する接続
線とに光が入射しないように、光を遮る材質からなるペ
ルチェ効果素子を備えている。したがって、スイッチン
グ素子、駆動回路及び接続線を冷却すると共に、半導体
素子が電磁波、光などの影響を受けないようにする。Further, the display device of the present invention provides light so that light does not enter a switching element provided in a pixel, a driving circuit for driving the switching element, and a connection line connecting the switching element and the driving circuit. A Peltier effect element made of a shielding material is provided. Therefore, the switching element, the drive circuit, and the connection line are cooled, and the semiconductor element is not affected by electromagnetic waves, light, and the like.
【図１】本発明の実施形態１の薄膜トランジスタ回路の
上面図である。FIG. 1 is a top view of a thin film transistor circuit according to Embodiment 1 of the present invention.
【図２】図１のＡ−Ａ’間の断面図である。FIG. 2 is a cross-sectional view taken along line A-A 'of FIG.
【図３】実施形態２の液晶パネルの構成図である。FIG. 3 is a configuration diagram of a liquid crystal panel according to a second embodiment.
【図４】図３の平面図である。FIG. 4 is a plan view of FIG. 3;
【図５】図４のＢ−Ｂ’の断面図である。FIG. 5 is a cross-sectional view taken along line B-B 'of FIG.
【図６】図４のＣ−Ｃ’の断面図である。FIG. 6 is a sectional view taken along line C-C 'of FIG.
【図７】従来のトランジスタの冷却手段を備えたトラン
ジスタ回路の断面図である。FIG. 7 is a cross-sectional view of a conventional transistor circuit including a transistor cooling unit.
【図８】従来のトランジスタの冷却手段を備えたトラン
ジスタ回路の断面図である。FIG. 8 is a cross-sectional view of a conventional transistor circuit including a transistor cooling unit.
１ ガラス基板 ２ 金属電極 ３ Ｎ型熱電半導体材料層 ４ Ｐ型熱電半導体材料層 ５ 絶縁膜 ６ 放熱電極 ７ 薄膜トランジスタ回路 ８ スイッチング素子 ９ 画素電極 １０ 対向基板 １１ ブラックマトリクス １３ 投射光 １４ 反射光 DESCRIPTION OF SYMBOLS 1 Glass substrate 2 Metal electrode 3 N-type thermoelectric semiconductor material layer 4 P-type thermoelectric semiconductor material layer 5 Insulating film 6 Heat dissipation electrode 7 Thin film transistor circuit 8 Switching element 9 Pixel electrode 10 Counter substrate 11 Black matrix 13 Projection light 14 Reflection light
Claims (7)
冷却するペルチェ効果素子を有する半導体回路冷却装置
において、 前記ペルチェ効果素子は、前記半導体回路へ入射する光
を遮り、且つ電磁波を遮る材質からなる吸熱電極を有
し、 前記半導体素子は透明基板の第１面上に設けられてお
り、前記吸熱電極は前記透明基板の第２面による内面反
射光が前記半導体素子に入射するのを遮る位置に形成す
る ことを特徴とする半導体回路冷却装置。1. A semiconductor circuit cooling device having a Peltier effect element for cooling heat generated in a semiconductor circuit having a semiconductor element, wherein the Peltier effect element is made of a material that blocks light incident on the semiconductor circuit and blocks electromagnetic waves. Endothermic electrode
The semiconductor element is provided on the first surface of the transparent substrate.
The endothermic electrode is opposite to the inner surface of the transparent substrate due to the second surface.
It is formed at a position where light is blocked from entering the semiconductor element.
The semiconductor circuit cooling system, characterized in that that.
を特徴とする請求項１に記載の半導体回路冷却装置。2. The semiconductor circuit cooling device according to claim 1, wherein said heat absorbing electrode is made of a chromium film.
一対の放熱電極が接続されていることを特徴とする請求
項２に記載の半導体回路冷却装置。3. The semiconductor circuit cooling device according to claim 2, wherein a pair of heat radiation electrodes are connected to the heat absorption electrode via a thermoelectric material layer.
スイッチング素子を駆動する駆動回路と、前記スイッチ
ング素子と前記駆動回路とを接続する接続線とを備える
表示装置において、 前記スイッチング素子、前記駆動回路及び前記接続線に
光が入射しないように、前記光を遮り材質からなる吸熱
電極を有するペルチェ効果素子を備え、 前記スイッチング素子、前記駆動回路及び前記接続線は
透明基板の第１面上に設けられており、前記吸熱電極は
前記透明基板の第２面による内面反射光が前記スイッチ
ング素子、前記駆動回路及び前記接続線に入射するのを
遮る位置に形成する ことを特徴とする表示装置。4. A display device comprising: a switching element provided in a pixel; a driving circuit for driving the switching element; and a connection line connecting the switching element and the driving circuit, wherein the switching element, the driving circuit and To prevent light from entering the connection line, a Peltier effect element having a heat absorbing electrode made of a material that blocks the light is provided , and the switching element, the drive circuit, and the connection line are
The heat-absorbing electrode is provided on the first surface of the transparent substrate,
The light reflected by the second surface of the transparent substrate is reflected by the switch.
Input to the switching element, the drive circuit and the connection line.
A display device, wherein the display device is formed at a shielding position .
ことを特徴とする請求項４に記載の表示装置。5. The display device according to claim 4 , wherein the display device is a projection display device.
を特徴とする請求項４又は５に記載の表示装置。6. The display device according to claim 4 , wherein the heat absorbing electrode is formed of a chromium film.
一対の放熱電極が接続されていることを特徴とする請求
項６に記載の表示装置。7. The display device according to claim 6 , wherein a pair of heat radiation electrodes are connected to the heat absorption electrode via a thermoelectric material layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19342499A JP3341719B2 (en) | 1999-07-07 | 1999-07-07 | Semiconductor circuit cooling device and display device using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19342499A JP3341719B2 (en) | 1999-07-07 | 1999-07-07 | Semiconductor circuit cooling device and display device using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001024121A JP2001024121A (en) | 2001-01-26 |
| JP3341719B2 true JP3341719B2 (en) | 2002-11-05 |
Family
ID=16307750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19342499A Expired - Lifetime JP3341719B2 (en) | 1999-07-07 | 1999-07-07 | Semiconductor circuit cooling device and display device using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3341719B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003101082A (en) * | 2001-09-27 | 2003-04-04 | Mitsubishi Electric Corp | Semiconductor device and manufacturing method therefor |
| JP5167580B2 (en) * | 2005-08-23 | 2013-03-21 | 日本電気株式会社 | Electronic devices |
| KR20090095301A (en) * | 2008-03-05 | 2009-09-09 | 삼성에스디아이 주식회사 | Flat panel display apparatus |
| CN113571483B (en) * | 2021-07-26 | 2024-08-09 | 京东方科技集团股份有限公司 | Display substrate, preparation method thereof and display device |
-
1999
- 1999-07-07 JP JP19342499A patent/JP3341719B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001024121A (en) | 2001-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100195596B1 (en) | Thin film transistor semiconductor device and lcd device | |
| US6888160B1 (en) | Semiconductor device and fabrication method thereof | |
| JPH11177102A (en) | Semiconductor device and its manufacture | |
| JP3356429B2 (en) | Liquid crystal display device and liquid crystal projector device | |
| JPH0980476A (en) | Active matrix substrate and its manufacture | |
| US6518081B2 (en) | Method of making TFT-based pixel structure | |
| WO2010035544A1 (en) | Photodiode, method for producing the same, and display device comprising photodiode | |
| JP3838332B2 (en) | Transmission type liquid crystal display device and liquid crystal projector device | |
| JPH1090655A (en) | Display device | |
| KR20010030551A (en) | Transmission liquid crystal panel to block ray of light toward thin film transistors with a light blocking film | |
| JP4233307B2 (en) | Active matrix substrate and display device | |
| JP3341719B2 (en) | Semiconductor circuit cooling device and display device using the same | |
| JP3796973B2 (en) | Electro-optical device and projection display device | |
| US7173675B2 (en) | LCD display with contact hole and insulation layer above pixel electrode | |
| US6795143B1 (en) | Liquid crystal display device and method for manufacturing the same | |
| JPH1117185A (en) | Liquid crystal display and its manufacture | |
| JPH09116158A (en) | Light weight substrate thin film semiconductor device and liquid crystal display device | |
| TW200401427A (en) | Manufacturing method of optoelectronic apparatus, optoelectronic apparatus, manufacturing method semiconductor device, semiconductor device, projection type display apparatus, and electronic machine | |
| JP2002176179A (en) | Electro-optical device, manufacturing method thereof, and semiconductor device | |
| JP3973891B2 (en) | Liquid crystal display device and manufacturing method thereof | |
| JP2003270663A (en) | Liquid crystal display device | |
| JPH0832072A (en) | Semiconductor device | |
| JP2008282897A (en) | Semiconductor device and manufacturing method thereof, and electro-optical device | |
| KR100380894B1 (en) | Liquid crystal display capable of reducing amount of return light to TFT and manufacturing method therefor | |
| JP3570410B2 (en) | Liquid crystal device substrate, liquid crystal device and projection display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3341719 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070823 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080823 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090823 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100823 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110823 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120823 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130823 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130823 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130823 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |