JP3338573B2 - Sub-band division operation circuit - Google Patents

Sub-band division operation circuit

Info

Publication number
JP3338573B2
JP3338573B2 JP29233194A JP29233194A JP3338573B2 JP 3338573 B2 JP3338573 B2 JP 3338573B2 JP 29233194 A JP29233194 A JP 29233194A JP 29233194 A JP29233194 A JP 29233194A JP 3338573 B2 JP3338573 B2 JP 3338573B2
Authority
JP
Japan
Prior art keywords
sub
butterfly
signal
equation
band division
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP29233194A
Other languages
Japanese (ja)
Other versions
JPH08130478A (en
Inventor
弥章 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Module Corp
Original Assignee
United Module Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Module Corp filed Critical United Module Corp
Priority to JP29233194A priority Critical patent/JP3338573B2/en
Publication of JPH08130478A publication Critical patent/JPH08130478A/en
Application granted granted Critical
Publication of JP3338573B2 publication Critical patent/JP3338573B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Transmission Systems Not Characterized By The Medium Used For Transmission (AREA)
  • Image Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、サブバンド分割演算回
路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a sub-band division operation circuit.

【0002】[0002]

【従来の技術】近年、画像信号や音声信号の圧縮符号化
技術の発達がめざましい。この圧縮符号化技術の1つに
サブバンド分割を利用したサブバンド符号化がある。こ
れは、画像信号や音声信号を周波数解析して周波数の異
なる複数の帯域信号に分割し、各帯域信号ごとに信号の
特性等に応じてビット数の割り当て等を変えて符号化す
る方式である。
2. Description of the Related Art In recent years, compression coding techniques for image signals and audio signals have been remarkably developed. One of the compression encoding techniques is subband encoding using subband division. This is a method in which an image signal or an audio signal is frequency-analyzed and divided into a plurality of band signals having different frequencies, and encoding is performed for each band signal by changing the number of bits and the like according to the characteristics of the signal and the like. .

【0003】音声信号のサブバンド符号化の応用例とし
て、MPEG(Moving Picture Image Coding Experts
Group )のレイヤI,IIが実用化されている。これは、
入力音声信号から計算される人間の聴覚特性をサブバン
ド符号化に適用することで、元の音声信号をその品質を
保ったまま圧縮して符号化できるようにしたものであ
る。
[0003] As an application example of sub-band coding of an audio signal, MPEG (Moving Picture Image Coding Experts) has been proposed.
Group) have been put to practical use. this is,
By applying human auditory characteristics calculated from an input audio signal to subband encoding, the original audio signal can be compressed and encoded while maintaining its quality.

【0004】ここで、ディジタル音声信号についてサブ
バンド分割を行うための従来のサブバンド分割演算回路
の構成例を、図10に示す。図10において、音声信号
の元データXi'は、時間的に連続的な音声信号から各時
刻において取り出した各サンプル値を示すものである。
例えば、取り出すサンプル数が512である場合には、
添字のi’は0〜511の値をとる。
FIG. 10 shows an example of the configuration of a conventional sub-band division arithmetic circuit for performing sub-band division on a digital audio signal. In FIG. 10, the original data X i ′ of the audio signal indicates each sample value extracted at each time from the temporally continuous audio signal.
For example, if the number of samples to be taken is 512,
The subscript i 'takes a value from 0 to 511.

【0005】上記元データXi'は、サブバンド分割演算
部52でサブバンド分割演算が施される前に、窓かけ演
算部1および折りたたみ演算部51により所定の前処理
が施される。すなわち、窓かけ演算部1では、次の(式
1)に基づいて上記元データXi'に対して窓かけ演算が
施され、各時刻ごとの音声信号yi'が求められる。
The original data X i ′ is subjected to predetermined preprocessing by the windowing operation unit 1 and the folding operation unit 51 before the subband division operation is performed by the subband division operation unit 52. That is, the windowing operation unit 1 performs a windowing operation on the original data Xi ' based on the following (Equation 1), and obtains an audio signal yi' for each time.

【0006】[0006]

【数1】 (Equation 1)

【0007】上記(式1)に示したように、窓かけ演算
は、入力される元データXi'に対して窓関数Ci'を乗ず
ることにより行われるが、その際、窓関数Ci'は、窓関
数ROM5にあらかじめ記憶されているものが用いられ
る。
[0007] As shown in (Equation 1), windowing operation is carried out by multiplying the 'window function C i relative to' the original data X i to be inputted, when the window function C i For ' , those previously stored in the window function ROM 5 are used.

【0008】このように窓かけ演算を行うのは、各時刻
ごとに取り出したそれぞれの音声信号が、それぞれの区
間の端点において必ずしも連続になるとは限らないこと
から、その区間の端点を所定レベルに収束させるように
して不連続点を抑制することにより、解析結果にノイズ
が生じることを軽減するためである。
The windowing operation is performed in such a manner that the audio signals extracted at each time are not always continuous at the end point of each section, so that the end point of the section is set to a predetermined level. This is to reduce the occurrence of noise in the analysis result by converging and suppressing the discontinuity points.

【0009】次に、以上のようにして求められた各時刻
ごとの音声信号yi'は、折りたたみ演算部51に入力さ
れ、次の(式2)に基づいて折りたたみ演算が施され
る。なお、(式2)中のiおよびkは、それぞれ0〜6
3、0〜7の値をとる。このように、周期64ごとの折
りたたみ演算が実行されることにより、前処理演算信号
i が得られる。
Next, the audio signal y i ' for each time obtained as described above is input to the folding operation unit 51, and the folding operation is performed based on the following (Equation 2). Note that i and k in (Equation 2) are 0 to 6 respectively.
3. Takes values from 0 to 7. Thus, by folding operations per cycle 64 is executed, the pre-processing operation signal Y i is obtained.

【0010】[0010]

【数2】 (Equation 2)

【0011】上記折りたたみ演算部51により得られる
前処理演算信号Yi は、次にサブバンド分割演算部52
に入力されてサブバンド分割演算が施される。このサブ
バンド分割演算部52は、具体的には図11のように構
成されている。なお、ここでは一例として32のサブバ
ンドに分割する場合の構成が示されている。
The pre-processing operation signal Y i obtained by the folding operation unit 51 is then converted into a sub-band division operation unit 52
And subjected to a sub-band division operation. The sub-band division calculator 52 is specifically configured as shown in FIG. Here, a configuration in the case of dividing into 32 subbands is shown as an example.

【0012】図11から明らかなように、サブバンド分
割演算は、次の(式3)に基づいて行われる。なお、
(式3)中のiは時間軸方向のパラメータであり、上述
したように0〜63の値をとる。また、jはサブバンド
番号を示すパラメータであり、0〜31の値をとる。
As apparent from FIG. 11, the sub-band division operation is performed based on the following (Equation 3). In addition,
I in (Equation 3) is a parameter in the time axis direction, and takes a value of 0 to 63 as described above. In addition, j is a parameter indicating a subband number, and takes a value of 0 to 31.

【0013】[0013]

【数3】 (Equation 3)

【0014】このように、サブバンド分割演算部52で
(式3)に基づく演算が行われることにより、32の周
波数帯域に分割されたサブバンド情報Sj が求められる
が、上記(式3)中のcos((2j+1)(i-16)π/64)の値は、
コサイン関数ROM53にあらかじめ記憶されているも
のが利用される。なお、この式中の64という値は、M
PEGの規格に特有のものであり、他のサブバンド符号
化方式では、それぞれに特有の値が用いられる。
As described above, the sub-band division calculator 52 performs the calculation based on (Equation 3) to obtain the sub-band information Sj divided into 32 frequency bands. The value of cos ((2j + 1) (i-16) π / 64) is
What is stored in advance in the cosine function ROM 53 is used. Note that the value of 64 in this equation is M
It is unique to the PEG standard, and other sub-band coding schemes use unique values.

【0015】[0015]

【発明が解決しようとする課題】上述のように、例えば
MPEGを適用した従来のサブバンド分割演算回路にお
いては、窓かけ演算部1により(式1)に基づく乗算処
理を行い、折りたたみ演算部51により(式2)に基づ
く加算処理を行い、サブバンド分割演算部52により
(式3)に基づく乗算および加算処理を行うことによ
り、サブバンド分割処理を行っていた。表1は、これら
の乗算および加算を行う回数をまとめたものである。
As described above, in the conventional subband division operation circuit to which, for example, MPEG is applied, the windowing operation unit 1 performs a multiplication process based on (Equation 1), and the folding operation unit 51 Performs the addition processing based on (Equation 2), and performs the multiplication and addition processing based on (Equation 3) by the sub-band division calculator 52, thereby performing the sub-band division processing. Table 1 summarizes the number of times these multiplications and additions are performed.

【0016】[0016]

【表1】 [Table 1]

【0017】このように、従来のサブバンド分割演算回
路では、数多くの乗算と加算とを行わなければならなか
った。このため、サブバンド分割を行うための演算負荷
が大きくなってしまうという問題があった。特に、乗算
処理は加算処理に比べて演算負荷が大きいので、乗算を
行う回数が多いことは演算を行う上で好ましくない。ま
た、上述のように乗算や加算を行う回数が多いので、処
理にかかる時間がそれだけ増大するという問題もあっ
た。
As described above, in the conventional sub-band division operation circuit, many multiplications and additions have to be performed. For this reason, there is a problem that a calculation load for performing the sub-band division increases. In particular, since the multiplication process has a higher calculation load than the addition process, it is not preferable that the number of times of multiplication is large in performing the calculation. Further, since the number of times of performing the multiplication and the addition is large as described above, there is a problem that the time required for the processing increases accordingly.

【0018】本発明は、このような問題を解決するため
に成されたものであり、サブバンド分割処理における演
算負荷を軽減することができるようにすることを目的と
している。
The present invention has been made to solve such a problem, and it is an object of the present invention to reduce a calculation load in subband division processing.

【0019】[0019]

【課題を解決するための手段】本発明のサブバンド分割
演算回路は、入力される信号を周波数解析して周波数の
異なる複数のサブバンドに分割するサブバンド分割演算
回路において、上記入力される周波数解析元の信号に窓
かけ演算を施す窓かけ演算手段と、上記窓かけ演算手段
から出力される信号に折りたたみ演算を施す折りたたみ
演算手段と、上記折りたたみ演算手段から出力される信
号にバタフライ演算を施すことによりサブバンド情報を
得る多段接続されたバタフライ演算手段と、上記バタフ
ライ演算手段から出力されるサブバンド情報の位相を、
上記バタフライ演算を適用しないで通常の周波数解析を
行った場合に得られるサブバンド情報の位相とのずれを
補うように補正する位相補正演算手段とを設けたことを
特徴とする。
A sub-band division operation circuit according to the present invention is a sub-band division operation circuit for analyzing the frequency of an input signal and dividing the signal into a plurality of sub-bands having different frequencies. Windowing operation means for performing a windowing operation on the signal of the analysis source, folding operation means for performing a folding operation on the signal output from the windowing operation means, and performing butterfly operation on the signal output from the folding operation means The multi-stage connected butterfly operation means for obtaining the sub-band information, and the phase of the sub-band information output from the butterfly operation means,
A phase correction calculation means is provided for correcting so as to compensate for a deviation from the phase of the sub-band information obtained when normal frequency analysis is performed without applying the butterfly calculation.

【0020】また、本発明の別のサブバンド分割演算回
路は、入力される信号を周波数解析して周波数の異なる
複数のサブバンドに分割するサブバンド分割演算回路に
おいて、上記入力される周波数解析元の信号に窓かけ演
算を施す窓かけ演算手段と、上記窓かけ演算手段から出
力される信号に折りたたみ演算を施す折りたたみ演算手
段と、上記折りたたみ演算手段から出力される信号にバ
タフライ演算を施すことによりサブバンド情報を得る多
段接続されたバタフライ演算手段とを具備し、上記折り
たたみ演算手段は、上記バタフライ演算を適用しないで
通常の周波数解析を行った場合に得られるサブバンド情
報の位相ずれに対応するオフセット量を補正するオフセ
ット量補正手段を含むことを特徴とする。
Further, another sub-band division operation circuit of the present invention is a sub-band division operation circuit for frequency-analyzing an input signal and dividing the signal into a plurality of sub-bands having different frequencies. A windowing operation means for performing a windowing operation on the signal, a folding operation means for performing a folding operation on the signal output from the windowing operation means, and a butterfly operation on the signal output from the folding operation means. Multi-stage connected butterfly operation means for obtaining sub-band information, wherein the folding operation means corresponds to a phase shift of the sub-band information obtained when normal frequency analysis is performed without applying the butterfly operation. It is characterized by including an offset amount correcting means for correcting the offset amount.

【0021】[0021]

【0022】本発明のその他の特徴とするところは、上
記バタフライ演算後に得られる結果のビット逆順の配列
のうち、規則性のある部分に対応するバタフライ演算の
一部を省略するように制御する演算制御手段を設けたも
のである。
Another feature of the present invention is that, in the bit-reversed sequence of the result obtained after the butterfly operation, an operation for controlling a part of the butterfly operation corresponding to a regular part to be omitted. A control means is provided.

【0023】本発明のその他の特徴とするところは、入
力される周波数解析元の音声信号が実数部のみの信号で
あるかどうかを判定する判定手段と、上記判定手段によ
って上記音声信号に実数部のみが含まれると判断された
ときに、上記音声信号の虚数部に基づいて行われるバタ
フライ演算を省略するように制御する演算制御手段とを
更に設けたものである。
According to another feature of the present invention, a judgment means for judging whether or not an input audio signal of a frequency analysis source is a signal having only a real number part, and a real number part for the audio signal by the judgment means. And an arithmetic control means for controlling so as to omit the butterfly operation performed based on the imaginary part of the audio signal when it is determined that only the audio signal is included.

【0024】本発明のその他の特徴とするところは、上
記バタフライ演算後に得られるサブバンド情報の実数部
あるいは虚数部のうちの何れか一方を指定する指定手段
と、上記指定手段によって実数部あるいは虚数部の何れ
か一方が指定されているときに、指定されていない他方
の情報を得るためのバタフライ演算を省略するように制
御する演算制御手段とを更に設けたものである。
Another feature of the present invention is that a designation means for designating either the real part or the imaginary part of the subband information obtained after the butterfly operation, and a real part or an imaginary number by the designation means. When any one of the sections is designated, a computation control means for controlling so as to omit the butterfly computation for obtaining the other information not designated is further provided.

【0025】本発明のその他の特徴とするところは、上
記バタフライ演算の一部を省略するとバタフライ演算後
に得られるビット逆順の配列の規則性が悪化するときに
は、そのバタフライ演算を全て実行することを特徴とす
るものである。
Another feature of the present invention is that when a part of the butterfly operation is omitted and the regularity of the bit reverse order obtained after the butterfly operation deteriorates, all the butterfly operations are executed. It is assumed that.

【0026】[0026]

【作用】本発明は上記技術手段より成るので、従来のサ
ブバンド分割演算の基本式とFFT(高速フーリエ変
換)の基本式との類似性を有効に利用したサブバンド分
割を行うことが可能となり、サブバンド分割の際の演算
負荷が従来よりも小さくなる。
Since the present invention comprises the above technical means, it is possible to perform subband division effectively utilizing the similarity between the basic expression of the conventional subband division operation and the basic expression of FFT (fast Fourier transform). In addition, the calculation load at the time of subband division becomes smaller than before.

【0027】本発明の他の特徴によれば、オフセット量
補正手段を設けたので、バタフライ演算を行う前に位相
ずれがあらかじめ補正され、その補正が施された信号に
対してバタフライ演算が施されることとなり、バタフラ
イ演算後に位相補正の演算を行わなくも済むようにな
る。
According to another feature of the present invention, since the offset amount correcting means is provided, the phase shift is corrected in advance before performing the butterfly operation, and the butterfly operation is performed on the corrected signal. As a result, it is not necessary to perform the phase correction calculation after the butterfly calculation.

【0028】また、本発明のその他の特徴によれば、演
算制御手段を設けたので、バタフライ演算を単純に適用
した場合に行っていた不用な演算を行わなくても済むよ
うになる。これにより、例えば、ビット逆順の配列の規
則性を見たり、解析元の信号が実数部のみを含むもので
あるかどうかを判定したり、解として得るサブバンド情
報の実数部あるいは虚数部のうちの一方が指定されてい
るかどうかを見たりすることによって、規則性のある部
分に対応するバタフライ演算の一部を省略したり、入力
信号の虚数部に基づいて行われるバタフライ演算を省略
したり、サブバンド情報の実数部と虚数部のうちの指定
されていない方に対応するバタフライ演算を省略したり
することが可能となる。
Further, according to another feature of the present invention, since the arithmetic control means is provided, it is not necessary to perform an unnecessary operation which is performed when the butterfly operation is simply applied. Thereby, for example, to see the regularity of the arrangement of the bit reverse order, to determine whether the signal of the analysis source includes only the real part, or to obtain one of the real part or the imaginary part of the subband information obtained as a solution By observing whether or not is specified, it is possible to omit a part of the butterfly operation corresponding to the regular part, omit the butterfly operation performed based on the imaginary part of the input signal, It is possible to omit the butterfly operation corresponding to the unspecified one of the real part and the imaginary part of the information.

【0029】また、本発明のその他の特徴によれば、ビ
ット逆順の配列の規則性を悪化させる部分についてのバ
タフライ演算を省略しないで全て実行するので、規則性
が悪化することによって却って演算が複雑になってしま
うという不都合を防止することが可能となる。
According to another feature of the present invention, all butterfly operations are performed without omitting the butterfly operation for the portion that deteriorates the regularity of the bit-reversed array. Can be prevented from becoming inconvenient.

【0030】[0030]

【実施例】従来技術のところで述べたように、サブバン
ド符号化は、映像や音声信号等を周波数解析して周波数
の異なる複数のサブバンドに分割し、各サブバンドごと
にその帯域信号の特性や重要度に応じてビット数の割り
当て等を変えて符号化する方式である。
DESCRIPTION OF THE PREFERRED EMBODIMENTS As described in the description of the prior art, in subband coding, video and audio signals are frequency-analyzed and divided into a plurality of subbands having different frequencies, and the characteristic of the band signal is assigned to each subband. And encoding by changing the assignment of the number of bits and the like according to the degree of importance.

【0031】ところで、映像や音声信号にどのような周
波数成分が含まれているかを解析するための1つの手法
にFFT(高速フーリエ変換)がある。このFFTは、
バタフライ演算とよばれる基本演算を繰り返し行うこと
により、DFT(離散的フーリエ変換)の演算量を削減
することができるようにしたものである。
One technique for analyzing what frequency components are contained in a video or audio signal is FFT (Fast Fourier Transform). This FFT is
The amount of DFT (Discrete Fourier Transform) operation can be reduced by repeatedly performing a basic operation called a butterfly operation.

【0032】本実施例のサブバンド分割演算回路は、こ
のFFTのバタフライ演算をサブバンド分割処理に適用
することにより、サブバンド分割処理で行われる演算の
負荷を小さくすることができるようにしたものである。
The sub-band division operation circuit of the present embodiment can reduce the load of the operation performed in the sub-band division processing by applying the butterfly operation of the FFT to the sub-band division processing. It is.

【0033】すなわち、FFTの一般式は、次の(式
4)で示されるが、この(式4)中のWi は(式5)で
表される。この(式4)および(式5)と上記した(式
3)とを比較すれば明らかなように、(式5)中に示さ
れるコサイン関数は、上記(式3)中のコサイン関数を
変形したものと考えることができる。そこで本実施例で
は、この点に着目して、FFTのバタフライ演算を適用
してサブバンド分割を行うことができるようにしてい
る。
[0033] That is, the general formula of the FFT is shown by the following equation (4), W i in the equation (4) is expressed by (Equation 5). As is clear from comparison of (Equation 4) and (Equation 5) with the above (Equation 3), the cosine function shown in (Equation 5) is a modification of the cosine function in (Equation 3). It can be thought that it did. Therefore, in the present embodiment, attention is paid to this point, and the sub-band division can be performed by applying the butterfly operation of the FFT.

【0034】[0034]

【数4】 (Equation 4)

【0035】以下に、本発明の実施例を図面に基づいて
説明する。図1は、第1の実施例によるサブバンド分割
演算回路の機能構成を示すブロック図である。なお、図
1に示すサブバンド分割演算回路は、MPEG音声規格
のレイヤI,IIによる圧縮符号化技術を適用して構成し
たものであり、図10に示したブロックと同じブロック
には同一の符号を付している。
An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a block diagram illustrating a functional configuration of the subband division operation circuit according to the first embodiment. The sub-band division operation circuit shown in FIG. 1 is configured by applying the compression coding technology based on the layers I and II of the MPEG audio standard, and the same block as the block shown in FIG. Is attached.

【0036】図1において、各時刻ごとに取り出された
音声信号の元データXi'(i’=0〜511)は、窓か
け演算部1に入力され、ここで上述した(式1)に基づ
いて窓かけ演算が施されることにより、各時刻ごとの音
声信号yi'が求められる。この窓かけ演算の際、窓関数
ROM5にあらかじめ記憶された窓関数Ci'が用いられ
ることは従来例のところで述べたとおりである。この窓
かけ演算により、各時刻ごとに取り出されたそれぞれの
区間の音声信号の端点が所定レベルに収束され、音声信
号の不連続点が抑制されるようになる。
In FIG. 1, the original data X i ′ (i ′ = 0 to 511) of the audio signal extracted at each time is input to the windowing operation unit 1, where By performing the windowing operation on the basis of this, the audio signal y i ′ at each time is obtained. In this windowing operation, the window function C i ′ stored in the window function ROM 5 in advance is used as described in the conventional example. By this windowing operation, the end points of the audio signal in each section extracted at each time are converged to a predetermined level, and discontinuous points of the audio signal are suppressed.

【0037】次に、上述のような窓かけ演算によって得
られた各時刻ごとの音声信号yi'は、折りたたみ演算部
2に入力され、次の(式6)に基づいて折りたたみ演算
が施される。なお、(式6)中のiおよびkは、それぞ
れ0〜127、0〜3の値をとる。このように、周期1
28ごとの折りたたみ演算が実行されることにより、前
処理演算信号Yi が得られる。
Next, the audio signal y i ′ at each time obtained by the windowing operation as described above is input to the folding operation unit 2 and subjected to the folding operation based on the following (Equation 6). You. Note that i and k in (Equation 6) take values of 0 to 127 and 0 to 3, respectively. Thus, period 1
By performing the folding operation for each 28, a pre-processing operation signal Y i is obtained.

【0038】[0038]

【数5】 (Equation 5)

【0039】上記折りたたみ演算部2により得られる前
処理演算信号Yi は、次にバタフライ演算部3に入力さ
れて、FFTの基本演算であるバタフライ演算が施され
る。一般に、周期Nのフーリエ変換を行う場合には、図
2に示すような基数2のバタフライ演算を(log2N)段
行う必要がある。つまり、周期が128の場合は7段の
バタフライ演算を行う必要があるが、本実施例では、第
2段目と第3段目で基数4のバタフライ演算を行うこと
により、図3に示すように全部で5段のバタフライ演算
を行うようにしている。したがって、図3に示した第1
バタフライ演算部31〜第5バタフライ演算部35で
は、それぞれ(式7)〜(式11)に示す演算が行われ
る。
The pre-processing operation signal Y i obtained by the folding operation unit 2 is next input to a butterfly operation unit 3 and subjected to butterfly operation, which is a basic operation of FFT. Generally, when performing a Fourier transform with a period N, it is necessary to perform (log 2 N) stages of radix-2 butterfly operations as shown in FIG. That is, when the period is 128, seven stages of butterfly operations need to be performed. In the present embodiment, the radix-4 butterfly operation is performed in the second and third stages, as shown in FIG. , A total of five stages of butterfly operation are performed. Therefore, the first shown in FIG.
In the butterfly operation unit 31 to the fifth butterfly operation unit 35, the operations shown in (Expression 7) to (Expression 11) are performed, respectively.

【0040】[0040]

【数6】 (Equation 6)

【0041】[0041]

【数7】 (Equation 7)

【0042】[0042]

【数8】 (Equation 8)

【0043】[0043]

【数9】 (Equation 9)

【0044】[0044]

【数10】 (Equation 10)

【0045】ここで、上記(式7)〜(式11)に示さ
れる多項式中の変数名について説明する。変数名の先頭
の“b”の文字は、その変数が各段におけるバタフライ
演算終了後のデータであることを示している。また、第
1番目の添字は、それが実数部のデータであるか虚数部
のデータであるかを示しており、“R”なら実数部、
“I”なら虚数部であることを示している。第2番目の
添字は、それが何段目のバタフライ演算が行われた後の
データであるかを示しており、1〜5の数字が用いられ
る。第3番目の添字は、配列番号を示しており、i=0
〜127の中の何れかの数字が用いられる。
Here, the variable names in the polynomials shown in (Equation 7) to (Equation 11) will be described. The character "b" at the beginning of the variable name indicates that the variable is data after the completion of the butterfly operation in each stage. The first subscript indicates whether it is data of a real part or data of an imaginary part.
“I” indicates an imaginary part. The second suffix indicates what stage of the data the butterfly operation has been performed, and numbers 1 to 5 are used. The third subscript indicates the sequence number, i = 0
Any number from to 127 is used.

【0046】このように、第1バタフライ演算部31〜
第5バタフライ演算部35により(式7)〜(式11)
の演算が行われると、その結果としてデータbR5i とデ
ータbI5i とが得られる。このデータbI5i は、図10
に示した従来のサブバンド分割演算部52により得られ
るサブバンド情報Sj にほぼ対応しているが、上記(式
3)〜(式5)で示したように両者の間には iと(i-16)
に相当する分だけ位相のずれがある。そこで、位相補正
部4で次の(式12)に示すような回転演算を行うこと
により、位相のずれを補正するようにしている。
As described above, the first butterfly operation units 31 to 31
(Equation 7) to (Equation 11) by the fifth butterfly operation unit 35
Is performed, data b R5i and data b I5i are obtained as a result. This data b I5i is shown in FIG.
, Which substantially corresponds to the sub-band information S j obtained by the conventional sub-band division calculating unit 52, as shown in (Equation 3) to (Equation 5), i and ( i-16)
There is a phase shift by an amount corresponding to. Therefore, the phase shift is corrected by performing a rotation calculation as shown in the following (Equation 12) in the phase correction unit 4.

【0047】[0047]

【数11】 [Equation 11]

【0048】なお、バタフライ演算部3において上記
(式7)〜(式11)中の種々の回転演算を実行する際
には、第1のサイン・コサイン関数ROM6にあらかじ
め格納されているサイン・コサインの関数値が用いられ
る。また、位相補正部4において上記(式12)の回転
演算を実行する際には、第2のサイン・コサイン関数R
OM7にあらかじめ格納されているサイン・コサインの
関数値が用いられる。
When the butterfly operation unit 3 executes various rotation operations in the above (Equation 7) to (Equation 11), the sine / cosine function stored in advance in the first sine / cosine function ROM 6 is used. Is used. Also, when the phase correction unit 4 executes the rotation calculation of the above (Equation 12), the second sine / cosine function R
A sine / cosine function value stored in the OM 7 in advance is used.

【0049】以上のように、FFTを適用して周波数解
析演算(サブバンド分割演算)を実行することにより、
上記サブバンド情報Sj に対応するデータb'5i を得る
ことができる。ただし、このデータb'5i は、ビット逆
順の配列として与えられるため、再配列が必要である。
表2に、並び変えたデータb'5i とサブバンド情報Sj
との対応関係を示す。
As described above, by performing the frequency analysis operation (subband division operation) by applying the FFT,
Data b ' 5i corresponding to the sub-band information S j can be obtained. However, the data b ' 5i needs to be rearranged because it is given as an array in the bit reverse order.
Table 2 shows the rearranged data b ′ 5i and subband information S j
The following shows the correspondence.

【0050】[0050]

【表2】 [Table 2]

【0051】以上説明したように、第1の実施例による
サブバンド分割演算回路では、窓かけ演算部1により
(式1)に基づく乗算処理を行い、折りたたみ演算部2
により(式6)に基づく加算処理を行う。さらに、バタ
フライ演算部3により(式7)〜(式11)に基づく乗
算および加減算処理を行い、位相補正部4により(式1
2)に基づく乗算および加算処理を行うことにより、音
声信号のサブバンド分割を行っている。次に示す表3
は、これらの乗算および加減算を行う回数をまとめたも
のである。
As described above, in the sub-band division operation circuit according to the first embodiment, the windowing operation unit 1 performs the multiplication processing based on (Equation 1), and the folding operation unit 2
Performs the addition process based on (Equation 6). Further, the butterfly operation unit 3 performs multiplication and addition / subtraction processing based on (Equation 7) to (Equation 11), and the phase correction unit 4 (Equation 1
The sub-band division of the audio signal is performed by performing the multiplication and addition processing based on 2). Table 3 below
Summarizes the number of times these multiplication and addition / subtraction are performed.

【0052】[0052]

【表3】 [Table 3]

【0053】この表3と上記した表1とを比べると分か
るように、本実施例のサブバンド分割演算回路によれ
ば、従来のサブバンド分割演算回路に比べて乗算の回数
を減らすことができる。加減算の回数は従来に比べて増
えているが、演算負荷は加減算の処理よりも乗算の処理
の方がかなり大きいので、乗算の回数を減らすことによ
って全体としての演算負荷を従来に比べて小さくするこ
とができる。
As can be seen by comparing Table 3 with Table 1 described above, the number of times of multiplication can be reduced according to the subband division operation circuit of this embodiment as compared with the conventional subband division operation circuit. . Although the number of additions / subtractions is increased compared to the conventional case, the computational load is much larger in the multiplication process than in the addition / subtraction process. Therefore, reducing the number of multiplications reduces the overall computational load compared to the conventional case. be able to.

【0054】次に、本発明の第2の実施例について説明
する。第2の実施例によるサブバンド分割演算回路は、
図4に示すような構成とすることにより、第1の実施例
で行っていた位相補正のための演算を省略できるように
したものである。
Next, a second embodiment of the present invention will be described. The sub-band division operation circuit according to the second embodiment includes:
With the configuration shown in FIG. 4, the calculation for the phase correction performed in the first embodiment can be omitted.

【0055】すなわち、上述した第1の実施例では、バ
タフライ演算を行った後に位相のずれを補正するように
していたが、これに対して第2の実施例では、バタフラ
イ演算を行う前に、上記した(式3)中の(i-16)に対応
するオフセット量(位相ずれに対応するオフセット量)
の補正をあらかじめ行っておくようにすることにより、
バタフライ演算後に位相補正を行わなくても済むように
している。
That is, in the above-described first embodiment, the phase shift is corrected after performing the butterfly operation. On the other hand, in the second embodiment, before the butterfly operation is performed, Offset amount corresponding to (i-16) in (Equation 3) (offset amount corresponding to phase shift)
By making corrections in advance,
It is not necessary to perform the phase correction after the butterfly operation.

【0056】図4において、各時刻ごとに取り出された
音声信号の元データXi'(i’=0〜511)は、窓か
け演算部1により(式1)に基づく窓かけ演算が施され
る。これにより得られる各時刻ごとの音声信号yi'は、
折りたたみ演算部8の中の加算部9に入力されて所定の
加算処理が行われ、その結果がメモリ10に格納され
る。
In FIG. 4, the original data X i ′ (i ′ = 0 to 511) of the audio signal extracted at each time is subjected to a windowing operation based on (Equation 1) by the windowing operation unit 1. You. The resulting audio signal y i ′ at each time is
The data is input to the addition unit 9 in the folding operation unit 8 and is subjected to predetermined addition processing. The result is stored in the memory 10.

【0057】このような加算処理およびその加算結果の
メモリ10への格納は、制御部11により制御される。
すなわち、上記加算部9によりi=0〜127について
計算される前処理演算信号Yi が(i-16)に対応するオフ
セット量の分だけずれてメモリ10に格納されるように
上記制御部11により制御される。
The addition process and the storage of the addition result in the memory 10 are controlled by the control unit 11.
That is, the control unit 11 controls the pre-processing operation signal Y i calculated for the i = 0 to 127 by the addition unit 9 so as to be stored in the memory 10 with a shift by an offset amount corresponding to (i−16). Is controlled by

【0058】この場合、補正された信号Yi がY0 〜Y
127 のサンプリング区間に収まるように、まず最初のi
=0〜111までについて(式13−1)に示す演算が
行われ、これにより得られる信号が前処理演算信号Y16
〜Y127 としてメモリ10に格納される。次に、i=1
12〜127までについて(式13−2)に示す演算が
行われ、これにより得られる信号が前処理演算信号Y0
〜Y15としてメモリ10に格納される。
In this case, the corrected signal Y i is Y 0 to Y
The first i
= 0 to 111, the operation shown in (Equation 13-1) is performed, and a signal obtained by this operation is a pre-processing operation signal Y 16
It is stored in the memory 10 as to Y 127. Next, i = 1
The calculation shown in (Equation 13-2) is performed for 12 to 127, and the signal obtained by this is a pre-processing calculation signal Y 0.
YY 15 are stored in the memory 10.

【0059】このようなオフセット量の補正を行うこと
により、バタフライ演算による周波数解析の元となる前
処理演算信号Yi の位相を、(i-16)に対応する分だけ時
間軸上であらかじめずらしておくのと同様の効果が得ら
れる。
By correcting such an offset amount, the phase of the pre-processed operation signal Y i , which is the basis of the frequency analysis by the butterfly operation, is previously shifted on the time axis by an amount corresponding to (i-16). The same effect as that described above can be obtained.

【0060】[0060]

【数12】 (Equation 12)

【0061】こうして折りたたみ演算部8により求めら
れた前処理演算信号Yi は、次にバタフライ演算部3に
入力されて、上記(式7)〜(式11)に基づくバタフ
ライ演算が行われる。このバタフライ演算が行われるこ
とにより、データbR5i とデータbI5i とが得られる
が、上述のように、本実施例では(i-16)の位相ずれに対
応するオフセット量があらかじめ補正されているので、
バタフライ演算による周波数解析後のデータbI5i の位
相は既に補正された状態となっている。このため、上記
データbI5i は、そのままサブバンド情報Sj に対応す
ることとなる。
The pre-processing operation signal Y i obtained by the folding operation unit 8 is input to the butterfly operation unit 3 and the butterfly operation is performed based on the above (Equation 7) to (Equation 11). By performing this butterfly operation, data b R5i and data b I5i are obtained. As described above, in the present embodiment, the offset amount corresponding to the phase shift of (i-16) is corrected in advance. So
The phase of the data b I5i after the frequency analysis by the butterfly operation has already been corrected. Therefore, the data b I5i directly corresponds to the sub-band information S j .

【0062】したがって、第2の実施例によれば、第1
の実施例で行っていた位相補正のための64回の乗算処
理と32回の加算処理(表3参照)を省略することがで
き、全体としての演算負荷を更に小さくすることができ
る。
Therefore, according to the second embodiment, the first
In this embodiment, 64 multiplication processes and 32 addition processes (see Table 3) for phase correction performed in the embodiment can be omitted, and the calculation load as a whole can be further reduced.

【0063】次に、本発明の第3の実施例について説明
する。第3の実施例によるサブバンド分割演算回路は、
バタフライ演算後にビット逆順として与えられる値の中
から規則性のある部分の演算を削除するようにすること
により、乗算および加減算の演算回数を更に減らすこと
ができるようにしたものである。
Next, a third embodiment of the present invention will be described. The sub-band division operation circuit according to the third embodiment includes:
The number of times of multiplication and addition / subtraction operations can be further reduced by deleting the operation of a part having regularity from the values given as the bit reverse order after the butterfly operation.

【0064】本実施例のサブバンド分割演算回路は、図
5のように構成されている。すなわち、本実施例では、
上述した第2の実施例によるサブバンド分割演算回路の
構成に加えて、演算制御部12およびテーブルメモリ1
3を新たに設けている。なお、演算制御部12は、CP
U、RAM等からなるマイクロコンピュータシステムに
よって構成されている。
The sub-band division operation circuit of this embodiment is configured as shown in FIG. That is, in this embodiment,
In addition to the configuration of the sub-band division operation circuit according to the second embodiment, the operation control unit 12 and the table memory 1
3 is newly provided. It should be noted that the operation control unit 12
It is constituted by a microcomputer system comprising U, RAM and the like.

【0065】上述したように、FFTを適用して周波数
解析演算(サブバンド分割演算)を実行すると、この演
算後に得られる結果は、図6に示すようにビット逆順の
配列として与えられる。図6から明らかなように、ビッ
ト逆順の配列の前半部の最下位ビットは全て“0”、後
半部の最下位ビットは全て“1”になる。つまり、図2
中に示した一点鎖線の上半分は、その最下位ビットが全
て“0”になり、下半分の最下位ビットは全て“1”に
なるという規則性がある。
As described above, when the frequency analysis operation (sub-band division operation) is performed by applying the FFT, the result obtained after this operation is given as a bit-reverse array as shown in FIG. As is clear from FIG. 6, the least significant bits in the first half of the arrangement in the bit reverse order are all "0", and the least significant bits in the second half are all "1". That is, FIG.
The upper half of the dashed line shown therein has a regularity that the least significant bits are all "0" and the least significant bits of the lower half are all "1".

【0066】さらに、MPEGによる音声信号の符号化
技術を適用した場合には、jの値域は、(式3)中の(2
j+1)でj=0〜31である。したがって、FFTによる
演算結果として必要な値は、0〜63の奇数のみであ
る。このため、以上のような規則性により、図2に示し
た一点鎖線の上半分についての演算は省略することがで
きる。
Further, when the audio signal encoding technique by MPEG is applied, the value range of j is (2) in (Equation 3).
j + 1) and j = 0 to 31. Therefore, only the odd number of 0 to 63 is required as a result of the calculation by the FFT. Therefore, due to the above-described regularity, the calculation for the upper half of the dashed line shown in FIG. 2 can be omitted.

【0067】上述のような規則性を見つける手法とし
て、例えば次のような方法がある。すなわち、演算制御
部12により、周波数解析の演算式とjの値域とを基に
ビット逆順の配列をテーブルメモリ13にテーブル化す
る。そして、このテーブル情報に基づいてビットの変化
しない部分を検出するようにすることにより、規則性を
見つける。演算制御部12は、検出した規則性のある部
分に対応する演算の一部を省略するように折りたたみ演
算部8およびバタフライ演算部3を制御する。
As a method for finding the regularity as described above, for example, there is the following method. That is, the arithmetic control unit 12 tabulates the bit-reversed array in the table memory 13 based on the arithmetic expression of the frequency analysis and the value range of j. Then, a regularity is found by detecting a portion where the bit does not change based on the table information. The operation control unit 12 controls the folding operation unit 8 and the butterfly operation unit 3 so as to omit a part of the operation corresponding to the detected regular part.

【0068】これにより、折りたたみ演算部8では(式
14)に示すような演算が行われ、バタフライ演算部3
内の第1バタフライ演算部31では(式15)に示すよ
うな演算が行われる。図2に示した一点鎖線の下半分の
演算を行う場合、第1バタフライ演算部31では本来は
64組の減算と回転演算とが行われるが、ここでは、減
算については折りたたみ演算部8で行うようになされて
いる。つまり、折りたたみ演算部8では(式14)に示
したように減算が併せて行われ、第1バタフライ演算部
31では(式15)に示したように回転演算のみが行わ
れる。
As a result, the folding operation unit 8 performs the operation shown in (Equation 14), and the butterfly operation unit 3
In the first butterfly computation unit 31 of the above, computation as shown in (Equation 15) is performed. When the lower half of the one-dot chain line shown in FIG. 2 is operated, the first butterfly operation unit 31 originally performs 64 sets of subtraction and rotation operations, but here, the subtraction is performed by the folding operation unit 8. It has been made like that. That is, the folding operation unit 8 performs subtraction as shown in (Equation 14), and the first butterfly operation unit 31 performs only rotation operation as shown in (Equation 15).

【0069】[0069]

【数13】 (Equation 13)

【0070】また、第2バタフライ演算部32では、上
記した(式8)の演算がi=0〜15についてのみ行わ
れ、第3バタフライ演算部33では、上記した(式9)
の演算がi=0〜3、16〜19、32〜35、48〜
51についてのみ行われる。また、第4バタフライ演算
部34では、上記した(式10)の演算がi=0〜63
の4の倍数についてのみ行われ、第5バタフライ演算部
35では、上記した(式11)の演算がi=0〜63の
偶数についてのみ行われる。
In the second butterfly operation unit 32, the operation of the above (Equation 8) is performed only for i = 0 to 15, and in the third butterfly operation unit 33, the above (Equation 9)
Is i = 0-3, 16-19, 32-35, 48-
Only performed for 51. In the fourth butterfly computation unit 34, the computation of (Equation 10) described above is performed with i = 0 to 63.
Is performed only for a multiple of 4, and the fifth butterfly calculation unit 35 performs the calculation of (Equation 11) only for even numbers of i = 0 to 63.

【0071】次に示す表4は、以上に述べた第3の実施
例によるサブバンド分割演算回路で行われる乗算および
加減算の回数をまとめたものである。この表4から明ら
かなように、本実施例のサブバンド分割演算回路によれ
ば、乗算および加減算の回数を大幅に減らすことがで
き、演算負荷を更に一層小さくすることができる。
Table 4 below summarizes the number of times of multiplication and addition / subtraction performed by the sub-band division operation circuit according to the third embodiment described above. As is apparent from Table 4, according to the sub-band division operation circuit of this embodiment, the number of times of multiplication and addition / subtraction can be greatly reduced, and the operation load can be further reduced.

【0072】[0072]

【表4】 [Table 4]

【0073】また、上述したように、本実施例のサブバ
ンド分割演算回路をMPEGに適用した場合には、FF
Tによる演算結果として必要な値は0〜63の奇数のみ
であるから、それ以外の演算は省略することができる。
つまり、図6に示した例では、最上位ビットの値、すな
わち第5バタフライ演算部35による演算によって決め
られる値が“1”の部分に対応する演算は省略すること
ができる。したがって、第5バタフライ演算部35で
は、減算および回転演算が不用となるので、結局(式1
6)に示すような演算が行われることとなる。
As described above, when the sub-band division operation circuit of this embodiment is applied to MPEG,
Since only the odd number of 0 to 63 is required as the result of the operation by T, other operations can be omitted.
That is, in the example shown in FIG. 6, the operation corresponding to the portion where the value of the most significant bit, that is, the value determined by the operation by the fifth butterfly operation unit 35 is “1” can be omitted. Therefore, in the fifth butterfly computation unit 35, the subtraction and the rotation computation become unnecessary, and eventually (Equation 1)
The calculation as shown in 6) is performed.

【0074】[0074]

【数14】 [Equation 14]

【0075】以上のように、本実施例のサブバンド分割
演算回路をMPEGに適用した場合には、周波数解析演
算後にビット逆順の配列として得られる結果の最下位ビ
ットの規則性だけでなく、最上位ビットの規則性によっ
ても演算の一部を省略することができる。この場合の各
ブロックにおける演算回数をまとまたものを、表5に示
す。
As described above, when the sub-band division operation circuit of this embodiment is applied to MPEG, not only the regularity of the least significant bit of the result obtained as a reverse-ordered array after the frequency analysis operation, but also Some of the operations can be omitted depending on the regularity of the upper bits. Table 5 shows the number of operations in each block in this case.

【0076】[0076]

【表5】 [Table 5]

【0077】なお、演算制御部12による制御に基づい
て、折りたたみ演算部8およびバタフライ演算部3によ
って以上のような演算が行われることで得られるデータ
I5i とサブバンド情報Sj との対応関係を示す表を、
表6に示す。
The correspondence between the data b I5i and the sub-band information S j obtained by performing the above-described operations by the folding operation unit 8 and the butterfly operation unit 3 based on the control by the operation control unit 12. Table showing
It is shown in Table 6.

【0078】[0078]

【表6】 [Table 6]

【0079】次に、本発明の第4の実施例について説明
する。図7に示すように、第4の実施例によるサブバン
ド分割演算回路では、音声信号の元データXi'が実数部
のみを含むものであるかどうかを判定する判定部14
と、バタフライ演算によって得られるサブバンド情報の
実数部あるいは虚数部のうち、解として必要な一方を指
定する指定部15とを更に設けている。
Next, a fourth embodiment of the present invention will be described. As shown in FIG. 7, in the sub-band division operation circuit according to the fourth embodiment, the determination unit 14 that determines whether or not the original data X i ′ of the audio signal includes only the real part.
And a designating unit 15 for designating one of a real part and an imaginary part of the subband information obtained by the butterfly operation, which is required as a solution.

【0080】上記元データXi'が実数部のみからなる場
合には、バタフライ演算部3の第1バタフライ演算部3
1に入力される前処理演算信号Yi も実数部のみの信号
である。したがって、第1バタフライ演算部31では、
上記した(式15)に代えて次の(式17)に示す演算
を行えば良いことになる。
When the original data X i ′ consists of only a real part, the first butterfly operation unit 3 of the butterfly operation unit 3
Preconditioner signal Y i which is input to the 1 is also a signal of the real part only. Therefore, in the first butterfly operation unit 31,
The operation shown in the following (Equation 17) may be performed instead of the above (Equation 15).

【0081】[0081]

【数15】 (Equation 15)

【0082】そこで、本実施例では、図7に示した判定
部14により元データXi'が実数部のみであるかどうか
を判定し、その判定結果を演算制御部12に供給する。
そして、判定部14において元データXi'が実数部のみ
であると判断したときは、演算制御部12によりバタフ
ライ演算部3内の第1バタフライ演算部31を制御して
上記(式17)のような演算を行うようにしている。こ
の場合の各ブロックにおける演算回数をまとめたものを
表7に示す。
Therefore, in the present embodiment, the determination unit 14 shown in FIG. 7 determines whether or not the original data X i ′ is only a real part, and supplies the determination result to the arithmetic control unit 12.
When the determination unit 14 determines that the original data X i ′ is only a real part, the arithmetic control unit 12 controls the first butterfly operation unit 31 in the butterfly operation unit 3 to calculate the above equation (17). Such calculations are performed. Table 7 summarizes the number of operations in each block in this case.

【0083】[0083]

【表7】 [Table 7]

【0084】さらに、最終的な解として得るサブバンド
情報が実数部もしくは虚数部の一方しか必要でない場合
には、第4バタフライ演算部34および第5バタフライ
演算部35では、その必要な解を得るための演算を行え
ば良いことになる。
Further, when the subband information to be obtained as a final solution requires only one of the real part and the imaginary part, the fourth butterfly operation unit 34 and the fifth butterfly operation unit 35 obtain the necessary solution. It is only necessary to perform the calculation for

【0085】したがって、例えば実数部の解のみを必要
とする場合、すなわち、指定部15により実数部が指定
されているときには、演算制御部12の制御によって、
第4バタフライ演算部34では(式18)に示す演算が
行われ、第5バタフライ演算部35では(式19)に示
す演算が行われるようになる。
Therefore, for example, when only the solution of the real part is necessary, that is, when the real part is designated by the designation unit 15, the control of the arithmetic control unit 12
The fourth butterfly computation unit 34 performs the computation shown in (Equation 18), and the fifth butterfly computation unit 35 performs the computation shown in (Equation 19).

【0086】[0086]

【数16】 (Equation 16)

【0087】つまり、虚数部に関する演算が省略される
ようになる。この場合の各ブロックにおける演算回数を
まとめたものを表8に示す。
That is, the operation for the imaginary part is omitted. Table 8 summarizes the number of operations in each block in this case.

【0088】[0088]

【表8】 [Table 8]

【0089】以上のように、第4の実施例によれば、音
声信号の元データXi'が実数部のみを含むものである場
合や、解として必要なデータが実数部あるいは虚数部の
一方のみである場合には、それぞれの場合に不用な演算
をも削減することができる。したがって、上述した第1
〜第3の実施例に比べて、乗算および加減算の演算回数
を更に少なくすることができる。
As described above, according to the fourth embodiment, when the original data X i ′ of the audio signal includes only the real part, or when the data required as the solution is only one of the real part or the imaginary part, In some cases, unnecessary calculations in each case can also be reduced. Therefore, the first
-The number of operations of multiplication and addition / subtraction can be further reduced as compared with the third embodiment.

【0090】なお、この第4の実施例によれば、周波数
解析演算後に得られる結果の規則性に基づいて削減可能
な演算はほとんど削減されることとなるが、第2バタフ
ライ演算部32および第3バタフライ演算部33におい
ては、上記(式8)および(式9)中の回転演算につい
て回転角が0,π/2となる場合には、その回転演算を
更に省略することが可能である。この場合の各ブロック
における演算回数は、表9に示すとおりとなる。
According to the fourth embodiment, although the number of operations that can be reduced based on the regularity of the result obtained after the frequency analysis operation is almost reduced, the second butterfly operation unit 32 and the second In the case where the rotation angle is 0, π / 2 in the rotation calculations in (Equation 8) and (Equation 9), the three-butterfly calculation unit 33 can further omit the rotation calculation. The number of operations in each block in this case is as shown in Table 9.

【0091】[0091]

【表9】 [Table 9]

【0092】ただし、上記の回転演算は、それほど多く
の乗算および加減算を必要とするものではないため、こ
れを削減してもその効果はそれほど大きなものではな
い。むしろ、全体としての規則性を悪化させることとな
るので、この回転演算の削減は行わない方が好ましい。
However, since the above rotation operation does not require so many multiplications and additions / subtractions, the effect is not so great even if it is reduced. On the contrary, it is preferable not to reduce the rotation calculation because the regularity of the whole is deteriorated.

【0093】以上、第1の実施例〜第4の実施例につい
て述べてきたが、それぞれの実施例における各ブロック
での乗算および加減算の回数を分かりやすくするため
に、次の表10にまとめて記載することにする。
Although the first to fourth embodiments have been described above, the following Table 10 summarizes the number of times of multiplication and addition / subtraction in each block in each embodiment. I will describe it.

【0094】[0094]

【表10】 [Table 10]

【0095】なお、以上の説明では、周波数解析の手法
としてMPEGを用いた場合について述べたが、本発明
はこれに限定されるものではない。例えば、信号のフィ
ルタリング処理を行う場合についても本発明を適用する
ことができる。
In the above description, the case where MPEG is used as the frequency analysis method has been described, but the present invention is not limited to this. For example, the present invention can be applied to a case where a signal filtering process is performed.

【0096】一般に、入力された信号のある周波数帯域
の信号のみが有用である場合には、その有用な信号のみ
を取り出すためにフィルタリング処理が行われる。フィ
ルタリング処理に用いられるフィルタには、次のような
ものがある。すなわち、低周波領域の信号のみを取り出
すLPF(ローパスフィルタ)や、高周波領域の信号の
みを取り出すHPF(ハイパスフィルタ)や、ある特性
の周波数領域の信号のみを取り出すBPF(バンドパス
フィルタ)等である。また、ディジタル方式によるフィ
ルタリング処理には、FIR(finite impulse respons
e)フィルタやIIR(infinite impulse response)フィ
ルタ等が広く用いられているが、図8に示すような方法
によってもフィルタリングが可能である。
In general, when only a signal in a certain frequency band of an input signal is useful, a filtering process is performed to extract only the useful signal. The following filters are used for the filtering process. That is, there are an LPF (low-pass filter) that extracts only a signal in a low-frequency region, an HPF (high-pass filter) that extracts only a signal in a high-frequency region, and a BPF (band-pass filter) that extracts only a signal in a frequency region having a certain characteristic. . In addition, the filtering processing by the digital method includes FIR (finite impulse response).
e) Filters and IIR (infinite impulse response) filters are widely used, but filtering can also be performed by a method as shown in FIG.

【0097】図8では、まず周波数解析器21によっ
て、入力される解析元の信号を周波数解析する。次に、
ゲイン乗算器22により、上記周波数解析器21から出
力される解析結果の信号にフィルタ特有のゲインを掛け
る。そして、信号合成器23により、上記ゲイン乗算器
22から出力される信号を合成することにより、フィル
タリング処理を行うようになされている。
In FIG. 8, first, a frequency analysis is performed by the frequency analyzer 21 on an input analysis source signal. next,
The gain multiplier 22 multiplies the signal of the analysis result output from the frequency analyzer 21 by a gain specific to the filter. Then, the signal combiner 23 combines the signals output from the gain multiplier 22 to perform a filtering process.

【0098】例えば、BPFによってフィルタリングを
行う場合、ゲインの値が小さい領域の周波数成分につい
ては、図8のゲイン乗算器22で“0”の値を掛けるた
め、求めても意味がない。このため、BPFを用いる場
合は、そのフィルタ特性によって決められる特定領域の
周波数成分のみを求めれば良いことになる。そこで、B
PFの適用された周波数解析器21に本発明の技術手段
を適用すれば、有用な周波数成分を求めるための演算以
外の演算を削減することができる。
For example, when filtering is performed by the BPF, the frequency component in the region where the gain value is small is multiplied by “0” by the gain multiplier 22 in FIG. Therefore, when the BPF is used, only the frequency components in a specific region determined by the filter characteristics need to be obtained. So B
If the technical means of the present invention is applied to the frequency analyzer 21 to which the PF is applied, it is possible to reduce operations other than operations for obtaining useful frequency components.

【0099】例えば、周波数解析を行うサンプル長をN
=512とし、周波数解析後のサブバンド中で64〜1
27の領域の信号のみを有用な信号として用いる場合に
ついて考える。この場合、元の信号が44.1KHzで
サンプリングされているとすると、5.5125KHz
〜11.025KHzの周波数帯域の信号についてのみ
解析を行えば良いことになる。
For example, the sample length for frequency analysis is set to N
= 512, and 64 to 1 in the sub-band after frequency analysis.
Consider a case where only signals in the 27 region are used as useful signals. In this case, if the original signal is sampled at 44.1 KHz, 5.5125 KHz
Only the signal in the frequency band of ~ 11.025 KHz needs to be analyzed.

【0100】ここで、上記64〜127の2進数につい
てビット逆順の配列を考えると、図9のようになる。図
9から明らかなように、ビット逆順の配列の下位3ビッ
トは全て“100”となり、この部分については変化し
ないという規則性がある。したがって、この規則性を検
出するようにすることにより、有用な周波数領域以外に
ついての不用なバタフライ演算を削減することができ
る。
FIG. 9 shows the arrangement of the binary numbers 64 to 127 in the bit reverse order. As is clear from FIG. 9, the lower three bits of the arrangement in the bit reverse order are all "100", and there is a regularity that this portion does not change. Therefore, by detecting this regularity, it is possible to reduce unnecessary butterfly computations outside the useful frequency domain.

【0101】[0101]

【発明の効果】本発明は上述したように、演算量の比較
的少ない高速フーリエ変換のバタフライ演算を適用して
信号のサブバンド分割を行うようにしたので、サブバン
ド分割の際に行われる演算負荷が大きい乗算の演算回数
を従来よりも少なくすることができる。このため、演算
負荷を軽減することができ、全体としての演算処理速度
を向上させることができる。
As described above, according to the present invention, the signal sub-band division is performed by applying the fast Fourier transform butterfly operation which requires a relatively small amount of computation. The number of multiplication operations with a large load can be reduced as compared with the conventional case. Therefore, the calculation load can be reduced, and the calculation processing speed as a whole can be improved.

【0102】そして、位相補正演算手段を設けることに
より、バタフライ演算手段から出力されるサブバンド情
報の位相のずれを補正することができる。或いは、バタ
フライ演算を行う前に、バタフライ演算を適用しないで
通常の周波数解析を行った場合に得られるサブバンド情
報の位相ずれに対応するオフセット量を補正するように
することにより、位相ずれをあらかじめ補正しておいた
信号に対してバタフライ演算を施すことができ、バタフ
ライ演算後における位相補正の演算を省略することがで
きるので、サブバンド分割を行うための演算回数を更に
少なくして演算負荷を軽減することができ、演算処理速
度を更に向上させることができる。
By providing the phase correction operation means, it is possible to correct the phase shift of the sub-band information output from the butterfly operation means. Alternatively, before performing the butterfly operation, by correcting the offset amount corresponding to the phase shift of the subband information obtained when performing a normal frequency analysis without applying the butterfly operation, the phase shift can be corrected in advance. The butterfly operation can be performed on the corrected signal, and the operation of the phase correction after the butterfly operation can be omitted. Therefore, the number of operations for performing the subband division is further reduced, and the operation load is reduced. Therefore, the calculation processing speed can be further improved.

【0103】また、本発明のその他の特徴によれば、バ
タフライ演算の一部を省略するように制御する演算制御
手段を設けたので、バタフライ演算を単純に適用した場
合に行っていた不用な演算が行われないようになり、本
来必要なサブバンド情報を求めるためのバタフライ演算
のみを行えば良くなり、乗算および加減算の演算回数を
更に一層少なくして演算負荷を軽減することができる。
According to another feature of the present invention, since the arithmetic control means for controlling so as to omit a part of the butterfly operation is provided, the unnecessary operation which is performed when the butterfly operation is simply applied is provided. Is not performed, and only the butterfly operation for obtaining the originally required subband information need be performed, and the number of multiplication and addition / subtraction operations can be further reduced, thereby reducing the operation load.

【0104】また、本発明のその他の特徴によれば、ビ
ット逆順の配列の規則性を悪化させる部分についてのバ
タフライ演算を全て実行するようにしたので、規則性が
悪化することによって却って演算が複雑になってしまう
という不都合を防止することができ、演算負荷を小さく
することができる。
Further, according to another feature of the present invention, all butterfly operations are performed on a portion that degrades the regularity of the bit-reversed array. Can be prevented, and the calculation load can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例であるサブバンド分割演
算回路の構成を示すブロック図である。
FIG. 1 is a block diagram illustrating a configuration of a sub-band division operation circuit according to a first embodiment of the present invention.

【図2】バタフライ演算の処理内容を説明するための説
明図である。
FIG. 2 is an explanatory diagram for explaining processing content of a butterfly operation.

【図3】バタフライ演算部の構成を示すブロック図であ
る。
FIG. 3 is a block diagram illustrating a configuration of a butterfly operation unit.

【図4】本発明の第2の実施例であるサブバンド分割演
算回路の構成を示すブロック図である。
FIG. 4 is a block diagram illustrating a configuration of a sub-band division operation circuit according to a second embodiment of the present invention.

【図5】本発明の第3の実施例であるサブバンド分割演
算回路の構成を示すブロック図である。
FIG. 5 is a block diagram illustrating a configuration of a sub-band division operation circuit according to a third embodiment of the present invention.

【図6】バタフライ演算後に得られる結果のビット逆順
の配列例を示す図である。
FIG. 6 is a diagram illustrating an example of an arrangement in a bit reverse order of a result obtained after a butterfly operation.

【図7】本発明の第4の実施例であるサブバンド分割演
算回路の構成を示すブロック図である。
FIG. 7 is a block diagram illustrating a configuration of a sub-band division operation circuit according to a fourth embodiment of the present invention.

【図8】サブバンド分割された音声信号のフィルタリン
グ処理を行うための構成を示すブロック図である。
FIG. 8 is a block diagram illustrating a configuration for performing a filtering process on a subband-divided audio signal.

【図9】バタフライ演算後に得られる結果のビット逆順
の配列の他の例を示す図である。
FIG. 9 is a diagram showing another example of an arrangement of a result obtained after the butterfly operation in a bit reverse order.

【図10】従来のサブバンド分割演算回路の構成を示す
ブロック図である。
FIG. 10 is a block diagram illustrating a configuration of a conventional subband division operation circuit.

【図11】従来のサブバンド分割演算回路内のサブバン
ド分割演算部の構成を示す図である。
FIG. 11 is a diagram showing a configuration of a sub-band division operation unit in a conventional sub-band division operation circuit.

【符号の説明】[Explanation of symbols]

1 窓かけ演算部 2 折りたたみ演算部 3 バタフライ演算部 4 位相補正部 5 窓関数ROM 6 第1のサイン・コサイン関数ROM 7 第2のサイン・コサイン関数ROM 8 折りたたみ演算部 9 加算部 10 メモリ 11 制御部 12 演算制御部 13 テーブルメモリ 14 判定部 15 指定部 21 周波数解析器 22 ゲイン乗算器 23 信号合成器 31 第1バタフライ演算部 32 第2バタフライ演算部 33 第3バタフライ演算部 34 第4バタフライ演算部 35 第5バタフライ演算部 DESCRIPTION OF SYMBOLS 1 Windowing calculation part 2 Folding calculation part 3 Butterfly calculation part 4 Phase correction part 5 Window function ROM 6 First sine / cosine function ROM 7 Second sine / cosine function ROM 8 Folding calculation part 9 Addition part 10 Memory 11 Control Unit 12 Operation control unit 13 Table memory 14 Judgment unit 15 Designation unit 21 Frequency analyzer 22 Gain multiplier 23 Signal synthesizer 31 First butterfly operation unit 32 Second butterfly operation unit 33 Third butterfly operation unit 34 Fourth butterfly operation unit 35 5th butterfly operation unit

───────────────────────────────────────────────────── フロントページの続き (72)発明者 佐藤 弥章 東京都千代田区大手町2−6−3 新日 本製鐵株式会社内 (56)参考文献 特開 平5−216496(JP,A) 特開 昭59−205670(JP,A) 特開 昭60−3789(JP,A) (58)調査した分野(Int.Cl.7,DB名) H03M 7/30 G06T 9/00 G10L 19/02 H03H 17/02 H04N 7/24 ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Yasaki Sato 2-6-3 Otemachi, Chiyoda-ku, Tokyo Inside Nippon Steel Corporation (56) References JP-A-5-216496 (JP, A) JP-A-59-205670 (JP, A) JP-A-60-3789 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H03M 7/30 G06T 9/00 G10L 19/02 H03H 17/02 H04N 7/24

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 入力される信号を周波数解析して周波数
の異なる複数のサブバンドに分割するサブバンド分割演
算回路において、 上記入力される周波数解析元の信号に窓かけ演算を施す
窓かけ演算手段と、 上記窓かけ演算手段から出力される信号に折りたたみ演
算を施す折りたたみ演算手段と、 上記折りたたみ演算手段から出力される信号にバタフラ
イ演算を施すことによりサブバンド情報を得る多段接続
されたバタフライ演算手段と、 上記バタフライ演算手段から出力されるサブバンド情報
の位相を、上記バタフライ演算を適用しないで通常の周
波数解析を行った場合に得られるサブバンド情報の位相
とのずれを補うように補正する位相補正演算手段とを設
けたことを特徴とするサブバンド分割演算回路。
1. A sub-band division operation circuit for frequency-analyzing an input signal and dividing the signal into a plurality of sub-bands having different frequencies, wherein a windowing operation means for performing a windowing operation on the input frequency analysis source signal. A folding operation means for performing a folding operation on a signal output from the windowing operation means, and a multi-stage connected butterfly operation means for obtaining sub-band information by performing a butterfly operation on a signal output from the folding operation means And a phase that corrects the phase of the sub-band information output from the butterfly operation means so as to compensate for the deviation from the phase of the sub-band information obtained when normal frequency analysis is performed without applying the butterfly operation. A sub-band division operation circuit comprising a correction operation means.
【請求項2】 入力される信号を周波数解析して周波数
の異なる複数のサブバンドに分割するサブバンド分割演
算回路において、 上記入力される周波数解析元の信号に窓かけ演算を施す
窓かけ演算手段と、 上記窓かけ演算手段から出力される信号に折りたたみ演
算を施す折りたたみ演算手段と、 上記折りたたみ演算手段から出力される信号にバタフラ
イ演算を施すことによりサブバンド情報を得る多段接続
されたバタフライ演算手段とを具備し、 上記折りたたみ演算手段は、上記バタフライ演算を適用
しないで通常の周波数解析を行った場合に得られるサブ
バンド情報の位相ずれに対応するオフセット量を補正す
るオフセット量補正手段を含むことを特徴とするサブバ
ンド分割演算回路。
2. A sub-band division operation circuit for frequency-analyzing an input signal and dividing the signal into a plurality of sub-bands having different frequencies, wherein a windowing operation means for applying a window operation to the input frequency analysis source signal. A folding operation means for performing a folding operation on a signal output from the windowing operation means, and a multi-stage connected butterfly operation means for obtaining sub-band information by performing a butterfly operation on a signal output from the folding operation means The folding operation means includes an offset amount correction means for correcting an offset amount corresponding to a phase shift of subband information obtained when normal frequency analysis is performed without applying the butterfly operation. And a sub-band division operation circuit.
【請求項3】 上記バタフライ演算後に得られる結果の
ビット逆順の配列のうち、規則性のある部分に対応する
バタフライ演算の一部を省略するように制御する演算制
御手段を設けたことを特徴とする請求項1又は2に記載
のサブバンド分割演算回路。
3. An operation control means for controlling so as to omit a part of a butterfly operation corresponding to a part having regularity in an arrangement of a bit reverse order of a result obtained after the butterfly operation. The sub-band division operation circuit according to claim 1.
【請求項4】 入力される周波数解析元の信号が実数部
のみの信号であるかどうかを判定する判定手段と、 上記判定手段によって上記入力信号に実数部のみが含ま
れると判断されたときに、上記入力信号の虚数部に基づ
いて行われるバタフライ演算を省略するように制御する
演算制御手段とを更に設けたことを特徴とする請求項1
〜3のいずれか1項に記載のサブバンド分割演算回路。
4. A determining means for determining whether an input signal of a frequency analysis source is a signal having only a real part, and when the determining means determines that the input signal includes only a real part. An arithmetic control means for controlling so as to omit a butterfly operation performed based on an imaginary part of the input signal.
4. The sub-band division operation circuit according to any one of items 3 to 3.
【請求項5】 上記バタフライ演算後に得られるサブバ
ンド情報の実数部あるいは虚数部のうちの何れか一方を
指定する指定手段と、 上記指定手段によって実数部あるいは虚数部の何れか一
方が指定されているときに、指定されていない他方の情
報を得るためのバタフライ演算を省略するように制御す
る演算制御手段とを更に設けたことを特徴とする請求項
1〜4のいずれか1項に記載のサブバンド分割演算回
路。
5. A designating means for designating one of a real part and an imaginary part of subband information obtained after said butterfly operation, and said designating means designating one of a real part and an imaginary part. 5. The control device according to claim 1, further comprising: an arithmetic control unit configured to perform a control so as to omit the butterfly operation for obtaining the other information not specified when the information is present. 6. Subband division operation circuit.
【請求項6】 上記バタフライ演算の一都を省略すると
バタフライ演算後に得られるビット逆順の配列の規則性
が悪化するときには、そのバタフライ演算を全て実行す
ることを特徴とする請求項3〜5のいずれか1項に記載
のサブバンド分割演算回路。
6. The method according to claim 3, wherein when the regularity of the bit-reversed array obtained after the butterfly operation deteriorates if one of the butterfly operations is omitted, all of the butterfly operations are executed. 2. The sub-band division operation circuit according to claim 1.
JP29233194A 1994-11-01 1994-11-01 Sub-band division operation circuit Expired - Lifetime JP3338573B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP29233194A JP3338573B2 (en) 1994-11-01 1994-11-01 Sub-band division operation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP29233194A JP3338573B2 (en) 1994-11-01 1994-11-01 Sub-band division operation circuit

Publications (2)

Publication Number Publication Date
JPH08130478A JPH08130478A (en) 1996-05-21
JP3338573B2 true JP3338573B2 (en) 2002-10-28

Family

ID=17780412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP29233194A Expired - Lifetime JP3338573B2 (en) 1994-11-01 1994-11-01 Sub-band division operation circuit

Country Status (1)

Country Link
JP (1) JP3338573B2 (en)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4955926B2 (en) * 2005-02-09 2012-06-20 株式会社ビットストロング Line scan type image processing device
JP4172530B2 (en) 2005-09-02 2008-10-29 日本電気株式会社 Noise suppression method and apparatus, and computer program
US8233636B2 (en) 2005-09-02 2012-07-31 Nec Corporation Method, apparatus, and computer program for suppressing noise

Also Published As

Publication number Publication date
JPH08130478A (en) 1996-05-21

Similar Documents

Publication Publication Date Title
US7378995B2 (en) Low-complexity sampling rate conversion method and apparatus for audio processing
JP5185254B2 (en) Audio signal volume measurement and improvement in MDCT region
US8489394B2 (en) Method, apparatus, and computer program for suppressing noise
KR102545961B1 (en) Multi-Rate System for Audio Processing
CN109785854A (en) The sound enhancement method that a kind of empirical mode decomposition and wavelet threshold denoising combine
US20090296958A1 (en) Noise suppression method, device, and program
US9225318B2 (en) Sub-band processing complexity reduction
US5933360A (en) Method and apparatus for signal compression and processing using logarithmic differential compression
US20060253276A1 (en) Method and apparatus for coding audio signal
JP3707148B2 (en) Sampling frequency conversion method and sampling frequency conversion device
AU705590B2 (en) A power spectral density estimation method and apparatus
JP3338573B2 (en) Sub-band division operation circuit
US4809331A (en) Apparatus and methods for speech analysis
JP3918034B2 (en) Method and apparatus for determining mask limits
EP1008138B1 (en) Fourier transform-based modification of audio
JPH021319B2 (en)
WO2001028092A1 (en) Method and apparatus for interpolating digital signal
JP3982983B2 (en) Audio signal decompression device and computing device for performing inversely modified discrete cosine transform
JPH113094A (en) Noise eliminating device
EP2755205B1 (en) Sub-band processing complexity reduction
JPH06175691A (en) Device and method for voice emphasis
JP7461192B2 (en) Fundamental frequency estimation device, active noise control device, fundamental frequency estimation method, and fundamental frequency estimation program
KR0151523B1 (en) Arithmatic processing speed-up circuit for digital audio decoder
JPH08328593A (en) Spectrum analysis method
JP3830106B2 (en) A mechanism for defining the signal spectrum of a wideband digital signal and obtaining bit arrangement information according to the signal spectrum

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080809

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090809

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100809

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110809

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110809

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120809

Year of fee payment: 10

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120809

Year of fee payment: 10

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120809

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130809

Year of fee payment: 11

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term