JP3338466B2 - 主記憶アクセス最適化処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は計算機におけるコンパイ
ラの処理において、目的プログラムによる主記憶アクセ
スを効率よくするための主記憶アクセス最適化処理方法
に関する。

【０００２】

【従来の技術と発明が解決しようとする課題】図３に示
すように、公知のコンパイラ１は所与の原始プログラム
２を入力として、構文解析部３、意味解析部４により原
始プログラムを解析し翻訳して、中間テキスト５を生成
し、コード生成部６が中間テキストの命令を、必要な機
種の計算機で実行される命令に変換して、目的プログラ
ム７を生成する。

【０００３】その場合にコンパイラ１は、原始プログラ
ム２に記述されている各変数等のデータに、主記憶領域
を割り当て、原始プログラムで指定する処理の必要に応
じて、それらの主記憶領域上のデータを参照及び更新す
る命令を生成する。

【０００４】公知のように、計算機には一般に、その制
御方式によって定まるデータの語形式があり、中央処理
装置の汎用レジスタ等のデータ長、即ちレジスタ長、や
主記憶領域のアクセス単位、データを主記憶領域からレ
ジスタに読み出し、又はレジスタから主記憶領域に書き
込む場合の、主記憶領域のアドレス境界等が、その語形
式に対応するように定められている。

【０００５】例えば、８ビットのバイトをデータの単位
として、４バイトを１語とする計算機において、各汎用
レジスタのレジスタ長を１語長（32ビット）とし、１語
のアクセスをする場合に主記憶領域のアドレスについて
は、例えばバイトアドレスで２進表現のXX...X00で表さ
れるアドレスで始まることがアドレス境界条件とされる
等である。

【０００６】コンパイラはアドレスの配分において、境
界アドレスを考慮する必要があるが、例えば前記の例の
場合として、バイト単位でデータを扱う場合には、境界
を考慮する必要がない。

【０００７】その結果、図４に例示するような配置で、
境界アドレスＡ＋１とＡ＋３の各バイト（図に網かけで
示す）が参照される場合に、コンパイラは２個のバイト
参照の命令を個別に生成し、それらの関連は特に考慮し
ない。

【０００８】しかし、もしそのような場合に、１命令に
よって境界アドレスＡ＋０によって、Ａ＋０からＡ＋３
までの４バイトの１語を一括して読み出すようにすれ
ば、主記憶領域へのアクセス回数を減少して、システム
の処理効率を改善できる。

【０００９】本発明は、主記憶領域への複数のアクセス
を、できるだけ１命令のアクセスにまとめることによ
り、処理効率を改善するよう最適化する主記憶アクセス
最適化処理方法を目的とする。

【００１０】

【課題を解決するための手段】図１は、本発明の構成を
示す処理の流れ図である。図は主記憶アクセス最適化処
理方法の構成であって、計算機の原始プログラムを翻訳
して目的プログラムを生成する処理の過程における処理
方法である。

【００１１】第１の処理10では、該翻訳の結果の中間コ
ードを該目的プログラムに変換するに先立って、該中間
テキストの命令について、主記憶領域へアクセスする各
該命令のアクセス先データのアドレスとデータ長とに基
づいて、所定の各アクセス境界アドレスから、所定のレ
ジスタ長の長さの範囲ごとに分類する。

【００１２】第２の処理11では、２以上の該命令の該オ
ペランドが同一の該範囲に分類される場合には、当該２
以上の命令のうち所定の条件を満足する２以上の該命令
の群ごとに、当該範囲をアクセス先データとしてアクセ
スする１命令によって該命令群を置き換える。

【００１３】以上のために、前記目的プログラムがアク
セスするように、主記憶領域に割り当てるデータ領域
は、前記範囲の集まりとなるように定められる。

【００１４】

【作用】本発明の最適化処理方法により、処理論理上の
必要の都度、個別に主記憶領域へアクセスするように生
成される命令を、アドレスの関係と処理論理上の無矛盾
性等条件とを考慮して可能な限り、境界アドレスからレ
ジスタ長の長さのデータ長の範囲をアクセス先とする１
命令にまとめるので、主記憶へのアクセスを減少するこ
とができる。

【００１５】なお、以上により、実際に必要なデータを
越えて前記の範囲の末尾までアクセス先が拡張されるこ
とが起きる場合があるので、主記憶に割り当てるデータ
領域は、前記の範囲の集まり（即ち境界アドレスから始
まり、レジスタ長の整数倍の長さの領域）にする。

【００１６】このようにしないと、アクセス先が拡張さ
れる結果、実行時に記憶保護侵害のような、いわゆる命
令例外事象を発生する可能性があるからである。

【００１７】

【実施例】図２は本発明を適用したコンパイラ20の構成
例を示し、図３によって説明したコンパイラ１の構成
に、メモリアクセス操作部21が追加され、意味解析部４
が生成する中間テキスト23をメモリアクセス操作部21が
処理して本発明による最適化を行い、コード生成部22が
処理して、目的プログラム24を生成する。

【００１８】図５はメモリアクセス操作部21による、本
発明の処理の流れの一例を示し、処理ステップ30で、中
間テキストのメモリアクセス命令、例えばいわゆるロー
ド命令とストア命令に相当する命令をすべて処理対象と
して列挙する。

【００１９】処理ステップ31で、それらの各命令のアク
セス先データのアドレス及びデータ長を識別し、各境界
アドレスからレジスタ長の長さの範囲ごとに、同じ範囲
をアクセス先とする命令を、ロード命令とストア命令の
別にグループ分けして分類する。

【００２０】処理ステップ32で処理の終了を識別しなが
ら、グループ分けした各命令群ごとを取り上げて、その
群について、処理ステップ33でそれらの命令を当該範囲
を一括して読み出し、又は書き込む１命令にまとめて
も、処理上に矛盾を生じないか判定する。

【００２１】一例として、データａ、ｂ、ｃをそれぞれ
参照するための命令が、１群に分類されている場合に、
例えばそれらのデータに関する参照、更新のプログラム
が、データａ参照、データｃ更新、データｂ参照、デー
タｃ参照のような順序になっていた場合を考える。

【００２２】その場合には、データａとデータｂとの参
照は元のデータａ参照の位置にまとめることができる
が、データｃ参照までを含めると、処理結果に矛盾を生
じ得ることは明らかであり、データｃ参照を別にする必
要がある。

【００２３】処理ステップ34で識別して、以上の処理の
結果１命令にまとめられる命令が残れば、処理ステップ
35で該当するアクセス命令を１命令にまとめ、且つ１命
令化に対応して必要になる場合は、レジスタ上でそれら
のデータを扱う演算関係のプログラムを補正する。

【００２４】以上の処理を繰り返して、処理ステップ31
で分類された、２以上の命令を含む命令群を、すべて処
理したことを処理ステップ32で識別すると処理を終わ
る。以上の処理により、例えば前記図４の例で、前記の
ようにＡとＢを境界アドレスとして、アドレスＡ＋１、
Ａ＋３、Ｂ＋１の各バイトデータを参照する３ロード命
令があった場合には、アドレスＡ＋１とＡ＋３は１命令
でロードするように変更され、３命令が２命令に減少す
る。

【００２５】

【発明の効果】以上の説明から明らかなように本発明に
よれば、計算機のプログラム生成処理において、主記憶
領域への複数のアクセスを、できるだけ１命令のアクセ
スにまとめるように最適化して、処理効率を改善するこ
とができるという著しい工業的効果がある。

【図面の簡単な説明】

【図１】 本発明の構成を示す処理の流れ図

【図２】 本発明のコンパイラの構成例を示すブロック
図

【図３】 従来のコンパイラの構成例を示すブロック図

【図４】 データの配列例を説明する図

【図５】 本発明の処理の流れ図

【符号の説明】

１、20 コンパイラ ２ 原始プログラム ３ 構文解析部 ４ 意味解析部 ５、23 中間テキスト ６、22 コード生成部 ７、24 目的プログラム 10 第１の処理 11 第２の処理 30〜35 処理ステップ

Claims (1)

(57)【特許請求の範囲】
1. 【請求項１】 計算機の原始プログラムを中間テキスト
   を介して目的プログラムに翻訳するコンパイル処理にお
   ける主記憶アクセス最適化処理装置であって、 主記憶領域に配置・記憶されたデータをアクセスする各
   中間テキストの命令を、アクセス境界アドレスから開始
   してレジスタ長の長さで終了する範囲ごとに、ロード命
   令とストア命令の別にグループ分けして分類する手段
   と、 グループ分けした命令群ごとに複数の命令を一つの命令
   に集約した場合に処理に矛盾が生じるか否かを判定する
   手段と、 複数の命令を一つの命令に集約しても処理に矛盾が生じ
   ない命令群について、複数の命令を一つの命令に集約す
   る手段と を備えたことを特徴とする主記憶アクセス最適
   化処理装置。