JP3335188B2 - Endoscope device - Google Patents

Endoscope device

Info

Publication number
JP3335188B2
JP3335188B2 JP01994792A JP1994792A JP3335188B2 JP 3335188 B2 JP3335188 B2 JP 3335188B2 JP 01994792 A JP01994792 A JP 01994792A JP 1994792 A JP1994792 A JP 1994792A JP 3335188 B2 JP3335188 B2 JP 3335188B2
Authority
JP
Japan
Prior art keywords
sub
rom
microcomputer
program
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01994792A
Other languages
Japanese (ja)
Other versions
JPH05211998A (en
Inventor
正 高橋
雅章 中島
貴之 榎本
Original Assignee
旭光学工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 旭光学工業株式会社 filed Critical 旭光学工業株式会社
Priority to JP01994792A priority Critical patent/JP3335188B2/en
Priority to DE4302525A priority patent/DE4302525A1/en
Publication of JPH05211998A publication Critical patent/JPH05211998A/en
Application granted granted Critical
Publication of JP3335188B2 publication Critical patent/JP3335188B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Instruments For Viewing The Inside Of Hollow Bodies (AREA)
  • Endoscopes (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、システムを構成する
各種装置の動作をマイクロコンピュータによって制御す
るようにした内視鏡装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an endoscope apparatus in which operations of various devices constituting a system are controlled by a microcomputer.

【0002】[0002]

【従来の技術】既成のビデオテープレコーダ(VTR)
やハードコピー装置などを内視鏡装置のシステムの周辺
機器として用い、その動作をマイクロコンピュータで制
御する場合、従来は、内視鏡装置に内蔵したマイクロコ
ンピュータにそのためのソフトウェア及びハードウェア
を組み込んでいた。
2. Description of the Related Art An existing video tape recorder (VTR)
In the case where a computer or hard copy device is used as a peripheral device of an endoscope system and its operation is controlled by a microcomputer, conventionally, software and hardware for that purpose are built into a microcomputer built in the endoscope device. Was.

【0003】[0003]

【発明が解決しようとする課題】システムに接続する周
辺機器の種類等を変更しようとすると、多くの場合マイ
クロコンピュータのソフトウェアを変え、また時によっ
てはハードウェアも変える必要が生じる。
In order to change the type of peripheral equipment connected to the system, it is often necessary to change the software of the microcomputer and sometimes also the hardware.

【0004】そのような場合、従来の内視鏡装置では、
内蔵マイクロコンピュータのROM(読み出し専用メモ
リ)に格納されているプログラム自体を変え、場合によ
ってはさらに内蔵ハードウェアまで変えなければならな
いので、その交換作業が大掛かりとなって、非常に高い
交換コストがかかってしまう。また、頻繁な交換や多種
類の機器に対応することは非常に困難であった。
In such a case, in a conventional endoscope device,
The program itself stored in the ROM (read-only memory) of the built-in microcomputer must be changed, and in some cases, even the built-in hardware must be changed, which requires a large amount of replacement work and extremely high replacement costs. Would. Also, it has been very difficult to deal with frequent replacements and various types of devices.

【0005】そこで本発明は、どのような周辺機器を用
いる場合でも、内視鏡装置内蔵のソフトウェア及びハー
ドウェアを交換することなく、その制御を容易に行うこ
とができる内視鏡装置を提供することを目的とする。
Accordingly, the present invention provides an endoscope apparatus which can easily control any type of peripheral equipment without exchanging software and hardware built in the endoscope apparatus. The purpose is to:

【0006】[0006]

【課題を解決するための手段】上記の目的を達成するた
め、本発明の内視鏡装置は、システムを構成する各種装
置の少なくとも一部の動作を制御するためのプログラム
をROMに格納したマイクロコンピュータを有する内視
鏡装置において、上記ROMとは別に上記システムの周
辺機器の動作を上記マイクロコンピュータで制御させる
ためのプログラムが格納されたROMと上記周辺機器に
制御信号を送出するためのインタフェイスとが設けられ
た回路基板を、上記システムに対して着脱自在に設けた
ことを特徴とする。
In order to achieve the above object, an endoscope apparatus according to the present invention has a micro-program in which a program for controlling at least a part of operations of various devices constituting a system is stored in a ROM. In an endoscope apparatus having a computer, a ROM storing a program for controlling the operation of peripheral devices of the system by the microcomputer separately from the ROM, and an interface for sending a control signal to the peripheral devices The circuit board provided with the above is detachably provided to the system.

【0007】なお、上記回路基板にはRAMを設けず、
上記マイクロコンピュータのRAMの記憶領域の所定部
分を、上記回路基板による使用領域として割り当てても
よい。
The above circuit board is not provided with a RAM,
A predetermined portion of the storage area of the RAM of the microcomputer may be allocated as an area used by the circuit board.

【0008】[0008]

【実施例】図面を参照して実施例を説明する。図2は内
視鏡システムとそれに接続された周辺機器を示してお
り、内視鏡は、先端11aに固体撮像素子を内蔵した可
撓性の挿入部11の基端側に、各種操作装置が設けられ
た操作部12が連結され、可撓性の連結管13によって
ビデオプロセッサ20に接続されている。
An embodiment will be described with reference to the drawings. FIG. 2 shows an endoscope system and peripheral devices connected to the endoscope system. In the endoscope, various operating devices are provided at a base end side of a flexible insertion section 11 having a solid-state imaging device built in at a distal end 11a. The provided operation unit 12 is connected, and is connected to a video processor 20 by a flexible connection tube 13.

【0009】連結管13内には、被写体を照明する照明
光を伝達するためのライトガイドファイババンドルや、
固体撮像素子からの画像信号を伝送する信号ケーブルな
どが挿通されている。
A light guide fiber bundle for transmitting illumination light for illuminating the subject,
A signal cable or the like for transmitting an image signal from the solid-state image sensor is inserted therethrough.

【0010】ビデオプロセッサ20内には、画像信号を
処理するためのプロセッサの他、ライトガイドファイバ
バンドルに照明光を供給するための光源ランプや、その
供給光量を調整するための光量調整装置など、内視鏡用
光源装置としての装置も内蔵されている。21は複数の
操作ボタン等が設けられた操作パネルである。
In the video processor 20, in addition to a processor for processing image signals, a light source lamp for supplying illumination light to the light guide fiber bundle, a light amount adjusting device for adjusting the supplied light amount, and the like are provided. A device as a light source device for an endoscope is also incorporated. Reference numeral 21 denotes an operation panel provided with a plurality of operation buttons and the like.

【0011】22は、固体撮像素子から送られてきた画
像信号を可視画像として再生するモニタである。内視鏡
システムには、その他、送気、送水及び吸引装置などが
設けられるが、その図示は省略されている。
Reference numeral 22 denotes a monitor that reproduces an image signal sent from the solid-state image sensor as a visible image. The endoscope system further includes an air supply, water supply, suction device, and the like, but illustration thereof is omitted.

【0012】61及び62は、周辺機器として用いられ
ているVTR(ビデオテープレコーダ)とハードコピー
装置であり、各々、接続ケーブル66,67によってビ
デオプロセッサ20の背面部に接続されている。
Reference numerals 61 and 62 denote a VTR (Video Tape Recorder) and a hard copy device used as peripheral devices, which are connected to the back of the video processor 20 by connection cables 66 and 67, respectively.

【0013】図1は、光源ランプ24の明るさ制御やモ
ニタ22に写し出される画像の調整制御及び画面への日
時の写し込み制御などを行うために、ビデオプロセッサ
20内に設けられたマイクロコンピュータ30とその周
辺を示している。
FIG. 1 shows a microcomputer 30 provided in the video processor 20 for controlling the brightness of the light source lamp 24, controlling the adjustment of the image displayed on the monitor 22, and controlling the printing of the date and time on the screen. And its surroundings.

【0014】演算処理を行うための中央演算装置(CP
U)31に接続されたシステムバス32には、マイクロ
コンピュータ30に内蔵された読み出し専用メモリ(R
OM)33やランダムアクセスメモリ(RAM)34の
他、リアルタイムクロック(RTC)35や、文字表示
用のビデオ用ランダムアクセスメモリ(ビデオRAM)
36などが接続されている。CPU31に処理動作を行
わせるためのプログラムはROM33に格納されてい
る。
A central processing unit (CP) for performing arithmetic processing
U) 31, a read-only memory (R) built in the microcomputer 30 is connected to a system bus 32.
OM) 33 and a random access memory (RAM) 34, a real-time clock (RTC) 35, and a video random access memory (video RAM) for displaying characters.
36 are connected. A program for causing the CPU 31 to perform a processing operation is stored in the ROM 33.

【0015】また、システムバス32に接続されたCR
Tコントローラ(CRTC)37を通して、画像データ
と表示用文字データが合成されてモニタ22に出力さ
れ、パネルスイッチ21及び光源ランプ24を制御する
ためのランプ制御回路25は、各々入出力ポート38,
39を介して接続されている。
Also, the CR connected to the system bus 32
The image data and the character data for display are combined and output to the monitor 22 through the T controller (CRTC) 37, and the lamp control circuit 25 for controlling the panel switch 21 and the light source lamp 24 includes input / output ports 38,
39 are connected.

【0016】このような構成により、ROM33に格納
されたプログラムにしたがって、マイクロコンピュータ
30が光源ランプ24の制御処理及びパネルスイッチ2
1から入力された設定条件に従った色調調整処理などを
行う。
With such a configuration, the microcomputer 30 controls the light source lamp 24 and executes the panel switch 2 according to the program stored in the ROM 33.
A color tone adjustment process or the like is performed according to the setting conditions input from Step 1.

【0017】また、このマイクロコンピュータ30のシ
ステムバス32には、ビデオプロセッサ20外から小さ
な回路基板(以下「副基板」という)51,52,53
を任意に着脱することができるようになっている。
A small circuit board (hereinafter referred to as "sub board") 51, 52, 53 is connected to the system bus 32 of the microcomputer 30 from outside the video processor 20.
Can be arbitrarily attached and detached.

【0018】図3に示されるように、副基板51はビデ
オプロセッサ20に対して、その背面側から差し込んで
取り付けられ、先端に取り付けられたコネクタ50がシ
ステムバス32に接続されるようになっている。
As shown in FIG. 3, the sub-board 51 is attached to the video processor 20 by being inserted from the back side thereof, and the connector 50 attached to the tip is connected to the system bus 32. I have.

【0019】なお、この実施例では、システムバス32
に対して3枚の副基板51,52,53を並列に接続す
ることができるが、必要に応じ、1枚以上何枚でもよ
い。図1に示されるように、各副基板51,52,53
に形成された回路には、各々ROM54,55,56と
入出力ポート57,58,59が設けられている。
In this embodiment, the system bus 32
The three sub-boards 51, 52, and 53 can be connected in parallel, but any number of one or more may be used as necessary. As shown in FIG. 1, each of the sub-boards 51, 52, 53
Are provided with ROMs 54, 55, 56 and input / output ports 57, 58, 59, respectively.

【0020】図4は、第1の副基板51を例にとって、
そこに設けられた回路構成を示しており、データバス5
11,アドレスバス512及びコントロールバス513
は、各々、マイクロコンピュータ30のシステムバス3
2を形成するデータバス、アドレスバス及びコントロー
ルバスに、コネクタ50を介して接続される。
FIG. 4 shows the first sub-substrate 51 as an example.
The circuit configuration provided therein is shown, and the data bus 5
11, address bus 512 and control bus 513
Are the system buses 3 of the microcomputer 30, respectively.
2 are connected via a connector 50 to a data bus, an address bus and a control bus.

【0021】 第1の副基板51上のROM54には、
周辺機器であるVTR61の動作制御を行うためのプロ
グラムが格納されている。ROM54は3つのバス51
1,512,513に接続されており、そのプログラム
をマイクロコンピュータ30のCPU31が実行する。
The ROM 54 on the first sub-board 51 includes
A program for controlling the operation of the VTR 61 as a peripheral device is stored. ROM 54 has three buses 51
1, 512, 513, and the program is executed by the CPU 31 of the microcomputer 30 .

【0022】入出力ポート57は、データバス511と
コントロールバス513とに接続されている。この入出
力ポート57にはVTR61が接続され、図3に示され
るように、副基板51には、VTR61との接続ケーブ
ルを接続するためのコネクタ60が形成されている。
The input / output port 57 is connected to the data bus 511 and the control bus 513. A VTR 61 is connected to the input / output port 57, and a connector 60 for connecting a connection cable to the VTR 61 is formed on the sub-board 51 as shown in FIG.

【0023】図4に戻って、アドレスバス512には、
さらにアドレスデコーダ514が接続され、VTR61
の動作制御に必要な時間をカウントするためのタイマ5
15が、データバス511及びコントロールバス513
に接続されている。
Returning to FIG. 4, the address bus 512
Further, an address decoder 514 is connected, and the VTR 61
Timer 5 for counting the time required for operation control
15 is a data bus 511 and a control bus 513
It is connected to the.

【0024】第2と第3の副基板52,53もこれと同
様の構成になっていて、図1に示されるように、第2の
副基板52にはハードコピー装置62が接続され、第3
の副基板53にはさらに他の周辺機器63が接続され
る。
The second and third sub-boards 52 and 53 have the same structure, and a hard copy device 62 is connected to the second sub-board 52 as shown in FIG. 3
Further, another peripheral device 63 is connected to the sub-board 53.

【0025】図5及び図6は、ビデオプロセッサ20に
内蔵されたマイクロコンピュータ30で行われる制御処
理の内容を示すフローチャートであり、Sはステップを
示す。
FIGS. 5 and 6 are flowcharts showing the contents of the control processing performed by the microcomputer 30 built in the video processor 20, and S indicates steps.

【0026】ここでは、ROM33に格納されたプログ
ラムにしたがって、まずマイクロコンピュータ30回路
関連の変数や周辺LSI等の初期設定を行い(S1)、
次いで副基板51,52,53が差し込まれているか否
かをチェックする(S2)。
Here, according to a program stored in the ROM 33, first, variables related to the microcomputer 30 and peripheral LSIs are initialized (S1).
Next, it is checked whether or not the sub-boards 51, 52, 53 are inserted (S2).

【0027】副基板51,52,53の有無の判別は、
例えば次のようにして行われる。マイクロコンピュータ
回路のアドレスマップを、例えば図7に示されるように
構成して、三つの副基板51,52,53のROM5
4,55,56は、図3に示した3個の装着口1〜3に
対応させる。一方、各副基板51,52,53のROM
54,55,56には、図8に例示されるような、特定
の番地y14にある定数C0 (C0 ≠FFH )を書き込ん
でおく。
The determination of the presence or absence of the sub-boards 51, 52, 53
For example, this is performed as follows. The address map of the microcomputer circuit is configured as shown in FIG. 7, for example, and the ROM 5 of the three sub-boards 51, 52 and 53 is constructed.
4, 55 and 56 correspond to the three mounting ports 1 to 3 shown in FIG. On the other hand, the ROM of each sub-board 51, 52, 53
A constant C 0 (C 0 ≠ FF H ) at a specific address y 14 as illustrated in FIG. 8 is written in 54, 55, and 56.

【0028】こうしておくと、副基板51,52,53
の有無は、特定の番地y1 +y14、y2 +y14及びy3
+y14の値を読み出して、その値がFFH でなければ副
基板51,52,53があるということがわかり、その
値がFFH であれば、副基板51,52,53が無いと
いうことがわかる。
By doing so, the sub-boards 51, 52, 53
Is determined based on specific addresses y 1 + y 14 , y 2 + y 14 and y 3
+ Read the value of y 14, the value is found to be that there is FF H unless the sub-substrate 51, 52, 53, if the value is FF H, that the sub-substrate 51, 52, 53 is not I understand.

【0029】なお、図8に示されるように、副基板5
1,52,53のROM54,55,56のo〜y11
地には繰り返し処理のプログラムが格納され、y12〜y
13番地には、初期設定(副基板の入出力ポート57,5
8,59等の設定)のためのプログラムが格納されてい
る。
Note that, as shown in FIG.
The o~y address 11 of ROM54,55,56 of 1,52,53 stored iteration program, y 12 ~y
At address 13 , the initial settings (input / output ports 57, 5
8, 59, etc.) are stored.

【0030】図5に戻って、S2で副基板51,52,
53がないときには、内視鏡装置のマイクロコンピュー
タ30回路に対する処理(主処理)だけを繰り返し行う
(S3)。
Returning to FIG. 5, in S2, the sub substrates 51, 52,
When there is no 53, only the processing (main processing) for the microcomputer 30 circuit of the endoscope apparatus is repeatedly performed (S3).

【0031】図9は、主処理の内容を示しており、パネ
ルスイッチ21により設定された処理、光源ランプ24
関連の処理、日時表示の処理及びその他の処理等であ
る。図10は、その中のパネルスイッチ処理の内容を例
示しており、ここでは、内視鏡装置のパネルスイッチ2
1にある「VTR」のスイッチが押されたとき、そのた
びごとにVTR61が録画状態とポーズ状態とに交互に
切り換わるようにするものとする。
FIG. 9 shows the contents of the main processing, the processing set by the panel switch 21 and the light source lamp 24.
Related processing, date and time display processing, other processing, and the like. FIG. 10 exemplifies the contents of the panel switch processing therein, and here, the panel switch 2 of the endoscope apparatus is shown.
Each time the "VTR" switch 1 is pressed, the VTR 61 is alternately switched between the recording state and the pause state each time.

【0032】そして、まずパネルスイッチ21のどのス
イッチも押されていなければ次の日時表示処理へ飛び
(S3a)、いずれかのスイッチが押されているとき
は、パネルスイッチ21の周辺機器関連スイッチ(例え
ば「VTR」「コピー」等)が押されたかどうかを判定
する(S3b)。
If none of the panel switches 21 is pressed, the process jumps to the next date and time display processing (S3a). If any switch is pressed, the peripheral device-related switch ( For example, it is determined whether “VTR”, “copy”, etc.) have been pressed (S3b).

【0033】 そして、周辺機器関連スイッチが押され
たとき、例えばパネルスイッチ21の「VTR」スイッ
チが押されたときには変数r1をr=1とし(S3
d,S3e)、「ハードコピー」スイッチが押されたと
きは、変数r2をr=1とする(S3f,S3g)。
When the peripheral device related switch is pressed, for example, when the “VTR” switch of the panel switch 21 is pressed, the variable r1 is set to r 1 = 1 (S3
d, S3e), when the “hard copy” switch is pressed, the variable r2 is set to r 2 = 1 (S3f, S3g).

【0034】パネルスイッチ21の中の周辺機器関連ス
イッチ以外のスイッチ(例えば「明るさ増減」「色調変
化」等)が押されているときは、そのスイッチに対応す
る処理を行う(S3c)。
When a switch (for example, "brightness increase / decrease", "color tone change", etc.) of the panel switch 21 other than the peripheral device related switch is pressed, a process corresponding to the switch is performed (S3c).

【0035】再び図5に戻って、S2で副基板51,5
2,53があるときは、該当する副基板51,52,5
3の初期設定を行う(S4〜S9)。この処理は、図8
に示したy12〜y13番地のプログラムを実行することに
よって行われる。
Returning again to FIG. 5, in S2, the sub-substrates 51, 5
2 and 53, the corresponding sub-boards 51, 52 and 5
3 are initialized (S4 to S9). This processing is shown in FIG.
Performed by executing a y 12 ~y 13 address of the program shown in.

【0036】副基板51,52,53の初期設定が済ん
だら、図6に示されるように、S3と同様の主処理を行
って(S10)、続いて、該当する副基板51,52,
53のプログラムにしたがった処理(副基板処理)を行
う(S11〜S16)。この処理は、図8に示した0〜
11番地のプログラムを実行することによって行われ
る。
After the initial setting of the sub-substrates 51, 52 and 53 is completed, as shown in FIG. 6, the same main processing as in S3 is performed (S10), and then the corresponding sub-substrates 51, 52 and 53 are processed.
Processing (sub-substrate processing) according to the program 53 is performed (S11 to S16). This process is performed in the range of 0 to 0 shown in FIG.
y This is performed by executing the program at address 11 .

【0037】図11は、その副基板処理のうち、VTR
61を制御するための第1の副基板51のROM54に
格納されたプログラムを示している。ここでは、まずV
TR61の状態を入力して(S21)、その状態に対応
する処理を行う(S22)。即ち、例えば録画中であれ
ば「録画中」とモニタ22に表示し、テープが終了した
ときはその表示をする。
FIG. 11 shows the VTR of the sub-substrate processing.
6 shows a program stored in the ROM 54 of the first sub-board 51 for controlling the sub-board 61. Here, first, V
The state of the TR 61 is input (S21), and processing corresponding to the state is performed (S22). That is, for example, "recording" is displayed on the monitor 22 during recording, and is displayed when the tape is completed.

【0038】続いて、変数r1の値を判定し、r1=0
のときは、パネルスイッチ21で「VTR」のスイッチ
が押されていないことを意味するので、何も行わない
(S23)。
Subsequently, the value of the variable r1 is determined, and r1 = 0
In this case, it means that the "VTR" switch has not been pressed with the panel switch 21, so that nothing is performed (S23).

【0039】しかし、r1=1のときは、「VTR」ス
イッチが押されたことを意味するので、それに対する処
理、即ち、VTRをポーズ状態又は録画状態にする(S
24〜S26)。そして最後に変数r1をr1=0にリ
セットする(S27)。
However, when r1 = 1, it means that the "VTR" switch has been pressed, and the processing corresponding thereto, that is, the VTR is set to the pause state or the recording state (S
24-S26). Finally, the variable r1 is reset to r1 = 0 (S27).

【0040】 このようにして、第1の副基板51のR
OM54に格納されたプログラムを、ビデオプロセッサ
20内のマイクロコンピュータ30のCPU31が実行
して、周辺機器であるVTR61の動作が制御される。
また、同様にして、第2の副基板52のROM55に格
納されたプログラムによってハードコピー装置62の動
作が制御され、第3の副基板53のROM56に格納さ
れたプログラムによって他の周辺機器63の動作が制御
される。
As described above, the R of the first sub-substrate 51
The program stored in the OM 54 is executed by the CPU 31 of the microcomputer 30 in the video processor 20, and the operation of the VTR 61 as a peripheral device is controlled.
Similarly, the operation of the hard copy device 62 is controlled by the program stored in the ROM 55 of the second sub-board 52, and the operation of the other peripheral devices 63 is controlled by the program stored in the ROM 56 of the third sub-board 53. The operation is controlled.

【0041】次に、マイクロコンピュータ30のRAM
34の記憶領域の所定領域を各副基板51,52,53
に使用領域として割り当てる方法について説明をする。
なお、第1ないし第3の副基板51,52,53は、図
3に示される第1ないし第3の装着口1〜3に差し込ま
れるので、RAM34の領域割り当ては、三つの装着口
1〜3に対して行われる。
Next, the RAM of the microcomputer 30
The predetermined area of the storage area of the sub-boards 51, 52, 53
A method of allocating as a use area will be described.
Since the first to third sub-boards 51, 52, 53 are inserted into the first to third mounting ports 1 to 3 shown in FIG. 3 is performed.

【0042】副基板51,52,53のプログラムで
は、変数を相対番地で割り付ける。その変数名をq1と
する(ここでは、変数名がそのまま相対番地を表すこと
にする)。
In the programs of the sub-boards 51, 52 and 53, variables are assigned by relative addresses. The variable name is q1 (here, the variable name represents a relative address as it is).

【0043】そして、その変数の絶対番地a1は、a1
=q1+bで与えられるとする。なお、bは、相対番地
を絶対番地に変換するある数値であると同時に、その数
値を格納しておく変数名またはレジスタ名であるとす
る。
The absolute address a1 of the variable is a1
= Q1 + b. It is assumed that b is a numerical value for converting a relative address to an absolute address, and also a variable name or a register name for storing the numerical value.

【0044】図5及び図6に示される全体処理では、S
12の副基板1処理を行う直前に、b=y41としてお
く。S14の副基板2処理を行う直前では、b=y41
sとする。S16の副基板3処理を行う直前では、b=
41+2sとする。
In the overall processing shown in FIG. 5 and FIG.
Immediately before the sub substrate 1 for 12, keep the b = y 41. Immediately before performing the sub-substrate 2 processing in S14, b = y 41 +
s. Immediately before the processing of the sub-substrate 3 in S16, b =
y 41 +2 s.

【0045】そして、副基板51,52,53の各処理
S12,S14,S16で変数を参照する時は、a1=
q1+bとして、このa1を用いて、RAM34をアク
セスする。こうすることで、装着口1,2,3ごとにR
AM34の使用領域が割り当てられることになる。
When the variables are referred to in the processes S12, S14 and S16 of the sub-substrates 51, 52 and 53, a1 =
The RAM 34 is accessed using this a1 as q1 + b. By doing so, R for each of the mounting ports 1, 2, 3
The use area of the AM 34 is allocated.

【0046】例えば、絶対番地が図12のようであると
し、ある副基板の変数q1の相対番地が012CH であ
るとする。この副基板が装着口1に装着されると、q1
の絶対番地は、b=1000H なので、a1=q1+b
=112CH となり、装着口1用のRAM領域に割り当
てられる。この副基板が装着口2に装着されると、q1
の絶対番地は、b=1400H なので、a1=152C
H となり、装着口2用のRAM領域に割り当てられる。
[0046] For example, the absolute address is as shown in FIG. 12, the relative address of a sub-board variable q1 is assumed to be 012C H. When the sub-board is mounted in the mounting port 1, q1
It is the absolute address, b = 1000 H So, a1 = q1 + b
= 112C H next, assigned to the RAM area for the attachment port 1. When this sub-substrate is mounted in the mounting port 2, q1
Is the absolute address of b = 1400 H, so a1 = 152C
H , which is allocated to the RAM area for the mounting port 2.

【0047】なお本発明は上記実施例に限定されるもの
ではなく、例えば副基板にRAMを設けたものでもよ
い。
The present invention is not limited to the above-described embodiment, but may be, for example, one in which a RAM is provided on a sub-board.

【0048】[0048]

【発明の効果】本発明の内視鏡装置によれば、ROMと
入出力ポートとを設けた回路基板をシステムに対して着
脱自在に設け、入出力ポートに周辺機器を接続して、回
路基板のROMに格納されたプログラムでシステム内の
マイクロコンピュータを動作させて周辺機器の動作を制
御することができる。
According to the endoscope apparatus of the present invention, a circuit board provided with a ROM and an input / output port is detachably provided to a system, and a peripheral device is connected to the input / output port. The microcomputer stored in the system can be operated by the program stored in the ROM to control the operation of the peripheral device.

【0049】したがって、どのような周辺機器を用いる
場合でも内視鏡装置内蔵のソフトウェア及びハードウェ
アを交換することなく、周辺機器の制御を容易に行うこ
とができる優れた効果を有する。
Therefore, even when any peripheral device is used, there is an excellent effect that the peripheral device can be easily controlled without exchanging software and hardware built in the endoscope apparatus.

【0050】そして、回路基板にRAMを設けずに、シ
ステム内のマイクロコンピュータのRAMの記憶領域を
各回路基板に割り当てることによって、RAMを共用し
て、非常に低コストに構成することができる。
By allocating the storage area of the RAM of the microcomputer in the system to each circuit board without providing the RAM on the circuit board, the RAM can be shared and the configuration can be made at very low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】実施例の回路ブロック図である。FIG. 1 is a circuit block diagram of an embodiment.

【図2】実施例の外観略示図である。FIG. 2 is a schematic diagram showing the appearance of an embodiment.

【図3】実施例の副基板着脱部の斜視図である。FIG. 3 is a perspective view of a sub-substrate attaching / detaching portion of the embodiment.

【図4】実施例の副基板のマイクロコンピュータのブロ
ック図である。
FIG. 4 is a block diagram of a microcomputer of a sub-board according to the embodiment.

【図5】実施例の内蔵マイクロコンピュータの制御処理
フロー図である。
FIG. 5 is a control processing flowchart of a built-in microcomputer of the embodiment.

【図6】実施例の内蔵マイクロコンピュータの制御処理
フロー図である。
FIG. 6 is a control processing flowchart of a built-in microcomputer of the embodiment.

【図7】実施例の内蔵マイクロコンピュータのアドレス
マップ図である。
FIG. 7 is an address map of the built-in microcomputer of the embodiment.

【図8】実施例の副基板のROMのアドレスマップ図で
ある。
FIG. 8 is an address map of a ROM of a sub-board of the embodiment.

【図9】実施例のROMに格納されたプログラムに含ま
れる制御処理部を示す図である。
FIG. 9 is a diagram illustrating a control processing unit included in a program stored in a ROM of the embodiment.

【図10】実施例のROMに格納されたプログラムに含
まれる制御処理部を示すフロー図である。
FIG. 10 is a flowchart showing a control processing unit included in a program stored in a ROM of the embodiment.

【図11】実施例の副基板のROMに格納されたプログ
ラムのフロー図である。
FIG. 11 is a flowchart of a program stored in a ROM of a sub-board of the embodiment.

【図12】実施例のRAMのアドレスマップ図である。FIG. 12 is an address map of a RAM according to the embodiment.

【符号の説明】[Explanation of symbols]

30 マイクロコンピュータ 33 ROM 34 RAM 51,52,53 副基板 54,55,56 ROM 57,58,59 入出力ポート 61 VTR 62 ハードコピー装置 Reference Signs List 30 microcomputer 33 ROM 34 RAM 51, 52, 53 sub-board 54, 55, 56 ROM 57, 58, 59 input / output port 61 VTR 62 hard copy device

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−80217(JP,A) 特開 平3−212764(JP,A) 特開 昭63−276649(JP,A) (58)調査した分野(Int.Cl.7,DB名) A61B 1/00 - 1/32 G02B 23/24 - 23/26 G06F 17/40 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-61-8217 (JP, A) JP-A-3-212764 (JP, A) JP-A-63-276649 (JP, A) (58) Investigation Field (Int.Cl. 7 , DB name) A61B 1/00-1/32 G02B 23/24-23/26 G06F 17/40

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】システムを構成する各種装置の少なくとも
一部の動作を制御するためのプログラムを第1のROM
に格納したマイクロコンピュータを有し、上記第1のR
OMとは別に上記システムの周辺機器の動作を上記マイ
クロコンピュータで制御させるためのプログラムが格納
された第2のROMと上記周辺機器に制御信号を送出す
るためのインタフェイスとが設けられた回路基板を、上
記システムに対して着脱自在に設けた内視鏡装置におい
て、 上記第1のROMに格納されたプログラムの実行によ
り、上記回路基板が上記システムに対して装着されてい
るかどうかを判別して、上記回路基板が上記システムに
対して装着されていない場合はその後は上記マイクロコ
ンピュータに設けられた第1のROMに格納されたプロ
グラムのみを実行し、 上記回路基板が上記システムに対して装着されている場
合は、上記回路基板に設けられた第2のROMに格納さ
れたプログラムにより上記回路基板の初期設定処理を行
った後、上記第1及び第2のROMの双方に格納された
プログラムを対等に実行するようにしたことを特徴とす
る内視鏡装置。
A program for controlling the operation of at least a part of various devices constituting a system is stored in a first ROM.
And the first R
A circuit board provided with a second ROM storing a program for controlling the operation of the peripheral device of the system by the microcomputer separately from the OM, and an interface for transmitting a control signal to the peripheral device In an endoscope apparatus detachably provided to the system, it is determined whether or not the circuit board is mounted on the system by executing a program stored in the first ROM. , when the circuit board is not attached to the system then the microcode
Executing only the program stored in the first ROM provided on the computer, and when the circuit board is mounted on the system, the program stored in the second ROM provided on the circuit board is provided . An endoscope apparatus wherein the program stored in both the first and second ROMs is executed equally after the initial setting process of the circuit board is performed by the program.
JP01994792A 1992-01-29 1992-02-05 Endoscope device Expired - Fee Related JP3335188B2 (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP01994792A JP3335188B2 (en) 1992-02-05 1992-02-05 Endoscope device
DE4302525A DE4302525A1 (en) 1992-01-29 1993-01-29 Endoscope inspection system with control unit - has microcomputer controlling lighting and display conditions with plug in ROM module storing programme

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP01994792A JP3335188B2 (en) 1992-02-05 1992-02-05 Endoscope device

Publications (2)

Publication Number Publication Date
JPH05211998A JPH05211998A (en) 1993-08-24
JP3335188B2 true JP3335188B2 (en) 2002-10-15

Family

ID=12013401

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01994792A Expired - Fee Related JP3335188B2 (en) 1992-01-29 1992-02-05 Endoscope device

Country Status (1)

Country Link
JP (1) JP3335188B2 (en)

Also Published As

Publication number Publication date
JPH05211998A (en) 1993-08-24

Similar Documents

Publication Publication Date Title
JP3732865B2 (en) Endoscope device
US7033316B2 (en) Endoscope system
US20030063188A1 (en) Method and apparatus for selective registration of endoscopes with database
EP1935327A1 (en) Endoscope apparatus
WO2002003676A3 (en) System for displaying an integrated portal screen
JP2006520148A (en) High-speed digital video camera system and controller included in the system
CN1133119C (en) Computer system and OSD display method
US7585272B2 (en) Electronic endoscope, and method for transferring programs
JP3335188B2 (en) Endoscope device
JP2005137401A (en) Endoscope processor
JP3231444B2 (en) Endoscope device
JPH10276975A (en) Video endoscope device
JP3288752B2 (en) Endoscope device
JP4076736B2 (en) Endoscope device
JPH11341485A (en) Electronic endoscope system
CN112656352B (en) Endoscope camera host, control method thereof, endoscope imaging system and storage medium
JP3283054B2 (en) Endoscope device
JPH05211995A (en) Endoscopic device
JPH09154810A (en) Electronic endoscope device
JPH05284399A (en) Camera device
JP2003275174A (en) Endoscope device
JPH05277063A (en) Endoscope apparatus
JPH05277064A (en) Endoscope apparatus
JP4104405B2 (en) Endoscope device
KR100579599B1 (en) How to Display Television Images on Portable and Portable Computers with Built-in TV Tuner

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080802

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090802

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090802

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100802

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100802

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110802

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees