JP3332800B2 - CCD camera - Google Patents

CCD camera

Info

Publication number
JP3332800B2
JP3332800B2 JP13645097A JP13645097A JP3332800B2 JP 3332800 B2 JP3332800 B2 JP 3332800B2 JP 13645097 A JP13645097 A JP 13645097A JP 13645097 A JP13645097 A JP 13645097A JP 3332800 B2 JP3332800 B2 JP 3332800B2
Authority
JP
Japan
Prior art keywords
voltage
terminal
power supply
diode
ccd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13645097A
Other languages
Japanese (ja)
Other versions
JPH10327360A (en
Inventor
永弘 川口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP13645097A priority Critical patent/JP3332800B2/en
Publication of JPH10327360A publication Critical patent/JPH10327360A/en
Application granted granted Critical
Publication of JP3332800B2 publication Critical patent/JP3332800B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明はCCDカメラに関し、
特にたとえば電源回路からの正電源電圧および負電源電
圧をそれぞれ受けるCCDパネルおよびドライバとを有
し、ドライバの出力端子からCCDの基板電圧端子に掃
出パルスを印加する、CCDカメラに関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CCD camera,
More particularly, the present invention relates to a CCD camera having a CCD panel and a driver for receiving a positive power supply voltage and a negative power supply voltage from a power supply circuit, respectively, and applying a sweep pulse from an output terminal of the driver to a substrate voltage terminal of the CCD.

【0002】[0002]

【従来の技術】図1を参照して、この従来技術のCCD
カメラ10は、電源回路12を含み、この電源回路12
は、この実施例では、15Vおよび−7.5Vの2つの
電源電圧を出力する。すなわち、電源回路12は、スイ
ッチングコントローラ14を含み、このスイッチングコ
ントローラ14は、図示しないマイクロコンピュータか
らの電源オン信号によって能動化され、電源オフ信号に
よって不能動化される。スイッチングコントローラ14
は、たとえば電池(図示せず)からの電源電圧VBを受
け、能動化されているとき、たとえばPWM方式に従っ
てpnpトランジスタQ1のベースにスイッチング信号
を出力する。トランジスタQ1のエミッタ−コレクタは
電池からの電源電圧とトランスTの1次巻線の第1端子
との間に接続され、トランスTの1次巻線の接地端子は
接地される。
2. Description of the Related Art Referring to FIG.
The camera 10 includes a power supply circuit 12.
Outputs two power supply voltages of 15 V and -7.5 V in this embodiment. That is, the power supply circuit 12 includes a switching controller 14, which is activated by a power-on signal from a microcomputer (not shown) and deactivated by a power-off signal. Switching controller 14
Receives a power supply voltage VB from, for example, a battery (not shown), and when activated, outputs a switching signal to the base of pnp transistor Q1 according to, for example, a PWM method. The emitter-collector of the transistor Q1 is connected between the power supply voltage from the battery and the first terminal of the primary winding of the transformer T, and the ground terminal of the primary winding of the transformer T is grounded.

【0003】トランスTの2次巻線側に2つの回路16
および18が形成され、回路16は正極性の電圧たとえ
ば15Vを発生する。回路18は負極性の電圧たとえば
−7.5Vを発生する。第1回路16で発生された15
Vは、第1端子16aから出力され、第2回路18で発
生された−7.5Vは、第2端子18aから出力され
る。
Two circuits 16 are provided on the secondary winding side of the transformer T.
And 18 are formed, and circuit 16 generates a positive voltage, for example, 15V. The circuit 18 generates a negative voltage, for example, -7.5V. 15 generated by the first circuit 16
V is output from the first terminal 16a, and -7.5V generated by the second circuit 18 is output from the second terminal 18a.

【0004】第1回路16は、いわゆるフライバック回
路であり、トランスTの2次巻線の第1端子に接続され
た整流ダイオードD1,ダイオードD1からの直流電圧
を受ける平滑コンデンサC11,および平滑コンデンサ
C11に接続されたチョークコイルL1とコンデンサC
12とで構成されるフィルタを含む。第2回路18もフ
ライバック回路であり、トランスTの2次巻線の第2端
子に接続された整流ダイオードD2,平滑コンデンサC
21,およびチョークコイルL2とコンデンサC22と
で構成されるフィルタを含む。
The first circuit 16 is a so-called flyback circuit, and includes a rectifying diode D1 connected to a first terminal of a secondary winding of the transformer T, a smoothing capacitor C11 for receiving a DC voltage from the diode D1, and a smoothing capacitor. Choke coil L1 and capacitor C connected to C11
12 is included. The second circuit 18 is also a flyback circuit, and includes a rectifier diode D2 connected to a second terminal of the secondary winding of the transformer T and a smoothing capacitor C
21 and a filter composed of a choke coil L2 and a capacitor C22.

【0005】電源回路12の第1端子16aおよび第2
端子18aからそれぞれ出力される15Vおよび−7.
5Vは、カメラ回路20に含まれるVドライバ22およ
びCCDパネル24に与えられる。Vドライバ22の出
力端子SUBから、電子シャッタの掃出パルスがCCD
パネル24の基板電圧端子VSUBに与えられる。ま
た、CCDパネル24において、基板電圧端子VSUB
には、ダイオード(図示せず)を通して、たとえば5V
の電圧が与えられる。そのため、出力端子SUBと基板
電圧端子VSUBとの間には、コンデンサC3,ダイオ
ードD3および抵抗R1によって構成される15Vクラ
ンパ、およびコンデンサC4,抵抗R2およびコンデン
サC5によって構成される5Vクランパが介挿され、出
力端子SUBから基板電圧端子VSUBへは、たとえば
6〜12Vのような掃出パルスが印加される。
The first terminal 16a and the second terminal
15V output from terminal 18a and -7.
5V is applied to a V driver 22 and a CCD panel 24 included in the camera circuit 20. From the output terminal SUB of the V driver 22, a sweep pulse of the electronic shutter is supplied to the CCD.
The voltage is supplied to the substrate voltage terminal VSUB of the panel 24. In the CCD panel 24, a substrate voltage terminal VSUB is used.
Through a diode (not shown), for example, 5V
Is applied. Therefore, between the output terminal SUB and the substrate voltage terminal VSUB, a 15V clamper composed of the capacitor C3, the diode D3 and the resistor R1, and a 5V clamper composed of the capacitors C4, R2 and C5 are inserted. A sweep pulse of, for example, 6 to 12 V is applied from output terminal SUB to substrate voltage terminal VSUB.

【0006】なお、Vドライバ22としては、「CXD
1267AN」,「CXD1250N」等のICが用い
られ、またはたとえば「CXD2485AR」のような
タイミングジェネレータに内蔵される場合がある。
[0006] As the V driver 22, "CXD
An IC such as “1267AN” or “CXD1250N” may be used, or may be built in a timing generator such as “CXD2485AR”.

【0007】[0007]

【発明が解決しようとする課題】他方、このようなCC
Dカメラ10においてCCDパネル24を駆動する場合
に、絶対最大定格として、各端子または各端子間でとる
ことかできる電圧範囲が規定されている。たとえば基板
電圧端子VSUBにおいては、絶対最大定格の下限は−
0.3〜−0.5V以上である。このような定格は、定
常状態では当然遵守されるが、CCDカメラの電源スイ
ッチ(図示せず)をオン/オフする時に、その規格から
逸脱する場合がある。
On the other hand, such a CC
When driving the CCD panel 24 in the D camera 10, a voltage range which can be taken between the terminals or between the terminals is defined as an absolute maximum rating. For example, at the substrate voltage terminal VSUB, the lower limit of the absolute maximum rating is-
0.3 to -0.5 V or more. Such a rating is naturally complied with in a steady state, but may deviate from the standard when a power switch (not shown) of the CCD camera is turned on / off.

【0008】図1の従来技術では、電源回路12の第1
端子16aから出力される+V(たとえば15V)は、
CCDパネル24の主電源であるため、ノイズ除去フィ
ルタ用コンデンサC11およびC12の容量を、第2端
子18aから出力される−V(たとえば−7.5V) の
ノイズ除去フィルタ用コンデンサC21およびC22の
容量より大きくしている。そのため、図1の従来技術の
電源回路12においては、図2に示すように、電源オン
時に、+Vの立ち上がり(起動時間)は−Vの立ち上が
りより遅くなる傾向にある。また、+Vに比べて−Vの
負荷は小さい(約1/5)ため、電源オフ時の−Vの立
ち下がり(放電時間)は−Vの立ち下がりより遅くなる
傾向にある。
[0008] In the prior art shown in FIG.
+ V (for example, 15 V) output from the terminal 16a is
Since it is the main power supply of the CCD panel 24, the capacitance of the noise removal filter capacitors C11 and C12 is changed to the capacitance of the -V (for example, -7.5V) noise removal filter capacitors C21 and C22 output from the second terminal 18a. Is larger. Therefore, in the power supply circuit 12 of the prior art in FIG. 1, as shown in FIG. 2, when the power is turned on, the rise of + V (start-up time) tends to be later than the rise of -V. Further, since the load of -V is smaller (approximately 1/5) than that of + V, the fall (discharge time) of -V when the power is turned off tends to be later than the fall of -V.

【0009】このように電源回路12を用いる場合、電
源オン/オフ時に、図2に示すように、Vドライバ22
の出力端子SUBから負電圧が発生し、その負電圧によ
って基板電圧端子VSUBに定格電圧(−VL)を下回
る負電圧が印加されることがある。つまり、図2に示す
ように、負電圧−Vを正電圧+Vより先に立ち上げると
Vドライバ22の出力端子SUBから負電圧が発生し、
この負電圧が、正電圧が立ち上がるまでにCCDパネル
24の基板電圧端子VSUBに印加されてしまう。した
がって、基板電圧端子VSUBの電位が定格電圧−VL
より小さくなるのである。
When the power supply circuit 12 is used as described above, when the power supply is turned on / off, as shown in FIG.
A negative voltage may be generated from the output terminal SUB of the substrate voltage, and a negative voltage lower than the rated voltage (−VL) may be applied to the substrate voltage terminal VSUB due to the negative voltage. That is, as shown in FIG. 2, when the negative voltage -V is started before the positive voltage + V, a negative voltage is generated from the output terminal SUB of the V driver 22,
This negative voltage is applied to the substrate voltage terminal VSUB of the CCD panel 24 before the positive voltage rises. Therefore, the potential of the substrate voltage terminal VSUB becomes equal to the rated voltage −VL
It becomes smaller.

【0010】そのために、電源スイッチオン時には正電
圧および負電圧の順に投入し、電源オフ時には逆の順序
で遮断することが考えられるが、図1に示す電源回路1
2の場合、第1回路16および第2回路18の両方がフ
ライバック方式で実現されているので、すなわち、1つ
のトランスTに第1および第2のタップを設けて正負両
電圧を発生するようにしているので、上述の順序で正負
電圧を出力することは必ずしも容易ではなく、上述のコ
ンデンサの容量等にも影響され易い。
For this purpose, it is conceivable to turn on the positive voltage and the negative voltage in the order of turning on the power switch and turn off the power supply in the reverse order when turning off the power.
In the case of 2, since both the first circuit 16 and the second circuit 18 are realized by the flyback method, that is, one transformer T is provided with the first and second taps to generate both positive and negative voltages. Therefore, it is not always easy to output the positive and negative voltages in the above-described order, and it is easily affected by the capacitance of the above-mentioned capacitor.

【0011】そこで、図1従来技術は、出力端子SUB
と基板電圧端子VSUBとの間に2段の電圧クランパ
(コンデンサ)を介挿して、電源投入時、出力端子SU
Bから定格を下回る負電圧が端子VSUBへ与えられる
時間を可及的遅らせることが行われているが、それでも
なお、図1の従来技術では、電源オン/オフ時に基板電
圧端子VSUBの電位が定格電圧−VLより小さくなっ
てしまうという問題があった。
Therefore, the prior art shown in FIG.
A two-stage voltage clamper (capacitor) is interposed between the output terminal SU and the substrate voltage terminal VSUB.
Although the time during which a negative voltage lower than the rating from B is applied to the terminal VSUB is delayed as much as possible, in the prior art shown in FIG. 1, the potential of the substrate voltage terminal VSUB is not rated when the power is turned on / off. There is a problem that the voltage becomes lower than -VL.

【0012】それゆえに、この発明の主たる目的は、基
板電圧端子電位が定格電圧の下限より小さくなることが
ない、CCDカメラを提供することである。
[0012] Therefore, a main object of the present invention is to provide a CCD camera in which the substrate voltage terminal potential does not become lower than the lower limit of the rated voltage.

【0013】[0013]

【課題を解決するための手段】この発明は、正電源電圧
および負電源電圧を出力する電源回路と、電源回路から
の正電源電圧および負電源電圧をそれぞれ受けるCCD
パネルおよびドライバとを備え、ドライバの出力端子か
らCCDパネルの基板電圧端子に掃出パルスが印加され
るCCDカメラにおいて、基板電圧端子と接地電位との
間に、基板電圧端子の負電圧によって導通するように、
ダイオードを接続したことを特徴とする、CCDカメラ
である。
SUMMARY OF THE INVENTION The present invention provides a power supply circuit for outputting a positive power supply voltage and a negative power supply voltage, and a CCD for receiving the positive and negative power supply voltages from the power supply circuit, respectively.
A CCD camera comprising a panel and a driver, wherein a sweep pulse is applied from an output terminal of the driver to a substrate voltage terminal of the CCD panel. The CCD camera conducts between a substrate voltage terminal and a ground potential by a negative voltage of the substrate voltage terminal. like,
A CCD camera characterized in that a diode is connected.

【0014】[0014]

【作用】たとえばカメラの電源スイッチがオンされたと
き、電源オン信号がカメラのマイコンから出力される。
この電源オン信号に応答して、電源回路が能動化され、
負電圧−Vおよび正電圧+Vがこの順序で第2端子およ
び第1端子からそれぞれ出力される。したがって、ドラ
イバの出力端子から負電圧が出力される。このとき、正
電圧はまだ印加されていないので、CCDパネルの基板
電圧端子に負電圧が印加される。
For example, when the power switch of the camera is turned on, a power-on signal is output from the microcomputer of the camera.
In response to the power-on signal, the power circuit is activated,
The negative voltage −V and the positive voltage + V are output from the second terminal and the first terminal in this order, respectively. Therefore, a negative voltage is output from the output terminal of the driver. At this time, since the positive voltage has not been applied yet, the negative voltage is applied to the substrate voltage terminal of the CCD panel.

【0015】一方、CCDパネルの基板電圧端子と接地
との間に接続されたダイオードは、この負電圧によって
順方向にバイアスされる。したがって、ダイオードがオ
ンして、基板電圧端子の電位はこのダイオードの順方向
電圧だけ接地電圧より低くなる。したがって、ダイオー
ドの順方向電圧の大きさ(絶対値)を絶対最大定格の下
限電圧(絶対値)より小さく設定しておけば、CCDパ
ネルの基板電圧端子に下限電圧より大きい負電圧が印加
されるのが防止できる。
On the other hand, the diode connected between the substrate voltage terminal of the CCD panel and the ground is forward biased by this negative voltage. Therefore, the diode is turned on, and the potential of the substrate voltage terminal becomes lower than the ground voltage by the forward voltage of the diode. Therefore, if the magnitude (absolute value) of the forward voltage of the diode is set smaller than the lower limit voltage (absolute value) of the absolute maximum rating, a negative voltage larger than the lower limit voltage is applied to the substrate voltage terminal of the CCD panel. Can be prevented.

【0016】なお、電源スイッチがオフされると、正電
圧+Vが負電圧−Vより早く立ち下がるので、電源オン
時と同じようにCCDパネルの基板電圧端子に負電圧が
印加されること場合があるが、この場合でも、上述のダ
イオードの作用によって、CCDパネルの基板電圧端子
に下限電圧より大きい負電圧が印加されるのが防止でき
る。
When the power switch is turned off, the positive voltage + V falls earlier than the negative voltage -V, so that a negative voltage may be applied to the substrate voltage terminal of the CCD panel in the same manner as when the power is turned on. However, even in this case, it is possible to prevent a negative voltage larger than the lower limit voltage from being applied to the substrate voltage terminal of the CCD panel by the action of the diode described above.

【0017】[0017]

【発明の効果】この発明によれば、簡単な構成によっ
て、CCDパネルの基板電圧端子に絶対最大定格の下限
を下回る電圧が印加されるが防止できる。したがって、
正電圧および負電圧の立ち上がりや立ち下がりを厳密に
設計しあるいは調整する必要がなく、電源回路に電源回
路として最適の容量値をもつコンデンサ等の部品を用い
ることができる。
According to the present invention, it is possible to prevent a voltage lower than the lower limit of the absolute maximum rating from being applied to the substrate voltage terminal of the CCD panel with a simple configuration. Therefore,
There is no need to strictly design or adjust the rise and fall of the positive voltage and the negative voltage, and a component such as a capacitor having an optimum capacitance value can be used for the power supply circuit.

【0018】この発明の上述の目的,その他の目的,特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
The above objects, other objects, features and advantages of the present invention will become more apparent from the following detailed description of embodiments with reference to the drawings.

【0019】[0019]

【実施例】図3を参照して、この実施例のCCDカメラ
10は、以下の点を除いて、図1従来技術と同じであ
り、したがって、同一または類似の部分に同一参照符号
を付すことによって、重複する説明は省略する。すなわ
ち、図3実施例では、CCD24の基板電圧端子VSU
Bと接地との間に、ダイオードD5を接続する。すなわ
ち、ダイオードD5のカソードが基板電圧端子VSUB
に接続され、アノードが接地電位に接続される。
Referring to FIG. 3, a CCD camera 10 of this embodiment is the same as the prior art of FIG. 1 except for the following, and therefore, the same or similar parts are denoted by the same reference numerals. Therefore, duplicate description will be omitted. That is, in the embodiment of FIG. 3, the substrate voltage terminal VSU of the CCD 24 is used.
A diode D5 is connected between B and ground. That is, the cathode of the diode D5 is connected to the substrate voltage terminal VSUB.
And the anode is connected to the ground potential.

【0020】ダイオードD5としては、ダイオードD5
の順方向電圧の絶対値をVFとし、絶対最大定格の下限
の絶対値をVLとすると、VF<VL(−VF>−V
L)を満足するダイオード、たとえばショットキダイオ
ード等を用いる。また、電子シャッタを用いるCCDカ
メラでは、ダイオードD5の逆阻止電圧をVrとし、電
子シャッタの掃出パルスの振幅をVesとし、基板電圧
端子VSUBの最大値をVmaxとすると、Vr>Ve
s+Vmaxをさらに満足するダイオードを選定する必
要がある。すなわち、電子シャッタ動作時には、ダイオ
ードD5には最大Ves+Vmaxの逆電圧が印加され
るため、ダイオードD5の逆阻止電圧Vrはその電圧V
es+Vmaxより大きくなければならない。
As the diode D5, the diode D5
Where VF is the absolute value of the forward voltage of, and VL is the absolute value of the lower limit of the absolute maximum rating, VF <VL (−VF> −V
A diode satisfying L), for example, a Schottky diode is used. In a CCD camera using an electronic shutter, if the reverse blocking voltage of the diode D5 is Vr, the amplitude of the sweep pulse of the electronic shutter is Ves, and the maximum value of the substrate voltage terminal VSUB is Vmax, Vr> Ve
It is necessary to select a diode that further satisfies s + Vmax. That is, at the time of the electronic shutter operation, since the reverse voltage of the maximum Ves + Vmax is applied to the diode D5, the reverse blocking voltage Vr of the diode D5 becomes the voltage Vr.
Must be greater than es + Vmax.

【0021】動作において、たとえばCCDカメラ10
の電源スイッチ(図示せず)がオンされたとき、電源オ
ン信号がカメラのマイコン(図示せず)から出力され
る。この電源オン信号に応答して、電源回路12が能動
化され、図4に示すように、負電圧−Vおよび正電圧+
Vがこの順序で第2端子18aおよび第1端子16aか
らそれぞれ出力される。したがって、Vドライバ22の
出力端子SUBからまず負電圧が出力される。このと
き、正電圧はまだ印加されていないので、CCDパネル
24の基板電圧端子VSUBに負電圧が印加される。
In operation, for example, the CCD camera 10
When a power switch (not shown) is turned on, a power-on signal is output from a microcomputer (not shown) of the camera. In response to this power-on signal, power supply circuit 12 is activated, and as shown in FIG. 4, negative voltage -V and positive voltage +
V is output from the second terminal 18a and the first terminal 16a in this order. Therefore, a negative voltage is first output from the output terminal SUB of the V driver 22. At this time, since the positive voltage has not been applied yet, the negative voltage is applied to the substrate voltage terminal VSUB of the CCD panel 24.

【0022】一方、CCDパネル24の基板電圧端子V
SUBと接地との間に接続されたダイオードD5は、こ
の負電圧によって順方向にバイアスされる。したがっ
て、ダイオードD5がオンして、基板電圧端子VSUB
の電位はこのダイオードD5の順方向電圧(VF)だけ
接地電圧(0V)より低くなる。そして、ダイオードD
5の順方向電圧VFは上述のようにVF<VL(−VF
>−VL)を満足するので、CCDパネル24の基板電
圧端子VSUBに下限電圧VLを下回る大きい負電圧が
印加されるのが防止される。つまり、ダイオードD5の
順方向電圧によって基板電圧端子VSUBの下限を越え
る低下が防止できる。
On the other hand, the substrate voltage terminal V of the CCD panel 24
The diode D5 connected between SUB and ground is forward biased by this negative voltage. Therefore, the diode D5 turns on and the substrate voltage terminal VSUB
Is lower than the ground voltage (0 V) by the forward voltage (VF) of the diode D5. And the diode D
5 is VF <VL (-VF) as described above.
> -VL), so that a large negative voltage lower than the lower limit voltage VL is prevented from being applied to the substrate voltage terminal VSUB of the CCD panel 24. That is, the forward voltage of the diode D5 can prevent the substrate voltage terminal VSUB from lowering below the lower limit.

【0023】なお、電源スイッチがオフされると、正電
圧+Vが負電圧−Vより早く立ち下がるので、電源スイ
ッチオン時と同じようにCCDパネル24の基板電圧端
子VSUBに負電圧が印加されることがあるが、この場
合でも、上述のダイオードD5の作用によって、基板電
圧端子VSUBに下限電圧VLを下回る大きい負電圧が
印加されるのが防止される。
When the power switch is turned off, the positive voltage + V falls earlier than the negative voltage -V, so that a negative voltage is applied to the substrate voltage terminal VSUB of the CCD panel 24 in the same manner as when the power switch is turned on. However, even in this case, the action of the diode D5 prevents the application of a large negative voltage lower than the lower limit voltage VL to the substrate voltage terminal VSUB.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来技術の一例を示す回路図である。FIG. 1 is a circuit diagram showing an example of the related art.

【図2】図1従来技術においてCCDパネルの基板電圧
端子に定格を下回る負電圧が印加されることを示す波形
図である。
FIG. 2 is a waveform diagram showing that a negative voltage less than the rated voltage is applied to a substrate voltage terminal of a CCD panel in the prior art.

【図3】この発明の一実施例を示す回路図である。FIG. 3 is a circuit diagram showing one embodiment of the present invention.

【図4】図1実施例においてCCDパネルの基板電圧端
子に定格を下回る負電圧が印加されることがないことを
示す波形図である。
FIG. 4 is a waveform diagram showing that a negative voltage lower than the rated voltage is not applied to the substrate voltage terminal of the CCD panel in the embodiment of FIG. 1;

【符号の説明】 10 …CCDカメラ 12 …電源回路 16a …第1端子 18a …第2端子 20 …カメラ回路 22 …Vドライバ 24 …CCDパネル SUB …出力端子 VSUB …基板電圧端子 D5 …ダイオード[Description of References] 10: CCD camera 12: Power supply circuit 16a: First terminal 18a: Second terminal 20: Camera circuit 22: V driver 24: CCD panel SUB: Output terminal VSUB: Substrate voltage terminal D5: Diode

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】正電源電圧および負電源電圧を出力する電
源回路と、前記電源回路からの前記正電源電圧および負
電源電圧をそれぞれ受けるCCDパネルおよびドライバ
とを備え、前記ドライバの出力端子から前記CCDパネ
ルの基板電圧端子に掃出パルスが印加されるCCDカメ
ラにおいて、 前記基板電圧端子と接地電位との間に、前記基板電圧端
子の負電圧によって導通するように、ダイオードを接続
したことを特徴とする、CCDカメラ。
A power supply circuit for outputting a positive power supply voltage and a negative power supply voltage; and a CCD panel and a driver for receiving the positive power supply voltage and the negative power supply voltage from the power supply circuit, respectively. In a CCD camera to which a sweep pulse is applied to a substrate voltage terminal of a CCD panel, a diode is connected between the substrate voltage terminal and a ground potential so as to conduct by a negative voltage of the substrate voltage terminal. CCD camera.
JP13645097A 1997-05-27 1997-05-27 CCD camera Expired - Fee Related JP3332800B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13645097A JP3332800B2 (en) 1997-05-27 1997-05-27 CCD camera

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13645097A JP3332800B2 (en) 1997-05-27 1997-05-27 CCD camera

Publications (2)

Publication Number Publication Date
JPH10327360A JPH10327360A (en) 1998-12-08
JP3332800B2 true JP3332800B2 (en) 2002-10-07

Family

ID=15175403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13645097A Expired - Fee Related JP3332800B2 (en) 1997-05-27 1997-05-27 CCD camera

Country Status (1)

Country Link
JP (1) JP3332800B2 (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3580200B2 (en) * 1999-10-28 2004-10-20 ブラザー工業株式会社 Recording information processing apparatus and computer readable recording medium recording recording information processing program
JP4740693B2 (en) * 2005-08-26 2011-08-03 富士フイルム株式会社 CCD drive circuit
JP5197034B2 (en) * 2008-01-21 2013-05-15 キヤノン株式会社 Power supply circuit, control method thereof, and imaging apparatus
JP2013021454A (en) 2011-07-08 2013-01-31 Sony Corp Protection device for imaging device and solid-state imaging device

Also Published As

Publication number Publication date
JPH10327360A (en) 1998-12-08

Similar Documents

Publication Publication Date Title
JP5169135B2 (en) Switching power supply
US20070171687A1 (en) Switched mode power supply
US7554367B2 (en) Driving circuit
JPH0956150A (en) Switching power supply
JP2000350449A (en) Switching power circuit
JP3028044B2 (en) Switching power supply
JP3332800B2 (en) CCD camera
US20050231984A1 (en) Switching power converter
US7046293B1 (en) Power supply circuit and CCD camera using same
US7123492B1 (en) Circuit for reducing inrush current generated during startup of a switching power supply
US20100141226A1 (en) Switching power circuit and power supply method
JP3178972B2 (en) Self-excited flyback converter
US20210199728A1 (en) Resonance voltage attenuation detection circuit, semiconductor device for switching power, and switching power supply
JP2007181287A (en) Semiconductor device
CA2214217C (en) Switching power supply apparatus
JP3387271B2 (en) Switching power supply control circuit
JPH11146641A (en) Switching power supply
JP2000324823A (en) Switching power supply
JP3332797B2 (en) Positive and negative voltage power supply circuit
US6233164B1 (en) Protection circuit for a switched-mode power supply
JP3253475B2 (en) Switching control type power supply circuit
US5689408A (en) Magnetic amplifier
EP1271757B1 (en) Power supply circuit and CCD camera using same
JP2575346Y2 (en) Switching power supply
JP2004320858A (en) Switching power unit

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020709

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080726

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080726

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090726

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100726

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100726

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110726

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120726

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130726

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130726

Year of fee payment: 11

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130726

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees