JP3332131B2 - Standby / operation control circuit - Google Patents

Standby / operation control circuit

Info

Publication number
JP3332131B2
JP3332131B2 JP14974195A JP14974195A JP3332131B2 JP 3332131 B2 JP3332131 B2 JP 3332131B2 JP 14974195 A JP14974195 A JP 14974195A JP 14974195 A JP14974195 A JP 14974195A JP 3332131 B2 JP3332131 B2 JP 3332131B2
Authority
JP
Japan
Prior art keywords
circuit
reference voltage
standby
terminal
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP14974195A
Other languages
Japanese (ja)
Other versions
JPH08320741A (en
Inventor
明 瀬志本
正雄 須崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP14974195A priority Critical patent/JP3332131B2/en
Publication of JPH08320741A publication Critical patent/JPH08320741A/en
Application granted granted Critical
Publication of JP3332131B2 publication Critical patent/JP3332131B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、携帯機器等に好適な待
機/動作制御回路に係り、特に待機時の消費電流を低減
させた待機/動作制御回路に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a standby / operation control circuit suitable for portable equipment and the like, and more particularly to a standby / operation control circuit in which current consumption during standby is reduced.

【0002】[0002]

【従来の技術】動作時に正常電圧を印加し、待機時に消
費電流を低減させた回路として、図6に示す回路があ
る。図6において、1は増幅器等の被制御回路であっ
て、信号入力端子11、信号出力端子12、電源端子1
3、接地端子14、基準電圧端子15、およびスイッチ
端子16を有する。この被制御回路1は、スイッチ端子
16が低レベル電圧になると、基準電圧端子15が高イ
ンピーダンスに切り替り、待機状態になる回路である。
2. Description of the Related Art As a circuit in which a normal voltage is applied during operation and current consumption is reduced during standby, there is a circuit shown in FIG. 6, reference numeral 1 denotes a controlled circuit such as an amplifier, which includes a signal input terminal 11, a signal output terminal 12, and a power supply terminal 1.
3, a ground terminal 14, a reference voltage terminal 15, and a switch terminal 16. The controlled circuit 1 is a circuit in which when the switch terminal 16 has a low level voltage, the reference voltage terminal 15 switches to a high impedance state and enters a standby state.

【0003】2は制御信号を入力することによって、被
制御回路1のスイッチ端子16やスイッチS1を制御す
る制御回路である。R1、R2は基準電圧端子15に印
加する基準電圧を設定するための抵抗、C1はその基準
電圧端子15に印加する基準電圧を安定化させる(例え
ば車載用機器ではエンジンノイズが電源電圧に重畳され
てその電源電圧が不安定となる。)ためのコンデンサで
ある。
A control circuit 2 controls a switch terminal 16 and a switch S1 of the controlled circuit 1 by inputting a control signal. R1 and R2 are resistors for setting a reference voltage applied to the reference voltage terminal 15, and C1 stabilizes the reference voltage applied to the reference voltage terminal 15 (for example, in a vehicle-mounted device, engine noise is superimposed on the power supply voltage). The power supply voltage becomes unstable.)

【0004】この図6に示す回路では、待機時には、制
御回路2によってスイッチS1がオフに制御され、且つ
被制御回路1のスイッチ端子16が低レベル電圧に設定
される。このときは、上記したように被制御回路1は基
準電圧端子15が高インピーダンスとなるので待機状態
となり消費電流が低減が図られ、また基準電圧発生のた
めの抵抗R2には電流が流れず、抵抗R1にもコンデン
サC1の電圧が電源電圧Vccに達した以後は電流が流
れず、消費電流の低減が図られる。
In the circuit shown in FIG. 6, the switch S1 is controlled to be turned off by the control circuit 2 during standby, and the switch terminal 16 of the controlled circuit 1 is set to a low level voltage. At this time, as described above, the controlled circuit 1 is in a standby state because the reference voltage terminal 15 has a high impedance, thereby reducing current consumption. Further, no current flows through the resistor R2 for generating the reference voltage. After the voltage of the capacitor C1 reaches the power supply voltage Vcc, no current flows through the resistor R1, so that the current consumption is reduced.

【0005】次に、動作時には、制御回路2によってス
イッチS1がオンに制御され、且つ被制御回路1のスイ
ッチ端子16に高レベル電圧が印加する。このときは、
被制御回路1は動作状態となり、基準電圧端子15の電
圧は、電源電圧Vccからこれを抵抗R1、R2の分割
比で分割した基準電圧に切り替わる。このように、被制
御回路1が待機状態を解除されて動作を開始する。
Next, in operation, the control circuit 2 controls the switch S1 to be turned on, and applies a high-level voltage to the switch terminal 16 of the controlled circuit 1. At this time,
The controlled circuit 1 enters an operating state, and the voltage at the reference voltage terminal 15 switches from the power supply voltage Vcc to a reference voltage obtained by dividing the power supply voltage Vcc by the division ratio of the resistors R1 and R2. Thus, the controlled circuit 1 is released from the standby state and starts operating.

【0006】図7は従来の別の回路例を示す図である。
図6の回路におけるものと同一のものには同一の符号を
付している。図6の回路と異なるところは、抵抗R2に
スイッチは接続せず、抵抗R1と電源との間にスイッチ
S2を接続した点である。このため、待機時に抵抗R
1、R2が電源から完全に分離されてその部分の消費電
流が零となり、また基準電圧端子15に印加する電圧が
接地電位となる。動作時は、基準電圧端子15の電圧
が、接地電位から電源電圧Vccを抵抗R1、R2の分
割比で分割した基準電圧に切り替わる。
FIG. 7 is a diagram showing another example of a conventional circuit.
The same components as those in the circuit of FIG. 6 are denoted by the same reference numerals. The difference from the circuit of FIG. 6 is that a switch is not connected to the resistor R2, and a switch S2 is connected between the resistor R1 and the power supply. Therefore, during standby, the resistance R
1 and R2 are completely separated from the power supply, the current consumption of that part becomes zero, and the voltage applied to the reference voltage terminal 15 becomes the ground potential. During operation, the voltage of the reference voltage terminal 15 switches from the ground potential to a reference voltage obtained by dividing the power supply voltage Vcc by the division ratio of the resistors R1 and R2.

【0007】[0007]

【発明が解決しようとする課題】ところが、上記した図
6、図7に示した回路では、待機状態から動作状態に切
り替わるとき、被制御回路1の基準電圧端子15の電圧
が正規の基準電圧に達するまでに時間がかかり、その間
その基準電圧が変動し続け、被制御回路1の正常動作が
開始するまで時間かかかる、すなわち、制御回路2に印
加した制御信号に対する応答性が良くないという問題が
ある。
However, in the circuits shown in FIGS. 6 and 7 described above, when switching from the standby state to the operating state, the voltage of the reference voltage terminal 15 of the controlled circuit 1 becomes the normal reference voltage. It takes time to reach this point, during which time the reference voltage continues to fluctuate, and it takes some time to start normal operation of the controlled circuit 1, that is, the response to the control signal applied to the control circuit 2 is poor. is there.

【0008】本発明の目的は、待機状態から動作状態に
切り替わるとき、これが迅速に行われ、基準電圧端子の
電圧が瞬時に正規の基準電圧に達するようにした待機/
動作制御回路を提供することである。
It is an object of the present invention that when switching from the standby state to the operating state, this is done quickly and the standby / standby mode is such that the voltage at the reference voltage terminal instantaneously reaches the normal reference voltage.
An operation control circuit is provided.

【0009】[0009]

【課題を解決するための手段】第1の発明の待機/動作
制御回路は、電源電圧に比例した基準電圧を発生する基
準電圧発生回路と、上記基準電圧が入力される基準電圧
端子、及び内部回路の待機/動作の切り替えを行う制御
信号が入力されるスイッチ端子を有する被制御回路と、
該被制御回路の上記スイッチ端子に上記制御信号を送る
制御回路とを具備する待機/動作制御回路において、上
記被制御回路の上記基準電圧端子と電源との間、及び上
記基準電圧端子と接地との間に各々コンデンサを接続し
て構成した基準電圧安定化回路と、上記基準電圧発生回
路を電源、接地から分離するスイッチ手段とを具備し、
上記制御回路が、上記被制御回路と上記スイッチ手段に
対して待機のための制御信号を送ることより、上記被制
御回路を待機状態にするとともに上記スイッチ手段によ
り上記基準電圧発生回路を上記電源、接地から分離し、
且つ動作のための制御信号を送ることにより上記被制御
回路を動作状態にするとともに上記スイッチ手段により
上記基準電圧発生回路を上記電源、接地に接続するよう
構成した。
According to a first aspect of the present invention, there is provided a standby / operation control circuit comprising: a reference voltage generation circuit for generating a reference voltage proportional to a power supply voltage; a reference voltage terminal to which the reference voltage is input; A controlled circuit having a switch terminal to which a control signal for switching between standby and operation of the circuit is input;
A standby / operation control circuit including a control circuit for sending the control signal to the switch terminal of the controlled circuit, wherein the control circuit transmits the control signal to the switch terminal of the controlled circuit. A reference voltage stabilizing circuit configured by connecting a capacitor between the power supply and the power supply, the switch means for separating from the ground,
The control circuit sends a control signal for standby to the controlled circuit and the switch means, so that the controlled circuit is in a standby state and the switch means switches the reference voltage generation circuit to the power supply. Separate from ground,
In addition, the control circuit is set to an operation state by sending a control signal for operation, and the reference voltage generation circuit is connected to the power supply and the ground by the switch means.

【0010】第2の発明は、第1の発明において、上記
スイッチ手段を半導体素子で構成し、該半導体素子を待
機時に遮断状態となり動作時に内部抵抗が所定値となる
よう上記制御回路で制御し、上記スイッチ手段が上記基
準電圧発生回路を兼用するように構成した。
According to a second aspect of the present invention, in the first aspect, the switch means comprises a semiconductor element, and the control circuit controls the semiconductor element so that the semiconductor element is cut off during standby and the internal resistance becomes a predetermined value during operation. The switch means is configured to also serve as the reference voltage generation circuit.

【0011】第3の発明は、第1の発明において、上第
記被制御回路がスイッチ端子の電流の供給/遮断により
内部回路の待機/動作を切り替える回路であって、該ス
イッチ端子への電流の供給/遮断が、上記スイッチ手段
により制御されるように構成した。
According to a third aspect of the present invention, in the first aspect, the above-mentioned controlled circuit switches standby / operation of an internal circuit by supplying / cutting off current to a switch terminal. Is configured to be controlled by the switch means.

【0012】[0012]

【作用】第1の発明によれば、待機時に基準電圧発生回
路が電源から分離されるとともに被制御回路が待機状態
となり、消費電流の低減が図られる。待機時から動作時
に切り替わるとき、被制御回路の基準電圧端子の電圧が
基準電圧安定化回路により印加されている電圧から基準
電圧発生回路で決る電圧に変化するが、後者の電圧に落
ち着くまので時間は極めて短く、その切り替わりが迅速
に行われる。
According to the first aspect of the present invention, the reference voltage generating circuit is separated from the power supply during standby, and the controlled circuit enters the standby state, thereby reducing current consumption. When switching from standby to operation, the voltage at the reference voltage terminal of the controlled circuit changes from the voltage applied by the reference voltage stabilization circuit to the voltage determined by the reference voltage generation circuit, but it takes time for the voltage to settle to the latter voltage. Are very short and the switching is rapid.

【0013】第2の発明によれば、スイッチ手段が基準
電圧発生回路を兼用するので、回路構成が単純化され
る。
According to the second aspect of the present invention, since the switch means also serves as the reference voltage generating circuit, the circuit configuration is simplified.

【0014】第3の発明によれば、スイッチ手段が同時
に被制御回路のスイッチ端子を制御するので、この点で
も回路構成が単純化される。
According to the third aspect of the present invention, the switch means simultaneously controls the switch terminals of the controlled circuit, thereby simplifying the circuit configuration.

【0015】[0015]

【実施例】以下、本発明について説明する。図1はその
原理説明のための図である。前述した図6、図7の回路
におけるものと同一のものには同一の符号を付した。
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below. FIG. 1 is a diagram for explaining the principle. The same components as those in the circuits of FIGS. 6 and 7 are denoted by the same reference numerals.

【0016】本発明では、基準電圧端子15に印加する
基準電圧を決める抵抗R1、R2(基準電圧発生回路)
に対して、スイッチS3、S4(スイッチ手段)を各々
直列接続するとともに、そのスイッチS3と抵抗R1の
直列回路、スイッチS4と抵抗R2の直列回路に、各々
コンデンサC2、C3(基準電圧安定化回路)を並列接
続している。このコンデンサC2、C3は電源電圧Vc
cに混入するノイズを吸収してその電源電圧Vccを安
定化させ、基準電圧端子15に印加する基準電圧を安定
化させるためのものである。上記スイッチS3、S4は
制御回路2によって制御されている。
In the present invention, resistors R1 and R2 (reference voltage generation circuit) for determining a reference voltage applied to the reference voltage terminal 15
, Switches S3 and S4 (switch means) are respectively connected in series, and capacitors C2 and C3 (reference voltage stabilizing circuit) are respectively connected to a series circuit of the switch S3 and the resistor R1 and a series circuit of the switch S4 and the resistor R2. ) Are connected in parallel. The capacitors C2 and C3 are connected to the power supply voltage Vc
This is to stabilize the power supply voltage Vcc by absorbing noise mixed into the reference voltage c and stabilize the reference voltage applied to the reference voltage terminal 15. The switches S3 and S4 are controlled by the control circuit 2.

【0017】この図1に示す回路では、制御回路2によ
り待機のための制御信号を送ることで、基準電圧端子1
5が高インピーダンスとなり、被制御回路1の内部機能
が停止しする。また、スイッチS3、S4がオフする。
以上から消費電流がほぼ零となる。
In the circuit shown in FIG. 1, a control signal for standby is transmitted by the control circuit 2 so that the reference voltage terminal 1
5 becomes high impedance, and the internal function of the controlled circuit 1 stops. Further, the switches S3 and S4 are turned off.
From the above, the current consumption becomes almost zero.

【0018】次に、制御回路2より動作のための制御信
号を送ることで、被制御回路1が機能を開始するととも
に、スイッチS3、S4がオンし、基準電圧端子15に
抵抗R1、R2で決る基準電圧が入力し、動作状態とな
る。
Next, by sending a control signal for operation from the control circuit 2, the controlled circuit 1 starts functioning, switches S3 and S4 are turned on, and the reference voltage terminal 15 is connected to the resistors R1 and R2. The determined reference voltage is input, and the operation state is established.

【0019】ここで、待機状態から動作状態への移行直
前には、基準電圧端子15の電位は、コンデンサC2、
C3により電源電圧Vccを分割した電圧(抵抗R1、
R2で決る基準電圧にほぼ等しい電圧)であるので、動
作状態への移行時にその電圧が変動することはなく、極
めて速やかに抵抗R1、R2で決る基準電圧に到達す
る。このため、被制御回路1は瞬時に正常動作を開始す
る。
Here, immediately before the transition from the standby state to the operation state, the potential of the reference voltage terminal 15 is set to the capacitor C2,
A voltage obtained by dividing the power supply voltage Vcc by C3 (the resistance R1,
R2), the voltage does not fluctuate during the transition to the operating state, and reaches the reference voltage determined by the resistors R1 and R2 very quickly. Therefore, the controlled circuit 1 immediately starts normal operation.

【0020】図2は本発明の第1の実施例を示す図であ
る。ここでは、図1に示した被制御回路1として、電流
入力の有無により待機状態/動作状態が切り替えられる
被制御回路4を使用するものである。41は入力端子、
42は出力端子、43は電源端子、44は接地端子、4
5は基準電圧端子、46は電流端子(スイッチ端子に相
当する)である。この電流端子46には、pnpトラン
ジスタQ1、Q2からなるカレントミラー回路の当該ト
ランジスタQ2のコレクタが接続されている。また、ト
ランジスタQ1のコレクタはスイッチS3に接続されて
いる。さらに、抵抗R1、R2の共通接続点と基準電源
端子45との間には抵抗R3が接続されている。
FIG. 2 is a diagram showing a first embodiment of the present invention. Here, as the controlled circuit 1 shown in FIG. 1, a controlled circuit 4 whose standby state / operating state is switched depending on the presence or absence of a current input is used. 41 is an input terminal,
42 is an output terminal, 43 is a power supply terminal, 44 is a ground terminal, 4
5 is a reference voltage terminal, 46 is a current terminal (corresponding to a switch terminal). This current terminal 46 is connected to the collector of the transistor Q2 of the current mirror circuit including the pnp transistors Q1 and Q2. The collector of the transistor Q1 is connected to the switch S3. Further, a resistor R3 is connected between the common connection point of the resistors R1 and R2 and the reference power supply terminal 45.

【0021】この第1の実施例では、制御端子3に入力
する信号によりスイッチS3、S4をオフさせたとき、
トランジスタQ1、Q2がオフとなり、被制御回路4は
電流端子46への電流が絶たれて待機状態となり、基準
電圧端子45が高インピーダンスとなる。次に、制御端
子3に入力する信号を切り替えてスイッチS3、S4を
オンさせると、トランジスタQ1、Q2もオンして、被
制御回路4は電流端子46に電流が供給されて動作状態
となり、また基準電圧端子45には基準電圧が印加す
る。
In the first embodiment, when the switches S3 and S4 are turned off by a signal input to the control terminal 3,
The transistors Q1 and Q2 are turned off, the controlled circuit 4 cuts off the current to the current terminal 46 and enters a standby state, and the reference voltage terminal 45 becomes high impedance. Next, when the signals input to the control terminal 3 are switched to turn on the switches S3 and S4, the transistors Q1 and Q2 are also turned on, and the controlled circuit 4 is supplied with a current to the current terminal 46 to be in an operating state. A reference voltage is applied to the reference voltage terminal 45.

【0022】図3は第2の実施例を示す図である。これ
は、第1の実施例におけるスイッチS3をpチャンネル
FETQ3、スイッチS4をnチャンネルFETQ4に
置換し、さらにpチャンネルFETQ3の制御のために
抵抗R4とnチャンネルFETQ5を設け、制御端子3
に入力する制御信号を抵抗R5、R6で分圧して、FE
TQ4、Q5のゲートに入力させるようにしたものであ
る。
FIG. 3 is a diagram showing a second embodiment. This is because the switch S3 in the first embodiment is replaced with a p-channel FET Q3, the switch S4 is replaced with an n-channel FET Q4, and a resistor R4 and an n-channel FET Q5 are provided for controlling the p-channel FET Q3.
FE is divided by resistors R5 and R6.
The input is made to the gates of TQ4 and Q5.

【0023】この第2の実施例の回路では、制御端子3
を低レベル電圧にすることによりFETQ4、Q5がオ
フし、そのFETQ5のオフによりFETQ3もオフし
て、トランジスタQ1、Q2がオフし、被制御回路4は
待機状態となり、抵抗R1、R2の電流は零となる。ま
た、制御端子3を高レベル電圧にすることによりFET
Q4、Q5がオンし、そのFETQ5のオンによりFE
TQ3もオンして、トランジスタQ1、Q2がオンし動
作状態となる。
In the circuit of the second embodiment, the control terminal 3
To a low level voltage, the FETs Q4 and Q5 are turned off, and when the FET Q5 is turned off, the FET Q3 is also turned off, the transistors Q1 and Q2 are turned off, the controlled circuit 4 enters a standby state, and the current of the resistors R1 and R2 becomes It becomes zero. Also, by setting the control terminal 3 to a high level voltage, the FET
Q4 and Q5 are turned on, and the FE is turned on by turning on the FET Q5.
TQ3 is also turned on, and transistors Q1 and Q2 are turned on to be in an operating state.

【0024】図4は第3の実施例を示す図である。これ
は、第2の実施例におけるトランジスタQ1、Q2をお
のおのpチャンネルFETQ6、Q7に置換するととも
に、基準電圧発生回路の抵抗R1とスイッチS3の機能
をこのFETQ6により、抵抗R2とスイッチS4の機
能をnチャンネルFETQ8で実現したものである。他
は第2の実施例のものと同じである。
FIG. 4 is a diagram showing a third embodiment. This is because the transistors Q1 and Q2 in the second embodiment are replaced with p-channel FETs Q6 and Q7, respectively, and the functions of the resistor R1 and the switch S3 of the reference voltage generating circuit are replaced by the functions of the resistor R2 and the switch S4. This is realized by the n-channel FET Q8. Others are the same as those of the second embodiment.

【0025】この第3の実施例の回路では、制御端子3
を低レベル電圧にすることによりFETQ5〜Q8がオ
フし、待機状態となる。また、制御端子3を高レベル電
圧にすることによりFETQ5がオンし、そのFETQ
5のオンによりFETQ6、Q7もオンして動作状態と
なる。また、FETQ8もオンする。基準電圧端子45
に印加する基準電圧は、FETQ6とQ8の内部抵抗に
よって電源電圧Vccを分圧した電圧となる。
In the circuit of the third embodiment, the control terminal 3
Is set to a low level voltage, the FETs Q5 to Q8 are turned off, and a standby state is set. When the control terminal 3 is set to a high level voltage, the FET Q5 is turned on, and the FET Q5 is turned on.
When the switch 5 is turned on, the FETs Q6 and Q7 are also turned on to be in an operating state. Also, the FET Q8 is turned on. Reference voltage terminal 45
Is a voltage obtained by dividing the power supply voltage Vcc by the internal resistance of the FETs Q6 and Q8.

【0026】図5は第4の実施例を示す図である。これ
は、図2に示した第1の実施例のスイッチS3をpnp
トランジスタQ9により、スイッチQ4をnpnトラン
ジスタQ10により実現し、トランジスタQ9を駆動す
るためにnpnトランジスタQ11を設けたものであ
る。抵抗R7はトランジスタQ11のバイアス用、抵抗
R8はトランジスタQ10のバイアス用である。
FIG. 5 is a diagram showing a fourth embodiment. This means that the switch S3 of the first embodiment shown in FIG.
The switch Q4 is realized by an npn transistor Q10 by a transistor Q9, and an npn transistor Q11 is provided to drive the transistor Q9. The resistor R7 is for biasing the transistor Q11, and the resistor R8 is for biasing the transistor Q10.

【0027】この第4の実施例の回路では、制御端子3
を低レベル電圧にすることによりトランジスタQ1、Q
2、Q9〜Q11のすべてがオフし、待機状態となる。
また、制御端子3を高レベル電圧にすることによりそれ
らがすべてオンし、動作状態となる。
In the circuit of the fourth embodiment, the control terminal 3
Are set to a low level voltage, the transistors Q1 and Q
2. All of Q9 to Q11 are turned off, and a standby state is set.
When the control terminal 3 is set to a high-level voltage, all of them are turned on to be in an operation state.

【0028】[0028]

【発明の効果】以上説明したように、第1の発明によれ
ば、基準電圧安定化回路を電源と接地間に直列接続され
る2個のコンデンサで構成し、その2個のコンデンサの
共通接続点を被制御回路の基準電圧端子接続したので、
その基準電圧端子に接続される基準電圧発生回路の抵抗
素子の遮断→接続時、その基準電圧端子に印加する電圧
が大きく変化することはなく、待機状態から動作状態に
移行するとき被制御回路の内部の直流電圧が迅速に所定
値に落ち着くようになる。また、第2の発明によれば、
スイッチ手段が基準電圧発生回路を兼用するので、回路
構成が単純化される。さらに第3の発明によれば、スイ
ッチ手段が同時に被制御回路のスイッチ端子を制御する
ので、この点でも回路構成が単純化される。
As described above, according to the first aspect, the reference voltage stabilizing circuit is constituted by two capacitors connected in series between the power supply and the ground, and the two capacitors are connected in common. Since the point is connected to the reference voltage terminal of the controlled circuit,
When the resistance element of the reference voltage generating circuit connected to the reference voltage terminal is cut off → connected, the voltage applied to the reference voltage terminal does not greatly change, and when the state of the controlled circuit is changed from the standby state to the operating state. The internal DC voltage quickly settles to a predetermined value. According to the second invention,
Since the switch means also serves as the reference voltage generation circuit, the circuit configuration is simplified. Further, according to the third aspect, since the switch means simultaneously controls the switch terminals of the controlled circuit, the circuit configuration is simplified also in this respect.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 本発明の原理説明のための待機/動作制御回
路の回路図である。
FIG. 1 is a circuit diagram of a standby / operation control circuit for explaining the principle of the present invention.

【図2】 第1の実施例の待機/動作制御回路の回路図
である。
FIG. 2 is a circuit diagram of a standby / operation control circuit according to the first embodiment.

【図3】 第2の実施例の待機/動作制御回路の回路図
である。
FIG. 3 is a circuit diagram of a standby / operation control circuit according to a second embodiment.

【図4】 第3の実施例の待機/動作制御回路の回路図
である。
FIG. 4 is a circuit diagram of a standby / operation control circuit according to a third embodiment.

【図5】 第4の実施例の待機/動作制御回路の回路図
である。
FIG. 5 is a circuit diagram of a standby / operation control circuit according to a fourth embodiment.

【図6】 従来の待機/動作制御回路の回路図である。FIG. 6 is a circuit diagram of a conventional standby / operation control circuit.

【図7】 従来の別の例の待機/動作制御回路の回路図
である。
FIG. 7 is a circuit diagram of another conventional standby / operation control circuit.

【符号の説明】[Explanation of symbols]

1、4:被制御回路、2:制御回路、3:制御端子。 1, 4: controlled circuit, 2: control circuit, 3: control terminal.

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】電源電圧に比例した基準電圧を発生する基
準電圧発生回路と、上記基準電圧が入力される基準電圧
端子、及び内部回路の待機/動作の切り替えを行う制御
信号が入力されるスイッチ端子を有する被制御回路と、
該被制御回路の上記スイッチ端子に上記制御信号を送る
制御回路とを具備する待機/動作制御回路において、 上記被制御回路の上記基準電圧端子と電源との間、及び
上記基準電圧端子と接地との間に各々コンデンサを接続
して構成した基準電圧安定化回路と、 上記基準電圧発生回路を電源、接地から分離するスイッ
チ手段とを具備し、 上記制御回路が、上記被制御回路と上記スイッチ手段に
対して待機のための制御信号を送ることより、上記被制
御回路を待機状態にするとともに上記スイッチ手段によ
り上記基準電圧発生回路を上記電源、接地から分離し、
且つ動作のための制御信号を送ることにより上記被制御
回路を動作状態にするとともに上記スイッチ手段により
上記基準電圧発生回路を上記電源、接地に接続すること
を特徴とする待機/動作制御回路。
1. A reference voltage generating circuit for generating a reference voltage proportional to a power supply voltage, a reference voltage terminal to which the reference voltage is input, and a switch to which a control signal for switching between standby and operation of an internal circuit is input. A controlled circuit having a terminal;
A standby / operation control circuit comprising: a control circuit for sending the control signal to the switch terminal of the controlled circuit, wherein the control circuit transmits the control signal between the reference voltage terminal and the power supply, and the reference voltage terminal and the ground. A reference voltage stabilizing circuit configured by connecting a capacitor therebetween, and switch means for separating the reference voltage generating circuit from a power supply and ground, wherein the control circuit comprises the controlled circuit and the switch means By sending a control signal for standby, the controllable circuit is set to a standby state and the switch means separates the reference voltage generation circuit from the power supply and ground,
A standby / operation control circuit, wherein the controlled circuit is set in an operation state by transmitting a control signal for operation, and the reference voltage generation circuit is connected to the power supply and the ground by the switch means.
【請求項2】上記スイッチ手段を半導体素子で構成し、
該半導体素子を待機時に遮断状態となり動作時に内部抵
抗が所定値となるよう上記制御回路で制御し、上記スイ
ッチ手段が上記基準電圧発生回路を兼用するようにした
ことを特徴とする請求項1に記載の待機/動作制御回
路。
2. The switch means comprises a semiconductor element.
2. The semiconductor device according to claim 1, wherein the semiconductor device is turned off in a standby state, and the semiconductor device is controlled by the control circuit so that an internal resistance becomes a predetermined value during operation, and the switch means also serves as the reference voltage generation circuit. A standby / operation control circuit as described.
【請求項3】上記被制御回路がスイッチ端子の電流の供
給/遮断により内部回路の待機/動作を切り替える回路
であって、該スイッチ端子への電流の供給/遮断が、上
記スイッチ手段により制御されるようにしたことを特徴
とする請求項1に記載の待機/動作制御回路。
3. The circuit according to claim 1, wherein said controlled circuit switches between standby and operation of an internal circuit by supplying / cutting a current to a switch terminal. The supply / cutoff of a current to said switch terminal is controlled by said switch means. 2. The standby / operation control circuit according to claim 1, wherein:
JP14974195A 1995-05-25 1995-05-25 Standby / operation control circuit Expired - Fee Related JP3332131B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14974195A JP3332131B2 (en) 1995-05-25 1995-05-25 Standby / operation control circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14974195A JP3332131B2 (en) 1995-05-25 1995-05-25 Standby / operation control circuit

Publications (2)

Publication Number Publication Date
JPH08320741A JPH08320741A (en) 1996-12-03
JP3332131B2 true JP3332131B2 (en) 2002-10-07

Family

ID=15481778

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14974195A Expired - Fee Related JP3332131B2 (en) 1995-05-25 1995-05-25 Standby / operation control circuit

Country Status (1)

Country Link
JP (1) JP3332131B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2805678B1 (en) * 2000-02-29 2002-06-28 Brandt Cooking SWITCHING POWER SUPPLY
JP4404125B2 (en) 2007-09-12 2010-01-27 株式会社デンソー Electronic control device and signal monitoring circuit

Also Published As

Publication number Publication date
JPH08320741A (en) 1996-12-03

Similar Documents

Publication Publication Date Title
JP3048921B2 (en) Crystal oscillation circuit
JP3332131B2 (en) Standby / operation control circuit
JP2984001B2 (en) Low voltage controlled backup electronics with delayed switch off
US5936390A (en) Control circuit
KR100364970B1 (en) Input change-over type amplifier and frequency change-over type oscillator using the same
JP2607304B2 (en) Semiconductor integrated circuit device
JPH04285999A (en) Driving circuit for piezoelectric buzzer
JPS6240807A (en) Muting circuit
JP2533630Y2 (en) Tape recorder circuit
JPS5829628Y2 (en) filter control circuit
JP2600401B2 (en) Diode switch
JP3581472B2 (en) Pulse signal generation circuit
JP2002217693A (en) Hysteresis circuit
US20050093639A1 (en) Switching circuit and voltage-controlled oscillator including the same
JPS5811077Y2 (en) switching circuit
JP2001177774A (en) Driving circuit for solid-state image sensing device
JPS5910837Y2 (en) switch circuit
JP2690788B2 (en) Semiconductor device
JPH10200389A (en) Load driving circuit
JPH0690523A (en) Bilateral constant-current circuit
JPH064162A (en) Standby circuit
JP2003037488A (en) Method for increasing supply voltage range of an integrated circuit and control circuit for the same
JPS5911037A (en) Receiver
JPS6294451A (en) Power circuit for car audio equipment
JPH05343918A (en) Voltage controlled oscillator

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020702

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080726

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100726

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110726

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120726

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120726

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130726

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees