JP3318918B2 - 三相倍電圧交直変換回路の定サンプリング型ｐｗｍ装置 - Google Patents
三相倍電圧交直変換回路の定サンプリング型ｐｗｍ装置Info
- Publication number
- JP3318918B2 JP3318918B2 JP14578299A JP14578299A JP3318918B2 JP 3318918 B2 JP3318918 B2 JP 3318918B2 JP 14578299 A JP14578299 A JP 14578299A JP 14578299 A JP14578299 A JP 14578299A JP 3318918 B2 JP3318918 B2 JP 3318918B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- switching element
- power supply
- switching
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Rectifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電源装置として使
用される三相倍電圧交直変換回路の定サンプリング型Ｐ
ＷＭ装置に関する。
用される三相倍電圧交直変換回路の定サンプリング型Ｐ
ＷＭ装置に関する。
【０００２】
【従来の技術】一般に、家電機器や通信電源などでは、
単相倍電圧型交直変換回路が使用されている。その理由
は回路のシンプルなことに加えて、ＡＣ−ＤＣ間が一線
共通（ＤＣの中性点が交流系統に直接接続）であるた
め、直流側のノイズ対策が楽な点にその特徴があるため
である。
単相倍電圧型交直変換回路が使用されている。その理由
は回路のシンプルなことに加えて、ＡＣ−ＤＣ間が一線
共通（ＤＣの中性点が交流系統に直接接続）であるた
め、直流側のノイズ対策が楽な点にその特徴があるため
である。
【０００３】しかしながら、上記装置において、交流入
力はＰＷＭ（Ｐｕｌｓ ＷｉｄｔｈＭｏｄｕｌａｔｉｏ
ｎ）コンバータで入力電流が正弦波となるように制御さ
れながら整流され、二次電池を充電しつつインバータに
電力を供給するものである。
力はＰＷＭ（Ｐｕｌｓ ＷｉｄｔｈＭｏｄｕｌａｔｉｏ
ｎ）コンバータで入力電流が正弦波となるように制御さ
れながら整流され、二次電池を充電しつつインバータに
電力を供給するものである。
【０００４】そしてパワーデバイスのゲート指令の作成
法であるＰＷＭ方式としては、例えばキャリア比較方式
あるいはヒステリシスコンパレータ方式が採用されてい
る。しかし、これらキャリア方式あるいはヒステリシス
コンパレータ方式等は、アナログ技術を主としたもので
あって、現状のディジタル技術には適していない。そこ
で出願人は単相倍電圧交直変換回路のディジタル制御技
術として、既に特願平１０−３０６３１５号を提案済で
ある。
法であるＰＷＭ方式としては、例えばキャリア比較方式
あるいはヒステリシスコンパレータ方式が採用されてい
る。しかし、これらキャリア方式あるいはヒステリシス
コンパレータ方式等は、アナログ技術を主としたもので
あって、現状のディジタル技術には適していない。そこ
で出願人は単相倍電圧交直変換回路のディジタル制御技
術として、既に特願平１０−３０６３１５号を提案済で
ある。
【０００５】又、三相倍電圧交直変換回路としては図１
０が公知である。図１０において、Ｌs は系統のインダ
クタンス、ＬP は整流装置内のインダクタンス、Ｅ
ｄ1 ，Ｅｄ2 は直流電源、Ｕ，Ｗ，Ｘ，Ｚはスイッチン
グの主素子（自己ターンオフデバイス）であり、前記各
主素子に対しては夫々逆並列にダイオードが設けられて
いる。
０が公知である。図１０において、Ｌs は系統のインダ
クタンス、ＬP は整流装置内のインダクタンス、Ｅ
ｄ1 ，Ｅｄ2 は直流電源、Ｕ，Ｗ，Ｘ，Ｚはスイッチン
グの主素子（自己ターンオフデバイス）であり、前記各
主素子に対しては夫々逆並列にダイオードが設けられて
いる。
【０００６】なお、図１０については、ＩＥＥＥ ＴＲ
ＡＮＳＡＣＴＩＯＮＳ ＯＮ ＩＮＤＵＳＴＲＹ ＡＰ
ＰＬＩＣＡＴＩＯＮＳ．ＶＯＬ．３２，ＮＯ．６．ＮＯ
ＶＥＭＢＥＲ／ＤＥＣＥＭＢＥＲ １９９６．Ｐ１３３
１〜Ｐ１３３３，Ｆｉｇ．２，Ｆｉｇ．３（文献１）、
電気評論 １９９８年９月号 Ｐ７５ 図５（文献２）
に示されている。そして文献１ではモータドライブへの
適用例が、又、文献２ではＰＶインバータへの適用例が
夫々示されている。
ＡＮＳＡＣＴＩＯＮＳ ＯＮ ＩＮＤＵＳＴＲＹ ＡＰ
ＰＬＩＣＡＴＩＯＮＳ．ＶＯＬ．３２，ＮＯ．６．ＮＯ
ＶＥＭＢＥＲ／ＤＥＣＥＭＢＥＲ １９９６．Ｐ１３３
１〜Ｐ１３３３，Ｆｉｇ．２，Ｆｉｇ．３（文献１）、
電気評論 １９９８年９月号 Ｐ７５ 図５（文献２）
に示されている。そして文献１ではモータドライブへの
適用例が、又、文献２ではＰＶインバータへの適用例が
夫々示されている。
【０００７】
【発明が解決しようとする課題】上記従来装置におい
て、文献１ではその制御に関してキャリア比較とヒステ
リシスコンパレータ法が、又、文献２では明確には記さ
れていないが、キャリア比較が用いられているものと想
像される。この理由は出願人の調査の限りでは、この種
の制御方式において定サンプル型のものは見当たらない
からである。
て、文献１ではその制御に関してキャリア比較とヒステ
リシスコンパレータ法が、又、文献２では明確には記さ
れていないが、キャリア比較が用いられているものと想
像される。この理由は出願人の調査の限りでは、この種
の制御方式において定サンプル型のものは見当たらない
からである。
【０００８】ここで、図１１を用いて三角波比較の場合
を説明する。図１１は１００Ｖ，２ｋＷのＰＭ（永久磁
石）モータを５ｋＨｚの三角波比較で駆動した場合の波
形を示す。そして、図１１からわかるように、この場合
各相電流の基本波実効値はａ＝１１．５［Ａ］，ｂ＝１
０．７［Ａ］，ｃ＝１１．９［Ａ］となってｂ相が小さ
くなっている。なお、横軸に時間［ｍｓ］を、縦軸に電
流［Ａ］をとった場合である。この場合、ｂ相電流の振
幅が小さくなっていることは、逆相電流が発生している
ためと考えられる。
を説明する。図１１は１００Ｖ，２ｋＷのＰＭ（永久磁
石）モータを５ｋＨｚの三角波比較で駆動した場合の波
形を示す。そして、図１１からわかるように、この場合
各相電流の基本波実効値はａ＝１１．５［Ａ］，ｂ＝１
０．７［Ａ］，ｃ＝１１．９［Ａ］となってｂ相が小さ
くなっている。なお、横軸に時間［ｍｓ］を、縦軸に電
流［Ａ］をとった場合である。この場合、ｂ相電流の振
幅が小さくなっていることは、逆相電流が発生している
ためと考えられる。
【０００９】又、図１２を用いてヒステリシスコンパレ
ータの場合を説明する。図１２において、モータは図１
１の場合のモータをヒステリシス幅＝１．４［Ａ］のヒ
ステリシスコンパレータで駆動した場合を示す。この場
合、各相電流の基本波実効値は、ａ＝１２．５［Ａ］，
ｂ＝１２．２［Ａ］，ｃ＝１２．５［Ａ］となり、前記
と同様にｂ相電流が小さくなっている。
ータの場合を説明する。図１２において、モータは図１
１の場合のモータをヒステリシス幅＝１．４［Ａ］のヒ
ステリシスコンパレータで駆動した場合を示す。この場
合、各相電流の基本波実効値は、ａ＝１２．５［Ａ］，
ｂ＝１２．２［Ａ］，ｃ＝１２．５［Ａ］となり、前記
と同様にｂ相電流が小さくなっている。
【００１０】上記したことからわかるように、特にモー
タドライブ用途（ＬP ＝０）におけるキャリア比較，ヒ
ステリシスコンパレータ法では、相電流の誤差Δａ(t)
，Δｃ(t) をそのまま用いているため、三相電流のバ
ランス（特にｂ相電流のギザギザが多い）が悪い欠点が
ある。
タドライブ用途（ＬP ＝０）におけるキャリア比較，ヒ
ステリシスコンパレータ法では、相電流の誤差Δａ(t)
，Δｃ(t) をそのまま用いているため、三相電流のバ
ランス（特にｂ相電流のギザギザが多い）が悪い欠点が
ある。
【００１１】三相倍電圧交直変換回路では、入出力の一
線が共通であるため、トランスレスで用いてもノイズの
発生が少ないという利点がある。このため、家電機器な
どコストダウン要求の強い機器への適用に向いている。
線が共通であるため、トランスレスで用いてもノイズの
発生が少ないという利点がある。このため、家電機器な
どコストダウン要求の強い機器への適用に向いている。
【００１２】しかし、既存のＰＷＭ方式は既に述べたよ
うに、キャリア比較方式あるいはヒステリシスコンパレ
ータ方式などのアナログ技術をベースとした方式であ
り、現在、コストダウンの要素技術として主流となりつ
つあるディジタル制御には高価な高速プロセッサを必要
とするために適していない。
うに、キャリア比較方式あるいはヒステリシスコンパレ
ータ方式などのアナログ技術をベースとした方式であ
り、現在、コストダウンの要素技術として主流となりつ
つあるディジタル制御には高価な高速プロセッサを必要
とするために適していない。
【００１３】本発明は上記課題を解決するためになされ
たものであり、ディジタル制御に適した三相倍電圧交直
変換回路の定サンプル型ＰＷＭ装置を提供することを目
的としている。
たものであり、ディジタル制御に適した三相倍電圧交直
変換回路の定サンプル型ＰＷＭ装置を提供することを目
的としている。
【００１４】
【課題を解決するための手段】本発明の[請求項１]に係
る三相交直変換回路の定サンプリング型ＰＷＭ装置は、
第１の直流電源と、第２の直流電源と、第１ないし第４
のスイッチング素子とを備え、前記第１の直流電源と第
２の直流電源とを直列に接続したものと、前記第１のス
イッチング素子と第２のスイッチング素子とを直列に接
続したものと、前記第３のスイッチング素子と第４のス
イッチング素子とを直列に接続したものとを、夫々並列
に接続した三相交直変換回路において、前記第１の直流
電源と第２の直流電源との接続点と、前記第１のスイッ
チング素子と第２のスイッチング素子との接続点と、前
記第３のスイッチング素子と第４のスイッチング素子と
の各接続点を、それぞれ三相交流回路の各相に接続し、
前記三相交流回路の内の少なくともニ相の電流を、一定
のサンプリング周期ごとに検出して目標関数との誤差電
流を求め、前記誤差電流の向きに応じて前記各スイッチ
ング素子のスイッチングを制御するようにした。
る三相交直変換回路の定サンプリング型ＰＷＭ装置は、
第１の直流電源と、第２の直流電源と、第１ないし第４
のスイッチング素子とを備え、前記第１の直流電源と第
２の直流電源とを直列に接続したものと、前記第１のス
イッチング素子と第２のスイッチング素子とを直列に接
続したものと、前記第３のスイッチング素子と第４のス
イッチング素子とを直列に接続したものとを、夫々並列
に接続した三相交直変換回路において、前記第１の直流
電源と第２の直流電源との接続点と、前記第１のスイッ
チング素子と第２のスイッチング素子との接続点と、前
記第３のスイッチング素子と第４のスイッチング素子と
の各接続点を、それぞれ三相交流回路の各相に接続し、
前記三相交流回路の内の少なくともニ相の電流を、一定
のサンプリング周期ごとに検出して目標関数との誤差電
流を求め、前記誤差電流の向きに応じて前記各スイッチ
ング素子のスイッチングを制御するようにした。
【００１５】本発明の[請求項２]に係る三相交直変換回
路の定サンプリング型ＰＷＭ装置は、第１の直流電源
と、第２の直流電源と、第１ないし第４のスイッチング
素子とを備え、前記第１の直流電源と第２の直流電源と
を直列に接続したものと、前記第１のスイッチング素子
と第２のスイッチング素子とを直列に接続したものと、
前記第３のスイッチング素子と第４のスイッチング素子
とを直列に接続したものとを、夫々並列に接続した三相
交直変換回路において、前記第１の直流電源と第２の直
流電源との接続点と、前記第１のスイッチング素子と第
２のスイッチング素子との接続点と、前記第３のスイッ
チング素子と第４のスイッチング素子との各接続点を、
それぞれ三相交流回路の各相に接続し、前記三相交流回
路の内の少なくともニ相の電流を一定サンプリング周期
ごとに検出して目標関数との誤差電流を求め、前記誤差
電流を求めたニ相以外の一相の誤差電流の大きさに応じ
て各スイッチング素子のスイッチングを制御するように
した。
路の定サンプリング型ＰＷＭ装置は、第１の直流電源
と、第２の直流電源と、第１ないし第４のスイッチング
素子とを備え、前記第１の直流電源と第２の直流電源と
を直列に接続したものと、前記第１のスイッチング素子
と第２のスイッチング素子とを直列に接続したものと、
前記第３のスイッチング素子と第４のスイッチング素子
とを直列に接続したものとを、夫々並列に接続した三相
交直変換回路において、前記第１の直流電源と第２の直
流電源との接続点と、前記第１のスイッチング素子と第
２のスイッチング素子との接続点と、前記第３のスイッ
チング素子と第４のスイッチング素子との各接続点を、
それぞれ三相交流回路の各相に接続し、前記三相交流回
路の内の少なくともニ相の電流を一定サンプリング周期
ごとに検出して目標関数との誤差電流を求め、前記誤差
電流を求めたニ相以外の一相の誤差電流の大きさに応じ
て各スイッチング素子のスイッチングを制御するように
した。
【００１６】
【００１７】
【００１８】
【発明の実施の形態】図１は本発明による三相倍電圧交
直変換回路の定サンプル型ＰＷＭ装置の実施の形態を示
す構成図である。図１において、左側上半部分の三相系
統部分と右側上半部分にあって前記三相系統部分に接続
されるスイッチＵ，Ｗ，Ｘ，Ｚからなる主素子部分及び
前記主素子部分に対して並列に接続された直流電源部分
は図１０に示したものと同じであり、異なる部分は下半
分の制御回路部分だけである。
直変換回路の定サンプル型ＰＷＭ装置の実施の形態を示
す構成図である。図１において、左側上半部分の三相系
統部分と右側上半部分にあって前記三相系統部分に接続
されるスイッチＵ，Ｗ，Ｘ，Ｚからなる主素子部分及び
前記主素子部分に対して並列に接続された直流電源部分
は図１０に示したものと同じであり、異なる部分は下半
分の制御回路部分だけである。
【００１９】したがって異なる部分を中心に説明する。
図１において、１はパルス幅変調器、２はパルス発生器
で一定サンプリング周期Ｔs 毎にパルスを発生する。３
−１，３−２は目標関数で、そのうちの３−１はａ相指
令，３−２はｃ相指令、４−１，４−２は連系点に設け
た変流器で、そのうちの４−１はａ相電流用，４−２は
ｃ相電流用である。又、５−１，５−２は加算器であ
り、そのうちの５−１はａ相用，５−２はｃ相用であ
る。
図１において、１はパルス幅変調器、２はパルス発生器
で一定サンプリング周期Ｔs 毎にパルスを発生する。３
−１，３−２は目標関数で、そのうちの３−１はａ相指
令，３−２はｃ相指令、４−１，４−２は連系点に設け
た変流器で、そのうちの４−１はａ相電流用，４−２は
ｃ相電流用である。又、５−１，５−２は加算器であ
り、そのうちの５−１はａ相用，５−２はｃ相用であ
る。
【００２０】次に作用について説明する。先ず、ａ相に
ついて、変流器４−１によって連系点電流ｉa (t) を検
出し、加算器５−１にてａ相の目標関数ｊa (t) と比較
して、前記連系点電流と目標関数との差である電流誤差
Δａ(t) を得る。同様にｃ相についてΔｃ(t) を得て、
パルス幅変調器１へ入力し、以下に説明する演算をし、
その結果を主素子のゲートへ出力する。
ついて、変流器４−１によって連系点電流ｉa (t) を検
出し、加算器５−１にてａ相の目標関数ｊa (t) と比較
して、前記連系点電流と目標関数との差である電流誤差
Δａ(t) を得る。同様にｃ相についてΔｃ(t) を得て、
パルス幅変調器１へ入力し、以下に説明する演算をし、
その結果を主素子のゲートへ出力する。
【数５】 Δａ(t) ＝ｉa (t) −ｊa (t) ［Ａ］ Δｃ(t) ＝ｉc (t) −ｊc (t) ［Ａ］ ……………………（１）
【００２１】電流データのサンプル時刻をｔ0 ，ｔ1 ，
…，ｔn ，…，（ｔn −ｔn-1 ＝Ｔ s ：const ，１／Ｔ
s ［Ｈｚ］＝サンプル周波数）とする。そして、結論と
して言えば時刻ｔn での誤差電流Δａ（ｔn ）とΔｃ
（ｔn ）の向きに応じて、時刻ｔn ＋Ｔc （Ｔc ：cons
t ，制御遅れ時間Ｔs ＞Ｔc とする）での主素子に対す
るゲート指令を下記モードにて行なう。なお、Δａ（ｔ
n ），Δｃ（ｔn ）は、各サンプル時刻におけるａ相，
ｃ相の誤差関数値である。
…，ｔn ，…，（ｔn −ｔn-1 ＝Ｔ s ：const ，１／Ｔ
s ［Ｈｚ］＝サンプル周波数）とする。そして、結論と
して言えば時刻ｔn での誤差電流Δａ（ｔn ）とΔｃ
（ｔn ）の向きに応じて、時刻ｔn ＋Ｔc （Ｔc ：cons
t ，制御遅れ時間Ｔs ＞Ｔc とする）での主素子に対す
るゲート指令を下記モードにて行なう。なお、Δａ（ｔ
n ），Δｃ（ｔn ）は、各サンプル時刻におけるａ相，
ｃ相の誤差関数値である。
【００２２】
【表９】
【００２３】なお、図１の回路構成において、連系点の
電流の増減を主素子のオン・オフにより自由に制御する
ためには、結論的に言えば（２）式が成立することを要
する。更に、ＬP の値を（３）式を満たすように定める
必要がある。
電流の増減を主素子のオン・オフにより自由に制御する
ためには、結論的に言えば（２）式が成立することを要
する。更に、ＬP の値を（３）式を満たすように定める
必要がある。
【数６】 なお、この計算式の導出過程を詳細に説明することは、
本発明の趣旨ではないため省略する。
本発明の趣旨ではないため省略する。
【００２４】上記説明において、誤差電流の向きに応じ
てゲート指令を発する旨の説明をしたが、この点の演算
内容を図２によって簡単に説明する。図２は演算内容を
示す図であり、縦軸に交流電流（Ａ）をとり、横軸に時
間（ｓ）をとって示したものである。図において、ｊ
(t) は任意の目標関数であり、この目標関数を中心にし
て目標追従誤差幅ｊ(t) ＋ｊ(e) とｊ(t) −ｊ(e) との
幅がある。今、サンプリング時刻ｔn において交流電流
Ｉn が検出された場合を考える。
てゲート指令を発する旨の説明をしたが、この点の演算
内容を図２によって簡単に説明する。図２は演算内容を
示す図であり、縦軸に交流電流（Ａ）をとり、横軸に時
間（ｓ）をとって示したものである。図において、ｊ
(t) は任意の目標関数であり、この目標関数を中心にし
て目標追従誤差幅ｊ(t) ＋ｊ(e) とｊ(t) −ｊ(e) との
幅がある。今、サンプリング時刻ｔn において交流電流
Ｉn が検出された場合を考える。
【００２５】この時の目標関数はｊ（ｔn ）であり、目
標関数ｊ（ｔn ）と交流電流Ｉn との差はｊ（ｔn ）−
Ｉn となる。図から明らかなように目標関数ｊ（ｔn ）
より検出された交流電流Ｉn は小である。ここでデータ
を採取してから次のスイッチングモードを決めるまでに
要する計測制御回路の処理時間をＴc (s) とする。な
お、Ｔc ≦Ｔs とし、Ｔc を制御遅れ時間、Ｔs をサン
プリング周期と称す。
標関数ｊ（ｔn ）と交流電流Ｉn との差はｊ（ｔn ）−
Ｉn となる。図から明らかなように目標関数ｊ（ｔn ）
より検出された交流電流Ｉn は小である。ここでデータ
を採取してから次のスイッチングモードを決めるまでに
要する計測制御回路の処理時間をＴc (s) とする。な
お、Ｔc ≦Ｔs とし、Ｔc を制御遅れ時間、Ｔs をサン
プリング周期と称す。
【００２６】したがってサンプリング時刻ｔn にて交流
電流をサンプリングし、制御遅れ時間Ｔc 後に正方向の
制御（上げ制御）を行なう。次のサンプリング時刻ｔ
n+1 では、サンプリングされた交流電流はＩn+1 である
が、この場合の目標関数はｊ（ｔn+1 ）であり、その差
は依然として目標関数より小である。したがって、今回
も制御遅れ時間Ｔc に更に正方向への制御（上げ制御）
を行なう。
電流をサンプリングし、制御遅れ時間Ｔc 後に正方向の
制御（上げ制御）を行なう。次のサンプリング時刻ｔ
n+1 では、サンプリングされた交流電流はＩn+1 である
が、この場合の目標関数はｊ（ｔn+1 ）であり、その差
は依然として目標関数より小である。したがって、今回
も制御遅れ時間Ｔc に更に正方向への制御（上げ制御）
を行なう。
【００２７】次いでサンプリング時刻ｔn+2 では検出電
流値はＩn+2 となり、これは目標関数ｊ（ｔn+2 ）より
大となる。そこでこの場合は負方向への制御（下げ制
御）をし、次のサンプリング時刻で前記処理を繰り返
す。なお、ｔ＝ｔn ＋Ｔc でのモードが、ｔ＝ｔn-1 ＋
Ｔc でのモードと異なる時には直流短絡（アーム短絡）
を防止するため、最初にモード０（全素子がＯＦＦであ
るモード）をＴd (s) （入り遅れ時間）だけ挿入する。
Ｔd は主素子のターンオフ時間により決める。
流値はＩn+2 となり、これは目標関数ｊ（ｔn+2 ）より
大となる。そこでこの場合は負方向への制御（下げ制
御）をし、次のサンプリング時刻で前記処理を繰り返
す。なお、ｔ＝ｔn ＋Ｔc でのモードが、ｔ＝ｔn-1 ＋
Ｔc でのモードと異なる時には直流短絡（アーム短絡）
を防止するため、最初にモード０（全素子がＯＦＦであ
るモード）をＴd (s) （入り遅れ時間）だけ挿入する。
Ｔd は主素子のターンオフ時間により決める。
【００２８】以上の処理を繰り返すことにより、交流電
流が任意の目標関数に順次近づくことになる。なお、当
然のことながらＴc ≦Ｔs の関係にある。上記演算内容
によれば実際に検出される電流値が目標関数より大か小
かだけを検出すれば電流制御が可能であり、本発明はこ
の原理を用いている。
流が任意の目標関数に順次近づくことになる。なお、当
然のことながらＴc ≦Ｔs の関係にある。上記演算内容
によれば実際に検出される電流値が目標関数より大か小
かだけを検出すれば電流制御が可能であり、本発明はこ
の原理を用いている。
【００２９】既に説明したように、本実施の形態ではそ
のスイッチングとして主素子Ｕ，ＸはΔａ（ｔn ）の向
きにより、又、Ｗ，ＺはΔｃ（ｔn ）の向きにより決定
すべきことを説明したが、全体の動作を三相とするため
には主素子Ｕ，Ｘ，Ｗ，Ｚの動作を必要とすることは当
然のことである。
のスイッチングとして主素子Ｕ，ＸはΔａ（ｔn ）の向
きにより、又、Ｗ，ＺはΔｃ（ｔn ）の向きにより決定
すべきことを説明したが、全体の動作を三相とするため
には主素子Ｕ，Ｘ，Ｗ，Ｚの動作を必要とすることは当
然のことである。
【００３０】［請求項２］の実施の形態について以下に
説明する。本実施の形態では図１において、各主素子と
逆並列に設けたダイオードの通流時にゲート指令を止め
るようにしたものである。即ち、構成図は図１と同じで
あるため省略し、演算内容のみ説明する。
説明する。本実施の形態では図１において、各主素子と
逆並列に設けたダイオードの通流時にゲート指令を止め
るようにしたものである。即ち、構成図は図１と同じで
あるため省略し、演算内容のみ説明する。
【００３１】先ず、ゲート指令であるが、本実施の形態
では各サンプル時刻ｔn で測定された誤差電流Δａ（ｔ
n ），Δｃ（ｔn ）と目標関数ｊa （ｔn ），ｊc （ｔ
n ）の向きに応じて、時刻ｔn ＋Ｔc での主素子に対す
るゲート指令を下記のように決定するものである。即
ち、主素子Ｕ，ＸについてはΔａ（ｔn ）とｊ
a （ｔn）の向きにより、又、主素子Ｗ，Ｚについては
Δｃ（ｔn ）とｊc （ｔn ）の向きにより夫々下記とす
る。
では各サンプル時刻ｔn で測定された誤差電流Δａ（ｔ
n ），Δｃ（ｔn ）と目標関数ｊa （ｔn ），ｊc （ｔ
n ）の向きに応じて、時刻ｔn ＋Ｔc での主素子に対す
るゲート指令を下記のように決定するものである。即
ち、主素子Ｕ，ＸについてはΔａ（ｔn ）とｊ
a （ｔn）の向きにより、又、主素子Ｗ，Ｚについては
Δｃ（ｔn ）とｊc （ｔn ）の向きにより夫々下記とす
る。
【００３２】
【表１０】
【００３３】本実施の形態によれば、ダイオードの通流
時に、ゲート指令を停止するようにしたので、主素子が
ＩＧＢＴ，ＧＴＯの場合に適している。
時に、ゲート指令を停止するようにしたので、主素子が
ＩＧＢＴ，ＧＴＯの場合に適している。
【００３４】実施例１ 図１を適用した系統連系用三相倍電圧型交直変換回路の
動作を計算機シミュレーションにより示す。図３は実施
例による主回路構成図であり、三相２００Ｖ，５０Ｈｚ
の系統に連系する１０ｋＷの蓄電システムを対象とし、
力率は１．０とする。
動作を計算機シミュレーションにより示す。図３は実施
例による主回路構成図であり、三相２００Ｖ，５０Ｈｚ
の系統に連系する１０ｋＷの蓄電システムを対象とし、
力率は１．０とする。
【００３５】図３では系統側のインピーダンスを３％と
し、他の主回路定数は図示のように設定し、ＰＣＣ（Ｐ
ｏｉｎｔ ｏｆ Ｃｏｍｍｏｎ Ｃｏｕｐｌｉｎｇ 連
系点）内にあって点線で囲まれた部分は交流フィルタを
入れた場合である。又、電池の電圧を一方を３６０Ｖ、
他方を３２０Ｖとした理由は、直流電圧が上下でバラン
スしていなくてもバランスした交流電流が作られること
を示すために、あえてＥd1＝３２０Ｖ，Ｅd2＝３６０Ｖ
としたものである。そして、系統側に高調波成分を流出
しないようにΔ結線のＣＲフィルタを設置したものであ
り、Ｔs ＝２０μｓ（サンプル周波数＝５０Ｈｚ），Ｔ
c ＝５μｓとした。
し、他の主回路定数は図示のように設定し、ＰＣＣ（Ｐ
ｏｉｎｔ ｏｆ Ｃｏｍｍｏｎ Ｃｏｕｐｌｉｎｇ 連
系点）内にあって点線で囲まれた部分は交流フィルタを
入れた場合である。又、電池の電圧を一方を３６０Ｖ、
他方を３２０Ｖとした理由は、直流電圧が上下でバラン
スしていなくてもバランスした交流電流が作られること
を示すために、あえてＥd1＝３２０Ｖ，Ｅd2＝３６０Ｖ
としたものである。そして、系統側に高調波成分を流出
しないようにΔ結線のＣＲフィルタを設置したものであ
り、Ｔs ＝２０μｓ（サンプル周波数＝５０Ｈｚ），Ｔ
c ＝５μｓとした。
【００３６】図４は１０ｋＷ，ＰＦ＝１．０で発電した
場合のＬP 電流ＬP −Ｉ(a) ，ＬP−Ｉ(c) 、連系電流
ＬS −Ｉ(a) ，ＬS −Ｉ(b) ，ＬS −Ｉ(c) 、連系電圧
Ｖab，Ｖbc，Ｖca、ゲート指令Ｕ，Ｘ，Ｗ，Ｚの各波形
を示す。なお、横軸は時間［ｍｓ］を示し、縦軸は電圧
［Ｖ］と電流［Ａ］を示す。
場合のＬP 電流ＬP −Ｉ(a) ，ＬP−Ｉ(c) 、連系電流
ＬS −Ｉ(a) ，ＬS −Ｉ(b) ，ＬS −Ｉ(c) 、連系電圧
Ｖab，Ｖbc，Ｖca、ゲート指令Ｕ，Ｘ，Ｗ，Ｚの各波形
を示す。なお、横軸は時間［ｍｓ］を示し、縦軸は電圧
［Ｖ］と電流［Ａ］を示す。
【００３７】図から明らかなように、各相ともほぼバラ
ンスして正弦波となっていることがわかる。この場合、
平均スイッチング周波数は主素子ＵとＸが１１．４ｋＨ
ｚ、ＷとＺが９．５ｋＨｚとなった。なお、スイッチン
グ周波数がＵＸとＷＺで異なるのは、Ｅd1とＥd2が等し
くないためである。連系電流のＴＨＤは各相とも１．９
％以下であり、高調波の発生は少ない。
ンスして正弦波となっていることがわかる。この場合、
平均スイッチング周波数は主素子ＵとＸが１１．４ｋＨ
ｚ、ＷとＺが９．５ｋＨｚとなった。なお、スイッチン
グ周波数がＵＸとＷＺで異なるのは、Ｅd1とＥd2が等し
くないためである。連系電流のＴＨＤは各相とも１．９
％以下であり、高調波の発生は少ない。
【００３８】実施例２ 図５は図１において、ゲート指令を止めるようにした場
合（［請求項２］）の各部波形を示したものであり、そ
の他の条件は実施例１と同様である。この場合も、図か
ら明らかなように、各相ともほぼ平衡した正弦波となっ
ている。この場合は平均スイッチング周波数はＵとＸが
６ｋＨｚ、ＷとＺが５ｋＨｚであり、実施例１のおよそ
半分である。
合（［請求項２］）の各部波形を示したものであり、そ
の他の条件は実施例１と同様である。この場合も、図か
ら明らかなように、各相ともほぼ平衡した正弦波となっ
ている。この場合は平均スイッチング周波数はＵとＸが
６ｋＨｚ、ＷとＺが５ｋＨｚであり、実施例１のおよそ
半分である。
【００３９】図６は［請求項３］の実施の形態を示す構
成図であり、図６において図１と同一部分については同
一符号を付す。本実施の形態ではモータドライブを対象
としたものであるため、交流系統側に３φモータを設
け、このモータへの電流を変流器４−１，４−２にて検
出して、各目標関数との電流誤差関数Δａ(t) ，Δｃ
(t) を得て、パルス幅変調器１へ入力し、以下に説明す
る演算をし、その結果を主素子のゲートへ出力する。
成図であり、図６において図１と同一部分については同
一符号を付す。本実施の形態ではモータドライブを対象
としたものであるため、交流系統側に３φモータを設
け、このモータへの電流を変流器４−１，４−２にて検
出して、各目標関数との電流誤差関数Δａ(t) ，Δｃ
(t) を得て、パルス幅変調器１へ入力し、以下に説明す
る演算をし、その結果を主素子のゲートへ出力する。
【００４０】したがって三相系統部分が３φモータＭに
置き換わり、勿論モータであるため系統の場合に存在し
たＬP ＝０となったこと、更にゲート指令は、時刻ｔn
での誤差電流Δａ（ｔn ），Δｃ（ｔn ）の値に基づい
て、時刻ｔn ＋Ｔc での主素子に対するゲート指令を下
記とした。
置き換わり、勿論モータであるため系統の場合に存在し
たＬP ＝０となったこと、更にゲート指令は、時刻ｔn
での誤差電流Δａ（ｔn ），Δｃ（ｔn ）の値に基づい
て、時刻ｔn ＋Ｔc での主素子に対するゲート指令を下
記とした。
【００４１】
【表１１】
【００４２】上記ゲート指令は、主素子がＵとＸの場合
はａ−ｂ間の線間電流の向きで、又、主素子がＷとＺの
場合はｃ−ｂ間の線間電流の向きで夫々ゲートの開閉を
させることを意味している。したがって図６の構成では
加算回路５，７，２倍項６等を調整して、必要とする誤
差電流（例えば２Δａ（ｔn ）＋Δｃ（ｔn ））を得て
いる。その他の動作は図１の場合と同様である。
はａ−ｂ間の線間電流の向きで、又、主素子がＷとＺの
場合はｃ−ｂ間の線間電流の向きで夫々ゲートの開閉を
させることを意味している。したがって図６の構成では
加算回路５，７，２倍項６等を調整して、必要とする誤
差電流（例えば２Δａ（ｔn ）＋Δｃ（ｔn ））を得て
いる。その他の動作は図１の場合と同様である。
【００４３】［請求項４］の実施の形態について以下に
説明する。本実施の形態では図６において、各主素子と
逆並列に設けたダイオードの通流時にはゲート指令を止
めるようにしたものである。この場合の構成図は図６と
同じであるため省略して演算内容のみ説明する。
説明する。本実施の形態では図６において、各主素子と
逆並列に設けたダイオードの通流時にはゲート指令を止
めるようにしたものである。この場合の構成図は図６と
同じであるため省略して演算内容のみ説明する。
【００４４】本実施の形態では各サンプル時刻ｔn で測
定された誤差電流Δａ（ｔn ），Δｃ（ｔn ）と目標関
数ｊa （ｔn ），ｊc （ｔn ）の向きにより、時刻ｔn
＋Ｔ c での主素子に対するゲート指令を下記のように決
定するものである。
定された誤差電流Δａ（ｔn ），Δｃ（ｔn ）と目標関
数ｊa （ｔn ），ｊc （ｔn ）の向きにより、時刻ｔn
＋Ｔ c での主素子に対するゲート指令を下記のように決
定するものである。
【００４５】
【表１２】
【００４６】本実施の形態によれば、ダイオードの通流
時にゲート指令を停止するようにしたので、主素子がＩ
ＧＢＴ，ＧＴＯの場合に適している。
時にゲート指令を停止するようにしたので、主素子がＩ
ＧＢＴ，ＧＴＯの場合に適している。
【００４７】実施例３ ［請求項３］の場合の動作を計算機シミュレーションに
より示す。本実施例は家電（エアコン，洗濯機，冷蔵庫
など）用モータドライブを対象とし、図７に示すように
モータはａｃ１００Ｖ，２ｋＷの三相永久磁石（ＰＭ）
モータとした。又、直流電圧はアンバランスがあっても
交流電流がバランスすることを確認するために、前記同
様に、あえてＥd1＝１５０Ｖ，Ｅd2＝１７０Ｖとした。
又、Ｔs＝４０μｓ（サンプル周波数＝２５ｋＨｚ），
Ｔc ＝５μｓとした。
より示す。本実施例は家電（エアコン，洗濯機，冷蔵庫
など）用モータドライブを対象とし、図７に示すように
モータはａｃ１００Ｖ，２ｋＷの三相永久磁石（ＰＭ）
モータとした。又、直流電圧はアンバランスがあっても
交流電流がバランスすることを確認するために、前記同
様に、あえてＥd1＝１５０Ｖ，Ｅd2＝１７０Ｖとした。
又、Ｔs＝４０μｓ（サンプル周波数＝２５ｋＨｚ），
Ｔc ＝５μｓとした。
【００４８】図８にモータの各相電流Ｉa ，Ｉb ，
Ｉc ，ａ，ｃ相の電流指令ｊa ，ｊc 及びゲート指令の
波形を示す。図８は横軸に時間［ｍｓ］，縦軸に電流
［Ａ］をとった。図からわかるようにモータ電流は各相
ともほぼバランスした正弦波になっている。又、平均ス
イッチング周波数は５．７ｋＨｚである。各相電流の基
本波実効値は、ａ＝１１．７Ａ，ｂ＝１１．７Ａ，ｃ＝
１１．７Ａであった。
Ｉc ，ａ，ｃ相の電流指令ｊa ，ｊc 及びゲート指令の
波形を示す。図８は横軸に時間［ｍｓ］，縦軸に電流
［Ａ］をとった。図からわかるようにモータ電流は各相
ともほぼバランスした正弦波になっている。又、平均ス
イッチング周波数は５．７ｋＨｚである。各相電流の基
本波実効値は、ａ＝１１．７Ａ，ｂ＝１１．７Ａ，ｃ＝
１１．７Ａであった。
【００４９】実施例４ 本実施例では実施例３と同じ条件とし、ゲート指令を止
めるようにした場合である。図９がこの場合の波形であ
る。図から明らかなようにｂ相電流Ｉb にやや凹凸（ギ
ザギザ）があるが、全体的なバランスがとれている。
めるようにした場合である。図９がこの場合の波形であ
る。図から明らかなようにｂ相電流Ｉb にやや凹凸（ギ
ザギザ）があるが、全体的なバランスがとれている。
【００５０】
【発明の効果】以上説明したように、本発明によれば三
相倍電圧交直変換回路において、定サンプル型のＰＷＭ
法を適用するようにしたので、ディジタル制御が可能と
なるばかりか、電流誤差の大きさを理論的に保証したた
め、動作が安定した制御が可能となった。なお、具体的
には、交直変換回路の主素子の数が、通常６個必要で
あるのに本発明では４個でよい。交流の中相と直流の
中点が接続されているので、ノイズの発生が少ない。
倍電圧である。単相三線式との切替が容易である。
相倍電圧交直変換回路において、定サンプル型のＰＷＭ
法を適用するようにしたので、ディジタル制御が可能と
なるばかりか、電流誤差の大きさを理論的に保証したた
め、動作が安定した制御が可能となった。なお、具体的
には、交直変換回路の主素子の数が、通常６個必要で
あるのに本発明では４個でよい。交流の中相と直流の
中点が接続されているので、ノイズの発生が少ない。
倍電圧である。単相三線式との切替が容易である。
【図１】［請求項１］，［請求項２］の実施の形態を示
す構成図。
す構成図。
【図２】図１の演算内容を説明する図。
【図３】図１の実施例のための具体的回路図。
【図４】図１の第１の実施例の計算機シミュレーション
による波形図。
による波形図。
【図５】図１の第２の実施例の計算機シミュレーション
による波形図。
による波形図。
【図６】［請求項３］，［請求項４］の実施の形態を示
す構成図。
す構成図。
【図７】図６の実施例のための具体的回路図。
【図８】図６の第３の実施例の計算機シミュレーション
による波形図。
による波形図。
【図９】図６の第４の実施例の計算機シミュレーション
による波形図。
による波形図。
【図１０】三相倍電圧交直変換回路を説明する図。
【図１１】三角波比較方式を説明する図。
【図１２】ヒステリシスコンパレータ方式を説明する
図。
図。
１ パルス幅変調器 ２ パルス発生器 ３ 目標関数 ４ 変流器 ５，７ 加算器 ６ ２倍項
フロントページの続き (56)参考文献 特開 平５−159893（ＪＰ，Ａ) 特開 平９−224376（ＪＰ，Ａ) 特開 平10−337034（ＪＰ，Ａ) 特開 平10−136651（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 7/12
Claims (2)
- 【請求項１】 第１の直流電源と、第２の直流電源と、
第１ないし第４のスイッチング素子とを備え、前記第１
の直流電源と第２の直流電源とを直列に接続したもの
と、前記第１のスイッチング素子と第２のスイッチング
素子とを直列に接続したものと、前記第３のスイッチン
グ素子と第４のスイッチング素子とを直列に接続したも
のとを、夫々並列に接続した三相交直変換回路におい
て、前記第１の直流電源と第２の直流電源との接続点
と、前記第１のスイッチング素子と第２のスイッチング
素子との接続点と、前記第３のスイッチング素子と第４
のスイッチング素子との各接続点を、それぞれ三相交流
回路の各相に接続し、前記三相交流回路の内の少なくと
もニ相の電流を、一定のサンプリング周期ごとに検出し
て目標関数との誤差電流を求め、前記誤差電流の向きに
応じて前記各スイッチング素子のスイッチングを制御し
たことを特徴とする三相交直変換回路の定サンプリング
型ＰＷＭ装置。 - 【請求項２】 第１の直流電源と、第２の直流電源と、
第１ないし第４のスイッチング素子とを備え、前記第１
の直流電源と第２の直流電源とを直列に接続したもの
と、前記第１のスイッチング素子と第２のスイッチング
素子とを直列に接続したものと、前記第３のスイッチン
グ素子と第４のスイッチング素子とを直列に接続したも
のとを、夫々並列に接続した三相交直変換回路におい
て、前記第１の直流電源と第２の直流電源との接続点
と、前記第１のスイッチング素子と第２のスイッチング
素子との接続点と、前記第３のスイッチング素子と第４
のスイッチング素子との各接続点を、それぞれ三相交流
回路の各相に接続し、前記三相交流回路の内の少なくと
もニ相の電流を、一定のサンプリング周期ごとに検出し
て目標関数との誤差電流を求め、前記誤差電流を求めた
ニ相以外の一相の誤差電流の大きさに応じて各スイッチ
ング素子のスイッチングを制御したことを特徴とする三
相交直変換回路の定サンプリング型ＰＷＭ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14578299A JP3318918B2 (ja) | 1999-05-26 | 1999-05-26 | 三相倍電圧交直変換回路の定サンプリング型ｐｗｍ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14578299A JP3318918B2 (ja) | 1999-05-26 | 1999-05-26 | 三相倍電圧交直変換回路の定サンプリング型ｐｗｍ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000341956A JP2000341956A (ja) | 2000-12-08 |
| JP3318918B2 true JP3318918B2 (ja) | 2002-08-26 |
Family
ID=15393048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14578299A Expired - Fee Related JP3318918B2 (ja) | 1999-05-26 | 1999-05-26 | 三相倍電圧交直変換回路の定サンプリング型ｐｗｍ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3318918B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7602627B2 (en) | 2005-04-28 | 2009-10-13 | Origin Electric Company, Limited. | Electrical power source, operational method of the same, inverter and operational method of the same |
| JP2015061322A (ja) * | 2013-09-17 | 2015-03-30 | 株式会社日本自動車部品総合研究所 | 電力変換装置 |
-
1999
- 1999-05-26 JP JP14578299A patent/JP3318918B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000341956A (ja) | 2000-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Wei et al. | A circulating-current suppression method for parallel-connected voltage-source inverters with common DC and AC buses | |
| Kim et al. | New control scheme for AC-DC-AC converter without DC link electrolytic capacitor | |
| Waltrich et al. | Three-phase cascaded multilevel inverter using power cells with two inverter legs in series | |
| Nishida et al. | A predictive instantaneous-current PWM controlled rectifier with AC-side harmonic current reduction | |
| Lin et al. | Three-phase power quality compensator under the unbalanced sources and nonlinear loads | |
| Kashif et al. | Design and implementation of a three-level active power filter for harmonic and reactive power compensation | |
| Lipo | Switching angles and DC link voltages optimization for multilevel cascade inverters | |
| Zhang et al. | Design of new SVPWM mechanism for three-level NPC ZSI via line-voltage coordinate system | |
| Chattopadhyay et al. | One switching cycle current control strategy for triple active bridge phase-shifted DC-DC converter | |
| Jacobina et al. | DC-link three-phase-to-three-phase four-leg converters | |
| Husev et al. | A new single-phase flying inductor-based common grounded converter for dual-purpose application | |
| Lin et al. | Bi-directional AC/DC converter based on neutral point clamped | |
| Waware et al. | A review of multilevel inverter based active power filter | |
| Hu et al. | Model predictive current control for fault-tolerant bidirectional voltage source converter with open circuit fault and unbalanced grid voltage | |
| JP3318918B2 (ja) | 三相倍電圧交直変換回路の定サンプリング型ｐｗｍ装置 | |
| CN114567191A (zh) | 一种基于混合mmc的btb换流器及其控制方法 | |
| Jin et al. | Model predictive current control scheme for high frequency chain matrix DC/AC converter with loosely coupled transformer | |
| Lin et al. | Analysis and implementation of a three-level active filter with a reduced number of power semiconductors | |
| Kim et al. | DC link voltage control of reduced switch VSI-PWM rectifier/inverter system | |
| Lin et al. | Implementation of a three-phase high-power-factor rectifier with NPC topology | |
| CN113437855A (zh) | 一种广义Clarke坐标变换和三相控制电路 | |
| Ho et al. | Digital simulation of PWM induction motor drives for transient and steady-state performance | |
| Duong et al. | A switched-boost four-leg inverter with leakage current mitigation | |
| Li et al. | Per-phase control strategy of the three-phase four-wire inverter | |
| Lamterkati et al. | Implementation on the dSPACE 1104 of VOC-SVM based anti-windup PI Controller of a three-phase PWM rectifier |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080621 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090621 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100621 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110621 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120621 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130621 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130621 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130621 Year of fee payment: 11 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130621 Year of fee payment: 11 |
|
| R370 | Written measure of declining of transfer procedure |
Free format text: JAPANESE INTERMEDIATE CODE: R370 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130621 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130621 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140621 Year of fee payment: 12 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |