JP3313661B2 - Inductance circuit using gyrator circuit - Google Patents
Inductance circuit using gyrator circuitInfo
- Publication number
- JP3313661B2 JP3313661B2 JP09578199A JP9578199A JP3313661B2 JP 3313661 B2 JP3313661 B2 JP 3313661B2 JP 09578199 A JP09578199 A JP 09578199A JP 9578199 A JP9578199 A JP 9578199A JP 3313661 B2 JP3313661 B2 JP 3313661B2
- Authority
- JP
- Japan
- Prior art keywords
- input terminal
- output
- transconductance amplifier
- terminal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ジャイレータ回路
を用いたインダクタンス回路に関する。[0001] The present invention relates to an inductance circuit using a gyrator circuit.
【０００２】[0002]
【従来の技術】従来のジャイレータ回路を用いたインダ
クタンス回路として、例えば、文献（D.W.H. Calder:
“AUDIO FREQUENCY GYRATOR FILTERS FOR AN INT
EGRATEDRADIO PAGING RECEIVER”,Int. Conf. of Mo
bile Radio Systems & Techs. IEE(1984)）には、
図８に示すような回路構成が提案されている。2. Description of the Related Art As an inductance circuit using a conventional gyrator circuit, for example, a document (DWH Calder:
“AUDIO FREQUENCY GYRATOR FILTERS FOR AN INT
EGRATEDRADIO PAGING RECEIVER ”, Int. Conf. Of Mo
bile Radio Systems & Techs. IEE (1984))
A circuit configuration as shown in FIG. 8 has been proposed.
【０００３】図８を参照すると、２つの入力端子と２つ
の出力端子を有する第１乃至第４のトランスコンダクタ
ンスアンプ８０１〜８０４において、第１のトランスコ
ンダクタンスアンプ８０１の第１入力端子（＋）と、第
２のトランスコンダクタンスアンプ８０２の第２入力端
子（−）の同相出力である第２出力端子とを接続し、第
１のトランスコンダクタンスアンプ８０１の第１入力端
子（＋）の同相出力である第１出力端子と、第２のトラ
ンスコンダクタンスアンプ８０２の第１入力端子（＋）
と、第３のトランスコンダクタンスアンプ８０３の第１
入力端子（＋）と、第４のトランスコンダクタンスアン
プ８０４の第２入力端子（−）の同相出力である第２出
力端子と、他端を交流的に接地した容量Ｃの一端とを接
続し、第３のトランスコンダクタンスアンプ８０４の第
１入力端子（＋）の同相出力である第１出力端子と、第
４のトランスコンダクタンスアンプ８０４の第１入力端
子（＋）とを接続し、第１のトランスコンダクタンスア
ンプ８０１の第２入力端子（−）と、第１のトランスコ
ンダクタンスアンプ８０１の第２入力端子（−）の同相
出力である第２出力端子と、第２のトランスコンダクタ
ンスアンプ８０２の第２入力端子（−）と、第３のトラ
ンスコンダクタンスアンプ８０３の第２入力端子（−）
と、第３のトランスコンダクタンスアンプ８０３の第２
入力端子（−）の同相出力である第２出力端子と、第４
のトランスコンダクタンスアンプ８０４の第１入力端子
（＋）と同相出力である第１出力端子と、を交流的に接
地して構成されている。Referring to FIG. 8, in a first to fourth transconductance amplifiers 801 to 804 having two input terminals and two output terminals, the first input terminal (+) of the first transconductance amplifier 801 is connected to the first input terminal (+). , And a second output terminal of the second input terminal (−) of the second transconductance amplifier 802, which is an in-phase output of the second input terminal (−), and is an in-phase output of the first input terminal (+) of the first transconductance amplifier 801. A first output terminal and a first input terminal (+) of the second transconductance amplifier 802
And the first of the third transconductance amplifier 803
An input terminal (+), a second output terminal which is an in-phase output of the second input terminal (-) of the fourth transconductance amplifier 804, and one end of a capacitor C whose other end is AC grounded, A first output terminal, which is an in-phase output of a first input terminal (+) of the third transconductance amplifier 804, and a first input terminal (+) of the fourth transconductance amplifier 804 are connected, and a first transformer is connected. A second input terminal (−) of the conductance amplifier 801, a second output terminal that is an in-phase output of the second input terminal (−) of the first transconductance amplifier 801, and a second input of the second transconductance amplifier 802. Terminal (-) and a second input terminal (-) of the third transconductance amplifier 803.
And the second of the third transconductance amplifier 803
A second output terminal which is an in-phase output of the input terminal (-);
The first input terminal (+) of the transconductance amplifier 804 and the first output terminal which is an in-phase output are AC grounded.
【０００４】図９に、この従来のジャイレータ回路を用
いたインダクタンス回路の動作原理を示すブロック図を
示す。図９において、第１のトランスコンダクタンスア
ンプ９０１、９０２、９０３、９０４のトランスコンダ
クタンスをＧとすれば、第１のトランスコンダクタンス
アンプ９０１について、 Ｉ3’＝Ｇ・Ｖ1’ …（１） 第２のトランスコンダクタンスアンプ９０２について、 −Ｉ1’＝Ｇ・Ｖc’ …（２） 第３のトランスコンダクタンスアンプ９０３について、 Ｉ2’＝Ｇ・Ｖc’ …（３） 第４のトランスコンダクタンスアンプ９０４について、 Ｉ4’＝Ｇ・Ｖ2’ …（４） が成り立つ。FIG. 9 is a block diagram showing the operation principle of an inductance circuit using the conventional gyrator circuit. In FIG. 9, assuming that the transconductance of the first transconductance amplifiers 901, 902, 903, 904 is G, for the first transconductance amplifier 901, I 3 ′ = G · V 1 ′ (1) second -I 1 ′ = G · V c ′ (2) For the third trans-conductance amplifier 903, I 2 ′ = G · V c ′ (3) Fourth trans-conductance amplifier 904 I 4 ′ = G · V 2 ′ (4) holds.
【０００５】また、コンデンサ９０５に流れる電流をＩ
c’とすれば、 Ｉc’＝ ｊωＣ・Ｖc’ …（５） Ｉc’＝ −Ｉ3’＋Ｉ4’ …（６） が成り立つ。The current flowing through the capacitor 905 is represented by I
If c ′, then I c ′ = jωC · V c ′ (5) I c ′ = −I 3 ′ + I 4 ′ (6)
【０００６】上式（１）乃至（６）より、インピーダン
スＺ’は、次式（７）で与えられる。From the above equations (1) to (6), the impedance Z 'is given by the following equation (7).
【０００７】 Ｚ’＝（Ｖ1’−Ｖ2’）／Ｉ1’ ＝ｊωＣ／Ｇ2 …（７）Z ′ = (V 1 ′ −V 2 ′) / I 1 ′ = jωC / G 2 (7)
【０００８】Ｚ’=ｊωＬとすれば、インダクタンスＬ
は次式（８）で与えられる。 Ｌ=Ｃ／Ｇ2 …（８）If Z ′ = jωL, the inductance L
Is given by the following equation (8). L = C / G 2 (8)
【０００９】すなわち、図９（ａ）に示す従来の回路
は、図９（ｂ）に示すようなインダクタンス回路を形成
している。That is, the conventional circuit shown in FIG. 9A forms an inductance circuit as shown in FIG. 9B.
【００１０】[0010]
【発明が解決しようとする課題】しかしながら、図８に
示した、従来のジャイレータ回路を用いたインダクタン
ス回路においては、トランスコンダクタンスアンプが４
つも必要であり、高集積化や低消費電流化に不利であっ
た。However, in the conventional inductance circuit using the gyrator circuit shown in FIG.
This is disadvantageous for high integration and low current consumption.
【００１１】したがって、本発明は、上記課題の認識に
基づき創案されたものであって、その目的は、回路規模
を縮減し、高集積化や低消費電流化に好適とされる、ジ
ャイレータ回路を用いたインダクタンス回路を提供する
ことにある。Accordingly, the present invention has been made based on the recognition of the above problems, and an object of the present invention is to provide a gyrator circuit which is suitable for high integration and low current consumption by reducing the circuit scale. An object of the present invention is to provide an inductance circuit used.
【００１２】[0012]
【課題を解決するための手段】前記目的を達成する本発
明に係るジャイレータ回路を用いたインダクタンス回路
は、少なくとも２つの入力端子と２つの出力端子を有す
る第１、第２及び第３のトランスコンダクタンスアンプ
において、前記第１のトランスコンダクタンスアンプの
第１入力端子と、前記第２のトランスコンダクタンスア
ンプの第２入力端子の同相出力である第２出力端子とを
接続し、前記第１のトランスコンダクタンスアンプの第
１入力端子の同相出力である第１出力端子と、前記第２
のトランスコンダクタンスアンプの第１入力端子と、前
記第３のトランスコンダクタンスアンプの第２入力端子
の同相出力である第２出力端子と、他端を交流的に接地
した容量の一端とを接続し、前記第２のトランスコンダ
クタンスアンプの第１入力端子の同相出力である第１出
力端子と、前記第３のトランスコンダクタンスアンプの
第１入力端子とを接続し、前記第１のトランスコンダク
タンスアンプの第２入力端子と、前記第１のトランスコ
ンダクタンスアンプの第２入力端子の同相出力である第
２出力端子と、前記第２のトランスコンダクタンスアン
プの第２入力端子と、前記第３のトランスコンダクタン
スアンプの第２入力端子と、前記第３のトランスコンダ
クタンスアンプの第１入力端子の同相出力である第１出
力端子とを交流的に接地してなる、ことを特徴とする。In order to achieve the above object, an inductance circuit using a gyrator circuit according to the present invention comprises a first, a second and a third transconductance having at least two input terminals and two output terminals. An amplifier configured to connect a first input terminal of the first transconductance amplifier and a second output terminal that is an in-phase output of a second input terminal of the second transconductance amplifier; A first output terminal which is an in-phase output of a first input terminal of the second input terminal;
A first input terminal of the transconductance amplifier, a second output terminal that is an in-phase output of the second input terminal of the third transconductance amplifier, and one end of a capacitor whose other end is AC grounded, A first output terminal that is an in-phase output of a first input terminal of the second transconductance amplifier is connected to a first input terminal of the third transconductance amplifier, and a second output terminal of the first transconductance amplifier is connected. An input terminal, a second output terminal that is an in-phase output of a second input terminal of the first transconductance amplifier, a second input terminal of the second transconductance amplifier, and a second input terminal of the third transconductance amplifier. The second input terminal and a first output terminal which is an in-phase output of the first input terminal of the third transconductance amplifier are connected in an alternating current. Made contact with the ground, characterized in that.
【００１３】[0013]
【発明の実施の形態】本発明の実施の形態について説明
する。図１は、本発明の一実施の形態の構成を示す図で
ある。図１に示すように、３つのトランスコンダクタン
スアンプで同じ機能を実現できる。第１のトランスコン
ダクタンスアンプ８０１の第１入力端子（＋）の同相出
力である第１出力端子と、第２のトランスコンダクタン
スアンプ８０２の第１入力端子（＋）と、第３のトラン
スコンダクタンスアンプ８０３の第２入力端子（−）の
同相出力である第２出力端子と、他端を交流的に接地し
た容量Ｃの一端とを接続し、第２のトランスコンダクタ
ンスアンプ８０２の第１入力端子（＋）の同相出力であ
る第１出力端子と、第３のトランスコンダクタンスアン
プ８０３の第１入力端子（＋）とを接続し、第１のトラ
ンスコンダクタンスアンプ８０１の第２入力端子（−）
と、第１のトランスコンダクタンスアンプ８０１の第２
入力端子（−）の同相出力である第２出力端子と、第２
のトランスコンダクタンスアンプ８０２の第２入力端子
（−）と、第３のトランスコンダクタンスアンプ８０３
の第２入力端子（−）と、第３のトランスコンダクタン
スアンプ８０３の第１入力端子（＋）の同相出力である
第１出力端子とを交流的に接地して構成されている。Embodiments of the present invention will be described. FIG. 1 is a diagram showing a configuration of an embodiment of the present invention. As shown in FIG. 1, the same function can be realized by three transconductance amplifiers. A first output terminal which is an in-phase output of a first input terminal (+) of the first transconductance amplifier 801, a first input terminal (+) of the second transconductance amplifier 802, and a third transconductance amplifier 803 A second output terminal, which is an in-phase output of the second input terminal (−), is connected to one end of a capacitor C whose other end is AC grounded, and a first input terminal (+) of the second transconductance amplifier 802 is connected. ) Is connected to the first input terminal (+) of the third transconductance amplifier 803, and the second input terminal (-) of the first transconductance amplifier 801 is connected.
And the second of the first transconductance amplifier 801
A second output terminal which is an in-phase output of the input terminal (-);
The second input terminal (−) of the transconductance amplifier 802 of FIG.
And a first output terminal which is an in-phase output of the first input terminal (+) of the third transconductance amplifier 803 is AC grounded.
【００１４】[0014]
【実施例】本発明の実施例について図面を参照して説明
する。まずトランスコンダクタンスアンプについて説明
しておく。図２に示すように、トランスコンダクタンス
アンプは、第１、第２の入力端子、及び第１、第２の出
力端子を有し、第１、第２の入力端子は高インピーダン
スである。また、第１出力端子の出力電流と第２出力端
子の出力電流は、互いに向きが逆で、大きさは等しい。
トランスコンダクタンスアンプのトランスコンダクタン
スをＧ、入力電圧をＶin、出力電流をＩoutとすれば、
次式（９）が成り立つ。Embodiments of the present invention will be described with reference to the drawings. First, the transconductance amplifier will be described. As shown in FIG. 2, the transconductance amplifier has first and second input terminals, and first and second output terminals, and the first and second input terminals have high impedance. The output current of the first output terminal and the output current of the second output terminal are opposite in direction and equal in magnitude.
The transconductance of the transconductance amplifier G, the input voltage V in, if the output current and I out,
The following equation (9) holds.
【００１５】Ｉout=Ｇ・Ｖin …（９）I out = G · V in (9)
【００１６】図１は、ジャイレータ回路を用いたインダ
クタンス回路の一実施例の構成を示すブロック図であ
る。図１を参照すると、ジャイレータ回路を用いたイン
ダクタンス回路は、２つの入力端子と２つの出力端子を
有する第１、第２、第３のトランスコンダクタンスアン
プ１０１、１０２、１０３において、第１のトランスコ
ンダクタンスアンプ１０１の第１入力端子（＋）と、第
２のトランスコンダクタンスアンプ１０２の第２入力端
子（−）の同相出力である第２出力端子を接続し、第１
のトランスコンダクタンスアンプ１０１の第１入力端子
（＋）の同相出力である第１出力端子と、第２のトラン
スコンダクタンスアンプ１０２の第１入力端子（＋）
と、第３のトランスコンダクタンスアンプ１０３の第２
入力端子（−）の同相出力である第２出力端子と、他端
を交流的に接地したコンデンサ１０５の一端とを接続
し、第２のトランスコンダクタンスアンプ１０２の第１
入力端子（＋）の同相出力である第１出力端子と、第３
のトランスコンダクタンスアンプ１０３の第１入力端子
（＋）を接続し、第１のトランスコンダクタンスアンプ
１０１の第２入力端子（−）と、第１のトランスコンダ
クタンスアンプ１０１の第２入力端子（−）の同相出力
である第２出力端子と、第２のトランスコンダクタンス
アンプ１０２の第２入力端子（−）と、第３のトランス
コンダクタンスアンプ１０３の第２入力端子（−）と、
第３のトランスコンダクタンスアンプ１０３の第１入力
端子（＋）の同相出力である第１出力端子とを交流的に
接地した回路構成とされている。FIG. 1 is a block diagram showing the configuration of an embodiment of an inductance circuit using a gyrator circuit. Referring to FIG. 1, an inductance circuit using a gyrator circuit has a first transconductance in first, second, and third transconductance amplifiers 101, 102, and 103 having two input terminals and two output terminals. A first input terminal (+) of the amplifier 101 is connected to a second output terminal that is an in-phase output of the second input terminal (−) of the second transconductance amplifier 102, and the first
A first output terminal which is an in-phase output of the first input terminal (+) of the transconductance amplifier 101 of the first embodiment, and a first input terminal (+) of the second transconductance amplifier 102
And the second of the third transconductance amplifier 103
A second output terminal, which is an in-phase output of the input terminal (-), is connected to one end of a capacitor 105 whose other end is AC grounded, and a first output terminal of the second transconductance amplifier 102 is connected.
A first output terminal which is an in-phase output of the input terminal (+);
The first input terminal (+) of the transconductance amplifier 103 is connected, and the second input terminal (−) of the first transconductance amplifier 101 and the second input terminal (−) of the first transconductance amplifier 101 are connected. A second output terminal that is an in-phase output, a second input terminal (−) of the second transconductance amplifier 102, a second input terminal (−) of the third transconductance amplifier 103,
The third transconductance amplifier 103 has a circuit configuration in which the first input terminal (+) of the third transconductance amplifier 103 and the first output terminal which is an in-phase output are AC grounded.
【００１７】図３は、本発明の一実施例のジャイレータ
回路を用いたインダクタンス回路の動作原理を説明する
ため図である。FIG. 3 is a diagram for explaining the operation principle of an inductance circuit using a gyrator circuit according to one embodiment of the present invention.
【００１８】図３において、第１、第２、第３のトラン
スコンダクタンスアンプ３０１、３０２、３０３のトラ
ンスコンダクタンスをＧとすれば、図２に示したトラン
スコンダクタンスアンプの定義より、第１のトランスコ
ンダクタンスアンプ３０１について、 Ｉ3=Ｇ・Ｖ1 …（10） 第２のトランスコンダクタンスアンプ３０２について、 −Ｉ1=Ｇ・Ｖc …（11） −Ｉ1=Ｉ2 …（12） 第３のトランスコンダクタンスアンプ３０３について、 Ｉ4=Ｇ・Ｖ2 …（13） が成り立つ。In FIG. 3, if the transconductance of the first, second, and third transconductance amplifiers 301, 302, and 303 is G, the first transconductance amplifier is defined by the transconductance amplifier shown in FIG. For the amplifier 301, I 3 = G · V 1 (10) For the second transconductance amplifier 302, −I 1 = G · V c (11) −I 1 = I 2 (12) Third transformer Regarding the conductance amplifier 303, the following holds: I 4 = G · V 2 (13)
【００１９】また、コンデンサ３０５に流れる電流をＩ
cとすれば、次式(14)、(15)が成り立つ。The current flowing through the capacitor 305 is represented by I
Assuming that c , the following equations (14) and (15) hold.
【００２０】Ｉc=ｊωＣ・Ｖc… …（14） Ｉc=−Ｉ3＋Ｉ4 …（15） ただし、ω=２πｆ、ｆは周波数である。I c = jωC · V c (14) I c = −I 3 + I 4 (15) where ω = 2πf and f are frequencies.
【００２１】上式（10）乃至（15）より、インピーダン
スＺは、次式（16）で与えられる。From the above equations (10) to (15), the impedance Z is given by the following equation (16).
【００２２】 Ｚ=（Ｖ1−Ｖ2）／Ｉ1=ｊωＣ／Ｇ2 …（16）Z = (V 1 −V 2 ) / I 1 = jωC / G 2 (16)
【００２３】Ｚ=ｊωＬとすれば、インダクタンスＬは
次式（17）で与えられる。If Z = jωL, the inductance L is given by the following equation (17).
【００２４】Ｌ=Ｃ／Ｇ2 …（17）L = C / G 2 (17)
【００２５】すなわち、図３に示した回路は、図４に示
す等価回路で表されることがわかる。すなわち、３つの
トランスコンダクタンスアンプで、インダクタンス回路
を形成することができる。That is, it can be seen that the circuit shown in FIG. 3 is represented by an equivalent circuit shown in FIG. That is, an inductance circuit can be formed by three transconductance amplifiers.
【００２６】図５は、図１に示した本発明のジャイレー
タ回路を用いたインダクタンス回路の回路構成の一例を
トランジスタレベルで示した図である。FIG. 5 is a diagram showing an example of a circuit configuration of an inductance circuit using the gyrator circuit of the present invention shown in FIG. 1 at a transistor level.
【００２７】第１のトランスコンダクタンスアンプ１０
１は、ベースが共通接続され第１の入力端子をなし、コ
レクタが共通接続されて第１出力端子をなすとともに電
流負荷をなすトランジスタ１１を介して電源に接続され
るトランジスタ１３〜１７と、ベースが共通接続され第
２の入力端子をなし、コレクタが共通接続されて第２出
力端子をなすとともに電流負荷をなすトランジスタ１２
を介して電源に接続されるトランジスタ１８〜２１と、
を備え、トランジスタ１３〜１６とトランジスタ２２の
エミッタは共通接続され、定電流源トランジスタ２３に
接続され、トランジスタ１８〜２１とトランジスタ１７
のエミッタは共通接続され、定電流源トランジスタ２４
に接続されている。First Transconductance Amplifier 10
Reference numeral 1 denotes transistors 13 to 17 which are connected to a power source via a transistor 11 having a base commonly connected to form a first input terminal, a collector commonly connected to form a first output terminal, and forming a current load; Are commonly connected to form a second input terminal, and the collector is commonly connected to form a second output terminal and a transistor 12 forming a current load.
Transistors 18 to 21 connected to a power supply via
The emitters of the transistors 13 to 16 and the transistor 22 are commonly connected, connected to the constant current source transistor 23, and the transistors 18 to 21 and the transistor 17
Are connected in common, and the constant current source transistor 24
It is connected to the.
【００２８】第２、第３のトランスコンダクタンスアン
プ１０２、１０３は、第１のトランスコンダクタンスア
ンプ１０１と回路構成自体は同様のものとされ、第２の
トランスコンダクタンスアンプ１０２はトランジスタ２
５〜３８より構成され、また第３のトランスコンダクタ
ンスアンプはトランジスタ３９〜５２より構成されてお
り、トランジスタ５３〜５５及び抵抗３から構成される
カレントミラー回路により、トランスコンダクタンスア
ンプの動作電流を決定している。電源１は回路に電力を
供給するためのものであり、電源２はアナロググランド
（交流的に接地されたライン）である。トランジスタ５
５は第１のカレントミラー回路の入力側を構成し、定電
流源トランジスタ２３、２４、３７、３８、５１、５
２、５４は第１のカレントミラー回路の出力側トランジ
スタをなし、トランジスタ５３は第２のカレントミラー
回路の入力側を構成し、電流負荷トランジスタ１１、１
２、２５、２６、３９、４０は第２のカレントミラー回
路の出力側のトランジスタを構成している。かかる構成
により負荷電流のバラツキを低減している。The second and third transconductance amplifiers 102 and 103 have the same circuit configuration as that of the first transconductance amplifier 101, and the second transconductance amplifier 102 includes a transistor 2
The third transconductance amplifier is composed of transistors 39 to 52. The current mirror circuit composed of transistors 53 to 55 and the resistor 3 determines the operating current of the transconductance amplifier. ing. The power supply 1 is for supplying power to the circuit, and the power supply 2 is an analog ground (an AC grounded line). Transistor 5
Reference numeral 5 denotes the input side of the first current mirror circuit, and the constant current source transistors 23, 24, 37, 38, 51, 5
Reference numerals 2 and 54 designate output side transistors of the first current mirror circuit, and transistor 53 constitutes an input side of the second current mirror circuit.
2, 25, 26, 39, and 40 constitute transistors on the output side of the second current mirror circuit. Such a configuration reduces variations in load current.
【００２９】本発明の一実施例によれば、図８に示した
従来回路よりも、少ないトランスコンダクタンスアンプ
で同じ機能を実現できるため、高集積化や低消費電流化
に有効である。According to one embodiment of the present invention, the same function can be realized with less transconductance amplifiers than the conventional circuit shown in FIG. 8, which is effective for high integration and low current consumption.
【００３０】次に本発明の第２の実施例について説明す
る。図６は、本発明の第２の実施例をなす、ジャイレー
タ回路を用いたインダクタンス回路の構成を示すブロッ
ク図であり、図７は、その動作原理を示すブロック図で
ある。Next, a second embodiment of the present invention will be described. FIG. 6 is a block diagram showing a configuration of an inductance circuit using a gyrator circuit according to a second embodiment of the present invention, and FIG. 7 is a block diagram showing an operation principle thereof.
【００３１】図６を参照すると、２つの入力端子と２つ
の出力端子を有する第１、第２、第３のトランスコンダ
クタンスアンプ６０１、６０２、６０３において、第１
のトランスコンダクタンスアンプ６０１の第１入力端子
（＋）と、第２のトランスコンダクタンスアンプ６０２
の第１入力端子（＋）の同相出力である第１出力端子を
接続し、第１のトランスコンダクタンスアンプ６０１の
第２入力端子（−）の同相出力である第２出力端子と、
第２のトランスコンダクタンスアンプ６０２の第１入力
端子（＋）と、第３のトランスコンダクタンスアンプ６
０３の第１入力端子（＋）の同相出力である第１出力端
子と、他端を交流的に接地したコンデンサ６０５の一端
とを接続し、第２のトランスコンダクタンスアンプ６０
２の第２入力端子（−）の同相出力である第２出力端子
と、第３のトランスコンダクタンスアンプ６０３の第１
入力端子（＋）を接続し、第１のトランスコンダクタン
スアンプ６０１の第２入力端子（−）と、第１のトラン
スコンダクタンスアンプ６０１の第１入力端子（＋）の
同相出力である第１出力端子と、第２のトランスコンダ
クタンスアンプ６０２の第２入力端子（−）と、第３の
トランスコンダクタンスアンプ６０３の第２入力端子
（−）と、第３のトランスコンダクタンスアンプ６０３
の第２入力端子（−）の同相出力である第２出力端子と
を交流的に接地した回路構成とされている。Referring to FIG. 6, in the first, second, and third transconductance amplifiers 601, 602, and 603 having two input terminals and two output terminals, the first
The first input terminal (+) of the transconductance amplifier 601 and the second transconductance amplifier 602
A first output terminal which is an in-phase output of a first input terminal (+) of the first trans-conductance amplifier 601; a second output terminal which is an in-phase output of a second input terminal (-) of the first transconductance amplifier 601;
A first input terminal (+) of the second transconductance amplifier 602 and a third transconductance amplifier 6
03 is connected to a first output terminal which is an in-phase output of a first input terminal (+), and one end of a capacitor 605 whose other end is AC grounded.
2 is a second output terminal that is an in-phase output of the second input terminal (−) of the second trans-conductance amplifier 603.
An input terminal (+) is connected, and a second output terminal (−) of the first transconductance amplifier 601 and a first output terminal that is an in-phase output of the first input terminal (+) of the first transconductance amplifier 601. A second input terminal (-) of the second transconductance amplifier 602, a second input terminal (-) of the third transconductance amplifier 603, and a third transconductance amplifier 603.
Of the second input terminal (-) is grounded in an AC manner.
【００３２】次に、図７（ａ）を参照して、本発明の第
２の実施例の動作原理を説明する。図７（ａ）におい
て、第１乃至第３のトランスコンダクタンスアンプ７０
１、７０２、７０３のトランスコンダクタンスをＧとす
れば、第１のトランスコンダクタンスアンプ７０１につ
いて、 Ｉ3=Ｇ・Ｖ1 …（18） 第２のトランスコンダクタンスアンプ７０２について、 Ｉ1=Ｇ・Ｖc …（19） Ｉ1=−Ｉ2 …（20） 第３のトランスコンダクタンスアンプ７０３について、 Ｉ4=Ｇ・Ｖ2 …（21） が成り立つ。Next, the operation principle of the second embodiment of the present invention will be described with reference to FIG. In FIG. 7A, first to third transconductance amplifiers 70
Assuming that the transconductance of 1, 702, 703 is G, for the first transconductance amplifier 701, I 3 = G · V 1 (18) For the second transconductance amplifier 702, I 1 = G · V c (19) I 1 = −I 2 (20) For the third transconductance amplifier 703, I 4 = G · V 2 (21) holds.
【００３３】また、コンデンサ７０５に流れる電流をＩ
cとすれば、次式(21)、(22)が成り立つ。The current flowing through the capacitor 705 is represented by I
Assuming that c , the following equations (21) and (22) hold.
【００３４】Ｉc=ｊωＣ・Ｖc …（21） Ｉc=Ｉ3−Ｉ4 …（22） ただし、ω=２πｆ、ｆは周波数である。I c = jωC · V c (21) I c = I 3 −I 4 (22) where ω = 2πf and f are frequencies.
【００３５】式（18）乃至（22）より、インピーダンス
Ｚ は、次式（23）で与えられる。From the equations (18) to (22), the impedance Z is given by the following equation (23).
【００３６】 Ｚ=（Ｖ1−Ｖ2）／Ｉ1=ｊωＣ／Ｇ2 …（23）Z = (V 1 −V 2 ) / I 1 = jωC / G 2 (23)
【００３７】Ｚ=ｊωＬとすれば、インダクタンスＬは
次式（24）で与えられる。 Ｌ=Ｃ／Ｇ2 …（24）If Z = jωL, the inductance L is given by the following equation (24). L = C / G 2 … (24)
【００３８】このように、図７（ａ）に示した回路は、
３つのトランスコンダクタンスアンプにより、図７
（ｂ）に示すようなインダクタンス回路を形成してい
る。As described above, the circuit shown in FIG.
By using three transconductance amplifiers,
An inductance circuit as shown in FIG.
【００３９】[0039]
【発明の効果】以上説明したように、本発明によれば、
図８に示す従来回路よりも、少ないトランスコンダクタ
ンスアンプで同じ機能を実現できるため、高集積化や低
消費電流化に有効である。As described above, according to the present invention,
Since the same function can be realized with less transconductance amplifiers than the conventional circuit shown in FIG. 8, it is effective for high integration and low current consumption.
【図１】本発明に係るジャイレータ回路を用いたインダ
クタンス回路の一実施例の構成を示すブロック図であ
る。FIG. 1 is a block diagram showing a configuration of an embodiment of an inductance circuit using a gyrator circuit according to the present invention.
【図２】トランスコンダクタンスアンプを説明するため
の図である。FIG. 2 is a diagram illustrating a transconductance amplifier.
【図３】本発明に係るジャイレータ回路を用いたインダ
クタンス回路の一実施例の動作原理を示すブロック図で
ある。FIG. 3 is a block diagram showing an operation principle of an embodiment of an inductance circuit using a gyrator circuit according to the present invention.
【図４】本発明に係るジャイレータ回路を用いたインダ
クタンス回路の一実施例の等価回路を示す図である。FIG. 4 is a diagram showing an equivalent circuit of an embodiment of an inductance circuit using a gyrator circuit according to the present invention.
【図５】本発明に係るジャイレータ回路を用いたインダ
クタンス回路の回路構成の一例を示す図である。FIG. 5 is a diagram showing an example of a circuit configuration of an inductance circuit using a gyrator circuit according to the present invention.
【図６】本発明に係るジャイレータ回路を用いたインダ
クタンス回路の他の実施例の構成を示すブロック図であ
る。FIG. 6 is a block diagram showing a configuration of another embodiment of an inductance circuit using a gyrator circuit according to the present invention.
【図７】本発明に係るジャイレータ回路を用いたインダ
クタンス回路の他の実施例の動作原理を示すブロック図
である。FIG. 7 is a block diagram showing an operation principle of another embodiment of the inductance circuit using the gyrator circuit according to the present invention.
【図８】従来のジャイレータ回路を用いたインダクタン
ス回路の構成を示すブロック図である。FIG. 8 is a block diagram showing a configuration of an inductance circuit using a conventional gyrator circuit.
【図９】従来のジャイレータ回路を用いたインダクタン
ス回路の動作原理を示すブロック図である。FIG. 9 is a block diagram showing an operation principle of an inductance circuit using a conventional gyrator circuit.
１ 電源 ２ 電源（アナロググランド） ３ 抵抗 １１、１２、２５、２６、３９、４０、５３ ｐｎｐト
ランジスタ １３〜２４、２７〜３８、４１〜５２、５４、５５ ｎ
ｐｎトランジスタ １０１〜１０３、３０１〜３０３、６０１〜６０３、７
０１〜７０３、８０１〜８０４、９０１〜９０４ トラ
ンスコンダクタンスアンプReference Signs List 1 power supply 2 power supply (analog ground) 3 resistance 11, 12, 25, 26, 39, 40, 53 pnp transistor 13 to 24, 27 to 38, 41 to 52, 54, 55 n
pn transistors 101-103, 301-303, 601-603, 7
01-703, 801-804, 901-904 Transconductance amplifier
Claims (4)
子を有する第１、第２及び第３のトランスコンダクタン
スアンプにおいて、 前記第１のトランスコンダクタンスアンプの第１入力端
子と、前記第２のトランスコンダクタンスアンプの第２
入力端子の同相出力である第２出力端子とを接続し、 前記第１のトランスコンダクタンスアンプの第１入力端
子の同相出力である第１出力端子と、前記第２のトラン
スコンダクタンスアンプの第１入力端子と、前記第３の
トランスコンダクタンスアンプの第２入力端子の同相出
力である第２出力端子と、他端を交流的に接地した容量
の一端とを接続し、 前記第２のトランスコンダクタンスアンプの第１入力端
子の同相出力である第１出力端子と、前記第３のトラン
スコンダクタンスアンプの第１入力端子とを接続し、 前記第１のトランスコンダクタンスアンプの第２入力端
子と、前記第１のトランスコンダクタンスアンプの第２
入力端子の同相出力である第２出力端子と、前記第２の
トランスコンダクタンスアンプの第２入力端子と、前記
第３のトランスコンダクタンスアンプの第２入力端子
と、前記第３のトランスコンダクタンスアンプの第１入
力端子の同相出力である第１出力端子とを交流的に接地
してなる、 ことを特徴とするジャイレータ回路を用いたインダクタ
ンス回路。1. A first, second, and third transconductance amplifier having at least two input terminals and two output terminals, wherein: a first input terminal of the first transconductance amplifier; and a second transformer. Second of conductance amplifier
A second output terminal that is an in-phase output of an input terminal, and a first output terminal that is an in-phase output of a first input terminal of the first transconductance amplifier; and a first input terminal of the second transconductance amplifier. A second output terminal, which is an in-phase output of a second input terminal of the third transconductance amplifier, and one end of a capacitor whose other end is AC grounded; A first output terminal, which is an in-phase output of a first input terminal, and a first input terminal of the third transconductance amplifier, and a second input terminal of the first transconductance amplifier; Second of transconductance amplifier
A second output terminal that is an in-phase output of an input terminal, a second input terminal of the second transconductance amplifier, a second input terminal of the third transconductance amplifier, and a second input terminal of the third transconductance amplifier. An inductance circuit using a gyrator circuit, wherein an in-phase output of one input terminal and a first output terminal that is an in-phase output are AC grounded.
スアンプが、電流負荷型の差動回路から構成され、該電
流負荷の電流源が、電源と抵抗を介して入力端が接続さ
れた第１のカレントミラー回路と、前記第１のカレント
ミラー回路の出力電流を入力端から入力し出力側のトラ
ンジスタをそれぞれ前記第１乃至第３のトランスコンダ
クタンスアンプの前記電流負荷の電流源とする第２のカ
レントミラー回路と、を備えたことを特徴とする請求項
１記載のジャイレータ回路を用いたインダクタンス回
路。2. The method according to claim 1, wherein the first to third transconductance amplifiers comprise a current load type differential circuit, and a current source of the current load has a first terminal connected to an input terminal via a power supply and a resistor. And a second current mirror circuit, and an output current of the first current mirror circuit, which is input from an input terminal, and a transistor on the output side is used as a current source of the current load of each of the first to third transconductance amplifiers. And a current mirror circuit.
2. An inductance circuit using the gyrator circuit according to 1 .
子を有する第１、第２及び第３のトランスコンダクタン
スアンプにおいて、 前記第１のトランスコンダクタンスアンプの第１入力端
子と、前記第２のトランスコンダクタンスアンプの第１
入力端子の同相出力である第１出力端子とを接続し、 前記第１のトランスコンダクタンスアンプの第２入力端
子の同相出力である第２出力端子と、前記第２のトラン
スコンダクタンスアンプの第１入力端子と、前記第３の
トランスコンダクタンスアンプの第１入力端子の同相出
力である第１出力端子と、他端を交流的に接地した容量
の一端とを接続し、 前記第２のトランスコンダクタンスアンプの第２入力端
子の同相出力である第２出力端子と、前記第３のトラン
スコンダクタンスアンプの第１入力端子とを接続し、 前記第１のトランスコンダクタンスアンプの第２入力端
子と、前記第１のトランスコンダクタンスアンプの第１
入力端子の同相出力である第１出力端子と、前記第２の
トランスコンダクタンスアンプの第２入力端子と、記第
３のトランスコンダクタンスアンプの第２入力端子と、
前記第３のトランスコンダクタンスアンプの第２入力端
子の同相出力である第２出力端子とを交流的に接地して
なり、 前記第１乃至第３のトランスコンダクタンスアンプが、
電流負荷型の差動回路から構成され、該電流負荷の電流
源が、電源と抵抗を介して入力端が接続された第１のカ
レントミラー回路と、前記第１のカレントミラー回路の
出力電流を入力端から入力し出力側のトランジスタをそ
れぞれ前記第１乃至第３のトランスコンダクタンスアン
プの前記電流負荷の電流源とする第２のカレントミラー
回路と、を備えた ことを特徴とするジャイレータ回路を
用いたインダクタンス回路。3. A first, second, and third transconductance amplifier having at least two input terminals and two output terminals, wherein: a first input terminal of the first transconductance amplifier; and a second transformer. The first of conductance amplifier
A first output terminal that is an in-phase output of an input terminal, and a second output terminal that is an in-phase output of a second input terminal of the first transconductance amplifier; and a first input of the second transconductance amplifier. A terminal, a first output terminal that is an in-phase output of a first input terminal of the third transconductance amplifier, and one end of a capacitor whose other end is grounded in an AC manner are connected. Connecting a second output terminal, which is an in-phase output of a second input terminal, to a first input terminal of the third transconductance amplifier; a second input terminal of the first transconductance amplifier; First of transconductance amplifier
A first output terminal that is an in-phase output of an input terminal, a second input terminal of the second transconductance amplifier, a second input terminal of the third transconductance amplifier,
Said third transconductance and a second output terminal which is the common mode output of the second input terminal of the amplifier AC grounded to <br/> Ri Na, the first to third transconductance amplifier,
It is composed of a current load type differential circuit, and the current of the current load is
A first power supply connected to the input terminal via a power supply and a resistor;
A rent mirror circuit and the first current mirror circuit.
Output current is input from the input terminal and the output transistor is turned off.
The first to third transconductance amplifiers, respectively.
Current mirror serving as a current source for the current load of the
And an inductance circuit using a gyrator circuit.
力側トランジスタをそれぞれ、前記第１乃至第３のトラ
ンスコンダクタンスアンプの共通エミッタの定電流源と
する、ことを特徴とする請求項３記載のジャイレータ回
路を用いたインダクタンス回路。4. The constant current source of a common emitter of the first to third transconductance amplifiers, wherein each of the plurality of output transistors of the first current mirror circuit is used. Inductance circuit using a gyrator circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09578199A JP3313661B2 (en) | 1999-04-02 | 1999-04-02 | Inductance circuit using gyrator circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09578199A JP3313661B2 (en) | 1999-04-02 | 1999-04-02 | Inductance circuit using gyrator circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000295077A JP2000295077A (en) | 2000-10-20 |
| JP3313661B2 true JP3313661B2 (en) | 2002-08-12 |
Family
ID=14147029
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09578199A Expired - Fee Related JP3313661B2 (en) | 1999-04-02 | 1999-04-02 | Inductance circuit using gyrator circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3313661B2 (en) |
-
1999
- 1999-04-02 JP JP09578199A patent/JP3313661B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000295077A (en) | 2000-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4698776B2 (en) | Low voltage double balanced mixer circuit | |
| US4013973A (en) | Amplifier arrangement | |
| JP3313661B2 (en) | Inductance circuit using gyrator circuit | |
| JPH10107584A (en) | Integrated circuit to generate trans-impedance function and its method | |
| KR970004311A (en) | Grounded Inductance Circuit Using Gyrator Circuit | |
| JPS6184913A (en) | High-pass circuit device | |
| JP2504075B2 (en) | Transistor amplifier | |
| CN100542016C (en) | Be used to amplify the electronic circuit of bipolar signal | |
| JPH04301912A (en) | Active filter circuit | |
| US4937534A (en) | Band-pass amplifier | |
| JP3439409B2 (en) | Current mirror circuit | |
| JP3169496B2 (en) | AC amplifier circuit | |
| JP2752836B2 (en) | Voltage-current conversion circuit | |
| JPH0513063Y2 (en) | ||
| JP3522501B2 (en) | Circuit device for adjusting operating point | |
| JPS6221310A (en) | Current constant multiple circuit | |
| JP2623954B2 (en) | Variable gain amplifier | |
| KR830001979B1 (en) | Power amplification circuit | |
| JP2600648B2 (en) | Differential amplifier circuit | |
| JPS59207715A (en) | Amplifier | |
| JPH0449701Y2 (en) | ||
| JP2895300B2 (en) | Constant delay filter | |
| JP2957796B2 (en) | Phase shift circuit | |
| JP3846055B2 (en) | Current mirror circuit | |
| JP3148469B2 (en) | Filter circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020430 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |