JP3301408B2 - Particle removing apparatus and method of removing particles in semiconductor manufacturing apparatus - Google Patents

Particle removing apparatus and method of removing particles in semiconductor manufacturing apparatus

Info

Publication number
JP3301408B2
JP3301408B2 JP13177299A JP13177299A JP3301408B2 JP 3301408 B2 JP3301408 B2 JP 3301408B2 JP 13177299 A JP13177299 A JP 13177299A JP 13177299 A JP13177299 A JP 13177299A JP 3301408 B2 JP3301408 B2 JP 3301408B2
Authority
JP
Japan
Prior art keywords
substrate
cover
potential
particles
processing chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP13177299A
Other languages
Japanese (ja)
Other versions
JP2000003902A (en
Inventor
剛 守屋
奈津子 伊藤
文彦 上杉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP13177299A priority Critical patent/JP3301408B2/en
Publication of JP2000003902A publication Critical patent/JP2000003902A/en
Application granted granted Critical
Publication of JP3301408B2 publication Critical patent/JP3301408B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体製造装置の
パーティクル除去装置及びパーティクルの除去方法に係
わり、特に、プロセス中に発生するパーティクルのウェ
ハ上への落下を防止した半導体製造装置のパーティクル
除去装置及びパーティクルの除去方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a particle removing apparatus and a particle removing method for a semiconductor manufacturing apparatus, and more particularly to a particle removing apparatus for a semiconductor manufacturing apparatus which prevents particles generated during a process from falling onto a wafer. And a method for removing particles.

【0002】[0002]

【従来の技術】LSIの製造工程、特に、プラズマを用
いたプロセスで発生するパーティクルは、歩留まりや装
置の稼働率を下げる大きな要因になる。パーティクル
は、プロセス装置内に付着した反応生成物が剥離した
り、プラズマ中で反応生成物が成長して発生する。この
ようなパーティクルが基板に落下することを防止するた
め、特開平5−29272号公報や特開平7−5803
3号公報に記載されたように、プロセス終了後の基板を
覆うカバーを取り付けた装置が提案されている。図9
(a)は、従来のプラズマエッチング装置を示す図であ
り、図9において、2100は処理室であり、この処理
室2100内に加工用上部電極2200と加工用下部電
極2300とが設けられ、加工用上部電極2200は接
地され、又、加工用下部電極2300には高周波電源2
400が接続されている。
2. Description of the Related Art Particles generated in an LSI manufacturing process, particularly in a process using plasma, are a major factor in lowering the yield and the operating rate of an apparatus. Particles are generated when reaction products attached to the process apparatus are peeled off or reaction products grow in plasma. In order to prevent such particles from dropping on the substrate, Japanese Patent Application Laid-Open No. 5-29272 and Japanese Patent Application Laid-Open No.
As described in Japanese Patent Application Publication No. 3 (1993), an apparatus has been proposed in which a cover for covering a substrate after a process is mounted. FIG.
FIG. 9A is a diagram showing a conventional plasma etching apparatus. In FIG. 9, reference numeral 2100 denotes a processing chamber, in which an upper processing electrode 2200 and a lower processing electrode 2300 are provided. The upper electrode 2200 for processing is grounded, and the lower electrode 2300 for processing is
400 are connected.

【0003】そして、下部電極2300上には絶縁体1
900により絶縁された状態で静電チャック電極270
0が設けられ、この静電チャック電極2700に電源2
600から電圧を印加することで半導体基板3000を
固定するようにしている。又、処理室2100にはガス
の導入口3100とガスの排出口3200とが設けられ
ている。又、半導体基板3000上にパーティクルが付
着しないようにカバー3600が設けられている。
The insulator 1 is provided on the lower electrode 2300.
Electrostatic chuck electrode 270 insulated by 900
0 is provided to the electrostatic chuck electrode 2700.
The semiconductor substrate 3000 is fixed by applying a voltage from 600. The processing chamber 2100 is provided with a gas inlet 3100 and a gas outlet 3200. Further, a cover 3600 is provided so that particles do not adhere to the semiconductor substrate 3000.

【0004】次に、半導体製造工程におけるプラズマエ
ッチングプロセスでの一般的な装置稼働サイクルを図9
(b)に示す。これは1枚の基板を処理するサイクルを
表している。搬送口3800から基板3000が処理室
2100内に搬送されると、プロセスガスを導入口31
00から供給し、処理室2100内の圧力が規定値とな
ったところで電源2400から高周波電圧を印加し、プ
ラズマを発生させて基板3000をエッチングする。同
時に、基板3000を静電チャックにより固定する。エ
ッチング終了後、高周波電圧、プロセスガス供給、静電
チャックを同時に停止する。数秒後、プロセスガスの速
やかな排出を目的として、エッチングに寄与しない不活
性ガスをパージガスとして一定時間供給する。処理が終
了した基板3000は、搬送口3800より処理室21
00外へ搬送される。
FIG. 9 shows a general operation cycle of a device in a plasma etching process in a semiconductor manufacturing process.
It is shown in (b). This represents a cycle for processing one substrate. When the substrate 3000 is transferred into the processing chamber 2100 from the transfer port 3800, the process gas is introduced into the introduction port 31.
When the pressure in the processing chamber 2100 reaches a specified value, a high frequency voltage is applied from the power supply 2400 to generate plasma and etch the substrate 3000. At the same time, the substrate 3000 is fixed by the electrostatic chuck. After the completion of the etching, the high-frequency voltage, the supply of the process gas, and the electrostatic chuck are simultaneously stopped. After a few seconds, an inert gas that does not contribute to the etching is supplied as a purge gas for a certain period of time for the purpose of quickly discharging the process gas. The processed substrate 3000 is transferred from the transfer port 3800 to the processing chamber 21.
It is transported outside 00.

【0005】さて、上記した従来の装置ではパーティク
ルが基板3000に付着するのを防止するために、基板
3000の上にカバー3600が設けられているが、発
明者らの実験によると、プラズマを用いた半導体製造プ
ロセスにおいて、パーティクルが基板上へ落下するタイ
ミングは、半導体製造装置の稼働状態と密接な関係があ
ることがわかった。即ち、上述した従来のものは、基板
3000をカバーするタイミングについて一切考慮され
ておらず、パーティクルの基板への付着を十分に防止で
きないという重大な欠点があった。
[0005] In the above-described conventional apparatus, a cover 3600 is provided on the substrate 3000 in order to prevent particles from adhering to the substrate 3000. In the semiconductor manufacturing process, it has been found that the timing at which particles fall on the substrate is closely related to the operating state of the semiconductor manufacturing apparatus. In other words, the above-described conventional device does not consider the timing of covering the substrate 3000 at all, and has a serious disadvantage that particles cannot be sufficiently prevented from adhering to the substrate.

【0006】[0006]

【発明が解決しようとする課題】本発明の目的は、上記
した従来技術の欠点を改良し、特に、基板上に設けられ
たカバーを基板の加工状態に合わせてタイミング良く制
御することでプラズマを利用した半導体装置内で発生す
るパーティクルが基板上に付着しないようにした新規な
半導体製造装置のパーティクル除去装置及びパーティク
ルの除去方法を提供するものである。また、本発明の他
の目的は、パーティクルが正帯電しているという特長を
利用して、カバー等を使用せずにパーティクルが基板上
に付着しないようにした新規な半導体製造装置のパーテ
ィクル除去装置及びパーティクルの除去方法を提供する
ものである。
SUMMARY OF THE INVENTION An object of the present invention is to improve the above-mentioned drawbacks of the prior art, and in particular, to control a cover provided on a substrate in a timely manner in accordance with the processing state of the substrate to thereby generate plasma. An object of the present invention is to provide a novel particle removing apparatus and a method for removing particles in a semiconductor manufacturing apparatus which prevent particles generated in a semiconductor device used from adhering to a substrate. Another object of the present invention is to provide a particle removing apparatus for a novel semiconductor manufacturing apparatus that prevents particles from adhering to a substrate without using a cover or the like by utilizing the feature that particles are positively charged. And a method for removing particles.

【0007】[0007]

【課題を解決するための手段】本発明は上記した目的を
達成するため、基本的には、以下に記載されたような技
術構成を採用するものである。即ち、本発明に係わる半
導体製造装置のパーティクル除去装置の第1態様は、上
部電極と下部電極間に高周波電圧を印加して処理室内を
プラズマ化することで前記処理室内の基板を加工すると
共に、前記基板を覆うカバーを設け、このカバーを閉状
態にすることで前記基板を覆い、処理室内のパーティク
ルが前記基板に付着することを防止した半導体製造装置
において、前記カバーの駆動タイミングを制御する第1
の制御手段を設け、この制御手段が前記高周波電圧の印
加を停止する直前に前記カバーを開状態から閉状態に制
御し、前記カバーを閉状態から開状態に制御するタイミ
ングは、加工の終了した基板が前記処理室外に搬送され
た直後であることを特徴とするものであり、
SUMMARY OF THE INVENTION The present invention basically employs the following technical configuration to achieve the above object. That is, the first aspect of the particle removal apparatus of the semiconductor manufacturing apparatus according to the present invention is to process a substrate in the processing chamber by applying a high-frequency voltage between the upper electrode and the lower electrode to convert the processing chamber into plasma, In a semiconductor manufacturing apparatus provided with a cover that covers the substrate and covering the substrate by closing the cover to prevent particles in a processing chamber from adhering to the substrate, a drive timing of the cover is controlled. 1
The control means controls the cover from the open state to the closed state immediately before stopping the application of the high-frequency voltage, and the timing for controlling the cover from the closed state to the open state is when the processing is completed. The substrate is transported out of the processing chamber
Immediately after

【0008】[0008]

【0009】叉、第2態様は、前記カバーを閉状態から
開状態に制御するタイミングは、前記高周波電圧を印加
する直前であることを特徴とするものであり、叉、第3
態様は、前記カバーに電位を与えると共に、前記カバー
に電位を与えるタイミングを制御する第2の制御手段を
設け、この制御手段が少なくとも前記高周波電圧の印加
を停止する直前からパージガスの導入開始後数秒間前記
カバーへ電位を付与するように制御することを特徴とす
るものであり、
According to a second aspect, the timing for controlling the cover from the closed state to the open state is immediately before the application of the high-frequency voltage.
In a preferred embodiment, a second control means for applying a potential to the cover and controlling a timing for applying the potential to the cover is provided. Characterized by controlling to apply a potential to the cover for seconds,

【0010】叉、第4態様は、前記電位は、少なくとも
パージガスが導入される直前まで付与されることを特徴
とするものであり、叉、第5態様は、前記電位は、加工
の終了した基板が前記処理室外に搬送されるまで付与さ
れることを特徴とするものであり、叉、第6態様は、前
記電位は、前記加工電極の下部電極に現れるセルフバイ
アス電位と同等か符号が同じで且つ絶対値が前記セルフ
バイアス電位より大きい電位であることを特徴とするも
のであり、叉、第7態様は、前記電位は、前記加工電極
の下部電極の電位と同等の電位であることを特徴とする
ものである。
A fourth aspect is characterized in that the potential is applied at least until immediately before the introduction of the purge gas, and a fifth aspect is that the potential is applied to a substrate which has been processed. Is applied until it is transported outside the processing chamber. In a sixth aspect, the potential is equal to or the same as the sign of the self-bias potential appearing on the lower electrode of the processing electrode. The absolute value is a potential higher than the self-bias potential, and the seventh aspect is that the potential is the same as the potential of the lower electrode of the processing electrode. It is assumed that.

【0011】[0011]

【0012】[0012]

【0013】[0013]

【0014】[0014]

【0015】[0015]

【0016】[0016]

【0017】[0017]

【0018】[0018]

【0019】[0019]

【0020】[0020]

【0021】[0021]

【0022】[0022]

【0023】[0023]

【0024】叉、本発明に係わる半導体製造装置のパー
ティクル除去方法の態様は、エッチング処理室と、この
処理室内に設置された上部電極と下部電極とからなる一
対の加工電極と、加工される基板を前記下部電極上に固
定するサセプタとを備え、プロセスガスを前記エッチン
グ処理室内に導入し、前記加工電極に所定の電圧を印加
することで、プラズマ化して前記サセプタ上の基板を加
工する半導体製造装置において、前記処理室のガス排気
口を導電性の部材で形成し、この排気口に負電圧を印加
することで、帯電したパーティクルを前記ガス排気口方
向に導く同時に、前記処理室内のエッチングガスを排
気することを特徴とするものである。
Further , the semiconductor manufacturing apparatus according to the present invention
The aspect of the method for removing a tickle includes an etching processing chamber, a pair of processing electrodes including an upper electrode and a lower electrode installed in the processing chamber, and a susceptor for fixing a substrate to be processed on the lower electrode, In a semiconductor manufacturing apparatus in which a process gas is introduced into the etching processing chamber and a predetermined voltage is applied to the processing electrode to generate a plasma and process the substrate on the susceptor, a gas exhaust port of the processing chamber is electrically conductive. By applying a negative voltage to the exhaust port, the charged particles are guided toward the gas exhaust port, and at the same time, the etching gas in the processing chamber is exhausted.

【0025】[0025]

【0026】[0026]

【発明の実施の形態】本発明に係わる半導体製造装置の
パーティクル除去装置は、上部電極と下部電極間に高周
波電圧を印加して処理室内をプラズマ化することで前記
処理室内の基板を加工すると共に、前記基板を覆うカバ
ーを設け、このカバーを閉状態にすることで前記基板を
覆い、処理室内のパーティクルが前記基板に付着するこ
とを防止した半導体製造装置において、前記カバーの駆
動タイミングを制御する第1の制御手段を設け、この制
御手段が前記高周波電圧の印加を停止する直前に前記カ
バーを開状態から閉状態に制御することを特徴とするも
のであり、又、前記半導体製造装置に設けられた基板の
搬送装置の搬送動作に同期させて前記カバーを閉状態か
ら開状態に制御することを特徴とするものである。従っ
て、パーティクルが発生する直前にカバーを駆動して基
板を覆うから、パーティクルの基板への付着を効果的に
防止する。更に、カバーに適当な電位を付与すること
で、カバーが集塵作用を有するようになるから、より効
果的にパーティクルの基板への付着を防止できる。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS A particle removing apparatus of a semiconductor manufacturing apparatus according to the present invention processes a substrate in a processing chamber by applying a high-frequency voltage between an upper electrode and a lower electrode to convert the processing chamber into plasma. Providing a cover that covers the substrate, and controlling the drive timing of the cover in a semiconductor manufacturing apparatus that covers the substrate by closing the cover and prevents particles in a processing chamber from adhering to the substrate. A first control unit, wherein the control unit controls the cover from an open state to a closed state immediately before stopping the application of the high-frequency voltage; The cover is controlled from the closed state to the open state in synchronization with the transport operation of the transported substrate transport device. Therefore, the cover is driven just before the particles are generated to cover the substrate, so that the particles are effectively prevented from adhering to the substrate. Further, by applying an appropriate potential to the cover, the cover has a dust collecting action, so that the particles can be more effectively prevented from adhering to the substrate.

【0027】次に、本発明の他の実施の形態について説
明する。図21に、プラズマ中でのパーティクルの振る
舞いを捉えた写真を、装置の模式図に挿入した図を示
す。この図の右端がプロセス装置の中央付近に相当し、
左端がプロセス装置の壁付近に相当する。パーティクル
は、図21の上部電極近傍のシース領域にトラップさ
れ、プラズマが切れた瞬間に、アフターグロープラズマ
のポテンシャルを感じて、上部電極付近では、外側の壁
の方向へと飛んでいくが、チャンバの中央付近では、プ
ラズマの外側に沿って、下方へと落下し、下部電極すな
わちウェハ近傍では、負の電位を持つセルフバイアス電
圧によって、ウェハ方向へと飛んでいくことがわかる。
これらの結果から、パーティクルは正に帯電しており、
このことを利用して、パーティクルを静電誘導的に除去
する手法が本発明の根拠となっている。
Next, another embodiment of the present invention will be described. FIG. 21 shows a photograph in which the behavior of particles in plasma is captured in a schematic diagram of the apparatus. The right end of this figure corresponds to the vicinity of the center of the process equipment,
The left end corresponds to the vicinity of the wall of the process device. Particles are trapped in the sheath region near the upper electrode in FIG. 21 and, at the moment when the plasma is cut off, feel the potential of the afterglow plasma, and fly near the upper electrode toward the outer wall. It can be seen that near the center of the plasma, it falls downward along the outside of the plasma, and near the lower electrode, ie, the wafer, it flies toward the wafer by a self-bias voltage having a negative potential.
From these results, the particles are positively charged,
Utilizing this, a method of electrostatically removing particles is the basis of the present invention.

【0028】次に、エッチング装置を稼働中に発生する
パーティクルの数と、そのときの装置の稼働状態との関
係の例を図9(b)に示す。なお、図9(a)に示す装
置は、平行平板型の加工用電極を備えた従来のエッチン
グ装置である。図9(b)は、1枚の基板を処理するサ
イクルを表している。搬送口から基板が処理室内に搬送
されると、プロセスガスを供給し、処理室内の圧力が規
定値となったところで高周波電圧を印加し、プラズマを
発生させて基板をエッチングする。この時、基板は下部
加工電極上のサセプタに固定される。エッチング終了
後、高周波電圧、プロセスガス、基板の静電吸着を同時
に停止する。数秒後、プロセスガスの速やかな排出を目
的として、エッチングに寄与しない不活性ガスをパージ
ガスとして一定時間供給するため、処理室内の圧力が上
昇する。処理が終了した基板は、搬送口より処理室外へ
搬送される。図中、楕円で表したパーティクルPの数
は、エッチング装置の処理室にレーザ光を導入して基板
上空を照射し、レーザ光を横切ったパーティクルからの
散乱光をCCDカメラで撮影し、同時にエッチング装置
の稼働状態を示す信号を取り込んで得られた結果であ
り、基板25枚を処理した場合の積算値である。
Next, FIG. 9B shows an example of the relationship between the number of particles generated during the operation of the etching apparatus and the operating state of the apparatus at that time. The apparatus shown in FIG. 9A is a conventional etching apparatus provided with a parallel plate type processing electrode. FIG. 9B shows a cycle for processing one substrate. When the substrate is transferred into the processing chamber from the transfer port, a process gas is supplied, and when the pressure in the processing chamber reaches a specified value, a high-frequency voltage is applied to generate plasma and etch the substrate. At this time, the substrate is fixed to the susceptor on the lower processing electrode. After the etching, the high frequency voltage, the process gas, and the electrostatic attraction of the substrate are simultaneously stopped. After a few seconds, an inert gas not contributing to the etching is supplied as a purge gas for a certain period of time for the purpose of quickly discharging the process gas, so that the pressure in the processing chamber increases. The substrate after the processing is transferred out of the processing chamber through the transfer port. In the figure, the number of particles P represented by an ellipse is obtained by irradiating a laser beam into the processing chamber of the etching apparatus to irradiate the space above the substrate, photographing the scattered light from the particles crossing the laser light with a CCD camera, and simultaneously etching This is a result obtained by capturing a signal indicating the operation state of the apparatus, and is an integrated value when 25 substrates are processed.

【0029】図9(b)より、エッチング中のパーティ
クルP発生は装置の稼働状態に明確に対応している。即
ち、エッチング中はパーティクルがほとんど発生してい
ないが、エッチング終了時に一時に多くのパーティクル
が発生し、また、パージガスの導入時にパーティクルの
発生する頻度が高い。パーティクルからの散乱光が捉え
られた画像を詳細に調べると、エッチング終了時のパー
ティクルの飛跡は基板に向かう傾向があり、パージガス
導入時は排気口方向へ向かう傾向があった。以上のこと
から、エッチング中は浮遊していたパーティクルが、エ
ッチング終了時に高周波電源が停止したために落下し、
プロセスガスの粘性流が小さいために、完全に除電され
ていない基板に向かって飛来すると考えられる。しか
し、エッチング終了の数秒後にはパージガスが導入さ
れ、パーティクルはパージガスとともに排気口に向かう
と考えられる。
From FIG. 9B, the generation of the particles P during the etching clearly corresponds to the operation state of the apparatus. That is, almost no particles are generated during the etching, but many particles are generated at a time at the end of the etching, and the frequency of generation of the particles is high when the purge gas is introduced. When the image in which the scattered light from the particles was captured was examined in detail, it was found that the tracks of the particles at the end of the etching tended toward the substrate, and tended toward the exhaust port when the purge gas was introduced. From the above, the particles floating during the etching fall because the high-frequency power supply was stopped at the end of the etching,
It is considered that because of the small viscous flow of the process gas, the process gas flies toward a substrate that has not been completely neutralized. However, several seconds after the end of the etching, the purge gas is introduced, and the particles are considered to head to the exhaust port together with the purge gas.

【0030】本発明では、電圧の停止時にウェハ上にカ
バーをする、または、処理室内のパーティクルが正に帯
電していることを利用し、導電性の板やグリッドなどに
負の電位を与えることで、発生したパーティクルをトラ
ップ、または排気口方向へ移動させ、基板上に到達する
ことを防止するものである。
According to the present invention, a cover is provided on a wafer when the voltage is stopped, or a negative potential is applied to a conductive plate or grid by utilizing the fact that particles in a processing chamber are positively charged. Thus, the generated particles are moved toward the trap or the exhaust port, and are prevented from reaching the substrate.

【0031】[0031]

【実施例】以下に、本発明に係わる半導体製造装置とそ
の制御方法の具体例を図面を参照しながら詳細に説明す
る。図1(a)は、本発明に係わる半導体製造装置の具
体例の構造を示す図であって、これらの図には、上部電
極2200と下部電極2300間に高周波電圧を印加し
て処理室2100内をプラズマ化することで基板300
0を加工すると共に、前記基板3000を覆うカバー3
600を設け、このカバー3600を閉状態にすること
で前記基板3000を覆い、パーティクルが前記基板3
000に付着するのを防止した半導体製造装置4000
において、
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, specific examples of a semiconductor manufacturing apparatus and a control method thereof according to the present invention will be described in detail with reference to the drawings. FIG. 1A is a diagram showing the structure of a specific example of a semiconductor manufacturing apparatus according to the present invention. In these figures, a high-frequency voltage is applied between an upper electrode 2200 and a lower electrode 2300 to process a chamber 2100. By converting the inside into a plasma, the substrate 300
0 and a cover 3 for covering the substrate 3000
600, and the cover 3600 is closed to cover the substrate 3000, and particles
Semiconductor manufacturing equipment 4000 which is prevented from adhering to
At

【0032】前記カバー3600の駆動タイミングを制
御する第1の制御手段200を設け、この制御手段20
0が前記高周波電圧の印加を停止する直前に前記カバー
3600を開状態から閉状態に制御する半導体製造装置
4000が示され、又、前記半導体製造装置4000に
設けられた基板の搬送装置1600の搬送動作に同期さ
せて前記カバー3600を閉状態から開状態に制御する
ことを特徴とする半導体製造装置4000が示されてい
る。
A first control means 200 for controlling the drive timing of the cover 3600 is provided.
0 indicates the semiconductor manufacturing apparatus 4000 that controls the cover 3600 from the open state to the closed state just before stopping the application of the high-frequency voltage, and the transfer of the substrate transfer apparatus 1600 provided in the semiconductor manufacturing apparatus 4000. The semiconductor manufacturing apparatus 4000 is characterized in that the cover 3600 is controlled from the closed state to the open state in synchronization with the operation.

【0033】図1(b)は、本発明のプラズマエッチン
グ装置の全体の構成を示すブロック図であり、カバー3
600の駆動装置400、処理室内へエッチングガスを
供給するエッチングガス供給装置1200、エッチング
ガスを排出するためのパージガスを供給するパージガス
供給装置1300、処理室内の真空度を調整するための
真空度調整装置1400、処理室内のガスを排出するた
めのガス排出装置1500、基板の搬送をする基板搬送
装置1600、プラズマ生成用の高周波電源装置240
0、基板を固定するための静電チャック用の直流電源2
600をマイクロコンピュータ又はシーケンサ等の制御
装置1700で制御し、基板3000に所定の加工が施
されるように構成している。なお、第1の制御手段20
0、第2の制御手段300は制御装置1700内に含ま
れている。このように、本発明に用いられる半導体製造
装置は、カバー3600の制御を除く構成は従来の構成
と同じである。
FIG. 1B is a block diagram showing the overall structure of the plasma etching apparatus according to the present invention.
600, a driving device 400, an etching gas supply device 1200 for supplying an etching gas into the processing chamber, a purge gas supply device 1300 for supplying a purge gas for discharging the etching gas, and a vacuum adjusting device for adjusting the degree of vacuum in the processing chamber. 1400, a gas discharge device 1500 for discharging gas in a processing chamber, a substrate transfer device 1600 for transferring a substrate, a high-frequency power supply device 240 for plasma generation
0, DC power supply 2 for electrostatic chuck for fixing substrate
The controller 600 is controlled by a control device 1700 such as a microcomputer or a sequencer, so that a predetermined process is performed on the substrate 3000. The first control means 20
0, the second control means 300 is included in the control device 1700. As described above, the semiconductor manufacturing apparatus used in the present invention has the same configuration as the conventional configuration except for the control of the cover 3600.

【0034】図9(b)は、プラズマエッチング中に発
生するパーティクルPの数と、エッチング装置の稼働状
態との関係を示すものである。図中、楕円で表したパー
ティクルPの数は、エッチング装置の処理室2100に
レーザ光を導入して基板3000上空を照射し、レーザ
光を横切ったパーティクルPの散乱光をCCDカメラで
撮影し、同時にエッチング装置の稼働状態を示す信号を
取り込んで得られた結果であり、基板25枚を処理した
場合の積算値である。エッチング中のパーティクルPの
発生は、装置の稼働状態に明確に対応している。即ち、
エッチング中はパーティクルがほとんど発生していない
が、エッチング終了時に多くのパーティクルが発生し、
また、パージガスの導入時にパーティクルの発生する頻
度が高い。
FIG. 9B shows the relationship between the number of particles P generated during plasma etching and the operating state of the etching apparatus. In the figure, the number of particles P represented by ellipses is obtained by irradiating a laser beam into the processing chamber 2100 of the etching apparatus, irradiating the space above the substrate 3000, and photographing the scattered light of the particles P crossing the laser beam with a CCD camera. At the same time, this is a result obtained by taking in a signal indicating the operating state of the etching apparatus, and is an integrated value when 25 substrates are processed. The generation of the particles P during the etching clearly corresponds to the operation state of the apparatus. That is,
Almost no particles are generated during etching, but many particles are generated at the end of etching,
Further, particles are frequently generated when the purge gas is introduced.

【0035】一方、パーティクルからの散乱光が捉えら
れた画像を詳細に調べると、エッチング終了時のパーテ
ィクルの飛跡は基板に向かう傾向があり、パージガス導
入時は排気口方向へ向かう傾向があった。以上のことか
ら、エッチング中は浮遊していたパーティクルが、エッ
チング終了時に高周波電源が停止したために落下し、プ
ロセスガスの粘性流が小さいために、完全に除電されて
いない基板に向かって飛来すると考えられる。しかし、
エッチング終了の数秒後にはパージガスが導入され、パ
ーティクルはパージガスとともに排気口に向かうと考え
られる。
On the other hand, when the image in which the scattered light from the particles was captured was examined in detail, the trace of the particles at the end of etching tended toward the substrate, and tended toward the exhaust port when the purge gas was introduced. From the above, it is considered that particles that floated during etching fall due to the stop of the high-frequency power supply at the end of etching, and fly toward a substrate that has not been completely neutralized because the viscous flow of the process gas is small. Can be But,
A few seconds after the end of the etching, a purge gas is introduced, and the particles are considered to head to an exhaust port together with the purge gas.

【0036】下記の具体例は上記知見に基づき発明され
たものである。下記の具体例1乃至具体例16は、すべ
て高周波電源を使用した、RFプラズマCVD装置、R
Fプラズマエッチング装置、RFプラズマスパッタリン
グ装置において、共通に適用可能である。ここでは、特
に明記しない限り、RFプラズマエッチング装置につい
て説明をするが、その他のRFプロセス装置について
も、同様である。
The following specific examples have been invented based on the above findings. The following specific examples 1 to 16 are RF plasma CVD apparatuses, R
The present invention can be commonly applied to an F plasma etching apparatus and an RF plasma sputtering apparatus. Here, an RF plasma etching apparatus will be described unless otherwise specified, but the same applies to other RF processing apparatuses.

【0037】(第1の具体例) 本発明の第1の具体例のカバー動作タイミングのフロー
を図3(a)に示す。高周波電圧を停止する直前t1に
基板3000を覆うカバー3600を閉じ、高周波電圧
が停止した瞬間に 基板3000に向かって落下するパ
ーティクルをカバー3600で受け止める。カバー36
00はパーティクル発生頻度の高いパージガス導入の間
は閉じ、パージガスの導入の停止後、処理の終了した基
板が処理室2100外へ搬送される直前t2にカバーを
開く。このように、多くのパーティクルPが基板に落下
している間、カバー3600は閉状態にあるから、確実
に基板3000を覆い、パーティクルPが付着するのを
防止する。カバーの形状は一枚の板状であっても、カメ
ラのシャッターのような複数の羽根状でもよい。また、
本発明を適用する半導体製造装置は、従来例のようなプ
ラズマエッチング装置に限らず、プラズマCVD装置な
どプラズマを用いて加工する装置に適用できる。なお、
カバーを開くタイミングとしては、図3(b)のよう
に、処理の終了した基板が処理室2100外へ搬送され
る直後t21でもよい。
(First Specific Example) FIG. 3A shows a flow of a cover operation timing according to a first specific example of the present invention. The cover 3600 covering the substrate 3000 is closed at t1 immediately before stopping the high frequency voltage, and the particles falling toward the substrate 3000 at the moment when the high frequency voltage stops are received by the cover 3600. Cover 36
00 is closed during the introduction of the purge gas with a high particle generation frequency, and after the introduction of the purge gas is stopped, the cover is opened at t2 immediately before the processed substrate is transported out of the processing chamber 2100. As described above, while many particles P are falling on the substrate, the cover 3600 is in the closed state, so that the cover 3600 covers the substrate 3000 reliably and prevents the particles P from adhering. The shape of the cover may be a single plate or a plurality of blades such as a camera shutter. Also,
The semiconductor manufacturing apparatus to which the present invention is applied is not limited to the plasma etching apparatus as in the conventional example, but can be applied to an apparatus that processes using plasma such as a plasma CVD apparatus. In addition,
The timing of opening the cover may be t21 immediately after the processed substrate is transported out of the processing chamber 2100 as shown in FIG.

【0038】(第2の具体例) 本発明の第2の具体例であるカバー動作タイミングのフ
ローを図4に示す。高周波電圧を停止する直前t1に基
板3000を覆うカバー3600を閉じ、高周波電圧が
停止した瞬間に基板に向かって落下するパーティクルP
をカバー3600で受け止める。処理の終了した基板3
000が処理室2100外へ搬送された後、次の基板が
処理室内に搬送される直前t3にカバーを開く。こうし
て、カバーを動作させることにより落下するパーティク
ルが基板に付着することを防止する。
(Second Specific Example) FIG. 4 shows a flow of a cover operation timing according to a second specific example of the present invention. At time t1 immediately before stopping the high frequency voltage, the cover 3600 covering the substrate 3000 is closed, and the particles P falling toward the substrate at the moment when the high frequency voltage is stopped.
Is received by the cover 3600. Substrate 3 after processing
After the 000 is transferred out of the processing chamber 2100, the cover is opened at t3 immediately before the next substrate is transferred into the processing chamber. In this way, it is possible to prevent particles falling by operating the cover from adhering to the substrate.

【0039】(第3の具体例) 本発明の第3の具体例であるカバー動作タイミングのフ
ローを図5に示す。高周波電圧を印加する直前t4に基
板を覆うカバーを開き、高周波電圧が停止する直前t1
にカバーを閉じる。エッチング処理をしていないときは
カバー3600を閉めることで、上部加工電極2200
や処理室2100内壁から剥離し落下するパーティクル
をカバーで受け止め、パーティクルが基板に付着するこ
とを防止する。なお、上記のように構成する他、カバー
3600が閉状態になったことを検出する検出手段を設
け、この検出手段の検出結果により、高周波電源240
0をオフにするように構成してもよい。
(Third Specific Example) FIG. 5 shows a flow of cover operation timing according to a third specific example of the present invention. Immediately before the application of the high-frequency voltage, the cover covering the substrate is opened at t4, and immediately before the high-frequency voltage stops, at t1.
Close the cover. When the etching process is not performed, the cover 3600 is closed so that the upper processing electrode 2200 is closed.
And the particles falling and falling from the inner wall of the processing chamber 2100 are received by the cover to prevent the particles from adhering to the substrate. In addition, in addition to the above configuration, a detecting means for detecting that the cover 3600 has been closed is provided, and the high-frequency power supply 240
You may be comprised so that 0 may be turned off.

【0040】(第4の具体例) 本発明の第4の具体例であるカバー電位変化タイミング
のフローを図6(a)に示す。本発明の第1から第3ま
での具体例に加え、更に、高周波電圧の印加を停止する
直前t5からパージガスの導入の開始から数秒間の時間
t6まで、カバー3600に電位を与える。パーティク
ルは、高周波電圧の印加を停止した直後にも、静電チャ
ックの残留電荷で帯電した基板に向かって落下すること
から、カバーの電位は下部電極2300のセルフバイア
ス電位と同等か、符号が一致して、且つ、絶対値がセル
フバイアス電位より大きい値を選ぶとよい。高周波電圧
の印加を停止した直後に発生するパーティクルは、カバ
ー3600に向かって落下し吸着する。パージガスを導
入後に発生するパーティクルは、パージガスに流され排
気口2200に向かって落下するので、基板上に付着し
ない。カバー3600の材質に関しては、処理室210
0内壁と同じ伝導性のある材質、例えば、アルミ合金で
もよく、又、発生するパーティクルを減らすために金属
電極の表面を酸化アルミニウムや酸化シリコンで覆って
もよい。なお、図6(b)に示したように、パージガス
が導入される直前t61で、電位を付与するように構成
しても良い。
(Fourth Specific Example) FIG. 6A shows a flow of cover potential change timing according to a fourth specific example of the present invention. In addition to the first to third embodiments of the present invention, a potential is further applied to the cover 3600 from a time t5 immediately before stopping the application of the high-frequency voltage to a time t6 of several seconds from the start of the introduction of the purge gas. Even after the application of the high-frequency voltage is stopped, the particles fall toward the substrate charged with the residual charge of the electrostatic chuck. Therefore, the potential of the cover is equal to the self-bias potential of the lower electrode 2300, or the sign is one. It is preferable to select a value whose absolute value is larger than the self-bias potential. Particles generated immediately after stopping the application of the high-frequency voltage drop toward the cover 3600 and are attracted. Particles generated after the introduction of the purge gas are flown by the purge gas and fall toward the exhaust port 2200, and do not adhere to the substrate. Regarding the material of the cover 3600, the processing chamber 210
A material having the same conductivity as the inner wall, for example, an aluminum alloy may be used, and the surface of the metal electrode may be covered with aluminum oxide or silicon oxide in order to reduce particles generated. As shown in FIG. 6B, a configuration may be adopted in which a potential is applied at t61 immediately before the purge gas is introduced.

【0041】(第5の具体例) 本発明の第5の具体例であるカバー電位変化タイミング
のフローを図7に示す。本発明の第2と第3の具体例
(図4、5)において、高周波電圧の印加を停止する直
前t7から処理の終わった基板を処理室から搬出終了す
る時間t8まで、カバーに電位を与える。カバーの電位
は、下部電極2300のセルフバイアス電位と同等か、
符号が一致して絶対値がセルフバイアス電位より大きい
値を選ぶとよい。高周波電圧の印加を停止した直後から
搬送口が開くまで発生するパーティクルはカバーに集塵
され、基板上に付着しない。
(Fifth Specific Example) FIG. 7 shows a flow of a cover potential change timing according to a fifth specific example of the present invention. In the second and third specific examples (FIGS. 4 and 5) of the present invention, a potential is applied to the cover from t7 immediately before stopping the application of the high-frequency voltage to time t8 when the unloading of the processed substrate from the processing chamber is completed. . Whether the potential of the cover is equal to the self-bias potential of the lower electrode 2300,
It is preferable to select a value whose sign matches and whose absolute value is larger than the self-bias potential. Particles generated from immediately after the application of the high-frequency voltage is stopped until the transfer port is opened are collected on the cover and do not adhere to the substrate.

【0042】(第6の具体例) 本発明の第6の具体例であるカバー電位変化タイミング
のフローを図8に示す。本発明の第2、第3の具体例
(図4、5)において、カバーを閉じはじめてからカバ
ーを開くまで、カバーに電位を与える。高周波電圧の印
加中はカバー3600と下部加工電極2300とを同電
位にすることで、基板3000とカバー3600の間で
は放電せず、基板の損傷やカバーと基板の間でのパーテ
ィクルの発生を防止することができる。そして、高周波
電圧の印加を停止した後は、カバーの電位はセルフバイ
アス電位と同等か、符号が一致して絶対値がセルフバイ
アス電位より大きい電位を与える。なお、第1の具体例
に、この具体例を適用しても良い。
(Sixth Embodiment) FIG. 8 shows a flow of a cover potential change timing according to a sixth embodiment of the present invention. In the second and third specific examples (FIGS. 4 and 5) of the present invention, a potential is applied to the cover from when the cover starts to be closed until the cover is opened. By applying the same potential to the cover 3600 and the lower processing electrode 2300 during the application of the high-frequency voltage, no discharge occurs between the substrate 3000 and the cover 3600, thereby preventing damage to the substrate and generation of particles between the cover and the substrate. can do. Then, after the application of the high-frequency voltage is stopped, the potential of the cover is equal to the self-bias potential, or the potential coincides with the sign and a potential whose absolute value is larger than the self-bias potential is applied. Note that this specific example may be applied to the first specific example.

【0043】(第7の具体例) 一般に半導体製造工場で用いられているエッチング装置
の代表的な稼働状態の1サイクルを図10に示す。エッ
チングは、基板と対向する上部電極兼ガス吹き出し板か
ら塩素などの反応性の高いプロセスガスを処理室内に導
入し、一定圧力となったところで電極間に電圧を印加し
プロセスガスをプラズマ化してなされる。エッチングが
終了すれば、高周波電圧の印加とプロセスガスの導入を
同時に停止し、数秒後に反応性の低いハロゲンガスなど
をパージガスとして導入する。図11に示した本発明の
第7の具体例のエッチング装置では、エッチング終了時
に、プロセスガスの供給を停止する。この時、パーティ
クルは、正に帯電していることがわかっており、これを
利用し、処理室2100内の上部電極2200と下部電
極2300間に設けた導電性のパーティクル除去電極1
1に負電位を与えることによって、パーティクルを強制
的に除去する。パーティクル除去電極11の形状につい
ては、プロセスに影響を与えない限り、板又は格子状等
の既存のどのような形状を用いてもよい。高周波電圧の
停止した瞬間に落下する多数のパーティクルは、パーテ
ィクル除去電極11にトラップされ、基板3000への
到達が防止される。なお、エッチングの終了に同期し
て、電極11に負電位を与える負電源410の電源制御
手段420を設けるように構成しても良い。
(Seventh Specific Example) FIG. 10 shows one typical operating state of an etching apparatus generally used in a semiconductor manufacturing plant. Etching is performed by introducing a highly reactive process gas such as chlorine into the processing chamber from the upper electrode / gas blow-out plate facing the substrate, and applying a voltage between the electrodes when the pressure reaches a certain level, thereby converting the process gas into plasma. You. When the etching is completed, the application of the high-frequency voltage and the introduction of the process gas are simultaneously stopped, and after a few seconds, a halogen gas or the like having low reactivity is introduced as a purge gas. In the etching apparatus according to the seventh embodiment of the present invention shown in FIG. 11, the supply of the process gas is stopped when the etching is completed. At this time, it is known that the particles are positively charged, and by using this, the conductive particle removing electrode 1 provided between the upper electrode 2200 and the lower electrode 2300 in the processing chamber 2100 is used.
By applying a negative potential to 1, particles are forcibly removed. As for the shape of the particle removing electrode 11, any existing shape such as a plate or a lattice may be used as long as the process is not affected. Many particles that fall at the moment when the high-frequency voltage stops are trapped by the particle removing electrode 11, and are prevented from reaching the substrate 3000. Note that the power supply control means 420 of the negative power supply 410 for applying a negative potential to the electrode 11 may be provided in synchronization with the end of the etching.

【0044】(第8の具体例) 図12は、防着シールドを用いて、パーティクルをトラ
ップする機能を組み込んだエッチング装置である。半導
体製造装置において、処理中に発生する堆積物をチャン
バ壁に付着させないための防着シールド板12がしばし
ば使用される。この防着シールド板12は、加工電極2
200、2300と処理室2100側壁との間に設けら
れ、堆積物をこの防着シールド板12に意図的に堆積さ
せ、防着シールド板12を交換することで、チャンバ内
の清掃回数を低減することができるようにしたものであ
る。防着シールド12は導電性の金属などで作成されて
いる場合が多く、この防着シールド12をチャンバと電
気的に絶縁状態にし、エッチング終了時にプロセスガス
の供給を停止し、防着シールド12に負電位を与える。
高周波電圧の停止した瞬間に落下する多数の正帯電して
いるパーティクルは、負電位を持っている防着シールド
板12の電位ポテンシャルによって引き寄せられ、最終
的に防着シールド板12の壁面にトラップされ、基板3
000への到達が防止される。
(Eighth Specific Example) FIG. 12 shows an etching apparatus incorporating a function of trapping particles using a deposition shield. In a semiconductor manufacturing apparatus, a shield plate 12 for preventing deposits generated during processing from adhering to a chamber wall is often used. The shield plate 12 is provided with the processing electrode 2.
200, 2300 and the side wall of the processing chamber 2100, the deposit is intentionally deposited on the shield plate 12, and the shield plate 12 is replaced to reduce the number of times of cleaning in the chamber. It is something that can be done. In many cases, the deposition shield 12 is made of a conductive metal or the like, and the deposition shield 12 is electrically insulated from the chamber. Apply a negative potential.
Many positively charged particles falling at the moment when the high frequency voltage stops are attracted by the potential potential of the shield plate 12 having a negative potential, and finally trapped on the wall surface of the shield plate 12. , Substrate 3
000 is prevented.

【0045】(第9の具体例) 図13は、導電性を有するグリッド13を用いて、パー
ティクルをトラップする機能を組み込んだエッチング装
置である。即ち、グリッド13を、加工電極2200、
2300と処理室2100側壁との間に設け、グリッド
13をチャンバと電気的に絶縁するように設置し、エッ
チング終了時にプロセスガスの供給を停止し、グリッド
13に負電位を与える。高周波電圧の停止した瞬間に落
下する多数の正帯電しているパーティクルは、負電位を
持っているグリッド13の電位ポテンシャルによって引
き寄せられ、最終的にクリッド13にトラップされ、基
板への到達が防止される。
(Ninth Specific Example) FIG. 13 shows an etching apparatus incorporating a function of trapping particles using a grid 13 having conductivity. That is, the grid 13 is connected to the processing electrode 2200,
The grid 13 is provided between the chamber 2300 and the side wall of the processing chamber 2100 so as to be electrically insulated from the chamber. At the end of the etching, the supply of the process gas is stopped, and a negative potential is applied to the grid 13. A large number of positively charged particles falling at the moment when the high frequency voltage stops are attracted by the potential potential of the grid 13 having a negative potential, are finally trapped by the grid 13, and are prevented from reaching the substrate. You.

【0046】(第10の具体例) 図14は、処理室の下部に設けたガス排気口14を導電
性部材、例えば、金属で形成し、このガス排気口14を
電気的に絶縁状態にすることによって、パーティクルを
排気口に導き、更に、強制的に排気することで、パーテ
ィクルが基板上に落下しないようにしたエッチング装置
である。即ち、エッチング終了時にプロセスガスの供給
を停止すると、排気口14に負電位が与えられ、これに
よって、高周波電圧の停止した瞬間に落下する多数の正
に帯電しているパーティクルは、負電位を持っている排
気口14の電位ポテンシャルによって引き寄せられ、最
終的に排気され、基板への到達が防止されるものであ
る。
(Tenth Specific Example) FIG. 14 shows that a gas exhaust port 14 provided at the lower part of a processing chamber is formed of a conductive member, for example, a metal, and this gas exhaust port 14 is electrically insulated. This is an etching apparatus in which particles are guided to an exhaust port, and are further forcibly exhausted so that the particles do not fall onto a substrate. That is, when the supply of the process gas is stopped at the end of the etching, a negative potential is given to the exhaust port 14, whereby a large number of positively charged particles falling at the moment when the high frequency voltage stops have a negative potential. The gas is drawn by the potential potential of the exhaust port 14 and finally exhausted, and is prevented from reaching the substrate.

【0047】(第11の具体例) 図15は、ガス排気口14近傍に導電性を有するグリッ
ド13を設け、このグリッド13でパーティクルをトラ
ップするようにしたエッチング装置である。即ち、グリ
ッド13をチャンバと電気的に絶縁するように排気口1
4の前に設置し、エッチング終了時にプロセスガスの供
給を停止し、グリッド13に負電位を与える。高周波電
圧の停止した瞬間に落下する多数の正帯電しているパー
ティクルは、負電位を持っているグリッド13の電位ポ
テンシャルによって引き寄せられ、最終的にクリッド1
3にトラップされるか、叉は排気口14から排気され、
基板への到達が防止される。
(Eleventh Specific Example) FIG. 15 shows an etching apparatus in which a grid 13 having conductivity is provided near a gas exhaust port 14 and particles are trapped by the grid 13. That is, the exhaust port 1 is electrically insulated from the grid 13 with the chamber.
4, the supply of the process gas is stopped at the end of the etching, and a negative potential is applied to the grid 13. Many positively charged particles falling at the moment when the high-frequency voltage stops are attracted by the potential potential of the grid 13 having a negative potential, and finally the
3 or exhausted from the exhaust port 14,
The arrival at the substrate is prevented.

【0048】(第12の具体例) 図16に、第12の具体例を示す。導電性を有するグリ
ッド13を上部電極2200と下部電極2300の間に
設置し、電気的に浮いた状態にしておく。こうすること
で、プロセス中、即ち、放電中は、グリッド13は、プ
ラズマのポテンシャルに追随し、フローティング状態と
なる。プロセス終了時に、グリッド13に負電位を与え
ると、パーティクルは、負電位を持っている電位ポテン
シャルによって引き寄せられるから、基板への到達が防
止されるものである。そして、この状態で半導体基板3
000を搬送させる。
(Twelfth Specific Example) FIG. 16 shows a twelfth specific example. A grid 13 having conductivity is provided between the upper electrode 2200 and the lower electrode 2300, and is kept electrically floating. By doing so, during the process, that is, during the discharge, the grid 13 follows the potential of the plasma and becomes in a floating state. When a negative potential is applied to the grid 13 at the end of the process, the particles are attracted by the potential potential having the negative potential, thereby preventing the particles from reaching the substrate. Then, in this state, the semiconductor substrate 3
000.

【0049】(第13の具体例) 図17に、第13の具体例を示す。本具体例では、半導
体基板3000に対して、充分に大きいプラズマPZを
発生させるようにしたものである。プラズマPZは、上
部電極2200と下部電極2300の直径に応じて生成
されるので、図17の場合、基板3000よりも、かな
り外側までプラズマが生成されることになる。このよう
に、プラズマPZを基板3000よりも大きくはみ出さ
せることによって、パーティクルはプラズマPZの周辺
部に沿って落下し、基板3000上へパーティクルが落
下することを防ぐことができる。
(Thirteenth Specific Example) FIG. 17 shows a thirteenth specific example. In this specific example, a sufficiently large plasma PZ is generated for the semiconductor substrate 3000. Since the plasma PZ is generated in accordance with the diameters of the upper electrode 2200 and the lower electrode 2300, in the case of FIG. 17, the plasma is generated far outside the substrate 3000. As described above, by causing the plasma PZ to protrude more than the substrate 3000, particles can be prevented from falling along the peripheral portion of the plasma PZ and falling onto the substrate 3000.

【0050】(第14の具体例) 図18に、第14の具体例を示す。本具体例では、基板
3000を囲むようにドーナツ状の電極15を下部電極
2300上に配置し、電極15にセルフバイアス電圧よ
りも絶対値が大きい負の電圧を引加する。この場合、印
加する電圧は直流電圧でよい。また、電圧をかける時期
は、プロセスが終了して、プラズマ電源が切れた時にお
こなう。また、カソード電極すなわち下部電極2300
に印加する電圧に対して、負の一定バイアスを加えて、
セルフバイアス電圧と同じ変動をさせても良い。こうす
ることによって、正電荷を持つパーティクルは、電極1
5へ誘導され、パーティクルが基板3000上へ落下す
ることを防ぐことができる。
(Fourteenth Specific Example) FIG. 18 shows a fourteenth specific example. In this specific example, a donut-shaped electrode 15 is arranged on the lower electrode 2300 so as to surround the substrate 3000, and a negative voltage having an absolute value larger than the self-bias voltage is applied to the electrode 15. In this case, the applied voltage may be a DC voltage. The voltage is applied when the process is completed and the plasma power is turned off. Also, a cathode electrode, that is, a lower electrode 2300
Apply a constant negative bias to the voltage applied to
The same fluctuation as the self-bias voltage may be performed. By doing so, particles having a positive charge are transferred to the electrode 1
5 to prevent the particles from falling onto the substrate 3000.

【0051】(第15の具体例) 図19に、第15の具体例を示す。この具体例では、処
理室2100内に、パーティクルの発生をモニタするた
めのレーザー装置を導入したものである。ここで、レー
ザー光を通す場所は、アノード電極、即ち、上部電極2
200の近傍であり、このように構成することで、上部
電極2200付近で、プラズマのシース付近にトラップ
されているパーティクルを早期に発見することができ
る。そして、パーティクルの発生を探知した後、電極1
5に負電圧を印加してパーティクルを集塵し、基板30
00上へのパーティクルの落下を防止することができ
る。
(Fifteenth Specific Example) FIG. 19 shows a fifteenth specific example. In this specific example, a laser device for monitoring the generation of particles is introduced into the processing chamber 2100. Here, the place through which the laser beam passes is the anode electrode, that is, the upper electrode 2.
In the vicinity of the upper electrode 2200, particles trapped in the vicinity of the plasma sheath can be found at an early stage. After detecting the generation of particles, the electrode 1
5, a particle is collected by applying a negative voltage to the substrate 30.
It is possible to prevent the particles from falling on the top surface.

【0052】(第16の具体例) 図20に、第16の具体例を示す。この具体例では、上
部電極2200と下部電極2300との間にパーティク
ル除去電極15を設けると共に、パーティクル除去電極
15近傍の処理室側壁にゲートバルブ17を設置し、更
にその外側には、真空ポンプなどの排気系を接続する。
そして、電極15には、負電圧がかけられるようにす
る。プロセスが終了し、カソード電極、即ち、下部電極
2300への電圧印加がきれた時、電極15に負電圧を
印加する。それによって、パーティクルは、ゲートバル
ブ17の方へと引き寄せられる。このとき、同時にゲー
トバルブ17を開き、パーティクルを排気することによ
って、基板3000上へのパーティクルの落下を防ぐこ
とができる。なお、図19において、符号450は、処
理室内のパーティクルの発生の検出結果に基づき、パー
ティクル除去電極15に負電圧を印加するための第3の
制御手段である。上記の具体例1から具体例16は、す
べて高周波電源を使用した、RFプラズマCVD装置、
RFプラズマエッチング装置、RFプラズマスパッタリ
ング装置において、共通に適用可能であった。これに対
して、下記の具体例17から具体例32は、直流電源を
使用した、DCプラズマCVD装置、DCプラズマエッ
チング装置、DCプラズマスパッタリング装置におい
て、共通に適用可能である。
(Sixteenth Specific Example) FIG. 20 shows a sixteenth specific example. In this specific example, the particle removing electrode 15 is provided between the upper electrode 2200 and the lower electrode 2300, the gate valve 17 is provided on the side wall of the processing chamber near the particle removing electrode 15, and a vacuum pump or the like is further provided outside the gate valve 17. Connect the exhaust system.
Then, a negative voltage is applied to the electrode 15. When the process is completed and the voltage application to the cathode electrode, that is, the lower electrode 2300 is stopped, a negative voltage is applied to the electrode 15. Thereby, the particles are drawn toward the gate valve 17. At this time, by simultaneously opening the gate valve 17 and exhausting the particles, the particles can be prevented from falling onto the substrate 3000. In FIG. 19, reference numeral 450 denotes third control means for applying a negative voltage to the particle removing electrode 15 based on the detection result of the generation of particles in the processing chamber. The above specific examples 1 to 16 are all RF plasma CVD apparatuses using a high-frequency power supply,
The present invention can be commonly applied to an RF plasma etching apparatus and an RF plasma sputtering apparatus. On the other hand, the following specific examples 17 to 32 can be commonly applied to a DC plasma CVD apparatus, a DC plasma etching apparatus, and a DC plasma sputtering apparatus using a DC power supply.

【0053】(第17の具体例) 本発明の第17の具体例のカバー動作タイミングのフロ
ーを図22に示す。直流電圧を停止する直前t11に基
板3000を覆うカバー3600を閉じ、直流電圧が停
止した瞬間に基板3000に向かって落下するパーティ
クルをカバー3600で受け止める。カバー3600は
パーティクル発生頻度の高いパージガス導入の間は閉
じ、パージガスの導入の停止後、処理の終了した基板が
処理室2100外へ搬送される直前t12にカバーを開
く。このように、多くのパーティクルPが基板に落下し
ている間、カバー3600は閉状態にあるから、確実に
基板3000を覆い、パーティクルPが付着するのを防
止する。カバーの形状は一枚の板状であっても、カメラ
のシャッターのような複数の羽根状でもよい。
(Seventeenth Embodiment) FIG. 22 shows a flow of a cover operation timing according to a seventeenth embodiment of the present invention. Immediately before the DC voltage is stopped, the cover 3600 covering the substrate 3000 is closed at t11, and the particles falling toward the substrate 3000 at the moment when the DC voltage is stopped are received by the cover 3600. The cover 3600 is closed during the introduction of the purge gas with a high particle generation frequency, and after the introduction of the purge gas is stopped, the cover is opened at t12 immediately before the processed substrate is transported out of the processing chamber 2100. As described above, while many particles P are falling on the substrate, the cover 3600 is in the closed state, so that the cover 3600 covers the substrate 3000 reliably and prevents the particles P from adhering. The shape of the cover may be a single plate or a plurality of blades such as a camera shutter.

【0054】(第18の具体例) 本発明の第18の具体例であるカバー動作タイミングの
フローを図23に示す。直流電圧を停止する直前t11
に基板3000を覆うカバー3600を閉じ、直流電圧
が停止した瞬間に基板に向かって落下するパーティクル
Pをカバー3600で受け止める。処理の終了した基板
3000が処理室2100外へ搬送された後、次の基板
が処理室内に搬送される直前t13にカバーを開く。こ
うして、カバーを動作させることにより落下するパーテ
ィクルが基板に付着することを防止する。
(Eighteenth Embodiment) FIG. 23 shows a flow of cover operation timing according to an eighteenth embodiment of the present invention. T11 immediately before stopping the DC voltage
Then, the cover 3600 covering the substrate 3000 is closed, and the particles P falling toward the substrate at the moment when the DC voltage stops are received by the cover 3600. After the processed substrate 3000 is transported out of the processing chamber 2100, the cover is opened at t13 immediately before the next substrate is transported into the processing chamber. In this way, it is possible to prevent particles falling by operating the cover from adhering to the substrate.

【0055】(第19の具体例) 本発明の第19の具体例であるカバー動作タイミングの
フローを図24に示す。直流電圧を印加する直前t14
に基板を覆うカバーを開き、直流電圧が停止する直前t
11にカバーを閉じる。エッチング処理をしていないと
きはカバー3600を閉めることで、上部加工電極22
00や処理室2100内壁から剥離し落下するパーティ
クルをカバーで受け止め、パーティクルが基板に付着す
ることを防止する。なお、上記のように構成する他、カ
バー3600が閉状態になったことを検出する検出手段
を設け、この検出手段の検出結果により、直流電源24
00をオフにするように構成してもよい。
(Nineteenth Specific Example) FIG. 24 shows a flow of cover operation timing according to a nineteenth specific example of the present invention. Immediately before applying DC voltage t14
The cover covering the substrate is opened at the time t before the DC voltage stops.
Close the cover at 11. When the etching process has not been performed, the cover 3600 is closed, so that the upper processing electrode 22 is closed.
00 and particles falling off the inner wall of the processing chamber 2100 are received by the cover to prevent the particles from adhering to the substrate. In addition, in addition to the above configuration, a detecting means for detecting that the cover 3600 has been closed is provided, and the DC power supply 24
00 may be turned off.

【0056】(第20の具体例) 本発明の第20の具体例であるカバー電位変化タイミン
グのフローを図25に示す。本発明の第17から第19
までの具体例に加え、更に、直流電圧の印加を停止する
直前t15からパージガスの導入の開始から数秒間の時
間t16まで、カバー3600に電位を与える。直流電
圧の印加を停止した直後に発生するパーティクルは、カ
バー3600に向かって落下しカバーに吸着される。パ
ージガスを導入後に発生するパーティクルは、パージガ
スに流され排気口3200に向かって落下するので、基
板上に付着しない。カバー3600の材質に関しては、
処理室2100内壁と同じ伝導性のある材質、例えば、
アルミ合金でもよく、又、発生するパーティクルを減ら
すために金属電極の表面を酸化アルミニウムや酸化シリ
コンで覆ってもよい。
(Twentieth Specific Example) FIG. 25 shows a flow of a cover potential change timing according to a twentieth specific example of the present invention. Seventeenth to nineteenth aspects of the invention
In addition to the above specific examples, a potential is further applied to the cover 3600 from t15 immediately before stopping the application of the DC voltage to time t16 of several seconds from the start of the introduction of the purge gas. Particles generated immediately after stopping the application of the DC voltage fall toward the cover 3600 and are attracted to the cover. Particles generated after the introduction of the purge gas flow into the purge gas and fall toward the exhaust port 3200, and do not adhere to the substrate. Regarding the material of the cover 3600,
The same conductive material as the inner wall of the processing chamber 2100, for example,
An aluminum alloy may be used, and the surface of the metal electrode may be covered with aluminum oxide or silicon oxide to reduce generated particles.

【0057】(第21の具体例) 本発明の第21の具体例であるカバー電位変化タイミン
グのフローを図26に示す。本発明の第18と第19の
具体例(図23、図24)において、直流電圧の印加を
停止する直前t17から処理の終わった基板を処理室か
ら搬出終了する時間t18まで、カバーに電位を与え
る。直流電圧の印加を停止した直後から搬送口が開くま
で発生するパーティクルはカバーに集塵され、基板上に
付着しない。
(Twenty-First Example) FIG. 26 shows a flow of cover potential change timing according to a twenty-first example of the present invention. In the eighteenth and nineteenth specific examples (FIGS. 23 and 24) of the present invention, the potential is applied to the cover from t17 immediately before stopping the application of the DC voltage to time t18 when the removal of the processed substrate from the processing chamber is completed. give. Particles generated from immediately after the application of the DC voltage is stopped until the transfer port is opened are collected on the cover and do not adhere to the substrate.

【0058】(第22の具体例) 本発明の第22の具体例であるカバー電位変化タイミン
グのフローを図27に示す。本発明の第18、第19の
具体例(図23、図24)において、カバーを閉じはじ
めてからカバーを開くまで、カバーに電位を与える。直
流電圧の印加中はカバー3600と下部加工電極230
0とを同電位にすることで基板3000とカバー360
0の間では放電せず、基板の損傷やカバーと基板の間で
のパーティクルの発生を防止することができる。そし
て、直流電圧の印加を停止した後は、カバーに負電位を
与える。なお、この具体例を、第17の具体例に適用し
ても良い。
(Twenty-Second Specific Example) FIG. 27 shows a flow of cover potential change timing according to a twenty-second specific example of the present invention. In the eighteenth and nineteenth specific examples (FIGS. 23 and 24) of the present invention, a potential is applied to the cover from when the cover starts to be closed until the cover is opened. During the application of the DC voltage, the cover 3600 and the lower processing electrode 230
By setting 0 to the same potential, the substrate 3000 and the cover 360 are set.
No discharge occurs during the period of 0, and damage to the substrate and generation of particles between the cover and the substrate can be prevented. After the application of the DC voltage is stopped, a negative potential is applied to the cover. Note that this specific example may be applied to the seventeenth specific example.

【0059】(第23の具体例) 一般に半導体製造工場で用いられているDCプラズマプ
ロセス装置の断面構造の概略図を図28に示す。図29
に示した第23の具体例のDCプラズマプロセス装置で
は、DCプラズマプロセス終了時に、パーティクルは正
に帯電していることがわかっており、これを利用し、パ
ーティクル除去電極11に負電位を与えることによっ
て、パーティクルを除去する。パーティクル除去電極1
1の形状については、DCプラズマプロセスに影響を与
えない限り、既存のどのような形状を用いてもよい。直
流電圧の停止した瞬間に落下する多数のパーティクル
は、パーティクル除去電極11にトラップされ、基板3
000への到達が防止される。
(Twenty-third Specific Example) FIG. 28 is a schematic view showing a cross-sectional structure of a DC plasma processing apparatus generally used in a semiconductor manufacturing plant. FIG.
In the DC plasma processing apparatus of the twenty-third specific example shown in FIG. 7, it is known that particles are positively charged at the end of the DC plasma process, and this is used to apply a negative potential to the particle removing electrode 11. Removes particles. Particle removal electrode 1
Regarding the shape 1, any existing shape may be used as long as it does not affect the DC plasma process. A large number of particles falling at the moment when the DC voltage stops are trapped by the particle removing electrode 11, and the substrate 3
000 is prevented.

【0060】(第24の具体例) 図30は、防着シールドを用いて、パーティクルをトラ
ップするように構成したDCプラズマプロセス装置であ
る。即ち、処理中に発生する堆積物をチャンバ壁に付着
させないための防着シールド12がしばしば使用され
る。この防着シールドに堆積物を意図的に堆積させ、防
着シールド12を交換することで、チャンバ内の清掃回
数を低減することができるようにしたものである。防着
シールド12は導電性の金属などで作成されている場合
が多く、この防着シールド12をチャンバと電気的に絶
縁状態にし、DCプラズマプロセス終了時に防着シール
ド12に負電位を与える。直流電圧の停止した瞬間に落
下する多数の正帯電しているパーティクルは、負電位を
持っている防着シールド12の電位ポテンシャルによっ
て引き寄せられ、最終的に防着シールド12の壁面にト
ラップされ、基板3000への到達が防止される。
(Twenty-fourth Specific Example) FIG. 30 shows a DC plasma processing apparatus configured to trap particles using a deposition shield. That is, a deposition shield 12 is often used to prevent deposits generated during processing from adhering to the chamber walls. By intentionally depositing deposits on the deposition shield and replacing the deposition shield 12, the number of times of cleaning the inside of the chamber can be reduced. The deposition shield 12 is often made of a conductive metal or the like. The deposition shield 12 is electrically insulated from the chamber, and a negative potential is applied to the deposition shield 12 at the end of the DC plasma process. Many positively charged particles falling at the moment when the DC voltage stops are attracted by the potential potential of the deposition shield 12 having a negative potential, and finally trapped on the wall surface of the deposition shield 12, and Reaching 3000 is prevented.

【0061】(第25の具体例) 図31は、導電性を有するグリッド13を用いて、パー
ティクルをトラップするように構成したDCプラズマプ
ロセス装置である。即ち、グリッド13をチャンバに対
して電気的に絶縁するように設置し、エッチング終了時
に、グリッド13に負電位を与える。直流電圧の停止し
た瞬間に落下する多数の正帯電しているパーティクル
は、負電位を持っているグリッド13の電位ポテンシャ
ルによって引き寄せられ、最終的にクリッド13にトラ
ップされ、基板3000への到達が防止される。
(Twenty-Fifth Example) FIG. 31 shows a DC plasma processing apparatus configured to trap particles using a grid 13 having conductivity. That is, the grid 13 is installed so as to be electrically insulated from the chamber, and a negative potential is applied to the grid 13 at the end of the etching. Many positively charged particles that fall at the moment when the DC voltage stops are attracted by the potential potential of the grid 13 having a negative potential, are finally trapped by the grid 13, and are prevented from reaching the substrate 3000. Is done.

【0062】(第26の具体例) 図32は、ガス排気口14をチャンバから電気的に絶縁
状態にすることによって、パーティクルを強制的に排気
するようにしたDCプラズマプロセス装置である。即
ち、このパーティクル除去装置では、DCプラズマプロ
セス終了時に排気口14に負電位を与えることによっ
て、直流電圧の停止した瞬間に落下する多数の正帯電し
ているパーティクルを、負電位を持っている排気口14
に引き寄せ、最終的に排気し、基板3000への到達を
防止するものである。
(Twenty-Sixth Specific Example) FIG. 32 shows a DC plasma process apparatus in which particles are forcibly exhausted by setting the gas exhaust port 14 to be electrically insulated from the chamber. That is, in this particle removing apparatus, a large number of positively charged particles falling at the moment when the DC voltage is stopped are discharged by applying a negative potential to the exhaust port 14 at the end of the DC plasma process. Mouth 14
And finally evacuated to prevent it from reaching the substrate 3000.

【0063】(第27の具体例) 図33は、ガス排気口14近傍に導電性を有するグリッ
ド13を設け、パーティクルをトラップするように構成
したDCプラズマプロセス装置である。即ち、このパー
ティクル除去装置では、グリッド13をチャンバと電気
的に絶縁するように排気口14の前に設置し、DCプラ
ズマプロセス終了時に、グリッド13に負電位を与え
る。直流電圧の停止した瞬間に落下する多数の正帯電し
ているパーティクルは、負電位を持っているグリッド1
3の電位ポテンシャルによって引き寄せられ、最終的に
クリッド13にトラップされるか、叉は排気口14から
排気され、基板3000への到達が防止される。
(Twenty-Seventh Specific Example) FIG. 33 shows a DC plasma processing apparatus in which a grid 13 having conductivity is provided in the vicinity of a gas exhaust port 14 so as to trap particles. That is, in this particle removing apparatus, the grid 13 is installed in front of the exhaust port 14 so as to be electrically insulated from the chamber, and a negative potential is applied to the grid 13 at the end of the DC plasma process. A large number of positively charged particles that fall at the moment when the DC voltage stops are converted to a grid 1 having a negative potential.
3 and is finally trapped by the lid 13 or exhausted from the exhaust port 14 to prevent the substrate 3000 from reaching.

【0064】(第28の具体例) 図34に、第28の具体例を示す。グリッド13を上部
電極2200と下部電極2300の間に設置し、電気的
に浮いた状態にしておく。こうすることで、プロセス
中、即ち、放電中は、グリッド13は、プラズマのポテ
ンシャルに追随し、フローティング状態となる。プロセ
ス終了時に、グリッド13を電源4400に接続して、
グリッド13と上部電極2200の間で放電させる。こ
の時、電源4400は、下部電極2300に接続されな
い。この状態で半導体基板3000を搬送させる。こう
することで、パーティクルは、上部電極2200とグリ
ッド13の間にトラップされたまま、落下してこない。
また、もし落下したとしても、プラズマのポテンシャル
によって、プラズマ周辺部へ飛んでいき、基板周辺へ落
下するから、基板上へは落下しない。
(Twenty-eighth Specific Example) FIG. 34 shows a twenty-eighth specific example. The grid 13 is provided between the upper electrode 2200 and the lower electrode 2300, and is kept electrically floating. By doing so, during the process, that is, during the discharge, the grid 13 follows the potential of the plasma and becomes in a floating state. At the end of the process, connect the grid 13 to the power supply 4400,
Discharge is caused between the grid 13 and the upper electrode 2200. At this time, the power supply 4400 is not connected to the lower electrode 2300. In this state, the semiconductor substrate 3000 is transported. By doing so, the particles do not fall while being trapped between the upper electrode 2200 and the grid 13.
Also, even if it falls, it flies to the periphery of the plasma due to the potential of the plasma and falls to the periphery of the substrate, and does not fall on the substrate.

【0065】(第29の具体例) 図35に、第29の具体例を示す。この具体例では、半
導体基板3000に対して、充分に大きいプラズマPZ
を発生させる。プラズマPZは、上部電極2200と下
部電極2300の直径に応じて生成されるので、図35
の場合、基板3000よりも、かなり外側までプラズマ
が生成されることになる。このように、プラズマPZを
基板3000よりも大きくはみ出させることによって、
パーティクルはプラズマの周辺部に沿って落下し、基板
3000上へパーティクルが落下することを防ぐことが
できる。
FIG. 35 shows a twenty-ninth example. In this specific example, a sufficiently large plasma PZ is applied to the semiconductor substrate 3000.
Generate. Since the plasma PZ is generated according to the diameters of the upper electrode 2200 and the lower electrode 2300, FIG.
In this case, the plasma is generated to a far outside of the substrate 3000. As described above, by making the plasma PZ protrude more than the substrate 3000,
The particles fall along the peripheral portion of the plasma and can prevent the particles from falling onto the substrate 3000.

【0066】(第30の具体例) 図36に、第30の具体例を示す。この具体例では、基
板3000の周囲にドーナツ状の電極15を配置し、電
極15に負電圧を引加する。また、負電圧をかける時期
は、プロセスが終了して、プラズマ電源が切れた時にお
こなう。このように構成することによって、正電荷を持
つパーティクルは、電極15へと誘導され、基板300
0上へ落下することを防ぐことができる。
(Thirtieth Specific Example) FIG. 36 shows a thirtieth specific example. In this specific example, a donut-shaped electrode 15 is arranged around the substrate 3000, and a negative voltage is applied to the electrode 15. Further, the timing of applying the negative voltage is performed when the plasma power is turned off after the process is completed. With this configuration, particles having a positive charge are guided to the electrode 15 and the substrate 300
It can be prevented from dropping onto zero.

【0067】(第31の具体例) 図37に、第31の具体例を示す。この具体例では、処
理室2100内に、パーティクル検出用のレーザー光を
導入する。ここで、レーザー光を通す場所は、上部電極
2200の近傍であり、このように構成すことによっ
て、上部電極2200付近でトラップされているパーテ
ィクルを早期に発見することができる。そして、パーテ
ィクルの発生を探知した後、電極15に負電圧を印加し
てパーティクルを集塵し、基板3000上へのパーティ
クルの落下を防止する。
(Thirty-First Specific Example) FIG. 37 shows a thirty-first specific example. In this specific example, laser light for detecting particles is introduced into the processing chamber 2100. Here, the place through which the laser beam passes is near the upper electrode 2200, and thus, particles trapped near the upper electrode 2200 can be found early. Then, after detecting the generation of the particles, a negative voltage is applied to the electrode 15 to collect the particles and prevent the particles from falling onto the substrate 3000.

【0068】(第32の具体例) 図38に、第32の具体例を示す。この具体例では、上
部電極2200の外側にゲートバルブ17を設置し、更
に、その外側には、真空ポンプなどの排気系を接続す
る。ゲートバルブ17の前には、電極15を設置し、負
電圧がかけられるようにする。プロセスが終了し、下部
電極2300への電圧印加がきれた時、電極15に負電
圧を印加する。この為、パーティクルは、ゲートバルブ
17の方へと引き寄せられる。このとき、同時にゲート
バルブ17を開き、パーティクルを排気することによっ
て、基板3000上へのパーティクルの落下を防ぐこと
ができる。
(32nd Specific Example) FIG. 38 shows a 32nd specific example. In this specific example, the gate valve 17 is installed outside the upper electrode 2200, and an exhaust system such as a vacuum pump is connected outside the gate valve 17. An electrode 15 is provided before the gate valve 17 so that a negative voltage can be applied. When the process is completed and the voltage application to the lower electrode 2300 is stopped, a negative voltage is applied to the electrode 15. Therefore, the particles are drawn toward the gate valve 17. At this time, by simultaneously opening the gate valve 17 and exhausting the particles, the particles can be prevented from falling onto the substrate 3000.

【0069】[0069]

【発明の効果】以上説明したように、本発明は、基板に
付着するパーティクルを減らすことができる。また、パ
ーティクルの荷電状態に基づいた発明であるから、効率
のよいパーティクルの付着防止が可能になる。
As described above, the present invention can reduce particles adhering to a substrate. Further, since the invention is based on the charged state of the particles, it is possible to efficiently prevent the adhesion of the particles.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係る半導体製造装置のパーティクル除
去装置のブロック図である。
FIG. 1 is a block diagram of a particle removing apparatus of a semiconductor manufacturing apparatus according to the present invention.

【図2】本発明に係るパーティクル除去装置の構成を示
す図である。
FIG. 2 is a diagram showing a configuration of a particle removing apparatus according to the present invention.

【図3】本発明の第1の具体例の基板カバーの稼働タイ
ミングを示す図である。
FIG. 3 is a diagram illustrating the operation timing of the board cover according to the first specific example of the present invention.

【図4】本発明の第2の具体例の基板カバーの稼働タイ
ミングを示す図である。
FIG. 4 is a diagram showing operation timings of a board cover according to a second specific example of the present invention.

【図5】本発明の第3の具体例の基板カバーの稼働タイ
ミングを示す図である。
FIG. 5 is a diagram showing operation timings of a board cover according to a third specific example of the present invention.

【図6】本発明の第4の具体例の基板カバーの電位印加
タイミングを示す図である。
FIG. 6 is a diagram showing a potential application timing of a substrate cover according to a fourth specific example of the present invention.

【図7】本発明の第5の具体例の基板カバーの電位印加
タイミングを示す図である。
FIG. 7 is a diagram showing a potential application timing of a substrate cover according to a fifth specific example of the present invention.

【図8】本発明の第6の具体例の基板カバーの電位印加
タイミングを示す図である。
FIG. 8 is a diagram showing a potential application timing of a substrate cover according to a sixth specific example of the present invention.

【図9】(a)は、従来のエッチング装置の構成を示す
図、(b)は、エッチング装置の稼働状態とパーティク
ル発生数との関係を示す図である。
9A is a diagram illustrating a configuration of a conventional etching apparatus, and FIG. 9B is a diagram illustrating a relationship between an operating state of the etching apparatus and the number of generated particles.

【図10】一般的なエッチング装置の稼働タイミングを
示す図である。
FIG. 10 is a diagram showing operation timing of a general etching apparatus.

【図11】本発明の第7の具体例の構成を示す図であ
る。
FIG. 11 is a diagram showing a configuration of a seventh specific example of the present invention.

【図12】本発明の第8の具体例を示す図である。FIG. 12 is a diagram showing an eighth example of the present invention.

【図13】本発明の第9の具体例を示す図である。FIG. 13 is a diagram showing a ninth specific example of the present invention.

【図14】本発明の第10の具体例を示す図である。FIG. 14 is a diagram showing a tenth specific example of the present invention.

【図15】本発明の第11の具体例を示す図である。FIG. 15 is a diagram showing an eleventh example of the present invention.

【図16】本発明の第12の具体例を示す図である。FIG. 16 is a diagram showing a twelfth example of the present invention.

【図17】本発明の第13の具体例を示す図である。FIG. 17 is a diagram showing a thirteenth specific example of the present invention.

【図18】本発明の第14の具体例を示す図である。FIG. 18 is a diagram showing a fourteenth specific example of the present invention.

【図19】本発明の第15の具体例を示す図である。FIG. 19 is a diagram showing a fifteenth specific example of the present invention.

【図20】本発明の第16の具体例を示す図である。FIG. 20 is a diagram showing a sixteenth example of the present invention.

【図21】プラズマ中のパーティクルの動きを示す図お
よび写真である。
FIG. 21 is a diagram and a photograph showing movement of particles in plasma.

【図22】本発明の第17の具体例の基板カバーの稼働
タイミングを示す図である。
FIG. 22 is a diagram showing the operation timing of the board cover according to the seventeenth example of the present invention.

【図23】本発明の第18の具体例の基板カバーの稼働
タイミングを示す図である。
FIG. 23 is a diagram showing the operation timing of the board cover according to the eighteenth example of the present invention.

【図24】本発明の第19の具体例の基板カバーの稼働
タイミングを示す図である。
FIG. 24 is a diagram showing the operation timing of the board cover according to the nineteenth example of the present invention.

【図25】本発明の第20の具体例の基板カバーの電位
印加タイミングを示す図である。
FIG. 25 is a diagram showing a potential application timing of a substrate cover according to a twentieth example of the present invention.

【図26】本発明の第21の具体例の基板カバーの電位
印加タイミングを示す図である。
FIG. 26 is a diagram showing a potential application timing of a substrate cover according to a twenty-first example of the present invention.

【図27】本発明の第22の具体例の基板カバーの電位
印加タイミングを示す図である。
FIG. 27 is a diagram showing a potential application timing of a substrate cover according to a twenty-second example of the present invention.

【図28】一般的なDCプラズマプロセス装置の構造を
示す断面図である。
FIG. 28 is a cross-sectional view showing a structure of a general DC plasma processing apparatus.

【図29】本発明の第23の具体例を示す図である。FIG. 29 is a diagram showing a twenty-third specific example of the present invention.

【図30】本発明の第24の具体例を示す図である。FIG. 30 is a diagram showing a twenty-fourth example of the present invention.

【図31】本発明の第25の具体例を示す図である。FIG. 31 is a diagram showing a twenty-fifth specific example of the present invention.

【図32】本発明の第26の具体例を示す図である。FIG. 32 is a diagram showing a twenty-sixth example of the present invention.

【図33】本発明の第27の具体例を示す図である。FIG. 33 is a diagram showing a twenty-seventh example of the present invention.

【図34】本発明の第28の具体例を示す図である。FIG. 34 is a diagram showing a twenty-eighth specific example of the present invention.

【図35】本発明の第29の具体例を示す図である。FIG. 35 is a diagram showing a twenty-ninth specific example of the present invention.

【図36】本発明の第30の具体例を示す図である。FIG. 36 is a diagram showing a thirtieth specific example of the present invention.

【図37】本発明の第31の具体例を示す図である。FIG. 37 is a diagram showing a thirty-first example of the present invention.

【図38】本発明の第32の具体例を示す図である。FIG. 38 is a diagram showing a 32nd example of the present invention;

【符号の説明】[Explanation of symbols]

11 パーティクル除去電極 12 防着シールド 13 グリッド 14 排気口 15 電極 16 レーザー装置 17 ゲートバルブ 200 第1の制御手段 300 第2の制御手段 410 負電源 420 電源制御手段 450 第3の制御手段 3100 エッチングガス導入口 1200 エッチングガス供給装置 1300 パージガス供給装置 1400 真空度調整装置 1500 ガス排出装置 1600 基板搬送装置 1700 制御装置 1900 絶縁体 2000 ガス吹き出し板 2100 処理室 2200 加工用上部電極 2300 加工用下部電極 2400 高周波電源 2600 基板吸着用直流電源 2700 静電チャック電極 3000 半導体基板 3100 エッチングガスの導入口 3200 ガス排出口 3600 カバー 3800 基板搬送口 4000 半導体製造装置 4400 直流電源装置 P パーティクル PZ プラズマ DESCRIPTION OF SYMBOLS 11 Particle removal electrode 12 Deposition prevention shield 13 Grid 14 Exhaust port 15 Electrode 16 Laser device 17 Gate valve 200 First control means 300 Second control means 410 Negative power supply 420 Power supply control means 450 Third control means 3100 Etching gas introduction Port 1200 Etching gas supply device 1300 Purge gas supply device 1400 Vacuum degree adjustment device 1500 Gas discharge device 1600 Substrate transfer device 1700 Control device 1900 Insulator 2000 Gas blowout plate 2100 Processing chamber 2200 Processing upper electrode 2300 Processing lower electrode 2400 High frequency power supply 2600 DC power supply for substrate adsorption 2700 Electrostatic chuck electrode 3000 Semiconductor substrate 3100 Inlet for etching gas 3200 Gas outlet 3600 Cover 3800 Substrate transport port 4000 Conductor manufacturing apparatus 4400 direct-current power supply P particles PZ plasma

フロントページの続き (56)参考文献 特開 平5−29272(JP,A) 特開 平7−153740(JP,A) 特開 平7−58033(JP,A) 特開 平10−284471(JP,A) 特開 平5−275350(JP,A) 特開 平11−121435(JP,A) 特開 平11−121437(JP,A) 特開 平6−124902(JP,A) 特開 平5−114583(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 21/3065 H01L 21/31 Continuation of the front page (56) References JP-A-5-29272 (JP, A) JP-A-7-153740 (JP, A) JP-A-7-58033 (JP, A) JP-A-10-284471 (JP) JP-A-5-275350 (JP, A) JP-A-11-121435 (JP, A) JP-A-11-121437 (JP, A) JP-A-6-124902 (JP, A) 5-114583 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/3065 H01L 21/31

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 上部電極と下部電極間に高周波電圧を印
加して処理室内をプラズマ化することで前記処理室内の
基板を加工すると共に、前記基板を覆うカバーを設け、
このカバーを閉状態にすることで前記基板を覆い、処理
室内のパーティクルが前記基板に付着することを防止し
た半導体製造装置において、 前記カバーの駆動タイミングを制御する第1の制御手段
を設け、この制御手段が前記高周波電圧の印加を停止す
る直前に前記カバーを開状態から閉状態に制御し、前記
カバーを閉状態から開状態に制御するタイミングは、加
工の終了した基板が前記処理室外に搬送された直後であ
ることを特徴とする半導体製造装置のパーティクル除去
装置。
A process for applying a high-frequency voltage between an upper electrode and a lower electrode to generate plasma in the processing chamber to process a substrate in the processing chamber and to provide a cover for covering the substrate;
In a semiconductor manufacturing apparatus in which the cover is closed to cover the substrate to prevent particles in the processing chamber from adhering to the substrate, a first control unit for controlling the drive timing of the cover is provided. The control means controls the cover from the open state to the closed state just before stopping the application of the high-frequency voltage, and controls the cover from the closed state to the open state at a time when the processed substrate is transferred out of the processing chamber. A particle removing apparatus for a semiconductor manufacturing apparatus, wherein the apparatus is immediately after the removal.
【請求項2】 前記カバーを閉状態から開状態に制御す
るタイミングは、前記高周波電圧を印加する直前である
ことを特徴とする請求項1記載の半導体製造装置のパー
ティクル除去装置。
2. The particle removing apparatus according to claim 1, wherein the timing of controlling the cover from the closed state to the open state is immediately before the application of the high-frequency voltage.
【請求項3】 前記カバーに電位を与えると共に、前記
カバーに電位を与えるタイミングを制御する第2の制御
手段を設け、この制御手段が少なくとも前記高周波電圧
の印加を停止する直前からパージガスの導入開始後数秒
間前記カバーへ電位を付与するように制御することを特
徴とする請求項1又は2に記載の半導体製造装置のパー
ティクル除去装置。
3. A second control means for applying a potential to the cover and controlling a timing of applying the potential to the cover, wherein the control means starts the introduction of the purge gas at least immediately before stopping the application of the high-frequency voltage. 3. The particle removing apparatus of a semiconductor manufacturing apparatus according to claim 1, wherein control is performed so that a potential is applied to the cover for a few seconds thereafter.
【請求項4】 前記電位は、少なくともパージガスが導
入される直前まで付与されることを特徴とする請求項3
記載の半導体製造装置のパーティクル除去装置。
4. The apparatus according to claim 3, wherein the potential is applied at least until immediately before the purge gas is introduced.
A particle removing apparatus for a semiconductor manufacturing apparatus according to the above.
【請求項5】 前記電位は、加工の終了した基板が前記
処理室外に搬送されるまで付与されることを特徴とする
請求項3記載の半導体製造装置のパーティクル除去装
置。
5. The particle removing apparatus according to claim 3, wherein the potential is applied until the processed substrate is transported out of the processing chamber.
【請求項6】 前記電位は、前記加工電極の下部電極に
現れるセルフバイアス電位と同等か符号が同じで且つ絶
対値が前記セルフバイアス電位より大きい電位であるこ
とを特徴とする請求項3乃至5の何れかに記載の半導体
製造装置のパーティクル除去装置。
6. The potential according to claim 3, wherein the potential is equal to or has the same sign as a self-bias potential appearing at a lower electrode of the processing electrode, and has an absolute value larger than the self-bias potential. A particle removing apparatus for a semiconductor manufacturing apparatus according to any one of the above.
【請求項7】 前記電位は、前記加工電極の下部電極の
電位と同等の電位であることを特徴とする請求項3乃至
5の何れかに記載の半導体製造装置のパーティクル除去
装置。
7. The particle removing apparatus according to claim 3, wherein the potential is equal to a potential of a lower electrode of the processing electrode.
【請求項8】 エッチング処理室と、この処理室内に設
置された上部電極と下部電極とからなる一対の加工電極
と、加工される基板を前記下部電極上に固定するサセプ
タとを備え、プロセスガスを前記エッチング処理室内に
導入し、前記加工電極に所定の電圧を印加することで、
プラズマ化して前記サセプタ上の基板を加工する半導体
製造装置において、 前記処理室のガス排気口を導電性の部材で形成し、この
排気口に負電圧を印加することで、帯電したパーティク
ルを前記ガス排気口方向に導くと同時に、前記処理室内
のエッチングガスを排気することを特徴とする半導体製
造装置のパーティクルの除去方法。
8. An etching processing chamber and an etching processing chamber.
A pair of processing electrodes consisting of an upper electrode and a lower electrode placed
And a susceptor for fixing a substrate to be processed on the lower electrode
A process gas into the etching chamber.
Introduced, by applying a predetermined voltage to the processing electrode,
Semiconductor for processing a substrate on the susceptor by turning into plasma
In the manufacturing apparatus, the gas exhaust port of the processing chamber is formed of a conductive member,
By applying a negative voltage to the exhaust port, charged particles
At the same time as guiding the gas toward the gas exhaust port,
Semiconductor gas characterized by exhausting an etching gas
A method for removing particles from a manufacturing apparatus.
JP13177299A 1998-04-13 1999-04-05 Particle removing apparatus and method of removing particles in semiconductor manufacturing apparatus Expired - Fee Related JP3301408B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13177299A JP3301408B2 (en) 1998-04-13 1999-04-05 Particle removing apparatus and method of removing particles in semiconductor manufacturing apparatus

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP10109098 1998-04-13
JP10-101090 1998-04-13
JP13177299A JP3301408B2 (en) 1998-04-13 1999-04-05 Particle removing apparatus and method of removing particles in semiconductor manufacturing apparatus

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2002048264A Division JP3784727B2 (en) 1998-04-13 2002-02-25 Particle removal device for semiconductor manufacturing equipment

Publications (2)

Publication Number Publication Date
JP2000003902A JP2000003902A (en) 2000-01-07
JP3301408B2 true JP3301408B2 (en) 2002-07-15

Family

ID=26442017

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13177299A Expired - Fee Related JP3301408B2 (en) 1998-04-13 1999-04-05 Particle removing apparatus and method of removing particles in semiconductor manufacturing apparatus

Country Status (1)

Country Link
JP (1) JP3301408B2 (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4282047B2 (en) * 2000-11-14 2009-06-17 シャープ株式会社 Plasma processing apparatus and semiconductor device manufacturing method
JP3555084B2 (en) * 2001-06-11 2004-08-18 Necエレクトロニクス株式会社 Plasma processing method for semiconductor substrate and plasma processing apparatus for semiconductor substrate
JP4418193B2 (en) 2003-08-22 2010-02-17 東京エレクトロン株式会社 Particle removal apparatus, particle removal method, and plasma processing apparatus
JP4488847B2 (en) * 2004-09-10 2010-06-23 株式会社日立ハイテクノロジーズ Plasma processing method and plasma processing apparatus for manufacturing semiconductor integrated device
US7782591B2 (en) 2007-06-22 2010-08-24 Lam Research Corporation Methods of and apparatus for reducing amounts of particles on a wafer during wafer de-chucking
JP2010114362A (en) * 2008-11-10 2010-05-20 Tokyo Electron Ltd Particle attachment preventing method and substrate processing apparatus
JP5846805B2 (en) * 2010-08-19 2016-01-20 株式会社半導体エネルギー研究所 Fine particle collecting apparatus and vacuum processing apparatus
JP5533569B2 (en) * 2010-11-08 2014-06-25 株式会社島津製作所 Plasma processing apparatus and processing method
JP5677482B2 (en) * 2013-02-28 2015-02-25 東京エレクトロン株式会社 Particle adhesion suppressing method and substrate processing apparatus
JP6397680B2 (en) * 2014-07-24 2018-09-26 株式会社日立ハイテクノロジーズ Plasma processing apparatus and method of operating plasma processing apparatus
KR101637099B1 (en) * 2014-12-02 2016-07-07 천인관 A coating apparatus comprising a cleanable chamber
JP6661397B2 (en) * 2015-04-22 2020-03-11 キヤノン株式会社 Imprint apparatus, imprint method, and article manufacturing method
CN104962875B (en) * 2015-07-01 2018-10-12 乐凯华光印刷科技有限公司 A kind of preparation method of high-isolation film
TWI815945B (en) * 2018-08-10 2023-09-21 美商應用材料股份有限公司 Multicathode deposition system

Also Published As

Publication number Publication date
JP2000003902A (en) 2000-01-07

Similar Documents

Publication Publication Date Title
US7045465B2 (en) Particle-removing method for a semiconductor device manufacturing apparatus
JP3301408B2 (en) Particle removing apparatus and method of removing particles in semiconductor manufacturing apparatus
US20120037182A1 (en) Particle removal apparatus and method and plasma processing apparatus
KR100782621B1 (en) Plasma processing method and plasma processing device
JP3555084B2 (en) Plasma processing method for semiconductor substrate and plasma processing apparatus for semiconductor substrate
JPH0819515B2 (en) Shield preparation methods for reducing particulates in physical vapor deposition chambers.
JP2010275574A (en) Sputtering apparatus and method for manufacturing semiconductor device
JP3784727B2 (en) Particle removal device for semiconductor manufacturing equipment
JP2002353086A (en) Apparatus and method for manufacturing semiconductor
JP3171161B2 (en) Plasma etching method and plasma etching apparatus
JPH0892764A (en) Sputtering device
JP2002100573A (en) System and method for producing semiconductor
JPS5889944A (en) Chemical vapor depositing device with plasma
JP4902054B2 (en) Sputtering equipment
JP3356654B2 (en) Semiconductor wafer deposition system
JP4130278B2 (en) Manufacturing method of semiconductor device
JPH05275350A (en) Semiconductor manufacturing equipment
JP2001214262A (en) Sputtering system and method for fabricating semiconductor device
JP2001244239A (en) Semiconductor manufacturing equipment and deposit eliminating method
JP2024005332A (en) Dust collection method
JP2002231692A (en) Semiconductor manufacturing apparatus
JPH0722400A (en) Manufacturing equipment of semiconductor device
JPS61214431A (en) Vacuum treatment equipment
JP2002093360A (en) Vacuum treatment device
JP2002302764A (en) Sputtering apparatus

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080426

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090426

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100426

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110426

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110426

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120426

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120426

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130426

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees