JP3296745B2 - Color signal generation circuit - Google Patents
Color signal generation circuitInfo
- Publication number
- JP3296745B2 JP3296745B2 JP04110697A JP4110697A JP3296745B2 JP 3296745 B2 JP3296745 B2 JP 3296745B2 JP 04110697 A JP04110697 A JP 04110697A JP 4110697 A JP4110697 A JP 4110697A JP 3296745 B2 JP3296745 B2 JP 3296745B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- delay
- color
- frequency divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Color Television Image Signal Generators (AREA)
- Processing Of Color Television Signals (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は、家庭用のVTR等
に利用されるオンスクリーンデイスプレイの色信号発生
回路に関するもので、特に内部作成画面に着色を行うた
めの色信号発生回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a color signal generation circuit for an on-screen display used in a home VTR or the like, and more particularly to a color signal generation circuit for coloring an internally created screen.
【0002】[0002]
【従来の技術】内部作成画面に使用する色信号発生回路
として、図2の如きものが知られている。図2におい
て、4は8色の45度位相色信号生成回路であり、1は
カラーバースト信号の4倍の周波数に対応する4倍のサ
ブキャリア4fsc(NTSCの場合、fscは3.58MHZ)を
4分周する分周器、2はシフト回路、分周器(1)はフ
リップフロップ1a、1bを備え4倍のサブキャリア4
fscを分周する。シフト回路(2)は分周器(1)の出
力信号をインバータ(3)を介して供給されるクロック
により、位相シフトする。2. Description of the Related Art As a color signal generating circuit used for an internally created screen, a circuit as shown in FIG. 2 is known. In FIG. 2, reference numeral 4 denotes a 45-degree phase color signal generation circuit for eight colors. Reference numeral 1 denotes four times the subcarrier 4fsc (fsc is 3.58 MHz in the case of NTSC) corresponding to four times the frequency of the color burst signal. A frequency divider for frequency division, 2 is a shift circuit, and a frequency divider (1) is provided with flip-flops 1a and 1b and has four times the number of subcarriers 4.
Divide fsc. The shift circuit (2) shifts the phase of the output signal of the frequency divider (1) by a clock supplied through the inverter (3).
【0003】この分周器(1)と、シフト回路(2)の
働きにより、種々の位相信号が作られる。即ち、図3に
示すファイ0からファイ7である。この8つの信号が遅
延回路(11)乃至(16)に印加される。各遅延回路
は、所望の色となるように必要な遅延を行い、位相調整
を行っている。図3(b)は遅延後の信号波形を示す。Various phase signals are generated by the operation of the frequency divider (1) and the shift circuit (2). That is, Phi 0 to Phi 7 shown in FIG. These eight signals are applied to the delay circuits (11) to (16). Each delay circuit performs a necessary delay so as to obtain a desired color and adjusts a phase. FIG. 3B shows the signal waveform after the delay.
【0004】このように図2の回路によれば、4fscの
信号を分周して得た45度ごとの位相角を持つ色信号を
作成し、該色信号を所望の色になるように遅延している
ので、色信号を作成できる。As described above, according to the circuit of FIG. 2, a color signal having a phase angle of every 45 degrees obtained by dividing a signal of 4 fsc is created, and the color signal is delayed so as to have a desired color. So that a color signal can be created.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、図2の
色信号発生回路では、各色ごとに専用の遅延回路が必要
になる、という問題があった。遅延回路は、コンデンサ
などを必要とする場合が多く、IC化には不適であり、
コストアップにもなる。又、図2の色信号発生回路で
は、4倍のサブキャリア4fscが不可欠であった。この
ため、2倍のサブキャリア2fscしか存在しない場合に
は作成できない、という問題がある。However, the color signal generation circuit shown in FIG. 2 has a problem that a dedicated delay circuit is required for each color. Delay circuits often require capacitors and the like, and are unsuitable for IC integration.
It also increases costs. Further, in the color signal generation circuit of FIG. 2, the four times subcarrier 4fsc was indispensable. Therefore, there is a problem that it cannot be created when there are only twice as many subcarriers 2fsc.
【0006】[0006]
【課題を解決するための手段】本発明は、上述の点に鑑
みなされたもので、カラーバースト信号の2倍の周波数
の基準信号を分周し、位相が90度づつ異なる複数の色
信号を発生する分周器と、前記基準信号の位相を遅延す
る第1遅延回路と、前記分周器の第1出力信号を前記第
1遅延回路の遅延信号に同期化させてバースト信号とし
て出力する第1切り出し回路とを備え、前記分周器より
複数の色信号を得るようにしたことを特徴とする。SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned point, and divides a frequency of a reference signal having a frequency twice as high as that of a color burst signal to form a plurality of color signals different in phase by 90 degrees. A frequency divider that generates the signal; a first delay circuit that delays the phase of the reference signal; and a second signal that synchronizes a first output signal of the frequency divider with the delay signal of the first delay circuit and outputs a burst signal. A single cutout circuit, and a plurality of color signals are obtained from the frequency divider.
【0007】[0007]
【発明の実施の形態】図1は、本発明の色信号発生回路
を示すもので、(1)はカラーバースト信号の2倍の周
波数のサブキャリア2fscを分周し、位相が90度づつ
異なる複数(Q1乃至Q4の4つ)の信号を発生する分
周器、(2)は前記2fscの信号の位相を14度遅延す
る第1遅延回路、(3)は前記2fscの信号の位相を2
7度遅延する第2遅延回路、(10)は前記2fscの信
号の位相を43度遅延する第3遅延回路、(4)は前記
分周器(1)の分周出力信号Q1を前記第1遅延回路
(2)の遅延信号に同期化させてバースト信号として出
力する第1切り出し回路、(5)は前記分周器(1)の
分周出力信号Q1を前記第2遅延回路(3)の遅延信号
に同期化させて色信号(イエロー)として出力する第2
切り出し回路、(6)は前記分周器(1)の分周出力信
号Q3を前記第2遅延回路(3)の遅延信号に同期化さ
せて色信号(ブルー)として出力する第3切り出し回
路、(7)は前記分周器(1)の分周出力信号Q4を前
記第3遅延回路(10)の遅延信号に同期化させて色信
号(マゼンダ)として出力する第4切り出し回路、
(8)は前記分周器(1)の分周出力信号Q2を前記第
3遅延回路(10)の遅延信号に同期化させて色信号
(グリーン)として出力する第5切り出し回路である。FIG. 1 shows a color signal generation circuit according to the present invention. FIG. 1A shows a frequency division of a subcarrier 2fsc having a frequency twice as high as that of a color burst signal. A frequency divider for generating a plurality of (four Q1 to Q4) signals, (2) a first delay circuit for delaying the phase of the 2fsc signal by 14 degrees, and (3) a phase delay of the 2fsc signal by 2
A second delay circuit that delays 7 degrees, (10) a third delay circuit that delays the phase of the 2fsc signal by 43 degrees, and (4) outputs a frequency-divided output signal Q1 of the frequency divider (1) to the first signal. A first cutout circuit which synchronizes with the delay signal of the delay circuit (2) and outputs the burst signal as a burst signal; (5) converts the frequency-divided output signal Q1 of the frequency divider (1) to that of the second delay circuit (3) A second color signal (yellow) output in synchronization with the delay signal
A cutout circuit, (6) a third cutout circuit for synchronizing the frequency-divided output signal Q3 of the frequency divider (1) with the delay signal of the second delay circuit (3) and outputting the same as a color signal (blue); (7) a fourth cutout circuit for synchronizing the frequency-divided output signal Q4 of the frequency divider (1) with the delay signal of the third delay circuit (10) and outputting it as a color signal (magenta);
(8) is a fifth cutout circuit for synchronizing the frequency-divided output signal Q2 of the frequency divider (1) with the delay signal of the third delay circuit (10) and outputting it as a color signal (green).
【0008】分周器(1)は、図2と同様の回路で構成
されるので説明を省略する。切り出し回路は、D型フリ
ップフロップで構成され、分周器(1)の出力信号がD
端子に、遅延回路の出力信号がクロック端子に印加され
る構成となる。色信号の位相関係を図4に示す。図4に
おいて、バースト信号はB−Y軸上の180度の位置に
存在する。図4において、0度、90度、180度、2
70度は、図1の分周器(1)にて作成することができ
る。The frequency divider (1) is constituted by a circuit similar to that of FIG. The cutout circuit is composed of a D-type flip-flop, and the output signal of the frequency divider (1) is D-type.
The output signal of the delay circuit is applied to the clock terminal. FIG. 4 shows the phase relationship between the color signals. In FIG. 4, the burst signal exists at a position of 180 degrees on the BY axis. In FIG. 4, 0, 90, 180, and 2
70 degrees can be created by the frequency divider (1) in FIG.
【0009】図1の端子(11)には、2fscの信号が
印加される。該2fscの信号は、第1遅延回路(2)で
14度遅延され、バースト信号を発生する第1切り出し
回路(4)にクロック信号として印加される。分周器
(1)からは、90度づつ位相が異なるQ1乃至Q4が
発生する。その様子を図5に示す。分周出力信号Q1
は、180度軸上、Q2は270度度軸上、Q3は0度
軸上、Q4は90度軸上となるようにする。6色は、図
5に示す4つの分周出力信号に基づいて作ることができ
る。6色は次の表1に示す位相合成により作れることが
判明された。A signal of 2 fsc is applied to the terminal (11) in FIG. The 2fsc signal is delayed by 14 degrees in the first delay circuit (2) and applied as a clock signal to a first cutout circuit (4) for generating a burst signal. From the frequency divider (1), Q1 to Q4 having phases different by 90 degrees are generated. This is shown in FIG. Divided output signal Q1
Are set on the 180-degree axis, Q2 is set on the 270-degree axis, Q3 is set on the 0-degree axis, and Q4 is set on the 90-degree axis. The six colors can be created based on the four frequency-divided output signals shown in FIG. It has been found that six colors can be produced by the phase synthesis shown in Table 1 below.
【0010】 表 1 レッド(Red) : 104度=90度+14度 (図5のQ4より作成 ) シアン(Cuan) : 284度=270度+14度 (図5のQ2より作成 ) イエロー(Yellow) : 167度=180度−13度 (図5のQ1より作成 ) ブルー(Blue) : 347度=360度−13度 (図5のQ3より作 成) マゼンダ(Magenta) : 61度= 90度−29度 (図5のQ4より作 成) グリーン(Green) : 241度=270度−29度 (図5のQ2より作成 ) 表1から明らかなことは、+14度、−13度及び−2
9度の3種類の移相を行えば、6色の表示が可能とな
る。そこで、本発明では14度の進相を図1の第1遅延
回路(2)により行うようにした。これにより、色の基
準となるバースト信号の位相が動くこととなり分周器
(1)の出力信号位相を調整したのと同じ結果が得られ
る。具体的には図1に示すようにシアンQ2とレッドQ
4が分周器(1)の分周出力信号Q2、Q4から直接に
作成できる。Table 1 Red: 104 degrees = 90 degrees + 14 degrees (prepared from Q4 in FIG. 5) Cyan: 284 degrees = 270 degrees + 14 degrees (prepared from Q2 in FIG. 5) Yellow: 167 degrees = 180 degrees-13 degrees (created from Q1 in FIG. 5) Blue: 347 degrees = 360 degrees-13 degrees (created from Q3 in FIG. 5) Magenta: 61 degrees = 90 degrees-29 Degree (created from Q4 in FIG. 5) Green: 241 degrees = 270 degrees−29 degrees (created from Q2 in FIG. 5) What is clear from Table 1 is that +14 degrees, −13 degrees, and −2 degrees.
If three types of phase shifts of 9 degrees are performed, six colors can be displayed. Therefore, in the present invention, the phase advance of 14 degrees is performed by the first delay circuit (2) in FIG. As a result, the phase of the burst signal serving as the color reference moves, and the same result as that obtained by adjusting the output signal phase of the frequency divider (1) is obtained. Specifically, as shown in FIG. 1, cyan Q2 and red Q
4 can be created directly from the divided output signals Q2, Q4 of the divider (1).
【0011】その様子を図6に示す。図6の2fscは、
端子(11)からの2fscの信号を示し、2fscの信号を
1/2に分周すると、周波数fscのQ1乃至Q4が得られ
る。信号Q1は第1切り出し回路(4)にデータ信号と
して印加される。又、14度遅延された信号を図6に1
4度DELAYとして示す。このため、第1切り出し回
路(4)から図6のQ1aに示すバースト信号が得られ
る。これにより、シアンQ2とレッドQ4が分周出力信
号そのままで得られる。FIG. 6 shows this state. 2fsc in FIG.
The signal of 2fsc from the terminal (11) is shown, and when the signal of 2fsc is divided by 1/2, Q1 to Q4 of the frequency fsc are obtained. The signal Q1 is applied as a data signal to the first cutout circuit (4). The signal delayed by 14 degrees is shown in FIG.
Shown as 4th DELAY. For this reason, the burst signal shown by Q1a in FIG. 6 is obtained from the first cutout circuit (4). Thereby, cyan Q2 and red Q4 can be obtained as they are as the frequency-divided output signals.
【0012】次に、イエローとブルーについて説明す
る。第1遅延回路(2)は基準位相を動かすので、−1
3度及び−29度を作成するには−27度(−13=−
27度+14度)と−43度(−29度=−43度+1
4度)を用意する。そこで、イエローとブルーには図1
の第2遅延回路(3)により−13度を得るようにし
た。Next, yellow and blue will be described. Since the first delay circuit (2) moves the reference phase, -1
To create 3 degrees and -29 degrees -27 degrees (-13 =-
27 degrees +14 degrees) and -43 degrees (-29 degrees = -43 degrees +1)
4) is prepared. Therefore, yellow and blue are shown in Figure 1.
-13 degrees is obtained by the second delay circuit (3).
【0013】また、マゼンダとグリーンについては図1
の第3遅延回路(10)により−29度を得るようにし
た。この様子を図6に示す。第2及び第3遅延回路
(3)及び(10)の遅延出力信号を図6に27度DE
LAY、43度DELAYとして示す。27度DELA
Yにより、Q1bイエローとQ3aブルーが切り出され
る。同様に、43度DELAYにより、Q4aマゼンタ
とQ2aグリーンが切り出される。FIG. 1 shows magenta and green.
-29 degrees is obtained by the third delay circuit (10). This is shown in FIG. The delayed output signals of the second and third delay circuits (3) and (10) are shown in FIG.
Shown as LAY, 43 degrees DELAY. 27 degree DELA
By Y, Q1b yellow and Q3a blue are cut out. Similarly, magenta Q4a and green Q2a are cut out by 43 degrees DELAY.
【0014】従って、図1の回路によれば、2fscのク
ロック信号を使用して3つの遅延回路を使用するだけで
6色が正確に表示できる。Therefore, according to the circuit of FIG. 1, six colors can be accurately displayed only by using three delay circuits using a clock signal of 2 fsc.
【0015】[0015]
【発明の効果】以上述べた如く、本発明によれば、遅延
回路を3個使用するだけで、残りはロジック回路を使用
することにより6色を表示できる色信号発生回路が提供
できる。このため、遅延回路の個数を大幅に削減でき
る。特に、本発明によれば2fscのクロック信号を使用
して6色が正確に表示できる、という利点がある。As described above, according to the present invention, it is possible to provide a color signal generation circuit capable of displaying six colors by using only three delay circuits and using the remaining logic circuits. For this reason, the number of delay circuits can be significantly reduced. In particular, according to the present invention, there is an advantage that six colors can be accurately displayed using a clock signal of 2 fsc.
【図1】本発明の色信号発生回路を示す回路図である。FIG. 1 is a circuit diagram showing a color signal generation circuit according to the present invention.
【図2】従来の色信号発生回路を示す回路図である。FIG. 2 is a circuit diagram showing a conventional color signal generation circuit.
【図3】図2の説明に供するための波形図である。FIG. 3 is a waveform diagram for explaining FIG. 2;
【図4】図1の説明に供するための位相ベクトル図であ
る。FIG. 4 is a phase vector diagram for explaining FIG. 1;
【図5】図1の説明に供するための位相ベクトル図であ
る。FIG. 5 is a phase vector diagram for explaining FIG. 1;
【図6】図1の説明に供するための波形図である。FIG. 6 is a waveform chart for explaining FIG. 1;
(1) 分周器 (2) 第1遅延回路 (3) 第2遅延回路 (10) 第3遅延回路 (4) 第1切り出し回路 (5) 第2切り出し回路 (6) 第3切り出し回路 (1) Divider (2) First delay circuit (3) Second delay circuit (10) Third delay circuit (4) First cutout circuit (5) Second cutout circuit (6) Third cutout circuit
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04N 9/00 - 9/78 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H04N 9/00-9/78
Claims (5)
準信号を分周し、位相が90度づつ異なる複数の信号を
発生する分周器と、 前記基準信号の位相を遅延する第1遅延回路と、 前記分周器の第1出力信号を前記第1遅延回路の遅延信
号に同期化させてバースト信号として出力する第1切り
出し回路とを備え、前記分周器より複数の色信号を得る
ようにしたことを特徴とする色信号発生回路。1. A frequency divider for dividing a reference signal having a frequency twice as high as that of a color burst signal to generate a plurality of signals having phases different by 90 degrees, and a first delay circuit for delaying the phase of the reference signal And a first cutout circuit that synchronizes a first output signal of the frequency divider with a delay signal of the first delay circuit and outputs the signal as a burst signal, and obtains a plurality of color signals from the frequency divider. A color signal generation circuit characterized in that:
ンダ及びレッドのいずれか1つをすくなくとも含む色信
号を発生することを特徴とする請求項1記載の色信号発
生回路。2. The color signal generation circuit according to claim 1, wherein said frequency divider generates a color signal including at least one of green, cyan, magenta, and red.
傍であることを特徴とする請求項1又は2記載の色信号
発生回路。3. The color signal generation circuit according to claim 1, wherein a delay amount of said first delay circuit is around 14 degrees.
準信号を分周し、位相が90度づつ異なる複数の信号を
発生する分周器と、 前記基準信号の位相を遅延する第1遅延回路と、 前記基準信号の位相を遅延する第2遅延回路と、 前記分周器の第1出力信号を前記第1遅延回路の遅延信
号に同期化させてバースト信号として出力する第1切り
出し回路と、 前記分周器の第2出力信号を前記第2遅延回路の遅延信
号に同期化させて色信号として出力する第2切り出し回
路と、を備え、前記分周器及び前記第2切り出し回路よ
り複数の色信号を得るようにしたことを特徴とする色信
号発生回路。4. A frequency divider for dividing a reference signal having a frequency twice as high as that of a color burst signal to generate a plurality of signals having phases different by 90 degrees, and a first delay circuit for delaying the phase of the reference signal. A second delay circuit that delays the phase of the reference signal; a first cutout circuit that synchronizes a first output signal of the frequency divider with a delay signal of the first delay circuit and outputs the signal as a burst signal; A second cutout circuit that synchronizes a second output signal of the frequency divider with a delay signal of the second delay circuit and outputs the color signal as a color signal, wherein a plurality of second cutout circuits are provided by the frequency divider and the second cutout circuit. A color signal generating circuit for obtaining a color signal.
準信号を分周し、位相が90度づつ異なる複数の信号を
発生する分周器と、 前記基準信号の位相を遅延する第1遅延回路と、 前記基準信号の位相を遅延する第2遅延回路と、 前記基準信号の位相を遅延する第3遅延回路と、 前記分周器の第1出力信号を前記第1遅延回路の遅延信
号に同期化させてバースト信号として出力する第1切り
出し回路と、 前記分周器の第2出力信号を前記第2遅延回路の遅延信
号に同期化させて色信号として出力する第2切り出し回
路と、 前記分周器の第3出力信号を前記第3遅延回路の遅延信
号に同期化させて色信号として出力する第3切り出し回
路と、を備え、前記分周器及び前記第2及び第3切り出
し回路より複数の色信号を得るようにしたことを特徴と
する色信号発生回路。5. A frequency divider for dividing a reference signal having a frequency twice as high as that of a color burst signal to generate a plurality of signals having phases different by 90 degrees, and a first delay circuit for delaying the phase of the reference signal. A second delay circuit for delaying the phase of the reference signal; a third delay circuit for delaying the phase of the reference signal; and synchronizing a first output signal of the frequency divider with a delay signal of the first delay circuit. A first cutout circuit for converting the second output signal of the frequency divider into a color signal by synchronizing the second output signal of the frequency divider with a delay signal of the second delay circuit; A third cutout circuit for synchronizing a third output signal of the frequency divider with the delay signal of the third delay circuit and outputting the color signal as a color signal, wherein a plurality of the frequency dividers and the second and third cutout circuits are provided. Color signal. A color signal generation circuit.
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04110697A JP3296745B2 (en) | 1997-02-25 | 1997-02-25 | Color signal generation circuit |
TW086119653A TW364272B (en) | 1996-12-27 | 1997-12-24 | Color signal generating device |
US08/997,876 US6292231B1 (en) | 1996-12-27 | 1997-12-24 | Color signal generation circuit |
KR1019970074432A KR100265154B1 (en) | 1996-12-27 | 1997-12-26 | Color signal generating circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04110697A JP3296745B2 (en) | 1997-02-25 | 1997-02-25 | Color signal generation circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10243416A JPH10243416A (en) | 1998-09-11 |
JP3296745B2 true JP3296745B2 (en) | 2002-07-02 |
Family
ID=12599231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04110697A Expired - Fee Related JP3296745B2 (en) | 1996-12-27 | 1997-02-25 | Color signal generation circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3296745B2 (en) |
-
1997
- 1997-02-25 JP JP04110697A patent/JP3296745B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10243416A (en) | 1998-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0464233B2 (en) | ||
US4875089A (en) | Multi-standard vectorscope | |
JP3296745B2 (en) | Color signal generation circuit | |
US5579056A (en) | Digital multi-standard TV composite video encoder for high color resolution TV game | |
KR100265154B1 (en) | Color signal generating circuit | |
JP3296744B2 (en) | Color signal generation circuit | |
JP3296738B2 (en) | Color signal generation circuit | |
JP3454652B2 (en) | Color signal generation circuit | |
JP3423171B2 (en) | Color signal generation circuit | |
KR100265153B1 (en) | Circuit for generating pal chrominance signals | |
KR20010033521A (en) | Dual-loop pll circuit and chrominance demodulation circuit using the same | |
JPH01147591A (en) | Color image display controller | |
JPH0718222Y2 (en) | Color signal generation circuit | |
JPH09238362A (en) | Information processor with television display function | |
JPH0314387B2 (en) | ||
JP2553646B2 (en) | Color subcarrier generator | |
JPH0138627Y2 (en) | ||
US5917555A (en) | Composite video signal generator | |
JPH0562880B2 (en) | ||
JPH0414394A (en) | Signal generating circuit | |
JPH03175793A (en) | Video signal processing circuit | |
JPH05137149A (en) | Color video signal generating circuit | |
JPH01177794A (en) | Digital video encoder | |
JPS61146088A (en) | Picture synthesizing device | |
JPH04356890A (en) | Chrominance signal processor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100412 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110412 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120412 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |