JP3290352B2 - Semiconductor substrate crystal defect evaluation method - Google Patents

Semiconductor substrate crystal defect evaluation method

Info

Publication number
JP3290352B2
JP3290352B2 JP16533696A JP16533696A JP3290352B2 JP 3290352 B2 JP3290352 B2 JP 3290352B2 JP 16533696 A JP16533696 A JP 16533696A JP 16533696 A JP16533696 A JP 16533696A JP 3290352 B2 JP3290352 B2 JP 3290352B2
Authority
JP
Japan
Prior art keywords
semiconductor substrate
value
crystal defects
density
crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP16533696A
Other languages
Japanese (ja)
Other versions
JPH09326428A (en
Inventor
屋 憲 彦 土
田 敦 子 窪
芳 樹 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP16533696A priority Critical patent/JP3290352B2/en
Publication of JPH09326428A publication Critical patent/JPH09326428A/en
Application granted granted Critical
Publication of JP3290352B2 publication Critical patent/JP3290352B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、半導体基板の結晶
欠陥を非破壊で評価する方法に関する。
The present invention relates to a method for non-destructively evaluating a crystal defect of a semiconductor substrate.

【0002】[0002]

【従来の技術】半導体基板にイオン注入等を行うと、結
晶欠陥が発生する。このような結晶欠陥の評価は、従来
はRutherford Back Scattering(以下、RBSという)
法により行われ、あるいは透過電子顕微鏡(Transmissi
on electron microscopy、以下、TEMという)を用い
た観察により行われていた。
2. Description of the Related Art When a semiconductor substrate is subjected to ion implantation or the like, crystal defects occur. Conventionally, evaluation of such a crystal defect is performed by using Rutherford Back Scattering (hereinafter referred to as RBS).
Method, or transmission electron microscopy (Transmissi
on electron microscopy (hereinafter, referred to as TEM).

【0003】しかし、半導体基板にイオン注入を行い、
その後熱処理を行って結晶性が回復した後に存在する残
留欠陥を評価する場合は、RBS法は感度が低いという
問題があった。また、TEMを用いた観察では、TEM
が高倍率であるが故に視野が狭く観察が容易ではないこ
と、試料作製に最低数日を要し多数の試料の評価が不可
能であること、また半導体基板を破壊しなくてはならな
いという問題があった。
However, ion implantation is performed on a semiconductor substrate,
When evaluating the residual defects existing after the crystallinity is recovered by performing a heat treatment thereafter, the RBS method has a problem that the sensitivity is low. In observation using a TEM, the TEM
However, because of the high magnification, the field of view is so narrow that it is not easy to observe, it takes at least several days to prepare samples, it is impossible to evaluate many samples, and the semiconductor substrate must be destroyed. was there.

【0004】近年、Thermal Wave(以下、TWという)
法、あるいは光熱膨張変位(PhotoAcoustic Displaceme
nt 、以下、PADという)法といった非破壊で結晶欠
陥を評価する方法が提案されるに至っている。この両者
は、いずれも変調した励起光をμm オーダまで細く絞っ
て半導体基板の表面に照射し、更に検出光としてHe−
Neレーザを励起光と同一の直径で照射して反射光を検
出し、欠陥を評価するというものである。
In recent years, Thermal Wave (hereinafter referred to as TW)
Method or photothermal expansion displacement (PhotoAcoustic Displaceme
Non-destructive methods for evaluating crystal defects, such as the nt (hereinafter, referred to as PAD) method, have been proposed. In both cases, the modulated excitation light is narrowed down to the order of μm to irradiate the surface of the semiconductor substrate.
The Ne laser is irradiated with the same diameter as the excitation light, the reflected light is detected, and the defect is evaluated.

【0005】TW法は、A.Rosencwaig et al., Appl. P
hys. Lett. 46, 1013(1985) において提案された方法で
あって、図10に示されたように、Arレーザから出力
されたArイオンレーザ光をポンピングビームとして1
MHzに変調して励起光として試料に照射する。そし
て、この励起光と同じ直径1μm のHe−Neレーザを
試料に照射して、検出光の反射率Rを求める。この反射
率Rは、結晶欠陥のある箇所と存在しない箇所とで、励
起光を試料上に走査したときの変化率ΔR/Rが異な
る。そこで、この変化率ΔR/Rにより決定されるTW
値を求める。このTW値の測定については、W.L.Smith
et al., Appl. Lett. 47, 584(1985) に開示されてい
る。
The TW method is described in A. Rosencwaig et al., Appl.
hys. Lett. 46, 1013 (1985), which uses an Ar ion laser beam output from an Ar laser as a pumping beam, as shown in FIG.
The sample is modulated to MHz and irradiates the sample as excitation light. Then, the sample is irradiated with a He-Ne laser having a diameter of 1 μm, which is the same as the excitation light, to determine the reflectance R of the detection light. This reflectance R has a different rate of change ΔR / R when the excitation light is scanned on the sample between a portion having a crystal defect and a portion having no crystal defect. Therefore, TW determined by the rate of change ΔR / R
Find the value. For the measurement of this TW value, see WLSmith
et al., Appl. Lett. 47, 584 (1985).

【0006】これに対し、PAD法は、堀内、結晶加工
と評価技術委員会、第62回研究会資料(日本学術振興
会、1993)において提案された方法である。図11
に示されたように、波長が813nmで、87kHzに
変調したLEDからの励起光を試料表面に照射する。こ
れにより、試料表面が熱膨張し、変位が生じる。この光
熱変位(Pa値)を、He−Neレーザ検出光の位相変
化によって測定する。
[0006] On the other hand, the PAD method is a method proposed in Horiuchi, Crystal Processing and Evaluation Technical Committee, and the 62nd meeting of the Study Group (Japan Society for the Promotion of Science, 1993). FIG.
As shown in (2), the sample surface is irradiated with excitation light from an LED having a wavelength of 813 nm and modulated at 87 kHz. This causes the sample surface to thermally expand, causing displacement. This photothermal displacement (Pa value) is measured by a phase change of the He-Ne laser detection light.

【0007】そして、従来は例えば、T.Hara et al., I
n semiconductor Silicon, editedby H.R.Huff et al.
(The Electrochem. Soc. Proc. 90-7, Pennington, NJ,
(1990) pp.972-982) のように、上記TW法あるいはP
a法により残留欠陥を評価した結果についても報告され
ている。しかし、これらの報告はいずれも、TW値又は
Pa値の大小を比較しているに過ぎず、定性的な評価に
終始している。
Conventionally, for example, T. Hara et al., I
n semiconductor Silicon, editedby HRHuff et al.
(The Electrochem. Soc. Proc. 90-7, Pennington, NJ,
(1990) pp.972-982)
The results of evaluating residual defects by the method a have also been reported. However, all of these reports merely compare the magnitude of the TW value or the Pa value, and have been qualitatively evaluated.

【0008】[0008]

【発明が解決しようとする課題】上述のように、従来は
半導体基板の結晶欠陥を、非破壊のまま定量的に評価す
ることはできなかった。
As described above, conventionally, it has not been possible to quantitatively evaluate crystal defects of a semiconductor substrate without destruction.

【0009】本発明は上記事情に鑑み、半導体基板の結
晶欠陥を非破壊で定量的かつ迅速に評価することが可能
な半導体基板の結晶欠陥評価方法を提供することを目的
とする。
In view of the above circumstances, an object of the present invention is to provide a semiconductor substrate crystal defect evaluation method capable of non-destructively, quantitatively and quickly evaluating crystal defects of a semiconductor substrate.

【0010】[0010]

【課題を解決するための手段】本発明の半導体基板の結
晶欠陥評価方法は、所定の処理を行い結晶欠陥が存在す
る半導体基板の表面に、変調した励起光を照射し同一箇
所に検出光を照射したときの反射率の変化により得られ
るTW値、あるいは変調した励起光を照射し同一箇所に
検出光を照射して得られる半導体基板表面のPa値のう
ち、少なくともいずれか一方を測定するステップと、前
記半導体基板の表面部分を観察し、結晶欠陥の密度、あ
るいは結晶欠陥の周辺長を合計した総周辺長のうち、少
なくともいずれか一方を測定するステップと、前記TW
値と前記結晶欠陥の密度、前記TW値と前記結晶欠陥の
総周辺長、前記Pa値と前記結晶欠陥の密度、又は前記
Pa値と前記結晶欠陥の総周辺長のうち、少なくともい
ずれか一つの組合せの間に成立する所定の関係を求める
ステップと、前記半導体基板とは異なる他の半導体基板
に対し、TW値又はPa値の少なくともいずれか一方を
測定するステップと、前記他の半導体基板のTW値又は
Pa値と前記所定の関係とを用いて、結晶欠陥の密度又
は総周辺長を求めるステップとを備えることを特徴とし
ている。
According to the method for evaluating crystal defects of a semiconductor substrate of the present invention, the surface of a semiconductor substrate having a crystal defect is irradiated with modulated excitation light by performing a predetermined process, and detection light is applied to the same portion. A step of measuring at least one of a TW value obtained by a change in reflectance at the time of irradiation or a Pa value of a semiconductor substrate surface obtained by irradiating modulated excitation light and irradiating detection light to the same place. Observing a surface portion of the semiconductor substrate and measuring at least one of a density of crystal defects and a total peripheral length obtained by summing peripheral lengths of the crystal defects;
Value and the density of the crystal defects, the TW value and the total peripheral length of the crystal defects, the Pa value and the density of the crystal defects, or at least one of the Pa value and the total peripheral length of the crystal defects. Obtaining a predetermined relationship established between the combinations; measuring at least one of a TW value and a Pa value with respect to another semiconductor substrate different from the semiconductor substrate; Determining a density or a total perimeter of crystal defects using the value or the Pa value and the predetermined relationship.

【0011】ここで、前記TW値又は前記Pa値の測定
は、前記半導体基板及び前記他の半導体基板の表面の1
点又は複数点に励起光及び検出光を照射し、あるいは1
本又は複数本の線上を励起光及び検出光を走査すること
で行ってもよい。
Here, the measurement of the TW value or the Pa value is performed by measuring one of the surfaces of the semiconductor substrate and the other semiconductor substrate.
Irradiating a point or a plurality of points with excitation light and detection light;
The scanning may be performed by scanning excitation light and detection light on one or more lines.

【0012】また、前記半導体基板及び前記他の半導体
基板は、不純物イオンを注入し、アニール処理を行って
結晶欠陥を含むもの(多くの場合、欠陥種としては転位
ループの形態をとる)であってもよい。
In addition, the semiconductor substrate and the other semiconductor substrate are ones containing crystal defects by implanting impurity ions and performing an annealing process (in many cases, the defect types take the form of dislocation loops). You may.

【0013】前記結晶欠陥の密度又は総周辺長の測定
は、前記半導体基板及び前記他の半導体基板の表面部か
ら作製した試料を透過型電子顕微鏡を用いて観察するこ
とによって行ってもよい。あるいは、前記結晶欠陥の密
度の測定は、前記半導体基板及び前記他の半導体基板に
選択エッチングを行って結晶欠陥にエッチピットを生じ
させ、走査型電子顕微鏡を用いて表面を観察するでこと
によって行ってもよい。
The density or the total peripheral length of the crystal defects may be measured by observing a sample prepared from the surface of the semiconductor substrate and the other semiconductor substrate using a transmission electron microscope. Alternatively, the density of the crystal defects is measured by selectively etching the semiconductor substrate and the other semiconductor substrate to generate etch pits in the crystal defects, and observing the surface using a scanning electron microscope. You may.

【0014】[0014]

【発明の実施の形態】以下、本発明の一実施の形態につ
いて、図面を参照して説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.

【0015】先ず、図1に本実施の形態による半導体基
板の結晶欠陥の評価方法の手順を示す。ステップ101
として、半導体基板に不純物イオンを注入し、活性化ア
ニールを行って、結晶欠陥の存在する試料を作成する。
First, FIG. 1 shows a procedure of a method for evaluating a crystal defect of a semiconductor substrate according to the present embodiment. Step 101
Then, impurity ions are implanted into a semiconductor substrate, activation annealing is performed, and a sample having crystal defects is formed.

【0016】ステップ102として、この試料に対し、
上述したTW法によりTW値を測定し、あるいはPAD
法によりPa値を測定する。
In step 102, the sample is
The TW value is measured by the TW method described above, or PAD
The Pa value is measured by the method.

【0017】ステップ103として、TEMを用いて同
一の試料の表面を観察し、単位面積当たりに存在する結
晶欠陥の数を数えて欠陥密度を求め、あるいはそれぞれ
の結晶欠陥の周辺長を合計した総周辺長を求める。ここ
で、総周辺長は、単位面積当たりに存在する結晶欠陥の
数Nと、結晶欠陥の平均半径rとを用いて、2πrNに
より求めることができる。
In step 103, the surface of the same sample is observed using a TEM, the number of crystal defects existing per unit area is counted to determine the defect density, or the total length obtained by summing the peripheral length of each crystal defect is calculated. Find the perimeter. Here, the total perimeter can be determined by 2πrN using the number N of crystal defects existing per unit area and the average radius r of the crystal defects.

【0018】ステップ104として、TW値又はPa値
と欠陥密度との相関関係、あるいはTW値又はPa値と
総周辺長との相関関係を求める。
In step 104, the correlation between the TW value or Pa value and the defect density, or the correlation between the TW value or Pa value and the total perimeter is determined.

【0019】ステップ105として、未知の試料のTW
値又はPa値を測定する。
Step 105: TW of unknown sample
The value or the Pa value is measured.

【0020】ステップ106として、この未知の試料の
TW値又はPa値と、ステップ104で求めたTW値又
はPa値と欠陥密度との相関関係、あるいはTW値又は
Pa値と総周辺長との相関関係とから、この試料の欠陥
密度又は総周辺長を求めて、結晶欠陥の評価を行う。
In step 106, the correlation between the TW value or Pa value of the unknown sample and the TW value or Pa value obtained in step 104 and the defect density, or the correlation between the TW value or Pa value and the total peripheral length. Based on the relationship, the defect density or the total peripheral length of the sample is obtained, and the crystal defect is evaluated.

【0021】以上のようなステップ101〜106によ
り未知の試料の欠陥密度又は総周辺長が求まり、結晶欠
陥を定量的に評価することができる。
By the above steps 101 to 106, the defect density or the total peripheral length of the unknown sample is obtained, and the crystal defects can be quantitatively evaluated.

【0022】次に、シリコン基板を用いて、MOS型ト
ランジスタの形成に一般に用いられているヒ素(A
+ )イオンを注入し、活性化アニールを行った後に残
留する結晶欠陥を評価した実施例について、図2を用い
て述べる。
Next, using a silicon substrate, arsenic (A) generally used for forming a MOS transistor is used.
An example in which crystal defects remaining after performing s + ) ion implantation and activation annealing will be described with reference to FIG.

【0023】ステップ111として、面方位(10
0)、n型CZシリコン基板を用意した。
In step 111, the plane orientation (10
0), an n-type CZ silicon substrate was prepared.

【0024】ステップ112として、熱酸化法によりシ
リコン基板に膜厚25nmのシリコン酸化膜を形成し
た。
In step 112, a silicon oxide film having a thickness of 25 nm was formed on the silicon substrate by a thermal oxidation method.

【0025】ステップ113として、シリコン基板の表
面に、ヒ素イオンを加速電圧60keV、ドーズ量1*
1015〜3*1016/cm2 で注入した。
In step 113, arsenic ions are implanted on the surface of the silicon substrate at an acceleration voltage of 60 keV and a dose of 1 *.
The injection was performed at 10 15 to 3 * 10 16 / cm 2 .

【0026】ステップ114として、シリコン基板に対
して、拡散炉内で、窒素(N2 )雰囲気中で、それぞれ
摂氏800、850、900度で10分間アニール処理
を行った。
In step 114, the silicon substrate was annealed at 800, 850, and 900 degrees Celsius for 10 minutes in a diffusion furnace in a nitrogen (N 2 ) atmosphere.

【0027】ステップ115として、シリコン酸化膜を
剥離した。
In step 115, the silicon oxide film was removed.

【0028】ステップ116として、シリコン基板に対
して、TW法によりTW値を測定した。TW値の測定に
は、Thermo-Probe TP-200 を使用し、シリコン基板の表
面全体に対して等高線マッピング測定を行い、標準偏差
3%以内の良い値を得て平均値を求めた。
In step 116, the TW value of the silicon substrate was measured by the TW method. For the measurement of the TW value, a Thermo-Probe TP-200 was used, contour mapping measurement was performed on the entire surface of the silicon substrate, and a good value within a standard deviation of 3% was obtained, and an average value was obtained.

【0029】ステップ117として、TEMを用いて試
料の断面及び平面を観察した。図3に、試料の断面を断
面TEM法により観察し、得られた結晶欠陥の分布状態
を示す。直径約24nmの微小な転位ループが、表面か
らほぼ同じ深さ(約73nm)に局在した状態で分布し
ていた。図4(a)〜(c)に、ドーズ量とアニール温
度を変えたときの試料表面の変化を示す。図4(a)は
ドーズ量が1*1015/cm2 でアニール温度が摂氏80
0度、図4(b)はドーズ量が1*1015/cm2 でアニ
ール温度が摂氏900度、図4(c)はドーズ量が1*
1016/cm2 でアニール温度が摂氏850度のときのそ
れぞれの試料表面付近の平面TEM観察結果を示してい
る。このように、イオン注入条件やアニール処理の条件
が変わると、残留欠陥の密度が変化することがわかる。
In step 117, a cross section and a plane of the sample were observed using a TEM. FIG. 3 shows a distribution of crystal defects obtained by observing a cross section of the sample by a cross-sectional TEM method. Small dislocation loops having a diameter of about 24 nm were distributed in a state localized at almost the same depth (about 73 nm) from the surface. FIGS. 4A to 4C show changes in the sample surface when the dose amount and the annealing temperature are changed. FIG. 4A shows a dose amount of 1 * 10 15 / cm 2 and an annealing temperature of 80 degrees Celsius.
FIG. 4B shows a dose of 1 * 10 15 / cm 2 and an annealing temperature of 900 ° C. FIG. 4C shows a dose of 1 *
The planar TEM observation results near the respective sample surfaces when the annealing temperature is 10 16 / cm 2 and the annealing temperature is 850 degrees Celsius are shown. Thus, it can be seen that the density of the residual defects changes when the ion implantation conditions and the annealing conditions change.

【0030】本実施例において用いた試料の欠陥密度
は、10〜270個/μm2 というように高密度であ
り、1回のTW法によるビーム径1μmの測定領域にお
いて、欠陥は均一な密度で分布しているとみなすことが
できる。
The defect density of the sample used in this embodiment is as high as 10 to 270 defects / μm 2 , and the defect has a uniform density in a measurement area with a beam diameter of 1 μm by one TW method. Can be considered as distributed.

【0031】ステップ118として、転位ループの密
度、サイズ、及び総周辺長を求める。図4に示されたよ
うな試料表面を観察することによって、シリコン基板に
存在する欠陥の単位面積当たりの数、各々の欠陥のサイ
ズ(主に直径)、及び各々の欠陥の直径から算出した周
辺長の合計値を求める。
In step 118, the density, size, and total peripheral length of the dislocation loop are obtained. By observing the sample surface as shown in FIG. 4, the number of defects per unit area present on the silicon substrate, the size of each defect (mainly the diameter), and the periphery calculated from the diameter of each defect Find the total length.

【0032】ステップ119として、TW値と転位ルー
プの密度、総周辺長との関係を求める。図5に、ステッ
プ116で測定したTW値に対するステップ118で求
めた転位ループの密度との関係を示す。図6には、TW
値に対する転位ループの総周辺長の関係を示す。この図
5と図6とを比較して明らかなように、TW値との相関
関係がより明らかであるのは、転位ループの総周辺長で
ある。TW値の増加分と総周辺長の増加分との間には比
例関係があり、最小二乗法を用いて直線で近似すること
ができる。
In step 119, the relationship between the TW value, the dislocation loop density, and the total perimeter is determined. FIG. 5 shows the relationship between the TW value measured in step 116 and the dislocation loop density determined in step 118. FIG.
The relation of the total perimeter of the dislocation loop to the value is shown. As is clear from the comparison between FIG. 5 and FIG. 6, it is the total peripheral length of the dislocation loop that shows a clear correlation with the TW value. There is a proportional relationship between the increase in the TW value and the increase in the total perimeter, and can be approximated by a straight line using the least squares method.

【0033】次に、以上のステップ111〜119によ
り得られたTW値と転位ループの密度又は総周辺長の関
係を用いて、未知の試料の欠陥を評価したことについて
説明する。
Next, a description will be given of the evaluation of the defect of the unknown sample using the relationship between the TW value obtained in the above steps 111 to 119 and the density of the dislocation loop or the total peripheral length.

【0034】ステップ120として、未知の試料のTW
値を測定した。図7に、ドーズ量を0、1、3、7、1
0*1014/cm2 というように変化させたときのTW値
を示す。この図7より、TW値はドーズ量にほぼ比例す
ることがわかる。ここで、ドーズ量以外の処理条件は、
ステップ111〜115におけるものと同一とした。
As step 120, the TW of the unknown sample
The value was measured. FIG. 7 shows that the dose is 0, 1, 3, 7, 1
It shows the TW value when it is changed as 0 * 10 14 / cm 2 . It can be seen from FIG. 7 that the TW value is almost proportional to the dose. Here, processing conditions other than the dose amount are as follows:
The same as in steps 111 to 115 was used.

【0035】さらに、イオン注入は、実際の製品と同様
な条件とするために、図9(a)に示されるように、3
00μm*300μmの領域201と、図9(b)に示
された20μm間隔で配置された複数の20μm幅の領
域202に行った。TW測定を行うときの走査は、図9
(a)及び(b)に示された矢印の方向に行った。
Further, as shown in FIG. 9A, ion implantation is performed under the same conditions as in an actual product.
The measurement was performed on a region 201 of 00 μm * 300 μm and a plurality of regions 202 having a width of 20 μm arranged at intervals of 20 μm shown in FIG. FIG. 9 shows the scanning for performing the TW measurement.
The operation was performed in the directions of the arrows shown in (a) and (b).

【0036】また、イオンの注入条件は一定(ヒ素イオ
ンを加速電圧60keV、ドーズ量1*1015/cm2
注入)で、熱処理温度を変化させたときのTW値の変化
を、図8に示す。温度が摂氏500以下のときは、イオ
ン注入によりアモルファス化しており、TW値は高い値
を示す。摂氏600度以上になると、固相成長によりア
モルファス相が結晶化し、またアニール温度が高温化す
ると結晶欠陥が減少するため、TW値は急減する。
FIG. 8 shows the change in the TW value when the heat treatment temperature was changed while the ion implantation conditions were constant (arsenic ions were implanted at an acceleration voltage of 60 keV and a dose of 1 * 10 15 / cm 2 ). Show. When the temperature is 500 degrees Celsius or less, it has become amorphous by ion implantation, and the TW value shows a high value. When the temperature exceeds 600 degrees Celsius, the amorphous phase is crystallized by solid phase growth, and when the annealing temperature is increased, crystal defects are reduced.

【0037】ステップ121のように、図7又は図8に
示された未知の試料のTW値と、図5又は図6に示され
たTW値に対する転位ループの密度又は総周辺長との関
係から、未知の試料の転位ループ密度又は総周辺長を求
めることができる。
As in step 121, the relationship between the TW value of the unknown sample shown in FIG. 7 or FIG. 8 and the density of the dislocation loop or the total peripheral length with respect to the TW value shown in FIG. 5 or FIG. , The dislocation loop density or the total perimeter of the unknown sample can be determined.

【0038】以上の実施例ではTW値を測定したが、P
a値を測定した場合にも上述したステップ111〜12
1を適用することができる。
In the above embodiment, the TW value was measured.
When the a value is measured, the above-described steps 111 to 12 are also performed.
1 can be applied.

【0039】本実施の形態の評価方法によれば、予め用
意した欠陥を含む試料のTW値又はPa値を測定し、T
EM観察により欠陥の密度又は総周辺長を測定して、両
者の相関関係を求めておき、評価すべき未知の試料に対
してTW値又はPa値を測定するだけで欠陥密度又は総
周辺長を容易に求めることができる。よって、本実施の
形態によれば、非破壊により結晶欠陥を定量的に評価す
ることが可能であり、処理の最中に同一基板の結晶欠陥
の変化をモニタリングすることもできる。
According to the evaluation method of the present embodiment, the TW value or Pa value of a sample containing a defect prepared in advance is measured,
Defect density or total perimeter is determined by measuring the density or total perimeter of the defect by EM observation, and measuring the TW value or Pa value for the unknown sample to be evaluated. It can be easily obtained. Therefore, according to the present embodiment, it is possible to quantitatively evaluate crystal defects by non-destruction, and it is also possible to monitor changes in crystal defects of the same substrate during processing.

【0040】また半導体の製造工程では、不純物イオン
を注入して発生した結晶欠陥は、その後の低温プロセス
によっては消失することなく残留するため、浅い接合に
おけるリークの原因となることが知られている。そこ
で、本発明による結晶欠陥の評価方法を用いることで、
残留欠陥を低減させるための最適なプロセス条件を求め
ることができる。このように、本発明は素子の歩留まり
や信頼性の向上にも寄与することができる。
In a semiconductor manufacturing process, it is known that a crystal defect generated by implanting impurity ions remains without being eliminated by a subsequent low-temperature process, thereby causing a leak at a shallow junction. . Therefore, by using the crystal defect evaluation method according to the present invention,
Optimal process conditions for reducing residual defects can be determined. As described above, the present invention can contribute to improvement in the yield and reliability of the device.

【0041】上述した実施の形態は一例であって、本発
明を限定するものではない。例えば、実施の形態ではT
EMを用いて試料表面の観察を行っているが、これには
限定されない。例えば、試料に対して結晶欠陥だけが選
択的にエッチピットを生ずる選択エッチングを行い、走
査型電子顕微鏡で表面を観察することで、欠陥の密度又
は総周辺長を求めてもよい。
The above-described embodiment is merely an example, and does not limit the present invention. For example, in the embodiment, T
Although the sample surface is observed using EM, it is not limited to this. For example, the density of defects or the total perimeter may be determined by performing selective etching on a sample in which only crystal defects selectively generate etch pits and observing the surface with a scanning electron microscope.

【0042】実施例では、図9に示されたように、励起
光及び検出光を半導体基板の表面の一本の線上を走査し
てTW値を測定した場合とマッピング測定(ウェーハ面
内複数点)の場合とがあるが、一点又は複数点に照射
し、あるいは複数の線上を走査して測定してもよい。
In the embodiment, as shown in FIG. 9, the TW value is measured by scanning the excitation light and the detection light on one line of the surface of the semiconductor substrate, and the mapping measurement (multiple points in the wafer surface) is performed. In some cases, the measurement may be performed by irradiating one or more points, or by scanning a plurality of lines.

【0043】また、実施の形態では不純物イオンの注入
後の結晶欠陥を評価する場合について適用している。し
かし、イオン注入以外の処理により結晶欠陥が生じたも
のに対しても、本発明の評価方法を適用することができ
る。例えば、スライス加工や研削加工、研磨加工、ホー
ニング等の機械加工により生じた破砕層の評価、あるい
は高密度の転位ループの評価、積層欠陥や酸素析出の評
価にも、本発明を適用することができる。
Further, the embodiment is applied to the case of evaluating a crystal defect after implanting impurity ions. However, the evaluation method of the present invention can be applied to those in which crystal defects have occurred due to processes other than ion implantation. For example, the present invention can be applied to evaluation of a crushed layer generated by machining such as slicing, grinding, polishing, and honing, or evaluation of a high-density dislocation loop, and evaluation of stacking faults and oxygen precipitation. it can.

【0044】[0044]

【発明の効果】以上説明したように、本発明の半導体基
板の評価方法によれば、予め用意した試料のTW値又は
Pa値を測定し、表面を顕微鏡で観察して欠陥の密度又
は総周辺長を測定し、両者の関係を求めておき、評価す
べき試料のTW値又はPa値を測定し求めた関係を用い
ることで欠陥密度又は総周辺長を求めることが可能であ
り、非破壊で結晶欠陥を定量的に評価することができ
る。
As described above, according to the method for evaluating a semiconductor substrate of the present invention, the TW value or Pa value of a sample prepared in advance is measured, the surface is observed with a microscope, and the density of defects or the total area is measured. It is possible to determine the defect density or the total perimeter by using the relationship determined by measuring the TW value or the Pa value of the sample to be evaluated by measuring the length and determining the relationship between the two. Crystal defects can be evaluated quantitatively.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の一実施の形態による半導体基板の結晶
欠陥の評価方法を工程別に示したフローチャート。
FIG. 1 is a flowchart showing a method of evaluating a crystal defect of a semiconductor substrate according to an embodiment of the present invention for each process.

【図2】同実施の形態により半導体基板の結晶欠陥を評
価した実施例における評価方法を工程別に示したフロー
チャート。
FIG. 2 is a flowchart showing an evaluation method in each example in which a crystal defect of a semiconductor substrate is evaluated according to the embodiment.

【図3】同実施例においてTEM観察した試料断面の結
晶欠陥の分布を示した縦断面図。
FIG. 3 is a longitudinal sectional view showing a distribution of crystal defects in a sample section observed by TEM in the example.

【図4】同実施例においてTEM観察した試料表面の結
晶欠陥の分布を示したTEM写真。
FIG. 4 is a TEM photograph showing the distribution of crystal defects on the sample surface observed by TEM in the same example.

【図5】同実施例においてTW値と転位ループの密度と
の関係を示したグラフ。
FIG. 5 is a graph showing the relationship between the TW value and the density of dislocation loops in the example.

【図6】同実施例においてTW値と転位ループの総周辺
長との関係を示したグラフ。
FIG. 6 is a graph showing a relationship between a TW value and a total peripheral length of a dislocation loop in the example.

【図7】同実施例においてドーズ量とTW値との関係を
示したグラフ。
FIG. 7 is a graph showing a relationship between a dose and a TW value in the example.

【図8】同実施例においてアニール温度とTW値との関
係を示したグラフ。
FIG. 8 is a graph showing a relationship between an annealing temperature and a TW value in the example.

【図9】同実施例における不純物イオンの注入領域を示
した説明図。
FIG. 9 is an explanatory view showing an impurity ion implanted region in the embodiment.

【図10】TW法により半導体基板の結晶欠陥を評価す
るときに用いる装置の概略構成を示したブロック図。
FIG. 10 is a block diagram showing a schematic configuration of an apparatus used for evaluating a crystal defect of a semiconductor substrate by a TW method.

【図11】PAD法により半導体基板の結晶欠陥を評価
するときに用いる装置の概略構成を示したブロック図。
FIG. 11 is a block diagram showing a schematic configuration of an apparatus used for evaluating a crystal defect of a semiconductor substrate by a PAD method.

【符号の説明】[Explanation of symbols]

201、202 領域 201, 202 area

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−119439(JP,A) 特開 昭63−244752(JP,A) 特開 平4−348050(JP,A) 特開 平6−338548(JP,A) 特開 平8−21801(JP,A) 特公 昭46−27639(JP,B1) (58)調査した分野(Int.Cl.7,DB名) H01L 21/66 H01L 21/265 ──────────────────────────────────────────────────続 き Continuation of front page (56) References JP-A-62-119439 (JP, A) JP-A-63-244752 (JP, A) JP-A-4-348050 (JP, A) JP-A-6-119 338548 (JP, A) JP-A-8-21801 (JP, A) JP-B-46-27639 (JP, B1) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/66 H01L 21 / 265

Claims (5)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】所定の処理を行い結晶欠陥が存在する半導
体基板の表面に、変調した励起光を照射し同一箇所に検
出光を照射したときの反射率の変化により得られるサー
マル・ウェーブ値(以下、TW値という)、あるいは変
調した励起光を照射し同一箇所に検出光を照射して得ら
れる半導体基板表面の光熱膨張変位(以下、Pa値とい
う)のうち、少なくともいずれか一方を測定するステッ
プと、 前記半導体基板の表面または表面付近の表層結晶部分を
観察し、結晶欠陥の密度、あるいは結晶欠陥の周辺長を
合計した総周辺長のうち、少なくともいずれか一方を測
定するステップと、 前記TW値と前記結晶欠陥の密度、前記TW値と前記結
晶欠陥の総周辺長、前記Pa値と前記結晶欠陥の密度、
又は前記Pa値と前記結晶欠陥の総周辺長のうち、少な
くともいずれか一つの組合せの間に成立する所定の関係
を求めるステップと、 前記半導体基板とは異なる他の半導体基板に対し、TW
値又はPa値の少なくともいずれか一方を測定するステ
ップと、 前記他の半導体基板のTW値又はPa値と前記所定の関
係とを用いて、結晶欠陥の密度又は総周辺長を求めるス
テップと、 を備えることを特徴とする半導体ウェーハの結晶欠陥評
価方法。
1. A method according to claim 1, wherein a predetermined processing is performed to irradiate a modulated excitation light onto a surface of the semiconductor substrate on which a crystal defect exists, and a thermal wave value obtained by a change in reflectance when the same location is irradiated with detection light. Hereinafter, at least one of TW value) and photothermal expansion displacement (hereinafter, referred to as Pa value) of the semiconductor substrate surface obtained by irradiating modulated excitation light and irradiating the same portion with detection light is measured. Observing a surface crystal portion on or near the surface of the semiconductor substrate, and measuring at least one of a density of crystal defects, or a total peripheral length obtained by summing the peripheral lengths of the crystal defects, A TW value and a density of the crystal defect, a TW value and a total peripheral length of the crystal defect, a Pa value and a density of the crystal defect,
Or a step of obtaining a predetermined relationship that is established between at least one of the combination of the Pa value and the total peripheral length of the crystal defects; and TW for another semiconductor substrate different from the semiconductor substrate.
Measuring at least one of the value or the Pa value; and using the TW value or the Pa value of the other semiconductor substrate and the predetermined relationship to determine a density or a total peripheral length of crystal defects. A method for evaluating crystal defects of a semiconductor wafer, comprising:
【請求項2】前記TW値又は前記Pa値の測定は、前記
半導体基板及び前記他の半導体基板の表面の1点又は複
数点に励起光及び検出光を照射し、あるいは1本又は複
数本の線上を励起光及び検出光を走査することで行うこ
とを特徴とする請求項1記載の半導体基板の結晶欠陥評
価方法。
2. The method of measuring the TW value or the Pa value, comprising irradiating one or more points on the surface of the semiconductor substrate and the other semiconductor substrate with excitation light and detection light, or using one or more lines. 2. The method according to claim 1, wherein the scanning is performed by scanning the line with excitation light and detection light.
【請求項3】前記半導体基板及び前記他の半導体基板
は、不純物イオンを注入し、アニール処理を行って結晶
欠陥を含むものであることを特徴とする請求項1又は2
記載の半導体基板の結晶欠陥評価方法。
3. The semiconductor substrate according to claim 1, wherein said semiconductor substrate and said another semiconductor substrate contain crystal defects by implanting impurity ions and performing an annealing process.
The method for evaluating crystal defects of a semiconductor substrate according to the above.
【請求項4】前記結晶欠陥の密度又は総周辺長の測定
は、前記半導体基板及び前記他の半導体基板の表面を透
過型電子顕微鏡を用いて観察することによって行うこと
を特徴とする請求項1乃至3のいずれかに記載の半導体
基板の結晶欠陥評価方法。
4. The method according to claim 1, wherein the measurement of the density or the total peripheral length of the crystal defects is performed by observing the surfaces of the semiconductor substrate and the other semiconductor substrate using a transmission electron microscope. 4. The method for evaluating a crystal defect of a semiconductor substrate according to any one of claims 1 to 3.
【請求項5】前記結晶欠陥の密度の測定は、前記半導体
基板及び前記他の半導体基板に選択エッチングを行って
結晶欠陥にエッチピットを生じさせ、走査型電子顕微鏡
を用いて表面を観察することによって行うことを特徴と
する請求項1乃至3のいずれかに記載の半導体基板の結
晶欠陥評価方法。
5. A method of measuring the density of crystal defects, comprising selectively etching the semiconductor substrate and the other semiconductor substrate to generate etch pits in the crystal defects, and observing the surface using a scanning electron microscope. The method according to claim 1, wherein the method is performed.
JP16533696A 1996-06-05 1996-06-05 Semiconductor substrate crystal defect evaluation method Expired - Fee Related JP3290352B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16533696A JP3290352B2 (en) 1996-06-05 1996-06-05 Semiconductor substrate crystal defect evaluation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16533696A JP3290352B2 (en) 1996-06-05 1996-06-05 Semiconductor substrate crystal defect evaluation method

Publications (2)

Publication Number Publication Date
JPH09326428A JPH09326428A (en) 1997-12-16
JP3290352B2 true JP3290352B2 (en) 2002-06-10

Family

ID=15810406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16533696A Expired - Fee Related JP3290352B2 (en) 1996-06-05 1996-06-05 Semiconductor substrate crystal defect evaluation method

Country Status (1)

Country Link
JP (1) JP3290352B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696116B2 (en) 2006-03-23 2010-04-13 Colorado School Of Mines Implementing a pressure-induced phase transformation in beta-eucryptite to impart toughening
JP6999813B2 (en) 2018-07-12 2022-01-19 京セラ株式会社 Complex

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102140789B1 (en) * 2014-02-17 2020-08-03 삼성전자주식회사 Evaluating apparatus for quality of crystal, and Apparatus and method for manufacturing semiconductor light emitting device which include the same
JP6485315B2 (en) * 2015-10-15 2019-03-20 株式会社Sumco Manufacturing method of semiconductor epitaxial wafer and manufacturing method of solid-state imaging device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7696116B2 (en) 2006-03-23 2010-04-13 Colorado School Of Mines Implementing a pressure-induced phase transformation in beta-eucryptite to impart toughening
JP6999813B2 (en) 2018-07-12 2022-01-19 京セラ株式会社 Complex

Also Published As

Publication number Publication date
JPH09326428A (en) 1997-12-16

Similar Documents

Publication Publication Date Title
Gat et al. cw laser anneal of polycrystalline silicon: Crystalline structure, electrical properties
EP1373869B1 (en) Detection and classification of micro-defects in semi-conductors
US6963630B2 (en) Method for evaluating an SOI substrate, evaluation processor, and method for manufacturing a semiconductor device
EP0618615A1 (en) Method of defect determination and defect engineering on product wafers of advanced submicron technologies
US20030064571A1 (en) Process for producing polysilicon film
JP3290352B2 (en) Semiconductor substrate crystal defect evaluation method
US6673640B2 (en) Method of manufacturing semiconductor device for evaluation capable of evaluating crystal defect using in-line test by avoiding using preferential etching process
US6753955B2 (en) Inspection device for crystal defect of silicon wafer and method for detecting crystal defect of the same
EP0898298B1 (en) Determination of the thickness of a denuded zone in a silicon wafer
Othonos et al. Photothermal radiometric investigation of implanted silicon: The influence of dose and thermal annealing
US6362487B1 (en) Method and device for nondestructive detection of crystal defects
EP1922539B1 (en) Method and device to quantify active charge carrier profiles in ultra-shallow semiconductor structures
JP3955674B2 (en) Semiconductor wafer manufacturing method and semiconductor device manufacturing method
Spinella et al. Two‐dimensional junction profiling by selective chemical etching: Applications to electron device characterization
JP3439332B2 (en) How to measure crystal defects
Youn et al. Microstructural and electrical properties of gadolinium silicide
JP2004233279A (en) Evaluation method of semiconductor wafer and manufacturing method of semiconductor device
JPH1012689A (en) Method for inspecting semiconductor substrate and semiconductor substrate for monitoring used therefor
JP3653622B2 (en) Method for evaluating compound semiconductor epitaxial wafer including GaAs-AlGaAs superlattice structure layer
Sumie et al. Analysis of lattice defects induced by ion implantation with photo‐acoustic displacement measurements
Higgs et al. Non-destructive optical methods for assessing defects in production of Si or SiGe materials
Henderson Failure Analysis Terms and Definitions
Porrini et al. Influence of Czochralski silicon crystal growth on wafer quality: an extensive investigation using traditional and new characterization techniques
Choi et al. Characterization of mechanical damage on structural and electrical properties of silicon wafers
Rosencwaig Thermal Wave Inspection in IC Manufacturing

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080322

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090322

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100322

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees