JP3289480B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JP3289480B2
JP3289480B2 JP06692794A JP6692794A JP3289480B2 JP 3289480 B2 JP3289480 B2 JP 3289480B2 JP 06692794 A JP06692794 A JP 06692794A JP 6692794 A JP6692794 A JP 6692794A JP 3289480 B2 JP3289480 B2 JP 3289480B2
Authority
JP
Japan
Prior art keywords
film
sion
etching
material film
based material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06692794A
Other languages
Japanese (ja)
Other versions
JPH07283198A (en
Inventor
哲治 長山
哲雄 牛膓
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP06692794A priority Critical patent/JP3289480B2/en
Publication of JPH07283198A publication Critical patent/JPH07283198A/en
Application granted granted Critical
Publication of JP3289480B2 publication Critical patent/JP3289480B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Drying Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特にエキシマ・レーザ・リソグフィ用の反射防止
膜として好適なSiON系材料膜のエッチング除去を良
好に行う方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for favorably etching and removing a SiON-based material film suitable as an antireflection film for excimer laser lithography.

【0002】[0002]

【従来の技術】半導体装置の高集積化が加速度的に進行
するに伴い、その最小加工寸法も急速に縮小されてい
る。たとえば、量産ラインに移行されている現世代の1
6MDRAMの最小加工寸法は約0.5μmであるが、
次世代の64MDRAMでは0.35μm以下、次々世
代の256MDRAMでは0.25μm以下に縮小され
るとみられている。
2. Description of the Related Art As high integration of semiconductor devices progresses at an accelerated pace, their minimum processing dimensions are rapidly reduced. For example, the current generation 1
The minimum processing size of 6MDRAM is about 0.5 μm,
It is expected that the size will be reduced to 0.35 μm or less in the next-generation 64 MDRAM, and to 0.25 μm or less in the next-generation 256 MDRAM.

【0003】この微細化度は、マスク・パターンを形成
するフォトリソグラフィ工程の解像度に大きく依存して
いる。0.35μm〜0.25μm(ディープ・サブミ
クロン)クラスの加工では、KrFエキシマ・レーザ光
(波長248nm)等の遠紫外光源が必要となる。しか
し、このような単色光を用いるプロセスではハレーショ
ンや定在波効果によるコントラストや解像度の低下が顕
著に現れるため、下地材料膜からの反射光を弱める目的
で反射防止膜を用いることが不可欠になると考えられて
いる。
The degree of miniaturization largely depends on the resolution of a photolithography process for forming a mask pattern. Processing in the 0.35 μm to 0.25 μm (deep submicron) class requires a deep ultraviolet light source such as a KrF excimer laser beam (wavelength 248 nm). However, in such a process using monochromatic light, since the contrast and resolution are significantly reduced due to halation and standing wave effects, it is indispensable to use an antireflection film for the purpose of weakening the reflected light from the underlying material film. It is considered.

【0004】この反射防止膜の構成材料として近年、S
iON(酸窒化シリコン)系材料が提案されている。そ
れは、この材料がエキシマ・レーザ・リソグラフィの行
われる遠紫外領域において良好な光学定数n,k(ただ
し、n,kは複素屈折率の実数部と虚数部係数とをそれ
ぞれ表す。)を有するからである。しかも、このSiO
N反射防止膜の光学定数は、成膜時のガス組成の制御を
通じて広範囲に変化させることが可能である。したがっ
て、下地材料膜の光学定数に応じて該SiON反射防止
膜の光学定数や膜厚を最適化すれば、極めて良好な解像
度をもってレジスト・パターンを形成することができ
る。
In recent years, as a constituent material of this antireflection film, S
iON (silicon oxynitride) based materials have been proposed. This is because this material has good optical constants n and k (where n and k represent the real part and imaginary part coefficients of the complex refractive index, respectively) in the far ultraviolet region where excimer laser lithography is performed. It is. Moreover, this SiO
The optical constant of the N antireflection film can be changed over a wide range by controlling the gas composition during film formation. Therefore, by optimizing the optical constant and the film thickness of the SiON antireflection film according to the optical constant of the underlying material film, a resist pattern can be formed with extremely good resolution.

【0005】[0005]

【発明が解決しようとする課題】ところで、上述のよう
にして形成されたレジスト・マスクを用いて下地材料膜
をエッチングした後には、レジスト・マスクを除去する
が、この時点で露出したSiON反射防止膜も次工程に
おいて除去するか、あるいは膜厚を減じておく方が望ま
しい。これは、SiON反射防止膜を下層材料膜のパタ
ーンの上に残したままこれを層間絶縁膜の一部として利
用すると、基板の表面段差の増大を招くからである。
After the underlying material film is etched by using the resist mask formed as described above, the resist mask is removed, but the SiON antireflection exposed at this time is removed. It is also desirable to remove the film in the next step or to reduce the film thickness. This is because if the SiON antireflection film is used as a part of the interlayer insulating film while being left on the pattern of the lower material film, the surface step of the substrate is increased.

【0006】しかし、SiONはその元素組成比がおお
よそSi:O:N=2:1:1であることからもわかる
ように50%前後をSiが占めており、そのドライエッ
チング特性もSiとSiOx (酸化シリコン)との中間
的である。したがって、エッチング条件の最適化は必ず
しも容易ではない。
However, as can be seen from the fact that the elemental composition ratio of SiON is approximately Si: O: N = 2: 1: 1, about 50% is occupied by Si, and its dry etching characteristics are also similar to those of Si and SiO. x (silicon oxide). Therefore, it is not always easy to optimize the etching conditions.

【0007】すなわち、SiON系の反射防止膜を一般
的なSiOx 用のドライエッチング条件にしたがってフ
ルオロカーボン系ガスを用いてエッチングすると、エッ
チング速度が極端に低下する。これは、SiONがSi
x よりもSiリッチであるために、O原子によるC原
子の除去が進行せず、カーボン系ポリマーの堆積が過剰
となるからである。
[0007] That is, when etched with a fluorocarbon-based gas according to dry etching conditions for general SiO x antireflection film of the SiON-based, the etching rate decreases extremely. This is because SiON is Si
This is because, since it is Si-rich than O x, the removal of C atoms by O atoms does not progress and the deposition of carbon-based polymer becomes excessive.

【0008】一方、SiON系の反射防止膜を塩素系ガ
スを用いてSi用のエッチング条件でエッチングする
と、SiONがSiよりもOリッチであるために、エッ
チング時に大量のO* (酸素ラジカル)が放出される。
しかし、プラズマ中にO* を効率良く捕捉できる化学種
が存在しないためにO* は大過剰となり、下地材料のパ
ターン側壁面上に形成された側壁保護膜を除去し、さら
に露出したパターン側壁面を攻撃する。この結果、既に
形成された下地材料のパターンの異方性形状が劣化する
虞れが大きい。
On the other hand, when the SiON-based antireflection film is etched under a Si-based etching condition using a chlorine-based gas, a large amount of O * (oxygen radicals) is generated at the time of etching because SiON is O-rich than Si. Released.
However, since the chemical species to O * efficiently trapped in the plasma does not exist O * becomes large excess, removing the sidewall protection film formed on the pattern side on the walls of the base material, further the exposed pattern side wall To attack. As a result, there is a great possibility that the anisotropic shape of the pattern of the base material that has already been formed is deteriorated.

【0009】特に、図11に示されるようなSi基板1
およびゲート酸化膜2上におけるタングステン(W)−
ポリサイド・ゲート電極加工のケースでは、下層側のポ
リシリコン層3eももちろんであるが、特に上層側のW
Six 層4eにおいて著しい浸触が発生し、結果的に形
状劣化を生じたゲート電極5e〔添字eは浸触されてい
る(eroded)ことを表す。〕が形成される。これ
は、SiON反射防止膜6aから発生したO* とプラズ
マ中のCl* との共同作用により、WSix 膜からWが
WClO* の形で高速に引き抜かれ、増速エッチングが
進行するからである。なお、SiON反射防止膜6aを
除去する前のゲート電極5a〔添字aは異方性形状(a
nisotropic)であることを表す。〕の異方性
形状は、図中に破線で示されるとおりである。ゲート電
極の異方性形状がこのように劣化すると、配線抵抗が設
計値から外れる他、LDD構造を作るためのサイドウォ
ールの形成が困難となる等の不都合を招く。
In particular, a Si substrate 1 as shown in FIG.
And tungsten (W) on gate oxide film 2-
In the case of polycide gate electrode processing, the lower polysilicon layer 3e is of course, but the upper layer W
Significant immersion erosion is generated in the Si x layer 4e, resulting in the gate electrode 5e [subscript e caused a deterioration in shape representing that are Hitasawa (eroded). ] Is formed. This is because the cooperation of the O * and Cl in plasma * generated from SiON antireflection film 6a, W from WSi x film is drawn at a high speed in the form of WClO *, accelerated etching progresses . The gate electrode 5a before the removal of the SiON antireflection film 6a [the subscript a is an anisotropic shape (a
nisotropic). ] Is as shown by the broken line in the figure. When the anisotropic shape of the gate electrode is deteriorated in this way, wiring resistance deviates from a design value, and inconveniences such as difficulty in forming a sidewall for forming an LDD structure are caused.

【0010】そこで本発明は、レジスト・パターニング
およびその下地材料膜のエッチング終了後に、SiON
反射防止膜の除去を容易に行うための半導体装置の製造
方法を提供することを目的とする。
Accordingly, the present invention provides a method of forming a SiON film after resist patterning and etching of an underlying material film.
It is an object of the present invention to provide a method of manufacturing a semiconductor device for easily removing an anti-reflection film.

【0011】[0011]

【課題を解決するための手段】本発明の半導体装置の製
造方法は、上述の目的に鑑みて提案されるものであり、
SiON系材料膜を所定のガス雰囲気中におけるアニー
ル処理を経て改質した後にエッチング除去するものであ
る。ここで、上記SiON系材料膜は、典型的にはプラ
ズマCVD法により成膜されるが、このときに用いられ
る原料ガスの組成によっては、水素原子を含む組成、す
なわちSiONH系材料膜とされる場合もある。
SUMMARY OF THE INVENTION A method of manufacturing a semiconductor device according to the present invention is proposed in view of the above-mentioned object.
The SiON-based material film is reformed through an annealing process in a predetermined gas atmosphere and then removed by etching. Here, the SiON-based material film is typically formed by a plasma CVD method, but depending on the composition of the raw material gas used at this time, a composition containing hydrogen atoms, that is, a SiONH-based material film is used. In some cases.

【0012】前記所定のガス雰囲気の代表例は、酸素系
ガス雰囲気および窒素系ガス雰囲気である。前者におけ
る改質は酸化シリコン系材料膜への組成近似、後者にお
ける改質は窒化シリコン系材料膜への組成近似となる。
さらに、上記アニール処理は、ファーネス・アニール、
あるいはハロゲン・ランプを用いたRTA(ラピッド・
サーマル・アニール)により行うことができる。特にR
TAの場合、酸素系ガス雰囲気下でこれを行えばいわゆ
るRTO(ラピッド・サーマル・オキシデーション)、
また窒素系ガス雰囲気下で行えばRTN(ラピッド・サ
ーマル・ナイトライデーション)と称されるプロセスと
なる。
Representative examples of the predetermined gas atmosphere include an oxygen-based gas atmosphere and a nitrogen-based gas atmosphere. The modification in the former is a composition approximation to a silicon oxide-based material film, and the modification in the latter is a composition approximation to a silicon nitride-based material film.
Further, the annealing treatment includes furnace annealing,
Alternatively, RTA using a halogen lamp (Rapid
Thermal annealing). Especially R
In the case of TA, if this is performed in an oxygen-based gas atmosphere, so-called RTO (rapid thermal oxidation),
If the process is performed in a nitrogen-based gas atmosphere, a process called RTN (rapid thermal night illumination) is performed.

【0013】ここで前記SiON系材料膜の実用上重要
な用途のひとつは、フォトリソグラフィにおける反射防
止膜としての用途である。このフォトリソグラフィは、
SiON系材料膜のさらに下地側の材料膜をエッチング
するためのレジスト・マスクを形成するために行われる
ものである。このときの下地側の材料膜は、導電膜であ
っても絶縁膜であっても良い。
Here, one of the practically important uses of the SiON-based material film is as an antireflection film in photolithography. This photolithography
This is performed to form a resist mask for etching a material film on the underside of the SiON-based material film. At this time, the underlying material film may be a conductive film or an insulating film.

【0014】通常の半導体装置の製造に用いられる導電
膜の典型的な例は、高融点金属シリサイド膜、ポリサイ
ド膜、高融点金属膜、Cu系材料膜等であり、いずれも
光反射率の高い膜である。ただし、本発明ではSiON
系材料膜を改質するためにアニール処理を行うため、導
電膜がある程度の耐熱性を備えていることが必要であ
る。かかる観点から、Al系材料膜は不適切である。
Typical examples of the conductive film used for manufacturing a normal semiconductor device are a high melting point metal silicide film, a polycide film, a high melting point metal film, a Cu-based material film and the like, all of which have a high light reflectance. It is a membrane. However, in the present invention, SiON
In order to perform an annealing process for modifying the base material film, the conductive film needs to have a certain degree of heat resistance. From such a viewpoint, the Al-based material film is inappropriate.

【0015】一方、絶縁膜の典型例はSiOx 系材料膜
である。ただし、半導体装置の製造に用いられる絶縁膜
は通常は透明であるため、この上に形成されるSiON
系材料膜は該絶縁膜からの反射光ではなく、さらにその
下層側の導電膜もしくはSi基板からの反射光を主とし
て防止するために設けられるものである。
On the other hand, a typical example of the insulating film is a SiO x -based material film. However, since the insulating film used for manufacturing the semiconductor device is usually transparent, the SiON
The system material film is provided not only for the light reflected from the insulating film but also for mainly preventing the light reflected from the lower conductive film or the Si substrate.

【0016】本発明では、SiON系材料膜のアニール
処理を、レジスト・マスクを除去した後に行う。アニー
ル処理のタイミングをレジスト・マスクの形成前としな
いのは、改質に伴う光学定数の変化をフォトリソグラフ
ィ工程に影響させないためである。上記レジスト・マス
クの除去は、前記下地側の材料膜のドライエッチングが
すべて終了した後に行っても、あるいは残余部を多少残
した状態で終了した後に行っても良い。
In the present invention, the annealing of the SiON-based material film is performed after removing the resist mask. The reason why the timing of the annealing process is not set before the formation of the resist mask is that the change in the optical constant due to the modification does not affect the photolithography process. The removal of the resist mask may be performed after all the dry etching of the underlying material film is completed, or may be performed after the dry etching is performed with a small amount of the remaining portion left.

【0017】前者の場合には、改質されたSiON系材
料膜は基本的には単独でエッチング除去されることにな
る。また、後者の場合には、SiON系材料膜の単独除
去ももちろん可能であるが、プロセスの効率を考える
と、下地側の材料膜の残余部と改質されたSiON系材
料膜とを同時除去することが特に有効である。これは、
上述のアニール処理の過程において、その時点で基板の
表面に露出している残余部がその構成材料によっては同
時に改質される可能性があり、この改質の内容に応じて
適切なエッチング条件を選択すれば同時除去が可能とな
るからである。
In the former case, the modified SiON-based material film is basically removed by etching alone. In the latter case, it is of course possible to remove the SiON-based material film alone. However, considering the efficiency of the process, the remaining portion of the underlying material film and the modified SiON-based material film are simultaneously removed. It is particularly effective to do so. this is,
In the course of the above-mentioned annealing treatment, the remaining portion exposed on the surface of the substrate at that time may be simultaneously modified depending on the constituent material, and appropriate etching conditions should be set according to the content of the modification. This is because simultaneous removal is possible if selected.

【0018】改質された前記SiON系材料膜のエッチ
ング除去は、ウェットエッチングもしくはドライエッチ
ングにより行うことができる。いずれのエッチングを選
択するかは、所望の選択比や形状、あるいはエッチング
除去すべき材料の種類に応じて決定すれば良い。たとえ
ば、SiON系材料膜と同時にパターン側壁面に付着し
ている側壁保護膜も除去したい場合には、等方的なエッ
チングが可能なウェットエッチングが適している。ま
た、SiON系材料膜の除去が下地側の材料膜の残余部
の除去を兼ねており、該残余部も異方的に加工したい場
合には、ドライエッチングが適している。
The modified SiON-based material film can be removed by wet etching or dry etching. Which etching is selected may be determined according to a desired selection ratio and shape, or the type of material to be removed by etching. For example, when it is desired to remove the sidewall protective film adhered to the pattern sidewall simultaneously with the SiON-based material film, wet etching that allows isotropic etching is suitable. Also, the removal of the SiON-based material film also serves to remove the remaining portion of the underlying material film, and when the remaining portion is to be processed anisotropically, dry etching is suitable.

【0019】[0019]

【作用】本発明のポイントは、SiON系材料膜のエッ
チング除去に先立ち、予めこの膜をアニール処理により
改質し、エッチング除去を容易とする点にある。上記改
質を酸素系ガス雰囲気もしくは窒素系ガス雰囲気中で行
うと、各々酸化シリコン系材料膜もしくは窒化シリコン
系材料膜への組成近似が行われ、これによりSiON系
材料膜は相対的にSiリッチではなくなる。したがっ
て、SiON系材料膜は基本的に酸化シリコン用あるい
は窒化シリコン用のエッチング条件にもとづいて速やか
に除去できるようになる。これにより、従来のようなエ
ッチング速度の低下を生ずることは無くなる。まして、
Si用のエッチング条件を選択する必要は全く無いの
で、過剰なO* による異方性形状の劣化といった問題も
回避できる。
The point of the present invention is that, prior to the removal of the SiON-based material film by etching, the film is modified by annealing beforehand to facilitate the removal by etching. When the above-mentioned reforming is performed in an oxygen-based gas atmosphere or a nitrogen-based gas atmosphere, a composition approximation to a silicon oxide-based material film or a silicon nitride-based material film is performed, whereby the SiON-based material film is relatively Si-rich. Not. Therefore, the SiON-based material film can be quickly removed basically based on the etching conditions for silicon oxide or silicon nitride. As a result, a decrease in the etching rate unlike the conventional case does not occur. not to mention,
Since there is no need to select etching conditions for Si at all, the problem of anisotropic shape degradation due to excessive O * can also be avoided.

【0020】上記SiON系材料膜は反射防止膜として
典型的に用いられるが、アニール処理による改質はレジ
スト・マスクを除去した後に行うので、フォトリソグラ
フィにおける解像特性には何ら影響が及ばない。また、
ウェットエッチングあるいはドライエッチングによる上
記SiON系材料膜の除去は、下地側の材料膜のエッチ
ングがどの程度終了した段階でレジスト・マスクが除去
されるかに応じて単独で、あるいは該下地側の材料膜の
残余部と共に行われるが、いずれにしてもSiON系材
料膜は薄い膜であるからエッチング除去は短時間内に終
了し、何ら他所にダメージを与えることはない。
The SiON-based material film is typically used as an anti-reflection film. However, since the modification by annealing is performed after removing the resist mask, the resolution characteristics in photolithography are not affected at all. Also,
The removal of the SiON-based material film by wet etching or dry etching can be performed alone or in accordance with the degree to which the etching of the underlying material film is completed and the resist mask is removed. In any case, since the SiON-based material film is a thin film, the etching removal is completed within a short time, and does not cause any damage to other parts.

【0021】[0021]

【実施例】以下、本発明の具体的な実施例について説明
する。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, specific embodiments of the present invention will be described.

【0022】実施例1 本実施例は、W−ポリサイド・ゲート電極加工におい
て、W−ポリサイド膜をその上のSiON反射防止膜と
共にレジスト・マスクを介して異方性エッチングし、さ
らに該レジスト・マスクをアッシングした後、O2 雰囲
気中でアニール処理を施して該SiON反射防止膜を改
質し、これを希フッ酸処理で除去した例である。本実施
例のプロセスを、図1ないし図4を参照しながら説明す
る。
Embodiment 1 In this embodiment, in processing a W-polycide gate electrode, the W-polycide film and the SiON antireflection film thereon are anisotropically etched through a resist mask, and further the resist mask is formed. In this example, the SiON antireflection film is modified by performing an annealing process in an O 2 atmosphere after ashing, and the SiON antireflection film is removed by a dilute hydrofluoric acid process. The process of this embodiment will be described with reference to FIGS.

【0023】図1に、本実施例でエッチング・サンプル
として用いたウェハの構成を示す。ここでは、Si基板
1上に厚さ約8nmのゲート酸化膜2を介してW−ポリ
サイド膜5およびSiON反射防止膜6が順次積層さ
れ、さらにその上に所定の形状にパターニングされたレ
ジスト・マスク7が形成されている。ここで、上記W−
ポリサイド膜5は、下層側から順に、不純物を含有する
厚さ約50nmのポリシリコン膜3と厚さ約50nmの
WSix 膜4とが順次積層されたものである。また、上
記SiON反射防止膜6は、一例としてSiH4 /N 2
O混合ガスを用いたプラズマCVD法により厚さ29n
mに堆積されている。さらに、上記レジスト・マスク7
は、化学増幅レジスト材料(和光純薬社製;商品名WK
R−PT1)とKrFエキシマ・レーザ・ステッパを用
い、厚さ約1μm,パターン幅約0.25μmに形成さ
れている。
FIG. 1 shows an etched sample in this embodiment.
The configuration of the wafer used as the above is shown. Here, the Si substrate
1 through a gate oxide film 2 having a thickness of about 8 nm.
Side film 5 and SiON antireflection film 6 are sequentially laminated
And a pattern patterned on it
A resist mask 7 is formed. Here, W-
The polycide film 5 contains impurities in order from the lower layer side.
A polysilicon film 3 having a thickness of about 50 nm and a polysilicon film 3 having a thickness of about 50 nm
WSixThe film 4 is sequentially laminated. Also on
The SiON antireflection film 6 is made of, for example, SiHFour/ N Two
29n thickness by plasma CVD using O mixed gas
m. Further, the resist mask 7
Is a chemically amplified resist material (manufactured by Wako Pure Chemical Industries; trade name: WK
R-PT1) and KrF excimer laser stepper
Formed with a thickness of about 1 μm and a pattern width of about 0.25 μm
Have been.

【0024】次に、このウェハをRFバイアス印加型有
磁場マイクロ波プラズマ・エッチング装置にセットし、
一例として下記の条件で上記SiON反射防止膜6とW
−ポリサイド膜5とを一括してエッチングした。 Cl2 流量 72 SCCM O2 流量 8 SCCM ガス圧 0.4 Pa マイクロ波パワー 750 W(2.45 GH
z) RFバイアス・パワー 40 W(2 MHz) ウェハ載置電極温度 0 ℃(アルコール系冷
媒使用) このエッチングでは、エッチング・ガス中のO2 の寄与
によりSiOx 系の側壁保護膜(図示せず。)が形成さ
れながら異方性エッチングが進行し、図2に示されるよ
うに異方性形状を有するゲート電極5aが形成された。
なお図中、異方性(anisotropic)加工され
た材料層については、元の符号に添字aを付して示して
ある。
Next, the wafer is set in an RF bias application type magnetic field microwave plasma etching apparatus,
As an example, the SiON antireflection film 6 and W
-The polycide film 5 was collectively etched. Cl 2 flow rate 72 SCCM O 2 flow rate 8 SCCM Gas pressure 0.4 Pa Microwave power 750 W (2.45 GH)
z) RF bias power 40 W (2 MHz) Wafer mounting electrode temperature 0 ° C. (using alcohol-based refrigerant) In this etching, SiO x -based side wall protective film (not shown) due to the contribution of O 2 in the etching gas. ) Was formed, anisotropic etching proceeded, and a gate electrode 5a having an anisotropic shape was formed as shown in FIG.
In the drawings, the material layers that have been subjected to anisotropic processing are indicated by the original symbols with the suffix a.

【0025】次に、通常のO2 プラズマ・アッシングに
よりレジスト・マスク7を除去した後、一例として下記
の条件によりO2 雰囲気によるファーネス・アニールを
行った。 O2 流量 10 リットル/分 アニール温度 850 ℃ アニール時間 25 分 このアニールにより、SiON反射防止膜6aは図3に
示されるように、SiOx により近い組成を有する改質
層6m〔添字mは改質された(modified)こと
を表す。〕に変化した。
Next, after the resist mask 7 was removed by ordinary O 2 plasma ashing, furnace annealing in an O 2 atmosphere was performed under the following conditions as an example. O 2 flow rate 10 liter / min Annealing temperature 850 ° C. Annealing time 25 min By this annealing, as shown in FIG. 3, the SiON antireflection film 6a has a modified layer 6m having a composition closer to SiO x [subscript m is Indicates that the data has been modified. ].

【0026】次に、ウェットエッチングとして希フッ酸
処理を行い、図4に示されるように改質層6mの一部を
速やかに除去した。この希フッ酸処理におけるエッチン
グ機構は等方的であるから、ゲート電極5aの側壁面に
付着していたSiOx 系の側壁保護膜もこのとき同時に
除去された。これにより、ゲート電極5aの良好な異方
性形状を維持することができた。
Next, dilute hydrofluoric acid treatment was performed as wet etching, and a part of the modified layer 6m was promptly removed as shown in FIG. Since the etching mechanism in this dilute hydrofluoric acid treatment is isotropic, the SiO x -based side wall protective film adhered to the side wall surface of the gate electrode 5a was also removed at this time. Thereby, a favorable anisotropic shape of the gate electrode 5a could be maintained.

【0027】なお、このときのゲート酸化膜2へのダメ
ージは最小限に抑えることができた。
Incidentally, damage to the gate oxide film 2 at this time could be minimized.

【0028】実施例2 本実施例では、実施例1におけるW−ポリサイド膜のエ
ッチングを下層側のポリシリコン膜を若干残した状態で
終了し、レジスト・マスクをアッシングした後にN2
囲気中でアニール処理を施してSiON反射防止膜とポ
リシリコン膜の残余部とを改質し、これら両者をドライ
エッチングで同時に除去した。本実施例のプロセスを、
図5、図6、図4を参照しながら説明する。
Embodiment 2 In this embodiment, the etching of the W-polycide film in the embodiment 1 is completed with a small amount of the underlying polysilicon film left, and after the resist mask is ashed, it is annealed in an N 2 atmosphere. The treatment was performed to modify the SiON antireflection film and the remaining portion of the polysilicon film, and both of them were simultaneously removed by dry etching. The process of the present embodiment
This will be described with reference to FIGS. 5, 6, and 4. FIG.

【0029】図5は、実施例1で上述したW−ポリサイ
ド膜5のエッチングを、下層側のポリシリコン膜3に若
干の残余部3r〔添字rは残余(residual)で
あることを表す。〕を残した所で停止させた状態を示し
ている。ここで、残余部3rの膜厚はSiON反射防止
膜6aの膜厚とほぼ等しく設定されている。これは、後
工程において両者のドライエッチングをほぼ同時に終了
させるためである。
FIG. 5 shows that the etching of the W-polycide film 5 described in the first embodiment shows that the lower polysilicon film 3 has a small residual portion 3r [subscript r is a residual. ] Has been stopped at the place where [] has been left. Here, the thickness of the remaining portion 3r is set substantially equal to the thickness of the SiON antireflection film 6a. This is because the dry etching of both is completed almost simultaneously in a later step.

【0030】次に、通常のO2 プラズマ・アッシングに
よりレジスト・マスク7を除去した後、一例として下記
の条件によりN2 雰囲気によるファーネス・アニールを
行った。 N2 流量 10 リットル/分 アニール温度 900 ℃ アニール時間 25 分 このアニールにより、SiON反射防止膜6aは図6に
示されるように、SiNx に近い組成を有する改質層6
mに変化した。また、これと同時に、ポリシリコン層の
残余部3rもSiNx に一層近い組成を有する改質層3
mに変化した。
Next, after the resist mask 7 was removed by ordinary O 2 plasma ashing, furnace annealing in an N 2 atmosphere was performed under the following conditions as an example. N 2 flow rate 10 liter / minute Annealing temperature 900 ° C. Annealing time 25 minutes By this annealing, as shown in FIG. 6, the SiON antireflection film 6a has a modified layer 6 having a composition close to SiN x.
m. At the same time, the remaining portion 3r of the polysilicon layer also has a modified layer 3 having a composition closer to SiN x.
m.

【0031】次に、このウェハを酸化膜エッチング用の
RFバイアス印加型有磁場マイクロ波プラズマ・エッチ
ング装置にセットし、一例として下記の条件により改質
層3m,6mを除去するためのドライエッチングを行っ
た。 CHF3 流量 45 SCCM O2 流量 5 SCCM ガス圧 1.3 Pa マイクロ波パワー 900 W(2.45 GH
z) RFバイアス・パワー 100 W(800 kHz) ウェハ載置電極温度 0 ℃ このエッチングにより、改質層3m,6mが速やかに除
去され、前出の図4に示されるように良好な異方性形状
を有するゲート電極5aが得られた。なお、上記エッチ
ング条件は典型的なSiNx /SiOx 選択エッチング
条件であり、ゲート酸化膜2に対しても実施例1よりも
高い選択比を達成することができた。
Next, this wafer is set in an RF bias application type magnetic field microwave plasma etching apparatus for etching an oxide film, and dry etching for removing the modified layers 3m and 6m is performed under the following conditions as an example. went. CHF 3 flow rate 45 SCCM O 2 flow rate 5 SCCM gas pressure 1.3 Pa Microwave power 900 W (2.45 GH)
z) RF bias power 100 W (800 kHz) Wafer mounting electrode temperature 0 ° C. By this etching, the modified layers 3 m and 6 m are quickly removed, and as shown in FIG. A gate electrode 5a having a shape was obtained. Note that the above etching conditions are typical SiN x / SiO x selective etching conditions, and a higher selectivity than that of Example 1 for the gate oxide film 2 could be achieved.

【0032】実施例3 本実施例では、SiON反射防止膜を積層したSiOx
層間絶縁膜にコンタクト・ホールを開口するプロセスに
おいて、SiOx 層間絶縁膜のエッチングを下地のSi
基板が露出する直前で停止し、レジスト・マスクをアッ
シングした後、O2 雰囲気中でアニール処理を施してS
iON反射防止膜を改質し、改質されたSiON反射防
止膜とSiOx 層間絶縁膜の残余部とをドライエッチン
グで同時に除去した。本実施例のプロセスを、図7ない
し図10を参照しながら説明する。
Embodiment 3 In this embodiment, a SiO x anti-reflection film is laminated on SiO x.
In the process of opening the contact holes in the interlayer insulating film, etching of the SiO x interlayer insulating film underlying Si
Stopping just before the substrate is exposed, ashing the resist mask, annealing in an O 2 atmosphere,
reforming iON antireflection film was the remainder of the modified SiON antireflection film and a SiO x interlayer insulating film simultaneously removed by dry etching. The process of this embodiment will be described with reference to FIGS.

【0033】図7に、本実施例でエッチング・サンプル
として用いたウェハの構成を示す。このウェハは、予め
拡散層12が形成されたSi基板11上に厚さ約1μm
のSiO2 層間絶縁膜13、厚さ50nmのSiON反
射防止膜14、およびホール・パターンにしたがった開
口部16を有する厚さ約1.0μmのレジスト・マスク
15が順次形成されたものである。
FIG. 7 shows the structure of a wafer used as an etching sample in this embodiment. This wafer has a thickness of about 1 μm on a Si substrate 11 on which a diffusion layer 12 is formed in advance.
A SiO 2 interlayer insulating film 13, a 50 nm thick SiON antireflection film 14, and a resist mask 15 having a thickness of about 1.0 μm and having an opening 16 according to a hole pattern are sequentially formed.

【0034】このウェハを有磁場マイクロ波プラズマ・
エッチング装置にセットし、一例として下記の条件でS
iON反射防止膜14の全体、およびSiO2 層間絶縁
膜13の膜厚の約95%をエッチングした。 CHF3 流量 45 SCCM CH2 2 流量 5 SCCM ガス圧 0.2 Pa マイクロ波パワー 1000 W(2.45 GH
z) RFバイアス・パワー 200 W(800 kH
z) ウェハ載置電極温度 0 ℃(アルコール系冷
媒使用) このエッチングにより、図8に示されるように、コンタ
クト・ホール17が途中まで形成され、その底面にはS
iOx 層間絶縁膜13の残余部13rが残った。
This wafer is subjected to a magnetic field microwave plasma
It is set in an etching apparatus, and as an example, S
The entire iON antireflection film 14 and about 95% of the thickness of the SiO 2 interlayer insulating film 13 were etched. CHF 3 flow rate 45 SCCM CH 2 F 2 flow rate 5 SCCM Gas pressure 0.2 Pa Microwave power 1000 W (2.45 GH
z) RF bias power 200 W (800 kHz)
z) Wafer mounting electrode temperature 0 ° C. (using alcohol-based refrigerant) By this etching, as shown in FIG. 8, a contact hole 17 is formed halfway, and a bottom surface is formed with S
The remaining portion 13r of the iO x interlayer insulating film 13 remained.

【0035】次に、通常のO2 プラズマ・アッシングに
よりレジスト・マスク15を除去した後、実施例1で上
述した条件と同じ条件でO2 アニールを行った。このア
ニールにより、図9に示されるように、SiON反射防
止膜14はSiOx に近似した組成を有する改質層14
mに変化した。このとき、SiOx 層間絶縁膜13の残
余部13rも同様に酸化性雰囲気に晒されるが、該残余
部13rの組成はこれ以上変化しない。
Next, after removing the resist mask 15 by ordinary O 2 plasma ashing, O 2 annealing was performed under the same conditions as those described in the first embodiment. This annealing, as shown in FIG. 9, the modified layer SiON antireflection film 14 has a composition similar to the SiO x 14
m. At this time, the remaining portion 13r of the SiO x interlayer insulating film 13 is similarly exposed to the oxidizing atmosphere, but the composition of the remaining portion 13r does not change any more.

【0036】次に、一例として下記の条件で上記改質層
14mとSiO2 層間絶縁膜13の残余部13rの全面
エッチバックを行った。 CHF3 流量 40 SCCM CH2 2 流量 10 SCCM ガス圧 0.2 Pa マイクロ波パワー 1000 W(2.45 GH
z) RFバイアス・パワー 180 W(800 kH
z) ウェハ載置電極温度 0 ℃(アルコール系冷
媒使用) この条件は、先のエッチング条件に比べてCH2 2
流量比が高い分、SiO2 /Si間の選択比を向上させ
たものである。しかし、上述のアニール処理により形成
された改質層14mの組成がSiO2 に近づいているた
め、改質層14mとSiOx 層間絶縁膜13の残余部1
3rとはほぼ等しい速度で速やかにエッチングされた。
この結果、図10に示されるように、異方性形状を有す
るコンタクト・ホール17が完成した。また、当然のこ
とながら、下地のSi基板11(拡散層12)に対して
も高い選択比が確保された。
Next, as an example, the entire surface of the modified layer 14m and the remaining portion 13r of the SiO 2 interlayer insulating film 13 was etched back under the following conditions. CHF 3 flow rate 40 SCCM CH 2 F 2 flow rate 10 SCCM Gas pressure 0.2 Pa Microwave power 1000 W (2.45 GH)
z) RF bias power 180 W (800 kHz)
z) Wafer mounting electrode temperature 0 ° C. (using alcohol-based refrigerant) This condition is that the selection ratio between SiO 2 / Si is improved because the flow rate ratio of CH 2 F 2 is higher than the previous etching condition. It is. However, since the composition of the modified layer 14m formed by the above-described annealing process is close to SiO 2 , the remaining layer 1 of the modified layer 14m and the SiO x interlayer insulating film 13
Etching was rapidly performed at a speed substantially equal to that of 3r.
As a result, as shown in FIG. 10, a contact hole 17 having an anisotropic shape was completed. Naturally, a high selectivity was secured for the underlying Si substrate 11 (diffusion layer 12).

【0037】以上、本発明を3例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではなく、アニール処理条件、使用される酸素系ガ
スや窒素系ガスの種類、サンプル・ウェハの構成、使用
するドライエッチング装置、ドライエッチング条件等の
細目は適宜変更可能である。
Although the present invention has been described based on three embodiments, the present invention is not limited to these embodiments, but includes annealing conditions, oxygen-based gas and nitrogen-based gas used. The details such as the type of the sample, the configuration of the sample wafer, the dry etching apparatus to be used, and the dry etching conditions can be changed as appropriate.

【0038】[0038]

【発明の効果】以上の説明からも明らかなように、本発
明ではSiON系材料膜のエッチング除去をアニール処
理を経て容易化することができる。したがって、実用的
なエッチング速度が達成され、しかも既に形成された下
地側の材料膜のパターンの異方性形状を損なうことがな
い。
As is clear from the above description, according to the present invention, the etching removal of the SiON-based material film can be facilitated through the annealing treatment. Therefore, a practical etching rate can be achieved, and the anisotropic shape of the pattern of the already formed base material film is not impaired.

【0039】上記SiON系材料膜は、エキシマ・レー
ザ・リソグラフィにおける反射防止膜として有望であ
り、そのエッチング除去特性の改善は次世代以降の半導
体装置の微細加工の精度や信頼性を高めることに大きく
貢献するものである。
The SiON-based material film is promising as an anti-reflection film in excimer laser lithography, and its improvement in etching removal characteristics is greatly required to enhance the precision and reliability of microfabrication of next-generation and subsequent semiconductor devices. It will contribute.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明をW−ポリサイド・ゲート電極加工に適
用した一プロセス例において、エッチング前のウェハの
状態を示す模式的断面図である。
FIG. 1 is a schematic cross-sectional view showing a state of a wafer before etching in an example of a process in which the present invention is applied to W-polycide gate electrode processing.

【図2】図1のSiON反射防止膜とW−ポリサイド膜
とを異方的にエッチングした状態を示す模式的断面図で
ある。
FIG. 2 is a schematic cross-sectional view showing a state where the SiON antireflection film and the W-polycide film of FIG. 1 are anisotropically etched.

【図3】図2のレジスト・マスクを除去し、さらにO2
アニールを行ってSiON反射防止膜を改質層に変化さ
せた状態を示す模式的断面図である。
[3] removing the resist mask of Figure 2, further O 2
FIG. 4 is a schematic cross-sectional view showing a state where annealing is performed to change a SiON antireflection film into a modified layer.

【図4】図3の改質層を除去し、ゲート電極を完成した
状態を示す模式的断面図である。
FIG. 4 is a schematic cross-sectional view showing a state where a modified layer of FIG. 3 is removed and a gate electrode is completed.

【図5】本発明をW−ポリサイド・ゲート電極加工に適
用した他のプロセス例において、W−ポリサイド膜をポ
リシリコン膜の一部を残してエッチングした状態を示す
模式的断面図である。
FIG. 5 is a schematic cross-sectional view showing a state in which a W-polycide film is etched leaving a part of a polysilicon film in another process example in which the present invention is applied to W-polycide gate electrode processing.

【図6】N2 アニールを行って図5のSiON反射防止
膜とポリシリコン膜の残余部をそれぞれ改質層に変化さ
せた状態を示す模式的断面図である。
6 is a schematic cross-sectional view showing a state in which N 2 annealing has been performed to change the remaining portions of the SiON antireflection film and the polysilicon film of FIG. 5 into modified layers, respectively.

【図7】本発明をコンタクト・ホール加工に適用したプ
ロセス例において、エッチング前のサンプル・ウェハの
状態を示す模式的断面図である。
FIG. 7 is a schematic sectional view showing a state of a sample wafer before etching in a process example in which the present invention is applied to contact hole processing.

【図8】図7のSiON反射防止膜とSiOx 層間絶縁
膜がエッチングされ、コンタクト・ホールが途中まで開
口された状態を示す模式的断面図である。
[8] SiON antireflection film and a SiO x interlayer insulating film 7 is etched, it is a schematic sectional view showing a state where the contact hole is opened halfway.

【図9】図8のレジスト・マスクを除去し、さらにO2
アニールを行ってSiON反射防止膜を改質層に変化さ
せた状態を示す模式的断面図である。
FIG. 9: The resist mask of FIG. 8 is removed and O 2
FIG. 4 is a schematic cross-sectional view showing a state where annealing is performed to change a SiON antireflection film into a modified layer.

【図10】図9の改質層とSiOx 層間絶縁膜の残余部
とを同時に除去した状態を示す模式的断面図である。
FIG. 10 is a schematic cross-sectional view showing a state in which a modified layer of FIG. 9 and a remaining portion of the SiO x interlayer insulating film are simultaneously removed.

【図11】従来のW−ポリサイド・ゲート電極加工にお
いて、ゲート電極の異方性形状が劣化した状態を示す模
式的断面図である。
FIG. 11 is a schematic cross-sectional view showing a state in which the anisotropic shape of the gate electrode has deteriorated in the conventional W-polycide gate electrode processing.

【符号の説明】[Explanation of symbols]

1,11 Si基板 3 ポリシリコン膜 3m (ポリシリコン膜3の)改質層 3r (ポリシリコン膜3の)残余部 4 WSix 膜 5 W−ポリサイド膜 5a ゲート電極 6,14 SiON反射防止膜 6m,14m (SiON反射防止膜6,14の)改質
層 7,15 レジスト・マスク 13 SiOx 層間絶縁膜 13r (SiOx 層間絶縁膜13の)残余部 17 コンタクト・ホール
1,11 Si substrate 3 Polysilicon film 3m Modified layer (of polysilicon film 3) 3r Remaining part 4 (of polysilicon film 3) 4WSi x film 5 W-polycide film 5a Gate electrode 6,14 SiON antireflection film 6m , (the SiON antireflection film 6, 14) 14m (the SiO x interlayer insulating film 13) modified layer 7, 15 resist mask 13 SiO x interlayer insulating film 13r remainder 17 contact hole

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/3065 ──────────────────────────────────────────────────の Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H01L 21/3065

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 SiON系材料膜を所定のガス雰囲気中
におけるアニール処理を経て改質した後にエッチング除
去することを特徴とする半導体装置の製造方法。
2. A method of manufacturing a semiconductor device, comprising: modifying a SiON-based material film through an annealing process in a predetermined gas atmosphere;
【請求項2】 前記所定のガス雰囲気は酸素系ガス雰囲
気であり、前記改質は酸化シリコン系材料膜への組成近
似であることを特徴とする請求項1記載の半導体装置の
製造方法。
2. The method for manufacturing a semiconductor device according to claim 1, wherein the predetermined gas atmosphere is an oxygen-based gas atmosphere, and the modification is a composition approximation to a silicon oxide-based material film.
【請求項3】 前記所定のガス雰囲気は窒素系ガス雰囲
気であり、前記改質は窒化シリコン系材料膜への組成近
似であることを特徴とする請求項1記載の半導体装置の
製造方法。
3. The method according to claim 1, wherein the predetermined gas atmosphere is a nitrogen-based gas atmosphere, and the modification is a composition approximation to a silicon nitride-based material film.
【請求項4】 前記SiON系材料膜は、その下地側の
材料膜をドライエッチングするためのレジスト・マスク
を形成するフォトリソグラフィにおいて反射防止膜とし
て用いられ、前記アニール処理は該レジスト・マスクを
除去した後に行うことを特徴とする請求項1ないし請求
項3のいずれか1項に記載の半導体装置の製造方法。
4. The SiON-based material film is used as an anti-reflection film in photolithography for forming a resist mask for dry-etching the underlying material film, and the annealing removes the resist mask. The method according to claim 1, wherein the method is performed after performing the method.
【請求項5】 前記レジスト・マスクの除去は、前記下
地側の材料膜のドライエッチングをすべて終了した後に
行うことを特徴とする請求項4記載の半導体装置の製造
方法。
5. The method according to claim 4, wherein the removal of the resist mask is performed after all the dry etching of the underlying material film is completed.
【請求項6】 前記レジスト・マスクの除去は、前記下
地側の材料膜のドライエッチングを残余部を残した状態
で終了した後に行い、該残余部を改質された前記SiO
N系材料膜と同時にエッチング除去することを特徴とす
る請求項4記載の半導体装置の製造方法。
6. The removal of the resist mask is performed after the dry etching of the material film on the base side is completed in a state where a residual portion is left, and the residual portion is modified with the SiO 2 that has been modified.
5. The method of manufacturing a semiconductor device according to claim 4, wherein the etching is performed simultaneously with the N-based material film.
【請求項7】 改質された前記SiON系材料膜のエッ
チング除去は、ウェットエッチングにより行うことを特
徴とする請求項1ないし請求項6のいずれか1項に記載
の半導体装置の製造方法。
7. The method of manufacturing a semiconductor device according to claim 1, wherein the removal of the modified SiON-based material film is performed by wet etching.
【請求項8】 改質された前記SiON系材料膜のエッ
チング除去は、ドライエッチングにより行うことを特徴
とする請求項1ないし請求項6のいずれか1項に記載の
半導体装置の製造方法。
8. The method according to claim 1, wherein the modified SiON-based material film is removed by dry etching.
JP06692794A 1994-04-05 1994-04-05 Method for manufacturing semiconductor device Expired - Fee Related JP3289480B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06692794A JP3289480B2 (en) 1994-04-05 1994-04-05 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06692794A JP3289480B2 (en) 1994-04-05 1994-04-05 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPH07283198A JPH07283198A (en) 1995-10-27
JP3289480B2 true JP3289480B2 (en) 2002-06-04

Family

ID=13330113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06692794A Expired - Fee Related JP3289480B2 (en) 1994-04-05 1994-04-05 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP3289480B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6562544B1 (en) * 1996-11-04 2003-05-13 Applied Materials, Inc. Method and apparatus for improving accuracy in photolithographic processing of substrates
JP7126468B2 (en) * 2019-03-20 2022-08-26 株式会社Screenホールディングス Substrate processing method and substrate processing apparatus

Also Published As

Publication number Publication date
JPH07283198A (en) 1995-10-27

Similar Documents

Publication Publication Date Title
US5880035A (en) Dry etching method
JP4781723B2 (en) Semiconductor pattern forming method
KR100376628B1 (en) Conductive Interconnect Structure in Integrated Circuit and Method of Forming Conductive Interconnect
US7115450B2 (en) Approach to improve line end shortening including simultaneous trimming of photosensitive layer and hardmask
JPH06140396A (en) Semiconductor device and manufacture thereof
KR19980064255A (en) Selective Removal of TixNy
US5750316A (en) Manufacture of semiconductor device using a-c anti-reflection coating
JP2004031944A (en) Forming method of very narrow width transistor gate element by photolithography
KR100925029B1 (en) Method for manufacturing semiconductor device
JP3326663B2 (en) Method for manufacturing semiconductor device
US6420095B1 (en) Manufacture of semiconductor device using A-C anti-reflection coating
JP3700231B2 (en) Method for forming connection hole
KR20050014440A (en) Manufacturing method for semiconductor device using poly silicon etching mask
JP3289480B2 (en) Method for manufacturing semiconductor device
TW200824002A (en) Method for fabricating semiconductor device
JP2004031892A (en) Method for manufacturing semiconductor device using amorphous carbon
JPH07161689A (en) Dry etching method
JP3277414B2 (en) Dry etching method
US7078160B2 (en) Selective surface exposure, cleans, and conditioning of the germanium film in a Ge photodetector
US6248669B1 (en) Method for manufacturing a semiconductor device
JP2006276869A (en) Manufacturing method for semiconductor device
JP3348542B2 (en) Method for patterning silicon-based material layer
JPH07106308A (en) Dry etching method
JPH07211694A (en) Dry etching method
KR100282416B1 (en) Method for fabricating semiconductor device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20020219

LAPS Cancellation because of no payment of annual fees