JP3277799B2 - Many-body problem calculation method - Google Patents
Many-body problem calculation methodInfo
- Publication number
- JP3277799B2 JP3277799B2 JP5861996A JP5861996A JP3277799B2 JP 3277799 B2 JP3277799 B2 JP 3277799B2 JP 5861996 A JP5861996 A JP 5861996A JP 5861996 A JP5861996 A JP 5861996A JP 3277799 B2 JP3277799 B2 JP 3277799B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- address
- data
- calculation
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【発明の属する技術分野】本発明はパイプライン化され
た処理により計算を行う多体問題計算方法に関し、特に
高速なメモリを必要とする多体問題計算方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multi-body problem calculation method for performing calculations by pipelined processing, and more particularly to a multi-body problem calculation method requiring a high-speed memory.
【０００２】[0002]
【従来の技術】多体問題における力またはポテンシャル
の計算を行う例として、液体や固体或いは高分子などの
挙動を、それらを構成する原子の動きの結果として考
え、その動きを計算機でシミュレーションして研究する
分子動力学が知られている。分子動力学では原子または
分子を粒子と考え、それらの粒子間に働く力を計算し、
微小時間後の粒子の位置を計算する。この計算を繰り返
して各粒子の軌跡を求め、その結果としての物質の性質
などを計算する。一般にＮ個の粒子からなる系では力の
計算量はほぼＮ2 に比例し、速度や座標の計算量はＮに
比例する。従って、Ｎが大きくなると力の計算量が膨大
になり、スーパーコンピュータを使っても計算が難しく
なる。そこで、力の計算を高速化するための専用計算機
が必要になってくる。2. Description of the Related Art As an example of calculating a force or potential in a many-body problem, the behavior of a liquid, a solid, or a polymer is considered as a result of the movement of atoms constituting the same, and the movement is simulated by a computer. The molecular dynamics to study are known. In molecular dynamics, we consider atoms or molecules as particles, calculate the force acting between those particles,
Calculate the position of the particles after a minute time. By repeating this calculation, the trajectory of each particle is obtained, and the properties of the resulting material are calculated. In general, in a system composed of N particles, the amount of calculation of force is substantially proportional to N 2 , and the amount of calculation of speed and coordinates is proportional to N. Therefore, when N becomes large, the amount of calculation of force becomes enormous, and the calculation becomes difficult even by using a supercomputer. Therefore, a dedicated computer for speeding up the force calculation is required.
【０００３】特開平６−１７６００５号公報に示される
従来技術では、Ｎ個（Ｎは２以上の整数）の粒子からな
る系の、特定粒子に働く力又はポテンシャルを、特定粒
子と特定粒子以外の粒子との相互作用の総和として計算
する専用計算機が示されている。この専用計算機にはＮ
個の粒子の座標が連続的に供給され、Ｎ個の各粒子が特
定粒子におよぼす力又はポテンシャルがパイプライン的
に計算される構成となっている。以後、このような専用
計算機を多体問題用計算装置と呼ぶ。[0003] In the prior art disclosed in Japanese Patent Application Laid-Open No. 6-176005, the force or potential acting on a specific particle of a system composed of N particles (N is an integer of 2 or more) is determined by using a specific particle and a particle other than the specific particle. A dedicated calculator is shown that calculates as the sum of interactions with the particles. This dedicated computer has N
The coordinates of the particles are continuously supplied, and the force or potential exerted on the specific particles by each of the N particles is calculated in a pipeline manner. Hereinafter, such a dedicated computer will be referred to as a multi-body problem computing device.
【０００４】分子動力学において粒子間に働く力又はポ
テンシャルは粒子間の距離の関数として表される。前出
の多体問題用計算機はｉ番目の粒子と特定粒子との間の
距離ｘ（ｉ）を計算した後、微分係数や近似値が予め格
納されているルックアップテーブルメモリから距離デー
タｘ（ｉ）に近い基点ｘ０（ｉ）での微分係数や近似値
を読み出し、１次或いは２次補間といった多項式による
補間処理を行うことによって、粒子間の距離に対応した
力又はポテンシャルの計算を行う。この時のデータの読
み出し及び補間処理を行う関数計算部の回路構成と、そ
の動作状況を以下に説明する。The force or potential acting between particles in molecular dynamics is expressed as a function of the distance between the particles. After calculating the distance x (i) between the i-th particle and the specific particle, the computer for the many-body problem described above obtains distance data x () from a lookup table memory in which differential coefficients and approximate values are stored in advance. A differential coefficient or an approximate value at a base point x0 (i) close to i) is read, and a force or potential corresponding to the distance between particles is calculated by performing an interpolation process using a polynomial such as primary or quadratic interpolation. The circuit configuration of the function calculation unit that performs the data reading and interpolation processing at this time and the operation status thereof will be described below.
【０００５】図８は従来の多体問題用計算装置の関数計
算部の回路図である。図において、関数計算装置４０に
はルックアップテーブル用メモリであるＳＲＡＭ５０が
接続されている。このＳＲＡＭ５０には、粒子間の距離
に対応した微分係数や近似値が予め格納されている。FIG. 8 is a circuit diagram of a function calculating section of a conventional multi-body problem calculating apparatus. In the figure, an SRAM 50, which is a memory for a lookup table, is connected to the function calculation device 40. In the SRAM 50, a differential coefficient and an approximate value corresponding to the distance between particles are stored in advance.
【０００６】関数計算部４０には、基点ｘ０（ｉ）に対
応したアドレスＡＤ、粒子間距離ｘ（ｉ）と基点ｘ０
（ｉ）との差ｄｘ（ｉ）、及び基本クロックＣＫが入力
されている。アドレスＡＤはフリップフロップ４１を介
してアドレスバスインタフェース４２に入力されてお
り、粒子間距離ｘ（ｉ）と基点ｘ０（ｉ）との差ｄｘ
（ｉ）は乗算機４６に入力されており、基本クロックＣ
Ｋは３つのフリップフロップ４１，４４，４７に入力さ
れている。アドレスバスインタフェース４２はアドレス
バスを介してＳＲＡＭ５０のアドレス入力部に接続され
ており、外部から入力されたアドレスをＳＲＡＭ５０に
供給する。The function calculator 40 stores an address AD corresponding to the base point x0 (i), an interparticle distance x (i) and a base point x0 (i).
The difference dx (i) from (i) and the basic clock CK are input. The address AD is input to the address bus interface 42 via the flip-flop 41, and the difference dx between the interparticle distance x (i) and the base point x0 (i).
(I) is input to the multiplier 46, and the basic clock C
K is input to the three flip-flops 41, 44, 47. The address bus interface 42 is connected to an address input unit of the SRAM 50 via an address bus, and supplies an externally input address to the SRAM 50.
【０００７】データバスインタフェース４３は、データ
バスを介してＳＲＡＭ５０のデータ出力部に接続されて
おり、ＳＲＡＭ５０から出力されたデータＤＴ０をフリ
ップフロップ４４を介して加算器４８のＡ入力と、２入
力セレクタ４５のＡ入力とに供給する。２入力セレクタ
４５の出力は乗算器４６のＢ入力に接続されている。乗
算器４６の出力は、フリップフロップ４７を介して加算
器４８のＢ入力に接続されている。加算器４８の出力
は、計算結果の外部への出力及び２入力セレクタ４５の
Ｂ入力となる。A data bus interface 43 is connected to a data output section of the SRAM 50 via a data bus, and outputs the data DT0 output from the SRAM 50 via a flip-flop 44 to an A input of an adder 48 and a two-input selector. 45 A input. The output of the two-input selector 45 is connected to the B input of the multiplier 46. The output of the multiplier 46 is connected to the B input of an adder 48 via a flip-flop 47. The output of the adder 48 is the output of the calculation result to the outside and the B input of the two-input selector 45.
【０００８】以上のような構成の関数計算装置４０に、
基点ｘ０（ｉ）に対応したアドレス及び粒子間距離ｘ
（ｉ）と基点ｘ０（ｉ）との差ｄｘ（ｉ）が入力される
ことにより補間の値が算出される。この例では、２次補
間を行う場合を考える。ここで、基点ｘ０（ｉ）での近
似値をｆ（ｉ）、１階微分係数をｆ’（ｉ）、２階微分
係数の１／２の値をｆ''（ｉ）、距離データｘ（ｉ）と
基点ｘ０（ｉ）との差をｄｘ（ｉ）＝（ｘ（ｉ）−ｘ０
（ｉ））とするとき、補間した値ｆ（ｘ（ｉ））は、次
式で表される。In the function calculating device 40 having the above configuration,
Address corresponding to base point x0 (i) and distance x between particles
The value of the interpolation is calculated by inputting the difference dx (i) between (i) and the base point x0 (i). In this example, consider the case of performing secondary interpolation. Here, the approximate value at the base point x0 (i) is f (i), the first derivative is f ′ (i), the half value of the second derivative is f ″ (i), and the distance data x The difference between (i) and the base point x0 (i) is expressed as dx (i) = (x (i) −x0
When (i)), the interpolated value f (x (i)) is expressed by the following equation.
【０００９】[0009]
【数１】 ｆ（ｘ（ｉ））＝ｆ（ｉ）＋ｄｘ（ｉ）×ｆ’（ｉ） ＋｛ｄｘ（ｉ）｝2 ×ｆ''（ｉ） ・・・・（１） なお、各基点に対応したｆ''（ｉ）、ｆ’（ｉ）、及び
ｆ（ｉ）の値は、ルックアップテーブル用メモリである
ＳＲＡＭ５０内の連続のアドレスの領域に格納されてい
る。F (x (i)) = f (i) + dx (i) × f ′ (i) + {dx (i)} 2 × f ″ (i) (1) The values of f ″ (i), f ′ (i), and f (i) corresponding to each base point are stored in a continuous address area in the SRAM 50 that is a look-up table memory.
【００１０】図９は従来の関数計算装置のデータの変化
の様子を示すタイミングチャートである。このタイミン
グチャートは、基本クロックＣＫ、外部から入力される
アドレスＡＤ、外部から入力される距離データｘ（ｉ）
と基点ｘ０（ｉ）との差ｄｘ（ｉ）、ルックアップテー
ブル用メモリであるＳＲＡＭ５０から出力されるデータ
ＤＴ０、フリップフロップ４４から出力されるデータＤ
Ｔ１、及び加算器４８から出力される加算結果Ｇ（ｘ）
の変化の様子を示している。なお、補間した値ｆ（ｘ
（ｉ））を求めるための計算処理は３つのステップに分
けられるため、そのステップごとに各種データの変化の
様子を説明する。また、この関数計算部はパイプライン
処理を行っているため、各ステップは時間的に重複する
部分がある。FIG. 9 is a timing chart showing how data changes in the conventional function calculation device. This timing chart shows a basic clock CK, an externally input address AD, and externally input distance data x (i).
Dx (i) between the reference value x0 (i) and the reference point x0 (i), data DT0 output from the SRAM 50 as a lookup table memory, and data D output from the flip-flop 44.
T1 and the addition result G (x) output from the adder 48
Shows the state of change. The interpolated value f (x
Since the calculation processing for obtaining (i) is divided into three steps, the state of change of various data for each step will be described. In addition, since this function calculation unit performs pipeline processing, each step has a portion that overlaps in time.
【００１１】先ず最初のステップでは、サイクルＴ１の
基本クロックの立ち上がり時に、２階微分係数のアドレ
スＡＤ（ｉ）をアドレスバスへ出力する。これにより、
ＳＲＡＭ５０から２階微分係数の１／２の値ｆ''（ｉ）
がデータバスを通して読み込まれる（ＤＴ０）。この２
階微分係数の１／２の値ｆ''（ｉ）は、サイクルＴ２の
基本クロックの立ち上がり時にフリップフロップ４４に
よってラッチされる（ＤＴ１）。また、この時同時に粒
子間距離ｘ（ｉ）と基点ｘ０（ｉ）との差ｄｘ（ｉ）が
乗算器４６に入力される。ここで２入力セレクタ４５は
入力Ａを選択しており、乗算器４６により２階微分係数
の１／２の値ｆ''（ｉ）と粒子間距離ｘ（ｉ）と基点ｘ
０（ｉ）との差ｄｘ（ｉ）の乗算が行われる。乗算結果
はサイクルＴ３の立ち上がり時にフリップフロップ４７
によってラッチされる。In the first step, the address AD (i) of the second derivative is output to the address bus at the rise of the basic clock in cycle T1. This allows
From the SRAM 50, a value f ″ (i) of の of the second derivative
Is read through the data bus (DT0). This 2
The value f ″ (i) of of the second derivative is latched by the flip-flop 44 at the rise of the basic clock in the cycle T2 (DT1). At the same time, the difference dx (i) between the interparticle distance x (i) and the base point x0 (i) is input to the multiplier 46. Here, the two-input selector 45 has selected the input A, and the multiplier 46 has a value f ″ (i) of １ ／ of the second derivative, the distance x (i) between particles, and the base point x.
Multiplication of a difference dx (i) from 0 (i) is performed. The result of the multiplication is supplied to the flip-flop 47 at the rise of the cycle T3.
Latched by
【００１２】次のステップでは、サイクルＴ２の基本ク
ロックの立ち上がり時に、１階微分係数のアドレスＡＤ
（ｉ）＋１をアドレスバスへ出力する。これにより、Ｓ
ＲＡＭ５０から１階微分係数ｆ’（ｉ）がデータバスを
通して読み込まれる（ＤＴ０）。この１階微分係数ｆ’
（ｉ）は、サイクルＴ３の基本クロックの立ち上がり時
にフリップフロップ４４によってラッチされる（ＤＴ
１）。そして、加算器４８において、フリップフロップ
４７にラッチされている乗算結果とＳＲＡＭ５０から読
み出された１階微分係数ｆ’（ｉ）との加算が行われ
る。その加算結果ｇ１（ｉ）が加算器４８から計算結果
Ｇ（ｘ）として出力される。この時２入力セレクタ４５
では入力Ｂが選択されており、加算結果ｇ１（ｉ）は乗
算器４６に入力される。乗算器４６では、加算結果ｇ１
（ｉ）と粒子間距離ｘ（ｉ）と基点ｘ０（ｉ）との差ｄ
ｘ（ｉ）との乗算が行われる。この乗算結果は、サイク
ルＴ４の立ち上がり時にフリップフロップ４７によって
ラッチされる。In the next step, when the basic clock rises in cycle T2, the address AD of the first order differential coefficient is set.
(I) Output +1 to the address bus. Thereby, S
The first derivative f ′ (i) is read from the RAM 50 through the data bus (DT0). This first derivative f ′
(I) is latched by the flip-flop 44 at the rise of the basic clock in the cycle T3 (DT
1). Then, the adder 48 adds the multiplication result latched by the flip-flop 47 and the first derivative f ′ (i) read from the SRAM 50. The addition result g1 (i) is output from the adder 48 as the calculation result G (x). At this time, the 2-input selector 45
In, the input B is selected, and the addition result g1 (i) is input to the multiplier. In the multiplier 46, the addition result g1
Difference d between (i), distance x (i) between particles, and base point x0 (i)
Multiplication with x (i) is performed. The result of the multiplication is latched by the flip-flop 47 at the rising edge of the cycle T4.
【００１３】最後のステップでは、サイクルＴ３の基本
クロックの立ち上がり時に近似値のアドレスＡＤ（ｉ）
＋２をアドレスバスへ出力する。これにより、ＳＲＡＭ
５０から近似値ｆ（ｉ）がデータバスを通して読み込ま
れる（ＤＴ０）。このｆ（ｉ）は、サイクルＴ４の基本
クロックの立ち上がり時にフリップフロップ４４によっ
てラッチされる（ＤＴ１）。そして加算器４８におい
て、フリップフロップ４７にラッチされている値とＳＲ
ＡＭ５０から読み出された近似値ｆ（ｉ）との加算が行
われ、サイクルＴ４中に加算結果ｇ２（ｉ）が出力され
る。この加算結果ｇ２（ｉ）が２次補間結果ｆ（ｘ
（ｉ））である。In the last step, the approximate address AD (i) is set when the basic clock rises in cycle T3.
+2 is output to the address bus. Thereby, the SRAM
From 50, the approximate value f (i) is read through the data bus (DT0). This f (i) is latched by the flip-flop 44 at the rise of the basic clock in cycle T4 (DT1). Then, in the adder 48, the value latched by the flip-flop 47 and SR
The addition with the approximate value f (i) read from the AM 50 is performed, and the addition result g2 (i) is output during the cycle T4. The addition result g2 (i) is the secondary interpolation result f (x
(I)).
【００１４】以上の処理を連続して実行することによ
り、特定粒子に対して他の粒子から作用する力又はポテ
ンシャルをパイプライン処理によって計算することがで
きる。By continuously performing the above processing, the force or potential acting on the specific particle from another particle can be calculated by pipeline processing.
【００１５】[0015]
【発明が解決しようとする課題】ところで、上記の一連
の処理手順において、各補間処理用半導体集積回路装置
内部の計算部の基本クロックＣＫの周期Ｔｃとルックア
ップテーブル用メモリのアクセス時間Ｔａとの関係は、
Ｔｃ＞Ｔａでなければならない。従って、演算速度を上
げるために計算部の基本クロックＣＫの周波数を上げよ
うとすると、メモリアクセス時間の短い高速メモリが必
要となる。そのため、従来例ではアクセス時間が短いス
タティックＲＡＭを用いていた。しかしながらスタティ
ックＲＡＭは、ダイナミックＲＡＭに比べて高価である
ため、多体問題用計算装置のコストが高くなってしまう
という問題点があった。By the way, in the above-mentioned series of processing procedures, the cycle Tc of the basic clock CK of the calculation unit in each semiconductor integrated circuit device for interpolation processing and the access time Ta of the memory for the look-up table are used. The relationship is
Tc> Ta must be satisfied. Therefore, in order to increase the frequency of the basic clock CK of the calculation unit in order to increase the operation speed, a high-speed memory with a short memory access time is required. Therefore, in the conventional example, a static RAM having a short access time was used. However, since the static RAM is more expensive than the dynamic RAM, there is a problem that the cost of the multi-body problem computing device increases.
【００１６】[0016]
【００１７】本発明はこのような点に鑑みてなされたも
のであり、ルックアップテーブル用のメモリのコストを
低減できる多体問題計算方法を提供することを目的とす
る。 The present invention has been made in view of the above points.
The cost of the memory for the lookup table
The aim is to provide a multibody problem calculation method that can be reduced
You.
【００１８】[0018]
【課題を解決するための手段】本発明の多体問題計算方
法では、粒子の座標が供給されると、ページモードのア
クセスが可能なダイナミックメモリに対して、前回読み
出しを行った領域と同じ行アドレスであれば列アドレス
のみを続けて供給し、前回読み出しを行った領域と異な
る行アドレスであれば、パイプライン処理を所定の時間
だけ停止させつつ行アドレスと列アドレスとを供給する
ことにより、前記座標と予め設定された特定粒子座標と
の差分に対応したパラメータを、前記ダイナミックメモ
リ内の前記差分の２乗に依存したアドレスから読み出
し、前記パラメータを用いて物理量を計算する多体問題
用計算装置に対し、互いに隣接する粒子座標を連続して
供給する、ことを特徴とする多体問題計算方法が提供さ
れる。 Means for Solving the Problems A method for calculating a many-body problem of the present invention
Method, page coordinates are supplied when the coordinates of the particles are supplied.
Read the previously accessible dynamic memory
Column address if it is the same row address as the area where
Is supplied continuously and is different from the area where the previous read was performed.
If the row address is
Supply row and column addresses while only stopping
By doing so, the coordinates and specific particle coordinates set in advance
The parameter corresponding to the difference
Read from an address in the memory that depends on the square of the difference
Multi-body problem of calculating physical quantities using the above parameters
The particle coordinates adjacent to each other are continuously
And a method for calculating a many-body problem is provided.
It is.
【００１９】[0019]
【００２０】[0020]
【００２１】[0021]
【００２２】[0022]
【００２３】[0023]
【００２４】この多体問題計算方法によれば、多体問題
用計算装置に対して、互いに隣接する粒子座標を連続し
て供給し、座標と予め設定された特定粒子座標との差分
に対応したパラメータを、ダイナミックメモリ内の差分
の２乗に依存したアドレスから読み出すと、それらの粒
子座標と特定粒子座標との差分が近似した値になり、ダ
イナミックメモリから読み出すべきパラメータも近似し
た値となる。その結果、ダイナミックメモリの同一行ア
ドレスから連続してパラメータが読み出される確率が高
くなる。According to the multi-body problem calculating method, the particle coordinates adjacent to each other are continuously supplied to the multi-body problem calculating device, and the difference between the coordinates and the predetermined specific particle coordinates is calculated.
Parameter corresponding to the difference in dynamic memory
When reading from an address depending on the square of, the difference between the particle coordinates and the specific particle coordinates becomes an approximate value, and the parameter to be read from the dynamic memory also becomes an approximate value. As a result, the probability that parameters are continuously read from the same row address of the dynamic memory increases.
【００２５】[0025]
【発明の実施の形態】以下、本発明の実施の形態に基づ
いて図面を参照しながら説明する。図１は本発明の原理
構成図である。本発明の計算装置において、ダイナミッ
クメモリ（ＤＲＡＭ：Dynamic Random Access Memory)
１は、ページモードのアクセスが可能であり、パイプラ
イン処理を行うプロセッサの演算に必要なデータを格納
している。比較手段２には、ダイナミックメモリ１に前
回のアクセスで供給された最新行アドレスが行アドレス
記憶手段４から入力されており、ダイナミックメモリ１
に対する行アドレスと列アドレスとを指定したアクセス
要求が入力されると、アクセス要求の行アドレスと最新
行アドレスとを比較する。アドレス制御手段３は、比較
手段２による比較の結果、一致していれば列アドレスの
みをダイナミックメモリ１に供給し、一致していなけれ
ば行アドレスと列アドレスとをダイナミックメモリ１に
供給する。行アドレス記憶手段４は、ダイナミックメモ
リ１に対して行アドレスが供給されると、その行アドレ
スを最新行アドレスとして格納し、格納している最新行
アドレスを比較手段２に供給する。停止信号出力手段５
は、比較手段２による比較の結果が不一致の場合に、パ
イプライン処理を一定期間停止させる停止信号を出力す
る。Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram showing the principle of the present invention. In the computing device of the present invention, a dynamic memory (DRAM: Dynamic Random Access Memory)
Reference numeral 1 denotes a page mode which is accessible and stores data necessary for an operation of a processor performing a pipeline process. The latest row address supplied to the dynamic memory 1 in the previous access is input from the row address storage means 4 to the comparing means 2.
When an access request specifying a row address and a column address is input, the row address of the access request is compared with the latest row address. The address control means 3 supplies only the column address to the dynamic memory 1 if they match as a result of the comparison by the comparing means 2, and supplies the row address and the column address to the dynamic memory 1 if they do not match. When a row address is supplied to the dynamic memory 1, the row address storage unit 4 stores the row address as the latest row address, and supplies the stored latest row address to the comparison unit 2. Stop signal output means 5
Outputs a stop signal for stopping the pipeline processing for a certain period when the result of comparison by the comparing means 2 does not match.
【００２６】この構成によれば、行アドレス記憶手段４
には、ダイナミックメモリ１に対して供給された最新の
行アドレスが最新行アドレスとして格納されている。そ
して、ダイナミックメモリ１に対するアクセス要求が入
力されると、入力されたアクセス要求の行アドレスと行
アドレス記憶手段４に格納されている最新行アドレスと
が、比較手段２により比較される。比較の結果、行アド
レスが一致していれば、アドレス制御手段３からダイナ
ミックメモリ１に対して列アドレスのみが供給され、ダ
イナミックメモリ１からデータが読み出される。一方、
行アドレスが不一致であれば、アドレス制御手段３から
ダイナミックメモリ１に対して行アドレスと列アドレス
とが供給され、ダイナミックメモリ１からデータが読み
出されるとともに、停止信号出力手段５により停止信号
が出力され、パイプライン処理が一定時間停止する。According to this configuration, the row address storage means 4
Stores the latest row address supplied to the dynamic memory 1 as the latest row address. When an access request to the dynamic memory 1 is input, the comparison unit 2 compares the row address of the input access request with the latest row address stored in the row address storage unit 4. As a result of the comparison, if the row addresses match, only the column address is supplied from the address control means 3 to the dynamic memory 1, and data is read from the dynamic memory 1. on the other hand,
If the row addresses do not match, the row address and the column address are supplied from the address control means 3 to the dynamic memory 1, data is read from the dynamic memory 1, and a stop signal is output from the stop signal output means 5. , Pipeline processing stops for a certain period of time.
【００２７】このようにして、パイプライン処理に必要
なデータの格納にページモードのアクセスが可能なダイ
ナミックメモリを使用し、行アドレスが連続する間は高
速なアクセスが可能となる。In this way, a dynamic memory that can be accessed in a page mode is used to store data required for pipeline processing, and high-speed access is possible while row addresses are continuous.
【００２８】図２は本発明の計算装置を関数計算手段と
して、多体問題用計算装置を組み立てた場合の実施の形
態を示すブロック図である。多体問題用計算装置１０に
は、Ｎ個の粒子の座標を格納している座標格納用メモリ
２０と、多体問題用計算装置１０が計算を行う際にデー
タを取得するルックアップテーブル用メモリ３０とが、
接続されている。また、この多体問題用計算装置は、図
示しない汎用計算機に接続されており、各種制御信号や
必要なデータは、汎用計算機（汎用計算機からの命令に
より動作する各種制御回路も含む）から供給される。な
お、この多体問題用計算装置はいくつもの処理段階に分
かれているが、各処理段階は、計算時間の短縮を目的と
してパイプライン的に処理を行うよう、計算結果の保存
も含めて、汎用計算機の制御を受ける。FIG. 2 is a block diagram showing an embodiment in which a multi-body problem calculating device is assembled using the calculating device of the present invention as a function calculating means. The many-body problem calculation device 10 includes a coordinate storage memory 20 that stores the coordinates of N particles, and a lookup table memory that acquires data when the many-body problem calculation device 10 performs calculations. 30 and
It is connected. The multi-body problem computing device is connected to a general-purpose computer (not shown), and various control signals and necessary data are supplied from a general-purpose computer (including various control circuits that operate according to instructions from the general-purpose computer). You. This multi-body problem computing device is divided into a number of processing stages.Each processing stage performs general-purpose processing, including storage of calculation results, so that processing is performed in a pipeline for the purpose of reducing calculation time. Under the control of the computer.
【００２９】座標格納用メモリ２０は、汎用計算機の指
示に基づきＮ個の粒子の座標を順次多体問題用計算装置
１０に供給する。多体問題用計算装置１０は、座標格納
用メモリ２０から供給される座標を読み込み、座標差分
計算手段１３に入力する座標読み込み手段１１と、予め
特定粒子の座標が記憶されている特定座標記憶手段１２
と、２つの座標入力を受けて座標間の差分を計算する座
標差分計算手段１３と、データの保持を行う遅延手段１
４と、データの変換を行う関数計算準備手段１５と、関
数計算を行う関数計算手段１６と、粒子間に働く力を計
算する粒子間力計算手段１７と、１つの特定粒子に働く
力を最終的に求める加算手段１８と、から構成されてい
る。The coordinate storage memory 20 sequentially supplies the coordinates of the N particles to the multi-body problem computing device 10 based on instructions from a general-purpose computer. The many-body problem calculation apparatus 10 reads coordinates supplied from the coordinate storage memory 20 and inputs the coordinates to the coordinate difference calculation means 13, and a specific coordinate storage means in which the coordinates of specific particles are stored in advance. 12
A coordinate difference calculating means 13 for calculating a difference between coordinates in response to two coordinate inputs, and a delay means 1 for holding data
4, a function calculation preparation unit 15 for converting data, a function calculation unit 16 for performing a function calculation, an inter-particle force calculation unit 17 for calculating a force acting between particles, and a force acting on one specific particle. And an adding means 18 which is required to obtain the data.
【００３０】座標差分計算手段１３は、座標読み込み手
段１１から入力された座標と、特定座標記憶手段１２か
ら入力された特定粒子の座標と、２つの座標に対して、
各々対応する座標値の差分を計算する。計算された差分
は、この粒子対に固有のデータとして遅延手段１４及び
関数計算準備手段１５に入力される。The coordinate difference calculating means 13 calculates the coordinates inputted from the coordinate reading means 11, the coordinates of the specific particles inputted from the specific coordinate storing means 12, and the two coordinates.
The difference between the corresponding coordinate values is calculated. The calculated difference is input to the delay unit 14 and the function calculation preparation unit 15 as data unique to the particle pair.
【００３１】遅延手段１４は入力されたデータをこの後
説明する粒子間力計算手段１７へ、所定時間保持した後
に出力する。これは、多体問題用計算装置１０が全ての
計算をパイプライン的に処理しており、後述する関数計
算手段１６からの出力とタイミングを合わせる必要があ
るためである。The delay means 14 outputs the input data to the inter-particle force calculating means 17 to be described later, after holding the data for a predetermined time. This is because the multi-body problem computing device 10 processes all calculations in a pipeline manner, and it is necessary to match the timing with the output from the function calculating means 16 described later.
【００３２】関数計算準備手段１５は入力されたデータ
を、関数計算手段１６の必要とする形式の入力データへ
と変換し、関数計算手段１６へ入力する。例えばルック
アップテーブル用メモリ３０が、粒子対の間の距離Ｒの
２乗の指数表現をアドレスに利用して構成されていると
すれば、Ｒ2 を求める計算を行う。The function calculation preparation means 15 converts the input data into input data in a format required by the function calculation means 16 and inputs the data to the function calculation means 16. For example, assuming that the look-up table memory 30 is configured by using an exponential expression of the square of the distance R between the particle pairs as an address, calculation for obtaining R 2 is performed.
【００３３】関数計算手段１６は、関数計算準備手段１
５からの入力データを基に、ルックアップテーブル用メ
モリ３０を参照、必要データを取得し、関数計算を行
う。得られた結果は粒子間力計算手段１７へと入力され
る。The function calculation means 16 is a function calculation preparation means 1
Based on the input data from 5, the lookup table memory 30 is referred to, necessary data is obtained, and a function calculation is performed. The obtained result is input to the interparticle force calculation means 17.
【００３４】粒子間力計算手段１７において、遅延手段
１４、及び関数計算手段１６からの入力を基に、特定座
標と座標格納用メモリ２０から読み込まれた座標との間
に働く粒子間力の計算が行われる。算出された粒子間力
は加算手段１８へ入力され、１対の粒子に関する計算が
終了する。The inter-particle force calculation means 17 calculates the inter-particle force acting between the specific coordinates and the coordinates read from the coordinate storage memory 20 based on the inputs from the delay means 14 and the function calculation means 16. Is performed. The calculated interparticle force is input to the adding means 18, and the calculation for a pair of particles is completed.
【００３５】加算手段１８では、逐次入力される粒子間
力が全て加算される。Ｎ対分の加算が終了することによ
って、必要とする特定粒子に働く力やポテンシャルが求
められることになる。In the adding means 18, all the inter-particle forces sequentially inputted are added. When the addition for N pairs is completed, the required force and potential acting on the specific particles are obtained.
【００３６】以上のような構成とすることで、この多体
問題用計算装置はＮ個（Ｎは２以上の整数）の粒子から
なる系の特定粒子に働く力又はポテンシャルを、特定粒
子と特定粒子以外の粒子との、相互作用の総和として計
算することができる。With the above-described configuration, this multi-body problem calculation device specifies the force or potential acting on a specific particle of a system composed of N particles (N is an integer of 2 or more) as a specific particle. It can be calculated as the sum of interactions with particles other than particles.
【００３７】次に本発明の主体にあたる関数計算手段１
６及びルックアップテーブル用メモリ３０に関する詳し
い説明を行う。図３は本発明の計算装置の第１の実施の
形態の簡略回路図である。第１の実施の形態では、この
装置は、多体問題用計算装置内部で関数計算処理を受け
持つ、関数計算装置である。なお、多体問題用計算装置
自体が図示していない汎用計算機に接続されており、関
数計算装置に必要な各種制御信号やデータは、汎用計算
機（汎用計算機からの命令により動作する各種制御回路
も含む）から供給される。なお、この関数計算装置も、
いくつかの処理段階に分かれており、各処理段階は計算
時間の短縮を目的としてパイプライン的に処理を行うよ
う、計算結果の保存も含めて、汎用計算機の制御を受け
る。図３に示す構成と図２に示す構成との対応関係につ
いては、この説明の後に記す。Next, the function calculation means 1 which is the subject of the present invention
6 and the look-up table memory 30 will be described in detail. FIG. 3 is a simplified circuit diagram of the first embodiment of the computing device of the present invention. In the first embodiment, this device is a function calculation device that performs a function calculation process inside a multi-body problem calculation device. Note that the multi-body problem computing device itself is connected to a general-purpose computer (not shown), and various control signals and data necessary for the function computing device are transmitted to the general-purpose computer (various control circuits that operate according to instructions from the general-purpose computer). Including). Note that this function calculator also
It is divided into several processing stages, and each processing stage is controlled by a general-purpose computer, including storage of calculation results, so as to perform processing in a pipeline for the purpose of reducing calculation time. The correspondence between the configuration shown in FIG. 3 and the configuration shown in FIG. 2 will be described after this description.
【００３８】関数計算装置１００には、粒子間距離Ｒの
２乗に対応したアドレス信号の上位ビットＡＤ（Ｈ）及
び下位ビットＡＤ（Ｌ）、粒子間距離ｘ（ｉ）と基点ｘ
０（ｉ）との差ｄｘ（ｉ）が入力され、内部に演算クロ
ックＣＫを持つ。また、アドレスバス及びデータバスを
介して、高速ページモードを持つＤＲＡＭ１３０と接続
されている。The function calculation device 100 includes an upper bit AD (H) and a lower bit AD (L) of the address signal corresponding to the square of the interparticle distance R, an interparticle distance x (i), and a base point x.
A difference dx (i) from 0 (i) is input and has an operation clock CK inside. Further, it is connected to a DRAM 130 having a high-speed page mode via an address bus and a data bus.
【００３９】このＤＲＡＭ１３０は、粒子間の距離に対
応した微分係数や近似値の格納されているルックアップ
テーブル用のメモリである。高速ページモードを持つＤ
ＲＡＭからのデータの読み出しは、アドレス信号の上位
ビットＡＤ（Ｈ）を行アドレスに、下位ビットＡＤ
（Ｌ）を列アドレスに、時分割指定することで行うもの
である。詳しい説明は後述する。The DRAM 130 is a memory for a look-up table in which a differential coefficient and an approximate value corresponding to the distance between particles are stored. D with fast page mode
To read data from the RAM, the upper bit AD (H) of the address signal is used as the row address and the lower bit AD (H) is used.
This is performed by specifying (L) to the column address in a time-division manner. A detailed description will be given later.
【００４０】なお、ＤＲＡＭへのアクセスは基本クロッ
クＣＬＫに、計算装置内の演算は基本クロックＣＬＫを
２分周した演算クロックＣＫに、同期して行われる。演
算クロックＣＫは３つのフリップフロップ１１１、１２
２、及び１２６に入力されている。The access to the DRAM is performed in synchronization with the basic clock CLK, and the calculation in the computing device is performed in synchronization with the calculation clock CK obtained by dividing the basic clock CLK by two. The operation clock CK has three flip-flops 111 and 12
2, and 126.
【００４１】関数計算装置１００は、大きく分けて２つ
の処理部を持つ。アドレス入力部１１０と演算部１２０
とである。アドレス入力部１１０が、アドレス信号の上
位ビットＡＤ（Ｈ）及び下位ビットＡＤ（Ｌ）の入力に
基づき、ＤＲＡＭ１３０へのアドレスの入力を行う。ま
た、演算部１２０が、ＤＲＡＭ１３０からデータバスを
介して取得されたデータ及び粒子間距離ｘ（ｉ）と基点
ｘ０（ｉ）との差ｄｘ（ｉ）に基づき、関数演算を行
う。以下、それぞれの処理部に関して詳しく説明する。The function calculation device 100 has two processing units roughly. Address input unit 110 and arithmetic unit 120
And The address input unit 110 inputs an address to the DRAM 130 based on the input of the upper bit AD (H) and the lower bit AD (L) of the address signal. Further, the calculation unit 120 performs a function calculation based on the data acquired from the DRAM 130 via the data bus and the difference dx (i) between the interparticle distance x (i) and the base point x0 (i). Hereinafter, each processing unit will be described in detail.
【００４２】アドレス入力部１１０は、フリップフロッ
プ１１１と、アドレスバスインタフェース１１２と、行
アドレス記憶手段１１３と、行アドレス比較器１１４
と、ウェイト信号発生回路１１５とから構成されてお
り、フリップフロップ１１１を介して、演算クロックＣ
Ｋに基づく動作を行う。The address input unit 110 includes a flip-flop 111, an address bus interface 112, a row address storage unit 113, and a row address comparator 114.
And a wait signal generation circuit 115. The operation clock C
The operation based on K is performed.
【００４３】ここで、フリップフロップ１１１は、入力
されたアドレス信号の上位ビットＡＤ（Ｈ）及び下位ビ
ットＡＤ（Ｌ）を、演算クロックＣＫに基づき、行アド
レス及び列アドレスとしてアドレスバスインタフェース
１１２へ出力する。Here, the flip-flop 111 outputs the upper bit AD (H) and the lower bit AD (L) of the input address signal to the address bus interface 112 as a row address and a column address based on the operation clock CK. I do.
【００４４】アドレスバスインタフェース１１２は、入
力された行アドレス及び列アドレスを、アドレスバスを
介してＤＲＡＭ１３０へ出力する。この際、後述する行
アドレス比較器１１４からの出力が「同一である」なら
ば列アドレスのみを、「同一でない」ならば行アドレス
と列アドレスとを順に、基本クロックＣＬＫに基づいて
出力する。The address bus interface 112 outputs the input row address and column address to the DRAM 130 via the address bus. At this time, if the output from a row address comparator 114, which will be described later, is "same", only the column address is output based on the basic clock CLK, and if not, the row address and the column address are output in order.
【００４５】また、アドレスバスインタフェース１１２
は、内部に１クロック前の行アドレスを記憶する行アド
レス記憶手段１１３を持つ。この行アドレス記憶手段１
１３は、記憶している行アドレスを、行アドレス比較器
１１４のＡ入力端子へ出力している。The address bus interface 112
Has a row address storage unit 113 for storing a row address one clock before. This row address storage means 1
Reference numeral 13 outputs the stored row address to the A input terminal of the row address comparator 114.
【００４６】行アドレス比較器１１４では、行アドレス
記憶手段１１３からの入力をＡ入力端子から、アドレス
信号の上位ビットＡＤ（Ｈ）をＢ入力端子から、取得す
る。取得した２つのビットデータを比較し、「同一であ
る」もしくは「同一でない」という結果を、アドレスバ
スインタフェース１１２及びウェイト信号発生回路１１
５へ出力する。In the row address comparator 114, the input from the row address storage means 113 is obtained from the A input terminal, and the upper bit AD (H) of the address signal is obtained from the B input terminal. The two acquired bit data are compared with each other, and the result of “same” or “not the same” is determined by the address bus interface 112 and the wait signal generation circuit 11.
Output to 5
【００４７】ウェイト信号発生回路１１５では、行アド
レス比較器１１４からの入力を受け、比較の結果が「同
一でない」の時のみ、ウェイト信号を発生させる。以上
のような構成を持つことにより、アドレス入力部１１０
は、従来の技術で説明した数式１に示されるｆ''
（ｉ）、ｆ’（ｉ）、及びｆ（ｉ）に対応するアドレス
信号を、基本クロックＣＬＫに基づき、順次ＤＲＡＭへ
出力することができる。The wait signal generation circuit 115 receives an input from the row address comparator 114 and generates a wait signal only when the result of comparison is "not identical". With the above configuration, the address input unit 110
Is f ″ shown in Expression 1 described in the related art.
Address signals corresponding to (i), f '(i), and f (i) can be sequentially output to the DRAM based on the basic clock CLK.
【００４８】なお、この式（１）は、ｉ番目の粒子と特
定粒子との間の距離ｘ（ｉ）を計算した後、微分係数や
近似値が予め格納されているルックアップテーブルメモ
リから距離データｘ（ｉ）に近い基点ｘ０（ｉ）での微
分係数や近似値を読み出し、２次補間処理を行うための
もので、基点ｘ０（ｉ）での近似値をｆ（ｉ）、１階微
分係数をｆ’（ｉ）、２階微分係数の１／２の値をｆ''
（ｉ）、距離データと基点との粒子間距離ｘ（ｉ）と基
点ｘ０（ｉ）との差をｄｘ（ｉ）＝（ｘ（ｉ）−ｘ０
（ｉ））とするときの補間された値ｆ（ｘ（ｉ））を計
算する式である。Equation (1) is obtained by calculating the distance x (i) between the i-th particle and the specific particle, and then calculating the distance x from the lookup table memory in which the differential coefficient and the approximate value are stored in advance. This is for reading out the differential coefficient and the approximate value at the base point x0 (i) close to the data x (i) and performing the secondary interpolation processing. The approximate value at the base point x0 (i) is expressed as f (i), The derivative is f ′ (i), and the value of の of the second derivative is f ″
(I) The difference between the particle distance x (i) between the distance data and the base point and the base point x0 (i) is represented by dx (i) = (x (i) -x0).
This is an equation for calculating the interpolated value f (x (i)) when (i)).
【００４９】次に、演算部１２０が、どのような構成を
持つか説明する。演算部１２０にはＤＲＡＭから、入力
されたアドレス信号に対応したデータＤＴ０が、順次供
給されている。Next, the configuration of the arithmetic section 120 will be described. Data DT0 corresponding to the input address signal is sequentially supplied from the DRAM to the arithmetic unit 120.
【００５０】演算部１２０は、データバスを介してＤＲ
ＡＭからデータＤＴ０の取得を行い、そのデータＤＴ０
を後述するフリップフロップ１２２へ入力するデータバ
スインタフェース１２１と、データの保持及びタイミン
グ合わせを行う２つのフリップフロップ１２２、１２６
と、次の回路への入力を選択する２つの２入力セレクタ
１２３、１２５と、乗算器１２４と、加算器１２７とか
ら構成される。The operation unit 120 outputs a signal to the DR via the data bus.
The data DT0 is obtained from the AM and the data DT0 is obtained.
Is input to a flip-flop 122 to be described later, and two flip-flops 122 and 126 for holding data and adjusting timing
, Two two-input selectors 123 and 125 for selecting an input to the next circuit, a multiplier 124, and an adder 127.
【００５１】フリップフロップ１２２は演算クロックＣ
Ｋに基づき、入力されたデータＤＴ０を、２入力セレク
タ１２３のＡ入力端子と加算器１２７のＡ入力端子とに
入力する。The flip-flop 122 operates at the operation clock C
Based on K, the input data DT0 is input to the A input terminal of the two-input selector 123 and the A input terminal of the adder 127.
【００５２】２入力セレクタ１２３では、フリップフロ
ップ１２２からの入力データＤＴ１をＡ入力端子に、後
述する加算器１２７からの入力をＢ入力端子に、受け取
る。計算サイクルのステージに応じ、受け取った２つの
入力のうち、どちらを出力するかを判断し、乗算器１２
４のＢ入力へ出力する。The two-input selector 123 receives the input data DT1 from the flip-flop 122 at an A input terminal and the input from an adder 127 to be described later at a B input terminal. According to the stage of the calculation cycle, which of the two received inputs is to be output is determined, and the multiplier 12
4 to the B input.
【００５３】乗算器１２４では、粒子間距離ｘ（ｉ）と
基点ｘ０（ｉ）との差ｄｘ（ｉ）をＡ入力端子に、２入
力セレクタ１２３からの出力をＢ入力端子に、受け取
る。受け取った２つの値を乗算し、２入力セレクタ１２
５のＡ入力端子へ出力する。The multiplier 124 receives the difference dx (i) between the interparticle distance x (i) and the base point x0 (i) at the A input terminal, and receives the output from the two-input selector 123 at the B input terminal. The two received values are multiplied, and a two-input selector 12
5 to the A input terminal.
【００５４】２入力セレクタ１２５では、乗算器１２４
からの入力をＡ入力端子に、後述するフリップフロップ
１２６からの入力をＢ入力端子に、受け取る。ウェイト
信号に応じて、受け取った２つの入力のうち、どちらを
出力するか判断し、フリップフロップ１２６へ出力す
る。In the two-input selector 125, a multiplier 124
Is input to an A input terminal, and an input from a flip-flop 126 described later is received to a B input terminal. It determines which of the two received inputs is to be output according to the wait signal, and outputs it to flip-flop 126.
【００５５】フリップフロップ１２６では、２入力セレ
クタ１２５からの入力を、演算クロックＣＫに基づき、
加算器１２７のＢ入力端子及び２入力セレクタ１２５の
Ｂ入力端子へ出力する。In the flip-flop 126, the input from the two-input selector 125 is input based on the operation clock CK.
The signal is output to the B input terminal of the adder 127 and the B input terminal of the two-input selector 125.
【００５６】加算器１２７には、Ａ入力端子にフリップ
フロップ１２２からの出力が、Ｂ入力端子にフリップフ
ロップ１２６からの出力が、入力される。入力された２
つの値を加算し、結果Ｇ（ｘ）としてパイプラインの次
段へ、また２入力セレクタ１２３のＢ入力端子へ、出力
する。To the adder 127, the output from the flip-flop 122 is input to the A input terminal, and the output from the flip-flop 126 is input to the B input terminal. 2 entered
The two values are added, and the result is output to the next stage of the pipeline as the result G (x) and to the B input terminal of the two-input selector 123.
【００５７】以上のような構成を持つことによって、演
算部１２０は、数式（１）に示した計算を実行すること
ができる。その処理手順については更に詳しく説明を行
うが、その前に高速ページモードのＤＲＡＭについて、
少し説明をしておく。With the above-described configuration, the arithmetic unit 120 can execute the calculation shown in Expression (1). The processing procedure will be described in more detail, but before that, for a DRAM in a high-speed page mode,
Let me explain a little.
【００５８】通常モードのＤＲＡＭチップは、一度デー
タの入出力をしてから、次に入出力可能になるまでの時
間、即ちサイクル時間が非常に長い。これは、行アドレ
スと列アドレスを、それぞれ制御を行いながら順に入力
しなければならないからである。それに対して高速ペー
ジモードは、行バッファがＳＲＡＭ（Static RandomAcc
ess Memory ）のような動作をするもので、次の行アク
セス又はリフレッシュ時間が始まるまでは、列アドレス
を指定するだけで、行バッファ内の任意のビットにアク
セスできる。つまりデータ格納の際、利用時の読み出し
順序を考慮しておけば、サイクル時間は大幅に短縮可能
となる。The DRAM chip in the normal mode has a very long time from inputting and outputting data to the next input / output, that is, a cycle time. This is because the row address and the column address must be input sequentially while controlling each of them. On the other hand, in the high-speed page mode, the row buffer is SRAM (Static RandomAcc).
It operates like an ess memory, and can access any bit in the row buffer by simply specifying the column address until the next row access or refresh time begins. In other words, when data is stored, the cycle time can be significantly reduced if the reading order at the time of use is taken into account.
【００５９】なお、図３において、関数計算装置１００
は図２の関数計算手段１６に、ＤＲＡＭ１３０は図２の
ルックアップテーブル用メモリ３０に、それぞれ対応し
ている。It should be noted that in FIG.
2 corresponds to the function calculating means 16 in FIG. 2, and the DRAM 130 corresponds to the look-up table memory 30 in FIG.
【００６０】多体問題用計算装置に必要とされる粒子間
の距離の関数を計算する場合、関数計算装置は、先に述
べたように数式（１）による補間処理を行うが、以下に
その手順を説明する。When calculating the function of the distance between particles required by the calculation device for the many-body problem, the function calculation device performs the interpolation process by the equation (1) as described above. The procedure will be described.
【００６１】まず、２階微分係数の１／２の値ｆ''
（ｉ）と、粒子間距離ｘ（ｉ）と基点ｘ０（ｉ）との差
ｄｘ（ｉ）との、積を求める。次に、この乗算結果と１
階微分係数ｆ'(ｉ）との和を求め、この加算結果と、粒
子間距離ｘ（ｉ）と基点ｘ０（ｉ）との差ｄｘ（ｉ）と
の、積を求める。これと近似値ｆ（ｉ）とを加算すれ
ば、求める計算結果ｆ（ｘ（ｉ））を得られる。First, the value f ″ of １ ／ of the second derivative
The product of (i) and the difference dx (i) between the interparticle distance x (i) and the base point x0 (i) is determined. Next, this multiplication result and 1
The sum of the differential coefficient f '(i) and the difference dx (i) between the interparticle distance x (i) and the base point x0 (i) is calculated. By adding this and the approximate value f (i), the calculation result f (x (i)) to be obtained can be obtained.
【００６２】図４は、図３に示す関数計算装置を用い
て、上記手順で補間処理を行う場合のフローチャートで
ある。 ［Ｓ１］ まず、関数計算装置１００のアドレス入力部
１１０内部にあるフリップフロップ１１１に、基点ｘ０
（ｉ）に対応したアドレス信号の上位ビットＡＤ（Ｈ）
及び下位ビットＡＤ（Ｌ）が入力される。入力されたア
ドレス信号のうち上位ビットＡＤ（Ｈ）が、演算クロッ
クＣＫに基づいてアドレスバスインタフェース１１２と
行アドレス比較手段１１４とに入力される。 ［Ｓ２］ 行アドレス比較手段１１４では、行アドレス
記憶手段１１３に記憶されている最新行アドレスと、入
力された上位ビットＡＤ（Ｈ）の値を比較して、同一で
あるか否かを判断する。ここで、行アドレス記憶手段１
１３に最新行アドレスの記憶がない場合や、最新行アド
レスと上位ビットＡＤ（Ｈ）との値が異なっている場合
は、「同一でない」という結果になりステップＳ３へ進
む。また、両者の値が一致した場合は、「同一である」
という結果になりステップＳ６へ進む。この比較結果は
アドレスバスインタフェース１１２及びウェイト信号発
生回路１１５に入力される。 ［Ｓ３］ 行アドレス比較手段１１４における比較の結
果が、「同一でない」であった場合、ウェイト信号発生
回路１１５でウェイト信号が発生する。このウェイト信
号は関数計算装置１００以外の他のパイプライン処理の
全段階に一定時間の動作停止を促す。また、後述する演
算部１２０内部の２入力セレクタ１２５へも働きかけ、
処理の遅延を発生させる。 ［Ｓ４］ アドレスバスインタフェース１１２では、行
アドレス比較手段１１４から入力された「同一でない」
という比較結果に基づき、入力されたアドレス信号の上
位ビットＡＤ（Ｈ）を、基本クロックと同期を取り最新
行アドレスとして、行アドレス記憶手段１１３に記憶さ
せる。 ［Ｓ５］ アドレスバスインタフェース１１２は、行ア
ドレス記憶手段１１３に記憶した最新行アドレスを、ア
ドレスバスを介してＤＲＡＭ１３０に入力する。 ［Ｓ６］ アドレスバスインタフェース１１２は、入力
されたアドレス信号の下位ビットＡＤ（Ｌ）を、基本ク
ロックと同期を取り、アドレスバスを介して列アドレス
としてＤＲＡＭ１３０に入力する。 ［Ｓ７］ 入力されたアドレス信号を基にルックアップ
テーブルが参照され、ＤＲＡＭは、対応するデータＤＴ
０をデータバスを介して演算部１２０へ供給する。演算
部１２０において演算が実行される。 ［Ｓ８］ 演算部１２０の処理が終了した時点で、１対
の粒子間における補間処理が全て終了したか否かが判断
され、まだ演算の必要があればステップＳ１へ進み、そ
の必要がなければ計算を終了する。FIG. 4 is a flowchart in the case where the interpolation processing is performed in the above procedure using the function calculation device shown in FIG. [S1] First, the base point x0 is set in the flip-flop 111 inside the address input unit 110 of the function calculation device 100.
Upper bit AD (H) of the address signal corresponding to (i)
And the lower bit AD (L). The upper bit AD (H) of the input address signal is input to the address bus interface 112 and the row address comparison means 114 based on the operation clock CK. [S2] The row address comparison unit 114 compares the latest row address stored in the row address storage unit 113 with the value of the input upper bit AD (H) to determine whether they are the same. . Here, the row address storage means 1
If the latest row address is not stored in the memory 13 or if the value of the latest row address and the value of the upper bit AD (H) are different, the result is "not the same", and the process proceeds to step S3. If the two values match, they are "identical"
And the process proceeds to step S6. The comparison result is input to the address bus interface 112 and the wait signal generation circuit 115. [S3] If the result of the comparison by the row address comparing means 114 is “not identical”, a wait signal is generated by the wait signal generation circuit 115. The wait signal urges all the stages of the pipeline processing other than the function calculation device 100 to stop the operation for a certain period of time. Further, it also works on a two-input selector 125 inside the arithmetic unit 120 described later,
Causes processing delay. [S4] In the address bus interface 112, "not identical" input from the row address comparing means 114
Based on the comparison result, the upper bit AD (H) of the input address signal is stored in the row address storage unit 113 as the latest row address in synchronization with the basic clock. [S5] The address bus interface 112 inputs the latest row address stored in the row address storage unit 113 to the DRAM 130 via the address bus. [S6] The address bus interface 112 synchronizes the lower bit AD (L) of the input address signal with the basic clock, and inputs the column address to the DRAM 130 via the address bus. [S7] The lookup table is referred to based on the input address signal, and the DRAM stores the corresponding data DT.
0 is supplied to the arithmetic unit 120 via the data bus. The calculation is performed in the calculation unit 120. [S8] At the time when the processing of the calculation unit 120 is completed, it is determined whether or not all the interpolation processing between a pair of particles has been completed. If the calculation is still necessary, the process proceeds to step S1. End the calculation.
【００６３】以上のような手順で関数計算が実行される
ことになるが、このフローチャートのステップＳ７にあ
たる演算処理の、更に詳しい動作説明を行う。図５は、
図３に示す関数計算装置を用いて、多項式による補間処
理を行う場合の、演算部１２０の動作手順を示すフロー
チャートである。 ［Ｓ１１］ データバスインタフェース１２１は、ＤＲ
ＡＭ１３０からデータバスを介してデータＤＴ０を読み
出し、フリップフロップ１２２へ入力する。フリップフ
ロップ１２２は演算クロックＣＫに基づき、入力された
データＤＴ０を、２入力セレクタ１２３のＡ入力端子及
び加算器１２７のＡ入力端子へ、データＤＴ１として入
力する。ここでデータＤＴ１は、２階微分係数の１／２
の値か、１階微分係数か、近似値か、３つのうちのいず
れかである。 ［Ｓ１２］ ２入力セレクタ１２３では計算サイクルの
ステージに応じて、Ａ入力端子に入力されたデータＤＴ
１が２階微分係数の１／２の値であるか否か判断する。
データＤＴ１が２階微分係数の１／２の値であった場合
は、データＤＴ１を乗算器１２４のＢ入力端子に入力し
ステップＳ１３へ進む。また、データＤＴ１が２階微分
係数の１／２の値でない場合は、Ｂ入力端子に入力され
たデータを乗算器１２４のＢ入力端子に入力し、ステッ
プＳ１６へ進む。 ［Ｓ１３］ 乗算器１２４において、データＤＴ１と、
粒子間距離ｘ（ｉ）と基点ｘ０（ｉ）との差ｄｘ（ｉ）
とを乗算し、２入力セレクタ１２５のＡ入力端子へ入力
する。 ［Ｓ１４］ ２入力セレクタ１２５はウェイト信号に応
じてＡ入力端子、又はＢ入力端子から入力される乗算結
果を選択し、フリップフロップ１２６へ入力する。フリ
ップフロップ１２６では、次に演算クロックＣＫの入力
があるまで、この乗算結果を保持する。 ［Ｓ１５］ ２入力セレクタ１２５に、アドレス入力部
１１０内のウェイト信号発生回路からウェイト信号が入
力されているか否か判断する。ウェイト信号が入力され
ている場合は、Ｂ入力端子に入力されているフリップフ
ロップ１２６からの出力である乗算結果を再度フリップ
フロップへ入力するべく、ステップＳ１４へ進む。ウェ
イト信号の入力がない場合は、そのまま次の演算クロッ
クＣＫの入力を待つ。なお、説明上ステップＳ１４とス
テップＳ１５とを分けてあるが、この２つの処理は関数
計算装置１００内で同時に行われている。 ［Ｓ１６］ データＤＴ１が２階微分係数の１／２の値
でないということは、１階微分係数であるか近似値であ
るかのどちらかである。また、この時点で演算クロック
ＣＫが関数計算装置１００内の全てのフリップフロップ
に入力されている。データＤＴ１が１階微分係数である
か否か判断し、１階微分係数であればステップＳ１７
へ、１階微分係数でなければＳ２１へ，進む。 ［Ｓ１７］ フリップフロップ１２６が保持している乗
算結果を、基本クロックＣＫに基づき加算器１２７のＢ
入力端子へ入力する。加算器１２７のＡ入力端子にはフ
リップフロップ１２２から１階微分係数が入力されてい
る。乗算結果と１階微分係数との加算を行い、求めた加
算結果を２入力セレクタ１２３のＢ入力端子及び汎用計
算機に入力する。 ［Ｓ１８］ ２入力セレクタ１２３において、Ａ入力端
子にはフリップフロップ１２２からデータＤＴ１として
１階微分係数が、Ｂ入力端子には加算器１２７から加算
結果が、それぞれ入力されている。計算サイクルのステ
ージに応じて中間加算結果を選択し、乗算器１２４のＢ
入力へ入力する。乗算器１２４では、Ａ入力端子に粒子
間距離ｘ（ｉ）と基点ｘ０（ｉ）との差ｄｘ（ｉ）、Ｂ
入力端子に加算結果の入力を受け、２つを乗算する。求
められた乗算結果ｇ１は、２入力セレクタ１２５のＡ入
力端子とパイプラインの次ステージとに入力される。な
お、説明上ステップＳ１７とステップＳ１８とを分けて
あるが、この２つの処理は関数計算装置１００内で同時
に行われている。 ［Ｓ１９］ ２入力セレクタ１２５ではウェイト信号に
応じて、Ａ入力端子、又はＢ入力端子から入力される乗
算結果ｇ１を選択し、フリップフロップ１２６へ入力す
る。フリップフロップ１２６では次に演算クロックＣＫ
の入力があるまでこの乗算結果ｇ１を保持する。 ［Ｓ２０］ ２入力セレクタ１２５に、アドレス入力部
１１０内のウェイト信号発生回路からウェイト信号が入
力されているか否か判断する。ウェイト信号が入力され
ている場合は、Ｂ入力端子に入力されているフリップフ
ロップ１２６からの出力である乗算結果ｇ１を再度フリ
ップフロップへ入力するべく、ステップＳ１９へ進む。
ウェイト信号の入力がない場合は、そのまま次の演算ク
ロックＣＫの入力を待つ。なお、説明上ステップＳ１９
とステップＳ２０とを分けてあるが、この２つの処理は
関数計算装置１００内で同時に行われている。 ［Ｓ２１］ 加算器１２７において、それぞれ演算クロ
ックに基づき、Ａ入力端子にはデータＤＴ１としてフリ
ップフロップ１２２から近似値が、Ｂ入力端子にはフリ
ップフロップ１２６から乗算結果ｇ１が、入力される。
２つの値を加算し、結果ｇ２が求められる。The function calculation is executed according to the above procedure. The operation of the arithmetic processing corresponding to step S7 of this flowchart will be described in more detail. FIG.
4 is a flowchart illustrating an operation procedure of a calculation unit 120 when performing interpolation processing by a polynomial using the function calculation device illustrated in FIG. 3. [S11] The data bus interface 121 outputs the DR
The data DT0 is read from the AM 130 via the data bus, and is input to the flip-flop 122. The flip-flop 122 inputs the input data DT0 to the A input terminal of the two-input selector 123 and the A input terminal of the adder 127 as data DT1 based on the operation clock CK. Here, the data DT1 is １ ／ of the second derivative
, The first derivative, an approximate value, or any of the three. [S12] The two-input selector 123 outputs the data DT input to the A input terminal according to the stage of the calculation cycle.
It is determined whether 1 is a value of 1/2 of the second derivative.
If the data DT1 has a value of の of the second derivative, the data DT1 is input to the B input terminal of the multiplier 124, and the process proceeds to step S13. If the data DT1 is not a value of 1/2 of the second derivative, the data input to the B input terminal is input to the B input terminal of the multiplier 124, and the process proceeds to step S16. [S13] In the multiplier 124, the data DT1 and
Difference dx (i) between interparticle distance x (i) and base point x0 (i)
, And inputs the result to the A input terminal of the two-input selector 125. [S14] The two-input selector 125 selects the multiplication result input from the A input terminal or the B input terminal according to the wait signal, and inputs the result to the flip-flop 126. The flip-flop 126 holds this multiplication result until the next input of the operation clock CK. [S15] It is determined whether or not a wait signal is input from the wait signal generation circuit in the address input unit 110 to the two-input selector 125. If the wait signal has been input, the process proceeds to step S14 in order to input the multiplication result output from the flip-flop 126 input to the B input terminal to the flip-flop again. If there is no input of a wait signal, it waits for the next input of the operation clock CK. Although step S14 and step S15 are separately described for the sake of explanation, these two processes are performed simultaneously in the function calculation device 100. [S16] The fact that the data DT1 is not a value of 1/2 of the second derivative is either the first derivative or an approximate value. At this point, the operation clock CK has been input to all flip-flops in the function calculation device 100. It is determined whether or not the data DT1 is the first derivative. If the data DT1 is the first derivative, step S17 is performed.
If not, go to S21. [S17] The multiplication result held by the flip-flop 126 is calculated based on the basic clock signal CK.
Input to the input terminal. The first-order differential coefficient is input to the A input terminal of the adder 127 from the flip-flop 122. The multiplication result and the first derivative are added, and the obtained addition result is input to the B input terminal of the two-input selector 123 and the general-purpose computer. [S18] In the two-input selector 123, the first derivative as data DT1 from the flip-flop 122 is input to the A input terminal, and the addition result from the adder 127 is input to the B input terminal. The intermediate addition result is selected according to the stage of the calculation cycle, and B
Input to input. In the multiplier 124, the difference dx (i) between the particle distance x (i) and the base point x0 (i) is input to the A input terminal, and B
The result of the addition is input to the input terminal, and the result is multiplied by two. The obtained multiplication result g1 is input to the A input terminal of the two-input selector 125 and the next stage of the pipeline. Although step S17 and step S18 are separately described for the sake of explanation, these two processes are performed simultaneously in the function calculation device 100. [S19] The two-input selector 125 selects the multiplication result g1 input from the A input terminal or the B input terminal according to the wait signal, and inputs the result to the flip-flop 126. Next, the operation clock CK is output from the flip-flop 126.
The multiplication result g1 is held until there is an input. [S20] It is determined whether or not a wait signal is input to the two-input selector 125 from the wait signal generation circuit in the address input unit 110. If the wait signal has been input, the process proceeds to step S19 to input the multiplication result g1 output from the flip-flop 126 input to the B input terminal to the flip-flop again.
If there is no input of a wait signal, it waits for the next input of the operation clock CK. Note that, for the sake of explanation, step S19
And step S20. These two processes are performed simultaneously in the function calculation device 100. [S21] In the adder 127, the approximate value is input from the flip-flop 122 as the data DT1 to the A input terminal and the multiplication result g1 from the flip-flop 126 is input to the B input terminal based on the operation clock.
The two values are added to obtain a result g2.
【００６４】以上のような手順の処理をパイプライン的
に行うことにより、ＳＲＡＭよりも安価なＤＲＡＭを使
用し、なおかつ高速な計算の実行が可能となる。図６
に、図３に示す関数計算装置を用いて関数計算を行った
時のデータの変化の様子を表したタイミングチャートを
示す。By performing the processing of the above-described procedure in a pipeline, it is possible to use a DRAM which is less expensive than an SRAM and to execute a calculation at a high speed. FIG.
FIG. 3 is a timing chart showing how data changes when a function calculation is performed using the function calculation device shown in FIG.
【００６５】このタイミングチャートは、基本クロック
ＣＬＫ、演算クロックＣＫ、ＤＲＡＭへの行アドレス入
力の制御信号であるＲＡＳ＊、列アドレス入力の制御信
号であるＣＡＳ＊、多体問題用計算装置内の関数計算準
備手段から入力されるアドレス信号ＡＤ、及び粒子間距
離ｘ（ｉ）と基点ｘ０（ｉ）との差ｄｘ（ｉ）、ＤＲＡ
Ｍから出力されるデータＤＴ０、フリップフロップ１２
２から出力されるデータＤＴ１、更に加算器１２７から
出力される加算結果Ｇ（ｘ）の、変化の様子を示してい
る。ここでＲＡＳ＊信号とＣＡＳ＊信号は、出力がロー
レベルの時に有効になる性質を持っている。なお、この
タイミングチャートと、図４及び図５のフローチャート
との対応関係は、この説明の中で随時述べていくことと
する。これは、この関数計算部がパイプライン処理を行
っており、各処理段階で時間的に重複する部分があるた
めである。This timing chart shows a basic clock CLK, an operation clock CK, a RAS * which is a control signal for inputting a row address to the DRAM, a CAS * which is a control signal for inputting a column address, and a function in the multi-body problem calculating device. The address signal AD input from the calculation preparation means, the difference dx (i) between the distance x (i) between the particles and the base point x0 (i), DRA
Data DT0 output from M, flip-flop 12
2 shows how the data DT1 output from 2 and the addition result G (x) output from the adder 127 change. Here, the RAS * signal and the CAS * signal have the property of being effective when the output is at a low level. Note that the correspondence between this timing chart and the flowcharts of FIGS. 4 and 5 will be described as needed in this description. This is because the function calculation unit performs the pipeline processing, and there is a portion that temporally overlaps in each processing stage.
【００６６】今、ｘ（ｉ）、ｘ（ｉ＋１）、ｘ（ｉ＋
２）、・・・の順に補間処理を行うとする。ｘ（ｉ）に
対する補間処理用データｆ’’（ｉ）、ｆ’（ｉ）、ｆ
（ｉ）と、ｘ（ｉ＋１）に対する補間処理用データ
ｆ’’（ｉ＋１）、ｆ’（ｉ＋１）、ｆ（ｉ＋１）と
は、ＤＲＡＭ１３０に同一行アドレスで格納されてい
る。また、ｘ（ｉ＋２）に対する補間処理用データ
ｆ’’（ｉ＋２）、ｆ’（ｉ＋２）、ｆ（ｉ＋２）は、
上記の行アドレスとは別の行アドレスで格納されてい
る。Now, x (i), x (i + 1), x (i +
Assume that interpolation processing is performed in the order of 2),. Interpolation processing data f ″ (i), f ′ (i), f for x (i)
(I) and the interpolation processing data f ″ (i + 1), f ′ (i + 1), and f (i + 1) for x (i + 1) are stored in the DRAM 130 at the same row address. Further, interpolation processing data f ″ (i + 2), f ′ (i + 2), and f (i + 2) for x (i + 2) are
It is stored at a different row address from the above row address.
【００６７】まずｘ（ｉ）に対する補間処理を行う。最
初の処理段階では、ｘ（ｉ）の２階微分係数１／２の値
ｆ''（ｉ）のアドレス信号の上位ビットＲｏｗ（ｉ）が
入力され（図４のステップＳ１）、Ｒｏｗ（ｉ）と行ア
ドレス記憶手段１１３からの出力との比較が、行アドレ
ス比較手段１１４において行われる（図４のステップＳ
２）。ここでｘ（ｉ）の補間処理はこの計算装置の始動
直後であるので、行アドレス記憶手段１１３には、最新
行アドレスの記憶がない。比較の結果が「同一ではな
い」なので、ウェイト信号が発生するが（図４のステッ
プＳ３）、ここではウェイト信号を受け取るべき２入力
セレクタ１２５にはデータがないので、何の働きもしな
い。ウェイト信号が発生した時の詳しい説明は後述す
る。比較の結果が「同一ではない」なので、上位ビット
Ｒｏｗ（ｉ）を最新行アドレスとして、行アドレス記憶
手段１１３に記憶する（図４のステップＳ４）。First, an interpolation process for x (i) is performed. In the first processing stage, the upper bit Row (i) of the address signal of the value f ″ (i) of the second derivative coefficient 係数 of x (i) is input (step S1 in FIG. 4), and Row (i) ) Is compared with the output from the row address storage means 113 in the row address comparison means 114 (step S in FIG. 4).
2). Here, since the interpolation processing of x (i) is performed immediately after the start of the calculation device, the row address storage unit 113 does not store the latest row address. Since the result of the comparison is "not identical", a wait signal is generated (step S3 in FIG. 4), but here there is no data in the two-input selector 125 that should receive the wait signal, so that no operation is performed. Detailed description when the wait signal is generated will be described later. Since the result of the comparison is "not the same", the upper bit Row (i) is stored in the row address storage means 113 as the latest row address (step S4 in FIG. 4).
【００６８】サイクルＴ１１の最初の基本クロックＣＬ
Ｋの立ち上がり時に、２階微分係数ｆ''（ｉ）のアドレ
ス信号の上位ビットＲｏｗ（ｉ）をアドレスバスインタ
フェースを介してアドレスバスへ出力し、次の基本クロ
ックＣＬＫでＲＡＳ＊信号を入力する（図４のステップ
Ｓ５）。First basic clock CL of cycle T11
At the rise of K, the upper bit Row (i) of the address signal of the second derivative f ″ (i) is output to the address bus via the address bus interface, and the RAS * signal is input at the next basic clock CLK. (Step S5 in FIG. 4).
【００６９】続くサイクルＴ１２の最初の基本クロック
ＣＬＫの立ち上がりで、２階微分係数ｆ''（ｉ）のアド
レス信号の下位ビットＣｏｌ（ｉ＋１）をアドレスバス
インタフェースを介してアドレスバスへ出力し、次の基
本クロックＣＬＫでＣＡＳ＊信号を入力する（図４のス
テップＳ６）。At the rising edge of the first basic clock CLK in the next cycle T12, the lower order bit Col (i + 1) of the address signal of the second derivative f ″ (i) is output to the address bus via the address bus interface. The CAS * signal is input with the basic clock CLK (step S6 in FIG. 4).
【００７０】これにより、ＤＲＡＭ１３０から演算部１
２０内のフリップフロップ１２２に２階微分係数の１／
２の値ｆ''（ｉ）がデータＤＴ０としてデータバス、デ
ータバスインタフェース１２１を介して読み込まれる
（図５のステップＳ１１）。サイクルＴ１３の演算クロ
ックＣＫの入力を受けて、フリップフロップ１２２がデ
ータＤＴ１として２階微分係数の１／２の値ｆ''（ｉ）
を出力すると、この時、２入力セレクタ１２３は入力端
子Ａを選択しており、乗算器１２４により２階微分係数
の１／２の値ｆ''（ｉ）と、粒子間距離ｘ（ｉ）と基点
ｘ０（ｉ）との差ｄｘ（ｉ）との乗算が行われる（図５
のステップＳ１３）。続く２入力セレクタ１２５は、こ
の時、入力端子Ａを選択しており、乗算結果はサイクル
Ｔ１３中にフリップフロップ１２６によってラッチされ
る（図５のステップＳ１４）。As a result, the operation unit 1 is
20 is set to 1 / (second derivative)
The value f ″ (i) of 2 is read as data DT0 via the data bus and the data bus interface 121 (step S11 in FIG. 5). Upon receiving the input of the operation clock CK in the cycle T13, the flip-flop 122 converts the data DT1 into a value f ″ (i) of １ ／ of the second derivative,
At this time, the two-input selector 123 has selected the input terminal A, and the multiplier 124 calculates the value f ″ (i) of 微分 of the second derivative and the distance x (i) between particles. Is multiplied by a difference dx (i) between the reference point x0 (i) and the reference point x0 (i) (FIG. 5).
Step S13). At this time, the subsequent two-input selector 125 has selected the input terminal A, and the multiplication result is latched by the flip-flop 126 during the cycle T13 (step S14 in FIG. 5).
【００７１】次の処理段階では、サイクルＴ１３の最初
の基本クロックＣＬＫの立ち上がり時に、１階微分係数
ｆ’（ｉ）のアドレス信号の下位ビットＣｏｌ（ｉ）＋
１をアドレスバスへ出力し、次の基本クロックＣＬＫで
ＣＡＳ＊信号を入力する（図４のステップＳ６）。これ
によりＤＲＡＭ１３０からフリップフロップ１２２に１
階微分係数ｆ’（ｉ）が、データＤＴ０として読み込ま
れる（図５のステップＳ１１）。In the next processing stage, the lower bits Col (i) + of the address signal of the first-order differential coefficient f ′ (i) at the rise of the first basic clock CLK in the cycle T13.
1 is output to the address bus, and a CAS * signal is input at the next basic clock CLK (step S6 in FIG. 4). As a result, 1 is transferred from the DRAM 130 to the flip-flop 122.
The differential coefficient f ′ (i) is read as data DT0 (step S11 in FIG. 5).
【００７２】サイクルＴ１４の演算クロックＣＫに同期
して、データＤＴ１として１階微分係数ｆ’（ｉ）が加
算器１２７に入力される。加算器１２７では、１階微分
係数ｆ’（ｉ）と、フリップフロップ１２６にラッチさ
れている乗算結果との、加算が行われる（図５のステッ
プＳ１７）。その加算結果ｇ１（ｉ）が加算器１２７か
ら計算結果Ｇ（ｘ）として出力される。この時２入力セ
レクタ１２３では入力端子Ｂが選択されており、加算結
果ｇ１（ｉ）は乗算器１２４に入力される。乗算器１２
４では、加算結果ｇ１（ｉ）と粒子間距離ｘ（ｉ）と基
点ｘ０（ｉ）との差ｄｘ（ｉ）との乗算が行われる（図
５のステップＳ１８）。続く２入力セレクタ１２５は、
この時、入力端子Ａを選択しており、乗算結果は、サイ
クルＴ１４中にフリップフロップ１２６によってラッチ
される（図５のステップＳ１９）。The first-order differential coefficient f ′ (i) is input to the adder 127 as data DT 1 in synchronization with the operation clock CK in the cycle T 14. The adder 127 adds the first-order differential coefficient f ′ (i) and the multiplication result latched by the flip-flop 126 (step S17 in FIG. 5). The addition result g1 (i) is output from the adder 127 as the calculation result G (x). At this time, the input terminal B is selected by the two-input selector 123, and the addition result g1 (i) is input to the multiplier. Multiplier 12
In 4, the multiplication of the addition result g1 (i) and the difference dx (i) between the interparticle distance x (i) and the base point x0 (i) is performed (step S18 in FIG. 5). The following two-input selector 125
At this time, the input terminal A is selected, and the multiplication result is latched by the flip-flop 126 during the cycle T14 (Step S19 in FIG. 5).
【００７３】最後の処理段階では、サイクルＴ１４の最
初の基本クロックＣＬＫの立ち上がり時に、近似値ｆ
（ｉ）のアドレス信号の下位ビットＣｏｌ（ｉ）＋２を
アドレスバスへ出力し、次の基本クロックＣＬＫでＣＡ
Ｓ＊信号を入力する（図４のステップＳ６）。これによ
り、ＤＲＡＭ１３０からフリップフロップ１２２に、近
似値ｆ（ｉ）がデータＤＴ０として読み込まれる（図５
のステップＳ１１）。In the last processing stage, at the rising of the first basic clock CLK in cycle T14, the approximate value f
The lower bit Col (i) +2 of the address signal (i) is output to the address bus, and CA
An S * signal is input (step S6 in FIG. 4). Thus, the approximate value f (i) is read from the DRAM 130 into the flip-flop 122 as the data DT0 (FIG. 5).
Step S11).
【００７４】サイクルＴ１５の演算クロックＣＫに同期
して、データＤＴ１として近似値ｆ（ｉ）が加算器１２
７に入力される。加算器１２７では、近似値ｆ（ｉ）
と、フリップフロップ１２６にラッチされている値との
加算が行われ（図５のステップＳ２１）、サイクルＴ１
５中に加算結果ｇ２（ｉ）が加算器１２７から出力され
る。この加算結果ｇ２（ｉ）が２次補間結果ｆ（ｘ
（ｉ））である。The approximate value f (i) is added to the adder 12 as data DT1 in synchronization with the operation clock CK in the cycle T15.
7 is input. In the adder 127, the approximate value f (i)
And the value latched by the flip-flop 126 are added (step S21 in FIG. 5), and the cycle T1 is performed.
5, the addition result g2 (i) is output from the adder 127. The addition result g2 (i) is the secondary interpolation result f (x
(I)).
【００７５】続いて、同一行に連続してアクセスする場
合の説明を行う。最初の処理段階で、ｘ（ｉ＋１）の２
階微分係数の１／２の値ｆ''（ｉ＋１）のアドレス信号
の上位ビットＲｏｗ（ｉ＋１）が入力され（図４のステ
ップＳ１）、Ｒｏｗ（ｉ＋１）と行アドレス記憶手段１
１３からの出力との比較が、行アドレス比較手段１１４
において行われる（図４のステップＳ２）。比較の結果
が「同一である」なので、ウェイト信号は発生しない。
サイクルＴ１５の最初の基本クロックＣＬＫの立ち上が
り時に、２階微分係数ｆ''（ｉ＋１）のアドレス信号の
下位ビットＣｏｌ（ｉ＋１）をアドレスバスへ出力し、
次の基本クロックＣＬＫでＣＡＳ＊信号を入力する（図
４のステップＳ６）。Next, the case where the same row is accessed continuously will be described. In the first processing stage, x (i + 1) 2
The upper bit Row (i + 1) of the address signal of the value f ″ (i + 1) of the half differential coefficient is input (Step S1 in FIG. 4), and Row (i + 1) and the row address storage unit 1 are input.
13 is compared with the output from the row address comparing means 114.
(Step S2 in FIG. 4). Since the result of the comparison is "identical", no wait signal is generated.
At the rising edge of the first basic clock CLK in the cycle T15, the lower bit Col (i + 1) of the address signal of the second derivative f ″ (i + 1) is output to the address bus,
The CAS * signal is input at the next basic clock CLK (step S6 in FIG. 4).
【００７６】これによりＤＲＡＭ１３０から演算部１２
０内のフリップフロップ１２２に、２階微分係数の１／
２の値ｆ''（ｉ＋１）が、データＤＴ０として、データ
バスを通して読み込まれる（図５のステップＳ１１）。
演算クロックＣＫの入力を受けてフリップフロップ１２
２がデータＤＴ１として２階微分係数の１／２の値ｆ''
（ｉ＋１）を出力すると、この時、２入力セレクタ１２
３は入力端子Ａを選択しており、乗算器１２４により２
階微分係数の１／２の値ｆ''（ｉ＋１）と粒子間距離ｘ
（ｉ）と基点ｘ０（ｉ）との差ｄｘ（ｉ＋１）の乗算が
行われる（図５のステップＳ１３）。続く２入力セレク
タ１２５は、この時、入力端子Ａを選択しており、乗算
結果はサイクルＴ１６の最初にフリップフロップ１２６
によってラッチされる（図５のステップＳ１４）。As a result, the operation unit 12 is
In the flip-flop 122 in 0, 1/2 of the second derivative
The value f ″ (i + 1) of 2 is read as data DT0 through the data bus (step S11 in FIG. 5).
The flip-flop 12 receives the input of the operation clock CK.
2 is a value f ″ of 値 of the second derivative as data DT1
When (i + 1) is output, the two-input selector 12
3 selects the input terminal A, and the multiplier 124
The value f ″ (i + 1) of the half of the differential coefficient and the distance x between particles
The multiplication of the difference dx (i + 1) between (i) and the base point x0 (i) is performed (step S13 in FIG. 5). At this time, the subsequent two-input selector 125 has selected the input terminal A, and the result of the multiplication is determined at the beginning of the cycle T16 by the flip-flop 126.
(Step S14 in FIG. 5).
【００７７】次の処理段階では、サイクルＴ１６の最初
の基本クロックＣＬＫの立ち上がり時に、１階微分係数
ｆ’（ｉ＋１）のアドレス信号の下位ビットＣｏｌ（ｉ
＋１）＋１をアドレスバスへ出力し、次の基本クロック
ＣＬＫでＣＡＳ＊信号を入力する（図４のステップＳ
６）。これによりＤＲＡＭ１３０からフリップフロップ
１２２に、１階微分係数ｆ’（ｉ＋１）が、データＤＴ
０として、読み込まれる（図５のステップＳ１１）。In the next processing stage, the lower bits Col (i) of the address signal of the first-order differential coefficient f ′ (i + 1) at the rise of the first basic clock CLK in cycle T16.
+1) +1 is output to the address bus, and a CAS * signal is input at the next basic clock CLK (step S in FIG. 4).
6). As a result, the first-order differential coefficient f ′ (i + 1) is transferred from the DRAM 130 to the flip-flop 122 by the data DT.
It is read as 0 (step S11 in FIG. 5).
【００７８】演算クロックＣＫに同期して、データＤＴ
１として１階微分係数ｆ’（ｉ＋１）が加算器１２７に
入力される。加算器１２７では、１階微分係数ｆ’（ｉ
＋１）と、フリップフロップ１２６にラッチされている
乗算結果との、加算が行われる（図５のステップＳ１
７）。その加算結果ｇ１（ｉ＋１）が加算器１２７から
計算結果Ｇ（ｘ）として出力される。この時２入力セレ
クタ１２３では入力端子Ｂが選択されており、加算結果
ｇ１（ｉ＋１）は乗算器１２４に入力される。乗算器１
２４では、加算結果ｇ１（ｉ＋１）と粒子間距離ｘ
（ｉ）と基点ｘ０（ｉ）との差ｄｘ（ｉ＋１）との乗算
が行われる（図５のステップＳ１８）。続く２入力セレ
クタ１２５は、この時、入力端子Ａを選択しており、乗
算結果は、サイクルＴ１７中にフリップフロップ１２６
によってラッチされる（図５のステップＳ１９）。The data DT is synchronized with the operation clock CK.
The first-order differential coefficient f ′ (i + 1) is input to the adder 127 as 1. In the adder 127, the first derivative f ′ (i
+1) and the multiplication result latched in the flip-flop 126 are added (step S1 in FIG. 5).
7). The addition result g1 (i + 1) is output from the adder 127 as the calculation result G (x). At this time, the input terminal B is selected by the two-input selector 123, and the addition result g1 (i + 1) is input to the multiplier. Multiplier 1
At 24, the addition result g1 (i + 1) and the distance between particles x
The multiplication by the difference dx (i + 1) between (i) and the base point x0 (i) is performed (step S18 in FIG. 5). At this time, the subsequent two-input selector 125 has selected the input terminal A, and the result of the multiplication is output to the flip-flop 126 during the cycle T17.
(Step S19 in FIG. 5).
【００７９】最後の処理段階では、サイクルＴ１７の最
初の基本クロックＣＬＫの立ち上がり時に、近似値ｆ
（ｉ＋１）のアドレス信号の下位ビットＣｏｌ（ｉ＋
１）＋２をアドレスバスへ出力、次の基本クロックＣＬ
ＫでＣＡＳ＊信号を入力し、２次補間結果ｆ（ｘ（ｉ＋
１））を求めるが、その処理と並行して行われるｘ（ｉ
＋２）の補間処理においてウェイト信号が発生している
ので、その働きに関して同時に説明する。In the last processing stage, at the rising of the first basic clock CLK in the cycle T17, the approximate value f
The lower bit Col (i +) of the address signal (i + 1)
1) +2 is output to the address bus, and the next basic clock CL
K, input a CAS * signal, and input a secondary interpolation result f (x (i +
1)), and x (i) performed in parallel with the processing
Since the weight signal is generated in the interpolation processing of (+2), the operation thereof will be described at the same time.
【００８０】サイクルＴ１８において、ｘ（ｉ＋２）の
２階微分係数ｆ''（ｉ＋２）のアドレス信号の上位ビッ
トＲｏｗ（ｉ＋２）と行アドレス記憶手段１１３からの
出力との比較が、行アドレス比較手段１１４において行
われる（図４のステップＳ２）。比較の結果が「同一で
はない」なので、ウェイト信号が発生し（図４のステッ
プＳ３）、多体問題用計算装置の各手段にパイプライン
処理の一時停止を要求する。このウェイト信号は更に、
演算部１２０内の２入力セレクタ１２５に働き、処理が
再び等速に行えるようになる演算クロックＣＫの２クロ
ック分の間、入力端子Ｂを選択し続けるよう作用する
（図５のステップＳ１５、Ｓ２０）。In the cycle T18, the comparison between the upper bit Row (i + 2) of the address signal of the second derivative coefficient f ″ (i + 2) of x (i + 2) and the output from the row address storage unit 113 is performed by the row address comparison unit. This is performed at 114 (step S2 in FIG. 4). Since the result of the comparison is "not the same", a wait signal is generated (step S3 in FIG. 4), requesting each means of the multi-body problem computing device to suspend the pipeline processing. This wait signal further
It acts on the two-input selector 125 in the arithmetic part 120 to keep the input terminal B selected for two clocks of the arithmetic clock CK at which the processing can be performed again at a constant speed (steps S15 and S20 in FIG. 5). ).
【００８１】そのため、この間、多体問題用計算装置内
の関数計算準備手段演算部からの出力である粒子間距離
ｘ（ｉ）と基点ｘ０（ｉ）との差ｄｘはｄｘ（ｉ）のま
まとなり、演算部１２０内のフリップフロップ１２２に
は新しいデータの入力がないため、データＤＴ１はｆ
（ｉ＋１）のまま、また結果出力のＧ（ｘ）はｇ（ｉ＋
１）のままである。Therefore, during this time, the difference dx between the interparticle distance x (i) and the base point x0 (i), which is the output from the function calculation preparation means operation unit in the multibody problem calculation apparatus, remains dx (i). Since there is no new data input to the flip-flop 122 in the operation unit 120, the data DT1 becomes f
(I + 1) and G (x) of the result output is g (i +
1) It remains.
【００８２】サイクルＴ１８中に新しい行アドレスの記
憶も行う。続くサイクルＴ１９の最初の基本クロックＣ
ＬＫの立ち上がり時に、記憶した行アドレスＲｏｗ（ｉ
＋２）をアドレスバスへ出力、次の基本クロックＣＬＫ
でＲＡＳ＊信号を入力する（図４のステップＳ５）。サ
イクルＴ２０の最初の基本クロックＣＬＫの立ち上がり
で、２階微分係数ｆ''（ｉ＋２）のアドレス信号の下位
ビットＣｏｌ（ｉ＋２）をアドレスバスへ出力し、次の
基本クロックＣＬＫでＣＡＳ＊信号を入力する（図４の
ステップＳ６）。A new row address is also stored during the cycle T18. First basic clock C of the following cycle T19
At the rise of LK, the stored row address Row (i
+2) to the address bus, and the next basic clock CLK
Input the RAS * signal (step S5 in FIG. 4). At the first rising edge of the basic clock CLK in cycle T20, the lower order bit Col (i + 2) of the address signal of the second derivative f ″ (i + 2) is output to the address bus, and the CAS * signal is input at the next basic clock CLK. (Step S6 in FIG. 4).
【００８３】サイクルＴ２０の最初の基本クロックＣＫ
の立ち上がりで、ウェイト信号の一時停止作用が解除と
なる。ここにおいてようやくサイクルＴ１７で入力した
ｘ（ｉ＋１）の近似値ｆ（ｉ＋１）が、データＤＴ０と
してＤＲＡＭ１３０から演算部１２０内のフリップフロ
ップ１２２に読み込まれる（図５のステップＳ１１）。
演算クロックＣＫに同期して、近似値ｆ（ｉ）がデータ
ＤＴ１として加算器１２７に入力される。加算器１２７
では、近似値ｆ（ｉ）と、フリップフロップ１２６にラ
ッチされている値との加算が行われ（図５のステップＳ
２１）、サイクルＴ２０中に加算結果ｇ２（ｉ＋１）が
加算器１２７から出力される。この加算結果ｇ２（ｉ＋
１）が２次補間結果ｆ（ｘ（ｉ＋１））である。First basic clock CK of cycle T20
At the rise of the signal, the temporary stop function of the wait signal is released. Here, the approximate value f (i + 1) of x (i + 1) input at cycle T17 is finally read from the DRAM 130 into the flip-flop 122 in the arithmetic unit 120 as data DT0 (step S11 in FIG. 5).
The approximate value f (i) is input to the adder 127 as data DT1 in synchronization with the operation clock CK. Adder 127
Then, the addition of the approximate value f (i) and the value latched in the flip-flop 126 is performed (step S in FIG. 5).
21), the addition result g2 (i + 1) is output from the adder 127 during the cycle T20. This addition result g2 (i +
1) is the secondary interpolation result f (x (i + 1)).
【００８４】以下同様にＣｏｌ（ｉ＋２），Ｃｏｌ（ｉ
＋２）＋１，・・・とアドレスの入力を続け、処理を連
続して実行させることができる。このように、ルックア
ップテーブル用メモリへのアクセスを、可能な限り高速
ページモードの短いサイクルで行い、なおかつ各処理段
階及び処理手段を全てパイプライン化することによっ
て、安価なＤＲＡＭを使用しながら計算の高速化を図る
ことができる。Similarly, Col (i + 2) and Col (i + 2)
+2) +1,..., The input of the address is continued, and the processing can be executed continuously. As described above, the access to the look-up table memory is performed in the shortest cycle of the high-speed page mode as much as possible, and all the processing stages and processing means are pipelined, so that the calculation can be performed using an inexpensive DRAM. Can be speeded up.
【００８５】次に、本発明の多体問題用計算装置にＮ個
の粒子の座標を供給する座標格納用メモリ２０への、Ｎ
個の粒子座標の格納方法について説明する。まず、Ｎ個
の粒子を含み、多体問題計算の対象となる空間を、多数
の直方体に分割しておく。Next, N is stored in a coordinate storage memory 20 which supplies the coordinates of N particles to the multi-body problem calculating apparatus of the present invention.
A method of storing individual particle coordinates will be described. First, a space that includes N particles and is the target of the many-body problem calculation is divided into a number of rectangular parallelepipeds.
【００８６】図７は、計算を行う空間６０を多数の直方
体６１，６２，６３，・・・、に分割したものである。
各直方体には各々多数の粒子６１ａ，６１ｂ，６１ｃ，
・・・，が含まれる。FIG. 7 divides the space 60 for calculation into a number of rectangular parallelepipeds 61, 62, 63,.
Each cuboid has a large number of particles 61a, 61b, 61c,
... are included.
【００８７】まず特定の直方体、例えば６１内にある全
ての粒子の座標を、座標メモリにその格納アドレスが隣
接するように任意の順番で格納する。次にその直方体に
隣接した、例えば６２内にある全ての粒子の座標を、先
に使用した格納アドレスに隣接した位置に、任意の順番
で格納する。以後、全ての粒子の座標が座標メモリに格
納されるまでこれを続ける。First, the coordinates of all particles in a specific rectangular parallelepiped, for example, 61, are stored in a coordinate memory in an arbitrary order so that their storage addresses are adjacent. Next, the coordinates of all particles adjacent to the rectangular parallelepiped, for example, within 62, are stored in a position adjacent to the previously used storage address in an arbitrary order. Thereafter, this is continued until the coordinates of all the particles are stored in the coordinate memory.
【００８８】計算を開始すると、粒子の座標は座標格納
用メモリ２０から次々と供給されるが、その際連続して
供給される粒子は、最も離れているものでもこの直方体
２つ分を合わせた直方体の対角線の長さ７０の距離の位
置に存在している。関数計算手段１６において、ルック
アップテーブル用メモリ３０を参照するためのアドレス
として使用されるのは、特定粒子と、供給された粒子と
の距離Ｒの２乗に依存した数値である。よって、連続し
て出力される粒子座標と特定粒子との距離Ｒの値が近く
なり、ルックアップテーブル用メモリ１３０の同一行に
連続してアクセスする可能性が高くなる。When the calculation is started, the coordinates of the particles are supplied one after another from the coordinate storage memory 20. At this time, even if the particles supplied continuously are the farthest ones, the two cuboids are combined. The rectangular parallelepiped exists at a distance of 70 diagonal lines. In the function calculating means 16, a value depending on the square of the distance R between the specific particle and the supplied particle is used as an address for referring to the look-up table memory 30. Therefore, the value of the distance R between the continuously output particle coordinates and the specific particle becomes smaller, and the possibility of continuously accessing the same row of the look-up table memory 130 increases.
【００８９】先に述べたように、同一行に連続してアク
セスする場合はパイプライン処理を停止することなく計
算が行えるので、演算速度の低下を抑えることができ
る。以上に述べたような構成にすることにより、演算速
度の低下を抑えながら、ルックアップテーブル用メモリ
に、ＳＲＡＭと比べて低価格であるＤＲＡＭを用いるこ
とができ、演算装置全体のコスト削減を図ることができ
る。As described above, when accessing the same row continuously, the calculation can be performed without stopping the pipeline processing, so that a decrease in the operation speed can be suppressed. With the above-described configuration, a DRAM that is less expensive than an SRAM can be used as the lookup table memory while suppressing a decrease in the operation speed, and the cost of the entire operation device can be reduced. be able to.
【００９０】なお、上記の実施の形態では、多体問題用
計算装置のルックアップテーブル用メモリとのアクセス
に拘わる関数計算手段に本発明を適用した例を示した
が、座標格納用メモリとのアクセスを行う座標読み込み
手段においても同様に、パイプライン処理用のウェイト
信号発生回路の組込みが可能である。In the above embodiment, an example is shown in which the present invention is applied to the function calculating means relating to the access to the lookup table memory of the multi-body problem calculating apparatus. Similarly, a weight reading circuit for pipeline processing can be incorporated in the coordinate reading means for accessing.
【００９１】[0091]
【発明の効果】以上説明したように本発明の多体問題計
算方法では、互いに隣接した粒子座標を連続して供給
し、座標と予め設定された特定粒子座標との差分に対応
したパラメータを、ダイナミックメモリ内の差分の２乗
に依存したアドレスから読み出すようにしたので、粒子
間距離に対応したパラメータが、ダイナミックメモリの
同一行アドレスから連続して読み出される確率が高くな
り、処理速度を大きく損なうことなく多体問題の計算を
行うことができる。 As described above, the many-body problem meter according to the present invention is used.
In the calculation method, adjacent particle coordinates are continuously supplied.
Corresponding to the difference between the coordinates and the preset specific particle coordinates
The parameter obtained is the square of the difference in the dynamic memory.
Read from the address that depends on
The parameter corresponding to the distance between
The probability of consecutive reading from the same row address is high
Calculation of many-body problems without significantly impairing the processing speed.
It can be carried out.
【００９２】[0092]
【００９３】[0093]
【図１】本発明の原理構成図である。FIG. 1 is a principle configuration diagram of the present invention.
【図２】本発明の計算装置を関数計算手段として、多体
問題用計算装置を組み立てた場合の実施の形態を示すブ
ロック図である。FIG. 2 is a block diagram showing an embodiment in which a calculation device for a many-body problem is assembled using the calculation device of the present invention as a function calculation means.
【図３】本発明の計算装置の第１の実施の形態の簡略回
路図である。FIG. 3 is a simplified circuit diagram of a first embodiment of the computing device of the present invention.
【図４】図３に示す関数計算装置を用いて、補間処理を
行う場合のフローチャートである。FIG. 4 is a flowchart in the case of performing an interpolation process using the function calculation device shown in FIG. 3;
【図５】図３に示す関数計算装置を用いて、補間処理を
行う場合の、演算部の動作手順を示すフローチャートで
ある。FIG. 5 is a flowchart illustrating an operation procedure of a calculation unit when performing interpolation processing using the function calculation device illustrated in FIG. 3;
【図６】図３に示す関数計算装置を用いて関数計算を行
った時のデータの変化の様子を表したタイミングチャー
トである。6 is a timing chart showing how data changes when a function calculation is performed using the function calculation device shown in FIG. 3;
【図７】計算を行う空間を多数の直方体に分割したもの
である。FIG. 7 is a diagram in which a space for calculation is divided into a number of rectangular parallelepipeds.
【図８】従来の多体問題用計算装置の関数計算部の回路
図であるFIG. 8 is a circuit diagram of a function calculation unit of a conventional multi-body problem calculation device.
【図９】従来の関数計算装置のデータの変化の様子を示
すタイミングチャートである。FIG. 9 is a timing chart showing how data changes in a conventional function calculation device.
１ ダイナミックメモリ ２ 比較手段 ３ アドレス制御手段 ４ 行アドレス記憶手段 ５ 停止信号出力手段 １０ 多体問題用計算装置 １１ 座標読み込み手段 １２ 特定座標記憶手段 １３ 座標差分計算手段 １４ 遅延手段 １５ 関数計算準備手段 １６ 関数計算手段 １７ 粒子間力計算手段 １８ 加算手段 ２０ 座標格納用メモリ ３０ ルックアップテーブル用メモリ REFERENCE SIGNS LIST 1 dynamic memory 2 comparison means 3 address control means 4 row address storage means 5 stop signal output means 10 multi-body problem calculation device 11 coordinate reading means 12 specific coordinate storage means 13 coordinate difference calculation means 14 delay means 15 function calculation preparation means 16 Function calculation means 17 Interparticle force calculation means 18 Addition means 20 Coordinate storage memory 30 Lookup table memory
───────────────────────────────────────────────────── フロントページの続き (72)発明者 庄谷 智之 神奈川県足柄上郡中井町境430 グリー ンテクなかい 富士ゼロックス株式会社 内 (72)発明者 上床 弘毅 神奈川県足柄上郡中井町境430 グリー ンテクなかい 富士ゼロックス株式会社 内 (72)発明者 豊田 新次郎 神奈川県足柄上郡中井町境430 グリー ンテクなかい 富士ゼロックス株式会社 内 (56)参考文献 特開 平７−160249（ＪＰ，Ａ) 特開 平６−175825（ＪＰ，Ａ) 特開 平１−195552（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 1/02 G06F 7/544 G06F 12/00 - 12/06 G06F 17/17 G06F 19/00 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Tomoyuki Shoya 430 Nakai-cho, Sakaigami-gun, Kanagawa Prefecture Green Tech Nakai Inside Fuji Xerox Co., Ltd. Inside the company (72) Inventor Shinjiro Toyoda 430 Nakai-cho, Nakai-machi, Ashigara-gun, Kanagawa Prefecture Green Tech Inside Fuji Xerox Co., Ltd. (56) References JP-A-7-160249 (JP, A) JP-A-6-175825 (JP, A) JP-A-1-195552 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G06F 1/02 G06F 7/544 G06F 12/00-12/06 G06F 17/17 G06F 19/00
Claims (1)
により、複数の粒子からなる系内のある粒子における物
理量を他の粒子との相互作用の総和として計算する多体
問題計算方法において、 粒子の座標が供給されると、ページモードのアクセスが
可能なダイナミックメモリに対して、前回読み出しを行
った領域と同じ行アドレスであれば列アドレスのみを続
けて供給し、前回読み出しを行った領域と異なる行アド
レスであれば、パイプライン処理を所定の時間だけ停止
させつつ行アドレスと列アドレスとを供給することによ
り、前記座標と予め設定された特定粒子座標との差分に
対応したパラメータを、前記ダイナミックメモリ内の前
記差分の２乗に依存したアドレスから読み出し、前記パ
ラメータを用いて物理量を計算する多体問題用計算装置
に対し、互いに隣接する粒子座標を連続して供給する、 ことを特徴とする多体問題計算方法。 A processor whose processing is pipelined.
, The material in one particle in the system consisting of multiple particles
Many-body calculation of physics as the sum of interactions with other particles
In the problem calculation method, when the coordinates of the particles are supplied, page mode access is
The previous read is performed for the possible dynamic memory.
If the address is the same as the row address, only the column address is continued.
And a row address different from the area from which the data was read last time.
If not, stop pipeline processing for a predetermined time
Supply the row and column addresses
The difference between the coordinates and the preset specific particle coordinates.
The corresponding parameter in the dynamic memory
The address is read from the address depending on the square of the difference, and
A multi-body problem calculator that calculates physical quantities using parameters
A multi-body problem calculation method , wherein mutually adjacent particle coordinates are continuously supplied .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5861996A JP3277799B2 (en) | 1996-03-15 | 1996-03-15 | Many-body problem calculation method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5861996A JP3277799B2 (en) | 1996-03-15 | 1996-03-15 | Many-body problem calculation method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09251418A JPH09251418A (en) | 1997-09-22 |
| JP3277799B2 true JP3277799B2 (en) | 2002-04-22 |
Family
ID=13089590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5861996A Expired - Fee Related JP3277799B2 (en) | 1996-03-15 | 1996-03-15 | Many-body problem calculation method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3277799B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2854051A2 (en) | 2013-09-27 | 2015-04-01 | Fujitsu Limited | Simulation device, simulation program, and simulation method |
-
1996
- 1996-03-15 JP JP5861996A patent/JP3277799B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2854051A2 (en) | 2013-09-27 | 2015-04-01 | Fujitsu Limited | Simulation device, simulation program, and simulation method |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09251418A (en) | 1997-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112101541B (en) | Device, method, chip and board card for splitting high-bit-width data | |
| JP3277799B2 (en) | Many-body problem calculation method | |
| Boraey | An asymptotically adaptive successive equilibrium relaxation approach for the accelerated convergence of the lattice Boltzmann method | |
| US5978574A (en) | Formal verification of queue flow-control through model-checking | |
| US20120089385A1 (en) | Memory modeling methods and model generators | |
| US10198301B2 (en) | Semiconductor device | |
| Fukushige et al. | WINE-1: Special-Purpose Computer forN-Body Simulations with a Periodic Boundary Condition | |
| TW202026954A (en) | Dynamic minibatch sizes | |
| Pourgholi et al. | An iterative LMI-based reduced-order observer design for fractional-order chaos synchronization | |
| JPH10134183A (en) | Image processor | |
| JPS63123175A (en) | Arithmetic unit for moment of image data | |
| US6876940B2 (en) | Measuring constraint parameters at different combinations of circuit parameters | |
| US7483819B2 (en) | Representing data having multi-dimensional input vectors and corresponding output element by piece-wise polynomials | |
| JPH06318092A (en) | Variable delay circuit | |
| US6763401B2 (en) | Direct memory access controller | |
| JP5773002B2 (en) | Integrated circuit | |
| US5572447A (en) | Coordinate difference calculating device | |
| KR101680015B1 (en) | Method and Apparatus for high frequency test clock number adjustable clock generator | |
| US20220083909A1 (en) | Data processing method and apparatus, and related product | |
| US20220405048A1 (en) | Data processing apparatus, computer-readable recording medium storing program, and method of processing data | |
| JP3161525B2 (en) | Apparatus and method for calculating power consumption | |
| JPH09251449A (en) | Many-body problem calculation device | |
| JP2003177960A (en) | Arithmetic unit and storage device | |
| US7484193B2 (en) | Method and software for predicting the timing delay of a circuit path using two different timing models | |
| WO2023212568A1 (en) | On-chip automation of clock-to-q access time measurement of a memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080215 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090215 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110215 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120215 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |