JP3267067B2 - Ceramic electronic components - Google Patents

Ceramic electronic components

Info

Publication number
JP3267067B2
JP3267067B2 JP24295394A JP24295394A JP3267067B2 JP 3267067 B2 JP3267067 B2 JP 3267067B2 JP 24295394 A JP24295394 A JP 24295394A JP 24295394 A JP24295394 A JP 24295394A JP 3267067 B2 JP3267067 B2 JP 3267067B2
Authority
JP
Japan
Prior art keywords
electrode
sintered body
multilayer capacitor
layer
resin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP24295394A
Other languages
Japanese (ja)
Other versions
JPH08107038A (en
Inventor
康信 米田
英樹 鈴木
邦彦 浜田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP24295394A priority Critical patent/JP3267067B2/en
Publication of JPH08107038A publication Critical patent/JPH08107038A/en
Application granted granted Critical
Publication of JP3267067B2 publication Critical patent/JP3267067B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、例えば積層コンデンサ
などのようなセラミック電子部品に関し、特に、外部電
極構造が改良されたセラミック電子部品に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a ceramic electronic component such as a multilayer capacitor, and more particularly to a ceramic electronic component having an improved external electrode structure.

【0002】[0002]

【従来の技術】従来のセラミック電子部品の一例として
の積層コンデンサを、図1を参照して説明する。
2. Description of the Related Art A multilayer capacitor as an example of a conventional ceramic electronic component will be described with reference to FIG.

【0003】積層コンデンサ1は、チタン酸バリウムな
どの誘電体セラミックスよりなるセラミック焼結体2を
用いて構成されている。セラミック焼結体2内には、セ
ラミック層を介して重なり合うように、複数の内部電極
3〜7が形成されている。また、焼結体2の一方端面2
a上には、内部電極4,6に電気的に接続されるよう
に、外部電極8が形成されている。セラミック焼結体2
の他方端面2b上には、内部電極3,5,7に電気的に
接続されるように、外部電極9が形成されている。
A multilayer capacitor 1 is formed using a ceramic sintered body 2 made of a dielectric ceramic such as barium titanate. In the ceramic sintered body 2, a plurality of internal electrodes 3 to 7 are formed so as to overlap with a ceramic layer interposed therebetween. Also, one end face 2 of the sintered body 2
An external electrode 8 is formed on “a” so as to be electrically connected to the internal electrodes 4 and 6. Ceramic sintered body 2
On the other end surface 2b, an external electrode 9 is formed so as to be electrically connected to the internal electrodes 3, 5, 7.

【0004】内部電極3〜7は、通常、Pd又はAg−
Pd合金などの貴金属材料からなる。他方、外部電極
8,9の形成に際しては、内部電極3〜7との電気的接
続の信頼性を高めるために、最下層として、Ag又はA
g−Pd合金を含有する導電ペーストを塗布し、焼き付
けることにより形成された第1の電極層8a,9aを形
成する。
The internal electrodes 3 to 7 are usually made of Pd or Ag-
It is made of a noble metal material such as a Pd alloy. On the other hand, when the external electrodes 8 and 9 are formed, Ag or A is used as the lowermost layer in order to increase the reliability of electrical connection with the internal electrodes 3 to 7.
First electrode layers 8a and 9a are formed by applying and baking a conductive paste containing a g-Pd alloy.

【0005】また、積層コンデンサ1をプリント回路基
板などに実装するに際しては、半田により外部電極8,
9をプリント回路基板上の配線電極に電気的に接続す
る。ところが、第1の電極層8a,9aはAgなどの半
田食われを生じやすい材料を主成分とする。従って、第
1の電極層8a,9aのみを外部電極材料として用いて
半田付けした場合には、半田食われ現象により、外部電
極が部分的に消失し、積層コンデンサ1を確実に機能さ
せることができなくなる。
When mounting the multilayer capacitor 1 on a printed circuit board or the like, the external electrodes 8 and
9 is electrically connected to the wiring electrodes on the printed circuit board. However, the first electrode layers 8a and 9a are mainly made of a material such as Ag which is apt to cause solder erosion. Therefore, when soldering is performed using only the first electrode layers 8a and 9a as an external electrode material, the external electrodes partially disappear due to the solder erosion phenomenon, and the multilayer capacitor 1 can function reliably. become unable.

【0006】そこで、半田食われを防止するために、第
1の電極層8a,9a上に、Niなどの半田食われを生
じ難い材料をメッキすることより、第2の電極層8b,
9bが形成されている。また、Niなどの半田食われを
生じ難い材料は半田付け性が十分でないため、半田付け
性を高めるためにSnまたはSn−Pb合金などの半田
付け性に優れた材料をメッキすることにより、第3の電
極層8c,9cが形成されている。
Therefore, in order to prevent solder erosion, the first electrode layers 8a and 9a are plated with a material such as Ni that is unlikely to cause solder erosion, thereby plating the second electrode layers 8b and 9a.
9b is formed. In addition, since materials such as Ni that are unlikely to cause solder erosion do not have sufficient solderability, by plating a material excellent in solderability, such as Sn or Sn-Pb alloy, in order to enhance solderability. Three electrode layers 8c and 9c are formed.

【0007】[0007]

【発明が解決しようとする課題】従来の積層コンデンサ
1では、上記第1〜第3の電極層8a〜8c,9a〜9
cにより外部電極8,9が構成されていた。この種の積
層コンデンサ1を外部電極8,9を半田付けすることに
よりプリント回路基板等に実装した場合、場合によって
は、基板の撓みなどにより積層コンデンサ1にかなり大
きな外力が加わることがあった。例えば、積層コンデン
サ1が実装されたプリント回路基板を電子機器の取り付
け部分に挿入する際に、プリント回路基板に撓みが生
じ、それによって実装されている積層コンデンサ1に外
力が加わったり、あるいは周囲の温度変化等によりプリ
ント回路基板が膨張・収縮することにより基板が歪むこ
とがあった。
In the conventional multilayer capacitor 1, the first to third electrode layers 8a to 8c, 9a to 9
The external electrodes 8 and 9 were constituted by c. When this type of multilayer capacitor 1 is mounted on a printed circuit board or the like by soldering the external electrodes 8 and 9, in some cases, a considerably large external force is applied to the multilayer capacitor 1 due to bending of the substrate. For example, when the printed circuit board on which the multilayer capacitor 1 is mounted is inserted into the mounting portion of the electronic device, the printed circuit board is bent, and thus an external force is applied to the mounted multilayer capacitor 1 or the surroundings. In some cases, the printed circuit board expands and contracts due to a temperature change or the like, causing the board to be distorted.

【0008】特に、図2に示すように、積層コンデンサ
1が実装されている基板10が積層コンデンサ1側に突
き出るように撓んだ場合には、外部電極8,9がセラミ
ック焼結体2から分離する方向に大きな力が加えられ
る。ところが、第1の電極層8a,9aはセラミック焼
結体2に強固に密着されており、かつ第1〜第3の電極
層8a〜8c,9a〜9c間も強固に密着されている。
従って、上記のような外力が加えられた場合、セラミッ
ク焼結体2において矢印Aで示すクラックが生じ、その
結果、積層コンデンサ1が機能しなくなることがあっ
た。
In particular, as shown in FIG. 2, when the substrate 10 on which the multilayer capacitor 1 is mounted is bent so as to protrude toward the multilayer capacitor 1, the external electrodes 8 and 9 are separated from the ceramic sintered body 2. A large force is applied in the direction of separation. However, the first electrode layers 8a and 9a are firmly adhered to the ceramic sintered body 2, and the first to third electrode layers 8a to 8c and 9a to 9c are also firmly adhered.
Therefore, when the external force as described above is applied, a crack indicated by an arrow A occurs in the ceramic sintered body 2, and as a result, the multilayer capacitor 1 may not function.

【0009】他方、外部電極8,9のセラミック焼結体
2に対する密着性を低めれば、上記のような外力が加わ
った際に外部電極8,9をセラミック焼結体2から剥離
させることにより、上記外力を吸収することができ、セ
ラミック焼結体2におけるクラックの発生を防止し得る
と考えられる。しかしながら、外部電極8,9がセラミ
ック焼結体2から剥離してしまうと、もはや積層コンデ
ンサ1として動作させることができなくなる。
On the other hand, if the adhesion of the external electrodes 8 and 9 to the ceramic sintered body 2 is reduced, the external electrodes 8 and 9 are peeled off from the ceramic sintered body 2 when the above-described external force is applied. It is considered that the above-mentioned external force can be absorbed and the occurrence of cracks in the ceramic sintered body 2 can be prevented. However, when the external electrodes 8 and 9 are peeled off from the ceramic sintered body 2, it is no longer possible to operate the multilayer capacitor 1.

【0010】本発明の目的は、セラミック電子部品が実
装されている基板に撓み等が生じたとしても、セラミッ
ク焼結体のクラックや外部電極の剥離が生じ難い、信頼
性に優れたセラミック電子部品を提供することにある。
An object of the present invention is to provide a ceramic electronic component having excellent reliability, in which cracks in a ceramic sintered body and exfoliation of external electrodes hardly occur even when a substrate on which a ceramic electronic component is mounted is bent. Is to provide.

【0011】[0011]

【課題を解決するための手段】本発明は、内部電極を有
するセラミック焼結体の外表面に外部電極が形成されて
いるセラミック電子部品であり、下記の構成を備えるこ
とを特徴とする。
The present invention is a ceramic electronic component in which an external electrode is formed on the outer surface of a ceramic sintered body having an internal electrode, and has the following configuration.

【0012】すなわち、本発明のセラミック電子部品
は、セラミック焼結体と、セラミック焼結体内に形成さ
れた内部電極と、セラミック焼結体の外表面に形成され
た外部電極とを備える。
That is, the ceramic electronic component of the present invention includes a ceramic sintered body, an internal electrode formed in the ceramic sintered body, and an external electrode formed on an outer surface of the ceramic sintered body.

【0013】さらに、外部電極は、焼結体外表面に導電
ペーストを塗布・焼き付けることにより形成された第1
の電極層と、第1の電極層の外側に形成され、かつ内側
及び外側に位置する他の電極層よりも弾性度の大きい樹
脂層の厚み方向に貫通する貫通孔の内部に導電性材料が
埋め込まれた導電性樹脂層と、導電性樹脂層の外側に形
成された第2の電極層とを有するものである。
Further, the external electrode is formed by applying and baking a conductive paste to the outer surface of the sintered body.
And a conductive material is formed inside a through hole formed in the thickness direction of the resin layer having a higher elasticity than the other electrode layers formed on the outside and the inside of the first electrode layer and located inside and outside. It has a buried conductive resin layer and a second electrode layer formed outside the conductive resin layer.

【0014】第1の電極層を構成する材料としては、従
来よりセラミック電子部品の外部電極の形成時に汎用さ
れている種々の導電ペーストを用いることができる。こ
のような導電ペーストの例としては、Ag、Cu、Ag
−Pd合金などの導電性に優れた材料粉末を主成分とす
るものが用いられる。導電ペーストは、上記のような導
電性粉末にガラス樹脂バインダ及び溶剤を混練すること
により得られ、第1の電極層は、上記導電ペーストをセ
ラミック焼結体の外表面に塗布し、焼き付けることによ
り形成されている。この導電ペーストを塗布し、焼き付
ける工程についても、従来のセラミック電子部品の外部
電極形成方法と同様に行い得る。
As the material constituting the first electrode layer, there can be used various conductive pastes which have been conventionally used for forming external electrodes of ceramic electronic components. Examples of such a conductive paste include Ag, Cu, and Ag.
A material mainly composed of a material powder having excellent conductivity such as a Pd alloy is used. The conductive paste is obtained by kneading a glass resin binder and a solvent into the conductive powder as described above, and the first electrode layer is formed by applying the conductive paste on the outer surface of the ceramic sintered body and baking the paste. Is formed. The steps of applying and baking this conductive paste can be performed in the same manner as the conventional method of forming external electrodes of a ceramic electronic component.

【0015】また、第1の電極層の外側に形成された導
電性樹脂層は、その内側及び外側、すなわち第1の電極
層及び第2の電極層よりも破断強度の小さい樹脂層から
構成される。この樹脂層は、その厚み方向に貫通する貫
通孔を有しており、貫通孔の内部には導電性材料が埋め
込まれている。このような構成により、第1の電極層と
第2の電極層との間の導通を確保し、かつ樹脂の持つ弾
性特性を利用して外部電極に加えられる外力の作用を緩
和することを図っている。
The conductive resin layer formed outside the first electrode layer is formed of a resin layer having a smaller breaking strength than the inside and outside, that is, the first electrode layer and the second electrode layer. You. The resin layer has a through hole penetrating in the thickness direction, and a conductive material is embedded in the through hole. With such a configuration, conduction between the first electrode layer and the second electrode layer is ensured, and the effect of an external force applied to the external electrode is reduced by utilizing the elastic property of the resin. ing.

【0016】第2の電極層は、例えばNi、Cu、S
n、Sn−Pbなどにより構成される。第2の電極層の
厚みはさほど厚くなくともよく、従って、好ましくは、
第2の電極層は、形成の容易なメッキ法により形成され
る。
The second electrode layer is made of, for example, Ni, Cu, S
n, Sn-Pb or the like. The thickness of the second electrode layer may not be so large, and therefore, preferably,
The second electrode layer is formed by a plating method that is easy to form.

【0017】さらに、第2の電極層は、複数の電極層を
積層したものであってもよい。例えば、半田食われしに
くいNiまたはCuなどの電極層を先ず形成し、この上
に、半田付け性を高めるために、さらにSnまたはSn
−Pb合金のような半田付け性に優れた材料からなる電
極層を形成してもよい。このような半田付け性に優れた
材料からなる電極層は、半田付け性を高めるために設け
られているものにすぎないため、その膜厚はさほど厚く
する必要がなく、好ましくは、形成の容易なメッキ法に
より形成される。
Further, the second electrode layer may be a laminate of a plurality of electrode layers. For example, an electrode layer such as Ni or Cu which is hard to be eroded by solder is formed first, and then Sn or Sn is further formed thereon to improve solderability.
-An electrode layer made of a material having excellent solderability such as a Pb alloy may be formed. Since the electrode layer made of such a material having excellent solderability is provided only for enhancing the solderability, the thickness of the electrode layer does not need to be so large, and is preferably easy to form. It is formed by a suitable plating method.

【0018】また、本発明では、導電性樹脂層は、連続
気泡が形成された熱硬化性樹脂層の連続気泡の内部に金
属材料が埋め込まれて構成されており、これにより第1
の電極層と第2の電極層とを電気的に接続していること
を特徴とするものである。このような熱硬化性樹脂とし
ては、エポキシ樹脂、アクリル樹脂、シリコン樹脂、フ
ェノール樹脂などが用いられる。これらの熱硬化性樹脂
は、発泡処理が施されることにより、その厚み方向に連
続気泡が形成される。従って、この連続気泡を利用し
て、その内部に金属材料を埋め込み、層全体の弾性と導
電性とを確保している。
Further, in the present invention , the conductive resin layer is formed by embedding a metal material inside the open cells of the thermosetting resin layer in which the open cells are formed.
And the second electrode layer is electrically connected. As such a thermosetting resin, an epoxy resin, an acrylic resin, a silicone resin, a phenol resin, or the like is used. When these thermosetting resins are subjected to a foaming treatment, open cells are formed in the thickness direction. Therefore, a metal material is buried in the interior by using these open cells, and the elasticity and conductivity of the entire layer are secured.

【0019】[0019]

【発明の作用及び効果】本発明のセラミック電子部品で
は、外部電極の第1及び第2の電極層の間に導電性樹脂
層が設けられている。この導電性樹脂層は、その内部の
貫通孔に埋め込まれた導電性材料によって第1及び第2
の電極層間の導電性を確保している。さらに、樹脂層の
特性、すなわち他の電極層よりも弾性度が大きいという
特性により、外部電極に対してセラミック焼結体から遠
ざかる方向へ外力が加わった場合に、この導電性樹脂層
が変形したり、部分的な亀裂を生じるなどして、外力の
影響を吸収することができる。これにより、外力が直接
セラミック焼結体に作用してセラミック焼結体にクラッ
クが発生するのを効果的に防止することができる。
According to the ceramic electronic component of the present invention, a conductive resin layer is provided between the first and second electrode layers of the external electrode. The first and second conductive resin layers are made of a conductive material embedded in through holes therein.
Conductivity between the electrode layers. Further, due to the property of the resin layer, that is, the property of having a higher elasticity than other electrode layers, when an external force is applied to the external electrode in a direction away from the ceramic sintered body, the conductive resin layer is deformed. Or the effect of an external force can be absorbed, for example, by causing a partial crack. Thereby, it is possible to effectively prevent a crack from being generated in the ceramic sintered body due to the external force acting directly on the ceramic sintered body.

【0020】このように、本発明によれば外部の温度変
化や取り付けに際しての外力によって、実装されている
基板側に撓みが生じたとしても、セラミック焼結体のク
ラックの発生が生じがたく、かつその特性を安定に発揮
し得る信頼性に優れたセラミック電子部品を提供するこ
とが可能となる。
As described above, according to the present invention, even if the mounted substrate is bent due to an external temperature change or an external force at the time of mounting, cracks in the ceramic sintered body are hardly generated. In addition, it is possible to provide a highly reliable ceramic electronic component capable of stably exhibiting its characteristics.

【0021】なお、本発明は、積層コンデンサのほか、
外部電極を有するセラミック電子部品一般に適用するこ
とができる。例えば、セラミックインダクタ、積層圧電
共振部品、セラミック多層基板などに用いることができ
る。
It should be noted that the present invention provides, in addition to the multilayer capacitor,
The present invention can be generally applied to ceramic electronic components having external electrodes. For example, it can be used for a ceramic inductor, a laminated piezoelectric resonance component, a ceramic multilayer substrate, and the like.

【0022】[0022]

【実施例の説明】以下、図面を参照しつつ実施例を説明
することにより、本発明を明らかにする。
DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be clarified by describing embodiments with reference to the drawings.

【0023】図3は、本発明の一実施例に係るチップ型
積層コンデンサを示す断面図であり、図4は外部電極の
部分拡大断面図である。積層コンデンサ21は、セラミ
ック焼結体22を用いて構成されている。セラミック焼
結体22は、チタン酸バリウムなどの誘電体セラミック
スよりなり、その内部には内部電極23〜27が形成さ
れている。内部電極23〜27は、セラミック層を介し
て重なり合うように配置されている。また、内部電極2
4,26が焼結体22の一方端面22aに露出されてお
り、他方、内部電極23,25,27が他方端面22b
に露出されている。
FIG. 3 is a sectional view showing a chip type multilayer capacitor according to one embodiment of the present invention, and FIG. 4 is a partially enlarged sectional view of an external electrode. The multilayer capacitor 21 is configured using a ceramic sintered body 22. The ceramic sintered body 22 is made of a dielectric ceramic such as barium titanate, and has internal electrodes 23 to 27 formed therein. The internal electrodes 23 to 27 are arranged so as to overlap via the ceramic layer. In addition, the internal electrode 2
4 and 26 are exposed on one end face 22a of the sintered body 22, while the internal electrodes 23, 25 and 27 are exposed on the other end face 22b.
It is exposed to.

【0024】また、上記端面22a,22bには、外部
電極28,29が形成されている。本実施例は、外部電
極28,29の各々が第1〜第3の電極層28a〜28
c,29a〜29cと、導電性樹脂層30,31とを有
することを特徴とする。
External electrodes 28 and 29 are formed on the end faces 22a and 22b. In the present embodiment, each of the external electrodes 28 and 29 has the first to third electrode layers 28a to 28
c, 29 a to 29 c and conductive resin layers 30 and 31.

【0025】まず、第1の電極層28a,29aは、A
g、Ag−Pd、Cuなどの金属粉末を成分とする導電
ペーストを塗布し、焼き付けることにより形成されてい
る。従って、第1の電極層28a,29aは、10〜1
00μm程度の厚みを有し、かつ焼結体22の端面22
a,22bに強固に密着されている。
First, the first electrode layers 28a, 29a
It is formed by applying and baking a conductive paste containing a metal powder such as g, Ag-Pd, or Cu. Therefore, the first electrode layers 28a and 29a
The end face 22 of the sintered body 22 having a thickness of about
a, 22b.

【0026】導電性樹脂層30,31は、第1の電極層
28a,29aの表面上に発泡性の熱硬化性樹脂を塗布
し、熱硬化処理を行って形成されている。熱硬化性樹脂
としては、好ましくは発泡性エポキシ樹脂を用い、その
他アクリル樹脂、シリコン樹脂、フェノール樹脂などが
用いられる。熱硬化処理が行われた樹脂層には、多くの
連続気泡が形成される。そして、両端子電極間に紫外線
硬化型メッキレジストを塗布し、硬化させたのち、熱硬
化性樹脂の表面に無電解Niメッキを施し、網目状の樹
脂空隙部(連続気泡)内にNiを析出充填し、その後メ
ッキレジストを剥離した。これにより、導電性を有する
樹脂層30,31が形成される。この導電性樹脂層3
0,31は、樹脂部分30aが有する弾性によって外部
電極に加えられる外力の影響を緩和する働きをなし、連
続気泡内部に形成されたNiなどの金属充填部30bに
よって、第1の電極層28a,29aと第2の電極層2
8b,29bとの間の電気的接続を確保する働きとを兼
ね備えるものである。なお、樹脂空隙部内への金属材料
の充填方法としては、圧入方法を用いて溶融金属をその
内部に充填させてもよい。
The conductive resin layers 30, 31 are formed by applying a foaming thermosetting resin on the surfaces of the first electrode layers 28a, 29a and performing a thermosetting process. As the thermosetting resin, a foamable epoxy resin is preferably used, and an acrylic resin, a silicone resin, a phenol resin, or the like is used. Many open cells are formed in the resin layer subjected to the thermosetting treatment. Then, an ultraviolet-curing plating resist is applied between the terminal electrodes and cured, and then the surface of the thermosetting resin is subjected to electroless Ni plating to deposit Ni in the mesh-like resin voids (open cells). After filling, the plating resist was peeled off. As a result, conductive resin layers 30 and 31 are formed. This conductive resin layer 3
Reference numerals 0 and 31 function to reduce the effect of an external force applied to the external electrode by the elasticity of the resin portion 30a, and the first electrode layers 28a and 28a are formed by metal-filled portions 30b such as Ni formed inside the open cells. 29a and the second electrode layer 2
8b and 29b. In addition, as a method of filling the metal material into the resin void portion, a molten metal may be filled therein by using a press-fitting method.

【0027】導電性樹脂層30,31の外側には、半田
食われを防止するために第2の電極層28b,29bが
形成されている。第2の電極層28b,29bは、本実
施例では、NiやCuなどの金属材料を2〜4μm程度
の厚みにメッキすることにより形成されているが、Sn
やSn−Pbを用いてもよい。もっともSnやSn−P
bを第2の電極層として形成した場合は、次に述べる第
3の電極層は不要となる。
Outside the conductive resin layers 30, 31, second electrode layers 28b, 29b are formed to prevent solder erosion. In the present embodiment, the second electrode layers 28b and 29b are formed by plating a metal material such as Ni or Cu to a thickness of about 2 to 4 μm.
Alternatively, Sn-Pb may be used. But Sn or Sn-P
When b is formed as the second electrode layer, the third electrode layer described below becomes unnecessary.

【0028】さらに、第3の電極層28c,29cが、
上記第2の電極層28b,29b上に形成されている。
第3の電極層28c,29cは、SnまたはSn−Pb
合金などを厚み2〜4μm程度にメッキすることにより
形成され、外部電極28,29の実装に際しての半田付
け性を高めるために形成されている。
Further, the third electrode layers 28c and 29c
It is formed on the second electrode layers 28b and 29b.
The third electrode layers 28c and 29c are made of Sn or Sn-Pb.
It is formed by plating an alloy or the like to a thickness of about 2 to 4 μm, and is formed to enhance the solderability when mounting the external electrodes 28 and 29.

【0029】本実施例の積層コンデンサ21では、プリ
ント回路基板に外部電極28,29を半田付けして接合
することによりプリント回路基板上に実装される。この
場合、プリント回路基板が、例えば図2に示したように
積層コンデンサ側に突出するようにたわんだ場合には、
外部電極28,29をセラミック焼結体22から遠ざけ
る方向に外力が作用する。しかしながら、導電性樹脂層
30,31は、その樹脂部分が有する弾性により、外力
に応じて弾性変形し、これによって外力を吸収する。従
って、セラミック焼結体22に直接外力が作用するのを
緩和し、セラミック焼結体22内のクラックの発生を防
止する。
The multilayer capacitor 21 of this embodiment is mounted on a printed circuit board by soldering and joining the external electrodes 28 and 29 to the printed circuit board. In this case, when the printed circuit board is bent so as to protrude toward the multilayer capacitor side as shown in FIG. 2, for example,
External force acts in a direction in which the external electrodes 28 and 29 are moved away from the ceramic sintered body 22. However, the conductive resin layers 30 and 31 are elastically deformed in response to an external force due to the elasticity of the resin portion, thereby absorbing the external force. Therefore, the application of external force directly to the ceramic sintered body 22 is reduced, and the occurrence of cracks in the ceramic sintered body 22 is prevented.

【0030】次に、具体的実験例につき説明する。複数
の内部電極23〜27が内部形成されている4.5×
3.2×2.0mm寸法のセラミック焼結体22を用意
した。Agを主成分とする導電ペーストを乾燥後の厚み
が50μmとなるように塗布し、800℃の温度で焼成
することにより第1の電極層28a,29aを形成し
た。次に、第1の電極層28a,29a上に、発泡性エ
ポキシ樹脂を塗布し、温度150℃で1時間硬化処理を
行った。次に、端子電極間に紫外線硬化型メッキレジス
トを塗布し、硬化させた後、無電解Niメッキを施して
その表面及び網目状の樹脂空隙部内にNiを析出形成
し、導電性樹脂層30,31を形成した。
Next, specific experimental examples will be described. 4.5 × in which a plurality of internal electrodes 23 to 27 are internally formed
A ceramic sintered body 22 having a size of 3.2 × 2.0 mm was prepared. The first electrode layers 28a and 29a were formed by applying a conductive paste containing Ag as a main component so as to have a thickness of 50 μm after drying, and firing at 800 ° C. Next, a foaming epoxy resin was applied on the first electrode layers 28a and 29a, and a curing treatment was performed at a temperature of 150 ° C. for 1 hour. Next, an ultraviolet-curing plating resist is applied between the terminal electrodes and cured, and then subjected to electroless Ni plating to deposit Ni on the surface and in a mesh-like resin void portion, thereby forming a conductive resin layer 30 and a conductive resin layer 30. 31 was formed.

【0031】さらに、導電性樹脂層30,31上に、電
解メッキにより厚み2〜4μmのNiメッキ層からなる
第2電極層28b,29bを形成し、さらにその上に電
解メッキにより厚み2〜4μmのSnメッキ層からなる
第3の電極層28c,29cを形成し、実施例の積層コ
ンデンサを作製した。
Further, on the conductive resin layers 30 and 31, second electrode layers 28b and 29b made of a Ni plating layer having a thickness of 2 to 4 μm are formed by electrolytic plating, and further formed thereon by electrolytic plating. The third electrode layers 28c and 29c made of the Sn plating layer were formed, and the multilayer capacitor of the example was manufactured.

【0032】比較のために、上記実施例の積層コンデン
サを製造する工程において、導電性樹脂層を形成せず
に、他は実施例と同様にして比較例の積層コンデンサを
作製した。
For comparison, a multilayer capacitor of the comparative example was manufactured in the same manner as in the example except that the conductive resin layer was not formed in the step of manufacturing the multilayer capacitor of the above example.

【0033】上記のようにして用意した実施例及び比較
例の積層コンデンサ各36個を用い、アルミナ基板上に
形成された配線電極に半田付けして実装した。そして、
積層コンデンサをアルミナ基板上に実装した状態で、−
55℃の温度に0.5時間維持し、+125℃に0.5
時間維持する工程を1サイクルとして、加熱冷却温度サ
イクル試験を行った。その結果を下記の表1に示す。表
1において、不良数は、加熱・冷却温度サイクル試験を
行った後に、その静電容量の低下が10%以上となった
積層コンデンサの数を示す。
Using each of the 36 multilayer capacitors of the embodiment and the comparative example prepared as described above, they were mounted by soldering on wiring electrodes formed on an alumina substrate. And
With the multilayer capacitor mounted on an alumina substrate,
Maintain at a temperature of 55 ° C. for 0.5 hour,
The heating / cooling temperature cycle test was performed with the step of maintaining the time as one cycle. The results are shown in Table 1 below. In Table 1, the number of defectives indicates the number of multilayer capacitors in which the decrease in the capacitance has become 10% or more after the heating / cooling temperature cycle test is performed.

【0034】[0034]

【表1】 [Table 1]

【0035】表1から明らかなように、実施例の積層コ
ンデンサでは、上記冷却・加熱温度サイクルを500サ
イクル繰り返しても不良数はゼロであったのに対し、比
較例の積層コンデンサでは、50サイクル経過した時点
で、2個の不良品の発生が見られ、冷却・加熱温度サイ
クル数を増大させるに連れて、不良品発生数が増加して
いることがわかる。
As is clear from Table 1, the number of defects was zero in the multilayer capacitor of the embodiment even when the cooling / heating temperature cycle was repeated 500 cycles, whereas in the multilayer capacitor of the comparative example, 50 cycles were performed. At the elapse of time, the occurrence of two defective products is observed, and it can be seen that the number of defective products increases as the number of cooling / heating temperature cycles increases.

【0036】なお、実施例の積層コンデンサで不良が生
じないのは、第1の電極層28a,29aと、第2の電
極層28b,29bとの間の導電性樹脂層が弾性変形
し、それによって上記冷却・加熱温度サイクルにより積
層コンデンサに加えられた外力が吸収されていたと考え
られる。
The reason why no failure occurs in the multilayer capacitor of the embodiment is that the conductive resin layer between the first electrode layers 28a and 29a and the second electrode layers 28b and 29b is elastically deformed. It is considered that the external force applied to the multilayer capacitor by the cooling / heating temperature cycle was absorbed by the above.

【0037】また、実施例の積層コンデンサと比較例の
積層コンデンサの基板上取付強度についての試験も行っ
た。その結果、表1に示されるように、両者ともほぼ同
程度の取り付け強度を有することが判明した。これによ
り、外部電極中に導電性樹脂層を形成しても、取付強度
の著しい低下が認められず、実用上問題のない取り付け
強度を確保できることが判明した。
A test was also conducted on the mounting strength of the multilayer capacitor of the example and the multilayer capacitor of the comparative example on the substrate. As a result, as shown in Table 1, it was found that both had substantially the same mounting strength. As a result, even when the conductive resin layer was formed in the external electrode, no remarkable decrease in the mounting strength was observed, and it was found that the mounting strength without practical problems could be secured.

【図面の簡単な説明】[Brief description of the drawings]

【図1】従来の積層コンデンサを示す断面図。FIG. 1 is a sectional view showing a conventional multilayer capacitor.

【図2】従来の積層コンデンサを説明するための断面
図。
FIG. 2 is a cross-sectional view illustrating a conventional multilayer capacitor.

【図3】本発明の一実施例の積層コンデンサを示す断面
図。
FIG. 3 is a sectional view showing a multilayer capacitor according to one embodiment of the present invention.

【図4】図3に示す積層コンデンサの外部電極28の部
分拡大図。
4 is a partially enlarged view of an external electrode 28 of the multilayer capacitor shown in FIG.

【符号の説明】 21…積層コンデンサ 22…セラミック焼結体 23〜27…内部電極 28,29…外部電極 28a,29a…第1の電極層 28b,29b…第2の電極層 28c,29c…第3の電極層 30,31…導電性樹脂層DESCRIPTION OF SYMBOLS 21 ... Multilayer capacitor 22 ... Ceramic sintered body 23-27 ... Internal electrode 28, 29 ... External electrode 28a, 29a ... First electrode layer 28b, 29b ... Second electrode layer 28c, 29c ... 3 electrode layers 30, 31 ... conductive resin layer

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−17619(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01G 4/00 - 4/40 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-2-17619 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01G 4/00-4/40

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 セラミック焼結体と、 前記セラミック焼結体内に形成された内部電極と、 前記セラミック焼結体の外表面に形成された外部電極と
を備え、 前記外部電極が、焼結体外表面に導電ペーストを塗布・
焼き付けることにより形成された第1の電極層と、 前記第1の電極層の外側に形成され、かつ内側及び外側
に位置する他の電極層よりも弾性度の大きい樹脂層の厚
み方向に貫通する貫通孔の内部に導電性材料が埋め込ま
れた導電性樹脂層と、 前記導電性樹脂層の外側に形成された第2の電極層とを
し、前記導電性樹脂層は、連続気泡が形成された熱硬
化性樹脂層の前記連続気泡の内部に金属材料が埋め込ま
れることによって前記第1の電極層と前記第2の電極層
とを電気的に接続していることを特徴とする、セラミッ
ク電子部品。
A ceramic sintered body; an internal electrode formed in the ceramic sintered body; and an external electrode formed on an outer surface of the ceramic sintered body. Apply conductive paste on the surface
A first electrode layer formed by baking, and penetrating in a thickness direction of a resin layer formed outside the first electrode layer and having a higher degree of elasticity than other electrode layers located inside and outside. possess an inner conductive material is embedded the conductive resin layer of the through hole, and a second electrode layer formed on the outside of the conductive resin layer, the conductive resin layer, the continuous bubble formation Heat hardened
A metal material is embedded in the open cells of the plasticizable resin layer.
The first electrode layer and the second electrode layer
And a ceramic electronic component, wherein the ceramic electronic component is electrically connected to:
JP24295394A 1994-10-06 1994-10-06 Ceramic electronic components Expired - Lifetime JP3267067B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24295394A JP3267067B2 (en) 1994-10-06 1994-10-06 Ceramic electronic components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24295394A JP3267067B2 (en) 1994-10-06 1994-10-06 Ceramic electronic components

Publications (2)

Publication Number Publication Date
JPH08107038A JPH08107038A (en) 1996-04-23
JP3267067B2 true JP3267067B2 (en) 2002-03-18

Family

ID=17096688

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24295394A Expired - Lifetime JP3267067B2 (en) 1994-10-06 1994-10-06 Ceramic electronic components

Country Status (1)

Country Link
JP (1) JP3267067B2 (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3630056B2 (en) * 2000-01-26 2005-03-16 株式会社村田製作所 Chip-type electronic components and chip-type capacitors
KR102599720B1 (en) 2016-09-23 2023-11-09 티디케이가부시기가이샤 Electronic component and electronic component device
KR101892849B1 (en) 2017-03-02 2018-08-28 삼성전기주식회사 Electronic component
JP6972592B2 (en) 2017-03-16 2021-11-24 Tdk株式会社 Electronic components and electronic component equipment
JP6946876B2 (en) 2017-09-08 2021-10-13 Tdk株式会社 Electronic components and electronic component equipment
JP7003541B2 (en) 2017-09-28 2022-01-20 Tdk株式会社 Electronic components and electronic component equipment
JP6943142B2 (en) 2017-10-30 2021-09-29 Tdk株式会社 Electronic components and electronic component equipment
JP2019083254A (en) 2017-10-30 2019-05-30 Tdk株式会社 Electronic component
JP6926995B2 (en) 2017-11-29 2021-08-25 Tdk株式会社 Electronic components
JP7040061B2 (en) 2018-01-31 2022-03-23 Tdk株式会社 Electronic components
JP7040063B2 (en) 2018-01-31 2022-03-23 Tdk株式会社 Electronic components
JP7040062B2 (en) 2018-01-31 2022-03-23 Tdk株式会社 Electronic components
JP2020107704A (en) * 2018-12-27 2020-07-09 Tdk株式会社 Electronic component
US10937596B2 (en) * 2019-02-06 2021-03-02 Tdk Corporation Electronic component

Also Published As

Publication number Publication date
JPH08107038A (en) 1996-04-23

Similar Documents

Publication Publication Date Title
JP3376970B2 (en) Ceramic electronic components
JP3267067B2 (en) Ceramic electronic components
JP3307133B2 (en) Ceramic electronic components
JPS63107087A (en) Hybrid integrated circuit board
US5796572A (en) Thin film capacitor and hybrid circuit board and methods of producing same
JP2001267181A (en) Chip type solid electrolytic capacitor
JPH08107039A (en) Ceramic electronic component
JPH08203771A (en) Ceramic electronic component
JPH0629144A (en) Ceramic electronic parts
JP3115713B2 (en) Ceramic electronic components
JP2006287063A (en) Electronic part
JP2000138131A (en) Chip type electronic component
JP2005217126A (en) Manufacturing method for capacitor
JPH04259205A (en) Chip type ceramic capacitor
JPH11288841A (en) Mounting method of ceramic electronic component and ceramic electronic component
JPH08203769A (en) Ceramic electronic component
JPH0563928B2 (en)
JP3399558B2 (en) Ceramic electronic components
JP4124598B2 (en) Manufacturing method of chip capacitor
JP2850200B2 (en) Multilayer ceramic electronic components
JP2001244367A (en) Wiring board with built-in electric element
JPS5950596A (en) Chip type electronic part and method of producing same
JPH11345734A (en) Laminated ceramic capacitor
JP3254927B2 (en) Ceramic electronic components
JP3458701B2 (en) Electronic component and method of manufacturing the same

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090111

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090111

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100111

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110111

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120111

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130111

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140111

Year of fee payment: 12

EXPY Cancellation because of completion of term