JP3265904B2 - Driving method of flat display panel - Google Patents
Driving method of flat display panelInfo
- Publication number
- JP3265904B2 JP3265904B2 JP08150695A JP8150695A JP3265904B2 JP 3265904 B2 JP3265904 B2 JP 3265904B2 JP 08150695 A JP08150695 A JP 08150695A JP 8150695 A JP8150695 A JP 8150695A JP 3265904 B2 JP3265904 B2 JP 3265904B2
- Authority
- JP
- Japan
- Prior art keywords
- discharge
- period
- display
- voltage
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Gas Discharge Display Tubes (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、放電発光により画像表
示を行うフラット・ディスプレイ・パネルの駆動方法に
関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of driving a flat display panel for displaying an image by discharge light emission.
【0002】[0002]
【従来の技術】従来、この種のフラット・ディスプレイ
・パネルとして、例えば、交流型プラズマ・ディスプレ
イ・パネル(以下、AC型PDPという)が提案されて
いる。2. Description of the Related Art As this type of flat display panel, for example, an AC plasma display panel (hereinafter referred to as an AC PDP) has been proposed.
【0003】AC型PDPとしては、2本の電極でアド
レス放電(選択放電)及び維持放電を行う2電極型のA
C型PDPと、第3の電極を利用してアドレス放電を行
う3電極型のAC型PDPとに分類することができる。As an AC type PDP, a two-electrode type ADP which performs an address discharge (selective discharge) and a sustain discharge with two electrodes is used.
It can be classified into a C-type PDP and a three-electrode type AC PDP that performs an address discharge using a third electrode.
【0004】ここに、カラー表示を行うAC型PDP
は、放電により発生する紫外線で蛍光体を励起して所望
の色を発光させているが、この蛍光体は、放電により発
生する正電荷を帯びた陽イオンの衝撃に弱いという欠点
がある。Here, an AC type PDP for performing color display
Although the phosphor emits a desired color by exciting the phosphor with ultraviolet rays generated by the discharge, this phosphor has a drawback that it is weak against the impact of positively charged cations generated by the discharge.
【0005】ところが、2電極型のAC型PDPは、放
電により発生する陽イオンが蛍光体に直接当たるような
構成となっており、放電により発生する陽イオンによる
蛍光体の劣化を招くという致命的欠陥を有している。However, the AC-type PDP of the two-electrode type has a configuration in which cations generated by discharge directly hit the phosphor, and the cations generated by discharge may cause deterioration of the phosphor. Has defects.
【0006】そこで、カラー表示を行うAC型PDP
は、放電により発生する陽イオンの蛍光体への衝撃を回
避できる構造である面放電を利用した3電極構造とされ
るのが一般的である。Therefore, an AC type PDP for performing color display
In general, a three-electrode structure using surface discharge, which is a structure that can avoid the impact of cations generated by electric discharge on the phosphor, is generally used.
【0007】ここに、図9は、3電極・面放電型のAC
型PDPの一例を示す概略的平面図であり、図9中、1
はPDP本体、21、22・・・2Nは表示ラインと直交
する方向に平行に形成されたアドレス電極である。FIG. 9 shows a three-electrode / surface-discharge type AC.
FIG. 10 is a schematic plan view showing an example of a type PDP, and FIG.
The PDP main body, 2 1, 2 2 ··· 2 N are address electrodes formed in parallel in a direction perpendicular to the display line.
【0008】また、3は表示ラインごとに表示ラインと
平行する部分を有するように形成された一方の維持電極
をなすX電極、41、42・・・4MはX電極3の各表示
ライン部分と対をなす他方の維持電極をなすY電極であ
る。Reference numeral 3 denotes an X electrode which forms one sustain electrode formed so as to have a portion parallel to the display line for each display line, 4 1 , 4 2 ... 4 M denotes each display of the X electrode 3. This is a Y electrode that forms the other sustaining electrode paired with the line portion.
【0009】また、51、52・・・5N+1は表示セルの
水平方向の空間的な結合を断ち切るためにアドレス電極
間に形成された障壁(リブ、バリア)、6は表示セルの
1個であり、この例では、表示セルの垂直方向の空間的
な結合の断ち切りは、電極間の距離の適正化によって行
われている。5 1 , 5 2 ... 5 N + 1 are barriers (ribs, barriers) formed between address electrodes for breaking horizontal spatial coupling of display cells, and 6 is a display cell. In this example, the disconnection of the spatial connection in the vertical direction of the display cell is performed by optimizing the distance between the electrodes.
【0010】また、図10は図9に示すAC型PDPの
アドレス電極に沿った概略的断面図、図11は図9に示
すAC型PDPのY電極に沿った概略的断面図であり、
これら図10、11中、7は前面ガラス基板、2i、2
i+1、2i+2はアドレス電極、4j、4j+1はY電極、
5i、5i+1、5i+2、5i+3は障壁、6j+1.iは表示セルで
ある。FIG. 10 is a schematic sectional view taken along an address electrode of the AC PDP shown in FIG. 9, and FIG. 11 is a schematic sectional view taken along a Y electrode of the AC PDP shown in FIG.
10 and 11, 7 is a front glass substrate, 2 i , 2
i + 1 , 2 i + 2 are address electrodes, 4 j , 4 j + 1 are Y electrodes,
5 i , 5 i + 1, 5 i + 2 , 5 i + 3 are barriers, and 6 j + 1.i is a display cell.
【0011】また、X電極3及びY電極4j、4j+1にお
いて、8、9j、9j+1は酸化インジウムを主成分とする
ITO膜からなる透明電極、10、11j、11j+1はそ
れぞれ透明電極8、9j、9j+1における電圧降下を防ぐ
ための低抵抗のバス電極であり、これらバス電極10、
11j、11j+1は、銅Cu、クロムCr等で形成され
る。In the X electrode 3 and the Y electrodes 4 j , 4 j + 1 , 8, 9 j , 9 j + 1 are transparent electrodes made of an ITO film containing indium oxide as a main component, 10, 11 j , 11 j . j + 1 is a low-resistance bus electrode for preventing a voltage drop at the transparent electrodes 8, 9j , 9j + 1 , respectively.
11 j and 11 j + 1 are formed of copper Cu, chromium Cr or the like.
【0012】また、12はガラスからなる誘電体層、1
3は誘電体層12の表面を保護するための保護膜をなす
MgO膜である。Reference numeral 12 denotes a dielectric layer made of glass;
Reference numeral 3 denotes an MgO film serving as a protective film for protecting the surface of the dielectric layer 12.
【0013】また、14は前面ガラス基板7と対向する
背面ガラス基板、15i、15i+1、15i+2はそれぞれ
アドレス電極2i、2i+1、2i+2を覆うように形成され
た蛍光体であり、これら蛍光体15i、15i+1、15
i+2は、それぞれ、赤色、緑色、青色の発光特性を有し
ている。Reference numeral 14 denotes a rear glass substrate facing the front glass substrate 7, and 15 i , 15 i + 1 , and 15 i + 2 cover address electrodes 2 i , 2 i + 1 , and 2 i + 2 , respectively. The formed phosphors, and these phosphors 15 i , 15 i + 1 , 15
i + 2 has red, green, and blue emission characteristics, respectively.
【0014】なお、この例では、前面ガラス基板7上に
形成された誘電体層12を保護するMgO膜13の表面
と、背面ガラス基板14に形成された障壁51〜5N+1の
屋根とが密着するように、前面ガラス基板7及び背面ガ
ラス基板14が組み立てられている。[0014] In this example, the front surface and the surface of the MgO film 13 for protecting the glass substrate 7 the dielectric layer 12 formed on, the back glass substrate 14 which is formed on the barrier 5 1 ~5 N + 1 roof The front glass substrate 7 and the rear glass substrate 14 are assembled such that the substrates adhere to each other.
【0015】また、図12は図9に示すAC型PDPを
駆動するための周辺回路を概略的に示すブロック回路図
であり、図12中、17は図9に示すAC型PDP、1
8はアドレス電極21〜2Nに対してアドレスパルスA1
〜ANを供給するアドレスドライバ、19はX電極3に
対して書込みパルスPw及び維持放電パルスPsを供給す
るX側共通ドライバである。FIG. 12 is a block circuit diagram schematically showing a peripheral circuit for driving the AC PDP shown in FIG. 9. In FIG. 12, reference numeral 17 denotes the AC PDP shown in FIG.
8 address pulse A1 to the address electrodes 2 1 to 2 N
An address driver 19 that supplies .about.AN is an X-side common driver that supplies an address pulse Pw and a sustain discharge pulse Ps to the X electrode 3.
【0016】また、20はY電極41〜4Mに対してスキ
ャンパルスPscを供給するYスキャンドライバ、21は
Yスキャンドライバ20を介してY電極41〜4Mに対し
て維持放電パルスPsを供給するY側共通ドライバであ
る。[0016] 20 Y scan driver supplies a scan pulse Psc to the Y electrode 41 to M, 21 via the Y scan driver 20 Y electrode 41 to sustain pulse to M Ps Is a Y-side common driver.
【0017】また、22はアドレスドライバ18、X側
共通ドライバ19、Yスキャンドライバ20及びY側共
通ドライバ21を制御する制御回路である。A control circuit 22 controls the address driver 18, the X-side common driver 19, the Y-scan driver 20, and the Y-side common driver 21.
【0018】この制御回路22において、23はドット
クロックCLOCK及び表示データDATAを入力し、
アドレスドライバ18を制御する表示データ制御部であ
り、24は1フレーム分の表示データを一時的に記憶さ
せるためのフレームメモリである。In the control circuit 22, reference numeral 23 inputs a dot clock CLOCK and display data DATA.
A display data control unit that controls the address driver 18 is a frame memory for temporarily storing display data for one frame.
【0019】また、25は垂直同期信号VSYNC及び
水平同期信号HSYNCを入力するパネル駆動制御部で
あり、26はYスキャンドライバ20を制御するスキャ
ンドライバ制御部、27はX側共通ドライバ19及びY
側共通ドライバ21を制御する共通ドライバ制御部であ
る。Reference numeral 25 denotes a panel drive control unit for inputting a vertical synchronizing signal VSYNC and a horizontal synchronizing signal HSYNC, 26 denotes a scan driver control unit for controlling the Y scan driver 20, 27 denotes an X side common driver 19 and Y
It is a common driver control unit that controls the side common driver 21.
【0020】また、図13は図9に示すAC型PDPの
従来の駆動方法の一例を示す波形図であり、1サブフィ
ールド期間を示しており、この例では、1サブフィール
ド期間は、リセット期間と、アドレス期間と、維持放電
期間とに分離されている。即ち、このAC型PDPの駆
動方法は、従来のアドレス/維持放電期間分離型・書込
みアドレス方式によるAC型PDPの駆動方法の一例を
示している。FIG. 13 is a waveform diagram showing one example of a conventional driving method of the AC type PDP shown in FIG. 9, showing one subfield period. In this example, one subfield period is a reset period. , An address period, and a sustain discharge period. That is, this method of driving an AC PDP shows an example of a conventional method of driving an AC PDP by a separate address / sustain discharge period / write address system.
【0021】ここに、図13Aはアドレス電極21〜2N
の駆動波形、図13BはX電極3の駆動波形、図13C
はY電極41の駆動波形、図13DはY電極42の駆動波
形、図13EはY電極4Mの駆動波形を示している。[0021] Here, FIG. 13A is the address electrodes 2 1 to 2 N
13B is a driving waveform of the X electrode 3, and FIG.
The Y electrode 4 first drive waveform, Figure 13D Y electrode 4 and second driving waveforms, FIG. 13E shows a driving waveform of the Y electrode 4 M.
【0022】即ち、リセット期間においては、まず、全
てのY電極41〜4Mが0Vにされ、アドレス電極21〜
2Nに電圧Vaw、例えば、100Vが印加されると共
に、X電極3に、電圧をVs+Vw、例えば、330Vと
し、印加時間を10μsとする書込みパルスPWが印加
され、直前のサブフィールドの維持放電期間における点
灯状態に関わらず、パネル内の全表示セルで放電が行わ
れ、全表示セルに壁電荷が蓄積される。[0022] That is, in the reset period, first, all the Y electrodes 4 1 to 4 M are to 0V, and the address electrodes 2 1 to
2 N , a voltage Vaw, for example, 100 V is applied, and a write pulse PW with a voltage of Vs + Vw, for example, 330 V and an application time of 10 μs is applied to the X electrode 3, and the sustain discharge in the immediately preceding subfield is performed. Regardless of the lighting state during the period, discharge is performed in all display cells in the panel, and wall charges are accumulated in all display cells.
【0023】次に、アドレス電極21〜2N及びX電極3
の電位が0Vとされ、この結果、パネル内の全表示セル
において、蓄積された壁電荷自身の電圧が放電開始電圧
を越えて、放電が開始される。Next, the address electrodes 2 1 to 2 N and X electrode 3
Is set to 0 V. As a result, in all the display cells in the panel, the voltage of the accumulated wall charge itself exceeds the discharge start voltage, and discharge is started.
【0024】この放電は、X電極3及びY電極41〜4M
間に電位差がないため、壁電荷が形成されることはな
く、空間電荷が自己中和して放電が終息する自己消去放
電であり、この自己消去放電によって、パネル内の全表
示セルの状態が壁電荷の無い均一な状態となり、直前の
サブフィールドの維持放電期間における点灯状態に関わ
らず、次のアドレス放電を安定に行うことができること
になる。This discharge is caused by the X electrode 3 and the Y electrodes 4 1 to 4 M
Since there is no potential difference between them, no wall charge is formed, and the space charge self-neutralizes and the discharge is terminated.This self-erasing discharge causes the state of all display cells in the panel to change. A uniform state without wall charges is obtained, and the next address discharge can be stably performed regardless of the lighting state in the sustain discharge period of the immediately preceding subfield.
【0025】次のアドレス期間においては、表示データ
DATAの書込みのためのアドレス放電、即ち、表示デ
ータDATAに応じて、維持放電期間に維持放電を行わ
せて点灯させるべき表示セルの選択を行うためのアドレ
ス放電が線順次で行われる。In the next address period, an address discharge for writing the display data DATA, that is, a display cell to be lit by performing a sustain discharge during the sustain discharge period in accordance with the display data DATA is selected. Are performed line-sequentially.
【0026】この場合、X電極に電圧Vx、例えば、5
0Vが印加されると共に、第1表示ラインのY電極41
に電圧−Vy、例えば、−150VのスキャンパルスPs
cが印加され、かつ、選択する表示セルのアドレス電極
に電圧Va、例えば、50VのアドレスパルスA1が選
択的に印加される。In this case, a voltage Vx, for example, 5
0V is applied, and the Y electrode 4 1 of the first display line is applied.
Scan pulse Ps of voltage -Vy, for example, -150 V
c is applied, and an address pulse A1 of a voltage Va, for example, 50 V, is selectively applied to an address electrode of a selected display cell.
【0027】この結果、選択する表示セルのアドレス電
極とY電極41との間で放電が起こるが、これを種火
(プライミング)としてX電極3とY電極41との間の
放電に即時に移行し、これによって、選択された表示セ
ルのX電極3及びY電極41上のMgO膜13の表面に維
持放電が可能な量の壁電荷が蓄積される。The immediate result, the discharge between Although discharge between the address electrode and the Y electrode 4 first display cell to be selected occurs, the X electrode 3 and the Y electrode 4 1 This priming as (priming) proceeds to thereby, the wall charges of the X electrode 3 and Y electrode 4 1 on the amount that can sustain discharge on the surface of the MgO film 13 of the selected display cells is accumulated.
【0028】以下、順次、他の表示ラインについても、
これと同様の動作が行われ、新たな表示データDATA
に基づくアドレスパルスA2・・・ANの供給が行わ
れ、選択された表示セルに対する書込みが行われる。Hereinafter, the other display lines will be sequentially described.
The same operation is performed, and new display data DATA
, And an address pulse A2... AN is supplied to the selected display cell.
【0029】次の維持放電期間においては、Y電極41
〜4 M とX電極3とに交互に、電圧をVs、例えば、18
0Vとする維持放電パルスPsが印加されて維持放電が
行われ、1サブフィールドの画像表示が行われる。In the next sustain discharge period, the Y electrode 4 1
44 M and the X electrode 3 alternately, the voltage is Vs, for example, 18
The sustain discharge pulse Ps of 0 V is applied to perform the sustain discharge, and the image display of one subfield is performed.
【0030】かかるアドレス/維持放電分離型・書込み
アドレス方式の駆動方法においては、維持放電期間の長
短、つまり、維持放電パルスPsの供給回数によって輝
度が決定される。In the driving method of the address / sustain discharge separation type / write address system, the luminance is determined by the length of the sustain discharge period, that is, the number of times of supply of the sustain discharge pulse Ps.
【0031】ここに、図14は図9に示すAC型PDP
において256階調表示を行う場合の駆動方法を示して
おり、この例では、完全な1画像を表示する1フレーム
は、8個のサブフィールドSF1〜SF8から構成され
ている。なお、291〜293、298はアドレス放電が
行われる表示ラインを示すアドレスラインである。FIG. 14 shows the AC type PDP shown in FIG.
In this example, a driving method for displaying 256 gradations is shown. In this example, one frame for displaying one complete image is composed of eight subfields SF1 to SF8. Incidentally, 29 1-29 3 29 8 is an address line indicating a display line address discharge is performed.
【0032】ここに、サブフィールドSF1〜SF8に
おいては、リセット期間及びアドレス期間は、それぞ
れ、同一の長さとされるが、維持放電期間の長さは、
1:2:4:8:16:32:64:128の比率とさ
れる。Here, in subfields SF1 to SF8, the reset period and the address period have the same length, but the sustain discharge period has the same length.
The ratio is 1: 2: 4: 8: 16: 32: 64: 128.
【0033】したがって、これらサブフィールドSF1
〜SF8の中から、表示セルを点灯させるサブフィール
ドを選択することで、0段階から255段階までの25
6段階の輝度の違いを表示できることになる。Therefore, these subfields SF1
To SF8, a subfield for lighting the display cell is selected, so that 25 levels from 0 to 255 are selected.
The six levels of luminance differences can be displayed.
【0034】ここに、実際の時間配分の一例は次のよう
になる。即ち、画面の書換えの周波数を、たとえば、6
0Hzとすると、1フレームの時間(長さ)は、16.6
ms(1/60s)となる。Here, an example of the actual time distribution is as follows. That is, the rewriting frequency of the screen is set to, for example, 6
Assuming 0 Hz, the time (length) of one frame is 16.6.
ms (1 / 60s).
【0035】また、1フレーム内の維持放電サイクルの
回数を、たとえば、510回とすると、各サブフィール
ドSF1〜SF8における維持放電サイクルの回数は、
サブフィールドSF1が2回、サブフィールドSF2が
4回、サブフィールドSF3が8回、サブフィールドS
F4が16回、サブフィールドSF5が32回、サブフ
ィールドSF6が64回、サブフィールドSF7が12
8回、サブフィールドSF8が256回となる。If the number of sustain discharge cycles in one frame is, for example, 510, the number of sustain discharge cycles in each of subfields SF1 to SF8 is:
Subfield SF1 twice, subfield SF2 four times, subfield SF3 eight times, subfield S
F4 is 16 times, subfield SF5 is 32 times, subfield SF6 is 64 times, and subfield SF7 is 12 times.
Eight times, the subfield SF8 becomes 256 times.
【0036】また、維持放電サイクルの一回の時間を8
μsとすると、1フレームでの維持放電サイクルの合計
は、8μs×510回=4.08msとなり、残りの約
12msの中に8回のリセット期間及びアドレス期間が
割り当てられることになる。The time for one sustain discharge cycle is set to 8
Assuming μs, the total number of sustain discharge cycles in one frame is 8 μs × 510 times = 4.08 ms, and eight reset periods and address periods are allocated in the remaining approximately 12 ms.
【0037】なお、各サブフィールドSF1〜SF8で
のリセット期間は50μsを必要とされ、また、アドレ
スサイクル(1表示ライン当たりのスキャン)に必要な
時間は3μsとされるので、垂直方向に、例えば、48
0ラインの表示ラインを持つ場合には、アドレス期間と
して、3μs×480=1.44msの時間を必要とさ
れる。The reset period in each of the subfields SF1 to SF8 requires 50 μs, and the time required for an address cycle (scan per display line) is 3 μs. , 48
When there are 0 display lines, a time of 3 μs × 480 = 1.44 ms is required as an address period.
【0038】[0038]
【発明が解決しようとする課題】ここに、図13に示す
AC型PDPの駆動方法においては、リセット期間にお
いて、全表示セルについて書込み放電及び自己消去放電
を行うことで、全表示セルに壁電荷の無い均一な状態を
作り出すとしている。Here, in the driving method of the AC type PDP shown in FIG. 13, the address discharge and the self-erase discharge are performed for all the display cells during the reset period, so that the wall charge is applied to all the display cells. It is said to create a uniform state without any.
【0039】この結果、直前のサブフィールドの維持放
電期間での表示セルの点灯状態には関係なく、次のサブ
フィールドのリセット期間においては、最低2回の放電
が行われ、例えば、図14に示すように、1フレームを
8個のサブフィールドSF1〜SF8で構成して256
階調表示を行う場合には、1フレームで16回の無効発
光が行われてしまう。As a result, at least two discharges are performed in the reset period of the next subfield regardless of the lighting state of the display cell in the sustain discharge period of the immediately preceding subfield. As shown, one frame is composed of eight sub-fields SF1 to SF8 and 256
In the case of performing the gradation display, the invalid light emission is performed 16 times in one frame.
【0040】ここに、表示品質の観点からは、映像信号
のレベルが0Vの場合、発光が全くない完全な黒色表示
が行われることが望ましいが、図13及び図14に示す
従来のAC型PDPの駆動方法においては、最大輝度に
対して2%程度の無効発光があるため、暗室中でも、コ
ントラスト比を50:1程度にしている。Here, from the viewpoint of the display quality, when the level of the video signal is 0 V, it is desirable to perform a complete black display with no light emission. However, the conventional AC PDP shown in FIGS. In the driving method described above, the contrast ratio is set to about 50: 1 even in a dark room because there is invalid light emission of about 2% of the maximum luminance.
【0041】この結果、図13及び図14に示す従来の
AC型PDPの駆動方法においては、最大映像信号レベ
ルに対して、例えば、200cd/m2の輝度がある場
合、黒表示の輝度は、暗室中において4cd/m2とな
り、良好なコントラスト比を得ることができないという
問題点があった。As a result, in the conventional AC PDP driving method shown in FIGS. 13 and 14, when the maximum video signal level has a luminance of, for example, 200 cd / m 2 , the luminance of black display is In a dark room, it is 4 cd / m 2 , and there is a problem that a good contrast ratio cannot be obtained.
【0042】また、図13及び図14に示す従来のAC
型PDPの駆動方法においては、常に2%程度の白色発
光があるため、赤、青、緑等の色を表示しても、輝度2
%程度の白色との混色となり、色再現性が劣るという問
題点もあった。The conventional AC shown in FIGS.
In the driving method of the type PDP, white light emission of about 2% is always present.
% Of white color, resulting in poor color reproducibility.
【0043】本発明は、かかる点に鑑み、放電発光によ
り画像表示を行うフラット・ディスプレイ・パネルの駆
動方法であって、無効発光を減らし、コントラスト比及
び色再現性を高め、表示品質の向上を図ることができる
ようにしたフラット・ディスプレイ・パネルの駆動方法
を提供することを目的とする。In view of the above, the present invention relates to a method of driving a flat display panel for displaying an image by discharge light emission, which reduces ineffective light emission, improves contrast ratio and color reproducibility, and improves display quality. It is an object of the present invention to provide a method of driving a flat display panel which can be achieved.
【0044】[0044]
【課題を解決するための手段】本発明のフラット・ディ
スプレイ・パネルの駆動方法は、少なくとも放電発光を
行うための一対の電極と、この一対の電極にて規定され
る表示セルを複数備えたフラット・ディスプレイ・パネ
ルの駆動方法であって、表示セル中の壁電荷を消去する
ためのリセット期間と、任意の表示セルにおいて放電発
光を行わせるための放電期間とを有し、リセット期間に
おいては、直前の放電期間において点灯していた表示セ
ルのみに消去放電を行わせるというものである。A method of driving a flat display panel according to the present invention is directed to a flat display panel having at least a pair of electrodes for performing discharge light emission and a plurality of display cells defined by the pair of electrodes. A display panel driving method, including a reset period for erasing wall charges in a display cell, and a discharge period for causing discharge light emission in an arbitrary display cell; in the reset period, The erasing discharge is performed only on the display cells that have been lit during the immediately preceding discharge period.
【0045】[0045]
【作用】本発明においては、リセット期間においては、
直前の放電期間において点灯していた表示セルのみに消
去放電を行わせるとし、直前の放電期間において非点灯
状態であった表示セルについては消去放電を行わせない
としているので、その分、無効発光を減らすことができ
る。According to the present invention, in the reset period,
Erasing discharge is performed only on the display cells that were lit in the immediately preceding discharge period, and erasing discharge is not performed on the display cells that were in the non-lit state during the immediately preceding discharge period. Can be reduced.
【0046】[0046]
【実施例】以下、図1〜図8を参照して、本発明の第1
実施例〜第4実施例について、図9に示すAC型PDP
を、256階調表示を行わせるように駆動する場合を例
にして説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Referring to FIGS.
The AC-type PDP shown in FIG.
Will be described by taking as an example the case of driving so as to perform 256 gradation display.
【0047】第1実施例・・図1〜図3 図1は本発明の第1実施例を説明するためのタイムチャ
ートであり、この第1実施例においては、完全な一画像
を表示する1フレームは8個のサブフィールドSF1〜
SF8から構成されている。なお、291〜293、29
8は、前述したように、アドレスラインである。FIG. 1 is a time chart for explaining a first embodiment of the present invention. In the first embodiment, one complete image is displayed. The frame has eight subfields SF1 to SF1.
SF8. Note that 29 1 to 29 3 , 29
8 is an address line as described above.
【0048】これらサブフィールドSF1〜SF8にお
いては、リセット期間及びアドレス期間は、それぞれ、
同一の長さとされるが、維持放電期間の長さは、1:
2:4:8:16:32:64:128の比率とされ
る。In these subfields SF1 to SF8, the reset period and the address period are respectively
Although the length is the same, the length of the sustain discharge period is 1:
The ratio is 2: 4: 8: 16: 32: 64: 128.
【0049】そして、この第1実施例においては、サブ
フィールドSF1〜SF8において、図2に示す駆動方
法が実行される。In the first embodiment, the driving method shown in FIG. 2 is executed in subfields SF1 to SF8.
【0050】ここに、図2Aはアドレス電極21〜2Nの
駆動波形、図2BはX電極3の駆動波形、図2CはY電
極41の駆動波形、図2DはY電極42の駆動波形、図2
EはY電極4Mの駆動波形を示している。[0050] Here, FIG. 2A is a driving waveform of the address electrode 2 1 to 2 N, FIG. 2B is a driving waveform of the X electrode 3, Figure 2C Y electrode 4 first drive waveform, FIG. 2D driving of the Y electrode 4 2 Waveform, Figure 2
E indicates a drive waveform of the Y electrode 4 M.
【0051】即ち、リセット期間においては、まず、全
てのY電極41〜4Mを0Vにし、アドレス電極21〜2N
に電圧Vaw、例えば、100Vを印加すると共に、X電
極3に、電圧をVs+Vw、例えば、330Vとし、印加
時間を1μsとする書込みパルスPWを印加し、その
後、アドレス電極21〜2N及びX電極3の電位を0Vと
する。That is, in the reset period, first, all the Y electrodes 4 1 to 4 M are set to 0 V, and the address electrodes 2 1 to 2 N
The voltage Vaw, for example, applies a 100 V, the X electrode 3, the voltage Vs + Vw, for example, a 330V, the application time by applying a write pulse P W to 1 [mu] s, then the address electrodes 2 1 to 2 N and The potential of the X electrode 3 is set to 0V.
【0052】この書込みパルスPwの印加は、直前のサ
ブフィールドの維持放電期間において非点灯状態であっ
た表示セルについては書込み放電及び自己消去放電を行
わせず、直前のサブフィールドの維持放電期間において
点灯していた表示セルのみに書込み放電及び自己消去放
電を行わせ、これによって、全表示セルを壁電荷の無い
状態にすることを目的としている。The application of the address pulse Pw does not perform the address discharge and the self-erase discharge on the display cell which was in the non-lighting state during the sustain discharge period of the immediately preceding subfield, and does not perform the discharge during the sustain discharge period of the immediately preceding subfield. An object of the present invention is to cause a writing discharge and a self-erasing discharge to be performed only on a display cell that has been turned on, thereby to make all display cells have no wall charge.
【0053】この駆動方法は、書込みパルスPwに上乗
せされた形で作用する壁電荷が存在する場合と、壁電荷
が存在しない場合とでは、放電開始を越える電圧パルス
を印加した場合、パルスの立ち上がりから、放電を開始
するまでの時間、即ち、放電遅延時間に大きな差が存在
するというPDPの特性を利用したものである。In this driving method, when a wall pulse acting in a manner superimposed on the address pulse Pw is present and when no wall charge is present, when a voltage pulse exceeding the start of discharge is applied, the rising of the pulse From the point of time until the start of discharge, that is, the characteristic of the PDP that there is a large difference in the discharge delay time is used.
【0054】実際の放電遅延時間は、書込みパルスPw
の電圧Vs+Vwによって差はあるが、代表的な例として
は、壁電荷が存在する場合、放電遅延時間は、100n
s〜300nsであり、壁電荷の無い場合には、1.5
μs〜2.0μsである。The actual discharge delay time corresponds to the address pulse Pw
Although there is a difference depending on the voltage Vs + Vw, as a typical example, when wall charges exist, the discharge delay time is 100 n
s to 300 ns, and 1.5 when there is no wall charge.
μs to 2.0 μs.
【0055】ここに、図3は、この第1実施例で行われ
るリセット期間の動作を説明するための波形図であり、
図3AはX電極3の駆動波形、図3BはY電極41〜4M
の駆動波形を示しており、図3Aにおいて、破線31は
従来例の場合を示している。FIG. 3 is a waveform diagram for explaining the operation during the reset period performed in the first embodiment.
Driving waveform of FIG. 3A X electrode 3, Figure 3B is Y electrodes 4 1 to 4 M
3A, and the broken line 31 in FIG. 3A shows the case of the conventional example.
【0056】また、図3Cは、第1実施例において、直
前のサブフィールドの維持放電期間において点灯してい
た表示セルの放電電流、図3Dは、第1実施例におい
て、直前のサブフィールドの維持放電期間において非点
灯状態であった表示セルの放電電流を示している。FIG. 3C shows the discharge current of the display cell lit during the sustain discharge period of the immediately preceding subfield in the first embodiment. FIG. 3D shows the sustain current of the immediately preceding subfield in the first embodiment. It shows a discharge current of a display cell that was in a non-lighting state during a discharge period.
【0057】また、図3Eは、図13に示す駆動方法に
おいて、直前のサブフィールドの維持放電期間において
点灯していた表示セルの放電電流、図3Fは、図13に
示す駆動方法において、直前のサブフィールドの維持放
電期間において非点灯状態であった表示セルの放電電流
を示している。FIG. 3E shows the discharge current of the display cell lit during the sustain discharge period of the immediately preceding subfield in the driving method shown in FIG. 13. FIG. 3F shows the discharge current of the display cell in the driving method shown in FIG. It shows a discharge current of a display cell that was in a non-lighting state during a sustain discharge period of a subfield.
【0058】即ち、第1実施例においては、電圧を、例
えば、330Vとし、印加時間を1μsとする書込みパ
ルスPWを印加するとしているので、直前のサブフィー
ルドの維持放電期間において点灯しており、維持放電が
可能な壁電荷を有していた表示セルのみが放電を開始し
て、壁電荷の形成を始めるが、直前のサブフィールドの
維持放電期間において非点灯状態にあった表示セルは放
電を開始せず、壁電荷を形成しないことになる。That is, in the first embodiment, the voltage is set to, for example, 330 V, and the writing pulse PW for applying the voltage for 1 μs is applied. Therefore, the light is turned on during the sustain discharge period of the immediately preceding subfield. Only the display cells having the wall charges capable of sustaining discharge start discharging and start forming wall charges, but the display cells that were in the non-lighting state during the sustaining discharge period of the immediately preceding subfield are discharged. And no wall charge is formed.
【0059】そして、1μsの印加時間が終了すると、
アドレス電極21〜2N及びX電極3の電位を0Vとする
としているので、直前のサブフィールドの維持放電期間
において点灯しており、書込みパルスPwにより大規模
放電を行い、多くの壁電荷を蓄積した表示セルにおいて
のみ自己消去放電が起こり、壁電荷が中和され、直前の
サブフィールドの維持放電期間において非点灯状態であ
った表示セルには何も起こらないことになる。When the application time of 1 μs ends,
Since trying to the potential of the address electrodes 2 1 to 2 N and X electrode 3 and 0V, is lit in the sustain discharge period of the immediately preceding subfield is performed a large discharge by a write pulse Pw, a lot of wall charges The self-erasing discharge occurs only in the accumulated display cells, the wall charges are neutralized, and nothing occurs in the display cells that were not lit during the sustain discharge period of the immediately preceding subfield.
【0060】このようにして、この第1実施例において
は、直前のサブフィールドの維持放電期間において点灯
していた表示セルのみに書込み放電及び自己消去放電を
行わせ、これによって、全表示セルを壁電荷の無い状態
にし、直前のサブフィールドの点灯状態に関わらず、次
のアドレス放電を安定に行うとしている。As described above, in the first embodiment, only the display cells that were lit during the sustain discharge period of the immediately preceding subfield are subjected to the address discharge and the self-erase discharge. It is stated that there is no wall charge, and the next address discharge is stably performed regardless of the lighting state of the immediately preceding subfield.
【0061】次のアドレス期間においては、表示データ
DATAの書込みのためのアドレス放電、即ち、表示デ
ータDATAに応じて、維持放電期間に維持放電を行わ
せて点灯させるべき表示セルの選択を行うためのアドレ
ス放電を線順次で行う。In the next address period, an address discharge for writing the display data DATA, that is, a display cell to be lit by performing a sustain discharge during the sustain discharge period in accordance with the display data DATA is selected. Are performed line-sequentially.
【0062】この場合には、X電極に電圧Vx、例え
ば、50Vを印加すると共に、第1表示ラインのY電極
41に電圧−Vy、例えば、−150Vのスキャンパルス
Pscを印加し、かつ、選択する表示セルのアドレス電極
に電圧Va、例えば、50VのアドレスパルスA1を選
択的に印加する。[0062] In this case, the voltage to the X electrode Vx, for example, applies a 50 V, the voltage -Vy to the Y electrodes 4 1 of the first display line, for example, by applying a scan pulse Psc of -150 V, and, A voltage Va, for example, an address pulse A1 of 50 V, for example, is selectively applied to the address electrode of the selected display cell.
【0063】このようにすると、選択する表示セルのア
ドレス電極とY電極41との間で放電が起こるが、これ
を種火として、選択する表示セルのX電極3とY電極4
1との間の放電に即時に移行し、これによって、選択さ
れた表示セルのX電極3とY電極41上のMgO膜13の
表面に維持放電が可能な量の壁電荷が蓄積される。[0063] Thus, although discharge between the address electrode and the Y electrode 4 first display cell to be selected occurs, which as the pilot flame, X electrode 3 and the Y electrode 4 of the display cell to be selected
Immediately proceeds to the discharge between the 1, whereby the amount of wall charge is accumulated that can sustain discharge on the surface of the X electrode 3 and the Y electrode 4 1 on the MgO film 13 of the selected display cell .
【0064】以下、順次、他の表示ラインについても、
これと同様の動作を行い、新たな表示データDATAに
基づくアドレスパルスA2・・・ANの供給を行い、選
択された表示セルに対する書込みを行うようにする。Hereinafter, the other display lines are sequentially
The same operation is performed to supply the address pulse A2... AN based on the new display data DATA, and perform writing to the selected display cell.
【0065】次の維持放電期間においては、Y電極41
〜4 M とX電極3とに交互に、電圧をVs、例えば、22
0Vとする維持放電パルスPsを印加して維持放電を行
わせ、1サブフィールドの画像表示を行うようにする。In the next sustain discharge period, the Y electrode 4 1
44 M and the X electrode 3 alternately, the voltage is Vs, for example, 22
A sustain discharge pulse Ps of 0 V is applied to perform a sustain discharge, and an image display of one subfield is performed.
【0066】ここに、維持放電パルスPsは、通常、最
小放電開始電圧Vf、例えば、280Vと、最小維持放
電電圧Vsm、例えば、130Vとの略中間の電圧である
180Vに設定される。Here, the sustain discharge pulse Ps is usually set to 180 V, which is a voltage approximately halfway between the minimum discharge start voltage Vf, for example, 280 V, and the minimum sustain discharge voltage Vsm, for example, 130 V.
【0067】ところで、リセット期間において、書込み
パルスPwを印加する場合、予め大量の壁電荷を保有し
ていた方が、書込みパルスPwの印加時の放電開始の遅
延時間が短くなり、かつ、放電の規模も大きくなり、よ
り多くの壁電荷を蓄積することができる。By the way, when the address pulse Pw is applied during the reset period, the delay time of the discharge start when the address pulse Pw is applied becomes shorter when the address pulse Pw is previously applied, and the discharge time is reduced. The scale is also increased, and more wall charges can be accumulated.
【0068】そして、また、自己消去放電は、大量の壁
電荷が存在する程、確実に行われ、放電終了後の壁電荷
の残留も少なくなることから、維持放電パルスPsの電
圧Vsも、可能な限り高い方がよい。Further, the self-erasing discharge is performed more reliably as a large amount of wall charge is present, and the residual wall charge after the discharge ends is reduced. Therefore, the voltage Vs of the sustain discharge pulse Ps can be changed. Higher is better.
【0069】しかし、維持放電パルスPsの電圧Vsを最
小放電開始電圧Vfである、例えば、280Vに近い
値、例えば、230Vにすると、維持放電期間におい
て、X電極3及びY電極41〜4Mが0Vとなったタイミ
ングで、自己消去放電を起こしてしまうという不都合が
ある。However, when the voltage Vs of the sustain discharge pulse Ps is set to the minimum discharge starting voltage Vf, for example, a value close to 280 V, for example, 230 V, during the sustain discharge period, the X electrode 3 and the Y electrodes 4 1 to 4 M Has a disadvantage that self-erasing discharge occurs at the timing when the voltage becomes 0V.
【0070】そこで、維持放電パルスPsの電圧Vsを自
己消去放電を起こさない範囲で高めれば、維持放電を行
い、かつ、リセット期間において、書込みパルスPwを
印加する場合、予め大量の壁電荷を保有させることがで
き、書込みパルスPwの印加時の放電開始の遅延時間が
短くなり、かつ、放電の規模も大きくなり、より多くの
壁電荷を蓄積させることができる。Therefore, if the voltage Vs of the sustain discharge pulse Ps is increased within a range that does not cause the self-erasing discharge, the sustain discharge is performed, and when the write pulse Pw is applied during the reset period, a large amount of wall charge is held in advance. As a result, the delay time of the start of discharge upon application of the address pulse Pw is shortened, and the magnitude of the discharge is increased, so that more wall charges can be accumulated.
【0071】そこで、この第1実施例においては、維持
放電パルスPsの電圧Vsを自己消去放電を起こさない範
囲の220Vとし、従来例の場合の180Vよりも高い
電圧としている。Therefore, in the first embodiment, the voltage Vs of the sustain discharge pulse Ps is set to 220 V in a range that does not cause the self-erasing discharge, and is higher than 180 V in the conventional example.
【0072】以上のように、この第1実施例において
は、リセット期間において、直前のサブフィールドの維
持放電期間において非点灯状態であった表示セルについ
ては書込み放電及び自己消去放電を行わせず、直前のサ
ブフィールドの維持放電期間において点灯していた表示
セルのみに書込み放電及び自己消去放電を行わせ、全表
示セルを壁電荷の無い状態にするとしているので、無効
発光を減らすことができる。As described above, in the first embodiment, in the reset period, the write discharge and the self-erase discharge are not performed for the display cell which was in the non-lighting state in the sustain discharge period of the immediately preceding subfield. Write discharge and self-erasing discharge are performed only on the display cells that were lit during the sustain discharge period of the immediately preceding subfield, and all display cells are in a state without wall charges, so that it is possible to reduce invalid light emission.
【0073】したがって、この第1実施例によれば、3
電極・面放電型のAC型PDPについて、256階調表
示を行わせる場合において、コントラスト比及び色再現
性を高め、表示品質の向上を図ることができる。Therefore, according to the first embodiment, 3
In the case of performing 256 gradation display for an electrode / surface discharge type AC PDP, the contrast ratio and the color reproducibility can be increased, and the display quality can be improved.
【0074】第2実施例・・図4〜図6 図4は本発明の第2実施例を説明するためのタイムチャ
ートであり、この第2実施例においても、1フレーム
は、8個のサブフィールドSF1〜SF8に区分され
る。Second Embodiment FIG. 4 to FIG. 6 FIG. 4 is a time chart for explaining a second embodiment of the present invention. In this second embodiment, one frame is composed of eight sub-frames. The fields are divided into fields SF1 to SF8.
【0075】そして、これらサブフィールドSF1〜S
F8においては、リセット期間及びアドレス期間は、そ
れぞれ、同一の長さとされるが、維持放電期間の長さ
は、1:2:4:8:16:32:64:128の比率
とされることは、第1実施例の場合と同様である。The subfields SF1 to SF1
In F8, the reset period and the address period have the same length, but the sustain discharge period has a length of 1: 2: 4: 8: 16: 32: 64: 128. Is the same as in the first embodiment.
【0076】そして、この第2実施例においては、サブ
フィールドSF1〜SF8において、図5に示す駆動方
法が実行される。In the second embodiment, the driving method shown in FIG. 5 is executed in subfields SF1 to SF8.
【0077】ここに、図5Aはアドレス電極21〜2Nの
駆動波形、図5BはX電極3の駆動波形、図5CはY電
極41の駆動波形、図5DはY電極42の駆動波形、図5
EはY電極4Mの駆動波形を示している。[0077] Here, FIG. 5A driving waveform of the address electrode 2 1 to 2 N, FIG. 5B is driving waveforms of the X electrodes 3, Figure 5C Y electrode 4 first drive waveform, FIG. 5D driving of the Y electrode 4 2 Waveform, FIG.
E indicates a drive waveform of the Y electrode 4 M.
【0078】即ち、リセット期間においては、まず、全
てのY電極41〜4Mを0Vにし、アドレス電極21〜2N
に電圧Vaw、例えば、100Vを印加すると共に、X電
極3に、電圧をVs+Vw、例えば、260Vとし、印加
時間を10μsとする書込みパルスPWを印加し、その
後、アドレス電極21〜2N及びX電極3の電位を0Vと
する。[0078] That is, in the reset period, first, all the Y electrodes 4 1 to 4 M and to 0V, and the address electrodes 2 1 to 2 N
The voltage Vaw, for example, applies a 100 V, the X electrode 3, the voltage Vs + Vw, for example, a 260 V, application time and application of address pulse P W to 10 [mu] s, then the address electrodes 2 1 to 2 N and The potential of the X electrode 3 is set to 0V.
【0079】この書込みパルスPwの印加は、第1実施
例の場合と同様に、直前のサブフィールドの維持放電期
間において非点灯状態であった表示セルについては書込
み放電及び自己消去放電を行わせず、直前のサブフィー
ルドの維持放電期間において点灯していた表示セルのみ
に書込み放電及び自己消去放電を行わせ、全表示セルを
壁電荷の無い状態にすることを目的としている。As in the case of the first embodiment, the application of the address pulse Pw does not perform the address discharge and the self-erase discharge on the display cell which has been turned off during the sustain discharge period of the immediately preceding subfield. The purpose of the present invention is to cause only the display cells that have been lit during the sustain discharge period of the immediately preceding subfield to perform the address discharge and the self-erase discharge, thereby keeping all the display cells free of wall charges.
【0080】この駆動方法は、書込みパルスPwに上乗
せされた形で作用する壁電荷が存在する場合と、壁電荷
が存在しない場合とでは、放電を開始させるために必要
な電圧が異なり、壁電荷が存在しない場合には、放電開
始電圧を越える電圧をX、Y電極間に印加しなければ、
放電を開始しないが、壁電荷が存在する場合には、放電
開始電圧よりも低い電圧を供給すれば、放電を開始する
というPDPの特性を利用したものである。In this driving method, the voltage required to start the discharge differs between the case where the wall charge acting in the form superimposed on the address pulse Pw and the case where the wall charge does not exist. Does not exist, a voltage exceeding the discharge starting voltage must be applied between the X and Y electrodes.
Although the discharge is not started, if a wall charge exists, a characteristic lower than that of the discharge start voltage is used to start the discharge when a voltage lower than the discharge start voltage is supplied.
【0081】実際の放電開始電圧は、表示セルのばらつ
きにより、280V〜320Vの間にあるが、260V
であれば、壁電荷が存在する表示セルのみに放電を開始
させることができる。The actual discharge starting voltage is between 280 V and 320 V due to the variation of the display cells.
Then, discharge can be started only in the display cells in which wall charges exist.
【0082】ここに、図6は、この第2実施例で行われ
るリセット期間の動作を説明するための波形図であり、
図6AはX電極3の駆動波形、図6BはY電極41〜4M
の駆動波形を示しており、図6Aにおいて、破線33は
従来例の場合を示している。FIG. 6 is a waveform chart for explaining the operation during the reset period performed in the second embodiment.
Figure 6A is driving waveforms of the X electrodes 3, Figure 6B is Y electrodes 4 1 to 4 M
6A, the broken line 33 in FIG. 6A indicates the case of the conventional example.
【0083】また、図6Cは、第2実施例において、直
前のサブフィールドの維持放電期間において点灯してい
た表示セルの放電電流、図6Dは、第2実施例におい
て、直前のサブフィールドの維持放電期間において非点
灯状態であった表示セルの放電電流を示している。FIG. 6C shows the discharge current of the display cell lit during the sustain discharge period of the immediately preceding subfield in the second embodiment. FIG. 6D shows the sustain current of the immediately preceding subfield in the second embodiment. It shows a discharge current of a display cell that was in a non-lighting state during a discharge period.
【0084】また、図6Eは、図13に示す駆動方法に
おいて、直前のサブフィールドの維持放電期間において
点灯していた表示セルの放電電流、図6Fは、図13に
示す駆動方法において、直前のサブフィールドの維持放
電期間において非点灯状態であった表示セルの放電電流
を示している。FIG. 6E shows the discharge current of the display cell lit during the sustain discharge period of the immediately preceding subfield in the driving method shown in FIG. 13, and FIG. 6F shows the discharge current of the display cell in the driving method shown in FIG. It shows a discharge current of a display cell that was in a non-lighting state during a sustain discharge period of a subfield.
【0085】即ち、この第2実施例においては、電圧を
最小放電開始電圧未満の電圧であるが、維持放電パルス
Psの電圧Vsである220Vに対して高い電圧である2
60Vとし、印加時間を10μsとする書込みパルスP
Wを印加するとしているので、直前のサブフィールドの
維持放電期間において点灯しており、維持放電が可能な
壁電荷を有していた表示セルのみが放電を開始して、壁
電荷の形成を始めるが、直前のサブフィールドの維持放
電期間において非点灯状態にあった表示セルは放電を開
始せず、壁電荷を形成しないことになる。That is, in the second embodiment, the voltage is lower than the minimum discharge start voltage, but is higher than 220 V which is the voltage Vs of the sustain discharge pulse Ps.
Write pulse P with 60V applied and 10μs applied time
Since W is applied, only the display cells that have been turned on during the sustain discharge period of the immediately preceding subfield and have wall charges capable of sustain discharge start discharging and start forming wall charges. However, the display cells in the non-lighting state during the sustain discharge period of the immediately preceding subfield do not start discharging and do not form wall charges.
【0086】そして、10μsの印加時間が終了する
と、アドレス電極21〜2N及びX電極3の電位を0Vと
するとしているので、直前のサブフィールドの維持放電
期間において点灯しており、書込みパルスPwで大規模
放電を行い、多くの壁電荷を蓄積した表示セルにおいて
のみ自己消去放電が起こり、壁電荷が中和され、直前の
サブフィールドの維持放電期間において非点灯状態であ
った表示セルには何も起こらないことになる。[0086] When the 10μs application time is finished, since the potential of the address electrodes 2 1 to 2 N and X electrode 3 is set to a 0V, are lit in the sustain discharge period of the immediately preceding subfield, address pulse A large-scale discharge is performed at Pw, and a self-erasing discharge occurs only in a display cell in which a large amount of wall charge is accumulated, the wall charge is neutralized, and the display cell that has been in a non-lighting state during the sustain discharge period of the immediately preceding subfield is discharged. Nothing will happen.
【0087】このようにして、この第2実施例において
は、直前のサブフィールドの維持放電期間において点灯
していた表示セルのみに書込み放電及び自己消去放電を
行わせ、これによって、全表示セルを壁電荷の無い状態
にし、直前のサブフィールドの点灯状態に関わらず、次
のアドレス放電を安定に行うとしている。As described above, in the second embodiment, only the display cells that were lit during the sustain discharge period of the immediately preceding subfield are subjected to the address discharge and the self-erasing discharge. It is stated that there is no wall charge, and the next address discharge is stably performed regardless of the lighting state of the immediately preceding subfield.
【0088】次のアドレス期間においては、表示データ
DATAの書込みのためのアドレス放電、即ち、表示デ
ータDATAに応じて、維持放電期間に維持放電を行わ
せて点灯させるべき表示セルの選択を行うためのアドレ
ス放電を線順次で行う。In the next address period, an address discharge for writing the display data DATA, that is, a display cell to be turned on by performing a sustain discharge in the sustain discharge period in accordance with the display data DATA. Are performed line-sequentially.
【0089】この場合、X電極3に電圧Vx、例えば、
50Vを印加すると共に、第1表示ラインのY電極41
に電圧−Vy、例えば、−150VのスキャンパルスPs
cを印加し、かつ、選択する表示セルのアドレス電極に
電圧Va、例えば、50VのアドレスパルスA1を選択
的に印加するようにする。In this case, a voltage Vx is applied to the X electrode 3, for example,
50 V is applied, and the Y electrode 4 1 of the first display line is applied.
Scan pulse Ps of voltage -Vy, for example, -150 V
c, and a voltage Va, for example, an address pulse A1 of 50 V, is selectively applied to the address electrode of the display cell to be selected.
【0090】このようにすると、選択する表示セルのア
ドレス電極とY電極41との間で放電が起こるが、これ
を種火としてX電極3とY電極41との間の放電に即時
に移行し、これにより、選択された表示セルのX電極3
とY電極41上のMgO膜13の表面に維持放電が可能な
量の壁電荷が蓄積される。[0090] Thus, although discharge between the address electrode and the Y electrode 4 first display cell to be selected occurs, this immediately to the discharge between the X electrode 3 and the Y electrode 4 1 as the pilot flame The X-electrode 3 of the selected display cell is shifted.
Surface sustain discharge amounts of the wall charges in the Y electrode 4 1 on the MgO film 13 is accumulated with.
【0091】以下、順次、他の表示ラインについても、
これと同様の動作を行い、新たな表示データDATAに
基づくアドレスパルスA2・・・ANの供給を行い、選
択すべき表示セルに対する書込みを行うようにする。Hereinafter, the other display lines will be sequentially described.
The same operation is performed to supply the address pulse A2... AN based on the new display data DATA, and to write into the display cell to be selected.
【0092】次の維持放電期間においては、Y電極41
〜4 M とX電極3とに交互に、電圧をVs、例えば、22
0Vとする維持放電パルスPsを印加して維持放電を行
わせ、1サブフィールドの画像表示を行うようにする。In the next sustain discharge period, the Y electrode 4 1
44 M and the X electrode 3 alternately, the voltage is Vs, for example, 22
A sustain discharge pulse Ps of 0 V is applied to perform a sustain discharge, and an image display of one subfield is performed.
【0093】この電圧を220Vとする維持放電パルス
Psの印加は、第1実施例の場合と同様に、維持放電を
行い、かつ、リセット期間において、書込みパルスPw
を印加する場合、予め大量の壁電荷を保有させ、書込み
パルスPwの印加時の放電開始の遅延時間を短くし、か
つ、放電の規模を大きくし、より多くの壁電荷を蓄積さ
せるためである。The application of the sustain discharge pulse Ps having this voltage of 220 V performs the sustain discharge as in the case of the first embodiment, and applies the address pulse Pw during the reset period.
Is applied, a large amount of wall charges is stored in advance, the delay time of the start of discharge upon application of the address pulse Pw is shortened, the scale of the discharge is increased, and more wall charges are accumulated. .
【0094】以上のように、この第2実施例において
は、リセット期間において、直前のサブフィールドの維
持放電期間で非点灯状態であった表示セルについては書
込み放電及び自己消去放電を行わせず、直前のサブフィ
ールドの維持放電期間で点灯していた表示セルのみに書
込み放電及び自己消去放電を行わせ、全表示セルを壁電
荷の無い状態にするとしているので、無効発光を減らす
ことができる。As described above, in the second embodiment, in the reset period, the write discharge and the self-erase discharge are not performed for the display cells that were in the non-lighting state during the sustain discharge period of the immediately preceding subfield. Write discharge and self-erase discharge are performed only on the display cells that have been turned on during the sustain discharge period of the immediately preceding subfield, and all display cells are in a state without wall charges, so that invalid light emission can be reduced.
【0095】したがって、この第2実施例によれば、3
電極・面放電型のAC型PDPについて、256階調表
示を行わせる場合において、コントラスト比及び色再現
性を高め、表示品質の向上を図ることができる。Therefore, according to the second embodiment, 3
In the case of performing 256 gradation display for an electrode / surface discharge type AC PDP, the contrast ratio and the color reproducibility can be increased, and the display quality can be improved.
【0096】第3実施例・・図7 図7は本発明の第3実施例を説明するためのタイムチャ
ートであり、この第3実施例においても、1フレーム
は、8個のサブフィールドSF1〜SF8に区分され
る。Third Embodiment FIG. 7 FIG. 7 is a time chart for explaining a third embodiment of the present invention. Also in this third embodiment, one frame includes eight subfields SF1 to SF1. It is classified into SF8.
【0097】そして、これらサブフィールドSF1〜S
F8においては、リセット期間及びアドレス期間は、そ
れぞれ、同一の長さとされるが、維持放電期間の長さ
は、1:2:4:8:16:32:64:128の比率
とされることは、第1実施例の場合と同様である。Then, these subfields SF1 to S
In F8, the reset period and the address period have the same length, but the sustain discharge period has a length of 1: 2: 4: 8: 16: 32: 64: 128. Is the same as in the first embodiment.
【0098】この第3実施例は、サブフィールドSF1
のリセット期間においては、図13に示す従来の駆動方
法を実行し、全表示セルに書込み放電及び自己消去放電
を行わせ、サブフィールドSF1のアドレス期間、維持
放電期間及びサブフィールドSF2〜SF8において
は、図2に示す駆動方法を実行するというものである。In the third embodiment, the subfield SF1
In the reset period, the conventional driving method shown in FIG. 13 is executed to cause all the display cells to perform a write discharge and a self-erase discharge. In the address period of the subfield SF1, the sustain discharge period, and the subfields SF2 to SF8, , The driving method shown in FIG. 2 is executed.
【0099】ここに、前述した第1実施例の場合、表示
が全く行われず、数秒ないし数時間後に初めて点灯させ
ようとすると、それまでの時間は、全く放電が行われな
かったために、空間に電荷が全く存在しないことにな
る。Here, in the case of the above-described first embodiment, no display is performed, and if lighting is attempted for the first time after several seconds to several hours, no discharge is performed during that time, so that no space is generated. There will be no charge.
【0100】通常、放電が終了しても、数ミリ秒の間
は、空間中に、微量の電荷が存在しており、書込みを行
う場合、これら微量の電荷の存在が、書込み確率を一定
以上に上げることになる(プライミング効果)。Normally, even after the discharge is completed, a small amount of electric charge exists in the space for several milliseconds. When writing is performed, the existence of such a small amount of electric charge causes the writing probability to exceed a certain level. (Priming effect).
【0101】しかし、第1実施例の場合には、放電が全
く起こらない状態が長く続き、空間中に電荷が全く存在
しない状態が発生する可能性があり、初めてアドレスを
行う場合には、書込み確率が悪くなるというおそれがあ
る。However, in the case of the first embodiment, there is a possibility that a state in which no discharge occurs for a long time and a state in which no charge exists in the space may occur. Probability may be reduced.
【0102】そこで、この第3実施例は、第1実施例を
改良し、1フレームに1回は、従来の場合と同様に、全
表示セルに書込み放電及び自己消去放電を行わせ、空間
中に電荷が全く存在しない状態を回避するとしている。Therefore, the third embodiment is an improvement over the first embodiment, in which the write discharge and the self-erase discharge are performed in all the display cells once per frame, as in the conventional case, and the space in the space is reduced. To avoid a state in which no charge is present at all.
【0103】なお、全表示セルについて書込み放電及び
自己消去放電を行わせるサブフィールドは、リセット期
間の終了から次のフレームの、全表示セルについて書込
み放電及び自己消去放電を行わせるサブフィールドのリ
セット期間の直前のサブフィールドのアドレス期間まで
の期間が最短となるように配列することが、プライミン
グ効果を最も発揮させることができる。The subfield in which the address discharge and the self-erase discharge are performed for all the display cells is the reset period of the subfield in which the write discharge and the self-erase discharge are performed for all the display cells in the next frame from the end of the reset period. Is arranged so that the period up to the address period of the subfield immediately before is the shortest.
【0104】この第3実施例によれば、第1実施例の場
合に比較して、無効発光が多少多くなるが、従来例より
も無効発光を減らすことができ、3電極・面放電型のA
C型PDPについて、256階調表示を行わせる場合に
おいて、コントラスト比及び色再現性を高め、表示品質
の向上を図ることができる。According to the third embodiment, the amount of invalid light emission is slightly increased as compared with the case of the first embodiment, but the amount of invalid light emission can be reduced as compared with the conventional example. A
When a 256-level display is performed on a C-type PDP, the contrast ratio and the color reproducibility can be increased, and the display quality can be improved.
【0105】第4実施例・・図8 図8は本発明の第4実施例を説明するためのタイムチャ
ートであり、この第4実施例においても、1フレーム
は、8個のサブフィールドSF1〜SF8に区分され
る。FIG. 8 is a time chart for explaining a fourth embodiment of the present invention. Also in this fourth embodiment, one frame includes eight subfields SF1 to SF1. It is classified into SF8.
【0106】これらサブフィールドSF1〜SF8にお
いては、リセット期間及びアドレス期間は、それぞれ、
同一の長さとされるが、維持放電期間の長さは、1:
2:4:8:16:32:64:128の比率とされる
ことは、第1実施例の場合と同様である。In these subfields SF1 to SF8, the reset period and the address period are respectively
Although the length is the same, the length of the sustain discharge period is 1:
The ratio of 2: 4: 8: 16: 32: 64: 128 is the same as in the first embodiment.
【0107】この第4実施例は、サブフィールドSF1
のリセット期間においては、図13に示す従来の駆動方
法を実行し、全表示セルに書込み放電及び自己消去放電
を行わせ、サブフィールドSF1のアドレス期間、維持
放電期間及びサブフィールドSF2〜SF8において
は、図5に示す駆動方法を実行するというものである。In the fourth embodiment, the subfield SF1
In the reset period, the conventional driving method shown in FIG. 13 is executed to cause all the display cells to perform a write discharge and a self-erase discharge. In the address period of the subfield SF1, the sustain discharge period, and the subfields SF2 to SF8, , The driving method shown in FIG. 5 is executed.
【0108】ここに、前述した第2実施例の場合、第1
実施例の場合と同様に、表示が全く行われず、数秒ない
し数時間後に初めて点灯させようとすると、それまでの
時間は、全く放電が行われなかったために、空間中に電
荷が全く存在しないことになる。Here, in the case of the second embodiment described above, the first
As in the case of the embodiment, no display is performed, and if it is attempted to light up for the first time after a few seconds or several hours, no electric charge is present in the space because no discharge was performed at that time. become.
【0109】そこで、この第4実施例は、第2実施例を
改良し、1フレームに1回は、従来の場合と同様に、全
表示セルに書込み放電及び自己消去放電を行わせ、空間
中に電荷が全く存在しない状態を回避するとしている。Therefore, the fourth embodiment is an improvement over the second embodiment, in which the write discharge and the self-erase discharge are performed on all the display cells once per frame, as in the conventional case, so that the To avoid a state in which no charge is present at all.
【0110】なお、全表示セルについて書込み放電及び
自己消去放電を行わせるサブフィールドは、リセット期
間の終了から次のフレームの全表示セルについて書込み
放電及び自己消去放電を行わせるサブフィールドのリセ
ット期間の直前のサブフィールドのアドレス期間までの
期間が最短となるように配列することが、プライミング
効果を最も発揮させることができることは、第3実施例
の場合と同様である。The subfield in which the address discharge and the self-erase discharge are performed for all the display cells is from the end of the reset period to the reset period of the subfield in which the address discharge and the self-erase discharge are performed for all the display cells in the next frame. As in the case of the third embodiment, arranging so that the period up to the address period of the immediately preceding subfield is the shortest enables the priming effect to be maximized.
【0111】この第4実施例によれば、第2実施例の場
合に比較して、無効発光が多少多くなるが、従来例より
も無効発光を減らすことができ、3電極・面放電型のA
C型PDPについて、256階調表示を行わせる場合に
おいて、コントラスト比及び色再現性を高め、表示品質
の向上を図ることができる。According to the fourth embodiment, the amount of invalid light emission is slightly increased as compared with the case of the second embodiment, but the amount of invalid light emission can be reduced as compared with the conventional example. A
When a 256-gradation display is performed on a C-type PDP, the contrast ratio and the color reproducibility can be increased, and the display quality can be improved.
【0112】[0112]
【発明の効果】以上のように、本発明によれば、リセッ
ト期間においては、直前の放電期間において点灯してい
た表示セルのみに消去放電を行わせるとし、直前の放電
期間において非点灯状態であった表示セルについては消
去放電を行わせないとしているので、無効発光を減らす
ことができ、コントラスト比及び色再現性を高め、表示
品質の向上を図ることができる。As described above, according to the present invention, in the reset period, only the display cells that were lit in the immediately preceding discharge period are subjected to the erasing discharge, and the non-lighted state is set in the immediately preceding discharge period. Since the erasing discharge is not performed for the display cell that has been used, invalid light emission can be reduced, the contrast ratio and color reproducibility can be increased, and the display quality can be improved.
【図1】本発明の第1実施例を説明するためのタイムチ
ャートである。FIG. 1 is a time chart for explaining a first embodiment of the present invention.
【図2】本発明の第1実施例のサブフィールドで実行す
る駆動方法を示す波形図である。FIG. 2 is a waveform chart showing a driving method executed in a subfield according to the first embodiment of the present invention.
【図3】本発明の第1実施例で行われるリセット期間の
動作を説明するための波形図である。FIG. 3 is a waveform chart for explaining an operation in a reset period performed in the first embodiment of the present invention.
【図4】本発明の第2実施例を説明するためのタイムチ
ャートである。FIG. 4 is a time chart for explaining a second embodiment of the present invention.
【図5】本発明の第2実施例のサブフィールドで実行す
る駆動方法を示す波形図である。FIG. 5 is a waveform chart showing a driving method executed in a subfield according to a second embodiment of the present invention.
【図6】本発明の第2実施例で行われるリセット期間の
動作を説明するための波形図である。FIG. 6 is a waveform chart for explaining an operation in a reset period performed in a second embodiment of the present invention.
【図7】本発明の第3実施例を説明するためのタイムチ
ャートである。FIG. 7 is a time chart for explaining a third embodiment of the present invention.
【図8】本発明の第4実施例を説明するためのタイムチ
ャートである。FIG. 8 is a time chart for explaining a fourth embodiment of the present invention.
【図9】3電極・面放電型のAC型PDPの一例を示す
概略的平面図である。FIG. 9 is a schematic plan view showing an example of a three-electrode / surface-discharge type AC PDP.
【図10】図9に示すAC型PDPのアドレス電極に沿
った概略的断面図である。10 is a schematic cross-sectional view along an address electrode of the AC PDP shown in FIG.
【図11】図9に示すAC型PDPのY電極に沿った概
略的断面図である。11 is a schematic sectional view along a Y electrode of the AC type PDP shown in FIG.
【図12】図9に示すAC型PDPを駆動するための周
辺回路を概略的に示すブロック回路図である。12 is a block circuit diagram schematically showing a peripheral circuit for driving the AC PDP shown in FIG.
【図13】図9に示すAC型PDPの従来の駆動方法の
一例を示す波形図である。13 is a waveform diagram showing an example of a conventional driving method of the AC type PDP shown in FIG.
【図14】図9に示すAC型PDPにおいて256階調
表示を行う場合の駆動方法を示すタイムチャートであ
る。14 is a time chart showing a driving method in the case of performing 256 gradation display in the AC PDP shown in FIG. 9;
291〜293、298 アドレスライン Pw 書込みパルス A1〜AN アドレスパルス Psc スキャンパルス Ps 維持放電パルス29 1-29 3 29 8 address lines Pw write pulse A1~AN address pulse Psc scan pulse Ps sustain discharge pulse
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−313598(JP,A) 特開 平5−241528(JP,A) 特開 平11−352931(JP,A) 特開 平7−295507(JP,A) 特開 平4−280289(JP,A) 特開 平3−179489(JP,A) (58)調査した分野(Int.Cl.7,DB名) G09G 3/28 G09G 3/288 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-5-313598 (JP, A) JP-A-5-241528 (JP, A) JP-A-11-352931 (JP, A) JP-A-7- 295507 (JP, A) JP-A-4-280289 (JP, A) JP-A-3-179489 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G09G 3/28 G09G 3 / 288
Claims (6)
極と、該一対の電極にて規定される表示セルを複数備え
たフラット・ディスプレイ・パネルの駆動方法であっ
て、 前記表示セル中の壁電荷を消去するためのリセット期間
と、任意の表示セルにおいて放電発光を行うための放電
期間とを有し、 前記リセット期間においては、直前の放電期間において
点灯していた表示セルのみに放電が生じるような電圧値
又はパルス幅を備えた書込みパルスを全表示セルに印加
し、次いで、前記放電により蓄積された壁電荷自身の電
位差により放電を開始する自己消去放電を行わせること
を特徴とするフラット・ディスプレイ・パネルの駆動方
法。1. A method for driving a flat display panel comprising a pair of electrodes for performing at least discharge light emission, and a plurality of display cells defined by the pair of electrodes, wherein a wall in the display cell is provided. A reset period for erasing electric charges, and a discharge period for performing discharge light emission in an arbitrary display cell. In the reset period, discharge occurs only in the display cell that was lit in the immediately preceding discharge period Voltage value like
Or apply write pulse with pulse width to all display cells
And then the wall charge itself accumulated by the discharge
A method for driving a flat display panel, wherein a self- erasing discharge for starting a discharge by a potential difference is performed.
書込みパルスは、電圧を放電開始電圧を越える電圧と
し、極性を直前の放電期間における最後の放電によって
形成された壁電荷による電圧が上乗せされる極性とし、
印加時間を壁電荷が無く、非点灯状態であった表示セル
が放電を開始しない時間とすることを特徴とする請求項
1記載のフラット・ディスプレイ・パネルの駆動方法。2. The method according to claim 2, wherein the voltage is applied during the reset period .
The write pulse has a voltage exceeding the discharge starting voltage, and has a polarity in which the voltage by the wall charge formed by the last discharge in the immediately preceding discharge period is added.
The application time no wall charge, a driving method of a flat display panel of claim 1, wherein the display cell which was a non-lighting state, characterized in that a time that does not start discharge.
書込みパルスは、電圧を放電開始電圧未満の電圧とし、
極性を直前の放電期間における最後の放電によって形成
された壁電荷による電圧が上乗せされる極性とすること
を特徴とする請求項1記載のフラット・ディスプレイ・
パネルの駆動方法。3. The method according to claim 2, wherein the voltage is applied during the reset period .
The write pulse has a voltage lower than the discharge start voltage,
The flat display according to claim 1, wherein the polarity is a polarity to which a voltage due to wall charges formed by the last discharge in the immediately preceding discharge period is added.
Panel driving method.
ルに、最小放電開始電圧に近い電圧であって、かつ、自
己消去放電を起こさない電圧のパルスを印加することに
より行われることを特徴とする請求項1、2又は3記載
のフラット・ディスプレイ・パネルの駆動方法。4. The discharge in the discharge period is performed by applying a pulse of a voltage close to the minimum discharge start voltage and not causing a self-erasing discharge to the display cell. 4. The method for driving a flat display panel according to claim 1, 2 or 3.
するためのリセット期間及び任意の 表示セルにおいて放
電発光を行わせるための放電期間をそれぞれ含む複数個
のサブフィールドで構成したフラット・ディスプレイ・
パネルの駆動方法であって、 前記複数個のサブフィール
ドは、 全表示セルに対して放電が生じるような電圧値とパルス
幅を備えた書込みパルスを印加し、次いで、前記放電に
より蓄積された壁電荷自身の電位差により放電を開始す
る自己消去放電を行わせる第1のリセット期間を備えた
第1のサブフィールドと、 直前の放電期間において点灯していた表示セルのみに放
電が生じるような電圧値又はパルス幅を備えた書込みパ
ルスを全表示セルに印加し、次いで、前記放電により蓄
積された壁電荷自身の電位差により放電を開始する自己
消去放電を行わせる第2のリセット期間を備えた第2の
サブフィールドとを含むことを特徴とするフラット・デ
ィスプレイ・パネルの駆動方法。 5. A frame is erased from wall charges in a display cell.
Reset period and release at any display cell.
A plurality including a discharge period for causing electroluminescence.
Flat display composed of sub-fields
A method of driving a panel, wherein the plurality of sub-fields
Is the voltage and pulse that will cause discharge to all display cells.
A write pulse with a width is applied and then the discharge
Discharge is started by the potential difference of the accumulated wall charge itself
A first reset period for performing a self-erasing discharge
Only the first subfield and the display cells that were lit during the immediately preceding discharge period are released.
Write pulse with a voltage value or pulse width such that
Is applied to all display cells and then stored by the discharge.
Self that starts discharge by the potential difference of the accumulated wall charge itself
A second reset period for performing an erase discharge;
Flat data, including sub-fields.
The driving method of the display panel.
のサブフィールドにおけるリセット期間の終了時から次
のフレームの当該サブフィールドの直前に配置されるサ
ブフィールドの前記放電期間前までの期間が最短とな
る、前記所定のサブフィールドを前記第1のサブフィー
ルドとし、他のサブフィールドを前記第2のサブフィー
ルドとすることを特徴とする請求項5記載のフラット・
ディスプレイ・パネルの駆動方法。 6. A method according to claim 1, wherein a predetermined number of said plurality of subfields is
From the end of the reset period in the subfield of
Of the frame located immediately before the subfield of the frame
The period up to before the discharge period of
The predetermined sub-field in the first sub-field.
Field, and the other subfield is the second subfield.
6. The flat plate according to claim 5, wherein
Driving method of display panel.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08150695A JP3265904B2 (en) | 1995-04-06 | 1995-04-06 | Driving method of flat display panel |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08150695A JP3265904B2 (en) | 1995-04-06 | 1995-04-06 | Driving method of flat display panel |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08278766A JPH08278766A (en) | 1996-10-22 |
JP3265904B2 true JP3265904B2 (en) | 2002-03-18 |
Family
ID=13748254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08150695A Expired - Fee Related JP3265904B2 (en) | 1995-04-06 | 1995-04-06 | Driving method of flat display panel |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3265904B2 (en) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3704813B2 (en) * | 1996-06-18 | 2005-10-12 | 三菱電機株式会社 | Method for driving plasma display panel and plasma display |
JP3247632B2 (en) | 1997-05-30 | 2002-01-21 | 富士通株式会社 | Plasma display panel and plasma display device |
JP3573968B2 (en) | 1997-07-15 | 2004-10-06 | 富士通株式会社 | Driving method and driving device for plasma display |
KR100441105B1 (en) * | 1997-07-16 | 2004-09-18 | 엘지전자 주식회사 | Method for driving three electrodes surface discharge plasma display panel, in which discharge sustain period is allocated to each sub field |
TW527576B (en) | 1998-07-29 | 2003-04-11 | Hitachi Ltd | Display panel driving method and discharge type display apparatus |
JP3399852B2 (en) | 1998-09-30 | 2003-04-21 | 三菱電機株式会社 | Display panel drive circuit |
KR20000034677A (en) * | 1998-11-30 | 2000-06-26 | 김영남 | Method for driving plasma display panel |
JP2001228823A (en) * | 1999-12-07 | 2001-08-24 | Pioneer Electronic Corp | Plasma display device |
KR100473545B1 (en) | 2000-05-15 | 2005-03-14 | 미쓰비시덴키 가부시키가이샤 | Method for driving display panel |
KR20020019670A (en) * | 2000-09-06 | 2002-03-13 | 김순택 | Method for driving plasma display panel |
KR100450200B1 (en) * | 2001-10-15 | 2004-09-24 | 삼성에스디아이 주식회사 | Method for driving plasma display panel |
JP4665548B2 (en) | 2005-02-25 | 2011-04-06 | パナソニック株式会社 | Driving method of plasma display panel |
JP2006284729A (en) * | 2005-03-31 | 2006-10-19 | Matsushita Electric Ind Co Ltd | Driving method for ac type plasma display panel |
-
1995
- 1995-04-06 JP JP08150695A patent/JP3265904B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08278766A (en) | 1996-10-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3573968B2 (en) | Driving method and driving device for plasma display | |
KR100281019B1 (en) | Driving Method of Plasma Display Panel | |
JP3555995B2 (en) | Plasma display device | |
JP3263310B2 (en) | Plasma display panel driving method and plasma display apparatus using the driving method | |
JP3276406B2 (en) | Driving method of plasma display | |
US6144348A (en) | Plasma display panel having dedicated priming electrodes outside display area and driving method for same panel | |
JP3429438B2 (en) | Driving method of AC type PDP | |
KR100769787B1 (en) | Plasma display apparatus | |
JP2003345292A (en) | Method for driving plasma display panel | |
JPH1195718A (en) | Ac type pdp driving method and plasma display device | |
JPH09274465A (en) | Driving method of ac type pdp and display device | |
JPH10207420A (en) | Plasma display device and driving method thereof | |
JP4349501B2 (en) | Driving method of plasma display panel | |
JP3265904B2 (en) | Driving method of flat display panel | |
JP3457173B2 (en) | Driving method of plasma display panel | |
JP3468284B2 (en) | Driving method of plasma display panel | |
JP4089759B2 (en) | Driving method of AC type PDP | |
JP2003114642A (en) | Driving method of plasma display panel | |
JP3139098B2 (en) | Driving method of plasma display panel | |
JPH11167367A (en) | Method of driving pdp | |
JP2004037883A (en) | Method for driving plasma display | |
WO2006106720A1 (en) | Ac plasma display panel driving method | |
JP3638106B2 (en) | Driving method of plasma display panel | |
JP3492210B2 (en) | Driving method of AC PDP | |
JP3606861B2 (en) | Driving method of AC type PDP |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011204 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S131 | Request for trust registration of transfer of right |
Free format text: JAPANESE INTERMEDIATE CODE: R313131 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080111 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090111 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100111 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110111 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |