JP3254795B2 - Display screen scroll control device - Google Patents
Display screen scroll control deviceInfo
- Publication number
- JP3254795B2 JP3254795B2 JP05657193A JP5657193A JP3254795B2 JP 3254795 B2 JP3254795 B2 JP 3254795B2 JP 05657193 A JP05657193 A JP 05657193A JP 5657193 A JP5657193 A JP 5657193A JP 3254795 B2 JP3254795 B2 JP 3254795B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- display
- page
- image memory
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【0001】[0001]
【産業上の利用分野】この発明は、CRTディスプレ
イ、液晶ディスプレイ等の表示画面をスクロールさせる
ための表示画面のスクロール制御装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display screen scroll control device for scrolling a display screen such as a CRT display or a liquid crystal display.
【0002】[0002]
【従来の技術】ゲーム機器等では、各種の場面毎に背景
画面が変わることがあり、このような場合には、場面の
切り替えの度に表示画面をスクロールして切り替えるこ
とがある。また、複数の画面を連続的に移動させるよう
な場合にもスクロールの手法が用いられる。2. Description of the Related Art In a game machine or the like, the background screen may change for each of various scenes. In such a case, the display screen may be switched by scrolling each time the scene is changed. Also, a scrolling technique is used when a plurality of screens are continuously moved.
【0003】従来、このような表示画面のスクロールを
実現するため、例えば図10に示すように、画像メモリ
(VRAM)の表示開始アドレスIAを順次ずらしてい
くことにより、VRAM空間における表示エリアを移動
させることが行われている。なお、図10(a)は、同
一ページを繰り返しスクロールさせるノーマルスクロー
ルモード、図10(b)は、複数のページをスクロール
させる複数ページスクロールモードを示している。複数
ページをスクロールさせる場合、スクロールを円滑に行
うには、スクロールによって表示されるページ数分の画
像情報を予め画像メモリに記憶しておく必要がある。Conventionally, in order to realize such scrolling of the display screen, for example, as shown in FIG. 10, a display area in a VRAM space is moved by sequentially shifting a display start address IA of an image memory (VRAM). Let it be done. FIG. 10A shows a normal scroll mode in which the same page is repeatedly scrolled, and FIG. 10B shows a multiple page scroll mode in which a plurality of pages are scrolled. When scrolling a plurality of pages, image information for the number of pages displayed by scrolling needs to be stored in an image memory in advance in order to smoothly perform scrolling.
【0004】[0004]
【発明が解決しようとする課題】しかしながら、表示さ
れる画面数は、使用するソフトウェアによって異なるた
め、全てのソフトウェアに対応させるべく多数の画面分
の画像メモリを設けようとすると、画像メモリの容量が
膨大になるという問題点がある。However, since the number of screens to be displayed differs depending on the software to be used, when an image memory for a large number of screens is provided to accommodate all the software, the capacity of the image memory is reduced. There is a problem that it becomes enormous.
【0005】この発明はこのような問題点を解決するた
めになされたもので、スクロールの対象となる表示画面
のページ数に拘らず、1画面分の容量の画像メモリでス
クロール制御を行うことが可能な表示画面のスクロール
制御装置を提供することを目的とする。The present invention has been made to solve such a problem, and it is possible to perform scroll control with an image memory having a capacity of one screen regardless of the number of display screen pages to be scrolled. It is an object of the present invention to provide a display control device capable of scrolling a display screen.
【0006】[0006]
【課題を解決するための手段】この発明は、1つの表示
画面を構成する複数の領域のそれぞれに対応させてその
領域のパターン名を記憶した画像メモリと、前記画像メ
モリに対し表示開始アドレスを供給すると共にスクロー
ル時には前記表示開始アドレスを順次更新する表示開始
アドレス供給手段と、前記表示開始アドレスを初期値と
して前記画像メモリの読み出しアドレスを順次更新しな
がら前記画像メモリに供給する画像メモリアドレス供給
手段と、表示画面のページアドレスを供給すると共に前
記画像メモリアドレス供給手段から供給される読み出し
アドレスが前記画像メモリの最終アドレスに達したら前
記ページアドレスを更新するページアドレス供給手段
と、前記表示画面の各領域の表示パターンを複数画面分
記憶すると共に前記画像メモリから出力されるパターン
名と前記ページアドレス供給手段から出力されるページ
アドレスとをアドレスとして入力し指定されたページの
指定されたパターンを出力する着脱可能なパターンジェ
ネレータとを具備してなることを特徴とする。According to the present invention, there is provided an image memory for storing a pattern name of a plurality of regions constituting one display screen in correspondence with each of the plurality of regions, and a display start address for the image memory. Display start address supply means for supplying and updating the display start address sequentially during scrolling, and image memory address supply means for supplying the read address of the image memory to the image memory while sequentially updating the read address using the display start address as an initial value. A page address supply means for supplying a page address of a display screen and updating the page address when a read address supplied from the image memory address supply means reaches a final address of the image memory; The display pattern of the area is stored for a plurality of screens and the A removable pattern generator that inputs a pattern name output from an image memory and a page address output from the page address supply unit as an address and outputs a specified pattern of a specified page; It is characterized by.
【0007】[0007]
【作用】この発明によれば、画像メモリには表示画面の
データそのものが記憶されるのではなく、表示画面を複
数の領域に分割したときの各領域のパターン名が記憶さ
れ、表示画面の実際の画像データは、パターンジェネレ
ータに前記領域毎のパターンとして記憶される。そし
て、表示されるパターンは、ページアドレスと各領域の
パターン名とによって特定され、パターンジェネレータ
から読み出される。According to the present invention, the image memory does not store the data of the display screen itself, but stores the pattern name of each area when the display screen is divided into a plurality of areas. Is stored as a pattern for each area in the pattern generator. The displayed pattern is specified by the page address and the pattern name of each area, and is read from the pattern generator.
【0008】スクロール時には、画像メモリに対する表
示開始アドレスを順次更新することにより、表示エリア
を移動させる。この際、表示画面が2つのページにまた
がることがあるが、この場合には、パターンジェネレー
タに対するページアドレスのみが更新され、画像メモリ
に記憶されたパターン名は変更されない。このため、画
像メモリには、1画面分のパターン名のみを記憶すれば
よく、スクロール時にはパターン名を繰り返し読み出せ
ば良い。画像メモリから読み出されるパターン名が同一
であってもページ番号が異なるとパターンジェネレータ
からは異なるパターンが読み出されるので、結局、各ペ
ージに対応した表示画面が読み出され、複数ページのス
クロールが実現されることになる。At the time of scrolling, the display area is moved by sequentially updating the display start address for the image memory. At this time, the display screen may extend over two pages. In this case, only the page address for the pattern generator is updated, and the pattern name stored in the image memory is not changed. Therefore, only the pattern names for one screen need be stored in the image memory, and the pattern names may be repeatedly read during scrolling. Even if the pattern name read from the image memory is the same, if the page number is different, a different pattern is read from the pattern generator, so that the display screen corresponding to each page is read, and scrolling of a plurality of pages is realized. Will be.
【0009】この発明によれば、表示画面数は、着脱可
能なパターンジェネレータによって決定することがで
き、画像メモリには、常に1表示画面分のデータのみを
格納すればよいので、表示数が異なる種々のソフトウェ
アに柔軟に対処することができると共に画像メモリの容
量を削減することができる。According to the present invention, the number of display screens can be determined by a detachable pattern generator, and only one display screen data needs to be stored in the image memory at all times. It is possible to flexibly deal with various software and reduce the capacity of the image memory.
【0010】[0010]
【実施例】以下、添付の図面を参照してこの発明の実施
例に係る表示装置について説明する。図1は、この表示
装置の要部を示すブロック図である。この装置は、シス
テム全体をコントロールするCPU1と、このCPU1
によって制御されCRTディスプレイ2の表示制御を行
う表示制御回路3と、この表示制御回路3からアクセス
されて表示パターンを出力するパターンジェネレータ
(ROMテーブル)4とを備えている。表示制御回路3
には、2つのレジスタ11,12が設けられている。レ
ジスタ11は、後述するVRAM15の表示開始アドレ
スIAをセットするためのもので、CPU1による書替
機能と併せて表示開始アドレス供給手段を構成する。レ
ジスタ12は、表示すべきページを指定する表示開始ペ
ージアドレスIPAをセットするためのものである。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a display device according to an embodiment of the present invention will be described with reference to the accompanying drawings. FIG. 1 is a block diagram showing a main part of the display device. This device comprises a CPU 1 for controlling the entire system, and a CPU 1
The display control circuit 3 controls the display of the CRT display 2 under the control of the display control circuit 3 and a pattern generator (ROM table) 4 accessed by the display control circuit 3 to output a display pattern. Display control circuit 3
Are provided with two registers 11 and 12. The register 11 is used to set a display start address IA of the VRAM 15 to be described later, and constitutes a display start address supply unit together with a rewriting function of the CPU 1. The register 12 is for setting a display start page address IPA for specifying a page to be displayed.
【0011】レジスタ11にセットされた表示開始アド
レスIAは、フルアダー13に供給されている。フルア
ダー13は、タイミングジェネレータ14から供給され
る垂直表示位置情報VDとレジスタ11にセットされた
表示開始アドレスIAとを加算して、その加算結果をV
RAM15の上位アドレスとして供給する。タイミング
ジェネレータ14から供給される水平表示位置情報HD
は、VRAM15の下位アドレスとして供給されてい
る。これらフルアダー13及びタイミングジェネレータ
14は、画像メモリアドレス供給手段を構成している。The display start address IA set in the register 11 is supplied to the full adder 13. The full adder 13 adds the vertical display position information VD supplied from the timing generator 14 and the display start address IA set in the register 11, and adds the addition result to VD.
It is supplied as an upper address of the RAM 15. Horizontal display position information HD supplied from the timing generator 14
Are supplied as lower addresses of the VRAM 15. The full adder 13 and the timing generator 14 constitute an image memory address supply unit.
【0012】VRAM15は、画像メモリであり、1表
示画面内の各領域のパターン名を各領域に対応させて記
憶する。即ち、1つのページの表示画面は、図2に示す
ように例えば8×8ドットからなる複数の領域Aに分割
される。VRAM15には、図3に示すように、各領域
Aに表示されるドットパターンを特定する例えば8ビッ
トからなるパターン名PN#が各領域Aと対応して記憶
される。VRAM15から出力されるパターン名PN#
はパターンジェネレータ4の下位アドレスとして供給さ
れている。The VRAM 15 is an image memory, and stores a pattern name of each area in one display screen in association with each area. In other words, the display screen of one page is divided into a plurality of areas A of, for example, 8 × 8 dots as shown in FIG. As shown in FIG. 3, a pattern name PN # of, for example, 8 bits that specifies a dot pattern displayed in each area A is stored in the VRAM 15 in association with each area A. Pattern name PN # output from VRAM 15
Are supplied as lower addresses of the pattern generator 4.
【0013】一方、レジスタ12にセットされた表示開
始ページアドレスIPAは、ハーフアダー16に供給さ
れている。ハーフアダー16は、レジスタ12と共にペ
ージアドレス供給手段を構成するもので、レジスタ12
から供給される表示開始ページアドレスIPAと、フル
アダー13のキャリービットCBとを加算する。この加
算出力は、複数ページスクロールモード用のページアド
レスPA2としてマルチプレクサ17の一方の入力に供
給されている。マルチプレクサ17の他方の入力には、
ノーマルスクロール用のページアドレスPA1(レジス
タ12の出力IPA)が供給されている。マルチプレク
サ17は、スクロールモード切替ビットPAODに基づ
いて、これらページアドレスPA1,PA2の何れか一
方を選択する。マルチプレクサ17から出力されるペー
ジアドレスPAは、パターンジェネレータ4の上位アド
レスとして供給されている。On the other hand, the display start page address IPA set in the register 12 is supplied to the half adder 16. The half adder 16 constitutes a page address supply means together with the register 12.
Is added to the display start page address IPA supplied from the full adder 13 and the carry bit CB of the full adder 13. This addition output is supplied to one input of the multiplexer 17 as a page address PA2 for a multiple page scroll mode. The other input of the multiplexer 17 is
The page address PA1 for normal scrolling (output IPA of the register 12) is supplied. The multiplexer 17 selects one of the page addresses PA1 and PA2 based on the scroll mode switching bit PAOD. The page address PA output from the multiplexer 17 is supplied as an upper address of the pattern generator 4.
【0014】パターンジェネレータ4には、図4に示す
ように、各ページの各領域Aの8×8ドットのパターン
が記憶されている。パターンジェネレータ4は、例えば
3ビットのページアドレスPAと3ビットのベースアド
レスBAと8ビットのパターン名PN#からなるROM
アドレスに基づいて、指定されたページで且つ指定され
た領域のドットパターンを出力する。このパターンジェ
ネレータ4は、例えばICソケット等に装着されるか、
ICカードに組み込まれる等の方法により、表示制御回
路3に対して着脱可能となっている。これにより、使用
するソフトウェアに応じて選択可能となっている。As shown in FIG. 4, the pattern generator 4 stores an 8 × 8 dot pattern of each area A of each page. The pattern generator 4 includes, for example, a ROM including a 3-bit page address PA, a 3-bit base address BA, and an 8-bit pattern name PN #.
Based on the address, a dot pattern on a designated page and in a designated area is output. This pattern generator 4 is mounted on, for example, an IC socket or the like,
It is detachable from the display control circuit 3 by a method such as being incorporated in an IC card. Thereby, it is possible to select according to the software to be used.
【0015】パターンジェネレータ4から読み出された
ドットパターンは、カラーパレット回路18によりRG
Bの各表示色に変換され、DA変換器19でアナログ信
号に変換されたのちCRTディスプレイ2に供給されて
表示に供される。The dot pattern read from the pattern generator 4 is converted into RG
After being converted into each display color of B and converted into an analog signal by the DA converter 19, it is supplied to the CRT display 2 for display.
【0016】次に、上記のように構成された表示装置の
動作について説明する。まず、通常の表示動作時では、
レジスタ11に表示開始アドレスIAとして“0”がセ
ットされ、レジスタ12には、現在表示されているペー
ジのページアドレスIPAがセットされる。タイミング
ジェネレータ14は、垂直表示ライン数VDを順次出力
すると共に、垂直表示ライン数VDが1つインクリメン
トされる間に水平表示ドット数HDを順次出力する。こ
れに応じてVRAM15からは、指定されたパターン名
PN#が順次読み出される。レジスタ11には、“0”
がセットされているので、フルアダー13からはキャリ
ービットCBは出力されず、ページアドレスPAも変化
しない。したがって、パターンジェネレータ4からは、
ページアドレスPAによって指定されたページの領域
(0,0)から領域(63,31)までのパターンが読
み出され、CRTディスプレイ2には1枚の表示画面が
表示される。Next, the operation of the display device configured as described above will be described. First, during normal display operation,
“0” is set as the display start address IA in the register 11, and the page address IPA of the currently displayed page is set in the register 12. The timing generator 14 sequentially outputs the number VD of vertical display lines, and sequentially outputs the number HD of horizontal display dots while the number VD of vertical display lines is incremented by one. In response, the designated pattern name PN # is sequentially read from the VRAM 15. The register 11 has "0"
Is set, the carry bit CB is not output from the full adder 13, and the page address PA does not change. Therefore, from the pattern generator 4,
The pattern from the area (0, 0) to the area (63, 31) of the page specified by the page address PA is read, and one display screen is displayed on the CRT display 2.
【0017】次に、表示画面のスクロール動作について
説明する。図5は、1つの表示画面をスクロールさせる
ノーマルスクロールモード時の制御フローを示すフロー
チャートである。まず、ノーマルスクロール時には、ス
クロールモード切替ビットPAODを“0”にして、マ
ルチプレクサ17をページアドレスPA1の選択モード
にする(S1)。次にレジスタ12に表示開始ページア
ドレスIPAをセットし(S2)、レジスタ11に表示
開始アドレスIAをセットする(S3)。そして、スク
ロール速度に応じた一定時間だけタイマーを働かせ、表
示動作を行わせ(S4)、表示開始アドレスIAを更新
する(S5)。一定時間の表示(S4)と表示アドレス
IAの更新(S5)とは、スクロール停止まで繰返され
る。これにより、図6に示すように、ページアドレスP
A1で指定されたページのノーマルスクロールが可能に
なる。Next, the scroll operation of the display screen will be described. FIG. 5 is a flowchart showing a control flow in a normal scroll mode for scrolling one display screen. First, during normal scrolling, the scroll mode switching bit PAOD is set to "0", and the multiplexer 17 is set to the selection mode of the page address PA1 (S1). Next, the display start page address IPA is set in the register 12 (S2), and the display start address IA is set in the register 11 (S3). Then, the timer is operated for a fixed time according to the scroll speed to perform the display operation (S4), and the display start address IA is updated (S5). The display for a fixed time (S4) and the update of the display address IA (S5) are repeated until the scroll stops. As a result, as shown in FIG.
Normal scrolling of the page specified by A1 becomes possible.
【0018】図7は、複数ページスクロール時の動作を
示すフローチャートである。まず、スクロールモード切
替ビットPAODを“1”にして、マルチプレクサ17
をページアドレスPA2の選択モードにする(S1
1)。次にレジスタ12に表示開始ページアドレスIP
Aをセットし(S12)、レジスタ11に表示開始アド
レスIAをセットする(S13)。そして、スクロール
速度に応じた一定時間だけタイマーを働かせ、表示動作
を行わせ(S14)、表示開始アドレスIAを更新する
(S15)。このモードでは、タイミングジェネレータ
14から出力される垂直表示位置情報VDと表示開始ア
ドレスIAとの加算結果がオーバーフローすると、キャ
リービットCBがハーフアダー16に供給されるので、
表示されるページアドレスPA2がインクリメントさ
れ、表示されるページが切り替わる。その結果、図8に
示すように、次のページの表示画面が続いて現われる。
一定時間表示(S14)と表示アドレスIAの更新(S
15)とは、スクロール停止まで繰返されるが、この過
程で表示開始アドレスIAがVRAM15のアドレスの
最大値を越えた場合には(S16)、表示開始ページア
ドレスIPAが更新される(S17)。これにより、次
のページの表示画面が続いて現われることになる。VR
AM15から読み出されるパターン名PN#は、ページ
が切り替わっても単に繰り返し読み出されるだけとな
る。FIG. 7 is a flowchart showing the operation at the time of scrolling a plurality of pages. First, the scroll mode switching bit PAOD is set to “1” and the multiplexer 17
In the selection mode of the page address PA2 (S1
1). Next, the display start page address IP is stored in the register 12.
A is set (S12), and the display start address IA is set in the register 11 (S13). Then, the timer is operated for a fixed time according to the scroll speed to perform the display operation (S14), and the display start address IA is updated (S15). In this mode, when the addition result of the vertical display position information VD output from the timing generator 14 and the display start address IA overflows, the carry bit CB is supplied to the half adder 16.
The displayed page address PA2 is incremented, and the displayed page is switched. As a result, as shown in FIG. 8, the display screen of the next page appears continuously.
Display for a fixed time (S14) and update of display address IA (S
15) is repeated until the scroll is stopped. In this process, if the display start address IA exceeds the maximum value of the address of the VRAM 15 (S16), the display start page address IPA is updated (S17). As a result, the display screen of the next page appears continuously. VR
The pattern name PN # read from the AM 15 is simply read repeatedly even when the page is switched.
【0019】以上のように、この表示装置によれば、複
数ページのスクロールに際しても、VRAM15には、
1表示画面分のデータを記憶すればよく、VRAM15
の容量を削減することができる。なお、表示するパター
ンを変更する場合には、パターンジェネレータ4を交換
すればよい。また、パターンジェネレータ4に記憶され
るパターンは、上記の例では、各ページにつき64×3
2パターンであるが、これはあくまで最大値であって、
パターンジェネレータ4の各ページのパターンとして6
4×32パターンの全てを記憶しておく必要はない。As described above, according to this display device, even when a plurality of pages are scrolled, the VRAM 15 stores
It suffices to store data for one display screen.
Capacity can be reduced. When changing the pattern to be displayed, the pattern generator 4 may be replaced. In the above example, the pattern stored in the pattern generator 4 is 64 × 3 for each page.
There are two patterns, but this is just the maximum,
6 as the pattern of each page of the pattern generator 4
It is not necessary to store all 4 × 32 patterns.
【0020】例えば、図9(a)に示す表示画面は、P
1,P2,P3の3つのパターンの領域で構成されてい
る。また、図9(b)に示す表示画面は、P4,P5の
2つのパターンの領域で構成されている。図9(a)に
示す表示画面をページ0、図9(b)に示す表示画面を
ページ1とすると、図9(c)に示すように各ページに
つき#1〜#6の6種類のパターンを用意し、VRAM
15に図9(c)に示すような形でパターン名を記憶し
ておけば、ページ0及びページ1の表示画面をそれぞれ
6つのパターンのみで作成することができる。これによ
り、パターンジェネレータ4の記憶容量を大幅に削減す
ることができる。この例は、きわめて単純な例である
が、一般的には全表示画面を通してパターンの組合せが
共通する領域を同一パターン名に集約していく操作を行
うことにより、パターンジェネレータ4の容量を削減す
ることができる。For example, the display screen shown in FIG.
It is composed of three pattern areas of 1, P2 and P3. The display screen shown in FIG. 9B is configured by two pattern areas P4 and P5. Assuming that the display screen shown in FIG. 9A is page 0 and the display screen shown in FIG. 9B is page 1, there are six types of patterns # 1 to # 6 for each page as shown in FIG. Prepare VRAM
If the pattern names are stored in the form shown in FIG. 9C in FIG. 15, the display screens of page 0 and page 1 can be created with only six patterns each. Thus, the storage capacity of the pattern generator 4 can be significantly reduced. Although this example is a very simple example, in general, the capacity of the pattern generator 4 is reduced by performing an operation of aggregating areas having a common combination of patterns into the same pattern name throughout the entire display screen. be able to.
【0021】また、画像メモリやページのアドレス生成
の手段としては、カウンタ等の他の手段を用いてもよい
ことはいうまでもない。It is needless to say that other means such as a counter may be used as a means for generating the address of the image memory or the page.
【0022】[0022]
【発明の効果】以上述べたように、この発明によれば、
表示画面のパターンは着脱可能なパターンジェネレータ
によって決定することができ、画像メモリには、常に1
表示画面分のデータのみを格納すればよいので、表示数
が異なる種々のソフトウェアに柔軟に対処することがで
きると共に画像メモリの容量を削減することができると
いう効果を奏する。As described above, according to the present invention,
The pattern of the display screen can be determined by a detachable pattern generator.
Since it is only necessary to store the data for the display screen, it is possible to flexibly cope with various software having different numbers of displays and to reduce the capacity of the image memory.
【図1】 この発明の実施例に係る表示装置の構成を示
すブロック図である。FIG. 1 is a block diagram illustrating a configuration of a display device according to an embodiment of the present invention.
【図2】 同装置における表示画面と分割領域とは関係
を示す図である。FIG. 2 is a diagram showing a relationship between a display screen and a divided area in the same device.
【図3】 同装置におけるVRAMの格納データを示す
図である。FIG. 3 is a diagram showing data stored in a VRAM in the same device.
【図4】 同装置におけるパターンジェネレータの構成
を示す図である。FIG. 4 is a diagram showing a configuration of a pattern generator in the apparatus.
【図5】 同装置におけるノーマルスクロールモードの
動作を示すフローチャートである。FIG. 5 is a flowchart showing an operation in a normal scroll mode in the apparatus.
【図6】 同ノーマルスクロールの動作を説明するため
の図である。FIG. 6 is a diagram for explaining an operation of the normal scroll.
【図7】 同装置における複数ページスクロールモード
の動作を示すフローチャートである。FIG. 7 is a flowchart showing an operation of a multi-page scroll mode in the apparatus.
【図8】 同複数ページスクロールモードの動作を説明
するための図である。FIG. 8 is a diagram for explaining an operation in the multiple-page scroll mode.
【図9】 同装置におけるパターンジェネレータのパタ
ーン登録方法を説明するための図である。FIG. 9 is a diagram for explaining a pattern registration method of a pattern generator in the apparatus.
【図10】 従来のスクロール方法を説明するための図
である。FIG. 10 is a diagram for explaining a conventional scroll method.
1…CPU、2…CRTディスプレイ、3…表示制御回
路、4…パターンジェネレータ、11,12…レジス
タ、13…フルアダー、14…タイミングジェネレー
タ、15…VRAM、16…ハーフアダー、17…マル
チプレクサ、18…カラーパレット、19…DA変換
器。DESCRIPTION OF SYMBOLS 1 ... CPU, 2 ... CRT display, 3 ... Display control circuit, 4 ... Pattern generator, 11 and 12 ... Register, 13 ... Full adder, 14 ... Timing generator, 15 ... VRAM, 16 ... Half adder, 17 ... Multiplexer, 18 ... Color Palette, 19 ... DA converter.
Claims (1)
それぞれに対応させてその領域のパターン名を記憶した
画像メモリと、 前記画像メモリに対し表示開始アドレスを供給すると共
にスクロール時には前記表示開始アドレスを順次更新す
る表示開始アドレス供給手段と、 前記表示開始アドレスを初期値として前記画像メモリの
読み出しアドレスを順次更新しながら前記画像メモリに
供給する画像メモリアドレス供給手段と、 表示画面のページアドレスを供給すると共に前記画像メ
モリアドレス供給手段から供給される読み出しアドレス
が前記画像メモリの最終アドレスに達したら前記ページ
アドレスを更新するページアドレス供給手段と、 前記表示画面の各領域の表示パターンを複数画面分記憶
すると共に前記画像メモリから出力されるパターン名と
前記ページアドレス供給手段から出力されるページアド
レスとをアドレスとして入力し指定されたページの指定
されたパターンを出力する着脱可能なパターンジェネレ
ータとを具備してなることを特徴とする表示画面のスク
ロール制御装置。1. An image memory storing a pattern name of an area corresponding to each of a plurality of areas constituting one display screen, a display start address being supplied to the image memory, and the display start when scrolling. Display start address supply means for sequentially updating addresses; image memory address supply means for supplying the image memory while sequentially updating the read address of the image memory with the display start address as an initial value; and displaying the page address of the display screen. A page address supply unit for updating the page address when the read address supplied from the image memory address supply unit reaches the final address of the image memory; and a display pattern for each area of the display screen for a plurality of screens. Stored and output from the image memory A display screen, comprising: a detachable pattern generator that inputs a turn name and a page address output from the page address supply means as an address and outputs a specified pattern of a specified page. Scroll control device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05657193A JP3254795B2 (en) | 1993-02-22 | 1993-02-22 | Display screen scroll control device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05657193A JP3254795B2 (en) | 1993-02-22 | 1993-02-22 | Display screen scroll control device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06250634A JPH06250634A (en) | 1994-09-09 |
JP3254795B2 true JP3254795B2 (en) | 2002-02-12 |
Family
ID=13030834
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05657193A Expired - Fee Related JP3254795B2 (en) | 1993-02-22 | 1993-02-22 | Display screen scroll control device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3254795B2 (en) |
-
1993
- 1993-02-22 JP JP05657193A patent/JP3254795B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06250634A (en) | 1994-09-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2913096B2 (en) | Raster scanned video display | |
JPH10333648A (en) | Liquid crystal display device | |
JP3254795B2 (en) | Display screen scroll control device | |
JPH02110497A (en) | Picture display device | |
US5920302A (en) | Display scrolling circuit | |
JPS61238092A (en) | Color image display unit | |
JPH07219510A (en) | On-screen display device | |
JP2898283B2 (en) | Display control device | |
JPH02137070A (en) | Picture processor | |
JPH0764524A (en) | Image display device | |
JPH07121153A (en) | On-screen display device | |
JP3017003B2 (en) | Image processing device | |
JPS59206889A (en) | Image processor | |
JPH11134248A (en) | Integrated circuit for image data storage, image data storing method thereof, and image data storage device | |
JP2943495B2 (en) | LSI for on-screen display | |
JPH087555B2 (en) | Display synthesizer | |
JPH03164872A (en) | Graphic processing system | |
JP3380109B2 (en) | Image display device | |
JP3539862B2 (en) | Display device of spectrum analyzer | |
JP3306060B2 (en) | Image data processing device | |
JPH0213995A (en) | Image processor | |
JP2000181397A (en) | Crt/lcd display converting circuit and converting method | |
JPH0130153B2 (en) | ||
JPH083700B2 (en) | Color display screen switching method | |
JPS5855984A (en) | Display unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071130 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081130 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091130 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101130 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111130 Year of fee payment: 10 |
|
LAPS | Cancellation because of no payment of annual fees |