JP3244407B2 - Phase modulation circuit - Google Patents

Phase modulation circuit

Info

Publication number
JP3244407B2
JP3244407B2 JP22784995A JP22784995A JP3244407B2 JP 3244407 B2 JP3244407 B2 JP 3244407B2 JP 22784995 A JP22784995 A JP 22784995A JP 22784995 A JP22784995 A JP 22784995A JP 3244407 B2 JP3244407 B2 JP 3244407B2
Authority
JP
Japan
Prior art keywords
control voltage
polarity
modulation circuit
phase modulation
microcomputer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22784995A
Other languages
Japanese (ja)
Other versions
JPH0974313A (en
Inventor
二郎 大倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP22784995A priority Critical patent/JP3244407B2/en
Publication of JPH0974313A publication Critical patent/JPH0974313A/en
Application granted granted Critical
Publication of JP3244407B2 publication Critical patent/JP3244407B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は位相変調回路に関し、
特にたとえば、TBC(タイムベースコレクタ)に入力
される外部からの基準同期信号の位相を調整するために
用いられる、位相変調回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase modulation circuit,
In particular, for example, the present invention relates to a phase modulation circuit used for adjusting the phase of an external reference synchronization signal input to a TBC (time base collector).

【0002】[0002]

【従来の技術】この種の外部同期信号の位相調整のため
には、正弦波の位相をシフトすることが必要であり、そ
の目的のために、ビデオカメラのカラーエンコーダに使
用されている技術を応用することが考えられる。つま
り、2個の二重平衡変調器に位相が90°異なる正弦波
をそれぞれ加え、それぞれの二重平衡変調器の電圧利得
制御入力に2種類の電圧SおよびCを加え、各二重平衡
変調器の出力を抵抗で加算すると、出力の入力に対する
位相差は tan-1C/Sに比例する。
2. Description of the Related Art In order to adjust the phase of an external synchronizing signal of this kind, it is necessary to shift the phase of a sine wave. It can be applied. That is, a sine wave having a phase difference of 90 ° is applied to each of the two double balanced modulators, and two types of voltages S and C are applied to the voltage gain control inputs of the respective double balanced modulators. When the output of the detector is added by a resistor, the phase difference between the output and the input is proportional to tan -1 C / S.

【0003】1989年9月19日付で発行されたアメ
リカ特許第4,868,428号〔G06G 7/0
0,H03K 5/13〕では、上述の制御電圧Sおよ
びCを発生するために2つのROMを用いて正確な移相
量を得るようにしている。
[0003] US Patent No. 4,868,428 [G06G 7/0 issued on September 19, 1989]
0, H03K 5/13], an accurate phase shift amount is obtained using two ROMs to generate the control voltages S and C described above.

【0004】[0004]

【発明が解決しようとする課題】上述の従来技術では、
制御電圧の変化精度を高くするほどメモリ容量が増して
コスト高となる問題があった。それゆえに、この発明の
主たる目的は、メモリ容量を増やさずに、精度よく移相
量を制御できる、位相変調回路を提供することである。
In the above-mentioned prior art,
There has been a problem that the memory capacity increases and the cost increases as the control voltage change accuracy increases. Therefore, a main object of the present invention is to provide a phase modulation circuit capable of controlling the amount of phase shift accurately without increasing the memory capacity.

【0005】[0005]

【課題を解決するための手段】この発明は、互いに90
°位相の異なる入力信号をそれぞれが受ける2つの二重
平衡変調器と、二重平衡変調器にそれぞれ利得制御電圧
を与える制御電圧付与手段とを備える位相変調回路にお
いて、制御電圧付与手段は、極性データが示す極性を持
つ数値を所定タイミングで利得制御電圧の電圧値データ
に加算する加算手段、電圧値データが示す値を所定タイ
ミングで閾値と比較する比較手段、および比較手段の比
較結果に応じて極性データが示す極性を更新する極性更
新手段を含むことを特徴とする、位相変調回路である。
SUMMARY OF THE INVENTION The present invention provides an
° In a phase modulation circuit including two double balanced modulators each receiving an input signal having a different phase and control voltage applying means for applying a gain control voltage to the double balanced modulator, the control voltage applying means has a polarity Polarity indicated by data
Value data at predetermined timing
Means for adding the value indicated by the voltage value data to a predetermined time.
Comparison means for comparing with a threshold value in the timing, and the ratio of the comparison means
Update the polarity indicated by the polarity data according to the comparison result.
A phase modulation circuit including a new means .

【0006】[0006]

【作用】制御電圧付与手段はたとえばマイコンであり、
マイコンは、初期値メモリに予め設定されている制御電
圧SおよびCの初期値に基づいて制御電圧SおよびCの
データを計算する。具体的には、マイコンは、メモリに
予め記憶されたアルゴリズムに従って、所定の最大値お
よび最小値を超えないように電圧値の傾きの正負を切り
換えて、制御電圧(S,C)のデータを計算する。この
2つの電圧データは、たとえばD/A変換器によって制
御電圧信号に変換されて、二重平衡変調器に入力され
る。
The control voltage applying means is, for example, a microcomputer.
The microcomputer calculates the data of the control voltages S and C based on the initial values of the control voltages S and C preset in the initial value memory. Specifically, the microcomputer calculates the data of the control voltage (S, C) by switching the sign of the voltage value according to an algorithm stored in the memory in advance so as not to exceed a predetermined maximum value and minimum value. I do. These two voltage data are converted into a control voltage signal by, for example, a D / A converter and input to the double balanced modulator.

【0007】[0007]

【発明の効果】この発明によれば、初期値に基づいて制
御電圧(S,C)を計算するようにしているので、メモ
リには演算のためのプログラムと初期値データとを記憶
するだけの容量があればよく、メモリ容量は少なくて済
む。この発明の上述の目的,その他の目的,特徴および
利点は、図面を参照して行う以下の実施例の詳細な説明
から一層明らかとなろう。
According to the present invention, since the control voltage (S, C) is calculated based on the initial value, only the program for the operation and the initial value data are stored in the memory. It is sufficient if there is a capacity, and the memory capacity is small. The above and other objects, features and advantages of the present invention will become more apparent from the following detailed description of embodiments with reference to the drawings.

【0008】[0008]

【実施例】図1を参照して、この実施例の位相変調回路
10は、入力端子12を含み、この入力端子12から、
たとえば4.4MHzの正弦波の搬送波が入力され、一
方の二重平衡変調器14aおよび90°移相器16に供
給される。90°移相器16において、入力端子12か
ら入力された正弦波の搬送波は、90°位相の異なる余
弦波の信号に変換され、他方の二重平衡変調器14bに
入力される。
Referring to FIG. 1, a phase modulation circuit 10 of this embodiment includes an input terminal 12, and from this input terminal 12,
For example, a sine wave carrier of 4.4 MHz is input and supplied to one double balanced modulator 14a and 90 ° phase shifter 16. In the 90 ° phase shifter 16, the sine wave carrier inputted from the input terminal 12 is converted into a cosine wave signal having a phase difference of 90 ° and inputted to the other double balanced modulator 14b.

【0009】マイコン18は、2つの初期値メモリ26
および28を含み、このメモリ26および28には、2
つの異なる制御電圧(S,C)の初期値データが予め設
定される。マイコン18に制御電圧の出力要求信号が入
力されると、マイコン18は、初期値メモリ26および
28の初期値データに基づいて、制御電圧(S,C)を
マイコン18の図示しないメモリに記憶されたアルゴリ
ズムに従って計算する。マイコン18から出力された制
御電圧(S,C)は、D/A変換器20aおよび20b
においてアナログ値に変換される。そして、制御電圧
(S,C)は、二重平衡変調器14aおよび14bの電
圧利得制御入力端子に入力される。そして、レジスタ2
2aおよび22bを介して、90°位相の異なる電圧ど
うしを合成して、出力端子24から合成電圧が出力され
る。
The microcomputer 18 has two initial value memories 26
And memories 28 and 28 which have 2
Initial value data of two different control voltages (S, C) is preset. When a control voltage output request signal is input to the microcomputer 18, the microcomputer 18 stores the control voltage (S, C) in a memory (not shown) of the microcomputer 18 based on the initial value data in the initial value memories 26 and 28. Calculate according to the algorithm. The control voltage (S, C) output from the microcomputer 18 is supplied to the D / A converters 20a and 20b
Is converted to an analog value. Then, the control voltages (S, C) are input to the voltage gain control input terminals of the double balanced modulators 14a and 14b. And register 2
Via the 2a and 22b, voltages having phases different from each other by 90 ° are combined, and a combined voltage is output from the output terminal 24.

【0010】このように、マイコン18のメモリに制御
電圧(S,C)の変化量を算出するプログラムを予め蓄
えておく。図2を参照して、入力端子12から正弦波搬
送波が入力されて、マイコン18に対して、制御電圧S
の出力要求信号が出力された場合のマイコン18の処理
動作について説明する。
As described above, the program for calculating the variation of the control voltage (S, C) is stored in the memory of the microcomputer 18 in advance. Referring to FIG. 2, a sine wave carrier is input from input terminal 12 and control voltage S is applied to microcomputer 18.
The processing operation of the microcomputer 18 when the output request signal is output will be described.

【0011】まず、ステップS1において、処理番号i
の初期値(i=1)が与えられるとともに、制御電圧S
および制御電圧Sの正負の傾き*の初期値(S,*)=
(0,+)が設定される。そして、ステップS3におい
て、制御電圧Sが最大値(たとえば128)を超えてい
るかどうか判断する。最大値を超えている場合、つま
り、図4に示すa点である場合、ステップS5におい
て、制御電圧Sの傾き*にマイナスの符号が付加され
て、制御電圧Sの傾き*の正と負が逆に設定される。制
御電圧Sが最大値を超えていないとき、ステップS7に
おいて、制御電圧Sが最小値(たとえば−128)より
も小さいかどうか判断する。
First, in step S1, processing number i
Is given (i = 1), and the control voltage S
And the initial value (S, *) of the positive / negative slope * of the control voltage S =
(0, +) is set. Then, in step S3, it is determined whether the control voltage S exceeds a maximum value (for example, 128). If it exceeds the maximum value, that is, if it is point a shown in FIG. 4, in step S5, a minus sign is added to the slope * of the control voltage S, and the positive and negative of the slope * of the control voltage S are changed. Conversely set. When the control voltage S does not exceed the maximum value, it is determined in step S7 whether the control voltage S is smaller than a minimum value (for example, -128).

【0012】最小値よりも小さい場合には、ステップS
9において、ステップS5と同様に、制御電圧Sの傾き
*にマイナスの符号が付加されて、電圧Sの傾きの極性
が逆に設定される(図4のb点)。制御電圧Sが最小値
よりも大きい場合には、ステップS11において、処理
番号iに1が、制御電圧Sに2が、それぞれ加算され
て、ステップS3以降の処理動作が繰り返される。な
お、制御電圧Sの傾き*が負である場合には、ステップ
S11において、制御電圧Sから2が減算される。
If it is smaller than the minimum value, step S
In step 9, similarly to step S5, a minus sign is added to the slope * of the control voltage S, and the polarity of the slope of the voltage S is set to the opposite (point b in FIG. 4). If the control voltage S is larger than the minimum value, in step S11, 1 is added to the process number i, and 2 is added to the control voltage S, and the processing operations after step S3 are repeated. If the slope * of the control voltage S is negative, 2 is subtracted from the control voltage S in step S11.

【0013】図3を参照して、同様に、マイコン18に
対して、制御電圧Cの出力要求信号が出力された場合の
マイコン18の処理動作について説明する。ステップS
1と同様に、ステップS13において、処理番号i,制
御電圧Cおよび制御電圧Cの傾き*における初期値
(i,C,*)=(1,128,−)が設定される。続
いて、ステップS15において、制御電圧Cが最小値
(たとえば−128)より小さいかどうか判断する。最
小値よりも小さい場合には、ステップS17において、
制御電圧Cの傾き*にマイナスの符号が付加されて、制
御電圧Cの傾き*の極性が変えられる。すなわち、図4
のd点に示すように、制御電圧Cが最小値よりも小さい
と判断されると、単調減少する制御電圧Cは、傾き*の
極性が逆とされて、d点から制御電圧Cは単調増加に切
り換わる。
Referring to FIG. 3, similarly, the processing operation of microcomputer 18 when a control voltage C output request signal is output to microcomputer 18 will be described. Step S
Similarly to 1, in step S13, the process number i, the control voltage C, and the initial value (i, C, *) = (1, 128, −) at the slope * of the control voltage C are set. Subsequently, in step S15, it is determined whether the control voltage C is smaller than a minimum value (for example, -128). If smaller than the minimum value, in step S17,
The polarity of the slope * of the control voltage C is changed by adding a minus sign to the slope * of the control voltage C. That is, FIG.
As shown at point d, when the control voltage C is determined to be smaller than the minimum value, the control voltage C that monotonically decreases has the opposite polarity of the slope *, and the control voltage C monotonically increases from point d. Switch to.

【0014】制御電圧Cが最小値よりも大きいと判断さ
れると、ステップS19において、制御電圧Cが最大値
(たとえば128)よりも大きいかどうか判断する。最
大値よりも大きい場合には、ステップS21において、
ステップS17と同様に、制御電圧Cの傾き*の極性が
逆に切り換えられる(図4のe点)。最大値よりも小さ
い場合には、ステップS23において、処理番号iに1
が、制御電圧Cに2が、それぞれ加算(または減算)さ
れて、ステップS15以降の処理動作が繰り返される。
If it is determined that the control voltage C is higher than the minimum value, it is determined in step S19 whether the control voltage C is higher than the maximum value (for example, 128). If it is larger than the maximum value, in step S21,
As in step S17, the polarity of the slope * of the control voltage C is switched in reverse (point e in FIG. 4). If it is smaller than the maximum value, in step S23, the process number i is set to 1
However, 2 is added to (or subtracted from) the control voltage C, and the processing operations after step S15 are repeated.

【0015】したがって、図4のグラフに示すように、
折れ線状の2つの制御電圧SおよびCの8ビットのディ
ジタル値がマイコン18から出力される。このように、
マイコン18において、図2および図3に示したアルゴ
リズムに従って、制御電圧SおよびCの変化量を算出す
るように構成するため、マイコン18のメモリには、制
御電圧SおよびCを算出するプログラムおよび初期値デ
ータを蓄えておくだけでよく、メモリ容量は少なくて済
む。また、変化精度の向上に伴って、メモリ容量が増加
することもない。
Therefore, as shown in the graph of FIG.
The microcomputer 18 outputs 8-bit digital values of two broken line control voltages S and C. in this way,
Since the microcomputer 18 is configured to calculate the change amounts of the control voltages S and C according to the algorithm shown in FIGS. 2 and 3, a program for calculating the control voltages S and C and an initial It is only necessary to store the value data, and the memory capacity is small. Further, the memory capacity does not increase with the improvement of the change accuracy.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.

【図2】図1実施例のマイコンにおける制御電圧Sの変
化量を算出する処理動作を示すフロー図である。
FIG. 2 is a flowchart showing a processing operation of the microcomputer of FIG. 1 for calculating a change amount of a control voltage S;

【図3】図1実施例のマイコンにおける制御電圧Cの変
化量を算出する処理動作を示すフロー図である。
FIG. 3 is a flowchart showing a processing operation for calculating a change amount of a control voltage C in the microcomputer of the embodiment in FIG. 1;

【図4】図1実施例で算出された制御電圧SおよびCを
示すグラフである。
FIG. 4 is a graph showing control voltages S and C calculated in the embodiment of FIG. 1;

【符号の説明】[Explanation of symbols]

10 …位相変調器 14a,14b …二重平衡変調器 16 …90°移相器 18 …マイコン 26,28 …初期値メモリ Reference Signs List 10: phase modulators 14a, 14b: double balanced modulator 16: 90 ° phase shifter 18: microcomputer 26, 28: initial value memory

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】互いに90°位相の異なる入力信号をそれ
ぞれが受ける2つの二重平衡変調器と、前記二重平衡変
調器にそれぞれ利得制御電圧を与える制御電圧付与手段
とを備える位相変調回路において、 前記制御電圧付与手段は、極性データが示す極性を持つ
数値を所定タイミングで前記利得制御電圧の電圧値デー
タに加算する加算手段、前記電圧値データが示す値を所
定タイミングで閾値と比較する比較手段、および前記比
較手段の比較結果に応じて前記極性データが示す極性を
更新する極性更新手段を含むことを特徴とする、位相変
調回路。
1. A phase modulation circuit comprising: two double balanced modulators each receiving input signals having a phase difference of 90 ° from each other; and control voltage applying means for applying a gain control voltage to each of the double balanced modulators. The control voltage applying means has a polarity indicated by polarity data
Numerical values are stored at predetermined timings as voltage value data of the gain control voltage.
Addition means for adding the value indicated by the voltage value data to the
Comparing means for comparing with a threshold value at a constant timing, and the ratio
The polarity indicated by the polarity data according to the comparison result of the comparing means.
A phase modulation circuit comprising a polarity updating means for updating .
JP22784995A 1995-09-05 1995-09-05 Phase modulation circuit Expired - Fee Related JP3244407B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP22784995A JP3244407B2 (en) 1995-09-05 1995-09-05 Phase modulation circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22784995A JP3244407B2 (en) 1995-09-05 1995-09-05 Phase modulation circuit

Publications (2)

Publication Number Publication Date
JPH0974313A JPH0974313A (en) 1997-03-18
JP3244407B2 true JP3244407B2 (en) 2002-01-07

Family

ID=16867344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22784995A Expired - Fee Related JP3244407B2 (en) 1995-09-05 1995-09-05 Phase modulation circuit

Country Status (1)

Country Link
JP (1) JP3244407B2 (en)

Also Published As

Publication number Publication date
JPH0974313A (en) 1997-03-18

Similar Documents

Publication Publication Date Title
US4345241A (en) Analog-to-digital conversion method and apparatus
US4578772A (en) Voltage dividing circuit
JP3244407B2 (en) Phase modulation circuit
JPS6016135B2 (en) converter
JPH1065542A (en) A/d converter circuit
JPH10150363A (en) Digital programmable phase shifter and a/d converter using phase shifter
US5144310A (en) A/D converter utilizing successive approximation
JPH08274635A (en) Phase-locked circuit
JP3161481B2 (en) Offset compensation circuit for interleaved A / D converter
JPS5833726B2 (en) delta modulation circuit device
FR2633052A1 (en) SYNCHRONIZED COMPARATOR CIRCUIT
JPH0758912B2 (en) High-speed settling D / A converter
JPS6112123A (en) Sequential comparison analog-to-digital converter
KR100204177B1 (en) The output value control method & device for linear controller
KR0165822B1 (en) Off set regulating apparatus
JPH0497618A (en) Oscillator
SU1242848A1 (en) Digital phase calibrator
SU980110A1 (en) Multichannel function generator
JPS61242420A (en) A/d converting circuit
JPS61280578A (en) Digital phase comparator
JPH033420A (en) Pll circuit
JPH05343997A (en) A/d converter
JPH09181528A (en) Signal generator
JP2570982B2 (en) Phase detection circuit
JPS6130813A (en) Device for changing smoothly digital quantity

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20011002

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071026

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081026

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081026

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091026

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees