JP3236217B2 - Knock sensor signal processing device - Google Patents

Knock sensor signal processing device

Info

Publication number
JP3236217B2
JP3236217B2 JP15255296A JP15255296A JP3236217B2 JP 3236217 B2 JP3236217 B2 JP 3236217B2 JP 15255296 A JP15255296 A JP 15255296A JP 15255296 A JP15255296 A JP 15255296A JP 3236217 B2 JP3236217 B2 JP 3236217B2
Authority
JP
Japan
Prior art keywords
value
knock
converter
signal
sampling
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP15255296A
Other languages
Japanese (ja)
Other versions
JPH09329052A (en
Inventor
昇平 三輪
輝夫 福田
隆啓 安芸
修治 木村
和明 室田
知秀 笠目
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP15255296A priority Critical patent/JP3236217B2/en
Publication of JPH09329052A publication Critical patent/JPH09329052A/en
Application granted granted Critical
Publication of JP3236217B2 publication Critical patent/JP3236217B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は車両のノッキングを
制御するために使用されるノックセンサの信号処理装置
に関し、特に信号のサンプリング時に混入するノイズを
除去でき、さらには混入ノイズがあってもノックセンサ
の異常を検出することができるノックセンサの信号処理
装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a signal processing device for a knock sensor used to control knocking of a vehicle, and more particularly to a knock processing device which can remove noise mixed in at the time of sampling a signal. The present invention relates to a knock sensor signal processing device capable of detecting a sensor abnormality.

【0002】[0002]

【従来の技術】車両のノッキングの検出には、ノックセ
ンサが用いられる。このノックセンサは車両のエンジン
のシリンダブロックの特定の箇所に装着される。シリン
ダブロックに伝わるノッキングによる高周波振動はピエ
ゾ圧電効果を利用したピックアップ(ノックセンサ)で
電気信号の変換される。この高周波振動は6〜10kH
zの範囲にある。ノックコントロールは、ノックセンサ
からの信号を基に点火時期の制御、ノックセンサの異常
判断等を行う。
2. Description of the Related Art A knock sensor is used to detect knocking of a vehicle. The knock sensor is mounted at a specific location on a cylinder block of a vehicle engine. The high-frequency vibration caused by knocking transmitted to the cylinder block is converted into an electric signal by a pickup (knock sensor) utilizing the piezoelectric effect. This high frequency vibration is 6 to 10 kHz.
z. The knock control performs ignition timing control, knock sensor abnormality determination, and the like based on a signal from the knock sensor.

【0003】図25は従来のノックコントロールの前段
の設けられるアナログピーク検出回路及びアナログ積分
回路を示す図である。本図に示すように、ノックセンサ
1に接続され6〜10kHzの信号のみを通過させる帯
域通過フィルタ2の出力はアナログピーク検出回路3及
びアナログ積分回路7の入力となる。アナログピーク検
出回路3はオペアンプ4とトランジスタ5とコンデンサ
6とからなる。ノックセンサ1のピークホールド電圧
(ピーク値)はコンデンサ6に電荷を蓄積することによ
り得られる。このピーク値はノック強度を示する。この
ノック強度に応じて点火時期を遅角するように点火時期
のコントロールが行われる。アナログ積分回路7はオペ
アンプ8と抵抗9、10、11とコンデンサ12からな
る。ノックセンサ1の信号の積分電圧(積分値)がコン
デンサ12の電荷を蓄積することにより得られる。この
積分電圧が一定以下のときノックセンサは異常と判断さ
れる。
FIG. 25 is a diagram showing an analog peak detection circuit and an analog integration circuit provided in a stage preceding the conventional knock control. As shown in the figure, the output of the band-pass filter 2 connected to the knock sensor 1 and passing only the signal of 6 to 10 kHz is input to the analog peak detection circuit 3 and the analog integration circuit 7 . A Narogupiku detecting circuit 3 is composed of an operational amplifier 4 and the transistor 5 and the capacitor 6. The peak hold voltage (peak value) of knock sensor 1 is obtained by accumulating electric charge in capacitor 6. This peak value indicates the knock intensity. The ignition timing is controlled so as to retard the ignition timing according to the knock intensity. The analog integration circuit 7 includes an operational amplifier 8, resistors 9, 10, 11 and a capacitor 12. The integrated voltage (integrated value) of the signal of knock sensor 1 is obtained by accumulating the electric charge of capacitor 12. When the integrated voltage is equal to or less than a predetermined value, the knock sensor is determined to be abnormal.

【0004】[0004]

【発明が解決しようとする課題】しかしながら、上記ア
ナログピーク検出回路3では、ピーク値の精度を確保す
るため、数msの時間電荷を蓄積しなければならず、大
容量のコンデンサ6を用いることが必要となる。このた
め回路の高密度化やIC化が困難になるとの問題があ
る。このため上記アナログピーク検出回路3に代わり
に、高速サンプリングしてノックセンサの信号波形をA
/D変換器してデジタル化された最高波高値を検出する
ことが考えられる。しかし、サンプリングの周期とノイ
ズの周期が一致して、瞬時にノイズが重畳すると、ピー
ク値に対して大きな影響を受ける。このような瞬時のノ
イズの重畳は上記アナログピーク検出回路3ではコンデ
ンサ5が大容量のため影響が小さく問題にはならなかっ
たが、デジタル化に対して新たな問題となる。
However, in the analog peak detection circuit 3, it is necessary to accumulate electric charges for several milliseconds in order to secure the accuracy of the peak value. Required. For this reason, there is a problem that it is difficult to increase the density of the circuit and make the circuit into an IC. Therefore, instead of the analog peak detection circuit 3, high-speed sampling is performed to change the signal waveform of the knock sensor to A
It is conceivable to detect the maximum peak value digitized by the / D converter. However, if the sampling cycle and the noise cycle coincide with each other and noise is superimposed instantaneously, the peak value is greatly affected. Such superimposition of instantaneous noise was not a problem in the analog peak detection circuit 3 due to the large capacity of the capacitor 5 and was not a problem. However, it is a new problem for digitization.

【0005】さらに、上記アナログ積分回路7では、ノ
ックセンサの信号を積分するために、前記と同様に大容
量のコンデンサ12を用いることが必要なる。このため
回路の高密度化やIC化が困難になるとの問題がある。
このため上記アナログ積分回路7の代わりに、高速サン
プリングしてノックセンサの信号波形を積分することが
考えられる。しかし、同様に、サンプリングの周期とノ
イズの周期が一致して、瞬時にノイズが重畳すると、積
分値に対して大きな影響を受け、ノックセンサの異常検
出を行うことができなくなる。このような瞬時のノイズ
の重畳は上記アナログ積分回路7ではコンデンサ12が
大容量のため影響が小さく問題にはならなかったが、デ
ジタル化に対して新たな問題となる。
Further, in the analog integration circuit 7, it is necessary to use a large-capacity capacitor 12 as described above in order to integrate the signal of the knock sensor. For this reason, there is a problem that it is difficult to increase the density of the circuit and make the circuit into an IC.
Therefore, instead of the analog integration circuit 7, it is conceivable to perform high-speed sampling to integrate the signal waveform of the knock sensor. However, similarly, when the sampling cycle and the noise cycle coincide with each other and the noise is instantaneously superimposed, the integration value is greatly affected, and the knock sensor cannot be detected abnormally. Such superimposition of instantaneous noise is not a problem in the analog integration circuit 7 because the effect of the capacitor 12 is large because the capacitor 12 has a large capacity. However, it becomes a new problem in digitization.

【0006】したがって、本発明は、ノックセンサのピ
ーク値、積分値に対してノイズの影響を除去できるノッ
クセンサ信号の高速サンプリング処理装置を提供するこ
とを目的とする。
Accordingly, an object of the present invention is to provide a high-speed knock sensor signal sampling apparatus capable of removing the influence of noise on the peak value and integrated value of the knock sensor.

【0007】[0007]

【課題を解決するための手段】本発明は、前記問題点を
解決するために、エンジンのノックを検出するノック
の信号処理装置において、前記ノック信号をサンプリ
ングしてアナログ−デジタル変換するA/D変換器と、
前記エンジンのクランク上死点から一定のクランク角内
において一定の時間間隔で、前記A/D変換器を起動
、該A/D変換器の出力値を取り込む割り込みコント
ローラと、前記A/D変換器のサンプリング時の出力値
対する上限及び下限判定値を設定し、前記出力値が前
記上限判定値と前記下限判定値内にある場合には正常値
とし、該正常値を前回サンプリング時の正常値と比較
、前記ノック信号の各周期で最大値を求め、前記各周
期の最大値統計処理てノックを判定する演算部とを
備える。この手段により、A/D変換器の取り込み中に
ノイズが重畳しても、これを除去できるようになった。
従来のようにコンデンサが不要となるので、装置の小型
化を図ることが可能になる。
Means for Solving the Problems The present invention, in order to solve the above problems, a knock signal for detecting a knock click engine
In the signal processing apparatus of JP, sampling the knock signal
A / D converter for performing analog-to-digital conversion by performing
Certain crank angle in the crank TDC of the engine
At regular time intervals in, start the A / D converter, and write no interrupt controller takes the output value of the A / D converter, the output value of the sampling of the A / D converter <br /> set upper and lower limit determination value against the said output value before
Serial and normal value when in the upper threshold value within the lower limit determination value, the normal value is compared with normal values at the previous sampling, obtains a maximum value in each period of the knock signal, each peripheral
And a determining operation unit knocking the maximum value of the period by statistically processing. By this means, even if noise is superimposed during the loading of the A / D converter, it can be removed.
Since a capacitor is not required unlike the related art, it is possible to reduce the size of the device.

【0008】エンジンのノックを検出するノック信号
信号処理装置において、前記ノック信号をサンプリング
してアナログ−デジタル変換するA/D変換器と、前記
エンジンのクランク上死点から一定のクランク角内にお
いて一定の時間間隔で、前記A/D変換器を起動し、
A/D変換器の出力値を取り込む割り込みコントローラ
と、前記A/D変換器のサンプリング時の出力値に対す
る上限及び下限判定値を設定し、前記出力値が前記上限
判定値と下限判定値内にある場合には正常値とし、該正
常値を前回サンプリング時の正常値と比較し、前記ノッ
ク信号の各周期で最小値を求め、前記各周期の最小値を
統計処理してノックを判定する演算部とを備える。この
手段により、前述のと同様に装置の小型化を図ることが
できる。
[0008] In the signal processing apparatus of the knock signal for detecting a knock click engine, sampling the knock signal
Contact the A / D converter for digitally converting, from the crank TDC within a certain crank angle of the <br/> engine - to analog
The A / D converter is activated at regular time intervals and the
And write no interrupt controller takes the output value of the A / D converter, against the output value of the sampling of the A / D converter
The upper and lower judgment values are set, and the output value is set to the upper limit.
A normal value when in the judgment value and the lower limit determination value, positive
The normal value was compared with the normal value at the time of the previous sampling, the notch
Obtains a minimum value in each period of the click signal, and a determining operation unit knocking the minimum value of the each cycle <br/> statistical processing to. By this means, the size of the device can be reduced as described above.

【0009】前記演算部では、前記A/D変換器のサン
プリング時の出力値が前記ノック信号の振幅における
心値の上側になったときから該中心値の下側になるまで
の時間が一定範囲内でない場合には、ノックセンサの異
常と判断される。この手段により、ノイズが重畳しレベ
ルに変動があっても、周期より異常を判断するので、ノ
イズがあっても容易にノックセンサの異常を検出するこ
とができる。
[0009] In the arithmetic unit, San before SL A / D converter
If the time from when the output value at the time of pulling is above the center value in the amplitude of the knock signal to below the center value is not within a certain range , an abnormality in the knock sensor Is determined. By this means, even if the noise is superimposed and the level fluctuates, the abnormality is determined from the cycle, so that even if there is noise, it is possible to easily detect the abnormality of the knock sensor.

【0010】[0010]

【発明の実施の形態】以下本発明の実施の形態について
図面を参照して説明する。図1は本発明に係るノックセ
ンサ信号の高速サンプリング処理装置を説明する図であ
る。本図に示すように、エンジン100にノックセンサ
1、空気流量センサ20が取り付けられる。ノックセン
サ1の出力信号は帯域通過フィルタ2を経由し、空気流
量センサの信号はノックセンサ信号の高速サンプリング
処理装置30に入力する。ノックセンサ信号の高速サン
プリング処理装置30はノックセンサ1及び空気流量セ
ンサ20の信号をアナログからデジタルに変換する高速
A/D変換器31が設けられ、さらに演算部(CPU)
32、時間割り込みコントローラ33、ROM34、R
AM35、また、エンジン100からE/G回転数信号
NEを入力するためのインタフェース(I/F)36、
エンジン100に点火信号を出力するためのインタフェ
ース(I/F)37が設けられる。
Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram for explaining a high-speed sampling processing apparatus for a knock sensor signal according to the present invention. As shown in this figure, knock sensor 1 and air flow sensor 20 are attached to engine 100. The output signal of the knock sensor 1 passes through the band-pass filter 2, and the signal of the air flow sensor is input to the high-speed sampling processor 30 for the knock sensor signal. The knock sensor signal high-speed sampling processing device 30 is provided with a high-speed A / D converter 31 for converting the signals of the knock sensor 1 and the air flow sensor 20 from analog to digital, and further includes a calculation unit (CPU).
32, time interrupt controller 33, ROM34, R
AM 35, an interface (I / F) 36 for inputting an E / G rotation speed signal NE from the engine 100,
An interface (I / F) 37 for outputting an ignition signal to engine 100 is provided.

【0011】ここに、ノックセンサの信号は2.5vを
中心に、0vから5vの範囲にあり、その信号波形は正
弦波に近く、前述のように6から10kHzの範囲で一
定周波数になっている。また、高速A/D変換器31
は、例えば10ビットデータに量子化を行う。図2は図
1の時間割り込みコントローラ33の動作を説明する図
である。本図に示すように、時間割り込みコントローラ
33は、エンジン回転数NEから180°CA(クラン
ク角)毎に上死点パルス(TDC)を検出する。
Here, the signal of the knock sensor is in the range of 0 V to 5 V around 2.5 V, and its signal waveform is close to a sine wave, and has a constant frequency in the range of 6 to 10 kHz as described above. I have. Also, the high-speed A / D converter 31
Performs quantization on, for example, 10-bit data. FIG. 2 is a diagram for explaining the operation of the time interrupt controller 33 of FIG. As shown in the figure, the time interrupt controller 33 detects a top dead center pulse (TDC) every 180 ° CA (crank angle) from the engine speed NE.

【0012】そして、時間割り込みコントローラ33
は、上死点から10°CAの位置を検出すると、(b)
ATDC10°CAのプログラムを起動する。上死点か
ら90°CAの位置を検出すると、(c)ATDC90
°CAのプログラムを起動する。上死点10°CAと9
0°CAの間では、(a)4μsのプログラム(ルーチ
ン)が起動される。これらのプログラムはROM34に
格納され、時間割り込みコントローラ33により、読み
だされると、RAM35に一時格納されたりして、演算
部32で、後述するように、処理される。
The time interrupt controller 33
When detecting the position of 10 ° CA from the top dead center, (b)
Start the ATDC 10 ° CA program. When a position at 90 ° CA from the top dead center is detected, (c) ATDC90
° Start the CA program. Top dead center 10 ° CA and 9
During 0 ° CA, (a) a 4 μs program (routine) is started. These programs are stored in the ROM 34, and when read out by the time interrupt controller 33, are temporarily stored in the RAM 35, and are processed by the arithmetic unit 32 as described later.

【0013】このように、10°CAと90°CAの間
の範囲でノックセンサの信号処理を行うのは、ノッキン
グがこの間の範囲で発生し、これ以外の範囲で発生しな
いためである。まず、理解の容易化のために、ノイズを
考慮しない場合について、ノッキングの検出について各
プログラム例を説明する。
The reason why the signal processing of the knock sensor is performed in the range between 10 ° CA and 90 ° CA is that knocking occurs in this range and not in other ranges. First, for ease of understanding, examples of programs for detecting knocking when noise is not considered will be described.

【0014】図3はATDC10°CAのプログラムを
説明するフローチャートである。ステップS1におい
て、初期設定MAX=0を行う。ステップS2におい
て、4μsルーチンの起動を許可して、リターン処理を
行う。図4は4μsのプログラムを説明するフローチャ
ートである。
FIG. 3 is a flow chart for explaining a program of ATDC 10 ° CA. In step S1, initialization MAX = 0 is performed. In step S2, the start of the 4 μs routine is permitted, and a return process is performed. FIG. 4 is a flowchart illustrating a 4 μs program.

【0015】この4μsのプログラムは4μs毎に割り
込みを発生して、以下の処理を行う。ステップS11に
おいて、ノックセンサ1の信号変換を行う高速A/D変
換器31の起動を行う。ステップS12において、A/
D変換器31の変換出力値であるA/D値を取り込む。
The 4 μs program generates an interrupt every 4 μs and performs the following processing. In step S11, the high-speed A / D converter 31 for performing signal conversion of the knock sensor 1 is started. In step S12, A /
An A / D value which is a conversion output value of the D converter 31 is taken in.

【0016】ステップS13において、 MAX<A/D値 の判断を行う。この判断が「NO」ならリターン処理を
行う。ステップS14において、上記判断が「YES」
なら MAX=A/D値 とし、RAM35に記憶してリターン処理を行う。ここ
に、A/D値は0〜5Vを10ビット(1010=102
4)で量子化したもので、便宜的に、0v=1(最小
値)、2.5v=512(振動の中心値)、5v=10
24(最大値)と表示する。なお、MAXを全体で平均
したもの、又は振動するノック信号の1周期の波高値の
最大値を全体の周期で平均したものを最終的な最大値
(MAXF)として求める。
In step S13, it is determined whether MAX <A / D value. If the determination is "NO", a return process is performed. In step S14, the determination is "YES".
If so, MAX = A / D value is stored in the RAM 35 and return processing is performed. Here, the A / D value is 0 to 5 V for 10 bits (10 10 = 102
4v). For convenience, 0v = 1 (minimum value), 2.5v = 512 (center value of vibration), 5v = 10
24 (maximum value) is displayed. Note that a value obtained by averaging MAX as a whole or a value obtained by averaging the maximum value of the peak value of one cycle of the vibrating knock signal in the entire cycle is obtained as a final maximum value (MAXF).

【0017】図5はATDC90°CAのプログラムを
説明するフローチャートである。ステップS21におい
て、4μsルーチンを起動禁止する。ステップS22に
おいて、 MAX−512>k・Av の判断を行う。ここに、k・Av はノッキング判断値で
あり、kは任意の定数であり、Av は前点火点までのM
AX−512の平均値である。
FIG. 5 is a flow chart for explaining a program for ATDC 90 ° CA. In step S21, the start of the 4 μs routine is prohibited. In step S22, it is determined that MAX-512> k · Av. Here, k · Av is a knocking judgment value, k is an arbitrary constant, and Av is M to the previous ignition point.
This is the average value of AX-512.

【0018】ステップS23において、上記判断が「Y
ES」の場合にはノック判定フラグをセットする。ステ
ップS24において、ステップS22の判断が「NO」
の場合にはノック判定フラグをリセットする。ステップ
S25において、 Av =(7・Av +MAX−512)/8 として、平均値Av を更新する。
In step S23, the above judgment is made as "Y
In the case of "ES", a knock determination flag is set. In step S24, the determination in step S22 is “NO”
In this case, the knock determination flag is reset. In step S25, the average value Av is updated by setting Av = (7 · Av + MAX−512) / 8.

【0019】次に、ノックセンサ1の信号を高速サンプ
リングしてA/D変換を行い、波高値を検出する場合に
ノイズを除去する例について、以下に、4μsプログラ
ムを説明する。図6は本発明の第1の実施の形態に係る
4μsプログラムを説明するフローチャートである。
Next, a 4 μs program will be described with respect to an example in which the signal of the knock sensor 1 is sampled at a high speed and A / D converted to remove noise when a peak value is detected. FIG. 6 is a flowchart illustrating a 4 μs program according to the first embodiment of the present invention.

【0020】ステップS31、32において、ノック用
のA/D変換器31を起動し、A/D値が2.5v(5
12)以上で、A/D値が上昇する場合に、A/D値を
取り込む。ステップS33において、 上限判定値=前回のA/D値×2−前々回のA/D値+
10 を求める。ここに、「10」は設計余裕である。
In steps S31 and S32, the A / D converter 31 for knocking is started, and the A / D value becomes 2.5v (5
12) Above, when the A / D value increases, the A / D value is captured. In step S33, the upper limit determination value = the previous A / D value × 2−the A / D value of the last two times +
Find 10. Here, “10” is a design margin.

【0021】ステップS34において、 下限判定値=前回のA/D値 を求める。ステップS35において、次の4μsルーチ
ンのために、 前々回値A/D値=前回値A/D値 前回値A/D値=今回A/D値 と設定する。
In step S34, the lower limit judgment value = the previous A / D value is obtained. In step S35, for the next 4 μs routine, the value A / D value before last time = the previous value A / D value The previous value A / D value = the current A / D value

【0022】ステップS36において、 下限判定値≦A/D値≦上限判定値 の成否を判断する。この判断が「NO」ならリターン処
理を行い、ノイズがある場合にはMAXの判定を行わな
い。ステップS37において、上記判断が「YES」な
ら、 MAX<A/D値 の成否を判断する。つまり、A/D値が上昇時にMAX
の更新を行うが、下降時には行わない。この判断が「N
O」ならリターン処理を行う。
In step S36, it is determined whether the lower limit judgment value ≦ A / D value ≦ the upper limit judgment value. If the determination is "NO", the return process is performed, and if there is noise, the MAX determination is not performed. In step S37, if the above determination is "YES", it is determined whether or not MAX <A / D value. That is, when the A / D value rises, MAX
, But not when descending. This judgment is "N
If "O", return processing is performed.

【0023】ステップS38において、上記判断が「Y
ES」なら、 MAX=A/D値 としMAXを更新後、リターン処理を行う。このよう
に、下限判定値と上限判定値の間に今回のA/D値があ
れば、A/D値は正常値として見なし、ノイズの影響が
無いと判断し、この範囲を逸脱する場合にはノイズの影
響があると判断する。
In step S38, the above determination is made as "Y
If "ES", MAX = A / D value, and after MAX is updated, return processing is performed. As described above, if the current A / D value is between the lower limit determination value and the upper limit determination value, the A / D value is regarded as a normal value, and it is determined that there is no influence of noise. Judge that there is an influence of noise.

【0024】図7は図6のステップS33における上限
判定値の形成を概略的に説明する図である。本図に示す
ように、ノックセンサの出力はほぼ正弦波形をなすの
で、中心値2.5V(512)以上ではサンプリング時
間と共に勾配が小さくなる。今回のA/D値は正常なら
ばステップS33のように、すなわち直線外挿を行って
設計余裕を加えて決定された上限判定値を越えことはな
い。
FIG. 7 is a diagram schematically illustrating the formation of the upper limit judgment value in step S33 of FIG. As shown in the figure, since the output of the knock sensor has a substantially sinusoidal waveform, the gradient becomes smaller with the sampling time when the center value is 2.5 V (512) or more. If the current A / D value is normal, it does not exceed the upper limit determination value determined as in step S33, that is, by performing a linear extrapolation and adding a design margin.

【0025】以上は、A/D値が中心値2.5v(51
2)の上側で上昇する場合について、説明したが、A/
D値が中心値2.5v(512)に下側で下降する場合
にも、同様にして処理してもよい。この場合、ステップ
S33、34において、上限判定値と下限判定値と入れ
代わりか下限判定値の設計余裕として−10が加算され
る。また、ステップS38において、MAX>A/D値
のように変更し、A/D値が下降時にMAXの更新を行
うが、上昇時には行わないようにする。この点について
は以下同様である。
In the above description, the A / D value is set to the central value of 2.5 v (51
Although the case of rising above 2) has been described, A /
The same processing may be performed when the D value falls below the center value 2.5v (512). In this case, in steps S <b> 33 and S <b> 34, −10 is added as a design margin of the upper limit determination value and the lower limit determination value instead of the lower limit determination value. Further, in step S38, the value is changed as MAX> A / D value, and MAX is updated when the A / D value decreases, but not when the A / D value increases. This is the same in the following.

【0026】図8は本発明の第2の実施の形態に係る4
μsプログラムを説明するフローチャートである。第2
の実施の形態は上限判定値の設定に関する第1の実施の
形態の変形である。ステップS41、42において、ノ
ック用のA/D変換器31を起動し、A/D値を取り込
む。
FIG. 8 shows a fourth embodiment according to the second embodiment of the present invention.
It is a flowchart explaining a micros program. Second
The embodiment is a modification of the first embodiment relating to the setting of the upper limit judgment value. In steps S41 and S42, the knocking A / D converter 31 is activated, and the A / D value is fetched.

【0027】ステップS43において、 A/D値≦上限判定値 の成否を判断する。この判断が「NO」ならリターン処
理を行い、ノイズがある場合にはMAXの更新を行わな
い。ステップS44において、 最新正常値=A/D値 と設定する。
In step S43, it is determined whether A / D value ≦ upper limit determination value. If the determination is “NO”, the return processing is performed, and if there is noise, the MAX is not updated. In step S44, the latest normal value = A / D value is set.

【0028】ステップS45において、 MAX<A/D値 の成否の判断を行う。この判断が「NO」ならリターン
処理を行う。ステップS46において、 MAX=A/D値 としMAXを更新後、リターン処理を行う。
In step S45, it is determined whether or not MAX <A / D value is satisfied. If the determination is "NO", a return process is performed. In step S46, MAX = A / D value is set, MAX is updated, and then return processing is performed.

【0029】ステップS47において、 上限判定値=最新正常値+100 と設定してリターン処理を行う。このように、サンプリ
ング時間間隔で変化する最大値のA/D値(100:約
0.5v相当)を予測して最新正常値に加えて上限判定
値を設定してもよい。
In step S47, the upper limit judgment value = latest normal value + 100 is set and a return process is performed. As described above, the A / D value of the maximum value that changes at the sampling time interval (100: equivalent to about 0.5 v) may be predicted, and the upper limit determination value may be set in addition to the latest normal value.

【0030】図9は本発明の第3の実施の形態に係る4
μsプログラムを説明するフローチャートである。第3
の実施の形態は上限判定値の設定に関する第2の実施の
形態の変形である。本図において、ステップS41〜4
6までは図8と同じであり、異なるステップS47Aに
おいて、 上限判定値=MAX+100 と設定される。第2の実施の形態と同様の作用効果を得
ることができる。
FIG. 9 shows a fourth embodiment according to the third embodiment of the present invention.
It is a flowchart explaining a micros program. Third
The embodiment is a modification of the second embodiment relating to the setting of the upper limit judgment value. In this figure, steps S41 to S4
8 is the same as that in FIG. 8, and in a different step S47A, the upper limit determination value = MAX + 100 is set. The same operation and effect as those of the second embodiment can be obtained.

【0031】図10は本発明の第4の実施の形態に係る
4μsプログラムを説明するフローチャートである。第
4の実施の形態は上限判定値の設定に関する第2の実施
の形態の変形である。本図において、ステップS41〜
46までは図8と同じであり、異なるステップS47B
において、 上限判定値=上限判定値+100 と設定される。第2の実施の形態と同様の作用効果を得
ることができる。
FIG. 10 is a flowchart illustrating a 4 μs program according to the fourth embodiment of the present invention. The fourth embodiment is a modification of the second embodiment relating to the setting of the upper limit judgment value. In this figure, steps S41 to S41
46 is the same as that of FIG.
Is set as upper limit determination value = upper limit determination value + 100. The same operation and effect as those of the second embodiment can be obtained.

【0032】図11は本発明の第5の実施の形態に係る
4μsプログラムを説明するフローチャートである。ス
テップS51、52において、ノック用のA/D変換器
31を起動し、A/D値を取り込む。ステップS5
おいて、 A/D値≦上限判定値 の成否を判断する。この判断が「NO」なら、ステップ
S55に進む。
FIG. 11 is a flowchart for explaining a 4 μs program according to the fifth embodiment of the present invention. In steps S51 and S52, the A / D converter 31 for knocking is activated, and the A / D value is fetched. In step S5 3, to determine the success or failure of the A / D value ≦ upper threshold value. If this determination is "NO", the flow proceeds to step S55.

【0033】ステップS54において、上記判断が「Y
ES」なら、 上限判定値=A/D値+100 の設定を行う。ステップS55において、 上限判定値=上限判定値+100 と設定して、リターン処理を行う。
In step S54, the above determination is made as "Y
If “ES”, the upper limit judgment value = A / D value + 100 is set. In step S55, upper limit determination value = upper limit determination value + 100 is set, and a return process is performed.

【0034】ステップS56において、 MAX<A/D値 の成否の判断を行う。この判断が「NO」ならリターン
処理を行う。ステップS57において、 MAX=A/D値 と設定してMAXの更新を行い、リターン処理を行う。
In step S56, it is determined whether MAX <A / D value is satisfied. If the determination is "NO", a return process is performed. In step S57, MAX = A / D value is set, MAX is updated, and return processing is performed.

【0035】このように、ステップS53において、A
/D値が上限判定値を満たさなくとも、上限判定値を更
新するようにした。これまでは、A/D値が上限判定値
を満たさない場合には、上限判定値は更新されず、元の
上限判定値が使用されていた。このため、更新されない
場合には、次回のステップS53の判定が不正確になる
ので、本実施の形態によりこの判定の不正確を回避する
ことにした。
As described above, in step S53, A
Even if the / D value does not satisfy the upper limit judgment value, the upper limit judgment value is updated. Until now, when the A / D value did not satisfy the upper limit determination value, the upper limit determination value was not updated, and the original upper limit determination value was used. For this reason, if it is not updated, the next determination in step S53 will be inaccurate, and this embodiment avoids inaccuracy in this determination.

【0036】図12は本発明の第6の実施の形態に係る
ATDC10°CAのプログラムを説明するフローチャ
ートである。ステップS61において、 MAX=0 と設定する。
FIG. 12 is a flow chart for explaining a program for ATDC 10 ° CA according to the sixth embodiment of the present invention. In step S61, MAX = 0 is set.

【0037】ステップS62において、エンジン(E/
G)回転数を読み込む。ステップS63において、エン
ジン回転数が「小」かを判断する。ステップS64にお
いて、エンジン回転数が「小」ならば、図8のステップ
S47、図9のステップS47A、図10のステップS
47B、図11のステップS54、55の定数A=10
0を定数A=25に設定する。
In step S62, the engine (E /
G) Read the number of rotations. In step S63, it is determined whether the engine speed is “small”. If the engine speed is "small" in step S64, step S47 in FIG. 8, step S47A in FIG. 9, step S47 in FIG.
47B, constant A = 10 in steps S54 and S55 in FIG.
Set 0 to constant A = 25.

【0038】ステップS65において、エンジン回転数
が「小」でなければ、エンジン回転数が「中」かを判断
する。ステップS66において、エンジン回転数が
「中」ならば定数A=50に設定する。ステップS67
において、エンジン回転数が「大」ならば定数A=10
0に設定する。
In step S65, if the engine speed is not "small", it is determined whether the engine speed is "medium". In step S66, if the engine speed is "medium", a constant A = 50 is set. Step S67
, If the engine speed is “large”, the constant A = 10
Set to 0.

【0039】ステップS68において、4μルーチン起
動を許可して、リターン処理を行う。このようにして、
エンジン回転数が大きくなるにしたがって、定数Aを大
きくすることにより、ノッキングの波高値がエンジンの
回転数に比例して大きくなることを考慮して、ノイズの
除去を行う。なお、エンジン回転数の代わりに、空気流
量センサ20の信号を基に、吸気量を用いてもよい。
In step S68, activation of the 4μ routine is permitted, and return processing is performed. In this way,
By increasing the constant A as the engine speed increases, noise is removed in consideration of the fact that the peak value of knocking increases in proportion to the engine speed. Note that, instead of the engine speed, the intake air amount may be used based on the signal of the air flow sensor 20.

【0040】図13は、図12のATDC10°CAの
プログラムを考慮した4μsプログラムの例であり、図
11の変形例である。本図において、ステップS51、
52、53、56、57は図11のものと同一であり、
異なるステップ54Aにおいて、 上限判定値=A/D値+A、 と設定される。
FIG. 13 shows an example of a 4 μs program in consideration of the ATDC 10 ° CA program of FIG. 12, which is a modification of FIG. In this figure, step S51,
52, 53, 56, 57 are the same as in FIG.
In a different step 54A, the upper limit judgment value = A / D value + A is set.

【0041】異なるステップS55Aにおいて、 上限判定値=上限判定値+A と設定される。図14は本発明の第7の実施の形態に係
る4μsプログラムを説明するフローチャートである。
In a different step S55A, upper limit judgment value = upper limit judgment value + A is set. FIG. 14 is a flowchart illustrating a 4 μs program according to the seventh embodiment of the present invention.

【0042】ステップS71、72において、ノック用
のA/D変換器31を起動し、A/D値を取り込む。ス
テップS73において、 A/D値≧512 の成否の判断を行う。すなわち、A/D値が中心値より
も上側にあるかの判断を行う。この判断が「NO」なら
ステップS75に進む。
In steps S71 and S72, the knocking A / D converter 31 is activated, and the A / D value is fetched. In step S73, it is determined whether A / D value ≧ 512. That is, it is determined whether the A / D value is above the center value. If this determination is "NO", the flow proceeds to step S75.

【0043】ステップS74において、上記判断が「Y
ES」の場合には、 A=A−25 と設定して、割り込みの都度、すなわち上側後の経過時
間と共に定数Aを徐々に小さくする。これは、ノックン
グの波形がほぼ正弦波をなし、A/D値の中心値よりも
大きくなると、サンプリング周期毎に波高値の上昇割合
が小さくなるためである。
In step S74, the above determination is made as "Y
In the case of “ES”, A = A−25 is set, and the constant A is gradually reduced with each interruption, that is, with the elapsed time after the upper side. This is because when the knocking waveform is substantially a sine wave and becomes larger than the central value of the A / D value, the rate of increase of the peak value decreases in each sampling cycle.

【0044】ステップS75において、 A=100 と設定する。これは、初期値を意味する。ステップS7
6において、 A≧25 の成否の判断を行う。この判断が「NO」ならステップ
S77に進む。
In step S75, A = 100 is set. This means an initial value. Step S7
At 6, a determination is made as to whether A ≧ 25. If this determination is "NO", the flow proceeds to step S77.

【0045】ステップS77において、A=25に設定
する。これは、最低値を意味する。ステップS78にお
いて、 A/D値≦上限判定値 の成否を判断する。この判断が「NO」なら、ステップ
S80に進む。
In step S77, A = 25 is set. This means the lowest value. In step S78, it is determined whether A / D value ≦ upper limit determination value. If this determination is "NO", the flow proceeds to step S80.

【0046】ステップS79において、上記判断が「Y
ES」なら、 上限判定値=A/D値+A の設定を行う。ステップS80において、 上限判定値=上限判定値+A と設定して、リターン処理を行う。
In step S79, the above determination is made as "Y
If “ES”, the upper limit judgment value = A / D value + A is set. In step S80, the upper limit determination value = upper limit determination value + A is set, and a return process is performed.

【0047】ステップS81において、 MAX<A/D値 の成否の判断を行う。この判断が「NO」ならリターン
処理を行う。ステップS82において、 MAX=A/D値 と設定してMAXの更新を行い、リターン処理を行う。
In step S81, it is determined whether or not MAX <A / D value. If the determination is "NO", a return process is performed. In step S82, MAX = A / D value is set, MAX is updated, and return processing is performed.

【0048】図15は本発明の第8の実施の形態に係る
4μsプログラムを説明するフローチャートである。ス
テップS91、92において、ノック用のA/D変換器
31を起動し、A/D値を取り込む。ステップS93に
おいて、 A/D値≧512 の成否の判断を行う。この判断が「NO」ならステップ
S94に進む。
FIG. 15 is a flowchart for explaining a 4 μs program according to the eighth embodiment of the present invention. In steps S91 and S92, the knocking A / D converter 31 is activated, and the A / D value is fetched. In step S93, it is determined whether A / D value ≧ 512. If this determination is "NO", the flow proceeds to step S94.

【0049】ステップS95において、 A/D値≦上限判定値 の成否を判断する。この判断が「NO」なら、ステップ
S96に進む。ステップS96において、 上限判定値=上限判定値+100 と設定して、リターン処理を行う。
In step S95, it is determined whether A / D value ≦ upper limit determination value. If this determination is "NO", the flow proceeds to step S96. In step S96, the upper limit determination value = upper limit determination value + 100 is set, and a return process is performed.

【0050】ステップS97において、上記判断が「Y
ES」なら、 上限判定値=A/D値+100 の設定を行う。ステップS98において、 MAX<A/D値 の成否の判断を行う。この判断が「NO」ならリターン
処理を行う。
In step S97, the above determination is made as "Y
If “ES”, the upper limit judgment value = A / D value + 100 is set. In step S98, it is determined whether MAX <A / D value. If the determination is "NO", a return process is performed.

【0051】ステップS99において、 MAX=A/D値 と設定してMAXの更新を行い、リターン処理を行う。
このようにして、ノッキングの波形の山ごとに上限判定
値を初期化するようにしてもよい。
In step S99, MAX = A / D value is set, MAX is updated, and return processing is performed.
In this way, the upper limit determination value may be initialized for each peak of the knocking waveform.

【0052】図16は本発明の第9の実施の形態に係る
4μsプログラムを説明するフローチャートである。本
図において、ステップS31から37までは図6のもの
と同じである。ステップS101において、ステップS
37の判断が「YES」の場合には、 C=C+1 のようなカウントアップの演算を行う。
FIG. 16 is a flowchart illustrating a 4 μs program according to the ninth embodiment of the present invention. In this figure, steps S31 to S37 are the same as those in FIG. In step S101, step S101
If the determination at 37 is "YES", a count-up operation such as C = C + 1 is performed.

【0053】ステップS102において、ステップS3
6又は37の判断が「NO」の場合には、 C=0 と設定してリターン処理を行う。ステップS103にお
いて、 C≧3 が成立するかを判断する。この判断が「NO」ならリタ
ーン処理を行う。
In step S102, step S3
If the judgment of 6 or 37 is “NO”, C = 0 is set and the return processing is performed. In step S103, it is determined whether or not C ≧ 3 is satisfied. If the determination is "NO", a return process is performed.

【0054】ステップS104において、 MAX=A/D値 の設定を行う。このようして、正常値判定が、例えば3
回、複数回連続した場合した時のみMAXの更新を行う
ようにする。すなわち、ノイズが時間的にある広い範囲
で生じ、判定の境にありたまたま正常の場合でも、これ
をノイズとしてを除去するためである。
In step S104, MAX = A / D value is set. In this way, the normal value determination is, for example, 3
MAX is updated only when it is repeated a plurality of times. That is, the noise is generated in a wide range in terms of time, and even if the noise is normal at the boundary of the determination, it is removed as noise.

【0055】図17は本発明の第10の実施の形態に係
る4μsプログラムを説明するフローチャートである。
本図において、ステップS33からステップS38は図
6のものと同一である。ステップS101、102にお
いて、ノック用のA/D変換器31を起動し、A/D値
を取り込む。
FIG. 17 is a flowchart illustrating a 4 μs program according to the tenth embodiment of the present invention.
In this figure, steps S33 to S38 are the same as those in FIG. In steps S101 and S102, the A / D converter 31 for knock is activated, and the A / D value is fetched.

【0056】ステップS103において、 A/D値≧512 の成否の判断を行う。この判断が「NO」ならステップ
S104に進む。ステップS104において、 C=0 の設定を行って、ステップS33に進む。
In step S103, it is determined whether A / D value ≧ 512. If this determination is "NO", the flow proceeds to step S104. In step S104, C = 0 is set, and the process proceeds to step S33.

【0057】ステップS105において、 C=C+1 のようなカウントアップの演算を行う。ステップS10
6において、 C≧2 の成否の判断を行う。この判断が「NO」ならステップ
S33に進む。
In step S105, a count-up operation such as C = C + 1 is performed. Step S10
At 6, a determination is made as to whether C ≧ 2. If this determination is "NO", the flow proceeds to step S33.

【0058】ステップS107において、上記判断が
「YES」なら、40μs間だけ4μsルーチン起動を
禁止する。すなわち、ノック用のA/D変換器31の変
換動作を停止する。ステップS108において、 C=−10 と設定し、禁止解除条件を形成してリターン処理を行
う。
In step S107, if the determination is "YES", the activation of the 4 μs routine is prohibited for only 40 μs. That is, the conversion operation of the knocking A / D converter 31 is stopped. In step S108, C = -10 is set, a prohibition release condition is formed, and a return process is performed.

【0059】A/D変換器31の無用な動作を禁止す
る。図18は本発明の第11の実施の形態に係る4μs
プログラムを説明するフローチャートである。本図にお
いて、異なるステップS109は、A/D変換器31以
外の例えば空気流量のA/D変換器(図示しない)等の
他の入力のA/D変換処理を行う。A/D変換器の全体
の有効利用を図る。
Unnecessary operation of the A / D converter 31 is prohibited. FIG. 18 is a diagram showing a 4 μs according to the eleventh embodiment of the present invention.
It is a flowchart explaining a program. In the figure, a different step S109 performs A / D conversion processing of another input other than the A / D converter 31, such as an air flow A / D converter (not shown). Effective use of the entire A / D converter.

【0060】図19は本発明の第12の実施の形態に係
る4μsプログラムを説明するフローチャートである。
ステップS111、112において、ノック用のA/D
変換器31を起動し、A/D値を取り込む。ステップS
113において、 前回A/D値≦今回A/D値 が成立するかを判断する。この判断が「NO」の場合に
はステップS115に進む。
FIG. 19 is a flowchart illustrating a 4 μs program according to the twelfth embodiment of the present invention.
In steps S111 and S112, the knocking A / D
Activate the converter 31 and capture the A / D value. Step S
At 113, it is determined whether the previous A / D value ≦ the current A / D value is satisfied. If this determination is "NO", the flow proceeds to step S115.

【0061】ステップS114において、上記判断「Y
ES」の場合には、 C=0 と設定する。ステップS115において、 C=C+1 のカウントアップの演算を行う。
In step S114, the determination "Y
In the case of “ES”, C = 0 is set. In step S115, a count-up operation of C = C + 1 is performed.

【0062】ステップS116において、 C≧3 の成否の判断を行う。この判断が「NO」の場合にはス
テップS120に進む。ステップS117において、 前回A/D値=今回A/D値 と設定する。
In step S116, it is determined whether or not C ≧ 3. If this determination is "NO", the flow proceeds to step S120. In step S117, the previous A / D value = the current A / D value is set.

【0063】ステップS118において、 MAX<A/D値 の成否の判断を行う。この判断が「NO」ならリターン
処理を行う。ステップS119において、上記判断が
「YES」なら、 MAX=A/D値 の設定を行ってリターン処理を行う。
In step S118, it is determined whether or not MAX <A / D value. If the determination is "NO", a return process is performed. In step S119, if the above determination is "YES", MAX = A / D value is set and return processing is performed.

【0064】ステップS120において、40μs間だ
け4μsルーチン起動禁止を行う。ステップS121に
おいて、 C=−10 の設定を行う。このようにして、A/D値が連続して小
さくなった場合に、一定時間、ノック用のA/D変換器
31の変換動作を停止する。
In step S120, the activation of the 4 μs routine is prohibited for only 40 μs. In step S121, C = −10 is set. In this manner, when the A / D value continuously decreases, the conversion operation of the knocking A / D converter 31 is stopped for a certain period of time.

【0065】図20は、本発明の第13の実施の形態に
係るATDC10°CAのプログラムを説明するフロー
チャートである。ステップS131において、 MAX=0 と設定する。
FIG. 20 is a flowchart illustrating an ATDC10 ° CA program according to the thirteenth embodiment of the present invention. In step S131, MAX = 0 is set.

【0066】ステップS132において、 A=Av ×1/5 と定数Aを設定する。ここに、Av は図5のステップS
25で決定されるものである。かくして、図8のステッ
プS47、図9のステップS47A、図10のステップ
S47B、図11のステップS54、55の定数A=1
00が上記定数Aに設定される。このように、それまで
の波高値から算出した値を基に、定数Aを可変にする。
In step S132, the constant A is set as A = Av × 1 /. Here, Av is step S in FIG.
25. Thus, the constant A = 1 in step S47 in FIG. 8, step S47A in FIG. 9, step S47B in FIG. 10, and steps S54 and 55 in FIG.
00 is set as the constant A. In this manner, the constant A is made variable based on the value calculated from the peak value up to that time.

【0067】図21は本発明の第14の実施の形態に係
る4μsプログラムを説明するフローチャートである。
ステップS131、132において、ノック用のA/D
変換器31を起動し、A/D値を取り込む。ステップS
133において、予め記憶した複数の最大値、例えば2
つのMAX1、MAX2(MAX1>MAX2)のう
ち、A/D値がMAX1よりも大きいかを判断する。こ
の判断が「NO」ならステップS137に進む。
FIG. 21 is a flowchart illustrating a 4 μs program according to the fourteenth embodiment of the present invention.
In steps S131 and 132, the knocking A / D
Activate the converter 31 and capture the A / D value. Step S
At 133, a plurality of maximum values stored in advance, for example, 2
It is determined whether the A / D value is greater than MAX1 between MAX1 and MAX2 (MAX1> MAX2). If this determination is "NO", the flow proceeds to step S137.

【0068】ステップS134において、上記判断が
「YES」なら、 MAX=MAX2 と設定する。ステップS135において、 MAX2=MAX1 と更新する。
In step S134, if the above determination is "YES", MAX = MAX2 is set. In step S135, MAX2 = MAX1 is updated.

【0069】ステップS136において、 MAX=A/D値 と更新しリターン処理を行う。ステップS137におい
て、A/D値がMAX2よりも大きいかを判断する。こ
の判断が「NO」ならステップS140に進む。
In step S136, MAX = A / D value is updated and return processing is performed. In step S137, it is determined whether the A / D value is greater than MAX2. If this determination is "NO", the flow proceeds to step S140.

【0070】ステップS138において、上記判断が
「YES」なら、 MAX=MAX2 と設定する。ステップS139において、 MAX2=A/D値 と更新し、リターン処理を行う。
In step S138, if the above determination is "YES", MAX = MAX2 is set. In step S139, MAX2 = A / D value is updated and return processing is performed.

【0071】ステップS140において、A/D値がM
AXよりも大きいかを判断しこの判断が「NO」ならリ
ターン処理を行う。ステップS141において、上記判
断が「YES」なら, MAX=A/D値 と設定してリターン処理を行う。
In step S140, when the A / D value is M
It is determined whether it is larger than AX, and if this determination is "NO", return processing is performed. In step S141, if the above determination is "YES", MAX = A / D value is set and return processing is performed.

【0072】図22は図21の説明を補強する図であ
る。本図(a)に示すように、ノイズが無い場合には、
A/D値はその大きい順にMAX1、MAX2、MAX
と記憶される。すなわち3番目に大きいA/D値がMA
Xとして採用される。次のA/D値が入力すると、ノッ
キング波形が正弦波のため、入力A/D値がMAX1と
なり、MAX1がMAX2となり、MAX2がMAXと
して記憶が更新される。
FIG. 22 is a diagram for reinforcing the description of FIG. As shown in FIG. 7A, when there is no noise,
The A / D values are MAX1, MAX2, MAX in descending order.
Is stored. That is, the third largest A / D value is MA
X is adopted. When the next A / D value is input, since the knocking waveform is a sine wave, the input A / D value becomes MAX1, MAX1 becomes MAX2, and MAX2 is updated as MAX.

【0073】本図(b)に示すように、ノイズが有る場
合には、例えば、A/D値はノイズ時がMAX1とし
て、その前がMAXとして、その後がMAX2として記
憶される。次のA/D値が入力すると、MAX1はその
ままで、入力A/D値がMAX2として、MAX2がM
AXとして記憶が更新される。このようにして、ノイズ
時のA/D値はMAXとして採用されない。
As shown in FIG. 9B, when there is noise, for example, the A / D value is stored as MAX1 when there is noise, MAX before that, and MAX2 after that. When the next A / D value is input, MAX1 remains unchanged, the input A / D value becomes MAX2, and MAX2 becomes M
The storage is updated as AX. In this way, the A / D value at the time of noise is not adopted as MAX.

【0074】本図(c)に示すように、A/D値がノッ
キング波形のピークを通り越すとき、入力A/D値がM
AXよりも大きい場合のみ、入力A/D値がMAXとな
り、MAX1、MAX2はそのままである。次の入力A
/D値がMAXよりも小さい場合には、MAXの更新も
行わない。ノイズが無い場合には、このように3番目に
大きなA/D値をMAXとしても、MAX1の大きさと
は大差ないので問題はない。
As shown in FIG. 10C, when the A / D value passes through the peak of the knocking waveform, the input A / D value becomes M
Only when it is larger than AX, the input A / D value becomes MAX, and MAX1 and MAX2 remain as they are. Next input A
When the / D value is smaller than MAX, MAX is not updated. In the case where there is no noise, there is no problem even if the third largest A / D value is set as MAX, since there is not much difference from the size of MAX1.

【0075】図23は本発明の第15の実施の形態に係
る4μsプログラムを説明するフローチャートである。
ステップS151、152において、ノック用のA/D
変換器31を起動し、A/D値を取り込む。ステップS
153において、 A/D値≧512 の成否、振動の中心値512をA/D値が通過したかを
判断する。
FIG. 23 is a flowchart illustrating a 4 μs program according to the fifteenth embodiment of the present invention.
In steps S151 and S152, the knocking A / D
Activate the converter 31 and capture the A / D value. Step S
At 153, it is determined whether A / D value ≧ 512 and whether the A / D value has passed the center value 512 of vibration.

【0076】ステップS154において、上記判断が
「YES」なら、フラグFAに対して、 FA=1 の成否を判断する。ステップS155において、上記判
断が「NO」なら、 FA=1 に設定する。
In step S154, if the above determination is "YES", it is determined whether FA = 1 for the flag FA. If the determination is "NO" in step S155, FA = 1 is set.

【0077】ステップS156において、時間B(半周
期)を計測開始してステップS16に進む。ステップ
S157において、ステップS153の判断が「NO」
なら、 FA=1 の成否を判断する。この判断が「NO」なら、ステップ
S162に進む。
[0077] In step S156, the process proceeds to step S16 2 starts measuring the time B (a half cycle). In step S157, the determination in step S153 is “NO”
Then, it is determined whether FA = 1. If this determination is "NO", the flow proceeds to step S162.

【0078】ステップS158において、 時間B(半周期)≦50μs の成否を判断し、この判断が「NO」なら、ステップS
159に進む。なお、正常時には、ノッキング周波数は
6〜10kHzであり、周期では100〜160μsの
範囲にある。
In step S158, it is determined whether time B (half cycle) ≦ 50 μs. If this determination is “NO”, step S158
Go to 159. In a normal state, the knocking frequency is 6 to 10 kHz, and the cycle is in the range of 100 to 160 μs.

【0079】ステップS159において、 時間B(半周期)≧100μs の成否を判断し、この判断が「NO」ならステップS1
61に進む。ステップS160において、ステップS1
58又は159の判断が「YES」ならノックセンサの
異常と判断する。ノックセンサが異常の場合には、ノッ
キング周期とは異なる周期の信号を出力するためであ
る。
In step S159, it is determined whether time B (half cycle) ≧ 100 μs. If this determination is “NO”, step S1 is executed.
Go to 61. In step S160, step S1
If the determination at 58 or 159 is "YES", it is determined that the knock sensor is abnormal. This is because when the knock sensor is abnormal, a signal having a cycle different from the knocking cycle is output.

【0080】ステップS161において、 FA=0 に設定して、ステップS162に進む。ステップS16
2において、 MAX<A/D値 の成否を判断する。この判断が「NO」なら、リターン
処理を行う。
In step S161, FA = 0 is set, and the flow advances to step S162. Step S16
At 2, it is determined whether MAX <A / D value. If this determination is "NO", a return process is performed.

【0081】ステップS163において、上記判断が
「YES」なら, MAX=A/D値 と設定してリターン処理を行う。このようにして、振動
するノック信号の周期を検出して、ノックセンサの異常
の検出が行われる。
In step S163, if the above determination is "YES", MAX = A / D value is set and return processing is performed. Thus, the abnormality of the knock sensor is detected by detecting the cycle of the vibrating knock signal.

【0082】図24は図23におけるATDC90°C
Aのプログラムを説明するフローチャートである。ステ
ップS171において、4μsルーチンを起動禁止す
る。ステップS172において、ノックセンサの異常が
有るか否かの判断を行う。この判断が「YES」の場合
にはステップS177に進む。
FIG. 24 is a drawing showing ATDC 90 ° C. in FIG.
6 is a flowchart illustrating a program A. In step S171, the start of the 4 μs routine is prohibited. In step S172, it is determined whether or not the knock sensor is abnormal. If this determination is "YES", the flow proceeds to step S177.

【0083】上記判断が「YES」の場合における、ス
テップS173から176は図5のステップS22から
25までのものと同一である。ステップS177におい
て、点火時期の制御に対して最遅角指示を行って、リタ
ーン処理を行う。このように、上死点から10°CA〜
90°CAの範囲で、振動するノック信号の周期に異常
があると、ノック信号の異常と判断される。
When the determination is " YES ", steps S173 to S176 are the same as steps S22 to S25 in FIG. In step S177, the most retarded instruction is given to the control of the ignition timing, and the return processing is performed. In this way, 10 ° CA from top dead center
If there is an abnormality in the cycle of the vibrating knock signal in the range of 90 ° CA, it is determined that the knock signal is abnormal.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明に係るノックセンサ信号の高速サンプリ
ング処理装置を説明する図である。
FIG. 1 is a diagram illustrating a high-speed sampling processing apparatus for a knock sensor signal according to the present invention.

【図2】図1の時間割り込みコントローラ33の動作を
説明する図である。
FIG. 2 is a diagram for explaining the operation of a time interrupt controller 33 of FIG. 1;

【図3】ATDC10°CAのプログラムを説明するフ
ローチャートである。
FIG. 3 is a flowchart illustrating a program of ATDC10 ° CA.

【図4】4μsのプログラムを説明するフローチャート
である。
FIG. 4 is a flowchart illustrating a 4 μs program.

【図5】ATDC90°CAのプログラムを説明するフ
ローチャートである。
FIG. 5 is a flowchart illustrating a program of ATDC 90 ° CA.

【図6】本発明の第1の実施の形態に係る4μsプログ
ラムを説明するフローチャートである。
FIG. 6 is a flowchart illustrating a 4 μs program according to the first embodiment of the present invention.

【図7】図6のステップS33における上限判定値の形
成を概略的に説明する図である。
FIG. 7 is a diagram schematically illustrating formation of an upper limit determination value in step S33 of FIG. 6;

【図8】本発明の第2の実施の形態に係る4μsプログ
ラムを説明するフローチャートである。
FIG. 8 is a flowchart illustrating a 4 μs program according to the second embodiment of the present invention.

【図9】本発明の第3の実施の形態に係る4μsプログ
ラムを説明するフローチャートである。
FIG. 9 is a flowchart illustrating a 4 μs program according to the third embodiment of the present invention.

【図10】本発明の第4の実施の形態に係る4μsプロ
グラムを説明するフローチャートである。
FIG. 10 is a flowchart illustrating a 4 μs program according to a fourth embodiment of the present invention.

【図11】本発明の第5の実施の形態に係る4μsプロ
グラムを説明するフローチャートである。
FIG. 11 is a flowchart illustrating a 4 μs program according to a fifth embodiment of the present invention.

【図12】本発明の第6の実施の形態に係るATDC1
0°CAのプログラムを説明するフローチャートであ
る。
FIG. 12 shows an ATDC1 according to a sixth embodiment of the present invention.
It is a flowchart explaining a program of 0 degree CA.

【図13】図12のATDC10°CAのプログラムを
考慮した4μsプログラムの例であり、図11の変形例
である。
13 is an example of a 4 μs program in consideration of the ATDC 10 ° CA program of FIG. 12, which is a modification of FIG. 11;

【図14】本発明の第7の実施の形態に係る4μsプロ
グラムを説明するフローチャートである。
FIG. 14 is a flowchart illustrating a 4 μs program according to a seventh embodiment of the present invention.

【図15】本発明の第8の実施の形態に係る4μsプロ
グラムを説明するフローチャートである。
FIG. 15 is a flowchart illustrating a 4 μs program according to an eighth embodiment of the present invention.

【図16】本発明の第9の実施の形態に係る4μsプロ
グラムを説明するフローチャートである。
FIG. 16 is a flowchart illustrating a 4 μs program according to a ninth embodiment of the present invention.

【図17】本発明の第10の実施の形態に係る4μsプ
ログラムを説明するフローチャートである。
FIG. 17 is a flowchart illustrating a 4 μs program according to the tenth embodiment of the present invention.

【図18】本発明の第11の実施の形態に係る4μsプ
ログラムを説明するフローチャートである。
FIG. 18 is a flowchart illustrating a 4 μs program according to an eleventh embodiment of the present invention.

【図19】本発明の第12の実施の形態に係る4μsプ
ログラムを説明するフローチャートである。
FIG. 19 is a flowchart illustrating a 4 μs program according to a twelfth embodiment of the present invention.

【図20】本発明の第13の実施の形態に係るATDC
10°CAのプログラムを説明するフローチャートであ
る。
FIG. 20 is an ATDC according to a thirteenth embodiment of the present invention.
It is a flowchart explaining a 10 degree CA program.

【図21】本発明の第14の実施の形態に係る4μsプ
ログラムを説明するフローチャートである。
FIG. 21 is a flowchart illustrating a 4 μs program according to a fourteenth embodiment of the present invention.

【図22】図21の説明を補強する図である。FIG. 22 is a diagram reinforcing the description of FIG. 21;

【図23】本発明の第15の実施の形態に係る4μsプ
ログラムを説明するフローチャートである。
FIG. 23 is a flowchart illustrating a 4 μs program according to a fifteenth embodiment of the present invention.

【図24】図23におけるATDC90°CAのプログ
ラムを説明するフローチャートである。
FIG. 24 is a flowchart illustrating a program for ATDC 90 ° CA in FIG. 23;

【図25】従来のノックコントロールの前段の設けられ
るアナログピーク検出回路及びアナログ積分回路を示す
図である。
FIG. 25 is a diagram showing an analog peak detection circuit and an analog integration circuit provided at a stage preceding the conventional knock control.

【符号の説明】[Explanation of symbols]

1…ノックセンサ 31…A/D変換器 32…演算部 33…時間割り込みコントローラ 100…エンジン DESCRIPTION OF SYMBOLS 1 ... Knock sensor 31 ... A / D converter 32 ... Operation part 33 ... Time interrupt controller 100 ... Engine

───────────────────────────────────────────────────── フロントページの続き (72)発明者 木村 修治 兵庫県神戸市兵庫区御所通1丁目2番28 号 富士通テン株式会社内 (72)発明者 室田 和明 兵庫県神戸市兵庫区御所通1丁目2番28 号 富士通テン株式会社内 (72)発明者 笠目 知秀 兵庫県神戸市兵庫区御所通1丁目2番28 号 富士通テン株式会社内 (56)参考文献 特開 平6−42440(JP,A) 特開 平3−194427(JP,A) (58)調査した分野(Int.Cl.7,DB名) F02D 43/00 - 45/00 F02P 5/145 - 5/155 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor Shuji Kimura 1-2-28, Goshodori, Hyogo-ku, Kobe-shi, Hyogo Prefecture Inside Fujitsu Ten Co., Ltd. (72) Inventor Kazuaki Murota 1, Goshodori, Hyogo-ku, Kobe-shi, Hyogo No. 2-28, Fujitsu Ten Limited (72) Inventor Tomohide Kasame 1-2-2, Goshodori, Hyogo-ku, Kobe City, Hyogo Prefecture Inside Fujitsu Ten Limited (56) References JP-A-6-42440 (JP (A) JP-A-3-194427 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) F02D 43/00-45/00 F02P 5/145-5/155

Claims (19)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 エンジンのノックを検出するノック信号
の信号処理装置において、前記 ノック信号をサンプリングしてアナログ−デジタル
変換するA/D変換器と、前記 エンジンのクランク上死点から一定のクランク角内
において一定の時間間隔で、前記A/D変換器を起動
、該A/D変換器の出力値を取り込む割り込みコント
ローラと、 前記A/D変換器のサンプリング時の出力値に対する上
限及び下限判定値を設定し、前記出力値が前記上限判定
値と前記下限判定値内にある場合には正常値とし、該正
常値を前回サンプリング時の正常値と比較し、前記ノッ
ク信号の各周期で最大値を求め、前記各周期の最大値
統計処理てノックを判定する演算部とを備えたことを
特徴とする、ノックセンサの信号処理装置。
1. A signal processing apparatus of the knock signal <br/> for detecting a knock click engine, analog sampling the knock signal - A / D converter for digitally <br/> conversion of the engine certain crank angle in the crank TDC
In at regular time intervals, the start of A / D converter, and the A / D takes the output value of the transducer write No interrupt controller, against the output value of the sampling of the A / D converter Up
Limit and lower limit judgment values, and the output value is determined by the upper limit judgment.
A normal value when a value and in the lower judgment value, positive
The normal value was compared with the normal value at the time of the previous sampling, the notch
Seeking the maximum values in each period of the click signal, characterized by comprising a determining operation unit knocking the maximum value of the each cycle <br/> statistical processing, the signal processing apparatus of the knock sensor.
【請求項2】 前記演算部は、前記A/D変換器の前回
サンプリング時の出力値を前記下限判定値とし、さらに
前々回サンプリング時と前回サンプリング時の出力値か
ら直線外挿した値に設計余裕値を加えて前記上限判定値
することを特徴とする、請求項1に記載のノックセン
サの信号処理装置。
2. The arithmetic unit according to claim 1, wherein the calculating unit is configured to perform a previous operation of the A / D converter.
The output value at the time of sampling and the lower limit determination value, characterized in that it further the upper threshold value by adding a design excess Hiroshichi a straight line outside the interpolated values from the second preceding sampling time and the output value of the previous sampling, wherein Item 2. A signal processing device for a knock sensor according to Item 1.
【請求項3】 前記演算部では、前記上限判定値は、前
記A/D変換器のサンプリング時の出力値における最新
の正常値にノイズレベルが考慮された一定値を加えて求
められることを特徴とする、請求項1に記載のノックセ
ンサの信号処理装置。
3. The arithmetic unit according to claim 1, wherein the upper limit determination value is obtained by adding a constant value considering a noise level to a latest normal value in an output value at the time of sampling of the A / D converter. The signal processing device for a knock sensor according to claim 1, wherein
【請求項4】 前記演算部では、前記上限判定値は、前
記A/D変換器のサンプリング時の出力値の前記最大値
にノイズレベルが考慮された一定値を加えて求められる
ことを特徴とする、請求項1に記載のノックセンサの信
号処理装置。
4. The arithmetic unit according to claim 1, wherein the upper limit determination value is obtained by adding a constant value considering a noise level to the maximum value of the output value at the time of sampling of the A / D converter. The signal processing device for a knock sensor according to claim 1, wherein
【請求項5】 前記演算部では、前記上限判定値は、前
記A/D変換器のサンプリング時の出力値の前回サンプ
リング時に設定された上限判定値にノイズレベルが考慮
された一定値を加えて求められることを特徴とする、請
求項1に記載のノックセンサの信号処理装置。
5. The arithmetic unit according to claim 1, wherein the upper limit determination value is obtained by sampling a previous output value of the A / D converter at the time of sampling.
The signal processing device for a knock sensor according to claim 1, wherein the signal is obtained by adding a fixed value considering a noise level to an upper limit determination value set at the time of ringing .
【請求項6】 前記演算部では、前記判定で正常値と判
断された場合には前記上限判定値は、最新の正常値にノ
イズレベルが考慮された一定値を加えて求められ、前記
判定で正常値と判断されなかった場合には前記上限判定
値は、前回サンプリング時に設定された上限判定値にノ
イズレベルが考慮された一定値を加えて求められること
を特徴とする、請求項1に記載のノックセンサの信号処
理装置。
6. The arithmetic unit, when the normal value is determined in the determination, the upper limit determination value is obtained by adding a constant value considering a noise level to the latest normal value. 2. The method according to claim 1, wherein, if not determined as a normal value, the upper limit determination value is obtained by adding a fixed value considering a noise level to an upper limit determination value set at the previous sampling. 3. Knock sensor signal processing device.
【請求項7】 前記演算部では、前記一定値は、エンジ
ン条件により可変とされる、請求項3乃至6のいずれか
1項に記載のノックセンサの信号処理装置。
The method according to claim 7, wherein the arithmetic unit, before Symbol constant value is varied by the engine condition, the signal processor of the knock sensor according to any one of claims 3 to 6.
【請求項8】 前記演算部では、前記A/D変換器の
ンプリング時の出力値が前記ノック信号における振幅
中心値の上側になった後の経過時間と共に、前記一定値
は、小さくなるように可変にすることを特徴とする、請
求項3乃至6のいずれか1項に記載のノックセンサの信
号処理装置。
8. The arithmetic and logic unit according to claim 1, wherein :
Output value is passed along with the time after becoming upper amplitude center value of in the knock signal during sampling, pre Symbol constant value is characterized by the variable so as to be smaller, of claims 3 to 6 A signal processing device for a knock sensor according to any one of the preceding claims.
【請求項9】 前記演算部では、前記ノック信号の1周
期毎に、可変される前記一定値の初期設定を行うことを
特徴とする、請求項7又は8に記載のノックセンサの信
号処理装置。
The method according to claim 9, wherein the calculating unit, for each period of the knock signal, and performs initial setting of the constant value which is variable, the signal processing apparatus of the knock sensor according to claim 7 or 8 .
【請求項10】 前記演算部では、前記ノック信号の1
周期毎に正常値判定が複数回連続した時のみ、前記ノッ
ク信号の1周期毎の最大値を求めることを特徴とする、
請求項1に記載のノックセンサの信号処理装置。
10. The arithmetic unit according to claim 1, wherein one of the knock signals is
Only when the normal value judgment is repeated several times in each cycle ,
The maximum value of each cycle of the lock signal is obtained .
The knock sensor signal processing device according to claim 1.
【請求項11】 前記演算部では、前記A/D変換器の
サンプリング時の出力値が前記ノック信号における振幅
の中心値の下側になってから一定時間後に前記A/D変
換器の変換処理を停止することを特徴とする、請求項1
に記載のノックセンサの信号処理装置。
11. The arithmetic unit according to claim 1, wherein:
The output value at the time of sampling is the amplitude of the knock signal .
Characterized by stopping the conversion process of the A / D converter after a certain time from when the lower heart value in the claim 1
3. A signal processing device for a knock sensor according to claim 1.
【請求項12】 前記演算部では、前記A/D変換器の
サンプリング時の出力値が連続して小さくなった場合
に、前記A/D変換器の変換処理を一定時間停止するこ
とを特徴とする、請求項1に記載のノックセンサの信号
処理装置。
12. The arithmetic unit according to claim 1, wherein the A / D converter includes:
2. The knock sensor signal processing device according to claim 1, wherein the conversion process of the A / D converter is stopped for a predetermined time when the output value at the time of sampling continuously decreases.
【請求項13】 前記A/D変換処理の停止中に他のA
/D入力の変換の処理を行うことを特徴とする、請求項
11又は請求項12に記載のノックセンサの信号処理装
置。
13. While the A / D conversion processing is stopped, another A
The signal processing device for a knock sensor according to claim 11 or 12, wherein conversion processing of a / D input is performed.
【請求項14】 前記演算部では、前記一定値は、前記
最大値の大きさを基に可変されることを特徴とする、請
求項3乃至6のいずれかの1項に記載のノックセンサの
信号処理装置。
14. The knock sensor according to claim 3, wherein the calculation unit changes the constant value based on the magnitude of the maximum value. Signal processing device.
【請求項15】 エンジンのノックを検出するノック
の信号処理装置において、前記 ノック信号をサンプリングしてアナログ−デジタル
変換するA/D変換器と、前記 エンジンのクランク上死点から一定のクランク角内
において一定の時間間隔で、前記A/D変換器を起動
し、該A/D変換器の出力値を取り込む割り込みコント
ローラと、 前記A/D変換器のサンプリング時の出力値を前回サン
プリング時の出力値と比較して得られる前記ノック信号
1周期における最大値を複数個、逐次記憶し、そのう
ち一番小さいものを最大値とする演算部とを備えること
を特徴とするノックセンサの信号処理装置。
15. knock signal for detecting a knock click engine
In the signal processing apparatus of JP, the samples the knock signal analog - digital <br/> and A / D converter for converting, within a certain crank angle from the crank TDC of the engine
At regular time intervals in, start the A / D converter, an interrupt controller to capture the output value of the A / D converter, previous San the output value of the sampling of the A / D converter
A knock sensor comprising: a plurality of maximum values in one cycle of the knock signal obtained by comparison with an output value at the time of pulling; Signal processing device.
【請求項16】 前記演算部では、前記A/D変換器の
サンプリング時の出力値が前記ノック信号の振幅におけ
中心値の上側になったときから該中心値の下側になる
までの時間が一定範囲内でない場合には、ノックセンサ
の異常と判断されることを特徴とする、請求項15に記
載のノックセンサの信号処理装置。
The method according to claim 16, wherein the arithmetic unit, before SL A / D converter
The output value at the time of sampling depends on the amplitude of the knock signal.
The knock sensor is determined to be abnormal if the time from when the center value becomes higher than the center value to when the center value becomes lower than the center value is not within a certain range . Knock sensor signal processing device.
【請求項17】 エンジンのノックを検出するノック
の信号処理装置において、前記 ノック信号をサンプリングしてアナログ−デジタル
変換するA/D変換器と、前記 エンジンのクランク上死点から一定のクランク角内
において一定の時間間隔で、前記A/D変換器を起動
し、該A/D変換器の出力値を取り込む割り込みコント
ローラと、 前記A/D変換器のサンプリング時の出力値に対する上
限及び下限判定値を設定し、前記出力値が前記上限判定
値と下限判定値内にある場合には正常値とし、該正常値
を前回サンプリング時の正常値と比較し、前記ノック信
号の各周期で最小値を求め、前記各周期の最小値を統計
処理してノックを判定する演算部とを備えることを特徴
とする、ノックセンサの信号処理装置。
17. knock signal for detecting a knock click engine
In the signal processing apparatus of JP, by sampling the knock signal analog - digital
An A / D converter for converting, within a certain crank angle from the crank TDC of the engine
In at regular time intervals, the start of A / D converter, and the A / D takes the output value of the transducer write No interrupt controller, against the output value of the sampling of the A / D converter Up
Limit and lower limit judgment values, and the output value is determined by the upper limit judgment.
If the value is within the lower limit judgment value, it is regarded as a normal value.
Is compared with the normal value at the previous sampling,
No. of seeking the minimum value in each cycle, characterized in that it comprises a determining operation unit knocking by statistically processing the minimum value of the each period, the signal processing apparatus of the knock sensor.
【請求項18】 前記演算部では、前記A/D変換器の
サンプリング時の出力値が前記ノック信号の振幅におけ
中心値の下側になったときから上側になるまでの時間
が一定範囲内でない場合には、ノックセンサの異常と判
断されることを特徴とする、請求項17に記載のノック
センサの信号処理装置。
The method according to claim 18, wherein the arithmetic unit, before SL A / D converter
The output value at the time of sampling depends on the amplitude of the knock signal.
The knock sensor signal according to claim 17, wherein the knock sensor is determined to be abnormal if the time from when the center value falls below the center value to when the center value rises above the center value is not within a certain range . Processing equipment.
【請求項19】 エンジンのノックを検出するノック
の信号処理装置において、 前記ノック信号をサンプリングしてアナログ−デジタル
変換するA/D変換器と、前記 エンジンのクランク上死点から一定のクランク角内
において一定の時間間隔で、前記A/D変換器を起動
、該A/D変換器の出力値を取り込む割り込みコント
ローラと、 前記A/D変換器のサンプリング時の出力値を前回サン
プリング時の出力値と比較して得られる前記ノック信号
1周期における最小値を複数個、逐次、記憶し、その
うち一番小さいものを最小値とする演算部とを備えるこ
とを特徴とするノックセンサの信号処理装置。
19. knock signal for detecting a knock click engine
In the signal processing apparatus of JP, before sampling the keno click signal analog - digital <br/> and A / D converter for converting, within a certain crank angle from the crank TDC of the engine
At regular time intervals in, start the A / D converter, an interrupt controller to capture the output value of the A / D converter, previous San the output value of the sampling of the A / D converter
A knocking unit that sequentially stores a plurality of minimum values in one cycle of the knock signal obtained by comparison with an output value at the time of pulling , and sets a smallest one of the minimum values as a minimum value; Sensor signal processing device.
JP15255296A 1996-06-13 1996-06-13 Knock sensor signal processing device Expired - Lifetime JP3236217B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15255296A JP3236217B2 (en) 1996-06-13 1996-06-13 Knock sensor signal processing device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15255296A JP3236217B2 (en) 1996-06-13 1996-06-13 Knock sensor signal processing device

Publications (2)

Publication Number Publication Date
JPH09329052A JPH09329052A (en) 1997-12-22
JP3236217B2 true JP3236217B2 (en) 2001-12-10

Family

ID=15542967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15255296A Expired - Lifetime JP3236217B2 (en) 1996-06-13 1996-06-13 Knock sensor signal processing device

Country Status (1)

Country Link
JP (1) JP3236217B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991513B2 (en) 2015-01-21 2018-06-05 Samsung Sdi Co., Ltd. Positive active material and lithium secondary battery including positive electrode that includes the positive active material

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9991513B2 (en) 2015-01-21 2018-06-05 Samsung Sdi Co., Ltd. Positive active material and lithium secondary battery including positive electrode that includes the positive active material

Also Published As

Publication number Publication date
JPH09329052A (en) 1997-12-22

Similar Documents

Publication Publication Date Title
JP3753583B2 (en) Knock control device for internal combustion engine
US20030091220A1 (en) Capacitive sensor device
JP4404811B2 (en) Knocking state determination device
JP2004353531A (en) Knock control device of internal combustion engine
JP3579404B2 (en) Misfire detection device for internal combustion engine
JPH09505123A (en) Knock detection method
JP3236217B2 (en) Knock sensor signal processing device
JP2003161245A (en) Combustion detecting device for internal combustion engine
JPH0735773B2 (en) Knotting control device for internal combustion engine
JPH0715424B2 (en) Knocking detection device
JPH0235154B2 (en)
JP2964826B2 (en) Knock detection device
JP2007077968A (en) Knock determining device for internal combustion engine
JPH07109949A (en) Knock detecting device for internal combustion engine
JPH01196522A (en) Knocking detector for engine
US20230358780A1 (en) Method and Apparatus for Determining a Probability of a Presence of a Movement of Interest of a Bike
JPH0715422B2 (en) Cylinder pressure sensor abnormality determination device
JP2692436B2 (en) Knock detection device for internal combustion engine
JP2510767B2 (en) Knocking detection method for internal combustion engine and its device, and ignition timing control device for internal combustion engine using the same
JPH0663496B2 (en) Knotting control device for internal combustion engine
JPH07139415A (en) Knocking detection device for internal combustion engine
JPS635143A (en) Knocking control device for internal combustion engine
JPS6370143A (en) Knocking detector for internal combustion engine
JPH05142030A (en) Knocking detection device of internal engine
JPS61182465A (en) Controlling device for knocking of internal-conmbustion engine

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010821

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080928

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090928

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090928

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100928

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110928

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120928

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130928

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140928

Year of fee payment: 13

EXPY Cancellation because of completion of term