JP3234323B2 - Semiconductor laser and method of manufacturing the same - Google Patents

Semiconductor laser and method of manufacturing the same

Info

Publication number
JP3234323B2
JP3234323B2 JP00694993A JP694993A JP3234323B2 JP 3234323 B2 JP3234323 B2 JP 3234323B2 JP 00694993 A JP00694993 A JP 00694993A JP 694993 A JP694993 A JP 694993A JP 3234323 B2 JP3234323 B2 JP 3234323B2
Authority
JP
Japan
Prior art keywords
layer
etching
ridge
semiconductor laser
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP00694993A
Other languages
Japanese (ja)
Other versions
JPH06216462A (en
Inventor
伸彦 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP00694993A priority Critical patent/JP3234323B2/en
Publication of JPH06216462A publication Critical patent/JPH06216462A/en
Application granted granted Critical
Publication of JP3234323B2 publication Critical patent/JP3234323B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、光情報処理に用いる半
導体レーザ及びその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor laser used for optical information processing and a method for manufacturing the same.

【0002】[0002]

【従来の技術】近年、素子の量産性及び歩留りに優れた
有機金属気相成長(MOCVD)法を用いて結晶成長を
行った半導体レーザが普及しつつある。図8は、例えば
コンパクトディスクの光ピックアップに用いるような、
MOCVD法を用いて作製した従来の半導体レーザの構
造を示す模式的断面図である。図中81はn型GaAsか
らなる基板であり、基板81上にはAlGaAsからなる
第1クラッド層82, アンドープのAlGaAsからなる
活性層83が積層されており、活性層83上中央には結晶方
位〈01バー1〉方向にストライプ状に形成された第2
クラッド層のリッジ部84が、GaAsからなる電流ブロ
ック層89によって埋め込まれている。リッジ部84上には
キャップ層88が形成され、キャップ層88及び電流ブロッ
ク層89上にコンタクト層90が積層されている。
2. Description of the Related Art In recent years, semiconductor lasers grown by using a metal organic chemical vapor deposition (MOCVD) method, which is excellent in mass productivity and yield of devices, have become widespread. FIG. 8 shows an optical pickup for a compact disk, for example.
It is a typical sectional view showing the structure of the conventional semiconductor laser produced using the MOCVD method. In the figure, reference numeral 81 denotes a substrate made of n-type GaAs. On the substrate 81, a first cladding layer 82 made of AlGaAs and an active layer 83 made of undoped AlGaAs are stacked. A second stripe formed in the <01 bar 1> direction
The ridge portion 84 of the cladding layer is buried by a current blocking layer 89 made of GaAs. A cap layer 88 is formed on the ridge portion 84, and a contact layer 90 is stacked on the cap layer 88 and the current block layer 89.

【0003】[0003]

【発明が解決しようとする課題】このような構造の半導
体レーザは再生専用の光ピックアップに用いられること
が多く、光出力は5mW程度である。しかしながら、光
磁気ディスクに書込み可能な光ピックアップに用いられ
る半導体レーザは30mW程度の光出力が必要である。こ
の書込み可能な半導体レーザのように特に高出力が要求
される場合には、図8に示されるように、リッジ部84が
底面ほど面積が拡がった所謂だれた形状であるときは、
面積が拡がった底側部84a に電流が流れて無効電流が大
きくなり、動作電流が大きくなって、高出力が得られな
いという問題があった。また、発光スポットが大きくな
るために前記底側部84a に近接する電流ブロック層での
光吸収が大きくなり、外部量子微分効率が悪くなるとい
う問題があった。
A semiconductor laser having such a structure is often used for a read-only optical pickup, and has an optical output of about 5 mW. However, a semiconductor laser used for an optical pickup capable of writing on a magneto-optical disk requires an optical output of about 30 mW. When a particularly high output is required as in this writable semiconductor laser, as shown in FIG. 8, when the ridge portion 84 has a so-called curled shape in which the area is increased toward the bottom surface,
There is a problem that a current flows through the bottom side portion 84a having an increased area, the reactive current increases, the operating current increases, and a high output cannot be obtained. In addition, since the light emission spot becomes large, the light absorption in the current block layer adjacent to the bottom side portion 84a becomes large, and there is a problem that the external quantum differential efficiency is deteriorated.

【0004】これらの問題を解決するためには、リッジ
部を逆メサ形状即ち積層方向に面積が拡大する形状、ま
たはリッジ部の側面が基板に対して垂直な形状に形成す
ることが望ましい。リッジ部の底部面積即ち活性層側の
面積が小さい程、また、リッジ部側面が基板に対して垂
直に近い程、無効電流を低減できて動作電流が小さくな
り、リッジ部側面での光吸収が小さくなって外部量子微
分効率が向上する。
In order to solve these problems, it is desirable to form the ridge portion in an inverted mesa shape, that is, a shape whose area is increased in the laminating direction, or a shape in which the side surface of the ridge portion is perpendicular to the substrate. The smaller the bottom area of the ridge, that is, the area on the active layer side, and the closer the side of the ridge is perpendicular to the substrate, the more the reactive current can be reduced and the smaller the operating current is, and the light absorption on the side of the ridge becomes less. External quantum differential efficiency is improved as the size becomes smaller.

【0005】結晶方位〈011〉方向にストライプ状の
リッジ部を形成した場合には、図9のリッジ部の形状を
示す模式的断面図に示すように、リッジ部94の上部は逆
メサ形状に形成できるが、形成する際のウエットエッチ
ング工程において、エッチャントの組成, エッチング温
度等の条件を綿密に整えなければならず、また、リッジ
部94の下部は上述の結晶方位〈01バー1〉方向に形成
した場合と同様のメサ形状を形成するという問題があっ
た。そして、特にAlx Ga1-x As系レーザの場合
は、第2クラッド層で形成されるリッジ部の混晶比
(x)が大きいときは、エッチングによりリッジ部側面
の(111)A面が現れ難く、図8に示したリッジ部84
のような深さ方向に面積が拡大する形状になり易いとい
う問題があった。
When a stripe-shaped ridge portion is formed in the <011> crystal orientation, the upper portion of the ridge portion 94 has an inverted mesa shape as shown in a schematic sectional view showing the shape of the ridge portion in FIG. Although it can be formed, in the wet etching process at the time of formation, the conditions such as the composition of the etchant and the etching temperature must be carefully adjusted, and the lower part of the ridge portion 94 is oriented in the above-described crystal orientation <01 bar 1> direction. There is a problem that a mesa shape similar to the case of forming is formed. In particular, in the case of an Al x Ga 1 -x As-based laser, when the mixed crystal ratio (x) of the ridge formed by the second cladding layer is large, the (111) A surface on the side of the ridge is etched. The ridge portion 84 shown in FIG.
There is a problem that the shape tends to increase in the depth direction as described above.

【0006】また、反応性イオンエッチング(RIE
B)を行うことにより、基板に対して垂直な側面を有す
るリッジ部を形成することができるが、エッチング後の
基板表面にダメージを与え、劣化させるという問題があ
った。
In addition, reactive ion etching (RIE)
By performing B), a ridge portion having a side surface perpendicular to the substrate can be formed, but there is a problem that the etched substrate surface is damaged and deteriorated.

【0007】本発明は、かかる事情に鑑みてなされたも
のであり、活性層側で底部面積が小さい形状のリッジ部
をエッチングにより容易に形成でき、無効電流が低減さ
れて動作電流が小さくなり、また、発光スポットが小さ
いので電流ブロック層における光吸収が小さく、外部量
子微分効率が向上する半導体レーザ及びその製造方法を
提供することを目的とする。
The present invention has been made in view of such circumstances, and a ridge portion having a small bottom area can be easily formed on an active layer side by etching, a reactive current is reduced, and an operating current is reduced. It is another object of the present invention to provide a semiconductor laser in which the light emission spot is small, the light absorption in the current block layer is small, and the external quantum differential efficiency is improved, and a method for manufacturing the same.

【0008】[0008]

【課題を解決するための手段】本発明に係る半導体レー
ザは、活性層に対し基板と反対側にエッチングによりリ
ッジ部を形成し、その周りを電流ブロック層で埋め込ん
だ半導体レーザにおいて、前記リッジ部は、エッチング
を停止させる組成のエッチング停止層上に積層され、
性層側から積層方向に段階的又は連続的にエッチングレ
ートが小さくなる組成のリッジ形状調整層を備えている
ことを特徴とする。
According to the present invention, there is provided a semiconductor laser in which a ridge is formed by etching on an opposite side of a substrate with respect to an active layer, and a periphery thereof is buried with a current blocking layer. Is etching
And a ridge shape adjusting layer having a composition such that the etching rate decreases stepwise or continuously from the active layer side in the laminating direction.

【0009】本発明に係る半導体レーザの製造方法は、
活性層に対し基板と反対側にエッチングによりリッジ部
を形成し、その周りを電流ブロック層で埋め込んだ半導
体レーザの製造方法において、基板上に形成された前記
活性層上に、エッチングを停止させる組成のエッチング
停止層を積層する工程と、該エッチング停止層上に活性
層側から積層方向に段階的又は連続的にエッチングレー
トが小さくなる組成のリッジ形状調整層を積層する工程
と、該リッジ形状調整層に前記エッチング停止層表面ま
でのエッチングを施して残存部を形成する工程とを有
し、前記リッジ部を前記残存部により形成することを特
徴とする。
A method for manufacturing a semiconductor laser according to the present invention comprises:
In a method for manufacturing a semiconductor laser in which a ridge portion is formed by etching on a side opposite to a substrate with respect to an active layer and a periphery thereof is buried with a current blocking layer, a composition for stopping etching is provided on the active layer formed on the substrate. Laminating an etching stop layer, a step of laminating a ridge shape adjusting layer having a composition in which the etching rate is gradually or continuously reduced in the laminating direction from the active layer side on the etching stop layer, and a step of adjusting the ridge shape. Forming a residual portion by etching the layer to the surface of the etching stop layer, wherein the ridge portion is formed by the residual portion .

【0010】[0010]

【作用】本発明の半導体レーザ及びその製造方法では、
活性層上にエッチング停止層が形成され、その上に積層
方向にエッチングレートが小さくなる組成のリッジ形状
調整層が積層されているので、エッチングによりリッジ
部を形成する際に、エッチングレートが大きいリッジ形
状調整層の底側部ほどサイドエッチングの程度が大きく
なり、リッジ形状調整層の底面積は小さく、側面は基板
に対して略垂直に形成される。
According to the semiconductor laser and the method of manufacturing the same of the present invention,
An etching stop layer is formed on the active layer, and a ridge shape adjusting layer having a composition that reduces the etching rate in the laminating direction is stacked thereon. Therefore, when forming a ridge portion by etching, a ridge having a high etching rate is formed. The degree of side etching increases toward the bottom side of the shape adjustment layer, the bottom area of the ridge shape adjustment layer decreases, and the side surface is formed substantially perpendicular to the substrate.

【0011】[0011]

【実施例】以下、本発明をその実施例を示す図面に基づ
き具体的に説明する。図1,図3〜図7は、本発明によ
り形成される半導体レーザの製造段階における構造を示
す模式的断面図である。本発明により半導体レーザを形
成する方法はまず、図1に示すように、面方位(10
0)のn型GaAsからなる基板1上に、MOCVD法
を用いて第1クラッド層2,活性層3,第2クラッド層
4,エッチング停止層5,リッジ形状調整層6,第3ク
ラッド層7及びキャップ層8をこの順に積層する。な
お、各層の導電型,組成,キャリア濃度及び厚みは以下
の通りである。 第1クラッド層2 :n-Al0.4 Ga0.6 As, n=5
×1017cm-3,2.0μm 活性層3 : Al0.1 Ga0.9 As, アンド
ープ, 0.07μm 第2クラッド層4 :p-Al0.4 Ga0.6 As, p=3
×1018cm-3,0.3μm エッチング停止層5:p-Al0.2 Ga0.8 As, p=3
×1018cm-3, 0.03μm リッジ形状調整層6:p-Alx Ga1-x As, p=3
×1018cm-3,0.5μm 第3クラッド層7 :p-Al0.4 Ga0.6 As, p=3
×1018cm-3,0.8μm キャップ層8 :p-GaAs, p=5
×1018cm-3,0.2μm
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be specifically described below with reference to the drawings showing the embodiments. 1, 3 to 7 are schematic cross-sectional views showing the structure of a semiconductor laser formed according to the present invention at a manufacturing stage. First, a method of forming a semiconductor laser according to the present invention, as shown in FIG.
0) The first clad layer 2, the active layer 3, the second clad layer 4, the etching stop layer 5, the ridge shape adjusting layer 6, the third clad layer 7 are formed on the substrate 1 made of n-type GaAs by MOCVD. And the cap layer 8 are laminated in this order. The conductivity type, composition, carrier concentration and thickness of each layer are as follows. First cladding layer 2: n-Al 0.4 Ga 0.6 As , n = 5
× 10 17 cm −3 , 2.0 μm Active layer 3: Al 0.1 Ga 0.9 As , undoped, 0.07 μm Second cladding layer 4: p-Al 0.4 Ga 0.6 As , p = 3
× 10 18 cm −3 , 0.3 μm Etching stop layer 5: p-Al 0.2 Ga 0.8 As , p = 3
× 10 18 cm −3 , 0.03 μm Ridge shape adjusting layer 6: p-Al x Ga 1-x As , p = 3
× 10 18 cm −3 , 0.5 μm Third cladding layer 7: p-Al 0.4 Ga 0.6 As , p = 3
× 10 18 cm −3 , 0.8 μm Cap layer 8: p-GaAs , p = 5
× 10 18 cm -3 , 0.2μm

【0012】このときのリッジ形状調整層6のAlの混
晶比xの分布は図2に示した通りである。図2は、縦軸
に混晶比xを、横軸に積層方向を表しており、第2クラ
ッド層4,エッチング停止層5,リッジ形状調整層6及
び第3クラッド層7の混晶比xを示している。リッジ形
状調整層6は混晶比xがエッチング停止層5表面域が最
高値であり、積層方向に連続的に減少して、第3クラッ
ド層7との接触域で第3クラッド層7の混晶比xと同値
となるように成長させる。
At this time, the distribution of the mixed crystal ratio x of Al in the ridge shape adjusting layer 6 is as shown in FIG. FIG. 2 shows the mixed crystal ratio x on the vertical axis and the lamination direction on the horizontal axis, and shows the mixed crystal ratio x of the second clad layer 4, the etching stop layer 5, the ridge shape adjusting layer 6, and the third clad layer 7. Is shown. The ridge shape adjusting layer 6 has the highest mixed crystal ratio x in the surface area of the etching stop layer 5 and continuously decreases in the laminating direction, so that the mixed area of the third clad layer 7 in the contact area with the third clad layer 7 is increased. The crystal is grown so as to have the same value as the crystal ratio x.

【0013】次に、図3に示すように、2500Å以上の厚
みのSI3 4 層11をマスクにして、結晶方位〈01バ
ー1〉方向に5〜6μm幅のストライプ状のリッジ部を
形成するような第1のエッチングを行う。エッチャント
には、硫酸:過酸化水素:水,又はリン酸:過酸化水
素:メタノール等通常使用されるものを用いる。このと
き第1のエッチングは、リッジ形状調整層6を 0.2μm
程度残存させる条件にて行われ、リッジ形状調整層6は
エッチング停止層5側ほど面積が拡大される形状になっ
ている。
Next, as shown in FIG. 3, a stripe-shaped ridge having a width of 5 to 6 μm is formed in the crystal orientation <01 bar 1> direction using the SI 3 N 4 layer 11 having a thickness of 2500 ° or more as a mask. First etching is performed as follows. As the etchant, a commonly used one such as sulfuric acid: hydrogen peroxide: water or phosphoric acid: hydrogen peroxide: methanol is used. At this time, in the first etching, the ridge shape adjusting layer 6 is
The ridge shape adjusting layer 6 has a shape in which the area is increased toward the etching stop layer 5.

【0014】そして、エッチャントにフッ酸原液を用い
て第2のエッチングを行う。まず、30秒程度のエッチン
グを行って、第1のエッチングの際のリッジ形状調整層
6の残存層を除去する。これは、エッチング停止層5表
面が露出することによる色の変化で確認することができ
る。このときSi3 4 層11表面もエッチングされて厚
さが薄くなる。この後、さらに数秒〜数十秒間エッチン
グを行うことにより、リッジ形状調整層6がサイドエッ
チングされる。リッジ形状調整層6は積層方向に混晶比
xを異ならせており、エッチング停止層5側を最大値と
するので、エッチングレートはエッチング停止層5側で
最も大きい。これにより、第1のエッチングで、エッチ
ング停止層5側ほど面積が拡大した形状に残存したリッ
ジ形状調整層6は、図4に示すように、その側面が基板
1に対して略垂直に形成される。
Then, a second etching is performed using a hydrofluoric acid stock solution as an etchant. First, etching is performed for about 30 seconds to remove the remaining layer of the ridge shape adjusting layer 6 at the time of the first etching. This can be confirmed by a change in color due to the exposure of the surface of the etching stop layer 5. At this time, the surface of the Si 3 N 4 layer 11 is also etched and the thickness becomes thin. Thereafter, etching is further performed for several seconds to several tens of seconds, whereby the ridge shape adjustment layer 6 is side-etched. Since the ridge shape adjusting layer 6 has a different mixed crystal ratio x in the lamination direction and has a maximum value on the etching stop layer 5 side, the etching rate is highest on the etching stop layer 5 side. As a result, the ridge shape adjustment layer 6 remaining in a shape in which the area is increased toward the etching stop layer 5 in the first etching is formed such that the side surface thereof is substantially perpendicular to the substrate 1 as shown in FIG. You.

【0015】次に、図5に示すように、エッチング停止
層5上の前記リッジ部の囲りに、n型GaAsからなる
電流ブロック層9を 1.0μmの厚さで堆積する。電流ブ
ロック層9のキャリア濃度は3×1018cm-3である。この
とき、Si3 4 層11上には電流ブロック層9は堆積せ
ず、Si3 4 層11を例えばフッ酸で除去することによ
り、キャップ層8表面が露出する。
Next, as shown in FIG. 5, a current blocking layer 9 made of n-type GaAs is deposited to a thickness of 1.0 μm on the etching stopper layer 5 around the ridge. The carrier concentration of the current blocking layer 9 is 3 × 10 18 cm −3 . At this time, Si 3 N 4 layer 11 current blocking layer 9 is formed on the not deposited, by remove the Si 3 N 4 layer 11, for example with hydrofluoric acid, to expose the cap layer 8 surface.

【0016】そして、図6に示すように、電流ブロック
層9及びキャップ層8上にp型GaAsからなるコンタ
クト層10を 3.0μmの厚さで堆積する。コンタクト層10
のキャリア濃度は1×1019cm-3である。コンタクト層10
の上面及び基板1の下面に夫々図示しない電極を形成す
る。
Then, as shown in FIG. 6, a contact layer 10 of p-type GaAs is deposited on the current blocking layer 9 and the cap layer 8 to a thickness of 3.0 μm. Contact layer 10
Has a carrier concentration of 1 × 10 19 cm −3 . Contact layer 10
(Not shown) are formed on the upper surface of the substrate 1 and the lower surface of the substrate 1, respectively.

【0017】以上のように形成された半導体レーザは、
活性層3上に第2クラッド層4,エッチング停止層5,
リッジ形状調整層6及び第3クラッド層7で構成された
ストライプ状のリッジ部が形成されており、リッジ形状
調整層6は積層方向にエッチングレートが小さくなる組
成で形成され、リッジ形状調整層6及び第3クラッド層
7の側面が基板1に対して略垂直に形成された構造にな
っている。これにより、本実施例の半導体レーザは、無
効電流が低減されて動作電流が小さく、また、リッジ部
側面での光吸収が小さく外部量子微分効率が向上する。
The semiconductor laser formed as described above has
On the active layer 3, the second cladding layer 4, the etching stop layer 5,
A stripe-shaped ridge portion composed of the ridge shape adjusting layer 6 and the third cladding layer 7 is formed, and the ridge shape adjusting layer 6 is formed with a composition having a smaller etching rate in the laminating direction. Further, the side surface of the third cladding layer 7 is formed substantially perpendicular to the substrate 1. Thereby, in the semiconductor laser of this embodiment, the reactive current is reduced, the operating current is small, the light absorption on the side surface of the ridge is small, and the external quantum differential efficiency is improved.

【0018】また、AlGaInP系の半導体レーザ
を、上述したような方法により製造できる。図7は、本
発明方法により形成されたAlGaInP系の半導体レ
ーザの構造を示す模式的断面図である。面方位(10
0)のn型GaAsからなる基板1上に、MOCVD法
を用いて第1クラッド層2,活性層3,第2クラッド層
4,エッチング停止層5,リッジ形状調整層6,第3ク
ラッド層7及びキャップ層8をこの順に積層する。な
お、各層の導電型及び組成は以下の通りである。 第1クラッド層2 :n-(Al0.5 Ga0.5 0.5 In
0.5 P 活性層3 :アンドープ Al0.1 Ga0.9
, 第2クラッド層4 :p-(Al0.5 Ga0.5 0.5 In
0.5 P エッチング停止層5:p-(Al0.2 Ga0.8 0.5 In
0.5 P リッジ形状調整層6:p-(Alx Ga1-x 0.5 In
0.5 P 第3クラッド層7 :p-(Al0.5 Ga0.5 0.5 In
0.5 P キャップ層8 :p-GaAs,
Further, an AlGaInP-based semiconductor laser can be manufactured by the method as described above. FIG. 7 is a schematic sectional view showing the structure of an AlGaInP-based semiconductor laser formed by the method of the present invention. Plane orientation (10
0) The first clad layer 2, the active layer 3, the second clad layer 4, the etching stop layer 5, the ridge shape adjusting layer 6, the third clad layer 7 are formed on the substrate 1 made of n-type GaAs by MOCVD. And the cap layer 8 are laminated in this order. The conductivity type and composition of each layer are as follows. First cladding layer 2: n- (Al 0.5 Ga 0.5 ) 0.5 In
0.5 P active layer 3: undoped Al 0.1 Ga 0.9 A
s , second cladding layer 4: p- (Al 0.5 Ga 0.5 ) 0.5 In
0.5 P etching stop layer 5: p- (Al 0.2 Ga 0.8 ) 0.5 In
0.5 P Ridge shape adjusting layer 6: p- (Al x Ga 1 -x ) 0.5 In
0.5 P third cladding layer 7: p- (Al 0.5 Ga 0.5 ) 0.5 In
0.5 P cap layer 8: p-GaAs ,

【0019】このようなAlGaInP系半導体層を積
層し、第2のエッチングのエッチャントとしてHCl:
2 O=1:1を用いる以外は、上述の方法と同様であ
り、同部分に同符号を付して、その構造及び形成方法の
説明を省略する。
Such an AlGaInP-based semiconductor layer is laminated, and HCl is used as an etchant for the second etching.
Except for using H 2 O = 1: 1, it is the same as the above-mentioned method, and the same reference numerals are given to the same parts, and the description of the structure and the forming method is omitted.

【0020】なお、本実施例では第2のエッチング工程
の際のエッチャントにフッ酸又は塩酸を用いているが、
これに限るものではなく、リッジ形状調整層6の混晶比
xが大きい場合にエッチングレートが大きく、混晶比x
が小さい場合にエッチングレートが小さいエッチャント
であれば良い。
In this embodiment, hydrofluoric acid or hydrochloric acid is used as an etchant in the second etching step.
However, the present invention is not limited to this. When the mixed crystal ratio x of the ridge shape adjusting layer 6 is large, the etching rate is large, and the mixed crystal ratio x
If the etching rate is small, an etchant having a small etching rate may be used.

【0021】また、本実施例ではストライプ状のリッジ
部を結晶方位〈01バー1〉方向に形成した場合につい
て説明しているが、これに限るものではなく、結晶方位
〈011〉方向に形成しても良い。
In this embodiment, the case where the stripe-shaped ridge portion is formed in the crystal orientation <01 bar 1> direction is described. However, the present invention is not limited to this, and the stripe ridge portion is formed in the crystal orientation <011> direction. May be.

【0022】[0022]

【発明の効果】以上のように、本発明においては、積層
方向にエッチングレートが小さいリッジ形状調整層にエ
ッチングを施して、残存部を逆メサ形状に形成する、又
は側面を基板に対して略垂直に形成するので、活性層側
で面積が小さい形状のリッジ部をエッチングにより容易
に形成できる。これにより、無効電流が低減されて動作
電流が小さくなり、また、リッジ部側面での光吸収が小
さく外部量子微分効率が向上される等、本発明は優れた
効果を奏するものである。
As described above, according to the present invention, the ridge shape adjusting layer having a small etching rate in the laminating direction is etched to form the remaining portion in an inverted mesa shape, or to make the side surface substantially opposite to the substrate. Since it is formed vertically, a ridge having a small area on the active layer side can be easily formed by etching. As a result, the present invention has excellent effects such as a reduction in reactive current and a reduction in operating current, and a reduction in light absorption on the side surface of the ridge and an improvement in external quantum differential efficiency.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明により形成される半導体レーザの製造段
階における構造を示す模式的断面図である。
FIG. 1 is a schematic cross-sectional view showing a structure of a semiconductor laser formed according to the present invention at a manufacturing stage.

【図2】リッジ部を構成する半導体層のAl混晶比xの
分布を示したグラフである。
FIG. 2 is a graph showing a distribution of an Al mixed crystal ratio x of a semiconductor layer forming a ridge portion.

【図3】本発明により形成される半導体レーザの製造段
階における構造を示す模式的断面図である。
FIG. 3 is a schematic cross-sectional view showing a structure of a semiconductor laser formed according to the present invention at a manufacturing stage.

【図4】本発明により形成される半導体レーザの製造段
階における構造を示す模式的断面図である。
FIG. 4 is a schematic cross-sectional view showing a structure of a semiconductor laser formed according to the present invention at a manufacturing stage.

【図5】本発明により形成される半導体レーザの製造段
階における構造を示す模式的断面図である。
FIG. 5 is a schematic cross-sectional view showing a structure of a semiconductor laser formed by the present invention at a manufacturing stage.

【図6】本発明により形成される半導体レーザの製造段
階における構造を示す模式的断面図である。
FIG. 6 is a schematic cross-sectional view showing a structure of a semiconductor laser formed according to the present invention at a manufacturing stage.

【図7】本発明により形成される半導体レーザの製造段
階における構造を示す模式的断面図である。
FIG. 7 is a schematic cross-sectional view showing a structure of a semiconductor laser formed according to the present invention at a manufacturing stage.

【図8】従来の半導体レーザの構造を示す模式的断面図
である。
FIG. 8 is a schematic sectional view showing the structure of a conventional semiconductor laser.

【図9】従来の半導体レーザのリッジ部の形状を示す模
式的断面図である。
FIG. 9 is a schematic cross-sectional view illustrating a shape of a ridge portion of a conventional semiconductor laser.

【符号の説明】[Explanation of symbols]

1 基板 2 第1クラッド層 3 活性層 4 第2クラッド層 5 エッチング停止層 6 リッジ形状調整層 7 第3クラッド層 9 電流ブロック層 DESCRIPTION OF SYMBOLS 1 Substrate 2 1st clad layer 3 Active layer 4 2nd clad layer 5 Etch stop layer 6 Ridge shape adjustment layer 7 3rd clad layer 9 Current block layer

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01S 5/00 - 5/50 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int. Cl. 7 , DB name) H01S 5/00-5/50

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 活性層に対し基板と反対側にエッチング
によりリッジ部を形成し、その周りを電流ブロック層で
埋め込んだ半導体レーザにおいて、前記リッジ部は、
ッチングを停止させる組成のエッチング停止層上に積層
され、活性層側から積層方向に段階的又は連続的にエッ
チングレートが小さくなる組成のリッジ形状調整層を備
えていることを特徴とする半導体レーザ。
1. A active layer a ridge portion is formed by etching the substrate opposite to the semiconductor laser embedded around its in the current blocking layer, the ridge portion, et
Laminated on etch stop layer with composition that stops etching
And a ridge shape adjusting layer having a composition in which the etching rate is reduced stepwise or continuously from the active layer side in the stacking direction.
A semiconductor laser, characterized in that there Ete.
【請求項2】 活性層に対し基板と反対側にエッチング
によりリッジ部を形成し、その周りを電流ブロック層で
埋め込んだ半導体レーザの製造方法において、基板上に
形成された前記活性層上に、エッチングを停止させる組
成のエッチング停止層を積層する工程と、該エッチング
停止層上に活性層側から積層方向に段階的又は連続的に
エッチングレートが小さくなる組成のリッジ形状調整層
を積層する工程と、該リッジ形状調整層に前記エッチン
グ停止層表面までのエッチングを施して残存部を形成す
る工程とを有し、前記リッジ部を前記残存部により形成
することを特徴とする半導体レーザの製造方法。
2. A method for manufacturing a semiconductor laser in which a ridge portion is formed by etching on a side opposite to a substrate with respect to an active layer and a periphery thereof is buried with a current blocking layer. A step of laminating an etching stop layer having a composition for stopping the etching, and a step of laminating a ridge shape adjusting layer having a composition such that the etching rate is gradually or continuously reduced in the laminating direction from the active layer side on the etching stop layer. Forming a remaining portion by etching the ridge shape adjusting layer to the surface of the etching stop layer, wherein the ridge portion is formed by the remaining portion .
JP00694993A 1993-01-19 1993-01-19 Semiconductor laser and method of manufacturing the same Expired - Lifetime JP3234323B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP00694993A JP3234323B2 (en) 1993-01-19 1993-01-19 Semiconductor laser and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP00694993A JP3234323B2 (en) 1993-01-19 1993-01-19 Semiconductor laser and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH06216462A JPH06216462A (en) 1994-08-05
JP3234323B2 true JP3234323B2 (en) 2001-12-04

Family

ID=11652490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP00694993A Expired - Lifetime JP3234323B2 (en) 1993-01-19 1993-01-19 Semiconductor laser and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3234323B2 (en)

Also Published As

Publication number Publication date
JPH06216462A (en) 1994-08-05

Similar Documents

Publication Publication Date Title
US5737351A (en) Semiconductor laser including ridge structure extending between window regions
US6888870B2 (en) Semiconductor laser and method for manufacturing the same
US7035304B2 (en) Semiconductor laser device and optical disk recording and reproducing apparatus
JP2863677B2 (en) Semiconductor laser and method of manufacturing the same
KR100277561B1 (en) Semiconductor laser device
US6195380B1 (en) Laser diode for digital versatile disks and method of fabricating the same
JP2960926B2 (en) Manufacturing method of laser diode
JP3234323B2 (en) Semiconductor laser and method of manufacturing the same
US5805628A (en) Semiconductor laser
JP4056717B2 (en) Semiconductor laser and manufacturing method thereof
US5304507A (en) Process for manufacturing semiconductor laser having low oscillation threshold current
JP2911751B2 (en) Semiconductor laser and method of manufacturing the same
JP3344096B2 (en) Semiconductor laser and manufacturing method thereof
JP2944312B2 (en) Method for manufacturing semiconductor laser device
JP3244312B2 (en) AlGaInP-based visible light semiconductor laser device
JP2675692B2 (en) Method for manufacturing semiconductor laser device
JPS61134094A (en) Semiconductor laser
JPH0537078A (en) Quantum well semiconductor laser element and manufacture thereof
JP2008066384A (en) Semiconductor laser device and its manufacturing method
JP3908471B2 (en) Manufacturing method of semiconductor laser device
JPH11251678A (en) Semiconductor laser and its manufacture
JPH0730190A (en) Semiconductor laser and its manufacture
JP2500588B2 (en) Semiconductor laser and manufacturing method thereof
KR20050001605A (en) Semiconductor Laser device and Producing Method Thereof
JP4048044B2 (en) Manufacturing method of semiconductor laser device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070921

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080921

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090921

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120921

Year of fee payment: 11